KR20140123366A - 유기 발광 표시 장치 및 그 구동 방법 - Google Patents

유기 발광 표시 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR20140123366A
KR20140123366A KR1020130040654A KR20130040654A KR20140123366A KR 20140123366 A KR20140123366 A KR 20140123366A KR 1020130040654 A KR1020130040654 A KR 1020130040654A KR 20130040654 A KR20130040654 A KR 20130040654A KR 20140123366 A KR20140123366 A KR 20140123366A
Authority
KR
South Korea
Prior art keywords
transistor
node
voltage
period
light emitting
Prior art date
Application number
KR1020130040654A
Other languages
English (en)
Other versions
KR102024319B1 (ko
Inventor
한상면
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130040654A priority Critical patent/KR102024319B1/ko
Priority to US13/971,625 priority patent/US9576527B2/en
Publication of KR20140123366A publication Critical patent/KR20140123366A/ko
Priority to US15/434,363 priority patent/US10043447B2/en
Priority to US16/057,364 priority patent/US10885838B2/en
Application granted granted Critical
Publication of KR102024319B1 publication Critical patent/KR102024319B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/001—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background
    • G09G3/003—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background to produce spatial visual effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0216—Interleaved control phases for different scan lines in the same sub-field, e.g. initialization, addressing and sustaining in plasma displays that are not simultaneous for all scan lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G09G2310/063—Waveforms for resetting the whole screen at once
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 유기 발광 표시 장치 및 그 구동 방법에 관한 것이다. 본 발명은한 프레임 동안 데이터 선을 통해 해당 프레임에 대응하는 제1 데이터 신호를 전달받아 저장하고, 상기 해당 프레임의 이전 프레임에 대응하는 제2 데이터 신호에 대응하는 구동 전류에 따라 발광하는 복수의 화소를 포함하고, 상기 한 프레임 중 상기 제1 데이터 신호가 저장되는 주사 기간과 상기 제2 데이터 신호에 따라 발광하는 발광 기간은 서로 중첩되는 것을 특징으로 한다.

Description

유기 발광 표시 장치 및 그 구동 방법{ORGANIC EMITTING DISPLAY DEVICE AND DRIVING METHOD THEREOF}
본 발명은 유기 발광 표시 장치 및 그 구동 방법에 관한 기술이다.
표시 장치는 퍼스널 컴퓨터, 휴대전화기, PDA 등의 휴대 정보단말기 등의 표시 장치나 각종 정보기기의 모니터로서 사용되고 있으며, 액정 패널을 이용한 LCD, 유기 발광 소자를 이용한 유기 발광 표시 장치, 플라즈마 패널을 이용한 PDP 등이 알려져 있다. 이 중 발광효율, 휘도 및 시야각이 뛰어나며 응답속도가 빠른 유기 발광 표시 장치가 주목 받고 있다.
유기 발광 표시 장치는 기판 상에 매트릭스 형태로 복수의 화소를 배치하여 표시 영역으로 하고, 각 화소에 주사선과 데이터 선을 연결하여 화소에 데이터 신호를 선택적으로 인가하여 디스플레이를 한다.
이러한 유기 발광 표시 장치는 패시브 매트릭스(Passive Matrix) 방식과 액티브 매트릭스 방식으로 구분될 수 있다. 패시브 매트릭스 방식은 양극과 음극을 교차되도록 형성하고 라인을 선택하여 구동하는 방식이다.
액티브 매트릭스(Active Matrix) 방식은 스위칭 트랜지스터에 의해 스위칭되는 데이터 신호를 커패시터로 유지시켜 구동 트랜지스터에 인가함으로써 유기 발광 다이오드에 흐르는 전류를 제어하는 방식이다.
도 1은 일반적인 액티브 매트릭스 방식의 유기 발광 표시 장치의 구동 방식을 설명하기 위해 도시한 도면이다.
도 1을 참조하면, 입체 영상을 표시하기 위해 한 프레임은 좌안 영상 구간(LI) 및 우안 영상 구간(RI)의 서브 프레임으로 구성된다. 좌안 영상 구간(LI)은 좌안 영상 데이터를 기입하기 위한 주사 구간(LN1) 및 기입된 좌안 영상 데이터에 따라 발광하는 발광 구간(LE1)으로 구성된다. 그리고, 우안 영상 구간(RI)도 우안 영상 데이터를 기입하기 위한 주사 구간(RN1) 및 기입된 우안 영상 데이터에 따라 발광하는 발광 구간(RE1)으로 구성된다.
이와 같이, 한 프레임(60Hz) 동안 좌안 영상과 우안 영상을 표시하기 위하여 적어도 각각 주사 기간과 발광 기간을 가져야 하므로, 각각 1/4 프레임(240Hz)의 속도로 처리되어야 한다.
또한, 표시 패널의 전체 화소에 대한 주사 기간과 발광 기간을 분리하고, 발광 기간 동안 전체 화소에서 동시에 영상을 표시하게 되면 모션 블러(Motion blur) 현상을 개선하거나, 3차원 입체 영상의 구현 등에는 유리할 수 있다. 그러나, 발광 기간이 한 프레임의 절반 이하로 제한되어 정확한 휘도 표현이 어려운 문제가 있다.
따라서, 입체 영상의 구동이 아닌 경우에도 평균 휘도 확보를 위해 발광 휘도를 최대한 높여야 하므로 전원 전압이 상승하고 소비전력이 상승하는 문제가 발생한다. 그리고, 발광 시 구동 전류도 상승하게 되어 전압 강하(IR Drop)에 의한 휘도 불균일도 상대적으로 증가하게 된다.
본 발명은 표시 패널의 대형화, 고해상도 및 입체 영상의 표시에 적합하고, 충분한 개구율을 확보할 수 있는 화소를 포함하는 유기 발광 표시 장치 및 그 구동 방법을 제공한다.
본 발명의 실시 예에 따른 유기 발광 표시 장치는 한 프레임 동안 데이터 선을 통해 해당 프레임에 대응하는 제1 데이터 신호를 전달받아 저장하고, 상기 해당 프레임의 이전 프레임에 대응하는 제2 데이터 신호에 대응하는 구동 전류에 따라 발광하는 복수의 화소를 포함하고, 상기 한 프레임 중 상기 제1 데이터 신호가 저장되는 주사 기간과 상기 제2 데이터 신호에 따라 발광하는 발광 기간은 서로 중첩되고, 상기 복수의 화소 각각은 상기 데이터 선과 제1 노드를 연결하는 제1 트랜지스터; 상기 제1 노드와 기준전압 인가선 사이에 연결된 유지 커패시터; 상기 제1 노드와 제2 노드를 연결하는 제2 트랜지스터; 제1 전원전압 및 제2 전원전압의 인가선 사이에 직렬 연결된 구동 트랜지스터 및 유기 발광 다이오드; 상기 제2 노드와 상기 구동 트랜지스터의 게이트 전극 사이에 연결되어 있는 보상 커패시터; 상기 유지 커패시터와 상기 기준전압 인가선을 연결하는 제3 트랜지스터; 및 상기 제2 노드에 바이어스 전압을 전달하는 제4 트랜지스터를 포함하는 것을 특징으로 한다.
여기서, 상기 제1 데이터 신호는, 상기 해당 프레임에 대응하는 제1 시점의 데이터 신호 또는 제2 시점의 데이터 신호이고, 상기 제2 데이터 신호는, 상기 이전 프레임에 대응하는 제1 시점의 영상 데이터 신호 또는 제2 시점의 데이터 신호이며, 상기 제1 데이터 신호와 상기 제2 데이터 신호의 시점은 서로 다른 것을 특징으로 한다.
여기서, 상기 한 프레임은 상기 구동 트랜지스터의 드레인 전극을 리셋 및 초기화시키는 초기화 기간; 상기 구동 트랜지스터의 문턱전압을 보상하는 보상 기간; 상기 해당 프레임에 주사 선을 통해 주사 신호가 인가될 때 상기 제1 데이터 신호에 대응하는 전압이 상기 유지 커패시터에 저장되는 상기 주사 기간; 상기 제2 노드에 상기 바이어스 전압이 인가될 때 상기 제2 데이터 신호에 대응하는 상기 구동 전류에 따라 상기 유기 발광 다이오드가 발광하는 상기 발광 기간; 및 상기 바이어스 전압에 따라 상기 구동 트랜지스터를 구동하는 바이어스 기간을 포함하는 것을 특징으로 한다.
그리고, 상기 유지 커패시터는 상기 직전 프레임의 상기 주사 기간부터 상기 해당 프레임의 상기 초기화 기간까지 상기 제1 데이터 신호에 대응하는 전압을 저장하는 것을 특징으로 한다.
그리고, 상기 보상 기간 동안 상기 제2 트랜지스터는 상기 유지 커패시터에 저장된 전압을 상기 보상 커패시터로 전달하는 것을 특징으로 한다. 또한, 상기 보상 기간 동안 상기 제1 트랜지스터는 상기 데이터 선과 상기 제1 노드를 차단시키는 것을 특징으로 한다.
그리고, 상기 보상 기간 및 상기 주사 기간 동안 상기 제3 트랜지스터는 상기 유지 커패시터와 상기 기준전압 인가 선을 연결하는 것을 특징으로 한다. 그리고, 상기 유지 커패시터는 상기 제1 노드와 상기 제3 트랜지스터 사이에 연결된 것을 특징으로 한다.
그리고, 상기 유지 커패시터는 상기 제3 트랜지스터와 상기 기준전압 인가선 사이에 연결된 것을 특징으로 한다. 상기 보상 커패시터는 상기 직전 프레임의 상기 보상 기간부터 상기 해당 프레임의 상기 초기화 기간까지 상기 제2 데이터 신호에 대응하는 전압을 저장하는 것을 특징으로 한다.
그리고, 상기 초기화 기간 동안 상기 제1 전원전압 및 상기 제2 전원전압이 제1 레벨로 인가될 때, 상기 제4 트랜지스터는 상기 제2 노드와 상기 제1 전원전압 인가선을 연결하는 것을 특징으로 한다.
또한, 상기 초기화 기간 동안 상기 제1 전원전압 및 상기 제2 전원전압이 상기 제1 레벨로 인가될 때, 상기 제4 트랜지스터는 상기 제2 노드와 상기 기준전압 인가선을 연결하는 것을 특징으로 한다.
그리고, 상기 보상 기간 동안 상기 제4 트랜지스터는 상기 바이어스 전압이 상기 제2 노드에 전달되는 것을 차단시키는 것을 특징으로 한다. 또한, 상기 복수의 화소 각각은 상기 초기화 기간 동안 상기 제1 전원전압 및 상기 제2 전원전압이 상기 제1 레벨로 인가될 때, 상기 구동 트랜지스터의 게이트 전극과 드레인 전극을 다이오드 연결하는 제5 트랜지스터를 더 포함하는 것을 특징으로 한다.
그리고, 상기 보상 기간 동안 상기 제5 트랜지스터는 상기 제1 전원전압 및 상기 제2 전원전압이 상기 제1 레벨보다 높은 제2 레벨로 인가될 때 상기 구동 트랜지스터의 게이트 전극과 드레인 전극을 다이오드 연결하는 것을 특징으로 한다.
그리고, 상기 바이어스 기간 동안 상기 제1 전원전압 및 상기 제2 전원전압이 상기 제2 레벨로 인가될 때 상기 제5 트랜지스터는 상기 구동 트랜지스터의 게이트 전극과 드레인 전극을 다이오드 연결하는 것을 특징으로 한다.
또한, 상기 바이어스 기간 동안 상기 제1 및 제2 트랜지스터는 턴 온되고, 상기 제4 트랜지스터는 턴 오프되고, 상기 데이터 선을 통해 상기 바이어스 전압이 상기 제2 노드로 전달되는 것을 특징으로 한다.
그리고, 본 발명의 실시 예에 따른 데이터 선과 제1 노드를 연결하는 제1 트랜지스터, 상기 제1 노드와 기준전압 인가 선 사이에 연결된 유지 커패시터, 상기 제1 노드와 제2 노드를 연결하는 제2 트랜지스터, 제1 전원전압 및 제2 전원전압의 인가 선 사이에 직렬 연결된 구동 트랜지스터 및 유기 발광 다이오드, 상기 제2 노드와 상기 구동 트랜지스터의 게이트 전극 사이에 연결되어 있는 보상 커패시터, 상기 유지 커패시터와 상기 기준전압 인가 선을 연결하는 제3 트랜지스터, 및 상기 제2 노드에 바이어스 전압을 전달하는 제4 트랜지스터를 포함하는 복수의 화소를 포함하는 유기 발광 표시 장치의 구동 방법에 있어서, 한 프레임 동안 상기 데이터 선을 통해 해당 프레임에 대응하는 제1 데이터 신호를 전달받아 상기 유지 커패시터에 저장하는 주사 단계; 및 상기 해당 프레임의 이전 프레임에 대응하는 제2 데이터 신호에 따라 상기 유기 발광 다이오드가 발광하는 발광 단계를 포함하고, 상기 복수의 화소 각각의 상기 발광 단계는 동시에 수행되고, 상기 주사 단계 및 상기 발광 단계는 시간적으로 중첩되는 것을 특징으로 한다.
여기서, 상기 구동 트랜지스터의 드레인 전극을 리셋 및 초기화시키는 초기화 단계; 상기 구동 트랜지스터의 문턱전압을 보상하는 보상 단계; 및 상기 바이어스 전압에 따라 상기 구동 트랜지스터를 구동하는 바이어스 단계를 더 포함하는 것을 특징으로 한다.
그리고, 상기 발광 단계는 상기 제2 노드에 상기 제1 전원전압 또는 상기 기준전압이 전달될 때, 상기 보상 커패시터에 저장된 전압에 대응하는 상기 구동 전류로 상기 유기 발광 다이오드를 발광시키는 단계를 포함하는 것을 특징으로 한다.
본 발명은 표시 패널의 대형화, 고해상도 및 입체 영상 표시가 안정적으로 이루어질 수 있고, 이에 따라 표시장치의 표시품질을 향상시킬 수 있다.
도 1은 일반적인 액티브 매트릭스 방식의 유기 발광 표시 장치의 구동 방식을 설명하기 위해 도시한 도면.
도 2는 본 발명의 일 실시 예에 따른 유기 발광 표시 장치를 도시한 블록도.
도 3은 본 발명의 일 실시 예에 따른 유기 발광 표시 장치의 구동 방식을 설명하기 위해 도시한 도면.
도 4는 본 발명의 일 실시 예에 따른 화소 구조를 나타낸 도면.
도 5는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 구동 방법을 나타내는 타이밍도.
도 6은 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 구동 방식을 나타내는 도면.
도 7은 본 발명의 다른 실시 예에 따른 화소 구조를 나타낸 도면.
도 8은 본 발명의 다른 실시 예에 따른 화소 구조를 나타낸 도면.
도 9는 본 발명의 다른 실시 예에 따른 유기 발광 표시 장치의 구동 방법을 나타내는 타이밍도.
도 10은 본 발명의 다른 실시 예에 따른 화소 구조를 나타낸 도면.
도 11은 본 발명의 다른 실시 예에 따른 화소 구조를 나타낸 도면.
도 12는 본 발명의 다른 실시 예에 따른 유기 발광 표시 장치의 구동 방법을 나타내는 타이밍도.
도 13은 본 발명의 다른 실시 예에 따른 화소 구조를 나타낸 도면.
도 14는 본 발명의 다른 실시 예에 따른 화소 구조를 나타낸 도면.
도 15는 본 발명의 다른 실시 예에 따른 화소 구조를 나타낸 도면.
도 16은 본 발명의 다른 실시 예에 따른 화소 구조를 나타낸 도면.
도 17은 본 발명의 다른 실시 예에 따른 화소 구조를 나타낸 도면.
도 18은 본 발명의 다른 실시 예에 따른 화소 구조를 나타낸 도면.
도 19는 본 발명의 다른 실시 예에 따른 화소 구조를 나타낸 도면.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 실시 예를 첨부된 도면을 참조로 하여 상세히 설명한다.
이하, 도면을 참조하여 본 발명의 실시 예를 상세히 설명한다.
도 2는 본 발명의 일 실시 예에 따른 유기 발광 표시 장치를 도시한 블록도이다.
도 2를 참조하면, 본 발명의 실시 예에 따른 유기 발광 표시 장치(100)는 표시부(10), 주사 구동부(20), 데이터 구동부(30), 타이밍 제어부(40), 전원 제어부(50), 및 보상 제어 신호부(60)를 포함한다.
표시부(10)은 외부 영상 신호(IND)에 대응하는 영상 데이터 신호(GD)에 따라 발광함으로써 영상을 표시하는 복수의 화소(70)를 포함한다. 화소(70)는 복수의 데이터 신호(data[1]~data[m])를 전달하는 복수의 데이터 선 중 대응하는 데이터 선과, 복수의 주사 신호(scan[1]~scan[n])를 전달하는 복수의 주사선 중 대응하는 주사선에 연결되어 있다.
복수의 데이터 신호(data[1]~data[m])는 외부 영상 신호(IND)에 대한 휘도 보정 등의 영상 처리 과정을 거쳐 생성된 신호이다. 또한, 복수의 주사 신호(scan[1]~scan[n])는 복수의 화소(70) 각각에 대응하는 데이터 신호를 전달하기 위한 신호이다.
또한, 화소(70)는 제1 및 제2 전원전압(ELVDD, ELVSS)과 기준전압(VREF)을 전달하는 복수의 전원 선에 연결된다. 그리고, 화소(70)는 복수의 제1 제어 신호(GC)를 전달하는 복수의 제1 제어 신호선 중 대응하는 제1 제어 신호선, 복수의 제2 제어 신호(GW)를 전달하는 복수의 제2 제어 신호선 중 대응하는 제2 제어 신호선, 복수의 제3 제어 신호(SUS)를 전달하는 복수의 제3 제어 신호선 중 대응하는 제3 제어 신호선에 각각 연결되어 있다.
한편, 본 발명의 다른 실시 예에 따른 화소(70)는 복수의 제4 제어 신호(SUS1)를 전달하는 복수의 제4 제어 신호선 중 대응하는 제4 제어 신호선에 각각 연결될 수 있다.
주사 구동부(20)는 복수의 주사 선에 연결되고, 주사 제어 신호(CONT2)에 따라 복수의 주사 신호(scan[1]~scan[n])를 생성한다. 주사 구동부(20)는 복수의 주사 선에 복수의 주사 신호(scan[1]~scan[n])를 순차적으로 전달한다.
그리고, 데이터 구동부(30)는 복수의 데이터 선에 연결되고, 데이터 제어 신호(CONT1)에 따라 영상 데이터 신호(GD)를 샘플링 및 홀딩하여 복수의 데이터 신호(data[1]~data[m])를 생성한다. 데이터 구동부(30)는 복수의 데이터 선 각각에 복수의 데이터 신호(data[1]~data[m])를 전달한다.
전원 제어부(50)는 복수의 전원 선에 연결되고, 전원 제어 신호(CONT3)에 따라 복수의 전원 선에 제1 전원전압(ELVDD), 제2 전원전압(ELVSS) 및 기준전압(VREF)을 전달한다. 전원 제어부(50)는 전원 제어 신호(CONT3)에 따라 제1 전원전압(ELVDD), 제2 전원전압(ELVSS) 및 기준전압(VREF)의 전압 레벨을 조절할 수 있다.
보상 제어 신호부(60)는 복수의 제1 내지 제3 제어 신호 선에 연결되고, 보상 제어 신호(CONT4)에 따라 복수의 제1 제어 신호(GC), 복수의 제2 제어 신호(GW), 복수의 제3 제어 신호(SUS)를 생성한다.
본 발명의 다른 실시 예에 따른 보상 제어 신호부(60)는 복수의 제4 제어 신호 선에 연결되고, 보상 제어 신호(CONT4)에 따라 복수의 제4 제어 신호(SUS1)를 더 생성할 수 있다.
타이밍 제어부(40)는 외부 영상 신호(IND) 및 동기 신호를 입력 받아 영상 신호(IND)를 영상 데이터 신호(GD)로 변환하고, 표시 장치의 각 구성의 기능과 구동을 제어한다. 여기서, 동기 신호는 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 및 메인 클록 신호(MCLK)를 포함한다. 구체적으로, 타이밍 제어부(40)는 수직 동기 신호(Vsync)에 따라 프레임 단위로 영상 신호(IND)를 구분하고, 수평 동기 신호(Hsync)에 따라 주사 선 단위로 영상 신호(IND)를 구분하여 영상 데이터 신호(GD)를 생성한다.
도 3은 본 발명의 일 실시 예에 따른 유기 발광 표시 장치의 구동 방식을 설명하기 위해 도시한 도면이다.
도 3을 참조하면, 표시부(10)에 하나의 영상이 표시되는 한 프레임 기간은 복수의 화소(70)의 구동 전압을 리셋 및 초기화하는 초기화 기간(1), 복수의 화소(70)의 구동 트랜지스터의 문턱 전압을 보상하는 보상 기간(2), 복수의 화소(70) 각각에 데이터 신호가 기입되는 주사 기간(3), 복수의 화소(70)가 기입된 데이터 신호에 따라 발광하는 발광 기간(4) 및 복수의 화소(70)의 구동 트랜지스터에 바이어스 전압을 인가하는 바이어스 기간(5)을 포함한다.
시간적으로 주사 기간(3)과 발광 기간(4)은 중첩되어 발생한다. 현재 프레임의 발광 기간(4)에 복수의 화소(70)는 직전 프레임의 주사 기간(3)에 기입된 데이터에 따라 발광하고, 현재 프레임의 주사 기간(3)에 복수의 화소(70)에 기입되는 데이터에 따라 복수의 화소(70)는 다음 프레임의 발광 기간(4)에 발광한다.
기간 T1에 N 번째 프레임의 주사 기간(3) 및 발광 기간(4)이 포함된다. 따라서 기간 T1의 주사 기간(3)에 복수의 화소(70)에 기입되는 데이터는 N 번째 프레임의 데이터이고, 기간 T1의 발광 기간(4)에 복수의 화소(70)는 N~1 번째 프레임의 주사 기간(3)에 기입된 N~1 번째 프레임의 데이터에 따라 발광한다.
기간 T2은 N+1 번째 프레임의 주사 기간(3) 및 발광 기간(4)이 포함된다. 따라서 기간 T2의 주사 기간(3)에 복수의 화소(70)에 기입되는 데이터는 N+1 번째 프레임의 데이터이고, 기간 T2의 발광 기간(4)에 복수의 화소(70)는 N 번째 프레임의 주사 기간(3, 즉 기간 T1)에 기입된 N 번째 프레임의 데이터에 따라 발광한다.
기간 T3 및 T4의 주사 기간(3)에서는 N+2 번째 프레임의 데이터 및 N+3 번째 프레임의 데이터가 복수의 화소(70)에 기입되고, 기간 T3 및 T4의 발광 기간(4)에서는 N+1 번째 프레임의 주사 기간(3)에 기입된 데이터 및 N+2 번째 프레임의 주사기간(3)에 기입된 데이터에 따라 복수의 화소(70)가 발광한다.
현재 프레임의 데이터가 주사 기간(3)에 복수의 화소(70)에 기입되고, 주사 기간(3)과 동일한 기간인 발광 기간(4)에 복수의 화소(70)가 직전 프레임의 데이터에 따라 발광하기 위한 화소 구조를 이하에서 설명한다.
도 4는 본 발명의 일 실시 예에 따른 화소 구조를 나타낸 도면이다.
도 4를 참조하면, 화소(70)는 대응하는 데이터 신호(data[1]~data[m])에 따른 빛을 발광하는 유기 발광 다이오드(OLED1)와 구동 회로를 포함한다. 구동 회로는 제1 내지 제5 트랜지스터(TR1~TR5)로 구성된 5개의 트랜지스터와, 유지 커패시터(Chold1) 및 보상 커패시터(Cth1)로 구성된 2개의 커패시터를 포함한다. 도 3에 도시된 화소(70)는 i번째 주사 선 및 j번째 데이터 선에 연결된 화소를 예를 들어 설명한다.
제1 트랜지스터(TR1)는 데이터 신호(data[j])가 인가되는 제1 전극, 제3 제어 신호(SUS)가 인가되는 게이트 전극, 및 제1 노드(N1)에 연결되어 있는 제2 전극을 포함한다. 제1 트랜지스터(TR1)는 제3 제어 신호(SUS)에 따라 턴 온되어 데이터 신호(data[j])가 전달되는 데이터 선과 제1 노드(N1)를 연결한다. 여기서, 제1 트랜지스터(TR1)는 보상 커패시터(Cth1)에 데이터 신호(data[j])에 대응하는 전압(이하, 데이터 전압(Vdata)라 함)이 저장될 때 데이터 선과 제1 노드(N1)의 연결을 차단시킨다.
유지 커패시터(Chold1)는 제1 노드(N1)에 연결되어 있는 제1 전극 및 제2 트랜지스터(TR2)의 제1 전극에 연결되어 있는 제2 전극을 포함한다. 유지 커패시터(Chold1)는 유기 발광 다이오드(OLED1)가 직전 프레임의 데이터 신호(data[j])에 따른 구동 전류로 발광하는 동안, 현재 프레임에 표시될 데이터 신호(data[j])에 따른 데이터 전압(Vdata)을 저장한다.
제2 트랜지스터(TR2)는 유지 커패시터(Chold1)의 제2 전극에 연결되어 있는 제1 전극, 기준전압(VREF)이 인가되는 제2 전극, 및 주사 신호(scan[i])가 인가되는 제2 전극을 포함한다. 제2 트랜지스터(TR2)는 주사 신호(scan[i])에 따라 턴 온되어 유지 커패시터(Chold1)의 제2 전극에 기준전압(VREF)을 전달한다.
제3 트랜지스터(TR3)는 제1 노드(N1)에 연결되어 있는 제1 전극, 제2 노드(N2)에 연결되어 있는 제2 전극, 및 제2 제어 신호(GW)가 인가되는 게이트 전극을 포함한다. 제3 트랜지스터(TR3)는 제2 제어 신호(GW)에 따라 턴 온되어 제1 노드(N1)와 제2 노드(N2)를 연결시킨다. 제3 트랜지스터(TR3)는 유지 커패시터(Chold1)에 저장된 데이터 전압(Vdata)을 보상 커패시터(Cth1)로 전달한다.
제4 트랜지스터(TR4)는 제1 전원전압(ELVDD)이 인가되는 제1 전극, 제2 노드(N2)에 연결되어 있는 제2 전극, 및 제3 제어 신호(SUS)가 인가되는 게이트 전극을 포함한다. 제4 트랜지스터(TR4)는 제3 제어 신호(SUS)에 따라 턴 온되어 제2 노드(N2)에 제1 전원전압(ELVDD)을 전달한다.
보상 커패시터(Cth1)는 제2 노드(N2)에 연결되어 있는 제1 전극 및 제3 노드(N3)에 연결되어 있는 제2 전극을 포함한다. 보상 커패시터(Cth1)는 보상 기간(2) 동안 제3 노드(N3)에 인가되는 전압 값, 즉 데이터 전압(Vdata)에 구동 트랜지스터(MD1)의 문턱전압(Vth)이 반영된 전압 값을 유지한다.
제5 트랜지스터(TR5)는 제3 노드(N3)에 연결되어 있는 제1 전극, 제4 노드(N4)에 연결되어 있는 제2 전극, 및 제1 제어 신호(GC)가 인가되는 게이트 전극을 포함한다. 제5 트랜지스터(TR5)는 제1 제어 신호(GC)에 따라 턴 온되어 구동 트랜지스터(TD1)의 드레인 전극과 게이트 전극을 다이오드 연결한다.
구동 트랜지스터(TD1)는 제1 전원전압(ELVDD)이 인가되는 소스 전극, 제4 노드(N4)에 연결되어 있는 드레인 전극, 및 제3 노드(N3)에 연결되어 있는 게이트 전극을 포함한다. 구동 트랜지스터(TD1)는 제3 노드(N3)의 전압 값에 따라 유기 발광 다이오드(OLED1)에 흐르는 구동 전류를 제어한다.
유기 발광 다이오드(OLED1)는 제4 노드(N4)에 연결되어 있는 애노드 전극, 및 제2 전원전압(ELVSS)이 인가되는 캐소드 전극을 포함한다. 유기 발광 다이오드(OLED1)는 기본색(primary color) 중 하나의 빛을 낼 수 있다. 기본색의 예로는 적색, 녹색, 청색의 삼원색을 들 수 있으며, 이들 삼원색의 공간적 합 또는 시간적 합으로 원하는 색상이 표시될 수 있다.
제1 내지 제5 트랜지스터(TR1~TR5) 및 구동 트랜지스터(TD1)는 p-채널 전계 효과 트랜지스터일 수 있다. 이때, 제1 내지 제5 트랜지스터(TR1~TR5)를 턴 온시키는 게이트 온 전압은 로우 레벨 전압이고 턴 오프시키는 게이트 오프 전압은 하이 레벨 전압이다.
여기서는 p-채널 전계 효과 트랜지스터를 나타내었으나, 제1 내지 제5 트랜지스터(TR1~TR5) 및 구동 트랜지스터(TD1) 중 적어도 어느 하나는 n~채널 전계 효과 트랜지스터일 수 있다.
도 5는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 구동 방법을 나타내는 타이밍도이다.
한 프레임 동안 초기화 기간(1), 보상 기간(2), 주사 기간(3), 발광 기간(4) 및 바이어스 기간(5) 각각에 따라 제1 전원전압(ELVDD), 제2 전원전압(ELVSS), 주사 신호(scan[1]~scan[n]), 제1 제어 신호(GC), 제2 제어 신호(GW), 제3 제어 신호(SUS) 및 데이터 신호(data[1]~data[m])가 변동한다.
초기화 기간(1)에서, P1 시점에 제1 전원전압(ELVDD)이 하이 레벨에서 로우 레벨로 변동한다. 이때, 제3 제어신호(SUS)는 로우 레벨이다. 제4 트랜지스터(TR4)는 턴 온 상태이고, 제2 노드(N2)의 전압이 제1 전원전압(ELVDD)의 로우 레벨로 변동한다.
이때, 보상 커패시터(Cth1)에 의한 커플링으로 제3 노드(N3)의 전압도 낮아진다. 제3 노드(N3)의 전압은 구동 트랜지스터(TD1)를 턴 온시킬 정도의 충분히 낮은 전압이 된다. 구동 트랜지스터(TD1)를 통해 제4 노드(N4)로부터 제1 전원전압(ELVDD) 신호 선으로 전류가 흘러 제4 노드(N4)의 전압이 낮아진다.
그 다음, P2 시점에, 제2 전원전압(ELVSS)이 하이 레벨에서 로우 레벨로 변동하면, 유기 발광 다이오드(OLED1)의 기생 커패시터에 의한 커플링으로 제4 노드(N4)의 전압은 더욱 낮아진다.
그 다음, P3 시점에, 제1 제어신호(GC)가 로우 레벨로 인가되고, 제5 트랜지스터(TR5)가 턴 온된다. 그러면, 제3 노드(N3)와 제4 노드(N4)가 연결되고, 제3 노드(N3) 및 제4 노드(N4)의 전압은 제1 전원전압(ELVDD)의 로우 레벨과 비슷한 레벨의 전압이 된다. 즉, 구동 트랜지스터(TD1)의 게이트 전극 및 드레인 전극의 전압이 로우 레벨로 리셋된다.
그 다음, P4 시점에, 제1 제어신호(GC)가 하이 레벨로 인가되고, 제5 트랜지스터(TR5)가 턴 오프된다. 그 다음, P5 시점에, 제2 전원전압(ELVSS)이 로우 레벨에서 하이 레벨로 변동한다. 그러면, 유기 발광 다이오드(OLED1)에 병렬 연결된 기생 커패시터(미도시)에 의해 제4 노드(N4)의 전압이 상승하게 된다.
이때, 제5 트랜지스터(TR5)는 턴 오프 상태이고, 제3 노드(N3)의 전압은 로우 레벨을 유지하므로, 구동 트랜지스터(TD1)는 게이트~소스 전압 차에 의해 턴 온된다. 구동 트랜지스터(TD1)를 통해 제4 노드(N4)로부터 제1 전원전압(ELVDD) 신호 선으로 전류가 흐르고, 제4 노드(N4)의 전압은 다시 낮아진다.
보상 기간(2)에서, P6 시점에, 제1 전원전압(ELVDD)이 로우 레벨에서 하이 레벨로 변동하고, 제1 제어 신호(GC)가 로우 레벨로 인가된다. 그러면, 제5 트랜지스터(TR5)가 턴 온되어 구동 트랜지스터(TD1)를 다이오드 연결시킨다. 제3 노드(N3)의 전압은 ELVDD + Vth가 된다. 여기서, ELVDD는 제1 전원 전압(ELVDD)의 하이 레벨 전압, Vth는 구동 트랜지스터(TD1)의 문턱전압을 의미한다.
이때, 제4 트랜지스터(TR4)는 턴 온 상태를 유지하므로, 제2 노드(N2)의 전압이 제1 전원전압(ELVDD)의 하이 레벨로 변동한다.
그 다음, P7 시점에, 제3 제어 신호(SUS)는 하이 레벨로 인가되어 제4 트랜지스터(TR4)가 턴 오프된다. 그리고, 제2 제어 신호(GW)가 로우 레벨로 인가되어 제3 트랜지스터(TR3)가 턴 온된다. 그러면, 제1 노드(N1)와 제2 노드(N2)가 연결된다.
동시에, 주사 신호(scan[i])가 로우 레벨로 인가되어 제2 트랜지스터(TR2)가 턴 온된다. 그러면, 유지 커패시터(Chold1)의 제2 전극이 기준전압(VREF) 신호 선과 연결된다. 따라서, 유지 커패시터(Chold1)에 저장되어 있던 데이터 전압(Vdata)이 보상 커패시터(Cth1)로 전달된다. 여기서, 유지 커패시터(Chold1)에 저장되어 있던 데이터 전압(Vdata)은 직전 프레임의 주사 기간(3)에 저장된 전압이다.
유지 커패시터(Chold1)와 보상 커패시터(Cth1)가 연결될 때, 서로 직렬 연결된 유기 발광 다이오드(OLED1)의 기생 커패시터와 구동 트랜지스터(TD1)의 기생 커패시터에 의해 제2 노드(N2)의 전압(Vn2)은 직전 제2 노드(N2)의 전압에 제2 노드(N2)의 전압 변화량을 반영한 전압으로 변동된다. 즉, 아래의 [수학식 1]과 같이 변동된다.
Figure pat00001
여기서, ELVDD는 제1 전원전압(ELVDD)의 하이 레벨, Ch는 유지 커패시터(Chold1)의 커패시턴스, Cpara는 구동 트랜지스터(TD1)의 기생 커패시터에 대한 커패시턴스, Coled는 유기 발광 다이오드(OLED1)의 기생 커패시터에 대한 커패시턴스, Ct는 보상 커패시터(Cth1)의 커패시턴스이다.
그 다음, P8 시점에, 제2 제어 신호(GW)가 하이 레벨로 인가되어 제3 트랜지스터(TR3)가 턴 오프된다. 즉, 제1 노드(N1)와 제2 노드(N2)가 분리된다.
그리고, P8 시점에, 제3 제어 신호(SUS)가 로우 레벨로 인가되어 제1 및 제4 트랜지스터(TR1, TR4)가 턴 온 된다.
이때, 주사 신호(scan[i])가 하이 레벨로 인가되어 제2 트랜지스터(TR2)가 턴 오프되므로, 유지 커패시터(Chold1)의 제2 전극은 플로팅 상태를 유지한다.
그리고, 제2 노드(N2)의 전압은 제1 전원전압(ELVDD)의 하이 레벨로 변동된다. 이때, 보상 커패시터(Cth1)에는 (ELVDD+Vth)-Vn2의 전압이 저장되어 있는 상태이다. 따라서, 제2 노드(N2)의 전압이 변동됨에 따라 보상 커패시터(Cth1)의 커플링에 의해 제3 노드(N3)의 전압(Vn3)은 아래의 [수학식 2]와 같이 변동된다.
Figure pat00002
발광 기간(4)에서 P9 시점에, 제2 전원전압(ELVSS)이 하이 레벨에서 로우 레벨로 변동한다. 그러면, 구동 트랜지스터(TD1)를 통하여 유기 발광 다이오드(OLED1)로 전류가 흐른다. 유기 발광 다이오드(OLED1)로 흐르는 구동 전류 I_OLED는 아래의 [수학식 3]과 같다.
Figure pat00003
여기서, k는 구동 트랜지스터(TD1)의 특성에 따라 결정되는 파라미터이고, Vgs는 구동 트랜지스터(TD1)의 게이트-소스 전압이다.
유기 발광 다이오드(OLED1)는 구동 전류(I_OLED)에 대응되는 밝기로 발광한다. [수학식 3]에 기재된 바와 같이, 구동 전류(I_OLED)는 구동 트랜지스터(TD1)의 문턱 전압(Vth)에 관계 없이 제어되므로, 유기 발광 다이오드(OLED1)는 데이터 전압(Vdata)에 대응하는 밝기로 발광한다. 발광 기간(4)이 종료되면 제2 전원전압(ELVSS)은 하이 레벨로 변동된다.
한편, 주사 기간(3)에서, P10 시점에, 복수의 주사 신호(scan[1]~scan[n])는 대응하는 주사 선에 순차적으로 로우 레벨로 인가된다. 그러면, 제2 트랜지스터(TR2)가 턴 온된다. 이때, 제1 트랜지스터(TR1)는 턴 온된 상태이다.
이에, 대응하는 데이터 선을 통해 복수의 데이터 신호(data[1]~data[m])가 제1 노드(N1)에 전달된다. 그러면, 유지 커패시터(Chold1)에는 해당 데이터 전압(Vdata)이 저장된다.
유지 커패시터(Chold1)에 데이터 전압(Vdata)이 저장된 후, 제2 트랜지스터(TR2)가 턴 오프되면 유지 커패시터(Chold1)의 제2 전극은 플로팅 상태가 된다. 따라서, 데이터 전압(Vdata)이 변동되더라도 유지 커패시터(Chold1)에 저장된 전압은 유지된다. 유지 커패시터(Chold1)에 저장된 전압은 다음 프레임의 발광 기간(4)에 사용된다.
바이어스 기간(5)에서, P11 시점에, 제2 전원전압(ELVSS)이 하이 레벨로 변동된다. 그리고, 제1 제어 신호(GC)가 로우 레벨로 인가된다. 그러면, 제5 트랜지스터(TR5)가 턴 온되고, 제3 노드(N3)와 제4 노드(N4)가 연결된다.
이때, 제4 트랜지스터(TR4)는 턴 온 상태이므로, 제2 노드(N2)의 전압은 제1 전원전압(ELVDD)의 하이 레벨이다. 즉, 구동 트랜지스터(MD1)의 게이트 전극 및 드레인 전극이 제1 전원전압(ELVDD)의 하이 레벨 전압에 의해 리셋된다. 바이어스 기간(5)은 화소(70)의 광 응답 파형을 개선하기 위한 것으로, 생략 가능하다.
한편, 본 발명의 실시 예는 이에 한정되지 않고, 레이아웃 면적 확보를 위해 제1 제어 신호(GC) 및 제2 제어 신호(GW)를 하나의 신호 선으로 구성할 수 있다. 이 경우 초기화 기간(1) 동안 제1 제어 신호(GC)에 의해 구동 트랜지스터(TD1)의 게이트 전극과 드레인 전극을 다이오드 연결하는 동작이 생략될 수 있다.
도 6은 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 구동 방식을 나타내는 도면이다.
도 6을 참조하면, 유기 발광 표시 장치(10)가 셔터 안경 방식에 따라 좌안 영상과 우안 영상을 교대로 표시하는 구동 방식이다. 도 6에 도시된 바와 같이, 각 프레임은 초기화 기간(1), 보상 기간(2), 주사 기간(3), 발광 기간(4) 및 바이어스 기간(5)을 포함한다.
좌안 영상을 나타내는 복수의 데이터 신호(이하, 좌안 영상 데이터 신호라 함)가 복수의 화소(70) 각각에 기입되는 프레임은 도면 부호 'L'을 사용하여 나타내고, 우안 영상을 나타내는 복수의 데이터 신호(이하, 우안 영상 데이터 신호라 함)가 복수의 화소(70) 각각에 기입되는 프레임은 도면 부호 'R'을 사용하여 나타낸다.
초기화 기간(1), 보상 기간(2), 주사 기간(3), 발광 기간(4) 및 바이어스 기간(5) 각각에서 제1 전원전압(ELVDD), 제2 전원전압(ELVSS), 제1 제어 신호(GC), 제2 제어 신호(GW), 제3 제어 신호(SUS), 주사 신호(scan[1]~scan[n]), 데이터 신호(data[1]~data[m])의 파형은 도 5에 도시된 파형과 동일하므로, 각 기간에 대한 구체적인 설명은 생략한다.
기간 T21의 주사기간(3)에 N_L 프레임의 좌안 영상 데이터 신호가 복수의 화소(70)에 기입된다. 주사기간(3) 동안 복수의 화소(70) 각각에 대응하는 좌안 영상 데이터 신호가 기입된다. 이때, 기간 T21의 발광기간(4) 동안 N~1_R 프레임의 주사 기간(3)에 기입된 우안 영상 데이터 신호에 따라 복수의 화소(70)가 발광한다.
기간 T22의 주사기간(3)에 N_R 프레임의 우안 영상 데이터 신호가 복수의 화소(70)에 기입된다. 주사기간(3) 동안 복수의 화소(70) 각각에 대응하는 우안 영상 데이터 신호가 기입된다. 이때, 기간 T22의 발광기간(4) 동안 N_L 프레임의 주사 기간(3)에 기입된 좌안 영상 데이터 신호에 따라 복수의 화소(70)가 발광한다.
기간 T23의 주사기간(3)에 N+1_L 프레임의 좌안 영상 데이터 신호가 복수의 화소(70)에 기입된다. 주사기간(3) 동안 복수의 화소(70) 각각에 대응하는 좌안 영상 데이터 신호가 기입된다. 이때, 기간 T23의 발광기간(4) 동안 N_R 프레임의 주사 기간(3)에 기입된 우안 영상 데이터 신호에 따라 복수의 화소(70)가 발광한다.
기간 T24의 주사기간(3)에 N+1_R 프레임의 우안 영상 데이터 신호가 복수의 화소(70)에 기입된다. 주사기간(3) 동안 복수의 화소(70) 각각에 대응하는 우안 영상 데이터 신호가 기입된다. 이때, 기간 T24의 발광기간(4) 동안 N+1_L 프레임의 주사 기간(3)에 기입된 좌안 영상 데이터 신호에 따라 복수의 화소(70)가 발광한다.
이와 같은 방식으로 좌안 영상이 기입되는 동안 우안 영상이 동시에 발광하고, 우안 영상이 기입되는 동안 좌안 영상이 동시에 발광한다. 그러면 발광 기간을 충분히 확보할 수 있어, 입체 영상의 화질이 향상된다.
주사 기간(3)과 발광 기간(4)이 동일한 기간에 속해 있으므로, 각 프레임의 발광 기간(4) 간의 간격(T31)을 주사 기간에 관계없이 설정할 수 있다. 이때, 셔터 안경의 액정 응답 속도에 최적화된 간격으로 발광 기간(4) 간의 간격(T31)을 설정할 수 있다.
주사 기간(3)과 발광기간(4)이 동일한 기간에 속하지 않는 종래의 경우, 주사 기간(3) 후에 발광기간(4)이 위치하므로, 한 프레임의 기간 중 발광기간(4)을 설정할 수 있는 시간적 마진이 적다. 제안하는 구동 방식에서는 한 프레임의 기간 중 초기화 기간(1), 보상 기간(2) 및 바이어스 기간(5)을 제외한 기간에 발광 기간(4)을 설정할 수 있다. 따라서 발광기간(4)을 설정할 수 있는 시간적 마진이 종래에 비해 증가하여, 셔터 안경의 액정 응답 속도를 고려하여 발광기간(4) 간의 간격(T31)을 설정할 수 있다.
예를 들어, 좌안 영상(또는 우안 영상)의 발광이 끝난 시점부터 셔터 안경의 우안 렌즈(또는 좌안 렌즈)를 완전하게 여는데 소요되는 시간을 고려하여 발광 기간(4) 간의 간격(T31)을 설정할 수 있다.
도 7은 본 발명의 다른 실시 예에 따른 화소 구조를 나타낸 도면이다.
도 7을 참조하면, 화소(70_1)는 제1 내지 제5 트랜지스터(TR11~TR15), 구동 트랜지스터(TD2), 유지 커패시터(Chold2), 보상 커패시터(Cth2) 및 유기 발광 다이오드(OLED2)를 포함한다.
도 7에 도시된 화소(70_1)는 도 4와 차이점으로, 제2 트랜지스터(TR12)와 유지 커패시터(Chold2)의 위치가 바뀐 구성이다. 즉, 제2 트랜지스터(TR12)는 제1 노드(N11)에 연결되어 있는 제1 전극, 유지 커패시터(Chold2)의 제1 전극에 연결되어 있는 제2 전극, 및 주사 신호(scan[i])를 인가 받는 게이트 전극을 포함한다. 유지 커패시터(Chold2)는 기준전압(VREF)을 인가 받는 제2 전극을 포함한다.
화소(70_1)의 구동 방법은 도 5에서 설명한 방법과 동일하나, 레이아웃 상으로 제2 트랜지스터(TR12)를 제1 및 제3 트랜지스터(TR11, TR13)와 근접하게 배치할 수 있다.
도 8은 본 발명의 또 다른 실시 예에 따른 화소 구조를 나타낸 도면이다.
도 8을 참조하면, 화소(70_2)는 제1 내지 제5 트랜지스터(TR21~TR25), 구동 트랜지스터(TD3), 유지 커패시터(Chold3), 보상 커패시터(Cth3) 및 유기 발광 다이오드(OLED3)를 포함한다.
도 8에 도시된 화소(70_2)는 도 4와 차이점으로, 제1 트랜지스터(TR21)의 게이트 전극으로 제4 제어신호(SUS1)가 인가된다. 즉, 제1 트랜지스터(TR21)는 제4 제어 신호(SUS1)에 따라 턴 온되어 데이터 신호(data[j])가 전달되는 데이터 선과 제1 노드(N21)를 연결한다. 제1 트랜지스터(TR21)는 보상 기간(2)뿐만 아니라 초기화 구간(1) 동안에도 데이터 선과 제1 노드(N21) 간의 연결을 차단시킨다. 즉, 주사 신호(scan[i])에 의해 유지 커패시터(Chold3)의 제2 전극이 플로팅 상태로 유지될 때, 유지 커패시터(Chold3)의 제1 전극도 데이터 선으로부터 분리된다. 따라서, 데이터 선으로 누설 전류 등으로 인해 유지 커패시터(Chold3)에 저장된 데이터 전압(Vdata)이 손실되는 현상을 방지할 수 있다.
화소(70_2)의 구동 방법에 대한 설명은 이하의 도 9를 참조하여 설명한다.
도 9는 본 발명의 또 다른 실시 예에 따른 유기 발광 표시 장치의 구동 방법을 나타내는 타이밍도이다.
도 9를 참조하면, 초기화 기간(1)에서, P12 시점에 제1 전원전압(ELVDD)이 하이 레벨에서 로우 레벨로 변동한다. 이때, 제3 제어신호(SUS)는 로우 레벨을 유지하고, 제4 제어 신호(SUS1)는 하이 레벨로 인가된다. 제1 트랜지스터(TR21)는 턴 오프되고, 제4 트랜지스터(TR24)는 턴 온된다.
그러면, 데이터 선과 유지 커패시터(Chold3)의 제1 전극은 분리되고, 제2 노드(N22)의 전압이 제1 전원전압(ELVDD)의 로우 레벨로 변동한다. 이때, 보상 커패시터(Cth3)에 의한 커플링으로 제3 노드(N23)의 전압도 낮아진다. 제3 노드(N23)의 전압은 구동 트랜지스터(TD3)를 턴 온시킬 정도의 충분히 낮은 전압이 된다. 구동 트랜지스터(TD3)를 통해 제4 노드(N24)로부터 제1 전원전압(ELVDD) 신호 선으로 전류가 흘러 제4 노드(N24)의 전압이 낮아진다.
그 다음, P13 시점에, 제2 전원전압(ELVSS)이 하이 레벨에서 로우 레벨로 변동하면, 유기 발광 다이오드(OLED3)의 기생 커패시터에 의한 커플링으로 제4 노드(N24)의 전압은 더욱 낮아진다.
그 다음, P14 시점에, 제1 제어신호(GC)가 로우 레벨로 인가되고, 제5 트랜지스터(TR25)가 턴 온된다. 그러면, 제3 노드(N23)와 제4 노드(N24)가 연결되고, 제3 노드(N23) 및 제4 노드(N24)의 전압은 제1 전원전압(ELVDD)의 로우 레벨과 비슷한 레벨의 전압이 된다.
그 다음, P15 시점에, 제1 제어신호(GC)가 하이 레벨로 인가되고, 제5 트랜지스터(TR25)가 턴 오프된다. 그 다음, P16 시점에, 제2 전원전압(ELVSS)이 로우 레벨에서 하이 레벨로 변동한다. 그러면, 유기 발광 다이오드(OLED3)의 기생 커패시터에 의해 제4 노드(N24)의 전압이 상승하게 된다.
이때, 제5 트랜지스터(TR25)는 턴 오프 상태이고, 제3 노드(N23)의 전압은 로우 레벨을 유지하므로, 구동 트랜지스터(TD3)는 게이트~소스 전압 차에 의해 턴 온된다. 구동 트랜지스터(TD3)를 통해 제4 노드(N24)로부터 제1 전원전압(ELVDD) 신호 선으로 전류가 흐르고, 제4 노드(N24)의 전압은 다시 낮아진다.
보상 기간(2)에서, P17 시점에, 제1 전원전압(ELVDD)이 로우 레벨에서 하이 레벨로 변동하고, 제1 제어 신호(GC)가 로우 레벨로 인가된다. 그러면, 제5 트랜지스터(TR25)가 턴 온되어 구동 트랜지스터(TD3)를 다이오드 연결시킨다.
이때, 제4 트랜지스터(TR24)는 턴 온 상태를 유지하므로, 제2 노드(N2)의 전압이 제1 전원전압(ELVDD)의 하이 레벨로 변동한다.
그 다음, P18 시점에, 제3 제어 신호(SUS)는 하이 레벨로 인가되어 제4 트랜지스터(TR24)가 턴 오프된다. 그리고, 제2 제어 신호(GW)가 로우 레벨로 인가되어 제3 트랜지스터(TR23)가 턴 온된다. 그러면, 제1 노드(N21)와 제2 노드(N22)가 연결된다.
동시에, 주사 신호(scan[i])가 로우 레벨로 인가되어 제2 트랜지스터(TR22)가 턴 온된다. 그러면, 유지 커패시터(Chold3)의 제2 전극이 기준전압(VREF) 신호 선과 연결된다. 따라서, 유지 커패시터(Chold3)에 저장되어 있던 데이터 전압(Vdata)이 보상 커패시터(Cth3)로 전달된다. 여기서, 유지 커패시터(Chold3)에 저장되어 있던 데이터 전압(Vdata)은 직전 프레임의 주사 기간(3)에 저장된 전압이다. 이때, 제2 노드(N22)의 전압은 위에서 설명한 [수학식 1]과 같이 변동된다.
그 다음, P19 시점에, 제2 제어 신호(GW)가 하이 레벨로 인가되어 제3 트랜지스터(TR23)가 턴 오프된다. 즉, 제1 노드(N21)와 제2 노드(N22)가 분리된다. 그리고, 제3 제어 신호(SUS)가 로우 레벨로 인가되어 제4 트랜지스터(TR24)가 턴 온 된다. 그러면, 제2 노드(N22)의 전압은 제1 전원전압(ELVDD)의 하이 레벨로 변동된다. 제3 노드(N23)의 전압은 위에서 설명한 [수학식 2]와 동일하게 변동된다.
이때, 주사 신호(scan[i])는 하이 레벨로 인가되고, 제4 제어 신호(SUS4)는 로우 레벨로 인가된다. 그러면, 제2 트랜지스터(TR22)는 턴 오프되고, 제1 트랜지스터(TR21)는 턴 온된다. 즉, 유지 커패시터(Chold3)의 제1 전극은 데이터 선과 연결되고, 제2 전극은 플로팅 상태를 유지한다.
발광 기간(4)에서 P20 시점에, 제2 전원전압(ELVSS)이 하이 레벨에서 로우 레벨로 변동한다. 그러면, 구동 트랜지스터(TD3)를 통하여 유기 발광 다이오드(OLED3)로 전류가 흐른다. 유기 발광 다이오드(OLED31)로 흐르는 구동 전류 I_OLED는 위에서 설명한 [수학식 3]과 동일하다. 발광 기간(4)이 종료되면 제2 전원전압(ELVSS)은 하이 레벨로 변동된다.
한편, 주사 기간(3)에서, P21 시점에, 복수의 주사 신호(scan[1]~scan[n])는 대응하는 주사 선에 순차적으로 로우 레벨로 인가된다. 제2 트랜지스터(TR22)가 턴 온되고, 유지 커패시터(Chold3)의 제2 전극이 기준전압(VREF) 신호 선에 연결된다.
이때, 제1 트랜지스터(TR21)는 턴 온 상태이므로, 유지 커패시터(Chold3)에 복수의 데이터 신호(data[1]~data[m])에 대응하는 데이터 전압(Vdata)이 저장된다. 즉, 제1 트랜지스터(TR21)는 초기화 기간(1) 및 보상 기간(2) 동안 턴 오프 상태를 유지하므로, 유지 커패시터(Chold3)의 제1 전극과 데이터 선 간의 누설 전류 경로를 차단시킬 수 있다. 따라서, 유지 커패시터(Chold3)에 저장된 데이터 전압(Vdata)이 손실되는 것을 방지할 수 있다.
바이어스 기간(5)에서, P22 시점에, 제2 제어 신호(GW)가 로우 레벨로 인가된다. 그러면, 제3 트랜지스터(T23)이 턴 온되어 제1 노드(N21)와 제2 노드(N22)가 연결된다. 그리고, 제3 제어 신호(SUS)가 하이 레벨로 변동되어 제4 트랜지스터(TR24)가 턴 오프된다.
이때, 데이터 신호(data[1]~data[m])가 특정 바이어스 전압(Vbias)로 전달된다. 바이어스 전압(Vbias)은 제1 전원전압(ELVDD)의 하이 레벨보다 낮은 전압 레벨이며, 바이어스 전압(Vbias)은 임의로 미리 설정된 전압 레벨일 수 있다.
즉, 제1 전원전압(ELVDD)을 변동시키는 대신에 데이터 신호(data[1]~data[m])를 이용하여 구동 트랜지스터(TD3)에 바이어스 전압(Vbias)을 인가함으로써 구동 트랜지스터(TD3)의 바이어스 전압(Vbias)의 레벨을 용이하게 변동시킬 수 있다.
도 10은 본 발명의 다른 실시 예에 따른 화소 구조를 나타낸 도면이다.
도 10을 참조하면, 화소(70_3)는 제1 내지 제5 트랜지스터(TR31~TR35), 구동 트랜지스터(TD4), 유지 커패시터(Chold4), 보상 커패시터(Cth4) 및 유기 발광 다이오드(OLED4)를 포함한다.
도 10에 도시된 화소(70_3)는 도 8과 차이점으로, 제2 트랜지스터(TR32)와 유지 커패시터(Chold4)의 위치가 바뀐 구성이다. 즉, 제2 트랜지스터(TR32)는 제1 노드(N31)에 연결되어 있는 제1 전극, 유지 커패시터(Chold4)의 일측 단자에 연결되어 있는 제2 전극, 및 주사 신호(scan[i])를 인가 받는 게이트 전극을 포함한다. 유지 커패시터(Chold4)는 기준전압(VREF)을 인가 받는 타측 단자를 포함한다. 이외의 구성은 도 8과 동일하므로 자세한 설명은 생략한다.
화소(70_3)의 구동 방법은 도 9에서 설명한 방법과 동일하나, 레이아웃 상으로 제2 트랜지스터(TR32)를 제1 및 제3 트랜지스터(TR31, TR33)와 근접하게 배치할 수 있다.
도 11은 본 발명의 다른 실시 예에 따른 화소 구조를 나타낸 도면이다.
도 11을 참조하면, 화소(70_4)는 제1 내지 제5 트랜지스터(TR41~TR45), 구동 트랜지스터(TD5), 유지 커패시터(Chold5), 보상 커패시터(Cth5) 및 유기 발광 다이오드(OLED5)를 포함한다.
도 11에 도시된 화소(70_4)는 도 8과 차이점으로, 제1 트랜지스터(TR41)의 게이트 단자로 주사 신호(Scan[i])가 인가되고, 제2 트랜지스터(TR42)의 게이트 단자로 제4 제어신호(SUS1)가 인가된다. 제1 트랜지스터(TR41)는 주사 기간(3) 및 바이어스 기간(5)에만 턴 온되어 데이터 선과 유지 커패시터(Chold5)의 제1 전극을 연결한다. 제2 트랜지스터(TR42)는 바이어스 기간(5)에만 턴 오프되어 유지 커패시터(Chold5)의 제2 전극을 기준전압(Vref) 신호 선과 분리시킨다.
이에 대한 자세한 설명은 도 12를 참조하여 이하에서 설명한다.
도 12는 본 발명의 다른 실시 예에 따른 유기 발광 표시 장치의 구동 방법을 나타내는 타이밍도이다.
도 12에 도시된 타이밍도는 도 11의 화소(70_4)의 구동 방법을 도시한 것으로, 제1 전원전압(ELVDD), 제2 전원전압(ELVSS), 제1 제어 신호(GC), 제2 제어 신호(GW), 데이터 신호(data[1]~data[m]) 및 제3 제어 신호(SUS)는 도 9와 동일한 파형이므로, 이에 대한 자세한 설명은 생략한다. 이하에서는 도 9와 차이가 있는 주사 신호(scan[1]~scan[n]) 및 제4 제어 신호(SUS1)를 중심으로 설명한다.
주사 신호(scan[1]~scan[n])는 보상 기간(2)에서 하이 레벨을 유지한다. 즉, 제1 트랜지스터(TR41)는 초기화 기간(1) 및 보상 기간(2) 동안 턴 오프 상태를 유지하므로, 유지 커패시터(Chold5)의 제1 전극과 데이터 선 간의 누설 전류 경로를 차단시킬 수 있다.
그리고, 주사 신호(scan[1]~scan[n])는 주사 기간(3) 및 바이어스 기간(5) 동안 로우 레벨로 인가된다. 즉, P31 시점에, 제1 트랜지스터(TR41)가 턴 온되어 데이터 선과 제1 노드(N41)가 연결된다. 이때, 제4 제어 신호(SUS1)는 로우 레벨을 유지하므로, 제2 트랜지스터(TR42)가 턴 온되어 데이터 신호(data[1]~data[m])에 대응하는 데이터 전압(Vdata)이 유지 커패시터(Chold5)에 저장된다.
바이어스 기간(5)에서, P32 시점에, 제1 트랜지스터(TR41)가 턴 온되어 데이터 선과 제1 노드(N41)가 연결된다. 이때, 제4 제어 신호(SUS1)는 하이 레벨로 인가되어 제2 트랜지스터(TR42)가 턴 오프된다. 따라서, 유지 커패시터(Chold5)의 제2 전극이 플로팅 상태가 된다.
그리고, 제2 제어 신호(GW)는 로우 레벨로 인가되고, 제3 제어 신호(SUS)는 하이 레벨로 인가되므로, 제2 노드(N42)가 데이터 신호(data[1]~data[m]) 레벨로 변동된다. 이때, 데이터 신호(data[1]~data[m])는 바이어스 전압(Vbias) 레벨로 인가된다.
도 13은 본 발명의 다른 실시 예에 따른 화소 구조를 나타낸 도면이다.
도 13을 참조하면, 화소(70_5)는 제1 내지 제5 트랜지스터(TR51~TR55), 구동 트랜지스터(TD6), 유지 커패시터(Chold6), 보상 커패시터(Cth6) 및 유기 발광 다이오드(OLED6)를 포함한다.
도 13에 도시된 화소(70_5)는 도 11과 차이점으로, 제2 트랜지스터(TR52)와 유지 커패시터(Chold6)의 위치가 바뀐 구성이다. 즉, 제2 트랜지스터(TR52)는 제1 노드(541)에 연결되어 있는 제1 전극, 유지 커패시터(Chold6)의 일측 단자에 연결되어 있는 제2 전극, 및 제4 제어 신호(SUS1)를 인가 받는 게이트 전극을 포함한다. 유지 커패시터(Chold6)는 기준전압(VREF)을 인가 받는 타측 단자를 포함한다. 이외의 구성은 도 11과 동일하므로 자세한 설명은 생략한다.
도 14는 본 발명의 다른 실시 예에 따른 화소 구조를 나타낸 도면이다.
도 14를 참조하면, 화소(70_6)는 제1 내지 제5 트랜지스터(TR61~TR65), 구동 트랜지스터(TD7), 유지 커패시터(Chold7), 보상 커패시터(Cth7) 및 유기 발광 다이오드(OLED7)를 포함한다.
도 14에 도시된 화소(70_6)는 도 4와 차이점으로, 제4 트랜지스터(TR64)의 제1 전극이 기준전압(VREF) 배선과 연결되어 있다는 점이다. 즉, 도 5에서 설명한 동작 방법과 동일하나, P7 시점에서 직전 제2 노드(N62)의 전압(Vn62)이 제1 전원전압(ELVDD)의 하이 레벨이 아닌, 기준전압(VREF) 레벨이라는 점이 차이가 있다. 이에 따라, 제2 노드(N62)의 전압은 아래의 [수학식 4]와 같다.
Figure pat00004
또한, 도 5의 P8 시점에, 제3 노드(N63)의 전압(Vn63)은 아래의 [수학식 5]와 같다.
Figure pat00005
이러한 구성의 화소(70_6)는 제1 전원전압(ELVDD)의 전압 강하(IR drop)가 크지 않은 표시 패널에 적용이 가능하다. 또한, 바이어스 기간(5)에서, 데이터 신호(data[1]~data[m])를 바이어스 전압(Vbias) 레벨로 인가하는 대신, 제2 노드(N62)에 기준전압(VREF)을 바로 인가하여 데이터 신호(data[1]~data[m])의 변동이 불필요하다.
도 15는 본 발명의 다른 실시 예에 따른 화소 구조를 나타낸 도면이다.
도 15를 참조하면, 화소(70_7)는 제1 내지 제5 트랜지스터(TR71~TR75), 구동 트랜지스터(TD8), 유지 커패시터(Chold8), 보상 커패시터(Cth8) 및 유기 발광 다이오드(OLED8)를 포함한다.
도 15에 도시된 화소(70_7)는 도 14와 차이점으로, 제2 트랜지스터(TR72)와 유지 커패시터(Chold8)의 위치가 바뀐 구성이다. 즉, 제2 트랜지스터(TR72)는 제1 노드(N71)에 연결되어 있는 제1 전극, 유지 커패시터(Chold8)의 일측 단자에 연결되어 있는 제2 전극, 및 주사 신호(scan[i])를 인가 받는 게이트 전극을 포함한다. 유지 커패시터(Chold8)는 기준전압(VREF)을 인가 받는 타측 단자를 포함한다. 이외의 구성은 도 14와 동일하므로 자세한 설명은 생략한다.
도 16은 본 발명의 다른 실시 예에 따른 화소 구조를 나타낸 도면이다.
도 16을 참조하면, 화소(70_8)는 제1 내지 제5 트랜지스터(TR81~TR85), 구동 트랜지스터(TD9), 유지 커패시터(Chold9), 보상 커패시터(Cth9) 및 유기 발광 다이오드(OLED9)를 포함한다.
도 16에 도시된 화소(70_8)는 도 8과 차이점으로, 제4 트랜지스터(TR84)의 제1 전극이 기준전압(VREF) 배선과 연결되어 있다는 점이다. 이외의 구성은 도 8과 동일하므로 자세한 설명은 생략한다.
도 17은 본 발명의 다른 실시 예에 따른 화소 구조를 나타낸 도면이다.
도 17을 참조하면, 화소(70_9)는 제1 내지 제5 트랜지스터(TR91~TR95), 구동 트랜지스터(TD10), 유지 커패시터(Chold10), 보상 커패시터(Cth10) 및 유기 발광 다이오드(OLED10)를 포함한다.
도 17에 도시된 화소(70_9)는 도 16과 차이점으로, 제2 트랜지스터(TR92)와 유지 커패시터(Chold10)의 위치가 바뀐 구성이다. 즉, 제2 트랜지스터(TR92)는 제1 노드(N81)에 연결되어 있는 제1 전극, 유지 커패시터(Chold10)의 일측 단자에 연결되어 있는 제2 전극, 및 주사 신호(scan[i])를 인가 받는 게이트 전극을 포함한다. 유지 커패시터(Chold10)는 기준전압(VREF)을 인가 받는 타측 단자를 포함한다. 이외의 구성은 도 16과 동일하므로 자세한 설명은 생략한다.
도 18은 본 발명의 다른 실시 예에 따른 화소 구조를 나타낸 도면이다.
도 18을 참조하면, 화소(70_10)는 제1 내지 제5 트랜지스터(TR101~TR105), 구동 트랜지스터(TD11), 유지 커패시터(Chold11), 보상 커패시터(Cth11) 및 유기 발광 다이오드(OLED11)를 포함한다.
도 18에 도시된 화소(70_10)는 도 11과 차이점으로, 제4 트랜지스터(TR104)의 제1 전극이 기준전압(VREF) 배선과 연결되어 있다는 점이다. 이외의 구성은 도 11과 동일하므로 자세한 설명은 생략한다.
도 19는 본 발명의 다른 실시 예에 따른 화소 구조를 나타낸 도면이다.
도 19를 참조하면, 화소(70_11)는 제1 내지 제5 트랜지스터(TR111~TR115), 구동 트랜지스터(TD12), 유지 커패시터(Chold12), 보상 커패시터(Cth12) 및 유기 발광 다이오드(OLED12)를 포함한다.
도 19에 도시된 화소(70_11)는 도 18과 차이점으로, 제2 트랜지스터(TR112)와 유지 커패시터(Chold12)의 위치가 바뀐 구성이다. 즉, 제2 트랜지스터(TR112)는 제1 노드(N91)에 연결되어 있는 제1 전극, 유지 커패시터(Chold12)의 일측 단자에 연결되어 있는 제2 전극, 및 제4 제어 신호(SUS1)를 인가 받는 게이트 전극을 포함한다. 유지 커패시터(Chold12)는 기준전압(VREF)을 인가 받는 타측 단자를 포함한다. 이외의 구성은 도 18과 동일하므로 자세한 설명은 생략한다.
상술한 바와 같이, 본 발명의 실시 예에 따른 화소는 발광 기간(4)에 구동 트랜지스터(TD)의 게이트 전극에 연결된 1개의 보상 커패시터(Cth)를 이용하여 발광함으로써 개구율을 충분히 확보할 수 있고, 보상 커패시터(Cth)의 용량만큼 데이터 전압을 저장할 수 있다.
또한, 본 발명의 실시 예에 따른 화소는 데이터 신호(data[1]~data[m])를 변동시켜 제2 노드(N2)에 바이어스 전압(Vbias)을 인가함으로써 제1 전원전압(ELVDD)의 변동으로 인한 화면이 불균일하게 표시되는 문제를 방지할 수 있다.
이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
10: 표시부
20: 주사 구동부
30: 데이터 구동부
40: 타이밍 제어부
50: 전원 제어부
60: 보상 제어 신호 생성부

Claims (20)

  1. 한 프레임 동안 데이터 선을 통해 해당 프레임에 대응하는 제1 데이터 신호를 전달받아 저장하고, 상기 해당 프레임의 이전 프레임에 대응하는 제2 데이터 신호에 대응하는 구동 전류에 따라 발광하는 복수의 화소를 포함하고,
    상기 한 프레임 중 상기 제1 데이터 신호가 저장되는 주사 기간과 상기 제2 데이터 신호에 따라 발광하는 발광 기간은 서로 중첩되고,
    상기 복수의 화소 각각은
    상기 데이터 선과 제1 노드를 연결하는 제1 트랜지스터;
    상기 제1 노드와 기준전압 인가선 사이에 연결된 유지 커패시터;
    상기 제1 노드와 제2 노드를 연결하는 제2 트랜지스터;
    제1 전원전압 및 제2 전원전압의 인가선 사이에 직렬 연결된 구동 트랜지스터 및 유기 발광 다이오드;
    상기 제2 노드와 상기 구동 트랜지스터의 게이트 전극 사이에 연결되어 있는 보상 커패시터;
    상기 유지 커패시터와 상기 기준전압 인가선을 연결하는 제3 트랜지스터; 및
    상기 제2 노드에 바이어스 전압을 전달하는 제4 트랜지스터
    를 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  2. 제 1항에 있어서,
    상기 제1 데이터 신호는, 상기 해당 프레임에 대응하는 제1 시점의 데이터 신호 또는 제2 시점의 데이터 신호이고,
    상기 제2 데이터 신호는, 상기 이전 프레임에 대응하는 제1 시점의 영상 데이터 신호 또는 제2 시점의 데이터 신호이며,
    상기 제1 데이터 신호와 상기 제2 데이터 신호의 시점은 서로 다른 것을 특징으로 하는 유기 발광 표시 장치.
  3. 제1 항에 있어서,
    상기 한 프레임은
    상기 구동 트랜지스터의 드레인 전극을 리셋 및 초기화시키는 초기화 기간;
    상기 구동 트랜지스터의 문턱전압을 보상하는 보상 기간;
    상기 해당 프레임에 주사 선을 통해 주사 신호가 인가될 때 상기 제1 데이터 신호에 대응하는 전압이 상기 유지 커패시터에 저장되는 상기 주사 기간;
    상기 제2 노드에 상기 바이어스 전압이 인가될 때 상기 제2 데이터 신호에 대응하는 상기 구동 전류에 따라 상기 유기 발광 다이오드가 발광하는 상기 발광 기간; 및
    상기 바이어스 전압에 따라 상기 구동 트랜지스터를 구동하는 바이어스 기간
    을 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  4. 제3 항에 있어서,
    상기 유지 커패시터는 상기 직전 프레임의 상기 주사 기간부터 상기 해당 프레임의 상기 초기화 기간까지 상기 제1 데이터 신호에 대응하는 전압을 저장하는 것을 특징으로 하는 유기 발광 표시 장치.
  5. 제4 항에 있어서,
    상기 보상 기간 동안 상기 제2 트랜지스터는 상기 유지 커패시터에 저장된 전압을 상기 보상 커패시터로 전달하는 것을 특징으로 하는 유기 발광 표시 장치.
  6. 제5 항에 있어서,
    상기 보상 기간 동안 상기 제1 트랜지스터는 상기 데이터 선과 상기 제1 노드를 차단시키는 것을 특징으로 하는 유기 발광 표시 장치.
  7. 제3 항에 있어서,
    상기 보상 기간 및 상기 주사 기간 동안 상기 제3 트랜지스터는 상기 유지 커패시터와 상기 기준전압 인가 선을 연결하는 것을 특징으로 하는 유기 발광 표시 장치.
  8. 제3 항에 있어서,
    상기 유지 커패시터는 상기 제1 노드와 상기 제3 트랜지스터 사이에 연결된 것을 특징으로 하는 유기 발광 표시 장치.
  9. 제3 항에 있어서,
    상기 유지 커패시터는 상기 제3 트랜지스터와 상기 기준전압 인가선 사이에 연결된 것을 특징으로 하는 유기 발광 표시 장치.
  10. 제5 항에 있어서,
    상기 보상 커패시터는 상기 직전 프레임의 상기 보상 기간부터 상기 해당 프레임의 상기 초기화 기간까지 상기 제2 데이터 신호에 대응하는 전압을 저장하는 것을 특징으로 하는 유기 발광 표시 장치.
  11. 제10 항에 있어서,
    상기 초기화 기간 동안 상기 제1 전원전압 및 상기 제2 전원전압이 제1 레벨로 인가될 때, 상기 제4 트랜지스터는 상기 제2 노드와 상기 제1 전원전압 인가선을 연결하는 것을 특징으로 하는 유기 발광 표시 장치.
  12. 제10 항에 있어서,
    상기 초기화 기간 동안 상기 제1 전원전압 및 상기 제2 전원전압이 상기 제1 레벨로 인가될 때, 상기 제4 트랜지스터는 상기 제2 노드와 상기 기준전압 인가선을 연결하는 것을 특징으로 하는 유기 발광 표시 장치.
  13. 제10 항에 있어서,
    상기 보상 기간 동안 상기 제4 트랜지스터는 상기 바이어스 전압이 상기 제2 노드에 전달되는 것을 차단시키는 것을 특징으로 하는 유기 발광 표시 장치.
  14. 제3 항에 있어서,
    상기 복수의 화소 각각은
    상기 초기화 기간 동안 상기 제1 전원전압 및 상기 제2 전원전압이 상기 제1 레벨로 인가될 때, 상기 구동 트랜지스터의 게이트 전극과 드레인 전극을 다이오드 연결하는 제5 트랜지스터를 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  15. 제14 항에 있어서,
    상기 보상 기간 동안 상기 제5 트랜지스터는 상기 제1 전원전압 및 상기 제2 전원전압이 상기 제1 레벨보다 높은 제2 레벨로 인가될 때 상기 구동 트랜지스터의 게이트 전극과 드레인 전극을 다이오드 연결하는 것을 특징으로 하는 유기 발광 표시 장치.
  16. 제14 항에 있어서,
    상기 바이어스 기간 동안 상기 제1 전원전압 및 상기 제2 전원전압이 상기 제2 레벨로 인가될 때 상기 제5 트랜지스터는 상기 구동 트랜지스터의 게이트 전극과 드레인 전극을 다이오드 연결하는 것을 특징으로 하는 유기 발광 표시 장치.
  17. 제14 항에 있어서,
    상기 바이어스 기간 동안 상기 제1 및 제2 트랜지스터는 턴 온되고, 상기 제4 트랜지스터는 턴 오프되고, 상기 데이터 선을 통해 상기 바이어스 전압이 상기 제2 노드로 전달되는 것을 특징으로 하는 유기 발광 표시 장치.
  18. 데이터 선과 제1 노드를 연결하는 제1 트랜지스터, 상기 제1 노드와 기준전압 인가 선 사이에 연결된 유지 커패시터, 상기 제1 노드와 제2 노드를 연결하는 제2 트랜지스터, 제1 전원전압 및 제2 전원전압의 인가 선 사이에 직렬 연결된 구동 트랜지스터 및 유기 발광 다이오드, 상기 제2 노드와 상기 구동 트랜지스터의 게이트 전극 사이에 연결되어 있는 보상 커패시터, 상기 유지 커패시터와 상기 기준전압 인가 선을 연결하는 제3 트랜지스터, 및 상기 제2 노드에 바이어스 전압을 전달하는 제4 트랜지스터를 포함하는 복수의 화소를 포함하는 유기 발광 표시 장치의 구동 방법에 있어서,
    한 프레임 동안 상기 데이터 선을 통해 해당 프레임에 대응하는 제1 데이터 신호를 전달받아 상기 유지 커패시터에 저장하는 주사 단계; 및
    상기 해당 프레임의 이전 프레임에 대응하는 제2 데이터 신호에 따라 상기 유기 발광 다이오드가 발광하는 발광 단계를 포함하고,
    상기 복수의 화소 각각의 상기 발광 단계는 동시에 수행되고, 상기 주사 단계 및 상기 발광 단계는 시간적으로 중첩되는 것을 특징으로 하는 유기 발광 표시 장치의 구동 방법.
  19. 제18 항에 있어서,
    상기 구동 트랜지스터의 드레인 전극을 리셋 및 초기화시키는 초기화 단계;
    상기 구동 트랜지스터의 문턱전압을 보상하는 보상 단계; 및
    상기 바이어스 전압에 따라 상기 구동 트랜지스터를 구동하는 바이어스 단계
    을 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  20. 제19 항에 있어서,
    상기 발광 단계는
    상기 제2 노드에 상기 제1 전원전압 또는 상기 기준전압이 전달될 때, 상기 보상 커패시터에 저장된 전압에 대응하는 상기 구동 전류로 상기 유기 발광 다이오드를 발광시키는 단계를 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
KR1020130040654A 2013-04-12 2013-04-12 유기 발광 표시 장치 및 그 구동 방법 KR102024319B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020130040654A KR102024319B1 (ko) 2013-04-12 2013-04-12 유기 발광 표시 장치 및 그 구동 방법
US13/971,625 US9576527B2 (en) 2013-04-12 2013-08-20 Organic light emitting diode display and driving method thereof
US15/434,363 US10043447B2 (en) 2013-04-12 2017-02-16 Organic light emitting diode display and driving method thereof
US16/057,364 US10885838B2 (en) 2013-04-12 2018-08-07 Organic light emitting diode display and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130040654A KR102024319B1 (ko) 2013-04-12 2013-04-12 유기 발광 표시 장치 및 그 구동 방법

Publications (2)

Publication Number Publication Date
KR20140123366A true KR20140123366A (ko) 2014-10-22
KR102024319B1 KR102024319B1 (ko) 2019-09-24

Family

ID=51686502

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130040654A KR102024319B1 (ko) 2013-04-12 2013-04-12 유기 발광 표시 장치 및 그 구동 방법

Country Status (2)

Country Link
US (3) US9576527B2 (ko)
KR (1) KR102024319B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160060312A (ko) * 2014-11-20 2016-05-30 경희대학교 산학협력단 화소와 이를 이용한 유기발광 표시장치 및 그 구동 방법
KR20190098288A (ko) * 2018-02-12 2019-08-22 삼성디스플레이 주식회사 표시장치

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102251734B1 (ko) * 2014-07-16 2021-05-13 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
CN104464621B (zh) * 2014-11-14 2017-01-25 深圳市华星光电技术有限公司 补偿amoled电源压降的方法
CN109389924B (zh) 2017-08-07 2020-08-18 京东方科技集团股份有限公司 一种用于显示面板的驱动电路、其驱动方法及显示面板
CN107909966B (zh) * 2017-12-08 2020-01-21 京东方科技集团股份有限公司 一种像素驱动电路、其驱动方法及显示装置
CN108648696B (zh) * 2018-03-22 2020-02-18 京东方科技集团股份有限公司 像素电路、阵列基板、显示装置和像素驱动方法
CN208335702U (zh) 2018-05-14 2019-01-04 北京京东方技术开发有限公司 显示面板及显示装置
KR102526291B1 (ko) * 2018-07-24 2023-04-27 엘지디스플레이 주식회사 유기발광 표시장치
CN109064976A (zh) * 2018-11-01 2018-12-21 京东方科技集团股份有限公司 显示面板的驱动方法、驱动电路及显示装置
CN111383590B (zh) * 2020-05-29 2020-10-02 合肥视涯技术有限公司 数据电流产生电路、驱动方法、驱动芯片和显示面板
US11430383B2 (en) * 2020-12-11 2022-08-30 Sharp Kabushiki Kaisha Light emitting device, display device, and LED display device
CN114512098B (zh) * 2020-12-28 2023-11-21 武汉天马微电子有限公司 显示装置
CN114550672B (zh) * 2022-03-30 2023-05-30 Tcl华星光电技术有限公司 显示面板亮度的补偿方法、其设备及存储介质
CN115346484A (zh) * 2022-08-24 2022-11-15 福州京东方光电科技有限公司 显示面板及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120129335A (ko) * 2011-05-19 2012-11-28 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시장치, 및 그 구동방법
KR20120133624A (ko) * 2011-05-31 2012-12-11 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시장치, 및 그 구동방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110013693A (ko) 2009-08-03 2011-02-10 삼성모바일디스플레이주식회사 유기 전계발광 표시장치 및 그의 구동방법
KR101073353B1 (ko) 2009-10-19 2011-10-14 삼성모바일디스플레이주식회사 화소 및 그를 이용한 유기전계발광표시장치
KR101058115B1 (ko) * 2009-11-16 2011-08-24 삼성모바일디스플레이주식회사 화소 회로, 유기 전계 발광 표시 장치
KR101296908B1 (ko) * 2010-08-26 2013-08-14 엘지디스플레이 주식회사 유기발광다이오드 표시장치와 이를 이용한 입체영상 표시장치
KR20120065139A (ko) 2010-12-10 2012-06-20 삼성모바일디스플레이주식회사 표시 장치를 위한 화소, 이를 이용한 표시 장치 및 그 구동 방법
KR20120066139A (ko) 2010-12-14 2012-06-22 황승순 적외선 투과율 제어용 조성물, 이를 포함하는 필름 및 상기 필름의 제조방법
CN104751779A (zh) * 2014-11-25 2015-07-01 上海和辉光电有限公司 显示装置、oled像素驱动电路及其驱动方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120129335A (ko) * 2011-05-19 2012-11-28 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시장치, 및 그 구동방법
KR20120133624A (ko) * 2011-05-31 2012-12-11 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시장치, 및 그 구동방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160060312A (ko) * 2014-11-20 2016-05-30 경희대학교 산학협력단 화소와 이를 이용한 유기발광 표시장치 및 그 구동 방법
KR20190098288A (ko) * 2018-02-12 2019-08-22 삼성디스플레이 주식회사 표시장치

Also Published As

Publication number Publication date
US20170162117A1 (en) 2017-06-08
US20140307010A1 (en) 2014-10-16
US9576527B2 (en) 2017-02-21
US20180350302A1 (en) 2018-12-06
KR102024319B1 (ko) 2019-09-24
US10885838B2 (en) 2021-01-05
US10043447B2 (en) 2018-08-07

Similar Documents

Publication Publication Date Title
KR102024319B1 (ko) 유기 발광 표시 장치 및 그 구동 방법
KR102018739B1 (ko) 화소, 이를 포함하는 표시장치 및 그 구동 방법
KR102023598B1 (ko) 화소, 이를 포함하는 표시장치 및 그 구동 방법
KR101964769B1 (ko) 화소, 이를 포함하는 표시장치 및 그 구동 방법
US8994619B2 (en) Oled pixel configuration for compensating a threshold variation in the driving transistor, display device including the same, and driving method thereof
US9299319B2 (en) Display device for displaying an image with accurate luminance and method for driving the same
KR101988355B1 (ko) 화소, 이를 포함하는 표시장치 및 그 구동 방법
US9208719B2 (en) Display device and active matrix driving method thereof
KR20140050361A (ko) 화소, 이를 이용한 입체 영상 표시 장치 및 그의 구동 방법
KR102006382B1 (ko) 화소, 이를 포함하는 표시장치 및 그 구동 방법
KR101987424B1 (ko) 화소 및 이를 포함하는 표시 장치, 및 그 구동 방법
KR20140090364A (ko) 화소 및 이를 포함하는 표시 장치, 및 그 구동 방법
KR20140134048A (ko) 화소 및 이를 이용한 유기전계발광 표시장치
KR20150011661A (ko) 유기 발광 표시 장치 및 그 구동 방법
KR101964768B1 (ko) 화소, 이를 포함하는 표시장치 및 그 구동 방법
JP2016001266A (ja) 表示回路、および表示装置
KR20140132504A (ko) 화소 및 이를 이용한 유기전계발광 표시장치
KR20140037299A (ko) 표시장치 및 그 구동 방법
KR20150006145A (ko) 화소 및 이를 이용한 유기전계발광 표시장치
KR20140064483A (ko) 화소, 이를 포함하는 표시장치 및 그 구동 방법
KR20150083371A (ko) 화소, 화소 구동 방법, 및 화소를 포함하는 표시 장치
JP2009080367A (ja) 表示装置及びその駆動方法と電子機器
JP6789796B2 (ja) 表示装置および駆動方法
JP2009098431A (ja) 表示装置と電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant