KR20140117934A - 스토리지 시스템 및 스토리지 시스템의 동기화 방법 - Google Patents

스토리지 시스템 및 스토리지 시스템의 동기화 방법 Download PDF

Info

Publication number
KR20140117934A
KR20140117934A KR1020130032907A KR20130032907A KR20140117934A KR 20140117934 A KR20140117934 A KR 20140117934A KR 1020130032907 A KR1020130032907 A KR 1020130032907A KR 20130032907 A KR20130032907 A KR 20130032907A KR 20140117934 A KR20140117934 A KR 20140117934A
Authority
KR
South Korea
Prior art keywords
storages
storage
storage system
signal
synchronization signal
Prior art date
Application number
KR1020130032907A
Other languages
English (en)
Other versions
KR102025082B1 (ko
Inventor
우정효
강정욱
박형준
윤은진
한혁
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130032907A priority Critical patent/KR102025082B1/ko
Publication of KR20140117934A publication Critical patent/KR20140117934A/ko
Application granted granted Critical
Publication of KR102025082B1 publication Critical patent/KR102025082B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

스토리지 시스템 및 스토리지 시스템의 동기화 방법이 제공된다. 상기 스토리지 시스템은 타임 슬롯을 구비한 복수 개의 스토리지, 및 상기 복수 개의 스토리지에 신호를 제공하는 스토리지 컨트롤러를 포함하되, 상기 신호에 따라 상기 타임 슬롯을 초기화하여, 상기 복수 개의 스토리지를 동기화한다.

Description

스토리지 시스템 및 스토리지 시스템의 동기화 방법{Storage system and the method for synchronizing the storage system}
본 발명은 스토리지 시스템 및 스토리지 시스템의 동기화 방법에 관한 것이다.
일반적으로 컴퓨터에는 많은 데이터를 저장할 수 있는 저장 장치가 구비되어 있다. 컴퓨터 기술이 발전함에 따라, 컴퓨터의 하드웨어 장치들이 점점 슬림화 되고, 경량화 되고 있다.
컴퓨터 기기들은 대용량의 데이터를 저장하기 위한 장치가 필요한데, 이러한 장치로써 하드디스크가 많이 이용되고 있다. 그러나, 최근에는 휴대성을 확보하기 위하여 플래시 기반의 대용량 저장 장치인 솔리드 스테이트 드라이브(Solid State Drive, SSD)가 개발되어 상용화 되고 있다.
SSD는 호스트 컴퓨터 등과 같은 입력장치로부터 데이터를 전송받으면 SSD내의 CPU를 통하여 SDRAM에 저장한 후, 다시 NAND Flash memory에 저장한다. SSD는 호스트 장치로부터 공급되는 전원이 중단되어도, 플래시 컨트롤러의 동작 가능한 최소 전압과 플래시 메모리의 동작 가능한 최소 전압의 차이로 인하여, 플래시 메모리가 일정 시간 동안 동작할 수 있다. 즉, 플래시 컨트롤러에 비하여 상대적으로 낮은 전압에서 동작을 하는 플래시 메모리가 SSD내의 잔존 전압이 방전되는 4~5ms 정도의 시간 동안 플래시 컨트롤러의 제어를 받지않고 동작한다. 따라서, 플래시 컨트롤러가 플래시 메모리를 제어할 수 없는 시간이 존재한다.
이와 같이, 복수 개의 스토리지가 있는 스토리지 시스템에서, 개별 스토리지 내부의 비동기적인 동작에 따라 스토리지 시스템의 데이터 읽기/쓰기 성능의 편차가 발생하고, 이에 따라 스토리지 시스템의 성능이 떨어지는 문제가 발생한다.
한국공개특허 제2009-0026390호에는 비휘발성 메모리 장치를 이용한 데이터 저장 장치에 관하여 개시되어 있다.
본 발명이 해결하려는 과제는, 복수 개의 스토리지가 포함된 스토리지 시스템에서, 복수 개의 스토리지를 동기화 하여 성능을 향상시키는 스토리지 시스템을 제공하는 것이다.
본 발명이 해결하려는 과제는, 복수 개의 스토리지가 포함된 스토리지 시스템에서, 복수 개의 스토리지를 동기화 하여 성능을 향상시키는 스토리지 시스템의 동기화 방법을 제공하는 것이다.
본 발명이 해결하려는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 스토리지 시스템의 일 태양은, 타임 슬롯을 구비한 복수 개의 스토리지, 및 상기 복수 개의 스토리지에 신호를 제공하는 스토리지 컨트롤러를 포함하되, 상기 신호에 따라 상기 타임 슬롯을 초기화하여, 상기 복수 개의 스토리지를 동기화한다.
상기 신호는 동기화 정보를 포함할 수 있다.
상기 신호는 오프셋(OFFSET) 정보를 포함할 수 있다.
상기 신호의 주기에 따라 상기 복수 개의 스토리지를 동기화할 수 있다.
상기 과제를 해결하기 위한 본 발명의 스토리지 시스템의 다른 태양은, 제1 스토리지, 및 타임 슬롯을 구비한 제2 스토리지를 포함하되, 상기 제2 스토리지는 상기 제1 스토리지가 제공한 신호를 수신받아 상기 타임 슬롯을 초기화하여, 상기 제1 및 제2 스토리지를 동기화한다.
상기 제2 스토리지는 복수 개의 스토리지일 수 있다.
상기 신호는 동기화 정보를 포함할 수 있다.
상기 신호는 오프셋 정보를 포함할 수 있다.
상기 과제를 해결하기 위한 본 발명의 스토리지 시스템의 동기화 방법의 일 태양은, 동기화 정보를 포함한 신호를 제공하고, 타임 슬롯을 구비한 복수 개의 스토리지가 상기 신호를 수신받고, 상기 신호에 따라 상기 타임 슬롯을 초기화하는 것을 포함한다.
상기 신호는 오프셋 정보를 더 포함할 수 있다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 스토리지 시스템을 개략적으로 도시한 것이다.
도 2는 스토리지 시스템에서 일반적인 동작을 나타낸 것이다.
도 3은 본 발명의 일 실시예에 따른 스토리지 시스템의 동작을 나타낸 것이다.
도 4 및 도 5는 본 발명의 일 실시예에 따른 스토리지 시스템에서 각 스토리지의 타임 슬롯을 나타낸 것이다.
도 6은 동기화 신호 발생기의 일 실시예를 도시한 것이다.
도 7은 동기화 신호 발생기의 다른 실시예를 도시한 것이다.
도 8은 본 발명의 일 실시예에 따른 스토리지 시스템의 동기화 방법을 순차적으로 나타낸 흐름도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
하나의 소자(elements)가 다른 소자와 "접속된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 "직접 접속된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
이하에서, 도면을 참조하여 본 발명의 몇몇 실시예들에 따른 스토리지 시스템에 대하여 설명한다.
도 1은 스토리지 시스템을 개략적으로 도시한 것이다. 도 2는 스토리지 시스템에서 일반적인 동작을 나타낸 것이다.
도 1을 참조하면, 스토리지 시스템(100)은 스토리지(121~124), 스토리지 컨트롤러(110) 등을 포함한다.
스토리지(121~124)는 비휘발성 메모리를 포함하는 저장 장치일 수 있다. 여기에서 비휘발성 메모리는 낸드 플래시 메모리(NAND Flash Memory), 수직형낸드 플래시 메모리(Vertical NAND), 노아 플래시 메모리(NOR Flash Memory), 저항성램(Resistive Random Access Memory: RRAM), 상변화 메모리(Phase-Change Memory: PRAM), 자기저항 메모리(Magnetroresistive Random Access Memory: MRAM), 강유전체 메모리(Ferroelectric Random Access Memory: FRAM), 스핀주입 자화반전 메모리(Spin Transfer Torque Random Access Memory: STT-RAM) 등이 될 수 있다. 특히, 스토리지(121~124)는 SSD(Solid State Drive)일 수 있다.
스토리지 시스템(100)에서 스토리지(121~124)는 복수 개일 수 있다. 스토리지(121~124)는 외부에서 입력되는 데이터 읽기/쓰기 요청에 대한 응답 동작과 스토리지(121~124) 내부에서 스토리지(121~124)를 제어하기 위한 동작을 수행할 수 있다. 스토리지(121~124)는, 스토리지(121~124) 내부에서 스토리지(121~124)를 제어하기 위한 동작 수행시, 스토리지(121~124) 내부에서 스토리지(121~124)를 제어하기 위한 동작을 완료한 후 스토리지(121~124)의 외부에서 입력되는 데이터 읽기/쓰기 요청에 대하여 응답 동작을 할 수 있다. 스토리지(121~124) 내부에서 스토리지(121~124)를 제어하기 위한 동작은, 스토리지(121~124)에서 판단하여 수행하게 된다.
스토리지 컨트롤러(110)는 호스트 장치로부터 입력된 데이터 읽기/쓰기 요청에 응답하여 스토리지(121~124)의 데이터 읽기/쓰기 동작을 제어한다. 스토리지 컨트롤러(110)에는 내부 메모리가 구비될 수 있다. 또한, 스토리지 컨트롤러 외부에 외부 메모리를 더 포함할 수 있으며, 외부 메모리는 외부 버스 또는 외부 인터페이스를 통해 액세스 될 수 있다. 이와 달리, 스토리지 컨트롤러(110)의 내부 메모리는 스토리지 컨트롤러(110) 내부에 있는 내부 버스 또는 내부 인터페이스를 통해 액세스될 수 있고, 외부 버스 또는 외부 인터페이스를 통해서는 액세스 될 수 없다. 외부 메모리에는 스토리지(121~124)에 저장될 데이터, 또는 스토리지(121~124)로부터 읽혀진 다량의 데이터가 저장될 수 있다. 내부 메모리는 외부 메모리로 제공될, 또는 외부 메모리로부터 제공된 데이터를 소정의 단위로 버퍼링 하는 기능을 수행할 수 있다. 내부 메모리는 외부 메모리에 비하여 데이터 저장 용량은 작은 반면 동작 속도는 빠를 수 있다. 내부 메모리 및 외부 메모리는 SRAM 또는 DRAM과 같은 고속의 휘발성 메모리로 구성될 수 있다. 스토리지 컨트롤러(110)에 구비된 내부 메모리의 용량이 큰 경우, 외부 메모리가 구비되지 않을 수도 있다.
도 2를 참조하여 스토리지 시스템(100)에서의 일반적인 동작을 설명하면, 복수 개의 스토리지(121~124)가 동시에 데이터 읽기/쓰기 동작을 하는 경우, 각 스토리지(121~124) 내부에서 스토리지(121~124)를 제어하기 위한 동작(Management Operation)을 수행하는 시간에 따라 외부에서 입력되는 데이터 읽기/쓰기 요청에 대한 응답 동작이 느려져, 스토리지 시스템(100)의 성능을 저하 시킬 수 있다. 즉, 각 스토리지(121~124)의 내부에서 스토리지(121~124)를 제어하기 위한 동작을 수행하는 시간이 모두 경과한 이후(즉, t1 시간이 경과한 후), 각 스토리지(121~124)는 동시에 데이터 읽기/쓰기 동작을 수행할 수 있다.
도 3은 본 발명의 일 실시예에 따른 스토리지 시스템의 동작을 나타낸 것이다. 도 4 및 도 5는 본 발명의 일 실시예에 따른 스토리지 시스템에서 각 스토리지의 타임 슬롯을 나타낸 것이다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 스토리지 시스템(1)은, 복수 개의 스토리지(121~124)가 내부에서 각 스토리지(121~124)를 제어하기 위한 동작을 수행하는 시점을 동기화한다. 즉, 복수 개의 스토리지(121~124)를 동기화하여, 복수 개의 스토리지(121~124) 내부에서 스토리지(121~124)를 제어하기 위한 동작의 시작 시점과 종료 시점을 일치시킬 수 있다. 이에 따라, 외부에서 입력되는 데이터 읽기/쓰기 요청에 대한 응답 동작이 복수 개의 스토리지(121~124)에서 동시에 수행될 수 있고, 스토리지 시스템(1)의 응답 속도를 향상시킬 수 있다. 복수 개의 스토리지(121~124) 내부에서 스토리지(121~124)를 제어하기 위한 동작의 시작 시점과 종료 시점을 일치시키는 경우, 복수 개의 스토리지(121~124) 내부에서 각 스토리지(121~124)를 제어하기 위한 동작을 수행하는 시간은 t2로써 t1보다 짧아지게 된다.
도 4 및 도 5를 참조하면, 본 발명의 일 실시예에 따른 스토리지 시스템(1)에서 각 스토리지(121~124)는 내부에 타임 슬롯(SLOT 0~SLOT N)을 구비한다. 이 때, 스토리지 컨트롤러(110)로부터 복수 개의 스토리지(121~124)에 동기화 신호(S1)를 제공하고, 동기화 신호(S1)에 따라 복수 개의 스토리지(121~124)의 타임 슬롯(SLOT 0~SLOT N)을 초기화하여, 복수 개의 스토리지(121~124)를 동기화할 수 있다. 복수 개의 스토리지(121~124)를 동기화한 후, 타임 슬롯(SLOT 0~SLOT N)의 경계에 맞추어 복수 개의 스토리지(121~124) 내부에서 스토리지(121~124)를 제어하기 위한 동작의 시작 시점을 조절한다.
구체적으로, 도 5를 참조하면, 스토리지 컨트롤러(110)는 제1 내지 제4 스토리지(121~124)에 동기화 신호(S1)를 제공한다. 이 때, 스토리지 컨트롤러(110)에서 제공된 동기화 신호(S1)가 제1 내지 제4 스토리지(121~124)에 도달하는 시간이 다르기 때문에, 동기화 신호(S1)에는 오프셋(OFFSET) 정보를 포함할 수 있다. 오프셋 정보에 따라, 제1 스토리지(121)의 동작 시간을 참조하여, 제2 내지 제4 스토리지(122~124)의 동작 시간을 결정하고, 제1 내지 제4 스토리지(121~124)를 동기화할 수 있다. 즉, 스토리지 컨트롤러(110)에서 제공된 동기화 신호(S1)가 제2 스토리지(122)에 도달하는 시간이, 제1 스토리지(121)가 SLOT 3에서 동작하고 있는 경우라면, 이에 관한 오프셋 정보를 제2 스토리지(122)에 제공한다. 또한, 스토리지 컨트롤러(110)에서 제공된 동기화 신호(S1)가 제3 스토리지(123)에 도달하는 시간이, 제1 스토리지(121)가 SLOT 5에서 동작하고 있는 경우라면, 이에 관한 오프셋 정보를 제3 스토리지(123)에 제공한다. 또한, 스토리지 컨트롤러(110)에서 제공된 동기화 신호(S1)가 제4 스토리지(124)에 도달하는 시간이, 제1 스토리지(121)가 SLOT 7에서 동작하고 있는 경우라면, 이에 관한 오프셋 정보를 제4 스토리지(124)에 제공한다. 그리고, 동기화 신호(S1)에 따라 제1 내지 제4 스토리지(121~124)가 동작을 동시에 시작하는 절대 시간 값(SLOT 0)이 결정된다. 제1 내지 제4 스토리지(121~124)의 동작 시간이 동기화된 경우, 설정된 프레임이 경과한 후 다시 재동기화를 하게 된다. 도 5에 도시된 것과 달리, 동기화 신호(S1)를 이용하지 않는 경우에는, 스토리지 컨트롤러(110)의 쓰기 명령의 주기를 이용하여, 타임 슬롯(SLOT 0~SLOT N)의 초기화를 수행하여 제1 내지 제4 스토리지(121~124)를 동기화 시킬 수 도 있다.
동기화 신호(S1)는 스토리지 컨트롤러(110)에서 제공될 수 있으나, 임의의 스토리지(예를 들어, 제1 스토리지(121))에서 제공될 수도 있다. 즉, 제1 스토리지(121)에서 동기화 신호(S1)를 제공하고, 제2 내지 제4 스토리지(122~124)에서 동기화 신호(S1)를 수신받아 타임 슬롯(SLOT 0~SLOT N)을 초기화하여, 제1 내지 제4 스토리지(121~124)를 동기화할 수 있다. 이 때, 제1 스토리지(121)에서 제공된 동기화 신호(S1)에 오프셋 정보를 포함할 수 있다.
도 6은 동기화 신호 발생기의 일 실시예를 도시한 것이다. 도 7은 동기화 신호 발생기의 다른 실시예를 도시한 것이다.
도 6을 참조하면, 동기화 신호 발생기(301)는 명령 감시기(310), 신호 변환기(320), 기준 카운터(330), 인터럽트 발생기(340) 등을 포함할 수 있고, 도 7을 참조하면, 동기화 신호 발생기(302)는 외부 동기 신호 발생기(350)를 더 포함할 수 있다.
도 6을 참조하면, 명령 감시기(310)는 스토리지 컨트롤러(110)로부터 제공된 쓰기 명령(W1)을 신호 변환기(320)로 제공하고, 신호 변환기(320)는 스토리지 컨트롤러(110)로부터 제공된 동기화 신호(S1) 및 명령 감시기(310)로부터 제공된 쓰기 명령(W1)을 제공받는다. 신호 변환기(320)는 기준 카운터(330)로 오프셋(OFFSET) 정보를 제공하고, 기준 카운터(330)는 오프셋(OFFSET) 정보를 인터럽트 발생기(340)로 제공한다. 인터럽트 발생기(340)는 복수 개의 스토리지(121~124)에 제공될 내부 제어 동작 신호(S3)를 발생시킨다. 도 7을 참조하면, 동기화 신호 발생기(302)는 외부 동기 신호 발생기(350)를 더 포함하여, 기준 카운터(330)에서 제공된 오프셋 정보를 이용하여, 외부 동기 신호(S2)를 더 발생시킬 수 있다.
이하에서, 본 발명의 일 실시예에 따른 스토리지 시스템의 동기화 방법을 설명한다.
도 8은 본 발명의 일 실시예에 따른 스토리지 시스템의 동기화 방법을 순차적으로 나타낸 흐름도이다.
도 8을 참조하면, 우선, 스토리지 컨트롤러(110) 또는 임의의 스토리지(예를 들어, 제1 스토리지(121))가 동기화 정보를 포함한 동기화 신호(S1)를 제공한다(S1000). 동기화 신호(S1)는 오프셋 정보를 더 포함할 수 있다.
이어서, 타임 슬롯(SLOT 0~SLOT N)을 구비한 복수 개의 스토리지(121~124)가 동기화 신호(S1)를 수신받는다(S1100).
이어서, 동기화 신호(S1)에 따라 타임 슬롯(SLOT 0~SLOT N)을 초기화하여 복수 개의 스토리지(121~124)를 동기화한다(S1200).
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
110: 스토리지 컨트롤러 121~124: 스토리지
310: 명령 감시기 320: 신호 변환기
330: 기준 카운터 340: 인터럽트 발생기
350: 외부 동기 신호 발생기

Claims (10)

  1. 타임 슬롯을 구비한 복수 개의 스토리지; 및
    상기 복수 개의 스토리지에 신호를 제공하는 스토리지 컨트롤러를 포함하되,
    상기 신호에 따라 상기 타임 슬롯을 초기화하여, 상기 복수 개의 스토리지를 동기화하는 스토리지 시스템.
  2. 제 1항에 있어서,
    상기 신호는 동기화 정보를 포함하는 스토리지 시스템.
  3. 제 1항에 있어서,
    상기 신호는 오프셋(OFFSET) 정보를 포함하는 스토리지 시스템.
  4. 제 1항에 있어서,
    상기 신호의 주기에 따라 상기 복수 개의 스토리지를 동기화하는 스토리지 시스템.
  5. 제1 스토리지; 및
    타임 슬롯을 구비한 제2 스토리지를 포함하되,
    상기 제2 스토리지는 상기 제1 스토리지가 제공한 신호를 수신받아 상기 타임 슬롯을 초기화하여, 상기 제1 및 제2 스토리지를 동기화하는 스토리지 시스템.
  6. 제 5항에 있어서,
    상기 제2 스토리지는 복수 개의 스토리지인 스토리지 시스템.
  7. 제 5항에 있어서,
    상기 신호는 동기화 정보를 포함하는 스토리지 시스템.
  8. 제 5항에 있어서,
    상기 신호는 오프셋 정보를 포함하는 스토리지 시스템.
  9. 동기화 정보를 포함한 신호를 제공하고,
    타임 슬롯을 구비한 복수 개의 스토리지가 상기 신호를 수신받고,
    상기 신호에 따라 상기 타임 슬롯을 초기화하는 것을 포함하는 스토리지 시스템의 동기화 방법.
  10. 제 9항에 있어서,
    상기 신호는 오프셋 정보를 더 포함하는 스토리지 시스템의 동기화 방법.
KR1020130032907A 2013-03-27 2013-03-27 스토리지 시스템 및 스토리지 시스템의 동기화 방법 KR102025082B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130032907A KR102025082B1 (ko) 2013-03-27 2013-03-27 스토리지 시스템 및 스토리지 시스템의 동기화 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130032907A KR102025082B1 (ko) 2013-03-27 2013-03-27 스토리지 시스템 및 스토리지 시스템의 동기화 방법

Publications (2)

Publication Number Publication Date
KR20140117934A true KR20140117934A (ko) 2014-10-08
KR102025082B1 KR102025082B1 (ko) 2019-09-25

Family

ID=51990889

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130032907A KR102025082B1 (ko) 2013-03-27 2013-03-27 스토리지 시스템 및 스토리지 시스템의 동기화 방법

Country Status (1)

Country Link
KR (1) KR102025082B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09269935A (ja) * 1996-01-31 1997-10-14 Toshiba Corp メモリ制御装置、及びメモリ制御方法
KR20130009536A (ko) * 2011-07-14 2013-01-23 삼성전자주식회사 메모리 제어 장치 및 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09269935A (ja) * 1996-01-31 1997-10-14 Toshiba Corp メモリ制御装置、及びメモリ制御方法
KR20130009536A (ko) * 2011-07-14 2013-01-23 삼성전자주식회사 메모리 제어 장치 및 방법

Also Published As

Publication number Publication date
KR102025082B1 (ko) 2019-09-25

Similar Documents

Publication Publication Date Title
JP7456083B2 (ja) ロウハンマ緩和のホスト支援のためのリフレッシュコマンド制御
US9653141B2 (en) Method of operating a volatile memory device and a memory controller
US9767050B2 (en) Memory systems that adjust an auto-refresh operation responsive to a self-refresh operation history
US10108357B2 (en) Detection of multiple accesses to a row address of a dynamic memory within a refresh period
JP2020166832A5 (ko)
EP3467832B1 (en) Memory controller and method for interleaving dram and mram accesses
US20130279283A1 (en) Memory devices and memory controllers
JP2003233529A (ja) メモリシステム
US9484069B2 (en) Auxiliary power supply devices and nonvolatile memory systems including the same
WO2016003559A1 (en) Techniques to communicate with a controller for a non-volatile dual in-line memory module
WO2010076828A1 (en) Non-volatile memory with extended operating temperature range
KR20170035150A (ko) 트레이닝 동작을 제어하는 메모리 컨트롤러, 메모리 시스템 및 그의 동작방법
JP2013541112A (ja) コピーバック動作
US8856579B2 (en) Memory interface having extended strobe burst for read timing calibration
TW201635152A (zh) 記憶體控制器的操作方法
EP3705979B1 (en) Ssd restart based on off-time tracker
EP3586237A1 (en) Providing single data rate (sdr) mode or double data rate (ddr) mode for the command and address (ca) bus of registering clock drive (rcd) for dynamic random access memory (dram)
US20170228175A1 (en) Memory controller, memory system managing refresh operation and operating method of the memory controller
US20100097874A1 (en) Method and apparatus for performing refreshes
KR102471151B1 (ko) 메모리 시스템 및 그것을 제어하는 방법
JP5464527B2 (ja) 不揮発性メモリの読み出し動作変更
US10031699B1 (en) Read voltage determination in a memory device
KR20140117934A (ko) 스토리지 시스템 및 스토리지 시스템의 동기화 방법
US20080247260A1 (en) Semiconductor memory device for independently selecting mode of memory bank and method of controlling thereof
CN114625678B (zh) 存储器系统

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant