KR20140117778A - 표시 장치 및 표시 장치의 구동 방법 - Google Patents

표시 장치 및 표시 장치의 구동 방법 Download PDF

Info

Publication number
KR20140117778A
KR20140117778A KR1020130032404A KR20130032404A KR20140117778A KR 20140117778 A KR20140117778 A KR 20140117778A KR 1020130032404 A KR1020130032404 A KR 1020130032404A KR 20130032404 A KR20130032404 A KR 20130032404A KR 20140117778 A KR20140117778 A KR 20140117778A
Authority
KR
South Korea
Prior art keywords
driving transistor
compensation
power supply
gate
transistor
Prior art date
Application number
KR1020130032404A
Other languages
English (en)
Other versions
KR102014480B1 (ko
Inventor
이율규
박선
송지훈
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130032404A priority Critical patent/KR102014480B1/ko
Priority to US14/220,239 priority patent/US9396680B2/en
Publication of KR20140117778A publication Critical patent/KR20140117778A/ko
Application granted granted Critical
Publication of KR102014480B1 publication Critical patent/KR102014480B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/10—Dealing with defective pixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명은 표시 장치 및 그 구동 방법에 관한 것이다. 표시 장치는, 제1 구동 트랜지스터, 및 상기 제1 구동 트랜지스터의 게이트 및 드레인에 연결되어 있는 제1 보상 트랜지스터를 포함하는 정상 화소, 및 제2 구동 트랜지스터, 및 상기 제2 구동 트랜지스터의 게이트 및 드레인에 연결되어 있는 제2 보상 트랜지스터를 포함하는 보상 화소를 포함한다. 상기 제2 보상 트랜지스터가 개방되어 있다.

Description

표시 장치 및 표시 장치의 구동 방법{DISPLAY DEVICE AND DRIVING METHOD THEREOF}
본 발명은 표시 장치 및 표시 장치의 구동 방법에 관한 것이다.
OLED(Organic Light Emitting Diode)를 구동하는 화소 회로는 구동 트랜지스터를 포함한다. 표시 장치를 구성하는 복수의 구동 트랜지스터 각각의 문턱 전압 편차로 인한 문제점을 해결하기 위해 화소 회로는 보상 트랜지스터를 포함한다.
보상 트랜지스터는 구동 트랜지스터를 다이오드-연결(diode-connected)시키고, 다이오드-연결된 구동 트랜지스터의 문턱 전압은 화소 회로의 용량성 소자에 충전된다. 용량성 소자에 데이터 전압과 문턱 전압이 함께 저장되어, OLED를 구동시키는 전류(이하, 구동 전류)는 해당 구동 트랜지스터의 문턱 전압으로부터 영향을 받지 않을 수 있다.
그런데 보상 트랜지스터에 이상이 발생하는 경우, 예를 들어 보상 트랜지스터가 단락(short)된 경우, 구동 트랜지터의 게이트에 화소 회로를 구동시키는 하이 레벨의 구동 전압이 공급되는 문제가 발생한다. 구동 트랜지스터가 P 채널 트랜지스터인 경우 보상 트랜지스터에 이상이 있는 화소는 암점으로 표시되는 문제가 있다.
본 발명의 실시 예를 통해서, 보상 트랜지스터의 이상이 발생해도 암점으로 표시되지 않는 표시 장치 및 표시 장치의 구동 방법을 제공하고자 한다.
본 발명의 한 특징에 따른 표시 장치는, 제1 구동 트랜지스터, 및 상기 제1 구동 트랜지스터의 게이트 및 드레인에 연결되어 있는 제1 보상 트랜지스터를 포함하는 정상 화소, 및 제2 구동 트랜지스터, 및 상기 제2 구동 트랜지스터의 게이트 및 드레인에 연결되어 있는 제2 보상 트랜지스터를 포함하는 보상 화소를 포함한다. 상기 제2 보상 트랜지스터가 개방되어 있다.
상기 제1 보상 트랜지스터의 게이트에 보상 제어 신호가 공급되고, 상기 제2 보상 트랜지스터의 게이트에 상기 보상 제어 신호가 공급되지 않는다.
상기 정상 화소는, 상기 제1 구동 트랜지스터의 게이트에 연결되어 있는 제1 커패시터를 더 포함하고, 상기 보상 화소는, 상기 제2 구동 트랜지스터의 게이트에 연결되어 있는 제2 커패시터를 더 포함한다. 상기 제2 커패시터는 단락되어 있을 수 있다.
상기 정상 화소는, 상기 제1 구동 트랜지스터의 게이트와 소스 사이에 연결되어 있는 제3 커패시터를 더 포함하고, 상기 보상 화소는, 상기 제2 구동 트랜지스터의 게이트와 소스 사이에 연결되어 있는 제4 커패시터를 더 포함한다.
상기 보상 화소는, 상기 제2 구동 트랜지스터의 게이트에 연결되어 있는 일전극을 포함하는 제2 커패시터, 및 상기 제2 커패시터의 타전극과 상기 제2 구동 트랜지스터의 소스에 연결되어 있는 제4 커패시터를 더 포함한다. 상기 제2 커패시터는 단락되어 있을 수 있다.
상기 제1 구동 트랜지스터의 소스에 공급되는 정상 전원 전압과 상기 제2 구동 트랜지스터의 소스에 공급되는 보상 전원 전압이 서로 다를 수 있다. 상기 보상 전원 전압의 하이 레벨은 상기 제2 구동 트랜지스터의 문턱 전압을 고려하여 결정될 수 있다. 상기 보상 전원 전압의 하이 레벨은 상기 정상 전원 전압의 하이 레벨에서 상기 제2 구동 트랜지스터의 문턱 전압을 차감한 전압일 수 있다.
본 발명의 다른 특징에 따른 표시 장치는 복수의 스캔 라인, 복수의 데이터 라인, 보상 제어 라인, 상기 복수의 스캔 라인 중 대응하는 스캔 라인, 상기 복수의 데이터 라인 중 대응하는 데이터 라인, 및 상기 보상 제어 라인에 연결되어 있는 복수의 정상 화소, 및 상기 복수의 스캔 라인 중 대응하는 스캔 라인, 상기 복수의 데이터 라인 중 대응하는 데이터 라인에 연결되어 있는 적어도 하나의 보상 화소를 포함한다.
상기 표시 장치는 상기 복수의 정상 화소에 정상 전원 전압을 공급하는 제1 전원 라인, 및 상기 적어도 하나의 보상 화소에 보상 전원 전압을 공급하는 제2 전원 라인을 더 포함할 수 있다.
상기 제1 전원 라인은 상기 복수의 정상 화소 각각의 제1 구동 트랜지스터의 소스에 연결되어 있고, 상기 제2 전원 라인은 상기 적어도 하나의 보상 화소의 제2 구동 트랜지스터의 소스에 연결되어 있다.
상기 표시 장치에 둘 이상의 보상 화소가 있을 때, 상기 보상 전원 전압의 하이 레벨은 상기 복수의 보상 화소의 제2 구동 트랜지스터들의 문턱 전압들에 따라 결정될 수 있다.
상기 보상 전원 전압의 하이 레벨은 상기 정상 전원 전압의 하이 레벨에서 상기 제2 구동 트랜지스터들의 문턱 전압들에 따라 결정된 전압을 차감한 전압일 수 있다.
상기 정상 화소는, 제1 구동 트랜지스터 및 상기 제1 구동 트랜지스터의 게이트와 드레인 사이에 연결되어 있고 상기 보상 제어 라인에 연결되어 있는 게이트를 포함하는 제1 보상 트랜지스터를 포함하고, 상기 적어도 하나의 보상 화소는, 제2 구동 트랜지스터 및 상기 제2 구동 트랜지스터의 게이트와 드레인 사이에 개방되어 잇는 제2 보상 트랜지스터를 포함한다.
상기 적어도 하나의 보상 화소는, 상기 제2 구동 트랜지스터의 게이트에 연결되어 있는 일전극을 포함하는 제2 커패시터, 상기 제2 커패시터의 타단과 상기 대응하는 데이터 라인 사이에 연결되어 있고, 상기 대응하는 스캔 라인에 연결되어 있는 게이트를 포함하는 스위칭 트랜지스터, 및 상기 제2 구동 트랜지스터의 게이트와 소스 사이에 연결되어 있는 제3 커패시터를 포함한다. 상기 제2 커패시터가 단락되어 있을 수 있다.
상기 제2 구동 트랜지스터의 소스에 공급되는 보상 전원 전압과 상기 제1 구동 트랜지스터의 소스에 공급되는 정상 전원 전압이 서로 다를 수 있다.
본 발명의 또 다른 특징에 따른 복수의 정상 화소 및 적어도 하나의 보상 화소를 포함하는 표시 장치 구동 방법은, 상기 복수의 정상 화소 각각의 제1 구동 트랜지스터의 게이트와 드레인에 연결된 제1 보상 트랜지스터가 소정 기간 동안 턴 온 되는 단계, 상기 복수의 정상 화소 및 상기 적어도 하나의 보상 화소 각각에 대응하는 데이터 전압이 전달되는 주사 단계, 및 상기 복수의 정상 화소 및 상기 적어도 하나의 보상 화소 각각이 상기 대응하는 데이터 전압에 따라 발광하는 단계를 포함한다. 상기 적어도 하나의 보상 화소의 제2 구동 트랜지스터의 게이트와 드레인에 연결된 제2 보상 트랜지스터는 개방되어 있다.
상기 주사 단계는, 상기 복수의 정상 화소 각각의 제1 구동 트랜지스터의 게이트에 연결된 제1 커패시터를 통해 대응하는 데이터 전압이 전달되는 단계, 및 상기 적어도 하나의 보상 화소의 제2 구동 트랜지스터의 게이트에 대응하는 데이터 전압이 전달되는 단계를 포함한다.
상기 발광 단계는, 상기 제1 구동 트랜지스터의 소스에 공급되는 하이 레벨의 정상 전원 전압이공급되는 단계 및 상기 제2 구동 트랜지스터의 소스에 공급되는 하이 레벨의 보상 전원 전압이 공급되는 단계를 포함한다. 상기 정상 전원 전압의 하이 레벨과 상기 보상 전원 전압의 하이 레벨이 서로 다를 수 있다.
상기 정상 전원 전압의 하이 레벨과 상기 보상 전원 전압의 하이 레벨 간의 차는 상기 제2 구동 트랜지스터의 문턱 전압에 따라 결정될 수 있다.
본 발명의 실시 예를 통해서, 보상 트랜지스터의 이상이 발생해도 암점으로 표시되지 않는 표시 장치 및 표시 장치의 구동 방법을 제공한다.
도 1은 본 발명의 실시 예에 따른 표시 장치의 화소를 나타낸 도면이다.
도 2는 본 발명의 실시 예에 따른 표시 장치의 신호들을 나타낸 파형도이다.
도 3은 본 발명의 실시 예에 따른 보상 화소를 나타낸 도면이다.
도 4는 본 발명의 다른 실시 예에 따른 보상 화소를 나타낸 도면이다.
도 5는 본 발명의 또 다른 실시 예에 따른 표시 장치를 나타낸 도면이다.
도 6은 본 발명의 또 다른 실시 예에 따른 표시 장치의 표시부를 나타낸 도면이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
이하, 도면을 참조하여 본 발명의 실시 예에 따른 화소 회로, 이를 포함하는 표시 장치 및 그 구동 방법을 설명한다.
도 1은 본 발명의 실시 예에 따른 표시 장치의 화소를 나타낸 도면이다.
도 1에 도시된 바와 같이, 화소(PX)는 구동 트랜지스터(T1), 스위칭 트랜지스터(T2), 보상 트랜지스터(T3), 커패시터(C1), 커패시터(C2), 및 유기발광다이오드(OLED)를 포함한다.
화소(PX)는 데이터 라인(Dj) 및 스캔 라인(Si)에 연결되어 있고, 데이터 전압(VD[j])은 데이터 라인(Dj)를 통해 화소(PX)에 공급되고, 스캔 신호(S[i])는 스캔 라인(Si)을 통해 화소(PX)에 공급된다.
구동 트랜지스터(T1)의 소스는 제1 전원 전압(ELVDD(t))에 연결되어 있고, 구동 트랜지스터(T1)의 게이트는 커패시터(C1)의 일전극에 연결되어 있으며, 구동 트랜지스터(T1)의 드레인은 유기발광다이오드(OLED)의 애노드에 연결되어 있다.
스위칭 트랜지스터(T2)의 게이트는 스캔 라인(Si)에 연결되어 있고, 스캔 신호(S[i])가 스캔 라인(Si)을 따라 공급된다. 스위칭 트랜지스터(T2)의 일단은 데이터 라인(Dj)에 연결되어 있고, 스위칭 트랜지스터(T2)의 타단은 커패시터(C1)의 타전극 및 커패시터(C2)의 일전극에 연결되어 있다.
스위칭 트랜지스터(T2)가 스캔 신호(S[i])에 의해 턴 온 되면, 데이터 라인(Dj)을 통해 데이터 전압(VD[j])이 커패시터(C1) 및 커패시터(C2)에 분배되어 저장된다.
보상 트랜지스터(T3)의 게이트는 보상제어신호(GC(t))에 연결되어 있고, 보상 트랜지스터(T3)의 양단은 구동 트랜지스터(T1)의 게이트와 드레인 사이에 연결되어 있다.
유기발광다이오드(OLED)의 캐소드는 제2 전원 전압(ELVSS(t))에 연결되어 있고, 구동 트랜지스터(T1)에 흐르는 구동 전류(IDS)에 따라 발광한다.
이하, 도 2에 도시된 신호들의 파형을 참조하여 화소의 동작을 설명한다.
도 2는 본 발명의 실시 예에 따른 표시 장치의 신호들을 나타낸 파형도이다.
도 2에 도시된 바와 같이, 시점 T0에 제2 전원 전압(ELVSS(t))이 하이 레벨로 상승하고, 데이터 전압(VD[j])이 로우 레벨로 하강한다. 도 2에서는 데이터 전압(VD[j])만이 도시되어 있으나, 표시 장치를 구성하는 모든 데이터 라인에 공급되는 데이터 전압들이 시점 T0에 로우 레벨로 하강할 수 있다.
시점 T0에 제2 전원 전압(ELVSS(t))이 하이 레벨로 상승하면, 유기발광다이오드(OLED)에 구동 전류(IDS)가 흐르지 않는다. 예를 들어, 제1 전원 전압(ELVDD(t))과 동일한 레벨로 제2 전원 전압(ELVSS(t))이 시점 T0에 상승하면, 구동 트랜지스터(T1)의 소스 전압과 드레인 전압이 동일해져 구동 전류(IDS)가 흐르지 않는다.
시점 T1에 스캔 신호(S[i])가 로우 레벨로 하강하고, 스위칭 트랜지스터(T2)가 턴 온 된다. 스위칭 트랜지스터(T2) 및 보상 트랜지스터(T3)는 P 타입 채널 트랜지스터이므로, 로우 레벨의 신호에 의해 턴 온 된다. 따라서 스캔 신호(S[i])가 로우 레벨일 때, 스위칭 트랜지스터(T2)가 턴 온 되고, 보상제어신호(GC(t))가 로우 레벨일 때, 보상 트랜지스터(T3)가 턴 온 된다.
시점 T1에 턴 온 된 스위칭 트랜지스터(T1)를 통해 커패시터(C1) 및 커패시터(C2)는 데이터 라인(Dj)에 연결되고, 이 때 데이터 전압(VD[j])은 로우 레벨이다. 그러면 커패시터(C1) 및 커패시터(C2)가 연결된 노드(N1)의 전압은 로우 레벨로 감소하고, 노드(N1)의 전압 감소에 따라 노드(N2)의 전압 역시 감소한다.
시점 T2에 제1 전원 전압(ELVDD(t))이 로우 레벨로 하강하면, 노드(N2)의 전압이 로우 레벨인 조건에서 구동 트랜지스터(T1)가 역바이어스 된다. 그러면, 유기발광다이오드(OLED)의 애노드와 캐소드 사이에 축전된 전하가 방전된다.
시점 T3에 데이터 전압(VD[j])이 하이 레벨로 상승하고, 턴 온 된 스위칭 트랜지스터(T1)를 통해 노드(N1)의 전압은 증가하고, 노드(N1)의 전압 증가에 따라 노드(N2)의 전압 역시 증가한다. 도 1에서는 데이터 전압(VD[j])이 하이 레벨로 상승하는 것으로 도시하였으나, 표시 장치를 구성하는 모든 데이터 라인에 공급되는 데이터 전압들이 시점 T3에 하이 레벨로 상승할 수 있다
시점 T2부터 제1 전원 전압(ELVDD(t))이 하이 레벨로 상승하는 시점 T4까지의 기간 중, 유기발광다이오드(OLED)에 축전된 전하가 방전되는 리셋 동작이 수행된다.
시점 T5에, 보상제어신호(GC(t))가 로우 레벨이 되고, 보상 트랜지스터(T3)가 턴 온 된다. 그러면 구동 트랜지스터(T1)의 게이트와 드레인이 연결(다이오드-연결)되어 구동 트랜지스터(T1)는 다이오드와 같이 동작한다. 구동 트랜지스터(T1)의 소스에는 제1 전원 전압(ELVDD(t))이 입력되고, 구동 트랜지스터(T1)의 게이트 및 드레인 즉, 노드(N2)에는 제1 전원 전압(ELVDD(t))에서 구동 트랜지스터(T1)의 문턱 전압(Vth)이 더해진 전압(ELVDD(t)+Vth)이 입력된다(이 때, Vth는 음의 전압).
따라서 구동 트랜지스터(T1)의 문턱 전압이 커패시터(C1) 및 커패시터(C2)에 분배되어 저장된다. 분배 비율은 커패시터(C1) 및 커패시터(C2) 간의 용량 비에 따른다.
시점 T6에 스캔 신호(S[i])가 하이 레벨로 상승한다. 도 2에서는 스캔 신호(S[i])만이 도시되어 있으나, 표시 장치를 구성하는 모든 스캔 선에 공급되는 스캔 신호들이 시점 T6에 하이 레벨로 상승할 수 있다.
시점 T7부터 시점 T9까지의 기간은 주사 기간으로, 표시 장치를 구성하는 복수의 스캔 선에 순차적으로 복수의 스캔 신호가 공급된다. 예를 들어, 도 2에 도시된 바와 같이, i번째 스캔 라인의 스캔 신호(S[i])가 시점 T8에 로우 레벨로 하강하고, 스위칭 트랜지스터(T2)가 턴 온 되어 복수의 데이터 전압이 복수의 데이터 라인에 공급된다. 도 2에서는 복수의 데이터 전압 중 데이터 전압(VD[j])만이 도시되어 있으나, 본 발명의 실시 예가 이에 한정되는 것은 아니고, 시점 T8에 동기되어 복수의 데이터 라인 모두에 복수의 데이터 전압이 공급된다.
주사 기간이 종료된 후 시점 T10에 제2 전원 전압(ELVSS(t))이 로우 레벨로 하강하고, 유기발광소자(OLED)에는 구동 전류(IDS)가 공급된다. 그러면 유기발광소자(OLED)는 구동 전류(IDS)에 따라 발광한다.
도 1에서, 보상 트랜지스터(T3)에 단락이 발생한 경우 구동 트랜지스터(T1)가 턴 오프 되는 문제가 발생할 수 있다. 예를 들어, 보상 트랜지스터(T3)의 게이트와 보상 트랜지스터(T3)의 일전극(예를 들어, 소스)이 단락될 수 있다. 이 때, 보상 트랜지스터(T3)의 일전극은 구동 트랜지스터(T1)의 게이트에 연결되어 있다.
도 2에 도시된 파형도에서 시점 T10 이후의 발광 기간에 구동 트랜지스터(T1)의 게이트에는 하이 레벨의 보상제어신호(GC(t))가 공급된다. 구체적으로, 단락된 보상 트랜지스터(T3)를 통해 게이트에 공급되는 하이 레벨의 보상제어신호(GC(t))가 구동 트랜지스터(T1)의 게이트에 공급된다. 그러면 구동 트랜지스터(T1)는 턴 오프 된다.
이와 같은 발광 기간의 구동 트랜지스터의 턴 오프는, 표시 장치를 이용하는 사용자에게 암점으로 시인될 수 있다. 이를 방지하기 위해 단락된 보상 트랜지스터를 포함하는 화소의 보상 트랜지스터를 개방시키고, 제1 커패시터를 단락시키는 회로 변경이 필요하다.
도 3은 본 발명의 실시 예에 따른 보상 화소를 나타낸 도면이다.
이하, 도 1에 도시된 화소(PX)를 정상 화소라 한다.
보상 화소(PX1)는 보상 트랜지스터의 단락으로 인한 비발광 문제를 해결하는 변경된 화소 회로를 포함한다. 예를 들어, 보상 화소(PX1)의 보상 트랜지스터(T4)를 레이져 커팅시켜, 보상 트랜지스터(T4)는 개방된다. 아울러, 보상 트랜지스터(T4)에는 보상제어신호(GC(t))가 인가되지 않는다. 도 3에서 점선으로 표시된 'X'는 개방 상태를 나타낸다.
보상 트랜지스터(T4)가 개방되고, 보상제어신호(GC(t))가 인가되지 않으며, 구동 트랜지스터(T1)의 게이트에 발광 기간동안 하이 레벨이 공급되지 않는다. 도 2를 참조하면, 시점 T8에 데이터 라인(Dj)를 통해 공급되는 데이터 전압(VD[j])에 대응하는 전압이 구동 트랜지스터(T1)의 게이트에 인가되고, 커패시터(C1) 및 커패시터(C2)에 의해 유지된다.
그리고 시점 T10 이후에 구동 트랜지스터(T1)는 게이트 전압에 따라 구동 전류(IDS)를 생성하고, 유기발광다이오드(OLED)는 구동 전류(IDS)에 따라 발광한다. 이 때 구동 전류(IDS)는 구동 트랜지스터(T1)의 문턱 전압에 의한 영향이 배제되지는 않았지만, 보상 화소(PX1)는 암점으로 시인되지 않는다.
도 4는 본 발명의 다른 실시 예에 따른 보상 화소를 나타낸 도면이다.
보상 화소(PX2)은 개방된 보상 트랜지스터(T4)와 함께 단락된 제1 커패시터(C11)를 포함한다. 즉, 보상 트랜지스터(T4)에 단락이 발생한 보상 화소(PX2)의 제1 커패시터(C11)를 단락시킨다. 그러면, 구동 트랜지스터(T1)의 게이트에 데이터 전압이 직접 전달될 수 있다.
도 2를 참조하면, 제1 커패시터(C11)가 단락되었으므로, 스위칭 트랜지스터(T2)가 턴 온 되는 시점 T8에 데이터 라인(Dj)과 구동 트랜지스터(T1)의 게이트가 연결된다. 따라서 데이터 전압(VD[j])이 구동 트랜지스터(T1)의 게이트에 인가된다. 시점 T10이후에 구동 트랜지스터(T1)는 게이트 전압에 따라 구동 전류(IDS)를 생성하고, 유기발광다이오드(OLED)는 구동 전류(IDS)에 따라 발광한다. 이 때 구동 전류(IDS)는 구동 트랜지스터(T1)의 문턱 전압에 의한 영향이 배제되지는 않았지만, 보상 화소(PX1)는 암점으로 시인되지 않는다.
도 3 및 도 4에 도시된 보상 화소에 따르면 구동 트랜지스터의 문턱 전압을 보상하지 못한다. 이를 보상하기 위해 본 발명의 또 다른 실시 예에서는 보상 화소에 공급되는 제1 전원 전압을 변경할 수 있다.
예를 들어, 정상 화소에 공급되는 제1 전원 전압의 하이 레벨(VSUS)에 도 4에 도시된 보상 화소(PX2)에서의 구동 트랜지스터(T1)의 문턱 전압(Vth, 음의 전압)을 뺀 전압(VSUS-Vth)을 공급한다. 구동 트랜지스터(T1)의 문턱 전압은 구동 트랜지스터(T1)에 흐르는 구동 전류와 게이트-소스 전압 및 소정 계수를 알면 산출할 수 있다.
그러면, 도 2에서 시점 T8에 데이터 전압(VD[j])인 VDATA가 구동 트랜지스터(T1)의 게이트에 인가되고, 제1 전원 전압(ELVDD(t))은 VSUS-Vth이므로, 구동 트랜지스터(T1)의 게이트-소스 전압은 (VDATA-VSUS+Vth)이다. 게이트-소스 전압은 커패시터(C2)에 의해 유지된다.
구동 전류(IDS)는 구동 트랜지스터(T1)의 게이트-소스 전압에 문턱 전압(Vth)을 차감한 전압
Figure pat00001
의 제곱에 비례하므로, 구동 전류(IDS)는 문턱 전압(Vth)의 영향을 받지 않는다.
제1 전원 전압(ELVDD(t))의 하이 레벨을 변경하여 구동 트랜지스터의 문턱 전압을 보상하는 방식은 도 3의 보상 화소(PX1)에도 적용될 수 있다. 다만, 데이터 전압(VD[j])인 VDATA1가 커패시터(C1) 및 커패시터(C2) 간의 용량 비에 따라 분배된 전압이 구동 트랜지스터(T2)의 게이트에 인가된다. 예를 들어, 구동 트랜지스터(T1)의 게이트 전압은 VDATA1*(C2/(C1+C2))일 수 있다.
그러면, 도 2에서 시점 T8에 데이터 전압(VD[j])인 VDATA1가 구동 트랜지스터(T1)의 게이트에 인가되고, 제1 전원 전압(ELVDD(t))은 VSUS-Vth이므로, 구동 트랜지스터(T1)의 게이트-소스 전압은 (VDATA1*(C2/(C1+C2))-VSUS+Vth)이다. 게이트-소스 전압은 커패시터(C1) 및 커패시터(C2)에 의해 유지된다.
구동 전류(IDS)는 구동 트랜지스터(T1)의 게이트-소스 전압에 문턱 전압(Vth)을 차감한 전압
Figure pat00002
의 제곱에 비례하므로, 구동 전류(IDS)는 문턱 전압(Vth)의 영향을 받지 않는다.
다만, 이 때 VDATA1은 커패시터(C1) 및 커패시터(C2)에 의한 분배를 고려하여 VDATA와 다른 전압으로 생성된다.
이하, 본 발명의 또 다른 실시 예에 따른 표시 장치를 설명한다.
도 5는 본 발명의 또 다른 실시 예에 따른 표시 장치를 나타낸 도면이다.
도 5에 도시된 표시 장치(10)는 정상 화소(PX) 및 보상 화소(PX1)를 포함하는 것으로 설명한다. 도 5에서는 보상 화소(PX1)와 정상 화소(PX)를 포함하는 표시 장치(10)가 개시되어 있으나, 본 발명이 이에 한정되는 것은 아니고, 표시 장치(10)는 보상 화소(PX1) 대신 보상 화소(PX2)를 포함할 수 있다.
표시 장치(10)는 신호 제어부(100), 스캔 구동부(200), 데이터 구동부(300),보상 구동부(400), 및 표시부(500)를 포함한다.
신호 제어부(100)는 영상의 프레임을 구분하는 수직 동기 신호(Vsync), 한 프레임의 라인을 구분하는 수평 동기 신호(Hsync), 및 복수의 데이터 라인(DL1-DLm)에 데이터 전압을 인가하는 기간을 제어하는 데이터 인에이블 신호(DE), 및 구동 주파수를 제어하는 클록 신호(CLK)등에 따라 영상을 표시하는 동작을 제어하기 위해 제1 구동제어신호(CONT1), 제2 구동제어신호(CONT2), 제3 구동제어신호(CONT3)를 생성한다. 신호 제어부(100)는 영상 신호(ImS)를 입력받고, 영상 데이터(IDATA)를 생성하여 데이터 구동부(300)에 제1 구동제어신호(CONT1)와 함께 전송한다.
데이터 구동부(200)는 영상 데이터 신호(IDATA)를 제1 구동제어신호(CONT1)에 따라 샘플링 및 홀딩하여 복수의 데이터 전압(VD[1]-VD[m])으로 변환하고, 제1 구동제어신호(CONT1)에 따라 복수의 데이터 라인(D1-Dm)에 전달한다.
스캔 구동부(300)는 제2 구동제어신호(CONT2)에 따라 복수의 스캔 라인(S1-Sn) 각각의 대응하는 스캔 시점에 대응하는 스캔 신호(gs1-gsn)를 로우 레벨 펄스로 생성하여 전달한다.
보상 구동부(400)는 제3 구동제어신호(CONT3)에 따라 보상 제어 신호(GC(t))를 생성하여 보상 제어 라인(GCL)에 공급한다.
표시부(500)는 복수의 스캔 라인(S1-Sn), 복수의 데이터 라인(D1-Dm), 보상 제어 라인(GCL) 및 복수의 정상 화소(PX) 및 복수의 보상 화소(PX1)를 포함한다.
복수의 스캔 라인(S1-Sn) 각각은 수평방향으로 형성되어 있고, 복수의 데이터 라인(DL1-DLm) 각각은 수직방향으로 형성되어 있다. 보상 제어 라인(GCL)은 복수의 정상 화소(PX)에 연결되어 있다. 도 5에 도시된 바와 같이, 복수의 보상 화호(PX1)은 보상 제어 라인(GCL1)에 연결되어 있지 않다.
도 5에서 복수의 보상 화소(PX1)이 위치한 표시 영역(510)은 대응하는 데이터 라인(Dj, Dj+1)과 대응하는 스캔 라인(S1-S3)에 연결되어 있을 뿐 보상 제어 라인(GCL)에는 연결되어 있지 않다.
도 6은 본 발명의 또 다른 실시 예에 따른 표시 장치의 표시부를 나타낸 도면이다.
도 6에 도시된 표시 장치와 달리 복수의 보상 화소(PX1)이 위치한 표시 영역(510)과 복수의 정상 화소(PX)에 연결된 전원 라인이 구분되어 있다.
전원 공급부(600)는 표시 장치의 일 구성으로서, 신호 제어부(100)의 제어에 의해 도 2에 도시된 제1 전원 전압(ELVDD(t))을 생성하여 표시부(500)에 공급한다. 이 때, 제1 전원 전압(ELVDD(t))은 정상 전원 전압(ELVDD1(t))과 보상 전원 전압(ELVDD2(t))을 포함한다. 보상 전원 전압(ELVDD2(t))은 정상 전원 전압(ELVDD1(t))에 비해 앞서 설명한 바와 같이 하이 레벨이 VSUS-Vth이다.
정상 전원 전압(ELVDD1(t))은 전원 라인(ELV1)을 통해 복수의 정상 화소(PX)에 공급되고, 보상 전원 전압(ELVDD2(t))은 전원 라인(ELV2)를 통해 공급된다. 도 6에 도시된 바와 같이, 복수의 보상 화소(PX1)은 전원 라인(ELV2)에 연결되어 있고, 복수의 정상 화소(PX)는 전원 라인(ELV1)에 연결되어 있다.
이 때, 보상 전원 전압(ELVDD2(t))은 표시 영역(510)에 위치한 복수의 보상 화소(PX1)들의 구동 트랜지스터의 문턱 전압들을 고려하여 결정될 수 있다. 예를 들어, 문턱 전압들 중 특정 보상 화소의 문턱 전압, 문턱 전압들의 평균치, 또는 문턱 전압들 중 최저치 또는 최고치를 VSUS 전압에서 차감하여 보상 전원 전압(ELVDD2(t))의 하이 레벨을 결정할 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
화소(PX), 보상 화소(PX1, PX2)
구동 트랜지스터(T1), 스위칭 트랜지스터(T2)
보상 트랜지스터(T3), 커패시터(C1)
커패시터(C2), 유기발광다이오드(OLED)
표시 장치(10), 신호 제어부(100)
스캔 구동부(200), 데이터 구동부(300)
보상 구동부(400), 표시부(500)
전원 공급부(600), 보상 제어 라인(GCL)
스캔 라인(S1-S3). 데이터 라인(D1-Dm)

Claims (23)

  1. 제1 구동 트랜지스터, 및 상기 제1 구동 트랜지스터의 게이트 및 드레인에 연결되어 있는 제1 보상 트랜지스터를 포함하는 정상 화소, 및
    제2 구동 트랜지스터, 및 상기 제2 구동 트랜지스터의 게이트 및 드레인에 연결되어 있는 제2 보상 트랜지스터를 포함하는 보상 화소를 포함하고,
    상기 제2 보상 트랜지스터가 개방되어 있는 표시 장치.
  2. 제1항에 있어서,
    상기 제1 보상 트랜지스터의 게이트에 보상 제어 신호가 공급되고, 상기 제2 보상 트랜지스터의 게이트에 상기 보상 제어 신호가 공급되지 않는 표시 장치.
  3. 제1항에 있어서,
    상기 정상 화소는,
    상기 제1 구동 트랜지스터의 게이트에 연결되어 있는 제1 커패시터를 더 포함하고,
    상기 보상 화소는,
    상기 제2 구동 트랜지스터의 게이트에 연결되어 있는 제2 커패시터를 더 포함하는 표시 장치.
  4. 제3항에 있어서,
    상기 제2 커패시터는 단락되어 있는 표시 장치.
  5. 제4항에 있어서,
    상기 정상 화소는,
    상기 제1 구동 트랜지스터의 게이트와 소스 사이에 연결되어 있는 제3 커패시터를 더 포함하고,
    상기 보상 화소는,
    상기 제2 구동 트랜지스터의 게이트와 소스 사이에 연결되어 있는 제4 커패시터를 더 포함하는 표시 장치.
  6. 제1항에 있어서,
    상기 보상 화소는,
    상기 제2 구동 트랜지스터의 게이트에 연결되어 있는 일전극을 포함하는 제2 커패시터, 및
    상기 제2 커패시터의 타전극과 상기 제2 구동 트랜지스터의 소스에 연결되어 있는 제4 커패시터를 더 포함하는 표시 장치.
  7. 제6항에 있어서,
    상기 제2 커패시터는 단락되어 있는 표시 장치.
  8. 제1항에 있어서,
    상기 제1 구동 트랜지스터의 소스에 공급되는 정상 전원 전압과 상기 제2 구동 트랜지스터의 소스에 공급되는 보상 전원 전압이 서로 다른 표시 장치.
  9. 제8항에 있어서,
    상기 보상 전원 전압의 하이 레벨은 상기 제2 구동 트랜지스터의 문턱 전압을 고려하여 결정되는 표시 장치.
  10. 제9항에 있어서,
    상기 보상 전원 전압의 하이 레벨은 상기 정상 전원 전압의 하이 레벨에서 상기 제2 구동 트랜지스터의 문턱 전압을 차감한 전압인 표시 장치.
  11. 복수의 스캔 라인,
    복수의 데이터 라인,
    보상 제어 라인,
    상기 복수의 스캔 라인 중 대응하는 스캔 라인, 상기 복수의 데이터 라인 중 대응하는 데이터 라인, 및 상기 보상 제어 라인에 연결되어 있는 복수의 정상 화소, 및
    상기 복수의 스캔 라인 중 대응하는 스캔 라인, 상기 복수의 데이터 라인 중 대응하는 데이터 라인에 연결되어 있는 적어도 하나의 보상 화소를 포함하는 표시 장치.
  12. 제11항에 있어서,
    상기 복수의 정상 화소에 정상 전원 전압을 공급하는 제1 전원 라인, 및
    상기 적어도 하나의 보상 화소에 보상 전원 전압을 공급하는 제2 전원 라인을 더 포함하는 표시 장치.
  13. 제12항에 있어서,
    상기 제1 전원 라인은 상기 복수의 정상 화소 각각의 제1 구동 트랜지스터의 소스에 연결되어 있고,
    상기 제2 전원 라인은 상기 적어도 하나의 보상 화소의 제2 구동 트랜지스터의 소스에 연결되어 있는 표시 장치.
  14. 제13항에 있어서,
    상기 표시 장치에 둘 이상의 보상 화소가 있을 때,
    상기 보상 전원 전압의 하이 레벨은 상기 복수의 보상 화소의 제2 구동 트랜지스터들의 문턱 전압들에 따라 결정되는 표시 장치.
  15. 제14항에 있어서,
    상기 보상 전원 전압의 하이 레벨은 상기 정상 전원 전압의 하이 레벨에서 상기 제2 구동 트랜지스터들의 문턱 전압들에 따라 결정된 전압을 차감한 전압인 표시 장치.
  16. 제11항에 있어서,
    상기 정상 화소는,
    제1 구동 트랜지스터 및 상기 제1 구동 트랜지스터의 게이트와 드레인 사이에 연결되어 있고 상기 보상 제어 라인에 연결되어 있는 게이트를 포함하는 제1 보상 트랜지스터를 포함하고,
    상기 적어도 하나의 보상 화소는,
    제2 구동 트랜지스터 및 상기 제2 구동 트랜지스터의 게이트와 드레인 사이에 개방되어 잇는 제2 보상 트랜지스터를 포함하는 표시 장치.
  17. 제16항에 있어서,
    상기 적어도 하나의 보상 화소는,
    상기 제2 구동 트랜지스터의 게이트에 연결되어 있는 일전극을 포함하는 제2 커패시터,
    상기 제2 커패시터의 타단과 상기 대응하는 데이터 라인 사이에 연결되어 있고, 상기 대응하는 스캔 라인에 연결되어 있는 게이트를 포함하는 스위칭 트랜지스터, 및
    상기 제2 구동 트랜지스터의 게이트와 소스 사이에 연결되어 있는 제3 커패시터를 포함하는 표시 장치.
  18. 제17항에 있어서,
    상기 제2 커패시터가 단락되어 있는 표시 장치.
  19. 제17항에 있어서,
    상기 제2 구동 트랜지스터의 소스에 공급되는 보상 전원 전압과 상기 제1 구동 트랜지스터의 소스에 공급되는 정상 전원 전압이 서로 다른 표시 장치.
  20. 복수의 정상 화소 및 적어도 하나의 보상 화소를 포함하는 표시 장치 구동 방법에 있어서,
    상기 복수의 정상 화소 각각의 제1 구동 트랜지스터의 게이트와 드레인에 연결된 제1 보상 트랜지스터가 소정 기간 동안 턴 온 되는 단계,
    상기 복수의 정상 화소 및 상기 적어도 하나의 보상 화소 각각에 대응하는 데이터 전압이 전달되는 주사 단계, 및
    상기 복수의 정상 화소 및 상기 적어도 하나의 보상 화소 각각이 상기 대응하는 데이터 전압에 따라 발광하는 단계를 포함하고,
    상기 적어도 하나의 보상 화소의 제2 구동 트랜지스터의 게이트와 드레인에 연결된 제2 보상 트랜지스터는 개방되어 있는 표시 장치의 구동 방법.
  21. 제20항에 있어서,
    상기 주사 단계는,
    상기 복수의 정상 화소 각각의 제1 구동 트랜지스터의 게이트에 연결된 제1 커패시터를 통해 대응하는 데이터 전압이 전달되는 단계, 및
    상기 적어도 하나의 보상 화소의 제2 구동 트랜지스터의 게이트에 대응하는 데이터 전압이 전달되는 단계를 포함하는 표시 장치의 구동 방법.
  22. 제20항에 있어서,
    상기 발광 단계는,
    상기 제1 구동 트랜지스터의 소스에 공급되는 하이 레벨의 정상 전원 전압이공급되는 단계 및
    상기 제2 구동 트랜지스터의 소스에 공급되는 하이 레벨의 보상 전원 전압이 공급되는 단계를 포함하고,
    상기 정상 전원 전압의 하이 레벨과 상기 보상 전원 전압의 하이 레벨이 서로 다른 표시 장치의 구동 방법.
  23. 제22항에 있어서,
    상기 정상 전원 전압의 하이 레벨과 상기 보상 전원 전압의 하이 레벨 간의 차는 상기 제2 구동 트랜지스터의 문턱 전압에 따라 결정되는 표시 장치의 구동 방법.

KR1020130032404A 2013-03-26 2013-03-26 표시 장치 및 표시 장치의 구동 방법 KR102014480B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130032404A KR102014480B1 (ko) 2013-03-26 2013-03-26 표시 장치 및 표시 장치의 구동 방법
US14/220,239 US9396680B2 (en) 2013-03-26 2014-03-20 Display device and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130032404A KR102014480B1 (ko) 2013-03-26 2013-03-26 표시 장치 및 표시 장치의 구동 방법

Publications (2)

Publication Number Publication Date
KR20140117778A true KR20140117778A (ko) 2014-10-08
KR102014480B1 KR102014480B1 (ko) 2019-08-27

Family

ID=51620273

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130032404A KR102014480B1 (ko) 2013-03-26 2013-03-26 표시 장치 및 표시 장치의 구동 방법

Country Status (2)

Country Link
US (1) US9396680B2 (ko)
KR (1) KR102014480B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140120167A (ko) * 2013-04-02 2014-10-13 삼성디스플레이 주식회사 수리된 화소를 갖는 유기전계발광 표시장치 및 그의 화소 수리방법
CN104575393B (zh) * 2015-02-03 2017-02-01 深圳市华星光电技术有限公司 Amoled像素驱动电路及像素驱动方法
CN106448564B (zh) * 2016-12-20 2019-06-25 京东方科技集团股份有限公司 一种oled像素电路及其驱动方法、显示装置
CN108877648B (zh) * 2018-09-18 2020-08-11 惠科股份有限公司 发光器件的驱动电路及其驱动方法以及显示装置
CN111354308A (zh) * 2020-04-09 2020-06-30 上海天马有机发光显示技术有限公司 一种像素驱动电路、有机发光显示面板及显示装置
CN112309319A (zh) * 2020-11-05 2021-02-02 重庆惠科金渝光电科技有限公司 显示面板驱动电路及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080021566A (ko) * 2006-09-04 2008-03-07 산요덴키가부시키가이샤 일렉트로루미네센스 표시 장치의 결함 검사 방법 및 결함수정 방법 및 일렉트로루미네센스 표시 장치의 제조 방법
KR20090055473A (ko) * 2007-11-28 2009-06-02 소니 가부시끼 가이샤 표시장치와 그 제조 방법 및 제조 장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100560456B1 (ko) 2004-05-14 2006-03-13 삼성에스디아이 주식회사 발광 표시 장치
KR20080090954A (ko) 2007-04-06 2008-10-09 엘지디스플레이 주식회사 유기전계 발광표시장치의 화소구동 방법 및 장치
KR20110013693A (ko) 2009-08-03 2011-02-10 삼성모바일디스플레이주식회사 유기 전계발광 표시장치 및 그의 구동방법
JP5555689B2 (ja) * 2010-04-05 2014-07-23 パナソニック株式会社 有機ｅｌ表示装置および有機ｅｌ表示装置の製造方法
US9530349B2 (en) * 2011-05-20 2016-12-27 Ignis Innovations Inc. Charged-based compensation and parameter extraction in AMOLED displays
KR20130021029A (ko) 2011-08-22 2013-03-05 삼성디스플레이 주식회사 표시 패널의 리페어 방법 및 이를 수행하기 위한 장치
KR101985933B1 (ko) * 2011-11-15 2019-10-01 엘지디스플레이 주식회사 유기발광다이오드 표시장치
KR101938880B1 (ko) * 2011-11-18 2019-01-16 엘지디스플레이 주식회사 유기발광다이오드 표시장치
KR101961424B1 (ko) * 2012-10-26 2019-03-25 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080021566A (ko) * 2006-09-04 2008-03-07 산요덴키가부시키가이샤 일렉트로루미네센스 표시 장치의 결함 검사 방법 및 결함수정 방법 및 일렉트로루미네센스 표시 장치의 제조 방법
KR20090055473A (ko) * 2007-11-28 2009-06-02 소니 가부시끼 가이샤 표시장치와 그 제조 방법 및 제조 장치

Also Published As

Publication number Publication date
US9396680B2 (en) 2016-07-19
US20140292625A1 (en) 2014-10-02
KR102014480B1 (ko) 2019-08-27

Similar Documents

Publication Publication Date Title
US9105236B2 (en) Light emitting display device
US8723763B2 (en) Threshold voltage correction for organic light emitting display device and driving method thereof
KR100986915B1 (ko) 유기전계발광 표시장치 및 그의 구동방법
US9842546B2 (en) Organic light emitting display device for improving a contrast ratio
KR102212424B1 (ko) 표시 장치 및 표시 장치 구동방법
KR101056302B1 (ko) 유기전계발광 표시장치
KR102597024B1 (ko) 유기 발광 표시 장치
KR101142729B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치
KR102527226B1 (ko) 유기 발광 표시 장치
KR102072795B1 (ko) 유기 전계 발광 표시 장치 및 이의 구동 방법
KR101765778B1 (ko) 유기전계발광 표시장치
KR20130140426A (ko) 유기발광 다이오드 표시장치 및 그 구동방법
KR102159390B1 (ko) 유기전계발광 표시장치 및 그의 구동방법
KR20150059919A (ko) 전류 센싱의 유효성을 높이기 위한 화소 회로
KR101966910B1 (ko) 표시장치 및 그 구동 방법
KR102014480B1 (ko) 표시 장치 및 표시 장치의 구동 방법
KR102056765B1 (ko) 화소, 화소 구동 방법, 및 화소를 포함하는 표시 장치
KR102021970B1 (ko) 발광다이오드 표시장치
US20100128014A1 (en) Pixel and organic light emitting display device using the same
KR101862603B1 (ko) 발광표시장치
KR20120053688A (ko) 유기 발광 다이오드 표시장치와 그 구동방법
KR20120014715A (ko) 유기 전계발광 표시장치 및 그의 구동방법
KR101056318B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치
KR101747730B1 (ko) 유기발광다이오드 표시장치
KR101666586B1 (ko) 유기 발광 다이오드 표시장치의 구동장치와 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant