KR102056765B1 - 화소, 화소 구동 방법, 및 화소를 포함하는 표시 장치 - Google Patents

화소, 화소 구동 방법, 및 화소를 포함하는 표시 장치 Download PDF

Info

Publication number
KR102056765B1
KR102056765B1 KR1020130096044A KR20130096044A KR102056765B1 KR 102056765 B1 KR102056765 B1 KR 102056765B1 KR 1020130096044 A KR1020130096044 A KR 1020130096044A KR 20130096044 A KR20130096044 A KR 20130096044A KR 102056765 B1 KR102056765 B1 KR 102056765B1
Authority
KR
South Korea
Prior art keywords
transistor
gate
driving
light emitting
common scan
Prior art date
Application number
KR1020130096044A
Other languages
English (en)
Other versions
KR20150019322A (ko
Inventor
이승우
김도엽
김태진
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130096044A priority Critical patent/KR102056765B1/ko
Priority to US14/272,653 priority patent/US9552765B2/en
Publication of KR20150019322A publication Critical patent/KR20150019322A/ko
Application granted granted Critical
Publication of KR102056765B1 publication Critical patent/KR102056765B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0804—Sub-multiplexed active matrix panel, i.e. wherein one active driving circuit is used at pixel level for multiple image producing elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

화소는 제1 공통 주사 신호에 따라 스위칭 동작하는 스위칭 트랜지스터, 제1 서브 주사 신호에 따라 스위칭 동작하는 제1 보상 트랜지스터, 제2 서브 주사 신호에 따라 스위칭 동작하는 제2 보상 트랜지스터, 상기 제1 보상 트랜지스터와 상기 스위칭 트랜지스터가 턴 온일 때 전달되는 제1 데이터 신호에 따라 제1 구동 전류를 제어하는 제1 구동 트랜지스터, 상기 제2 보상 트랜지스터와 상기 스위칭 트랜지스터가 턴 온일 때 전달되는 제2 데이터 신호에 따라 제2 구동 전류를 제어하는 제2 구동 트랜지스터, 상기 제1 구동 전류에 따라 발광하는 제1 발광 소자, 및 상기 제2 구동 전류에 따라 발광하는 제2 발광 소자를 포함한다.

Description

화소, 화소 구동 방법, 및 화소를 포함하는 표시 장치{PIXEL, PIXEL DRIVING METHOD, AND DISPLAY DEVICE COMPRISING THE PIXEL}
명세서에서 도면 및 발명을 실시하기 위한 구체적인 내용을 기초로 설명되는 실시 예는 화소, 화소 구동 방법, 및 화소를 포함하는 표시 장치에 관한 것이다. 예를 들어, 실시 예는 유기발광 다이오드를 발광 소자로 포함하는 화소, 화소의 구동 방법, 및 화소를 포함하는 표시 장치에 관한 것일 수 있다.
표시 장치는 복수의 화소를 포함하고, 화소는 적어도 하나의 발광 소자 (예를 들어, 유기발광 다이오드)와 적어도 하나의 발광 소자를 구동시키는 구동 전류를 생성 및 제어하는 구동 회로를 포함할 수 있다.
화소는 적어도 두 개의 부화소를 포함할 수 있고, 화소에 포함된 하나의 구동 회로에 의해 적어도 두 개의 부화소가 구동될 수 있다. 예를 들어, 부화소는 하나의 발광 소자를 포함하고, 하나의 구동 회로가 두 개의 부화소를 구동할 때, 하나의 프레임은 두 개의 서브 필드를 포함할 수 있다.
시간 분할 방식에 따라, 구동 회로는 선행하는 서브 필드에 두 개의 부화소중 하나를 구동하고, 다음 서브 필드에 다른 하나를 구동할 수 있다. 즉, 선행 서브 필드에 두 개의 발광 소자 중 하나가 발광하고, 다음 서브 필드에 다른 하나가 발광한다.
그런데 특정 표시 패턴이 위와 같은 구동 방식에 따라 표시될 때, 시간 분할방식으로 구동됨이 사용자에게 시인되는 문제가 발생할 수 있다. 예를 들어, 사용자에게 한 화면이 나뉘어 보이는 화질 저하 문제가 발생한다.
실시 예는 화질 저하를 방지할 수 있는 화소, 화소의 구동 방법 및 화소를 포함하는 표시 장치를 제공하고자 한다.
실시 예에 따른 화소는, 데이터 선에 연결되어 있는 일단을 포함하고, 제1 공통 주사 신호에 따라 스위칭 동작하는 스위칭 트랜지스터, 제1 서브 주사 신호에 따라 스위칭 동작하는 제1 보상 트랜지스터, 제2 서브 주사 신호에 따라 스위칭 동작하는 제2 보상 트랜지스터, 상기 스위칭 트랜지스터의 타단에 연결되어 있는 소스를 포함하고, 상기 제1 보상 트랜지스터와 상기 스위칭 트랜지스터가 턴 온일 때 전달되는 제1 데이터 신호에 따라 제1 구동 전류를 제어하는 제1 구동 트랜지스터, 상기 스위칭 트랜지스터의 타단에 연결되어 있는 소스를 포함하고, 상기 제2 보상 트랜지스터와 상기 스위칭 트랜지스터가 턴 온일 때 전달되는 제2 데이터 신호에 따라 제2 구동 전류를 제어하는 제2 구동 트랜지스터, 상기 제1 구동 전류에 따라 발광하는 제1 발광 소자, 및 상기 제2 구동 전류에 따라 발광하는 제2 발광 소자를 포함한다.
상기 화소는, 상기 제1 구동 트랜지스터의 게이트와 제1 전원 전압 사이에 연결되어 있는 제1 커패시터, 및 상기 제2 구동 트랜지스터의 게이트와 상기 제1 전원 전압 사이에 연결되어 있는 제2 커패시터를 더 포함한다.
상기 화소는, 상기 제1 구동 트랜지스터의 게이트와 상기 제1 커패시터가 연결되어 있는 제1 노드에 제2 공통 주사 신호에 따라 초기화 전압을 전달하는 제1 초기화 트랜지스터, 및 상기 제2 구동 트랜지스터의 게이트와 상기 제2 커패시터가 연결되어 있는 제2 노드에 상기 제2 공통 주사 신호에 따라 상기 초기화 전압을 전달하는 제2 초기화 트랜지스터를 더 포함한다.
상기 제1 공통 주사 신호 및 상기 제2 공통 주사 신호 각각은 두 개의 인에이블 펄스를 포함하고, 상기 제2 공통 주사 신호의 두 개의 인에이블 펄스는 상기 제1 공통 주사 신호의 두 개의 인에이블 펄스보다 앞선다.
상기 제1 보상 트랜지스터는 상기 제1 구동 트랜지스터의 게이트와 드레인 사이에 연결되어 있고, 상기 제2 보상 트랜지스터는 상기 제2 구동 트랜지스터의 게이트와 드레인 사이에 연결되어 있다.
화소의 구동 방법은, 제1 공통 주사 신호에 따라 스위칭 트랜지스터가 턴 온 되는 단계; 제1 서브 주사 신호에 따라 제1 보상 트랜지스터가 턴 온 되는 단계; 상기 턴 온된 스위칭 트랜지스터 및 제1 보상 트랜지스터를 통해 제1 데이터 신호가 제1 구동 트랜지스터의 게이트에 전달되는 단계; 제2 서브 주사 신호에 따라 제2 보상 트랜지스터가 턴 온 되는 단계; 및 상기 턴 온된 스위칭 트랜지스터 및 제2 보상 트랜지스터를 통해 제2 데이터 신호가 제2 구동 트랜지스터의 게이트에 전달되는 단계를 포함한다. 상기 스위칭 트랜지스터가 턴 온 되는 단계는 상기 제1 보상 트랜지스터가 턴 온 되는 단계와 상기 제2 보상 트랜지스터가 턴 온 되는 단계 각각과 다른 시간에 중첩된다.
상기 화소의 구동 방법은, 상기 제1 데이터 신호에 따라 상기 제1 구동 트랜지스터의 게이트에 전달된 전압이 제1 커패시터에 유지되는 단계; 및 상기 제2 데이터 신호에 따라 상기 제2 구동 트랜지스터의 게이트에 전달된 전압이 제2 커패시터에 유지되는 단계를 더 포함한다.
상기 화소의 구동 방법은, 상기 제1 구동 트랜지스터의 게이트와 상기 제1 커패시터가 연결되어 있는 제1 노드에 제2 공통 주사 신호에 따라 초기화 전압을 전달하는 단계; 및 상기 제2 구동 트랜지스터의 게이트와 상기 제2 커패시터가 연결되어 있는 제2 노드에 상기 제2 공통 주사 신호에 따라 상기 초기화 전압을 전달하는 단계를 더 포함한다.
상기 제1 노드 및 상기 제2 노드에 초기화 전압을 전달하는 단계는, 상기 스위칭 트랜지스터, 상기 제1 보상 트랜지스터, 및 상기 제2 보상 트랜지스터가 턴 온 되는 단계 이전에 수행된다.
상기 화소의 구동 방법은, 상기 제1 및 제2 구동 트랜지스터 각각의 게이트에 상기 제1 데이터 신호 및 상기 제2 데이터 신호 각각이 기입된 후에, 상기 제1 구동 트랜지스터를 통해 흐르는 제1 구동 전류에 따라 제1 발광 소자가 발광하는 단계; 및 상기 제2 구동 트랜지스터를 통해 흐르는 제2 구동 전류에 따라 제2 발광 소자가 발광하는 단계를 더 포함한다.
표시 장치는, 복수의 공통 주사선, 복수의 제1 서브 주사선, 복수의 제2 서브 주사선, 복수의 발광 제어선, 복수의 데이터 선, 및 상기 복수의 공통 주사선 중 대응하는 두 개의 공통 주사선, 상기 복수의 제1 서브 주사선 중 대응하는 제1 서브 주사선, 상기 복수의 제2 서브 주사선 중 대응하는 제2 서브 주사선, 상기 복수의 발광 제어선 중 대응하는 발광 제어선, 및 상기 복수의 데이터 선 중 대응하는 데이터 선에 연결되어 있는 화소를 복수개 포함한다.
상기 화소는, 제1 발광 소자, 제2 발광 소자, 상기 대응하는 데이터 선에 연결되어 있는 일단, 상기 대응하는 두 개의 공통 주사선 중 제1 공통 주사선에 연결되어 있는 게이트를 포함하는 스위칭 트랜지스터, 상기 스위칭 트랜지스터의 타단에 연결되어 있는 소스를 포함하고, 상기 제1 발광 소자에 공급되는 제1 구동 전류를 제어하는 제1 구동 트랜지스터, 상기 스위칭 트랜지스터의 타단에 연결되어 있는 소스를 포함하고, 상기 제2 발광 소자에 공급되는 제2 구동 전류를 제어하는 제2 구동 트랜지스터, 상기 제1 구동 트랜지스터의 게이트와 드레인 사이에 연결되어 있고, 상기 대응하는 제1 서브 주사선에 연결되어 있는 게이트를 포함하는 제1 보상 트랜지스터, 및 상기 제2 구동 트랜지스터의 게이트와 드레인 사이에 연결되어 있고, 상기 대응하는 제2 서브 주사선에 연결되어 있는 게이트를 포함하는 제2 보상 트랜지스터를 포함한다. 상기 제1 구동 트랜지스터의 게이트에는 상기 제1 보상 트랜지스터와 상기 스위칭 트랜지스터가 턴 온일 때 전달되는 제1 데이터 신호가 기입되고, 상기 제2 구동 트랜지스터의 게이트에는 상기 제2 보상 트랜지스터와 상기 스위칭 트랜지스터가 턴 온일 때 전달되는 제2 데이터 신호가 기입된다.
상기 화소는, 상기 제1 구동 트랜지스터의 게이트와 제1 전원 전압 사이에 연결되어 있는 제1 커패시터, 및 상기 제2 구동 트랜지스터의 게이트와 상기 제1 전원 전압 사이에 연결되어 있는 제2 커패시터를 더 포함한다.
상기 화소는, 초기화 전압에 연결되어 있는 일단, 상기 제1 구동 트랜지스터의 게이트와 상기 제1 커패시터가 연결되어 있는 제1 노드에 연결되어 있는 타단, 상기 대응하는 두 개의 공통 주사선 중 제2 공통 주사선에 연결되어 있는 게이트를 포함하는 제1 초기화 트랜지스터, 및 상기 초기화 전압에 연결되어 있는 일단, 상기 제2 구동 트랜지스터의 게이트와 상기 제2 커패시터가 연결되어 있는 제2 노드에 연결되어 있는 타단, 상기 제2 공통 주사선에 연결되어 있는 게이트를 포함하는 제2 초기화 트랜지스터를 더 포함한다.
상기 제1 공통 주사선을 통해 전달되는 제1 공통 주사 신호 및 상기 제2 공통 주사선을 통해 전달되는 제2 공통 주사 신호 각각은 두 개의 인에이블 펄스를 포함하고, 상기 제2 공통 주사 신호의 두 개의 인에이블 펄스는 상기 제1 공통 주사 신호의 두 개의 인에이블 펄스보다 앞선다.
상기 제1 공통 주사선을 통해 전달되는 제1 공통 주사 신호는 두 개의 인에이블 펄스를 포함하고, 상기 제1 서브 주사선을 통해 전달되는 제1 서브 주사 신호의 인에이블 펄스는 상기 제1 공통 주사 신호의 두 개의 인에이블 펄스 중 하나와 중첩하고, 상기 제2 서브 주사선을 통해 전달되는 제2 서브 주사 신호의 인에이블 펄스는 상기 제1 공통 주사 신호의 두 개의 인에이블 펄스 중 다른 하나와 중첩한다.
상기 화소는, 상기 제1 구동 트랜지스터 및 상기 제2 구동 트랜지스터 각각의 소스와 제1 전원 전압 사이에 연결되어 있는 제1 발광 트랜지스터를 더 포함하고, 상기 제1 발광 트랜지스터는 상기 제1 및 제2 구동 트랜지스터 각각의 게이트에 상기 제1 데이터 신호 및 상기 제2 데이터 신호 각각이 기입된 후에 턴 온 된다.
상기 화소는, 상기 제1 구동 트랜지스터의 드레인과 상기 제1 발광 소자 사이에 연결되어 있는 제2 발광 트랜지스터, 및 상기 제2 구동 트랜지스터의 드레인과 상기 제2 발광 소자 사이에 연결되어 있는 제3 발광 트랜지스터를 더 포함한다. 상기 제2 및 제3 발광 트랜지스터는 상기 제1 및 제2 구동 트랜지스터 각각의 게이트에 상기 제1 데이터 신호 및 상기 제2 데이터 신호 각각이 기입된 후에 턴 온 되는 표시 장치.
실시 예는 화질 저하를 방지할 수 있는 화소, 화소의 구동 방법 및 화소를 포함하는 표시 장치를 제공한다.
도 1은 실시 예에 따른 표시 장치를 나타낸 도면이다.
도 2는 실시 예에 따른 화소를 나타낸 도면이다.
도 3은 실시 예에 따른 공통 주사 신호, 서브 주사 신호, 및 발광 신호를 나타낸 파형도이다.
도 4는 초기화 기간 동안 화소의 동작을 나타낸 도면이다.
도 5는 제1 주사 기간 동안 화소의 동작을 나타낸 도면이다.
도 6은 제2 주사 기간 동안 화소의 동작을 나타낸 도면이다.
도 7은 발광 기간 동안 화소의 동작을 나타낸 도면이다.
아래에서는 첨부한 도면을 참고로 하여 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 1은 실시 예에 따른 표시 장치를 나타낸 도면이다.
도 1에 도시된 바와 같이, 표시 장치(1)는 주사 구동 회로(100), 데이터 구동 회로(200), 발광 구동 회로(300), 복수의 공통 주사선(SC1-SCn), 복수의 서브 주사선(SA1-San, SB1-SBn), 복수의 발광 제어선(E1-En), 복수의 데이터 선(D1-Dm), 및 복수의 화소(PX)를 포함한다.
복수의 공통 주사선(SC1-SCn) 및 복수의 서브 주사선(SA1-San, SB1-SBn)은 수직방향으로 배열되어 있고, 복수의 공통 주사선(SC1-SCn) 및 복수의 서브 주사선(SA1-San, SB1-SBn) 각각은 수평방향으로 연장되어 형성되어 있다.
복수의 발광 제어선(E1-En)도 수직방향으로 배열되어 있고, 복수의 발광 제어선(E1-En) 각각은 수평방향으로 연장되어 형성되어 있다. 복수의 데이터 선(D1-Dm)은 수평방향으로 배열되어 있고, 복수의 데이터 선(D1-Dm) 각각은 수직 방향으로 형성되어 있다.
복수의 화소(PX) 각각은 복수의 공통 주사선(SC1-SCn) 중 대응하는 두 개의 공통 주사선, 복수의 서브 주사선(SA1-San, SB1-SBn) 중 대응하는 두 개의 서브 주사선, 복수의 발광 제어선(E1-En) 중 대응하는 발광 제어선, 및 복수의 데이터 선(D1-Dm)중 대응하는 데이터 선에 연결되어 있다.
주사 구동 회로(100)는 복수의 공통 주사선(SC1-SCn) 및 복수의 서브 주사선(SA1-San, SB1-SBn)에 복수의 공통 주사 신호(SC[1]-SC[n]) 및 복수의 서브 주사 신호(SA[1]-SA[n], SB[1]-SB[n])을 공급하고, 발광 구동 회로(300)는 복수의 발광 제어선(E1-En)에 복수의 발광 신호(EM[1]-EM[n])를 공급한다. 데이터 구동 회로(200)는 입력되는 영상 데이터에 따라 복수의 데이터 신호(예를 들어, 데이터 전압)를 생성하여 복수의 데이터 선(D1-Dm)에 공급한다.
화소(PX)는 대응하는 두 개의 공통 주사선 중 어느 하나를 통해 공급되는 주사 신호에 따라 초기화 되고, 다른 하나를 통해 공급되는 주사 신호에 동기되어 대응하는 데이터 선으로부터 두 번의 데이터 신호를 입력받는다. 화소(PX)에 입력된 두 번의 데이터 신호 중 하나는 대응하는 두 개의 서브 주사선 중 어느 하나를 통해 공급되는 서브 주사 신호에 따라 화소(PX)에 기입된다. 화소(PX)에 입력된 두 번의 데이터 신호 중 다른 하나는 대응하는 두 개의 서브 주사선 중 다른 하나를 통해 공급되는 서브 주사 신호에 따라 화소(PX)에 기입된다. 화소(PX)에 데이터 신호가 기입되고, 기입된 데이터 신호에 따른 두 개의 구동 전류는 대응하는 발광 신호에 따라 화소(PX)에 포함된 두 개의 발광 소자인 유기발광 다이오드에 공급된다.
실시 예에 따른 화소(PX)가 두 개의 부화소(또는 두 개의 발광 소자)를 포함하는 것으로 설명하고 있으나, 실시 예가 이에 한정되는 것은 아니고, 화소(PX)가 포함하는 부화소의 개수(또는, 발광 소자의 개수)에 따라 서브 주사 신호의 개수가 결정될 수 있고, 공통 주사 신호의 펄스 개수가 결정될 수 있다.
이하, 도 2를 참조하여 실시 예에 따른 화소(PX)를 설명한다.
도 2는 실시 예에 따른 화소를 나타낸 도면이다.
도 2에는 i-1 번째 공통 주사선, i 번째 공통 주사선, i 번째 두 개의 서브 주사선, i 번째 발광 제어선, 및 j 번째 데이터 선에 연결되어 있는 화소(PX)가 도시되어 있다. 다른 화소(PX)도 도 2에 도시된 화소와 동일하게 형성될 수 있다.
도 2에 도시된 바와 같이, 화소(PX)는 두 개의 구동 트랜지스터(T11, T12), 스위칭 트랜지스터(T2), 두 개의 보상 트랜지스터(T31, T32), 두 개의 초기화 트랜지스터(T41, T42), 세 개의 발광 트랜지스터(T5, T61, T62), 두 개의 커패시터(CS1, CS2), 및 두 개의 발광 소자인 유기발광 다이오드(OLED1, OLED2)를 포함한다. 두 개의 전원 전압(ELVDD)과 전원 전압(ELVSS)은 화소(PX)의 동작에 필요한 구동 전압을 공급할 수 있는 레벨로 설정된다. 예를 들어 전원 전압(ELVDD)은 전원 전압(ELVSS) 보다 높은 전압으로 두 전압의 차는 적어도 화소(PX)의 동작에 필요한 소정 레벨 이상으로 설정된다. 초기화 전압(VINIT)은 화소(PX)를 초기화 시킬 수 있는 레벨의 전압으로 설정된다.
스위칭 트랜지스터(T2)는 데이터 선(Dj)에 연결되어 있는 일단, 두 개의 구동 트랜지스터(T11, T12)의 소스에 연결되어 있는 타단, 및 공통 주사선(SCi)에 연결되어 있는 게이트를 포함한다.
초기화 트랜지스터(T41)는 초기화 전압(VINT)에 연결되어 있는 일단, 공통 주사선(SCi-1)에 연결되어 있는 게이트, 및 노드(N1)에 연결되어 있는 타단을 포함한다. 초기화 트랜지스터(T42)는 초기화 전압(VINT)에 연결되어 있는 일단, 공통 주사선(SCi-1)에 연결되어 있는 게이트, 및 노드(N2)에 연결되어 있는 타단을 포함한다.
보상 트랜지스터(T31)는 구동 트랜지스터(T11)의 게이트(노드 N1)와 드레인 사이에 연결되어 있는 양단과 서브 주사선(SAi)에 연결되어 있는 게이트를 포함한다. 보상 트랜지스터(T32)는 구동 트랜지스터(T12)의 게이트(노드 N2)와 드레인 사이에 연결되어 있는 양단과 서브 주사선(SBi)에 연결되어 있는 게이트를 포함한다.
발광 트랜지스터(T5)는 구동 트랜지스터(T1)의 소스에 연결되어 있는 일단, 전원 전압(ELVDD)에 연결되어 있는 타단, 및 발광 제어선(EMi)에 연결되어 있는 게이트를 포함한다. 발광 트랜지스터(T61)는 구동 트랜지스터(T11)의 드레인에 연결되어 있는 일단, 유기발광 다이오드(OLED1)의 애노드에 연결되어 있는 타단, 및 발광 제어선(EMi)에 연결되어 있는 게이트를 포함한다. 발광 트랜지스터(T62)는 구동 트랜지스터(T12)의 드레인에 연결되어 있는 일단, 유기발광 다이오드(OLED2)의 애노드에 연결되어 있는 타단, 및 발광 제어선(EMi)에 연결되어 있는 게이트를 포함한다.
구동 트랜지스터(T11)는 스위칭 트랜지스터(T2)의 타단 및 발광 트랜지스터(T5)의 일단에 연결되어 있는 소스, 보상 트랜지스터(T31)의 일단 및 발광 트랜지스터(T61)의 일단에 연결되어 있는 드레인, 및 노드(N1)에 연결되어 있는 게이트를 포함한다.
구동 트랜지스터(T12)는 스위칭 트랜지스터(T2)의 타단 및 발광 트랜지스터(T5)의 일단에 연결되어 있는 소스, 보상 트랜지스터(T32)의 일단 및 발광 트랜지스터(T62)의 일단에 연결되어 있는 드레인, 및 노드(N2)에 연결되어 있는 게이트를 포함한다.
커패시터(CS1)는 노드(N1) 및 전원 전압(ELVDD) 사이에 연결되어 있고, 유기발광 다이오드(OLED1)의 캐소드는 전원 전압(ELVSS)에 연결되어 있다. 커패시터(CS2)는 노드(N2) 및 전원 전압(ELVDD) 사이에 연결되어 있고, 유기발광 다이오드(OLED2)의 캐소드는 전원 전압(ELVSS)에 연결되어 있다.
공통 주사선(SCi-1)을 통해 공통 주사 신호(SC[i-1])이 전달되고, 공통 주사선(SCi)을 통해 공통 주사 신호(SC[i])가 전달되며, 서브 주사선(SAi)를 통해 서브 주사 신호(SA[i])가 전달되고, 서브 주사선(SBi)를 통해 서브 주사 신호(SB[i])가 전달되며, 발광 제어선(EMi)을 통해 발광 신호(EM[i])가 전달되고, 데이터 선(Dj)을 통해 데이터 신호(D[j])가 전달된다.
이하, 도 3 내지 도 7을 참조하여 실시 예에 따른 화소의 동작을 설명한다.
도 3은 실시 예에 따른 공통 주사 신호, 서브 주사 신호, 및 발광 신호를 나타낸 파형도이다. 도 3에는 한 프레임 기간(1F)를 포함하는 소정 기간 동안의 신호들이 도시되어 있다.
도 3은 복수의 공통 주사 신호, 복수의 서브 주사 신호, 및 복수의 발광 신호 중 공통 주사 신호(SC[i-1]), 공통 주사 신호(SC[i]), 서브 주사 신호(SA[i]), 서브 주사 신호(SB[i]), 및 발광 신호(EM[i])가 도시되어 있다.
복수의 공통 주사 신호 각각은 두 개의 인에이블 펄스를 포함하고, 복수의 공통 주사 신호 각각의 두 개의 인에이블 펄스는 순차적으로 생성된다. 도 3에는 시간적으로 인접한 두 개의 공통 주사 신호(SC[i-1], SC[i])가 도시되어 있다. 실시 예에서는, 스위칭 트랜지스터가 p 채널 타입의 트랜지스터이므로, 인에이블 레벨이 로우 레벨이지만, 실시 에가 이에 한정되는 것은 아니다. 즉, 스위칭 트랜지스터의 채널 타입에 따라 인에이블 레벨은 변경된다.
서브 주사 신호(SA[i])는 공통 주사 신호(SC[i])의 두 개의 인에이블 펄스 중 선행하는 인에이블 펄스에 동기되어 인에이블된다. 서브 주사 신호(SB[i])는 공통 주사 신호(SC[i])의 두 개의 인에이블 펄스 중 후행하는 인에이블 펄스에 동기되어 인에이블 된다.
발광 신호(EM[i])는 두 개의 공통 주사 신호(SC[i-1], SC[i]) 및 두 개의 서브 주사 신호(SA[i], SB[i])가 인에이블 되는 기간을 포함하는 소정의 기간 동안 디스에이블된다. 발광 신호(EM[i])는 두 개의 공통 주사 신호(SC[i-1], SC[i]) 및 두 개의 서브 주사 신호(SA[i], SB[i])가 인에이블 되는 기간을 포함하는 소정의 기간이 종료된 후 인에이블 된다.
세 개의 발광 트랜지스터(T5, T61, T62)는 모두 p 채널 타입의 트랜지스터이므로, 발광 신호의 인에이블 레벨은 로우 레벨이고, 발광 신호의 디스에이블 레벨은 하이 레벨이다.
도 3에서는 공통 주사 신호와 서브 주사 신호 각각의 인에이블 펄스들이 동일한 폭으로 도시되어 있으나, 이는 일 예시로서 실시 예가 이에 한정되는 것은 아니다. 서로 다른 폭의 인에이블 펄스로 설정될 수 있다.
공통 주사 신호(SC[i])의 첫번째 인에이블 펄스와 서브 주사 신호(SA[i])의 인에이블 펄스가 도 3에서는 동일한 기간에서 일치하는데, 이는 공통 주사 신호(SC[i])의 첫번째 인에이블 펄스와 서브 주사 신호(SA[i])의 인에이블 펄스가 시간적으로 중첩되는 일 예이다. 즉, 두 인에이블 펄스가 중첩되는 기간이 발생하면 된다.
마찬가지로, 공통 주사 신호(SC[i])의 두번째 인에이블 펄스와 서브 주사 신호(SB[i])의 인에이블 펄스가 도 3에서는 동일한 기간에서 일치하는데, 이는 공통 주사 신호(SC[i])의 두번째 인에이블 펄스와 서브 주사 신호(SB[i])의 인에이블 펄스가 시간적으로 중첩되는 일 예이다. 즉, 두 인에이블 펄스가 중첩되는 기간이 발생하면 된다.
이하, 도 3에 도시된 각 기간 P11, P12, P2, P3, 및 P4에 대한 화소(PX)의 동작을 도 4 내지 도 7을 참조하여 설명한다.
도 4는 초기화 기간 동안 화소의 동작을 나타낸 도면이다.
도 3의 기간 P11 및 기간 P12 동안, 공통 주사 신호(SC[n-1])의 인에이블 펄스에 의해 두 개의 초기화 트랜지스터(T41, T42)가 턴 온 된다. 이 기간을 초기화 기간이라 한다.
두 개의 초기화 트랜지스터(T41, T42)가 턴 온 되면, 노드(N1) 및 노드(N2)가 초기화 전압(VINIT)에 연결되고, 도 4에 도시된 바와 같이, 노드(N1) 및 노드(N2) 각각과 초기화 전압(VINIT) 사이의 경로가 형성되어, 노드(N1) 및 노드(N2)가 초기화 된다. 즉, 커패시터(CS1) 및 커패시터(CS2)에 충전된 전압이 초기화 되고, 구동 트랜지스터(T11) 및 구동 트랜지스터(T12) 각각의 게이트 전압이 초기화 된다.
도 5는 제1 주사 기간 동안 화소의 동작을 나타낸 도면이다.
도 3의 기간 P2 동안 공통 주사 신호(SC[n])의 인에이블 펄스에 의해 스위칭 트랜지스터(T2)가 턴 온 되고, 서브 주사 신호(SA[n])의 인에이블 펄스에 의해 보상 트랜지스터(T31)가 턴 온 된다. 이 기간을 제1 주사 기간이라 한다.
스위칭 트랜지스터(T2) 및 보상 트랜지스터(T31)가 턴 온 되면, 도 5에 도시된 바와 같이, 데이터 선(Dj)과 노드(N1) 사이의 경로가 형성되어, 데이터 신호(D[j])가 노드(N1)에 기입된다. 턴 온 된 보상 트랜지스터(T31)에 의해 구동 트랜지스터(T11)의 게이트와 드레인이 연결되고, 구동 트랜지스터(T11)는 다이오드 연결(diode-connected)된다. 제1 주사 기간의 데이터 신호(D[j])의 전압이 Vdata1일 때, 노드(N1)에는 전압 Vdata1에서 구동 트랜지스터(T11)의 문턱 전압(Vth1)만큼 차감된 전압 'Vdata1+Vth1'이 인가된다. 구동 트랜지스터(T11)가 p 채널 타입 트랜지스터이므로, 문턱 전압 Vth1은 음의 전압이다. 노드(N1)에 기입된 전압은 커패시터(CS1)에 의해 유지된다.
도 6은 제2 주사 기간 동안 화소의 동작을 나타낸 도면이다.
도 3의 기간 P3 동안 공통 주사 신호(SC[n])의 인에이블 펄스에 의해 스위칭 트랜지스터(T2)가 턴 온 되고, 서브 주사 신호(SB[n])의 인에이블 펄스에 의해 보상 트랜지스터(T32)가 턴 온 된다. 이 기간을 제2 주사 기간이라 한다.
스위칭 트랜지스터(T2) 및 보상 트랜지스터(T32)가 턴 온 되면, 도 6에 도시된 바와 같이, 데이터 선(Dj)과 노드(N2) 사이의 경로가 형성되어, 데이터 신호(D[j])가 노드(N2)에 기입된다. 턴 온 된 보상 트랜지스터(T32)에 의해 구동 트랜지스터(T12)의 게이트와 드레인이 연결되고, 구동 트랜지스터(T12)는 다이오드 연결(diode-connected)된다. 제2 주사 기간의 데이터 신호(D[j])의 전압이 Vdata2일 때, 노드(N2)에는 전압 Vdata2에서 구동 트랜지스터(T12)의 문턱 전압(Vth2)만큼 차감된 전압 'Vdata2+Vth2'이 인가된다. 구동 트랜지스터(T12)가 p 채널 타입 트랜지스터이므로, 문턱 전압 Vth2은 음의 전압이다. 노드(N2)에 기입된 전압은 커패시터(CS2)에 의해 유지된다.
도 7은 발광 기간 동안 화소의 동작을 나타낸 도면이다.
도 3의 기간 P4 동안 세 개의 발광 트랜지스터(T5, T61, T62)가 턴 온 되어 있다. 따라서 도 7에 도시된 바와 같이, 전원 전압(ELVDD)과 전원 전압(ELVSS) 사이에 경로가 형성되고, 구동 전류(IL1) 및 구동 전류(IL2)가 해당 경로를 통해 흐른다.
구동 전류(IL1)는 제1 주사 기간(P2) 동안 구동 트랜지스터(T11)의 게이트에 기입된 Vdata1+Vth1에 따라 결정되고, 구동 전류(IL2)는 제2 주사 기간(P3) 동안 구동 트랜지스터(T12)의 게이트에 기입된 Vdata2+Vth2에 따라 결정된다.
예를 들어, 구동 전류(IL1) 및 구동 전류(IL2)는 아래 수학식 1에 따라 결정된다.
[수학식 1]
I=β/2*(Vgs-Vth)^2
I는 구동 트랜지스터의 드레인과 소스 사이에 흐르는 전류 즉, 구동 전류이고, β는 구동 트랜지스터의 공정 파라미터와 구동 트랜지스터의 사이즈에 따라 결정되는 상수이며, Vgs는 구동 트랜지스터의 게이트-소스 전압이고, Vth는 구동 트랜지스터의 문턱 전압이다.
β가 구동 트랜지스터(T11) 및 구동 트랜지스터(T12)에 있어서 동일하다고 가정한다. 그리고, 노드(N1) 및 노드(N2) 각각에 기입된 전압을 수학식 1에 대입하면, 구동 전류(IL1)는 β/2*(ELVDD-Vdata1)^2이고, 구동 전류(IL2)는 β/2*(ELVDD-Vdata2)^2이다.
즉, 발광 기간(P4) 동안 유기발광 다이오드(OLED1)는 구동 전류(IL1)에 의해 발광하고, 유기발광 다이오드(OLED2)는 구동 전류(IL2)에 의해 발광한다.
실시 예에 따르면, 하나의 구동 회로가 두 개의 부화소(두 개의 발광 소자)를 구동하는 경우에도 두 개의 서브 필드로 한 프레임을 분할하지 않는다. 그러면, 예를 들어, 순차구동 방식에 따라 표시 장치 구동이 가능하다. 복수의 서브 필드로 한 프레임을 구분하는 시분할 구동 방식에 따를 때 발생하는 화질 저하(예를 들어, 사용자에게 분할된 서브 필드가 인식되는 문제)를 방지할 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
표시 장치(1)
주사 구동 회로(100)
데이터 구동 회로(200)
발광 구동 회로(300)
공통 주사선(SC1-SCn)
서브 주사선(SA1-San, SB1-SBn)
발광 제어선(E1-En)
데이터 선(D1-Dm)
화소(PX)
구동 트랜지스터(T11, T12)
스위칭 트랜지스터(T2)
보상 트랜지스터(T31, T32)
초기화 트랜지스터(T41, T42)
발광 트랜지스터(T5, T61, T62)
커패시터(CS1, CS2)
유기발광 다이오드(OLED1, OLED2)

Claims (20)

  1. 데이터 선에 연결되어 있는 일단을 포함하고, 제1 공통 주사 신호에 따라 스위칭 동작하는 스위칭 트랜지스터,
    제1 서브 주사 신호에 따라 스위칭 동작하는 제1 보상 트랜지스터,
    제2 서브 주사 신호에 따라 스위칭 동작하는 제2 보상 트랜지스터,
    상기 스위칭 트랜지스터의 타단에 연결되어 있는 소스를 포함하고, 상기 제1 보상 트랜지스터와 상기 스위칭 트랜지스터가 턴 온일 때 전달되는 제1 데이터 신호에 따라 제1 구동 전류를 제어하는 제1 구동 트랜지스터,
    상기 스위칭 트랜지스터의 타단에 연결되어 있는 소스를 포함하고, 상기 제2 보상 트랜지스터와 상기 스위칭 트랜지스터가 턴 온일 때 전달되는 제2 데이터 신호에 따라 제2 구동 전류를 제어하는 제2 구동 트랜지스터,
    상기 제1 구동 전류에 따라 발광하는 제1 발광 소자, 및
    상기 제2 구동 전류에 따라 발광하는 제2 발광 소자를 포함하고,
    상기 제1 공통 주사 신호는 두 개의 인에이블 펄스를 포함하고, 상기 제1 서브 주사 신호의 인에이블 펄스는 상기 제1 공통 주사 신호의 두 개의 인에이블 펄스 중 하나와 중첩하고, 상기 제2 서브 주사 신호의 인에이블 펄스는 상기 제1 공통 주사 신호의 두 개의 인에이블 펄스 중 다른 하나와 중첩하는,
    화소.
  2. 제1항에 있어서,
    상기 제1 구동 트랜지스터의 게이트와 제1 전원 전압 사이에 연결되어 있는 제1 커패시터, 및
    상기 제2 구동 트랜지스터의 게이트와 상기 제1 전원 전압 사이에 연결되어 있는 제2 커패시터를 더 포함하는 화소.
  3. 제2항에 있어서,
    상기 제1 구동 트랜지스터의 게이트와 상기 제1 커패시터가 연결되어 있는 제1 노드에 제2 공통 주사 신호에 따라 초기화 전압을 전달하는 제1 초기화 트랜지스터, 및
    상기 제2 구동 트랜지스터의 게이트와 상기 제2 커패시터가 연결되어 있는 제2 노드에 상기 제2 공통 주사 신호에 따라 상기 초기화 전압을 전달하는 제2 초기화 트랜지스터를 더 포함하는 화소.
  4. 제3항에 있어서,
    상기 제1 공통 주사 신호 및 상기 제2 공통 주사 신호 각각은 두 개의 인에이블 펄스를 포함하고, 상기 제2 공통 주사 신호의 두 개의 인에이블 펄스는 상기 제1 공통 주사 신호의 두 개의 인에이블 펄스보다 앞서는 화소.
  5. 삭제
  6. 제1항에 있어서,
    상기 제1 보상 트랜지스터는 상기 제1 구동 트랜지스터의 게이트와 드레인 사이에 연결되어 있고, 상기 제2 보상 트랜지스터는 상기 제2 구동 트랜지스터의 게이트와 드레인 사이에 연결되어 있는 화소.
  7. 제1항에 있어서,
    상기 제1 구동 트랜지스터 및 상기 제2 구동 트랜지스터 각각의 소스와 제1 전원 전압 사이에 연결되어 있는 제1 발광 트랜지스터를 더 포함하고,
    상기 제1 발광 트랜지스터는 상기 제1 및 제2 구동 트랜지스터 각각의 게이트에 상기 제1 데이터 신호 및 상기 제2 데이터 신호 각각이 기입된 후에 턴 온 되는 화소.
  8. 제1항에 있어서,
    상기 제1 구동 트랜지스터의 드레인과 상기 제1 발광 소자 사이에 연결되어 있는 제2 발광 트랜지스터, 및
    상기 제2 구동 트랜지스터의 드레인과 상기 제2 발광 소자 사이에 연결되어 있는 제3 발광 트랜지스터를 더 포함하고,
    상기 제2 및 제3 발광 트랜지스터는 상기 제1 및 제2 구동 트랜지스터 각각의 게이트에 상기 제1 데이터 신호 및 상기 제2 데이터 신호 각각이 기입된 후에 턴 온 되는 화소.
  9. 제1 공통 주사 신호의 두 개의 인에이블 펄스 중 하나에 따라 스위칭 트랜지스터가 턴 온 되는 단계;
    제1 서브 주사 신호에 따라 제1 보상 트랜지스터가 턴 온 되는 단계;
    상기 턴 온된 스위칭 트랜지스터 및 제1 보상 트랜지스터를 통해 제1 데이터 신호가 제1 구동 트랜지스터의 게이트에 전달되는 단계;
    상기 제1 공통 주사 신호의 두 개의 인에이블 펄스 중 다른 하나에 따라 상기 스위칭 트랜지스터가 턴 온 되는 단계;
    제2 서브 주사 신호에 따라 제2 보상 트랜지스터가 턴 온 되는 단계; 및
    상기 턴 온된 스위칭 트랜지스터 및 제2 보상 트랜지스터를 통해 제2 데이터 신호가 제2 구동 트랜지스터의 게이트에 전달되는 단계를 포함하고,
    상기 스위칭 트랜지스터가 턴 온 되는 단계는 상기 제1 보상 트랜지스터가 턴 온 되는 단계와 상기 제2 보상 트랜지스터가 턴 온 되는 단계 각각과 다른 시간에 중첩되는 화소의 구동 방법.
  10. 제9항에 있어서,
    상기 제1 데이터 신호에 따라 상기 제1 구동 트랜지스터의 게이트에 전달된 전압이 제1 커패시터에 유지되는 단계; 및
    상기 제2 데이터 신호에 따라 상기 제2 구동 트랜지스터의 게이트에 전달된 전압이 제2 커패시터에 유지되는 단계를 더 포함하는 화소의 구동 방법.
  11. 제10항에 있어서,
    상기 제1 구동 트랜지스터의 게이트와 상기 제1 커패시터가 연결되어 있는 제1 노드에 제2 공통 주사 신호에 따라 초기화 전압을 전달하는 단계; 및
    상기 제2 구동 트랜지스터의 게이트와 상기 제2 커패시터가 연결되어 있는 제2 노드에 상기 제2 공통 주사 신호에 따라 상기 초기화 전압을 전달하는 단계를 더 포함하는 화소의 구동 방법.
  12. 제11항에 있어서,
    상기 제1 노드 및 상기 제2 노드에 초기화 전압을 전달하는 단계는,
    상기 스위칭 트랜지스터, 상기 제1 보상 트랜지스터, 및 상기 제2 보상 트랜지스터가 턴 온 되는 단계 이전에 수행되는 화소의 구동 방법.
  13. 제9항에 있어서,
    상기 제1 및 제2 구동 트랜지스터 각각의 게이트에 상기 제1 데이터 신호 및 상기 제2 데이터 신호 각각이 기입된 후에,
    상기 제1 구동 트랜지스터를 통해 흐르는 제1 구동 전류에 따라 제1 발광 소자가 발광하는 단계; 및
    상기 제2 구동 트랜지스터를 통해 흐르는 제2 구동 전류에 따라 제2 발광 소자가 발광하는 단계를 더 포함하는 화소의 구동 방법.
  14. 복수의 공통 주사선, 복수의 제1 서브 주사선, 복수의 제2 서브 주사선, 복수의 발광 제어선, 복수의 데이터 선, 및
    상기 복수의 공통 주사선 중 대응하는 두 개의 공통 주사선, 상기 복수의 제1 서브 주사선 중 대응하는 제1 서브 주사선, 상기 복수의 제2 서브 주사선 중 대응하는 제2 서브 주사선, 상기 복수의 발광 제어선 중 대응하는 발광 제어선, 및 상기 복수의 데이터 선 중 대응하는 데이터 선에 연결되어 있는 화소를 복수개 포함하고,
    상기 화소는,
    제1 발광 소자, 제2 발광 소자,
    상기 대응하는 데이터 선에 연결되어 있는 일단, 상기 대응하는 두 개의 공통 주사선 중 제1 공통 주사선에 연결되어 있는 게이트를 포함하는 스위칭 트랜지스터,
    상기 스위칭 트랜지스터의 타단에 연결되어 있는 소스를 포함하고, 상기 제1 발광 소자에 공급되는 제1 구동 전류를 제어하는 제1 구동 트랜지스터,
    상기 스위칭 트랜지스터의 타단에 연결되어 있는 소스를 포함하고, 상기 제2 발광 소자에 공급되는 제2 구동 전류를 제어하는 제2 구동 트랜지스터,
    상기 제1 구동 트랜지스터의 게이트와 드레인 사이에 연결되어 있고, 상기 대응하는 제1 서브 주사선에 연결되어 있는 게이트를 포함하는 제1 보상 트랜지스터, 및
    상기 제2 구동 트랜지스터의 게이트와 드레인 사이에 연결되어 있고, 상기 대응하는 제2 서브 주사선에 연결되어 있는 게이트를 포함하는 제2 보상 트랜지스터를 포함하고,
    상기 제1 구동 트랜지스터의 게이트에는 상기 제1 보상 트랜지스터와 상기 스위칭 트랜지스터가 턴 온일 때 전달되는 제1 데이터 신호가 기입되고, 상기 제2 구동 트랜지스터의 게이트에는 상기 제2 보상 트랜지스터와 상기 스위칭 트랜지스터가 턴 온일 때 전달되는 제2 데이터 신호가 기입되며,
    상기 제1 공통 주사선을 통해 전달되는 제1 공통 주사 신호는 두 개의 인에이블 펄스를 포함하고, 상기 제1 서브 주사선을 통해 전달되는 제1 서브 주사 신호의 인에이블 펄스는 상기 제1 공통 주사 신호의 두 개의 인에이블 펄스 중 하나와 중첩하고, 상기 제2 서브 주사선을 통해 전달되는 제2 서브 주사 신호의 인에이블 펄스는 상기 제1 공통 주사 신호의 두 개의 인에이블 펄스 중 다른 하나와 중첩하는,
    표시 장치.
  15. 제14항에 있어서,
    상기 화소는,
    상기 제1 구동 트랜지스터의 게이트와 제1 전원 전압 사이에 연결되어 있는 제1 커패시터, 및
    상기 제2 구동 트랜지스터의 게이트와 상기 제1 전원 전압 사이에 연결되어 있는 제2 커패시터를 더 포함하는 표시장치.
  16. 제15항에 있어서,
    상기 화소는,
    초기화 전압에 연결되어 있는 일단, 상기 제1 구동 트랜지스터의 게이트와 상기 제1 커패시터가 연결되어 있는 제1 노드에 연결되어 있는 타단, 상기 대응하는 두 개의 공통 주사선 중 제2 공통 주사선에 연결되어 있는 게이트를 포함하는 제1 초기화 트랜지스터, 및
    상기 초기화 전압에 연결되어 있는 일단, 상기 제2 구동 트랜지스터의 게이트와 상기 제2 커패시터가 연결되어 있는 제2 노드에 연결되어 있는 타단, 상기 제2 공통 주사선에 연결되어 있는 게이트를 포함하는 제2 초기화 트랜지스터를 더 포함하는 표시장치.
  17. 제16항에 있어서,
    상기 제1 공통 주사선을 통해 전달되는 제1 공통 주사 신호 및 상기 제2 공통 주사선을 통해 전달되는 제2 공통 주사 신호 각각은 두 개의 인에이블 펄스를 포함하고, 상기 제2 공통 주사 신호의 두 개의 인에이블 펄스는 상기 제1 공통 주사 신호의 두 개의 인에이블 펄스보다 앞서는 표시 장치.
  18. 삭제
  19. 제14항에 있어서,
    상기 화소는,
    상기 제1 구동 트랜지스터 및 상기 제2 구동 트랜지스터 각각의 소스와 제1 전원 전압 사이에 연결되어 있는 제1 발광 트랜지스터를 더 포함하고,
    상기 제1 발광 트랜지스터는 상기 제1 및 제2 구동 트랜지스터 각각의 게이트에 상기 제1 데이터 신호 및 상기 제2 데이터 신호 각각이 기입된 후에 턴 온 되는 표시 장치.
  20. 제14항에 있어서,
    상기 화소는,
    상기 제1 구동 트랜지스터의 드레인과 상기 제1 발광 소자 사이에 연결되어 있는 제2 발광 트랜지스터, 및
    상기 제2 구동 트랜지스터의 드레인과 상기 제2 발광 소자 사이에 연결되어 있는 제3 발광 트랜지스터를 더 포함하고,
    상기 제2 및 제3 발광 트랜지스터는 상기 제1 및 제2 구동 트랜지스터 각각의 게이트에 상기 제1 데이터 신호 및 상기 제2 데이터 신호 각각이 기입된 후에 턴 온 되는 표시 장치.


KR1020130096044A 2013-08-13 2013-08-13 화소, 화소 구동 방법, 및 화소를 포함하는 표시 장치 KR102056765B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130096044A KR102056765B1 (ko) 2013-08-13 2013-08-13 화소, 화소 구동 방법, 및 화소를 포함하는 표시 장치
US14/272,653 US9552765B2 (en) 2013-08-13 2014-05-08 Pixel, pixel driving method, and display device including the pixel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130096044A KR102056765B1 (ko) 2013-08-13 2013-08-13 화소, 화소 구동 방법, 및 화소를 포함하는 표시 장치

Publications (2)

Publication Number Publication Date
KR20150019322A KR20150019322A (ko) 2015-02-25
KR102056765B1 true KR102056765B1 (ko) 2019-12-18

Family

ID=52466537

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130096044A KR102056765B1 (ko) 2013-08-13 2013-08-13 화소, 화소 구동 방법, 및 화소를 포함하는 표시 장치

Country Status (2)

Country Link
US (1) US9552765B2 (ko)
KR (1) KR102056765B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11423833B2 (en) 2020-06-12 2022-08-23 Samsung Display Co., Ltd. Pixel circuit and organic light emitting display

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105405395B (zh) * 2016-01-04 2017-11-17 京东方科技集团股份有限公司 一种像素结构、其驱动方法及相关显示装置
US10262586B2 (en) * 2016-03-14 2019-04-16 Apple Inc. Light-emitting diode display with threshold voltage compensation
KR102570986B1 (ko) * 2016-11-15 2023-08-28 삼성디스플레이 주식회사 표시 패널 및 표시 장치
CN109559679B (zh) * 2017-09-26 2024-07-09 京东方科技集团股份有限公司 触控显示面板及其驱动方法、像素电路、电子装置
CN110599963A (zh) * 2019-09-25 2019-12-20 京东方科技集团股份有限公司 像素驱动电路、阵列基板、显示装置及像素驱动方法
CN112767873B (zh) * 2019-11-01 2022-03-22 京东方科技集团股份有限公司 一种像素驱动电路及其驱动方法、显示面板、显示装置
US11568816B1 (en) * 2022-02-03 2023-01-31 Meta Platforms Technologies, Llc Burn-in compensation scheme for light-emitting diode based displays
US11568813B1 (en) 2022-05-10 2023-01-31 Meta Platforms Technologies, Llc Pixel level burn-in compensation for light-emitting diode based displays
KR20230166583A (ko) * 2022-05-31 2023-12-07 엘지디스플레이 주식회사 화소 회로 및 화소 회로를 포함하는 표시 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3593982B2 (ja) * 2001-01-15 2004-11-24 ソニー株式会社 アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置、並びにそれらの駆動方法
KR100570995B1 (ko) 2003-11-28 2006-04-13 삼성에스디아이 주식회사 유기전계 발광표시장치의 화소회로
KR100649253B1 (ko) 2004-06-30 2006-11-24 삼성에스디아이 주식회사 발광 표시 장치와, 그 표시 패널 및 구동 방법
KR100583519B1 (ko) 2004-10-28 2006-05-25 삼성에스디아이 주식회사 주사 구동부 및 그를 이용한 발광표시장치
KR100600346B1 (ko) 2004-11-22 2006-07-18 삼성에스디아이 주식회사 발광 표시장치
KR100604059B1 (ko) 2004-12-08 2006-07-24 삼성에스디아이 주식회사 화소 및 이를 이용한 발광 표시장치
KR101719567B1 (ko) * 2010-10-28 2017-03-27 삼성디스플레이 주식회사 유기전계발광 표시장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11423833B2 (en) 2020-06-12 2022-08-23 Samsung Display Co., Ltd. Pixel circuit and organic light emitting display

Also Published As

Publication number Publication date
US9552765B2 (en) 2017-01-24
US20150049125A1 (en) 2015-02-19
KR20150019322A (ko) 2015-02-25

Similar Documents

Publication Publication Date Title
KR102056765B1 (ko) 화소, 화소 구동 방법, 및 화소를 포함하는 표시 장치
US10249238B2 (en) Pixel driving circuit, array substrate, display panel and display apparatus having the same, and driving method thereof
KR101862494B1 (ko) 화소회로, 화소 및 해당 화소를 포함하는 amoled 디스플레이 장치 및 그 구동방법
KR102046446B1 (ko) 화소, 화소의 구동 방법 및 화소를 포함하는 표시 장치
KR101135534B1 (ko) 화소, 이를 이용한 표시 장치, 및 그들의 구동 방법
US9361827B2 (en) Organic light emitting diode pixel compensation circuit, display panel and display device
US9613567B2 (en) Display device with initialization control and method of driving pixel circuit thereof
KR102317174B1 (ko) 표시 장치 및 그 구동 방법
KR102461361B1 (ko) 화소, 화소의 구동방법 및 화소를 포함하는 유기발광 표시장치
US7760171B2 (en) Organic light emitting display using a current sink driver to set the voltage of the driving transistor
KR102024320B1 (ko) 화소 및 이를 포함하는 표시 장치
KR102072795B1 (ko) 유기 전계 발광 표시 장치 및 이의 구동 방법
US10872562B2 (en) Pixel and organic light emitting display device including the same
JP2017120405A (ja) 画素、これを含むディスプレイ装置及びその制御方法
KR102206602B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치
US9601056B2 (en) Pixel and organic light emitting display device using the same
KR20130055450A (ko) 유기발광 표시장치
JP5414808B2 (ja) 表示装置およびその駆動方法
EP3133591A1 (en) Demultiplexer, display device including the same, and method of driving the display device
KR20140075591A (ko) 화소 회로 및 표시 장치
KR20160062296A (ko) 유기 발광 표시 장치 및 이의 구동방법
KR20130055400A (ko) 표시장치 및 그 구동 방법
KR102014480B1 (ko) 표시 장치 및 표시 장치의 구동 방법
KR20190093827A (ko) 유기전계발광 표시장치 및 그의 구동방법
KR102066096B1 (ko) 유기 발광 다이오드 표시장치와 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant