KR20140108363A - 연산 증폭기 및 연산 증폭기를 포함하는 터치 감지 장치 - Google Patents
연산 증폭기 및 연산 증폭기를 포함하는 터치 감지 장치 Download PDFInfo
- Publication number
- KR20140108363A KR20140108363A KR1020130019824A KR20130019824A KR20140108363A KR 20140108363 A KR20140108363 A KR 20140108363A KR 1020130019824 A KR1020130019824 A KR 1020130019824A KR 20130019824 A KR20130019824 A KR 20130019824A KR 20140108363 A KR20140108363 A KR 20140108363A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- output
- clock signal
- response
- operational amplifier
- Prior art date
Links
- 230000004044 response Effects 0.000 claims description 99
- 239000003990 capacitor Substances 0.000 claims description 68
- 230000003321 amplification Effects 0.000 claims description 26
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 26
- 238000001514 detection method Methods 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 23
- 238000005070 sampling Methods 0.000 claims description 22
- 229920006395 saturated elastomer Polymers 0.000 claims description 16
- 230000001360 synchronised effect Effects 0.000 claims description 15
- 230000007704 transition Effects 0.000 claims description 10
- 238000001914 filtration Methods 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 26
- 101000897856 Homo sapiens Adenylyl cyclase-associated protein 2 Proteins 0.000 description 25
- 101000836079 Homo sapiens Serpin B8 Proteins 0.000 description 25
- 101000798702 Homo sapiens Transmembrane protease serine 4 Proteins 0.000 description 25
- 102100032471 Transmembrane protease serine 4 Human genes 0.000 description 25
- 108010077333 CAP1-6D Proteins 0.000 description 22
- 102100029500 Prostasin Human genes 0.000 description 22
- 108010031970 prostasin Proteins 0.000 description 22
- 238000012545 processing Methods 0.000 description 17
- 101100292361 Colletotrichum gloeosporioides CAP5 gene Proteins 0.000 description 13
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 13
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 13
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 13
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 13
- 102100040858 Dual specificity protein kinase CLK4 Human genes 0.000 description 11
- 101000749298 Homo sapiens Dual specificity protein kinase CLK4 Proteins 0.000 description 11
- 230000007613 environmental effect Effects 0.000 description 10
- 101710180456 CD-NTase-associated protein 4 Proteins 0.000 description 9
- 102100026548 Caspase-8 Human genes 0.000 description 9
- 101000836075 Homo sapiens Serpin B9 Proteins 0.000 description 8
- 101000661807 Homo sapiens Suppressor of tumorigenicity 14 protein Proteins 0.000 description 8
- 102100037942 Suppressor of tumorigenicity 14 protein Human genes 0.000 description 8
- 230000001052 transient effect Effects 0.000 description 8
- 102100040856 Dual specificity protein kinase CLK3 Human genes 0.000 description 7
- 101000749304 Homo sapiens Dual specificity protein kinase CLK3 Proteins 0.000 description 7
- 101100381996 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) BRO1 gene Proteins 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000002441 reversible effect Effects 0.000 description 3
- 230000036039 immunity Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229920001621 AMOLED Polymers 0.000 description 1
- 101100438980 Arabidopsis thaliana CDC2C gene Proteins 0.000 description 1
- 101100274517 Arabidopsis thaliana CKL1 gene Proteins 0.000 description 1
- 101100328957 Caenorhabditis elegans clk-1 gene Proteins 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0416—Control or interface arrangements specially adapted for digitisers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0412—Digitisers structurally integrated in a display
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/14—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of neutralising means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/38—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers
- H03F3/387—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers with semiconductor devices only
- H03F3/393—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers with semiconductor devices only with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
- H03F3/45192—Folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/70—Charge amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45212—Indexing scheme relating to differential amplifiers the differential amplifier being designed to have a reduced offset
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45366—Indexing scheme relating to differential amplifiers the AAC comprising multiple transistors parallel coupled at their gates only, e.g. in a cascode dif amp, only those forming the composite common source transistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45544—Indexing scheme relating to differential amplifiers the IC comprising one or more capacitors, e.g. coupling capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45562—Indexing scheme relating to differential amplifiers the IC comprising a cross coupling circuit, e.g. comprising two cross-coupled transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45614—Indexing scheme relating to differential amplifiers the IC comprising two cross coupled switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45616—Indexing scheme relating to differential amplifiers the IC comprising more than one switch, which are not cross coupled
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Position Input By Displaying (AREA)
- Amplifiers (AREA)
Abstract
본 발명은 터치 감지 장치에 관한 것이다. 본 발명의 터치 감지 장치는 터치 패널, 그리고 터치 패널을 통해 터치를 감지하도록 구성되는 터치 감지기를 포함한다. 터치 감지기는 복수의 감지 라인들을 통해 터치 패널과 각각 연결되는 복수의 감지부들을 포함한다. 복수의 감지부들 각각은 클럭 신호에 응답하여 극이 변화하는 연산 증폭기를 포함하는 터치 감지 장치.
Description
본 발명은 반도체 장치에 관한 것으로, 더 상세하게는 연산 증폭기 및 연산 증폭기를 포함하는 터치 감지 장치에 관한 것이다.
터치 감지 장치는 외부의 터치를 인식하도록 구성되는 장치이다. 터치 감지 장치는 스마트폰, 스마트 패드, 사용자 단말 등과 같은 다양한 장치들에 사용되고 있으며, 그 활용 범위는 점차 넓어지고 있다. 터치 감지 장치는 외부의 터치에 응답하여 신호를 출력하는 터치 패널 및 터치 패널의 출력 신호에 기반하여 터치가 발생한 위치를 특정하는 터치 감지기를 포함한다.
터치 감지 장치는 터치를 식별하는 방식에 따라 정전식, 감압식, 투명 전극식 등으로 분류된다. 정전식 터치 감지 장치는 멀티 터치가 가능한 이점으로 인해, 가장 널리 사용되고 있다.
터치 감지 장치에서 내부 노이즈 및 외부 노이즈가 발생할 수 있다. 노이즈가 발생하면, 터치 감지 장치가 터치의 인식 및 터치가 발생한 위치의 식별을 정상적으로 수행할 수 없다. 따라서, 노이즈에 강한 터치 감지 장치에 대한 연구가 요구되고 있다.
본 발명의 목적은 향상된 노이즈 내성을 갖는 터치 감지 장치 및 터치 감지 장치의 연산 증폭기를 제공하는 데에 있다.
본 발명의 실시 예에 따른 터치 감지 장치는, 터치 패널; 그리고 상기 터치 패널을 제어하고, 상기 터치 패널을 통해 터치를 감지하도록 구성되는 터치 감지기를 포함하고, 상기 터치 감지기는 복수의 감지 라인들을 통해 상기 터치 패널과 각각 연결되는 복수의 감지부들을 포함하고, 상기 복수의 감지부들 각각은 클럭 신호에 응답하여 극이 변화하는 연산 증폭기를 포함한다.
실시 예로서, 상기 연산 증폭기는, 클럭 신호의 제 1 엣지에 응답하여 제 1 입력 신호의 제 2 입력 신호의 차이를 검출하여 제 1 검출 신호를 출력하고, 상기 클럭 신호의 제 2 엣지에 응답하여 상기 제 2 입력 신호와 상기 제 1 입력 신호의 차이를 검출하여 제 2 검출 신호를 출력하도록 구성되는 차동 입력부; 상기 클럭 신호의 제 1 엣지에 응답하여 상기 제 1 검출 신호를 증폭하여 제 1 증폭 신호를 출력하고, 상기 클럭 신호의 제 2 엣지에 응답하여 상기 제 2 검출 신호를 증폭하여 제 2 증폭 신호를 출력하도록 구성되는 증폭부; 그리고 상기 클럭 신호의 제 1 엣지에 응답하여 상기 제 1 증폭 신호를 출력하고, 상기 클럭 신호의 제 2 엣지에 응답하여 상기 제 2 증폭 신호를 출력하도록 구성되는 출력부를 포함한다.
실시 예로서, 상기 복수의 감지부들 각각은, 감지 라인을 통해 수신되는 전류 신호를 전압 신호로 변환하여 출력하는 전하 증폭기; 상기 전하 증폭기의 출력 신호를 변조하도록 구성되는 변조기; 상기 변조기의 출력 신호를 필터링하는 저대역 통과 필터; 상기 저대역 통과 필터의 출력 신호를 증폭하는 이득 증폭기; 그리고 샘플링 클럭 신호에 응답하여 상기 이득 증폭기의 출력 신호를 샘플링하는 아날로그-디지털 변환기를 포함하고, 상기 연산 증폭기는 상기 변조기, 저대역 통과 필터, 그리고 이득 증폭기 중 적어도 하나에 제공된다.
실시 예로서, 상기 변조기는, 상기 전하 증폭기의 출력 신호를 전달하는 전압 폴로어(voltage follower)를 형성하고, 제 1 클럭 신호에 응답하여 동작하는 제 1 연산 증폭기; 상기 전하 증폭기의 출력 신호를 반전하여 출력하는 반전기를 형성하고, 제 2 클럭 신호에 응답하여 동작하는 제 2 연산 증폭기; 그리고 복호 클럭 신호에 응답하여 상기 제 1 연산 증폭기의 출력과 상기 제 2 연산 증폭기의 출력 중 하나를 선택하여 출력하는 멀티플렉서를 포함한다.
실시 예로서, 상기 터치 감지기는 복수의 구동 라인들을 통해 상기 터치 패널과 연결되는 구동 회로를 더 포함하고, 상기 구동 회로는 상기 복수의 구동 라인들에 일련의 펄스들을 포함하는 펄스 신호를 출력하도록 구성된다.
실시 예로서, 상기 복호 클럭 신호는 상기 펄스 신호와 동일한 주기 및 듀티비(duty ratio)를 갖는다.
실시 예로서, 상기 제 1 및 제 2 클럭 신호는 상기 복호 클럭 신호의 두 배의 주기 및 듀티비를 갖고, 상기 복호 클럭 신호에 동기된다.
실시 예로서, 상기 복호 클럭 신호는 상기 제 1 클럭 신호가 천이하지 않고 일정 레벨을 유지할 때 제 1 엣지를 갖고, 상기 제 2 클럭 신호가 천이하지 않고 일정 레벨을 유지할 때 제 2 엣지를 갖는다.
실시 예로서, 상기 복호 클럭 신호는 상기 제 1 클럭 신호가 천이한 후 제 1 시간이 경과한 후에 제 1 엣지를 갖고, 상기 제 2 클럭 신호가 천이한 후 제 2 시간이 경과한 훙 제 2 엣지를 갖는다.
실시 예로서, 상기 저대역 통과 필터는, 제 3 클럭 신호에 응답하여 동작하는 제 3 연산 증폭기를 포함하고, 상기 멀티플렉서의 출력 신호를 필터링하는 제 1 저대역 통과 필터; 그리고 제 4 클럭 신호에 응답하여 동작하는 제 4 연산 증폭기를 포함하고, 상기 제 1 저대역 통과 필터의 출력 신호를 필터링하는 제 2 저대역 통과 필터를 더 포함한다.
실시 예로서, 상기 제 4 클럭 신호는 상기 샘플링 클럭 신호에 동기된다.
실시 예로서, 상기 아날로그-디지털 변환기는 상기 제 4 클럭 신호가 천이하고 일정 시간이 경과한 후에 샘플링을 수행하도록 구성된다.
실시 예로서, 상기 이득 증폭기는, 입력 저항 및 피드백 저항의 저항비에 따라 입력 신호를 증폭하고, 제 5 클럭 신호에 응답하여 동작하는 제 5 연산 증폭기를 포함하고, 상기 아날로그-디지털 변환기는 상기 제 5 클럭 신호가 천이하고 일정 시간이 경과한 후에 샘플링을 수행하도록 구성된다.
실시 예로서, 상기 전하 증폭기는, 감지 라인, 피드백 저항 및 피드백 커패시터와 연결되는 연산 증폭기를 포함하고, 상기 복수의 감지부들 각각은, 상기 전하 증폭기가 포화되는지를 검출하여 포화 플래그 신호를 출력하는 포화 검출기를 더 포함한다.
실시 예로서, 상기 복수의 감지부들 각각은, 상기 포화 플래그 신호에 응답하여 상기 피드백 커패시터의 커패시턴스를 조절하도록 구성되는 커패시턴스 제어기를 더 포함한다.
실시 예로서, 상기 포화 플래그 신호에 응답하여 상기 복수의 감지부들의 전하 증폭기들의 피드백 커패시터들의 커패시턴스들을 조절하도록 구성되는 커패시턴스 제어기를 더 포함한다.
실시 예로서, 상기 복수의 감지부들 각각은, 상기 전하 증폭기의 출력 신호로부터 노이즈를 검출하여 노이즈 플래그 신호를 출력하는 노이즈 검출기를 더 포함한다.
실시 예로서, 상기 전하 증폭기의 피드백 커패시터의 커패시턴스는 상기 포화 플래그 신호 및 노이즈 플래그 신호에 응답하여 조절된다.
본 발명의 실시 예에 따른 연산 증폭기는, 클럭 신호의 제 1 엣지에 응답하여 제 1 입력 신호의 제 2 입력 신호의 차이를 검출하여 제 1 검출 신호를 출력하고, 상기 클럭 신호의 제 2 엣지에 응답하여 상기 제 2 입력 신호와 상기 제 1 입력 신호의 차이를 검출하여 제 2 검출 신호를 출력하도록 구성되는 차동 입력부; 상기 클럭 신호의 제 1 엣지에 응답하여 상기 제 1 검출 신호를 증폭하여 제 1 증폭 신호를 출력하고, 상기 클럭 신호의 제 2 엣지에 응답하여 상기 제 2 검출 신호를 증폭하여 제 2 증폭 신호를 출력하도록 구성되는 증폭부; 그리고 상기 클럭 신호의 제 1 엣지에 응답하여 상기 제 1 증폭 신호를 출력하고, 상기 클럭 신호의 제 2 엣지에 응답하여 상기 제 2 증폭 신호를 출력하도록 구성되는 출력부를 포함한다.
본 발명의 다른 실시 예에 따른 터치 감지 장치는, 터치 패널; 그리고 상기 터치 패널을 제어하고, 상기 터치 패널을 통해 터치를 감지하도록 구성되는 터치 감지기를 포함하고, 상기 터치 감지기는 복수의 감지 라인들을 통해 상기 터치 패널과 각각 연결되는 복수의 감지부들을 포함하고, 상기 복수의 감지부들 각각은, 감지 라인을 통해 수신되는 전류 신호를 전압 신호로 변환하여 출력하는 전하 증폭기; 상기 전하 증폭기의 출력 신호를 변조하도록 구성되는 변조기; 상기 변조기의 출력 신호를 필터링하는 저대역 통과 필터; 상기 저대역 통과 필터의 출력 신호를 증폭하는 이득 증폭기; 샘플링 클럭 신호에 응답하여 상기 이득 증폭기의 출력 신호를 샘플링하는 아날로그-디지털 변환기; 상기 전하 증폭기의 출력 신호를 수신하고, 상기 전하 증폭기가 포화하는지를 검출하여 포화 플래그 신호를 출력하도록 구성되는 포화 검출기; 그리고 상기 포화 플래그 신호에 응답하여, 상기 전하 증폭기의 증폭율을 조절하도록 구성되는 제어기를 포함한다.
본 발명의 실시 예들에 따르면, 터치 감지 장치의 연산 증폭기는 클럭 신호에 응답하여 변화하는 극성을 갖는다. 따라서, 1/f 노이즈가 필터링을 통해 제거되고, 향상된 노이즈 내성을 갖는 터치 감지 장치 및 터치 감지 장치의 연산 증폭기가 제공된다.
도 1은 본 발명의 실시 예에 따른 터치 감지 장치를 보여주는 블록도이다.
도 2는 본 발명의 실시 예에 따른 터치 패널을 보여준다.
도 3은 본 발명의 실시 예에 따른 터치 감지기를 보여주는 블록도이다.
도 4는 본 발명의 실시 예에 따른 구동 회로를 보여주는 블록도이다.
도 5는 본 발명의 실시 예에 따른 감지 회로를 보여주는 블록도이다.
도 6은 도 5의 감지부들 중 하나의 감지부를 더 상세하게 보여준다.
도 7은 본 발명의 실시 예에 따른 터치 패널의 동작을 설명하기 위한 등가 회로이다.
도 8은 이득 증폭기의 증폭율이 증가한 때의 문제를 보여준다.
도 9는 내부 노이즈들을 보여주는 그래프이다.
도 10은 본 발명의 실시 예에 따른 연산 증폭기를 보여주는 회로도이다.
도 11은 본 발명의 실시 예에 따른 복호화부를 보여주는 회로도이다.
도 12는 본 발명의 실시 예에 따른 저대역 통과 필터를 보여주는 회로도이다.
도 13은 본 발명의 실시 예에 따른 이득 증폭기를 보여주는 회로도이다.
도 14a는 복호화기 및 저대역 통과 필터에 공급되는 클럭 신호들의 예를 보여주는 타이밍도이다.
도 14b는 저대역 통과 필터, 이득 증폭기 및 아날로그-디지털 변환기에 공급되는 클럭 신호들의 예를 보여주는 타이밍도이다.
도 15a는 통상적인 신호 처리기의 각 구성 요소들에서 발생하는 1/f 노이즈의 주파수 응답을 보여준다.
도 15b는 신호 처리기의 연산 증폭기들의 극을 변환하는 쵸핑 동작에 의해 변화된 1/f 노이즈의 주파수 응답을 보여준다.
도 16은 본 발명의 다른 실시 예에 따른 전하 증폭기를 보여준다.
도 17은 도 16의 전하 증폭기의 동작 방법을 보여주는 순서도이다.
도 18은 본 발명의 다른 실시 예에 따른 전하 증폭기를 보여준다.
도 19는 도 18의 전하 증폭기의 동작 방법을 보여주는 순서도이다.
도 20은 본 발명의 다른 실시 예에 따른 터치 감지기를 보여주는 블록도이다.
도 21은 본 발명의 다른 실시 예에 따른 터치 감지기를 보여주는 블록도이다.
도 22는 본 발명의 실시 예에 따른 모바일 장치를 보여주는 블록도이다.
도 2는 본 발명의 실시 예에 따른 터치 패널을 보여준다.
도 3은 본 발명의 실시 예에 따른 터치 감지기를 보여주는 블록도이다.
도 4는 본 발명의 실시 예에 따른 구동 회로를 보여주는 블록도이다.
도 5는 본 발명의 실시 예에 따른 감지 회로를 보여주는 블록도이다.
도 6은 도 5의 감지부들 중 하나의 감지부를 더 상세하게 보여준다.
도 7은 본 발명의 실시 예에 따른 터치 패널의 동작을 설명하기 위한 등가 회로이다.
도 8은 이득 증폭기의 증폭율이 증가한 때의 문제를 보여준다.
도 9는 내부 노이즈들을 보여주는 그래프이다.
도 10은 본 발명의 실시 예에 따른 연산 증폭기를 보여주는 회로도이다.
도 11은 본 발명의 실시 예에 따른 복호화부를 보여주는 회로도이다.
도 12는 본 발명의 실시 예에 따른 저대역 통과 필터를 보여주는 회로도이다.
도 13은 본 발명의 실시 예에 따른 이득 증폭기를 보여주는 회로도이다.
도 14a는 복호화기 및 저대역 통과 필터에 공급되는 클럭 신호들의 예를 보여주는 타이밍도이다.
도 14b는 저대역 통과 필터, 이득 증폭기 및 아날로그-디지털 변환기에 공급되는 클럭 신호들의 예를 보여주는 타이밍도이다.
도 15a는 통상적인 신호 처리기의 각 구성 요소들에서 발생하는 1/f 노이즈의 주파수 응답을 보여준다.
도 15b는 신호 처리기의 연산 증폭기들의 극을 변환하는 쵸핑 동작에 의해 변화된 1/f 노이즈의 주파수 응답을 보여준다.
도 16은 본 발명의 다른 실시 예에 따른 전하 증폭기를 보여준다.
도 17은 도 16의 전하 증폭기의 동작 방법을 보여주는 순서도이다.
도 18은 본 발명의 다른 실시 예에 따른 전하 증폭기를 보여준다.
도 19는 도 18의 전하 증폭기의 동작 방법을 보여주는 순서도이다.
도 20은 본 발명의 다른 실시 예에 따른 터치 감지기를 보여주는 블록도이다.
도 21은 본 발명의 다른 실시 예에 따른 터치 감지기를 보여주는 블록도이다.
도 22는 본 발명의 실시 예에 따른 모바일 장치를 보여주는 블록도이다.
이하에서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시 예를 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 터치 감지 장치(100)를 보여주는 블록도이다. 도 1을 참조하면, 터치 감지 장치(100)는 터치 패널(110) 및 터치 감지기(120)를 포함한다.
터치 패널(110)은 터치에 응답하여 변화하는 신호를 출력하도록 구성된다.
터치 감지기(120)는 터치 패널(110)을 제어하고, 터치 패널(110)로부터 출력되는 신호의 변화에 따라, 터치를 감지하도록 구성된다.
예시적으로, 터치 감지 장치(100)는 정전식(capacitive) 감지 장치일 수 있다. 그러나, 본 발명의 기술적 사상은 정전식 감지 장치에 한정되지 않는다. 터치 감지 장치(100)는 투명 전극식 또는 감압식 감지 장치일 수 있다.
도 2는 본 발명의 실시 예에 따른 터치 패널(110)을 보여준다. 도 1 및 도 2를 참조하면, 터치 패널(110)은 터치 영역(111)에 배열된 제 1 도전 라인들(113) 및 제 2 도전 라인들(115)을 포함한다.
제 1 도전 라인들(113)은 터치 영역(111)에서 가로축의 방향으로 평행하게 제공될 수 있다. 제 2 도전 라인들(115)은 터치 영역(111)에서 세로축의 방향으로 평행하게 배열될 수 있다. 제 2 도전 라인들(115)은 제 1 도전 라인들(113)의 위에 제공될 수 있다. 제 1 도전 라인들(113) 및 제 2 도전 라인들(115)은 전기적으로 절연될 수 있다.
제 2 도전 라인들(115)은 특정한 패턴을 가질 수 있다. 예를 들어, 도 2에 도시된 바와 같이, 제 2 도전 라인들(115)은 마름모 형태가 반복되는 패턴을 가질 수 있다. 그러나, 제 2 도전 라인들(115)의 패턴은 도 2에 도시된 바에 한정되지 않는다.
제 1 도전 라인들(113)은 복수의 구동 라인들(DL)에 각각 연결된다. 제 2 도전 라인들(115)은 복수의 감지 라인들(SL)에 각각 연결된다. 복수의 구동 라인들(DL) 및 복수의 감지 라인들(SL)은 터치 감지기(120)에 연결될 수 있다.
도 3은 본 발명의 실시 예에 따른 터치 감지기(120)를 보여주는 블록도이다. 도 1 및 도 3을 참조하면, 터치 감지기(120)는 구동 회로(121), 감지 회로(123), 그리고 제어 및 처리 회로(125)를 포함한다.
구동 회로(121)는 복수의 구동 라인들(DL)에 연결된다. 구동 회로(121)는 제어 및 처리 회로(125)의 제어에 따라, 복수의 구동 라인들(DL)에 전압을 인가하도록 구성된다.
감지 회로(123)는 복수의 감지 라인들(SL)에 연결된다. 감지 회로(123)는 제어 및 처리 회로(125)의 제어에 따라, 감지 라인들(SL)을 통해 전달되는 신호를 감지하도록 구성된다. 감지 회로(123)는 감지된 신호를 디지털 신호로 변환하여 제어 및 처리 회로(125)로 전달할 수 있다.
제어 및 처리 회로(125)는 구동 회로(121) 및 감지 회로(123)를 제어하도록 구성된다. 제어 및 처리 회로(125)는 감지 회로(123)로부터 수신되는 신호에 응답하여, 터치 패널(110)에서 터치가 발생하였는지, 그리고 터치 패널(110)의 어느 위치에서 터치가 발생하였는지를 판별할 수 있다.
제어 및 처리 회로(125)는 클럭 발생기(127)를 포함한다. 클럭 발생기(127)는 클럭 신호를 발생하도록 구성된다. 클럭 발생기(127)는 서로 다른 주기 또는 듀티비(duty ratio)를 갖는 둘 이상의 클럭 신호를 발생할 수 있다. 클럭 발생기(127)에 의해 발생되는 클럭 신호는 구동 회로(121) 또는 감지 회로(123)로 전달될 수 있다.
도 4는 본 발명의 실시 예에 따른 구동 회로(121)를 보여주는 블록도이다. 도 3 및 도 4를 참조하면, 구동 회로(121)는 펄스 발생기(PG) 및 복수의 구동부들(DRV1~DRVn)을 포함한다.
펄스 발생기(PG)는 일련의 펄스들을 포함하는 펄스 신호를 출력하도록 구성된다. 예시적으로, 펄스 발생기(PG)는 자체적으로, 또는 클럭 발생기(127)에 의해 발생되는 클럭 신호에 응답하여 펄스 신호를 출력할 수 잇다.
복수의 구동부들(DRV1~DRVn)은 복수의 구동 라인들(DL)에 각각 연결된다. 복수의 구동부들(DRV1~DRVn)은 펄스 발생기(PG)로부터 출력되는 펄스 신호를 수신하고, 수신된 펄스 신호를 구동 라인들(DL)로 전달하도록 구성된다. 예시적으로, 복수의 구동부들(DRV1~DRVn)은 서로 중복되지 않는 펄스 신호를 구동 라인들(DL)로 출력할 수 있다. 제 1 구동부(DRV1)가 펄스 신호를 출력하는 동안, 나머지 구동부들(DRV2~DRVn)은 펄스 신호를 출력하지 않을 수 있다. 제 2 구동부(DRV2)가 펄스 신호를 출력하는 동안, 나머지 구동부들(DRV1, DRV3~DRVn)은 펄스 신호를 출력하지 않을 수 있다. 즉, 복수의 구동부들(DRV1~DRVn)은 스캔(scan) 방식으로 순차적으로 펄스 신호를 출력할 수 있다.
도 5는 본 발명의 실시 예에 따른 감지 회로(123)를 보여주는 블록도이다. 도 3 및 도 5를 참조하면, 감지 회로(123)는 복수의 감지부들(S_1~S_m)을 포함한다.
복수의 감지부들(S_1~S_m) 각각은 전하 증폭기(CA), 신호 처리기(SP), 그리고 아날로그-디지털 변환기(ADC)를 포함한다.
전하 증폭기(CA)는 감지 라인들(SL)을 통해 수신되는 신호(예를 들어, 전류 신호)를 전압 신호로 변환하도록 구성된다.
신호 처리기(SP)는 전하 증폭기(CA)의 출력 신호를 처리하도록 구성된다. 예를 들어, 신호 처리기(SP)는 전하 증폭기(CA)의 출력 신호를 복조하고, 필터링을 수행할 수 있다. 신호 처리기(SP)는 전하 증폭기(CA)의 출력 신호를 직류(DC) 신호로 변환할 수 있다.
아날로그-디지털 변환기(ADC)는 신호 처리기(SP)의 출력 신호를 디지털 신호로 변환할 수 있다. 아날로그-디지털 변환기(ADC)의 출력 신호는 제어 및 처리 회로(125)로 전달될 수 있다.
도 6은 도 5의 감지부들(S_1~S_m) 중 하나의 감지부(S_k)를 더 상세하게 보여준다. 도 5 및 도 6을 참조하면, 전하 증폭기(CA)는 연산 증폭기(AP1), 피드백 저항(RFB) 및 피드백 커패시터(CFB)를 포함한다.
연산 증폭기(AP1)의 음의 입력 노드는 대응하는 감지 라인(SL_k)에 연결될 수 있다. 연산 증폭기(AP1)의 양의 입력 노드에 공통 전압(VCM)이 공급될 수 있다. 피드백 저항(RFB) 및 피드백 커패시터(CFB)는 연산 증폭기(AP1)의 음의 입력 노드와 출력 노드의 사이에 병렬로 연결될 수 있다.
신호 처리기(SP)는 복호화기(DM), 저대역 통과 필터(LPF), 그리고 이득 증폭기(GA)를 포함한다.
복호화기(DM)는 전하 증폭기(CA)의 출력 신호와 복호 신호(VD)를 연산하여 복호를 수행할 수 있다. 예를 들어, 전하 증폭기(CA)의 출력 신호는 음의 위상 및 양의 위상을 갖는 신호일 수 있다. 복호화기(DM)는 전하 증폭기(CA)의 출력 신호 중 음의 위상을 갖는 부분을 반전할 수 있다. 복호화기(DM)는 양의 위상을 갖는 신호를 출력할 수 있다.
저대역 통과 필터(LPD)는 복호화기(DM)의 출력 신호를 필터링할 수 있다.
이득 증폭기(GA)는 저대역 통과 필터(GA)의 출력 신호를 증폭할 수 있다. 이득 증폭기(GA)는 오프셋 전압(VOFF)을 기준으로, 저대역 통과 필터(GA)의 출력 신호를 증폭할 수 있다.
예시적으로, 신호 처리기(SP)의 내부 구성 요소들은 내부 노이즈의 간섭을 받을 수 있다. 예를 들어, 신호 처리기(SP)의 내부 구성 요소들은 열 노이즈(Thermal Noise), 1/f 노이즈 등과 같은 다양한 내부 노이즈의 간섭을 받을 수 있다. 이러한 노이즈들은 신호 처리기(SP)에서 노이즈 모델(NM1)으로 도시되어 있다.
예시적으로, 신호 처리기(SP)의 복호화기(DM)로부터 내부 노이즈가 발생하므로, 노이즈 모델(NM1)은 복호화기(DM) 및 저대역 통과 필터(LPF)의 사이에 제공되는 것으로 도시되어 있다. 그러나, 노이즈 모델(NM1)의 위치는 한정되지 않는다.
도 7은 본 발명의 실시 예에 따른 터치 패널(110)의 동작을 설명하기 위한 등가 회로이다. 도 7에서, 하나의 구동 라인(DL_i) 및 하나의 감지 라인(SL_j)이 도시되어 있다. 구동 라인(DL_i) 및 감지 라인(SL_j)은 각각 내부 저항들(R_DL, R_SL)을 가질 수 있다.
도 2에 도시된 바와 같이, 구동 라인들(DL)은 제 1 도전 라인들(113)에 연결되고, 감지 라인들(SL)은 제 2 도전 라인들(115)에 연결된다. 제 1 및 제 2 도전 라인들(113, 115)은 특정 거리를 두고 이격되어 있다. 제 1 및 제 2 도전 라인들(113, 115) 사이에 커패시턴스가 존재할 수 있다. 도 7에서, 제 1 및 제 2 도전 라인들(113, 115) 사이의 커패시턴스가 커패시터(CM)로 도시되어 있다.
구동 라인(DL_i)으로 전송되는 펄스 신호는 커패시터(CM)를 통해 감지 라인(SL_j)으로 전달된다.
터치 영역(111)에 손가락과 같은 외부 도전체가 접촉하면, 제 2 도전 라인들(115)과 외부 도전체 사이에 커패시턴스가 발생한다. 이러한 커패시턴스는 도 7에서 커패시터(CF)로 도시되어 있다. 커패시터(CF)의 커패시턴스가 발생하면, 구동 라인(DLi)으로부터 감지 라인(SL_j)으로 흐르는 전류의 향이 변화한다. 복수의 감지부들(S_1~S_m) 각각은 대응하는 감지 라인으로부터 수신되는 전류의 변화를 감지할 수 있다. 제어 및 처리 회로(125)는 감지 결과에 기반하여 터치 영역(111)에서 터치가 발생한 위치를 특정할 수 있다.
외부 도전체가 터치 영역(111)에 접촉할 때, 외부 도전체에 의해 발생하는 커패시터(CF)를 통해 다양한 환경 노이즈가 전달될 수 있다. 커패시터(CF)를 통해 전달되는 환경 노이즈는 전압원(VNF)으로 도시되어 있다. 전압원(VNF) 및 커패시터(CF)는 노이즈 모델(NM2)을 형성한다.
터치 패널(110)의 하부에 다양한 전자 부품(SB)이 제공될 수 있다. 예를 들어, 터치 패널(110)의 하부에 표시 패널(display panel), 기판 등과 같은 전자 부품이 제공될 수 있다. 터치 패널(110)과 하부의 전자 부품(SB)의 사이에 커패시턴스가 발생할 수 있다. 이러한 커패시턴스는 커패시터들(CS1, CS2)로 도시되어 있다. 커패시터(CS1)는 제 1 도전 라인들(113)과 하부의 전자 부품(SB) 사이에서 발생하는 커패시턴스를 가리키고, 커패시터(CS2)는 제 2 도전 라인들(115)과 하부의 전자 부품(SB) 사이에서 발생하는 커패시턴스를 가리킬 수 있다.
터치 패널(110)과 하부의 전자 부품(SB) 사이에 발생하는 커패시터들(CS1, CS2)을 통해 다양한 환경 노이즈가 전달될 수 있다. 커패시터들(CS1, CS2)을 통해 전달되는 환경 노이즈는 전압원(VND)으로 도시되어 있다. 전압원(VND) 및 커패시터들(CS1, CS2)은 노이즈 모델(NM3)을 형성한다.
도 6에 도시된 바와 같이, 전하 증폭기(CA)는 연산 증폭기(AP1)를 포함한다. 연산 증폭기(AP1)는 입력 전압이 동작 범위를 벗어나면 포화(saturate)하여, 정상적으로 동작하지 않는 특징을 갖는다. 외부로부터 유입되는 환경 노이즈가 강한 경우, 연산 증폭기(AP1)가 포화하여 정상적인 감지가 수행되지 않을 수 있다. 따라서, 연산 증폭기(AP1)의 피드백 커패시터(CFB)의 커패시턴스는 환경 노이즈를 고려한 마진을 갖도록 설정된다.
도 6 및 도 7을 참조하면, 전하 증폭기(CA)는 피드백 커패시터(CFB)의 커패시턴스와 커패시터들(CM, CS1, CS2, CF)의 커패시턴스의 비율에 따라 증폭을 수행하도록 구성된다. 피드백 커패시터(CFB)의 커패시턴스가 감소하면 전하 증폭기(CA)의 증폭율이 증가하고, 피드백 커패시터(CFB)의 커패시턴스가 감소하면 전하 증폭기(CA)의 증폭율이 감소할 수 있다. 피드백 커패시터(CFB)의 커패시턴스가 환경 노이즈를 견딜 수 있을 정도로 충분히 작게 설정되면, 전하 증폭기(CA)는 환경 노이즈에 의해 포화되지 않고 정상적으로 동작할 수 있다.
전하 증폭기(CA)의 증폭율이 감소되면, 상대적으로 이득 증폭기(GA)의 증폭율이 증가되어야 한다. 이득 증폭기(GA)의 증폭율이 증가되면, 노이즈 모델(NM1)로 도시된 내부 노이즈가 함께 증폭되는 문제가 발생한다. 이러한 문제가 도 8에 도시되어 있다.
도 8에서, 신호 처리기(SP)의 각 구성 요소의 출력 신호와 노이즈가 도시되어 있다. 설명의 편의를 위하여, 출력 신호는 노이즈가 없는 때의 신호를 가리킨다.
신호 부분의 실선은 터치가 발생하지 않은 때의 출력 신호를 가리키고, 신호 부분의 점선은 터치가 발생한 때의 출력 신호를 가리킨다.
도 6 내지 도 8을 참조하면, 전하 증폭기(CA)는 사인파(sinusoid)와 유사한 형태의 신호를 출력할 수 있다. 전하 증폭기(CA)의 출력 신호는 구동 회로(110)로부터 출력된 펄스 신호에 환경 노이즈가 추가된 신호일 수 있다. 전하 증폭기(CA)의 출력 신호는 공통 전압(VCM)을 중심으로 진동할 수 있다.
복호화기(DM)는 전하 증폭기(CA)의 출력 신호들 중 음의 위상을 갖는 부분을 반전하여 출력한다. 복호화기(DM)에서 내부 노이즈가 발생할 수 있다.
저대역 통과 필터(LPF)는 복호화기(DM)의 출력 신호를 필터링하여, 직류(DC)로 변환한다. 저대역 통과 필터(LPF)에서 발생하는 내부 노이즈는 복호화기(DM)에서 발생한 내부 노이즈에 가산될 수 있다.
이등 증폭기(GA)는 저대역 통과 필터의 출력 신호를 증폭한다. 이때, 이득 증폭기(GA)에 입력된 내부 노이즈 또한 증폭될 수 있다.
환경 노이즈에 의한 전하 증폭기(CA)의 포화를 방지하기 위하여 피드백 커패시터(CFB)가 낮게 설정되면, 이득 증폭기(GA)의 증폭률이 높게 설정되어야 한다. 이득 증폭기(GA)의 증폭률이 높게 설정되면, 신호 처리기(SP)의 내부 노이즈 또한 높은 증폭률로 증폭된다. 내부 노이즈의 증폭은 오독작을 유발할 수 있다.
도 9는 내부 노이즈들을 보여주는 그래프이다. 도 9를 참조하면, 내부 노이즈는 열 노이즈 및 1/f 노이즈를 포함할 수 있다.
열 노이즈는 전체 주파수 대역에 걸쳐 고르게 존재하며, 저대역 통과 필터(LPF)의 통과 대역(PB)을 이용하여 대부분 제거될 수 있다.
1/f 노이즈는 주파수에 반비례하는 노이즈이며, 직류(DC)의 대역에 많은 부분이 존재한다. 또한, 1/f 노이즈는 저대역 통과 필터(LPF)에 의해 제거되지 않는다.
이와 같은 문제를 해결하기 위하여, 본 발명의 실시 예에 따른 터치 감지 장치는 클럭에 응답하여 극이 변화하는 연산 증폭기를 포함한다. 연산 증폭기가 정상 동작을 수행할 때, 1/f 노이즈는 정상 위상을 가질 수 있다. 연산 증폭기의 극이 반전되어 연산 증폭기가 반전 동작을 수행할 때, 1/f 노이즈는 반전 위상을 가질 수 있다. 즉, 연산 증폭기가 정상 동작 및 반전 동작을 수행하면, 1/f 노이즈는 클럭에 의해 복조되어, 고주파 대역으로 이동할 수 있다. 고주파 대역으로 이동된 1/f 노이즈는 저대역 통과 필터에 의해 제거될 수 있다.
도 10은 본 발명의 실시 예에 따른 연산 증폭기(CAP)를 보여주는 회로도이다. 도 10을 참조하면, 연산 증폭기(CAP)는 차동 입력부(DIS), 증폭부(AS), 그리고 출력부(OS)를 포함한다.
연산 증폭기(CAP)는 클럭 신호(CLK)에 응답하여 동작할 수 있다. 예를 들어, 연산 증폭기(CAP)는 클럭 신호(CLK) 및 반전 클럭 신호(/CLK)에 응답하여 동작할 수 있다. 연산 증폭기(CAP)는 클럭 신호(CLK) 및 반전 클럭 신호(/CLK)에 응답하여, 입력 신호들의 차이를 정방향(양의 방향) 또는 역방향(음의 방향)으로 증폭할 수 있다.
예를 들어, 연산 증폭기(CAP)는 클럭 신호(CLK)에 응답하여 양의 노드(IN+)의 전압과 음의 노드(IN-)의 전압의 차이를 증폭할 수 있다. 이는 정방향의 증폭 동작(또는 정상 동작)일 수 있다. 연산 증폭기(CAP)는 클럭 신호(/CLK)에 응답하여 음의 노드(IN-)의 전압과 양의 노드(IN+)의 전압의 차이를 증폭할 수 있다. 이는 역방향의 증폭 동작(또는 반전 동작)일 수 있다. 연산 증폭기(CAP)는 클럭 신호(CLK)가 하이 레벨일 때 정상 동작을 수행하고, 반전 클럭 신호(/CLK)가 하이 레벨일 때 반전 동작을 수행할 수 있다.
차동 입력부(DIS)는 복수의 트랜지스터들 및 복수의 스위치들(S1, S2)을 포함한다. 차동 입력부(DIS)는 클럭 신호(CLK), 반전 클럭 신호(/CLK), 그리고 바이어스 전압들(VB1, VB2)을 수신하도록 구성된다. 복수의 스위치들(S1, S2)은 클럭 신호(CLK) 및 반전 클럭 신호(/CLK)에 응답하여, 입력 노드들(IN+, IN-)을 통해 수신되는 신호들(예를 들어, 신호들의 극들)을 변환할 수 있다.
제 1 스위치들(S1)은 클럭 신호(CLK)에 동기되고, 제 2 스위치들(S2)은 반전 클럭 신호(/CLK)에 동기될 수 있다. 제 1 스위치들(S1)은 클럭 신호(CLK)가 하이 레벨을 갖는 동안 턴-온 되고, 클럭 신호(CLK)가 로우 레벨을 갖는 동안 턴-오프 될 수 있다. 제 2 스위치들(S2)은 반전 클럭 신호(/CLK)가 하이 레벨을 갖는 동안 턴-온 되고, 반전 클럭 신호(/CLK)가 로우 레벨을 갖는 동안 턴-오프 될 수 있다. 즉, 클럭 신호(CLK)가 하이 레벨을 갖는 동안 제 1 스위치들(S1)이 턴-온 되고, 클럭 신호(CLK)가 로우 레벨을 갖는 동안 제 2 스위치들(S2)이 턴-온 될 수 있다. 바이어스 전압들(VB1, VB2)은 대응하는 트랜지스터들에 제공되어, 대응하는 트랜지스터들이 전류 소스로 동작하도록 제어할 수 있다.
차동 입력부(DIS)는 클럭 신호(CLK) 및 반전 클럭 신호(/CLK)에 응답하여, 입력 노드들(IN+, IN-)을 통해 수신되는 신호들 사이의 차이를 검출할 수 있다. 차동 입력부(DIS)는 클럭 신호(CLK)에 동기되어 양의 입력 노드(IN+)의 전압과 음의 입력 노드(IN-)의 전압의 차이를 검출할 수 있다. 검출된 차이는 제 1 검출 신호일 수 있다.
차동 입력부(DIS)는 반전 클럭 신호(/CLK)에 동기되어 음의 입력 노드(IN-)의 전압과 양의 입력 노드(IN+)의 전압의 차이를 검출할 수 있다. 차동 입력부(DIS)는 클럭 신호(CLK)의 제 1 엣지(상승 엣지)에 응답하여 양의 입력 노드(IN+)와 음의 입력 노드(IN-)의 전압 차이를 검출하고, 클럭 신호(CLK)의 제 2 엣지(하강 엣지)에 응답하여 음의 입력 노드(IN-)와 양의 입력 노드(IN+)의 전압 차이를 검출할 수 있다. 검출된 차이는 제 2 검출 신호일 수 있다.
예시적으로, 스위치들(S1, S2)은 쵸핑(chopping)을 수행하는 것으로 이해될 수 있다. 연산 증폭기(CAP)는 쵸핑 연산 증폭기일 수 잇다.
차동 입력부(DIS)에 클럭 신호(CLK)에 동기되어 동작하는 스위치들(S1) 및 반전 클럭 신호(/CLK)에 동기되어 동작하는 스위치들(S2)이 구비됨으로써, 차동 입력부(DIS)는 클럭 신호(CLK)에 응답하여 변화하는 극성을 가질 수 있다.
도 10에서, 차동 입력부(DIS)의 구체적인 구조가 도시되어 있으나, 본 발명의 기술적 사상은 이에 한정되지 않는다. 차동 입력부(DIS)는 연산 증폭기의 다양한 형태의 차동 입력부들에 스위치들(S1, S2)이 추가됨으로써 구현될 수 있다.
증폭부(AS)는 클럭 신호(CLK) 및 반전 클럭 신호(/CLK)에 응답하여, 차동 입력부(DIS)로부터 전달되는 신호를 증폭할 수 있다. 증폭부(AS)는 클럭 신호(CLK)에 동기되어 차동 입력부(DIS)로부터 전달되는 제 1 검출 신호(예를 들어, 양의 입력노드(IN+)를 통해 수신되는 신호와 음의 입력 노드(IN-)를 통해 수신되는 신호의 차이)를 증폭하여 제 1 증폭 신호로 출력할 수 있다. 증폭부(AS)는 반전 클럭 신호(/CLK)에 동기되어 차동 입력부(DIS)로부터 전달되는 제 2 검출 신호(예를 들어, 음의 입력 노드(IN-)를 통해 수신되는 신호와 양의 입력 노드(IN+)를 통해 수신되는 신호의 차이)를 증폭하여 제 2 증폭 신호로 출력할 수 있다.
증폭부(AS)는 복수의 트랜지스터들 및 복수의 스위치들(S1, S2)을 포함한다. 증폭부(AS)는 클럭 신호(CLK), 반전 클럭 신호(/CLK), 그리고 바이어스 전압들(VB4~VB8)을 수신하도록 구성된다. 제 1 스위치들(S1)은 클럭 신호(CLK)에 동기되고, 제 2 스위치들(S2)은 반전 클럭 신호(/CLK)에 동기될 수 있다. 제 1 스위치들(S1)은 클럭 신호(CLK)가 하이 레벨을 갖는 동안 턴-온 되고, 클럭 신호(CLK)가 로우 레벨을 갖는 동안 턴-오프 될 수 있다. 제 2 스위치들(S2)은 반전 클럭 신호(/CLK)가 하이 레벨을 갖는 동안 턴-온 되고, 반전 클럭 신호(/CLK)가 로우 레벨을 갖는 동안 턴-오프 될 수 있다. 즉, 클럭 신호(CLK)가 하이 레벨을 갖는 동안 제 1 스위치들(S1)이 턴-온 되고, 클럭 신호(CLK)가 로우 레벨을 갖는 동안 제 2 스위치들(S2)이 턴-온 될 수 있다.
바이어스 전압들(VB3, VB4)은 대응하는 트랜지스터들에 제공되어, 대응하는 트랜지스터들이 캐스코드로 동작하도록 제어할 수 있다. 캐스코드로 동작하는 트랜지스터들은 전류 소스의 출력 저항을 증가시킬 수 있다. 바이어스 전압들(VB5~VB8)은 연산 증폭기(CAP)에 제공되는 기본 바이어스 전압일 수 있다.
증폭부(AS)에 클럭 신호(CLK)에 동기되어 동작하는 스위치들(S1) 및 반전 클럭 신호(/CLK)에 동기되어 동작하는 스위치들(S2)이 구비됨으로써, 증폭부(AS)는 클럭 신호(CLK)에 응답하여 변화하는 극성을 가질 수 있다.
도 10에서, 증폭부(AS)의 구체적인 구조가 도시되어 있으나, 본 발명의 기술적 사상은 이에 한정되지 않는다. 증폭부(AS)는 연산 증폭기의 다양한 형태의 증폭부들에 스위치들(S1, S2)이 추가됨으로써 구현될 수 있다.
출력부(OS)는 복수의 트랜지스터들, 복수의 커패시터들 및 복수의 스위치들(S1, S2)을 포함한다. 출력부(OS)는 클럭 신호(CLK) 및 반전 클럭 신호(/CLK)를 수신하도록 구성된다. 제 1 스위치들(S1)은 클럭 신호(CLK)에 동기되고, 제 2 스위치들(S2)은 반전 클럭 신호(/CLK)에 동기될 수 있다. 제 1 스위치들(S1)은 클럭 신호(CLK)가 하이 레벨을 갖는 동안 턴-온 되고, 클럭 신호(CLK)가 로우 레벨을 갖는 동안 턴-오프 될 수 있다. 제 2 스위치들(S2)은 반전 클럭 신호(/CLK)가 하이 레벨을 갖는 동안 턴-온 되고, 반전 클럭 신호(/CLK)가 로우 레벨을 갖는 동안 턴-오프 될 수 있다. 즉, 클럭 신호(CLK)가 하이 레벨을 갖는 동안 제 1 스위치들(S1)이 턴-온 되고, 클럭 신호(CLK)가 로우 레벨을 갖는 동안 제 2 스위치들(S2)이 턴-온 될 수 있다.
출력부(OS)는 클럭 신호(CLK) 및 반전 클럭 신호(/CLK)에 응답하여, 증폭부(AS)로부터 전달되는 신호를 출력할 수 있다. 출력부(OS)는 클럭 신호(CLK)에 동기되어 증폭부(AS)로부터 전달되는 제 1 증폭 신호를 출력할 수 있다. 증폭부(AS)는 반전 클럭 신호(/CLK)에 동기되어 증폭부(AS)로부터 전달되는 제 2 증폭 신호를 출력할 수 있다.
출력부(OS)에 클럭 신호(CLK)에 동기되어 동작하는 스위치들(S1) 및 반전 클럭 신호(/CLK)에 동기되어 동작하는 스위치들(S2)이 구비됨으로써, 출력부(OS)는 클럭 신호(CLK)에 응답하여 변화하는 극성을 가질 수 있다.
도 10에서, 출력부(OS)의 구체적인 구조가 도시되어 있으나, 본 발명의 기술적 사상은 이에 한정되지 않는다. 출력부(OS)는 연산 증폭기의 다양한 형태의 출력부들에 스위치들(S1, S2)이 추가됨으로써 구현될 수 있다.
차동 입력부(DIS), 증폭부(AS) 및 출력부(OS)는 클럭 신호(CLK) 및 반전 클럭 신호(/CLK)에 응답하여 동작한다. 예시적으로, 연산 증폭기(CAP)는 외부로부터 클럭 신호(CLK) 및 반전 클럭 신호(/CLK)를 수신할 수 있다. 다른 예로서, 연산 증폭기(CAP)는 외부로부터 클럭 신호(CLK)를 수신할 수 있다. 연산 증폭기(CAP)는 외부로부터 수신된 클럭 신호(CLK)를 반전하여 반전 클럭 신호(/CLK)를 생성하는 장치(예를 들어, 인버터)를 더 포함할 수 있다.
도 11은 본 발명의 실시 예에 따른 복호화부(DM)를 보여주는 회로도이다. 도 11을 참조하면, 복호화부(DM)은 제 1 및 제 2 연산 증폭기들(CAP1, CAP2), 멀티플렉서(M1), 커패시터들(C1, C2), 그리고 저항들(R1, R2, R3)을 포함한다.
제 1 연산 증폭기(CAP1)는 제 1 클럭 신호(CLK1)에 응답하여 동작한다. 제 1 연산 증폭기(CAP1)는 제 1 클럭 신호(CLK1)에 응답하여 변화하는 극성을 가질 수 있다. 제 1 연산 증폭기(CAP1)는 도 10을 참조하여 설명된 연산 증폭기(CAP)를 포함할 수 있다.
제 1 연산 증폭기(CAP1)의 양의 입력 노드는 제 1 저항(R1)을 통해 전하 증폭기(CA)의 출력 노드에 연결되고, 제 1 커패시터(C1)를 통해 공통 전압(VCM)을 공급받는다. 제 1 연산 증폭기(CAP1)의 음의 입력 노드는 제 1 연산 증폭기(CAP1)의 출력 노드에 연결된다. 제 1 연산 증폭기(CAP1)의 출력 노드는 멀티플렉서(M1)에 연결된다.
제 1 연산 증폭기(CAP1)는 전하 증폭기(CA)의 출력 노드의 전압을 전달하는 전압 폴로어(voltage follower)를 형성할 수 있다. 예시적으로, 제 1 연산 증폭기(CAP1)는 공통 전압(VCM)의 오프셋을 갖는 전압 폴로어일 수 있다.
제 2 연산 증폭기(CAP2)는 제 2 클럭 신호(CLK2)에 응답하여 동작한다. 제 2 연산 증폭기(CAP2)는 제 2 클럭 신호(CLK2)에 응답하여 변화하는 극성을 가질 수 있다. 제 2 연산 증폭기(CAP2)는 도 10을 참조하여 설명된 연산 증폭기(CAP)를 포함할 수 있다.
제 2 연산 증폭기(CAP2)의 양의 입력 노드에 공통 전압(VCM)이 공급된다. 제 2 연산 증폭기(CAP2)의 음의 입력 노드는 제 2 저항(R2)을 통해 전하 증폭기(CA)의 출력 노드에 연결되고, 제 3 저항(R3) 및 제 2 커패시터(C2)를 통해 제 2 연산 증폭기(CAP2)의 출력 노드에 연결된다. 제 2 연산 증폭기(CAP2)의 출력 노드는 멀티플렉서(M1)에 연결된다.
제 2 연산 증폭기(CAP2)는 제 2 및 제 3 저항들(R2, R3)의 저항비에 따라 전하 증폭기(CA)의 출력 노드의 전압을 증폭하여 출력하는 증폭기를 형성할 수 있다. 제 2 연산 증폭기(CAP2)는 공통 전압(VCM)과 전하 증폭기(CA)의 출력 노드의 전압의 차이를 증폭할 수 있다. 예시적으로, 제 2 및 제 3 저항들(R2, R3)의 저항비는 제 2 연산 증폭기(CAP2)의 출력 전압의 진폭이 제 1 연산 증폭기(CAP1)의 출력 전압의 진폭과 일치하거나 유사해 지도록 설정될 수 있다. 예시적으로 제 2 및 제 3 저항들(R2, R3)의 저항비는 1:1일 수 있다.
전하 증폭기(CA)의 출력 전압이 공통 전압(VCM)보다 높을 때, 연산 증폭기(CAP2)는 공통 전압(VCM)보다 낮은 레벨을 가질 때, 제 2 연산 증폭기(CAP2)는 공통 전압(VCM)보다 낮은 전압을 출력한다. 전하 증폭기(CA)의 출력 전압이 공통 전압(VCM)보다 낮을 때, 연산 증폭기(CAP2)는 공통 전압(VCM)보다 높은 레벨을 가진다. 즉, 제 2 연산 증폭기(CAP)는 공통 전압(VCM)을 오프셋으로 갖고, 전하 증폭기(CA)의 출력 전압을 반전할 수 있다. 제 2 연산 증폭기(CAP2)는 반전기(예를 들어, 반전 증폭기)를 형성할 수 있다.
멀티플렉서(M1)는 복호 신호(VD)에 응답하여 제 1 연산 증폭기(CAP1)의 출력과 제 2 연산 증폭기(CAP2)의 출력 중 하나를 선택할 수 있다. 예시적으로, 복호 신호(VD)는 구동 회로(121)로부터 출력되는 펄스 신호와 동기되는 펄스 신호(예를 들어, 클럭 신호)일 수 있다. 복호 신호(VD)는 펄스 신호와 동일한 주기 및 듀티비를 가질 수 있다.
구동 회로(121)로부터 출력되는 펄스 신호가 하이 레벨일 때, 전하 증폭기(CA)의 출력 신호는 하이 레벨(또는 로우 레벨)일 수 있다. 이때, 멀티플렉서(M1)는 복호 신호(VD)에 동기되어 제 1 및 제 2 연산 증폭기들(CAP1, CAP2) 중 하나(예를 들어, CAP1)의 출력을 선택할 수 있다. 펄스 신호가 로우 레벨일 때, 전하 증폭기(CA)의 출력 신호는 로우 레벨(또는 하이 레벨)일 수 있다. 이때, 멀티플렉서(M1)는 복호 신호(VD)에 동기되어 제 1 및 제 2 연산 증폭기들(CAP1, CAP2) 중 다른 하나(예를 들어, CAP2)의 출력을 선택할 수 있다.
멀티플렉서(MD1)는 공통 전압(VCM)을 중심으로 양의 방향 및 음의 방향으로 스윙하는 신호를 전하 증폭기(CA)로부터 수신할 수 있다. 멀티플렉서(MD1)는 복호 신호(VD)에 동기되어 동작함으로써, 하나의 극성(예를 들어 양 또는 음)을 갖는 신호를 출력할 수 있다.
예시적으로, 제 1 및 제 2 클럭 신호들(CLK1, CLK2)은 제어 및 처리 회로(125, 도 3 참조)의 클럭 발생기(127)로부터 수신될 수 있다. 복호화기(DM)는 제 1 및 제 2 클럭 신호들(CLK1, CLK2) 뿐 아니라, 제 1 및 제 2 클럭 신호들(CLK1, CLK2)의 반전 신호들을 더 수신할 수 있다.
예시적으로, 복호화기(DM)의 구체적인 구성이 도 11에 도시되어 있다. 그러나, 본 발명의 기술적 사상은 도 11에 도시된 복호화기에 한정되지 않는다. 본 발명의 기술적 사상은 클럭 신호(CLK)에 응답하여 극이 변화하는 연산 증폭기(CAP)를 사용하는 어떠한 형태의 복호화기에도 적용 및 응용될 수 있다.
도 12는 본 발명의 실시 예에 따른 저대역 통과 필터(LPF)를 보여주는 회로도이다. 도 12를 참조하면, 저대역 통과 필터(LPF)는 제 1 필터(LPF1) 및 제 2 필터(LPF2)를 포함한다.
제 1 필터(LPF1)는 제 3 연산 증폭기(CAP3), 제 4 및 제 5 저항들(R4, R5), 그리고 제 3 및 제 4 커패시터들(C3, C4)을 포함한다.
제 3 연산 증폭기(CAP3)는 제 3 클럭 신호(CLK3)에 응답하여 동작한다. 제 3 연산 증폭기(CAP3)는 제 3 클럭 신호(CLK3)에 응답하여 변화하는 극성을 가질 수 있다. 제 3 연산 증폭기(CAP3)는 도 10을 참조하여 설명된 연산 증폭기(CAP)를 포함할 수 있다.
제 3 연산 증폭기(CAP3)의 양의 입력 노드는 제 5 저항(R5)에 연결되고, 제 4 커패시터(C4)를 통해 공통 전압(VCM)을 공급받는다. 제 3 연산 증폭기(CAP3)의 음의 입력 노드는 제 3 커패시터(C3)와 연결되고, 제 3 연산 증폭기(CAP3)의 출력 노드와 연결된다. 제 5 저항(R5)은 제 4 저항(R4) 및 제 3 커패시터(C3)와 연결된다. 제 4 저항(R4)은 복호화기(DM)의 출력 노드에 연결된다.
제 2 필터(LPF2)는 제 4 연산 증폭기(CAP4), 제 6 및 제 7 저항들(R6, R7), 그리고 제 5 및 제 6 커패시터들(C5, C6)을 포함한다.
제 4 연산 증폭기(CAP4)는 제 4 클럭 신호(CLK4)에 응답하여 동작한다. 제 4 연산 증폭기(CAP4)는 제 4 클럭 신호(CLK4)에 응답하여 변화하는 극성을 가질 수 있다. 제 4 연산 증폭기(CAP4)는 도 10을 참조하여 설명된 연산 증폭기(CAP)를 포함할 수 있다.
제 4 연산 증폭기(CAP4)의 양의 입력 노드는 제 7 저항(R7)에 연결되고, 제 6 커패시터(C6)를 통해 공통 전압(VCM)을 공급받는다. 제 4 연산 증폭기(CAP4)의 음의 입력 노드는 제 5 커패시터(C5)와 연결되고, 제 4 연산 증폭기(CAP4)의 출력 노드와 연결된다. 제 7 저항(R7)은 제 6 저항(R6) 및 제 5 커패시터(C5)와 연결된다. 제 6 저항(R6)은 제 1 필터(LPF1)의 출력 노드에 연결된다.
제 1 및 제 2 필터들(LPF1, LPF2)은 각각 저대역 통과 필터링을 수행할 수 있다. 제 1 및 제 2 필터들(LPF1, LPF2)은 동일한 구조를 가질 수 있다.
예시적으로, 제 3 및 제 4 클럭 신호들(CLK3, CLK4)은 제어 및 처리 회로(125, 도 3 참조)의 클럭 발생기(127)로부터 수신될 수 있다. 복호화기(DM)는 제 3 및 제 4 클럭 신호들(CLK3, CLK4) 뿐 아니라, 제 3 및 제 4 클럭 신호들(CLK3, CLK4)의 반전 신호들을 더 수신할 수 있다.
예시적으로, 저대역 통과 필터(LPF)의 구체적인 구성이 도 12에 도시되어 있다. 그러나, 본 발명의 기술적 사상은 도 12에 도시된 저대역 통과 필터에 한정되지 않는다. 본 발명의 기술적 사상은 클럭 신호(CLK)에 응답하여 극이 변화하는 연산 증폭기(CAP)를 사용하는 어떠한 형태의 저대역 통과 필터에도 적용 및 응용될 수 있다.
도 13은 본 발명의 실시 예에 따른 이득 증폭기(GA)를 보여주는 회로도이다. 도 13을 참조하면, 이득 증폭기(GA)는 제 5 연산 증폭기(CAP5), 그리고 제 8 및 제 9 저항들(R8, R9)을 포함한다.
제 5 연산 증폭기(CAP5)는 제 5 클럭 신호(CLK5)에 응답하여 동작한다. 제 5 연산 증폭기(CAP5)는 제 5 클럭 신호(CLK5)에 응답하여 변화하는 극성을 가질 수 있다. 제 5 연산 증폭기(CAP5)는 도 10을 참조하여 설명된 연산 증폭기(CAP)를 포함할 수 있다.
제 5 연산 증폭기(CAP5)의 양의 입력 노드에 기준 전압(VREF)이 공급된다. 제 5 연산 증폭기(CAP5)의 음의 입력 노드는 제 8 저항(R8)을 통해 저대역 통과 필터(LPF)의 출력 노드에 연결되고, 제 9 저항(R9)을 통해 제 5 연산 증폭기(CAP5)의 출력 노드에 연결된다. 제 5 연산 증폭기(CAP5)의 출력 노드는 아날로그-디지털 변환기(ADC)에 연결된다.
이득 증폭기(GA)는 제 8 및 제 9 저항들(R8, R9)의 저항비에 따라, 저대역 통과 필터(LPF)의 출력 신호를 증폭할 수 있다. 이득 증폭기(GA)는 기준 전압(VREF)을 오프셋으로 갖고, 저대역 통과 필터(LPF)의 출력 신호를 증폭할 수 있다.
예시적으로, 제 5 클럭 신호(CLK5)는 제어 및 처리 회로(125, 도 3 참조)의 클럭 발생기(127)로부터 수신될 수 있다. 이득 증폭기(GA)는 제 5 클럭 신호(CLK5) 뿐 아니라, 제 5 클럭 신호(CLK5)의 반전 신호를 더 수신할 수 있다.
예시적으로, 이득 증폭기(GA)의 구체적인 구성이 도 13에 도시되어 있다. 그러나, 본 발명의 기술적 사상은 도 12에 도시된 이득 증폭기에 한정되지 않는다. 본 발명의 기술적 사상은 클럭 신호(CLK)에 응답하여 극이 변화하는 연산 증폭기(CAP)를 사용하는 어떠한 형태의 이득 증폭기에도 적용 및 응용될 수 있다.
도 14a는 복호화기(DM) 및 저대역 통과 필터(LPF)에 공급되는 클럭 신호들의 예를 보여주는 타이밍도이다. 도 6, 도 11 내지 도 13, 그리고 도 14a를 참조하면, 복호화기(DM)의 멀티플렉서(M1)는 복호 신호(VD)에 응답하여 출력 신호를 선택한다. 복호 신호(VD)는 구동 회로(121)로부터 출력되는 펄스 신호와 동일한 신호(예를 들어, 클럭 신호)일 수 있다.
복호화기(DM)의 제 1 및 제 2 연산 증폭기들(CAP1, CAP2)에 각각 공급되는 제 1 및 제 2 클럭 신호들(CLK1, CLK2)은 복호 신호(VD)에 동기될 수 있다. 제 1 및 제 2 클럭 신호들(CLk1, CLK2)의 주기 및 듀티비는 복호 신호(VD)의 주기 및 듀티비의 두배일 수 있다. 제 1 클럭 신호(CKL1)의 위상은 제 2 클럭 신호(CLK2)의 위상과 다를 수 있다. 제 1 클럭 신호(CLK1)는 복호 신호(VD)의 하강 엣지에 동기되고, 제 2 클럭 신호(CLK2)는 복호 신호(VD)의 상승 엣지에 동기될 수 있다.
복호 신호(VD)가 하이 레벨에서 로우 레벨로 천이할 때, 멀티플렉서(M1)는 제 2 클럭 신호(CLK2)가 공급되는 제 2 연산 증폭기(CAP2)의 출력 신호를 선택할 수 있다. 이때, 제 2 클럭 신호(CLK2)는 하이 레벨(또는 로우 레벨)로 천이한 후 일정 시간(예를 들어, 1/4 주기에 해당하는 시간)이 경과한 상태이다. 제 2 연산 증폭기(CAP2)에서 극이 변화하는 쵸핑이 수행될 때, 제 2 연산 증폭기(CAP2)에서 과도 응답(transient response)이 발생할 수 있다. 과도 응답은 일정 시간이 경과하면 사라지는 특성을 갖는다. 따라서, 제 2 연산 증폭기(CAP2)에서 극이 변화하는 쵸핑이 수행되고 일정 시간(예를 들어, 1/4 주기에 해당하는 시간)이 경과한 후 제 2 연산 증폭기(CAP2)의 출력 신호가 선택되면, 선택된 출력 신호에 과도 응답은 존재하지 않을 수 있다.
마찬가지로, 복호 신호(VD)가 로우 레벨에서 하이 레벨로 천이할 때, 멀티플렉서(M1)는 제 1 클럭 신호(CLK1)가 공급되는 제 1 연산 증폭기(CAP1)의 출력 신호를 선택할 수 있다. 이때, 제 1 클럭 신호(CLK1)는 하이 레벨(또는 로우 레벨)로 천이한 후 일정 시간이 경과한 상태이다. 제 1 연산 증폭기(CAP1)에서 극이 변화하는 쵸핑이 수행되고 일정 시간(예를 들어, 1/4 주기에 해당하는 시간)이 경과한 후 제 1 연산 증폭기(CAP1)의 출력 신호가 선택되면, 선택된 출력 신호에 과도 응답은 존재하지 않을 수 있다.
예시적으로, 제 1 및 제 2 클럭 신호들(CLK1, CLK2)은 쵸핑에 따른 과도 응답을 방지하는 다양한 주기 및 듀티비를 갖는 신호들로 응용될 수 있다.
예시적으로, 제 1 및 제 2 클럭 신호들(CLK1, CLK2)은 저대역 통과 필터(LPF)의 통과 대역보다 높은 주파수를 가질 수 있다.
저대역 통과 필터(LPF)의 제 1 필터(LPF1)의 연산 증폭기(CAP3)에 공급되는 제 3 클럭 신호(CLK3)는 복호 신호(VD)와 동일한 신호일 수 있다. 그러나, 제 3 클럭 신호(CLK3)는 복호 신호(VD)와 동일한 신호로 한정되지 않으며, 임의의 주기 및 듀티비를 갖는 클럭 신호일 수 있다.
도 14b는 저대역 통과 필터(LPF), 이득 증폭기(GA) 및 아날로그-디지털 변환기(ADC)에 공급되는 클럭 신호들의 예를 보여주는 타이밍도이다. 도 6, 도 11 내지 도 13, 그리고 도 14b를 참조하면, 저대역 통과 필터(LPF)의 제 2 필터(LPF2)에 공급되는 제 4 클럭 신호(CLK4) 및 이득 증폭기(GA)에 공급되는 제 5 클럭 신호(GA)는 동일한 신호일 수 있다. 샘플링 클럭 신호(SC)는 아날로그-디지털 변환기(ADC)에 공급될 수 있다. 아날로그-디지털 변환기(ADC)는 샘플링 클럭 신호(SC)에 응답하여 샘플링을 수행할 수 있다.
제 4 및 제 5 클럭 신호들(CLK4, CLK5)는 샘플링 클럭 신호(SC)에 동기될 수 있다. 제 4 및 제 5 클럭 신호들(CLK4, CLK5)의 상승 엣지는 샘플링 클럭 신호(SC)의 하강 엣지보다 지연될 수 있다. 제 4 및 제 5 클럭 신호들(CLK4, CLK5)의 상승 엣지는 샘플링 클럭 신호(SC)의 로우 레벨 구간에 존재할 수 있다.
예시적으로, 제 4 및 제 5 연산 증폭기들(CAP4, CAP5)은 제 4 및 제 5 클럭 신호들(CLK4, CLK5)의 상승 엣지 및 하강 엣지에 동기되어 극이 변화하는 쵸핑을 수행할 수 있다. 쵸핑이 수행될 때, 과도 응답(transient response)이 나타날 수 있다. 예시적으로, 쵸핑에 따른 과도 응답은 도 14b에서 신호(CTN)로 도시되어 있다.
도 14b에 도시된 타이밍에 따르면, 제 4 및 제 5 연산 증폭기들(CAP4, CAP5)에서 쵸핑이 수행되고 일정 시간이 경과한 후에 샘플링 클럭 신호(SC)에 응답하여 샘플링이 수행된다. 따라서, 아날로그-디지털 변환기(ADC)가 샘플링을 수행할 때, 쵸핑에 의한 과도 응답이 반영되지 않을 수 있다.
도 15a는 통상적인 신호 처리기(SP)의 각 구성 요소들에서 발생하는 1/f 노이즈의 주파수 응답을 보여준다. 도 15b는 신호 처리기(SP)의 연산 증폭기들(CAP1~CAP5)의 극을 변환하는 쵸핑 동작에 의해 변화된 1/f 노이즈의 주파수 응답을 보여준다. 도 15a 및 도 15b를 참조하면, 1/f 노이즈의 중심 주파수(FC)는 쵸핑에 의해 고주파 대역으로 이동한다. 예시적으로, 중심 주파수(FC)는 연산 증폭기들(CAP1~CAP5)에 공급되는 클럭 신호들(CLK1~CLK5)의 주파수 또는 이 주파수의 하모닉(harmonic) 주파수로 이동할 수 있다.
연산 증폭기들(CAP1~CAP5)에 공급되는 클럭 신호들(CLK1~CLK5)의 주파수가 저대역 통과 필터(LPF)의 통과 대역보다 높게 설정되면, 1/f 노이즈는 저대역 통과 필터에 의해 제거된다. 따라서, 1/f 노이즈의 간섭이 발생하지 않고, 이득 증폭기(GA)의 이득이 높아질 수 있다.
도 16은 본 발명의 다른 실시 예에 따른 전하 증폭기(CA')를 보여준다. 도 16을 참조하면, 전하 증폭기(CA')는 증폭부(AU), 포화 검출부(SD), 그리고 커패시턴스 제어부(CC)를 포함한다.
피드백 커패시터(CFB')가 가변 커패시터로 제공되는 것을 제외하면, 증폭부(AU)는 도 6을 참조하여 설명된 전하 증폭기(CA)와 동일한 구조를 가질 수 있다.
포화 검출부(SD)는 증폭부(AU)의 출력 신호를 수신하고, 증폭부(AU)의 연산 증폭기(AP1)가 포화되는지를 검출할 수 있다. 포화 검출부(SD)는 논리곱 로직(AND), 그리고 제 1 및 제 2 비교기들(CP1, CP2)을 포함한다.
제 1 비교기(CP1)는 전하 증폭부(AU)의 출력 신호를 하이 레벨 포화 전압(VSATH)과 비교할 수 있다. 하이 레벨 포화 전압(VSATH)은 연산 증폭기(AP1)가 하이 레벨로 포화되었을 때 출력하는 전압일 수 있다. 전하 증폭부(AU)의 출력 전압이 하이 레벨 포화 전압(VSATH)보다 낮으면, 제 1 비교기(CP1)는 로직 로우를 출력할 수 있다. 전하 증폭부(AU)의 출력 전압이 하이 레벨 포화 전압(VSATH)에 도달하면, 제 1 비교기(CP1)는 로직 하이를 출력할 수 있다.
제 2 비교기(CP2)는 전하 증폭부(AU)의 출력 신호를 로우 레벨 포화 전압(VSATL)과 비교할 수 있다. 로우 레벨 포화 전압(VSATL)은 연산 증폭기(AP1)가 로우 레벨로 포화되었을 때 출력하는 전압일 수 있다. 전하 증폭부(AU)의 출력 전압이 로우 레벨 포화 전압(VSATL)보다 낮으면, 제 2 비교기(CP2)는 로직 로우를 출력할 수 있다. 전하 증폭부(AU)의 출력 전압이 로우 레벨 포화 전압(VSATL)에 도달하면, 제 2 비교기(CP2)는 로직 하이를 출력할 수 있다.
논리곱 로직(AND)은 제 1 및 제 2 비교기들(AP1, AP2)의 논리곱을 연산하고, 연산 결과를 출력할 수 있다.
연산 증폭기(AP1)가 포화되지 않은 경우, 제 1 비교기(CP1)는 로직 로우를 출력하고, 제 2 비교기(CP2)는 로직 하이를 출력한다. 이때, 논리곱 로직(AND)은 로직 로우를 출력할 수 있다.
연산증폭기(AP1)가 포화된 경우, 제 1 비교기(CP1)는 로직 하이를 출력하고, 제 2 비교기(CP2)는 로직 하이를 출력한다. 이때, 논리곱 로직(AND)은 로직 하이를 출력할 수 있다.
즉, 포화 검출부(SD)는 연산 증폭기(AP1)가 포화됨을 가리키는 포화 플래그 신호(SF)를 출력할 수 있다. 포화 검출부(SD)는 연산 증폭기(AP1)가 포화될 때 로직 하이를 갖고, 연산 증폭기(AP1)가 포화되지 않을 때 로직 로우를 갖는 포화 플래그 신호(SF)를 출력할 수 있다.
커패시턴스 제어부(CC)는 포화 검출부(SD)로부터 포화 플래그 신호(SF)를 수신한다. 수신된 포화 플래그 신호(SF)에 응답하여, 커패시턴스 제어기(CC)는 증폭부(AU)의 피드백 커패시터(CFB')의 커패시턴스를 제어할 수 있다. 예를 들어, 커패시턴스 제어기(CC)는 연산 증폭기(AP1)가 포화됨을 가리키는 포화 플래그 신호(SF)에 응답하여, 피드백 커패시터(CFB')의 커패시턴스를 증가시킬 수 있다. 피드백 커패시터(CFB')의 커패시턴스가 증가되면, 전하 증폭부(AU)의 증폭율이 감소하고, 연산 증폭기(AP1)의 포화 상태가 해제될 수 있다.
도 17은 도 16의 전하 증폭기(CA')의 동작 방법을 보여주는 순서도이다. 도 16 및 도 17을 참조하면, S110 단계에서, 전하 증폭기(CA'), 더 상세하게는 터치 감지 장치(100, 도 1 참조)에 전원이 공급된다.
S120 단계에서, 커패시턴스 제어부(CC)는 피드백 커패시터(CFB')의 커패시턴스를 기본값으로 선택할 수 있다. 기본값은 미리 정해진 값일 수 있다.
S130 단계에서, 커패시턴스 제어부(CC)는 포화 플래그 신호(SF)가 활성화되는지 판별한다. 포화 플래그 신호(SF)가 활성화되면, 즉 연산 증폭기(AP1)가 포화되면, S140 단계에서, 커패시턴스 제어부(CC)는 피드백 커패시터(CFB)의 커패시턴스를 증가시킨다. 포화 플래그 신호(SF)가 비활성 상태이면, 피드백 커패시터(CFB)의 커패시턴스는 증가되지 않는다.
S150 단계에서, 포화 플래그 신호(SF)가 비활성화된 후 기준 시간이 경과했는지 판별된다. 포화 플래그 신호(SF)가 비활성화된 후 기준 시간이 경과하면, S160 단계에서, 피드백 커패시턴스가 감소되거나 기본 피드백 커패시턴스가 선택된다. 기준 시간의 경과를 체크하기 위하여, 커패시턴스 제어부(CC)는 타이머를 내장하거나 외부로부터 시간 정보를 수신할 수 있다.
S170 단계에서, 전원이 오프되면 동작이 종료된다. 전원이 오프되지 않으면, S130 단계가 다시 수행된다.
커패시턴스 제어부(CC)는 포화 플래그 신호(CF)에 응답하여 피드백 커패시터(CFB')의 커패시턴스를 조절할 수 있다. 예를 들어, 연산 증폭기(AP1)가 포화된 경우, 커패시턴스 제어부(CC)는 S130 단계 및 S140 단계를 반복적으로 수행함으로써, 연산 증폭기(AP1)의 포화 상태가 해제될 때까지 피드백 커패시터(CFB')의 커패시턴스를 단계적으로 증가시킬 수 있다. 연산 증폭기(AP1)의 포화 상태가 해제되면, 포화 플래그 신호(SF)는 비활성화되고, 피드백 커패시터(CFB')의 커패시턴스는 유지될 수 있다.
포화 플래그 신호(SF)가 비활성화된 후 기준 시간이 증가하면, 커패시턴스 제어부(CC)는 피드백 커패시터(CFB')의 커패시턴스를 증가시키거나 기본 피드백 커패시턴스를 선택할 수 있다.
이 실시 예에 따르면, 전하 증폭부(AU')에 노이즈가 유입되어 연산 증폭기(AP1)가 포화된 경우, 피드백 커패시터(CFB)의 커패시턴스가 조절되어 연산 증폭기(AP1)의 포화 상태가 해제된다. 포화 플래그 신호(SF)가 비활성화된 후 일정 시간이 경과하면 피드백 커패시터(CFB')의 커패시턴스가 감소되거나 기본 피드백 커패시턴스가 선택됨으로써, 노이즈가 제거된 경우에 전하 증폭부(AU')의 증폭율이 복원된다. 따라서, 외부 노이즈에 강한 전하 증폭기(CA')가 제공된다.
도 18은 본 발명의 다른 실시 예에 따른 전하 증폭기(CA'')를 보여준다. 도 17의 전하 증폭기(CA')와 비교하면, 전하 증폭기(CA'')는 노이즈 검출부(ND)를 더 포함한다.
노이즈 검출부(ND)는 증폭부(AU)의 출력 신호로부터 노이즈를 검출할 수 있다. 증폭부(AU)의 출력 신호에서 노이즈가 검출되면, 노이즈 검출부(ND)는 노이즈 플래그 신호(NF)를 활성화할 수 있다. 노이즈 플래그 신호(NF)는 커패시턴스 제어부(CC)로 전달된다.
커패시턴스 제어부(CC)는 포화 플래그 신호(SF) 및 노이즈 플래그 신호(NF)에 기반하여, 피드백 커패시터(CFB)의 커패시턴스를 조절할 수 있다.
도 19는 도 18의 전하 증폭기(CA'')의 동작 방법을 보여주는 순서도이다. 도 18 및 도 19를 참조하면, S210 단계에서, 전원이 공급된다.
S220 단계에서, 피드백 커패시터(CFB')의 커패시턴스가 기본값으로 선택된다.
S230 단계에서, 노이즈 플래그 신호(NF)가 활성화되는지 판별된다. 노이즈 플래그 신호(NF)가 활성화되지 않으면, S240 단계에서 피드백 커패시터(CFB')의 커패시턴스가 기본값으로 선택된다. 노이즈 플래그 신호(NF)가 활성화되면, S250 단계가 수행된다.
S250 단계에서, 포화 플래그 신호(SF)가 활성화되는지 판별된다. 포화 플래그 신호(SF)가 활성화되면, S260계에서, 피드백 커패시터(CFB')의 커패시턴스가 증가된다.
S270 단계에서, 전원이 오프되면 동작이 종료된다. 전원이 오프되지 않으면, S230 단계가 다시 수행된다.
이 실시 예에 따르면, 전하 증폭기(CA'')는 노이즈 검출부(ND)를 이용하여 노이즈를 검출한다. 노이즈가 검출되고, 연산 증폭기(AP1)가 포화되면, 피드백 커패시터(CFB')의 커패시턴스가 감소되어, 연산 증폭기(AP1)의 포화 상태가 해제된다. 노이즈가 제거되어 노이즈 플래그 신호(NF)가 비활성화되면, 피드백 커패시터(CFB')의 커패시턴스가 기본값으로 선택된다. 즉, 노이즈 검출부(ND)를 채용함으로써, 노이즈가 제거되면 증폭부(AU)의 증폭율이 기본값으로 복원된다.
도 20은 본 발명의 다른 실시 예에 따른 터치 감지기(120')를 보여주는 블록도이다. 도 20을 참조하면, 터치 감지기(120')는 구동 회로(121), 감지 회로(123'), 그리고 제어 및 처리 회로(125)를 포함한다.
도 3을 참조하여 설명된 터치 감지기(120)와 비교하면, 터치 감지기(120')의 감지 회로(123')는 커패시턴스 제어부(129)를 더 포함한다.
커패시턴스 제어부(129)는 도 16 내지 도 19를 참조하여 설명된 바와 같이, 전하 증폭기(CA' 또는 CA'')의 피드백 커패시터(CFB')의 커패시턴스를 제어하도록 구성될 수 있다. 예를 들어, 커패시턴스 제어부(129)는 감지 회로(123')의 복수의 감지부들(S_1~S_m)의 전하 증폭기들(CA' 또는 CA'')의 피드백 커패시터들(CFB')의 커패시턴스들을 공통적으로 제어할 수 있다.
즉, 도 16 내지 도 19를 참조하여 설명된 바와 같이, 복수의 감지부들(S_1~S_m)의 피드백 커패시터들(CFB')의 커패시턴스들은 각각 독립적으로 제어될 수 있고, 도 20에 도시된 바와 같이 복수의 감지부들(S_1~S_m)의 피드백 커패시터들(CFB')의 커패시턴스들은 공통으로 제어될 수 있다.
도 21은 본 발명의 다른 실시 예에 따른 터치 감지기(120'')를 보여주는 블록도이다. 도 21을 참조하면, 터치 감지기(120'')는 구동 회로(121), 감지 회로(123), 그리고 제어 및 처리 회로(125')를 포함한다.
도 3을 참조하여 설명된 터치 감지기(120)와 비교하면, 터치 감지기(120')의 제어 및 처리 회로(125')는 커패시턴스 제어부(129)를 더 포함한다.
커패시턴스 제어부(129)는 복수의 감지부들(S_1~S_m)의 피드백 커패시터들(CFB')의 커패시턴스들을 각각 독립적으로 제어할 수 있고, 복수의 감지부들(S_1~S_m)의 피드백 커패시터들(CFB')의 커패시턴스들을 공통으로 제어될 수 있다.
도 16 내지 도 20을 참조하여 설명된 바와 같이, 커패시턴스 제어부(129)는 감지 회로(123 또는 123')에 제공될 수 있고, 도 21을 참조하여 설명된 바와 같이 커패시턴스 제어부(129)는 제어 및 처리 회로(125')에 제공될 수 있다. 커패시턴스 제어부(129)가 제공되는 위치는 한정되지 않는다.
도 22는 본 발명의 실시 예에 따른 모바일 장치(1000)를 보여주는 블록도이다. 도 22를 참조하면, 모바일 장치(1000)는 어플리케이션 프로세서(1100), 메모리(1200), 스토리지(1300), 모뎀(1400), 사용자 인터페이스(1500), 터치 패널(1610) 및 터치 감지기(1620), 그리고 표시 패널(1710) 및 표시 구동기(1720)를 포함한다.
어플리케이션 프로세서(1100)는 모바일 장치(1000)의 제반 동작을 제어하고, 논리 연산을 수행할 수 있다.
메모리(1200)는 어플리케이션 프로세서(1100)의 동작 메모리일 수 있다. 메모리(1200)는 랜덤 액세스 메모리(RAM)를 포함할 수 있다. 메모리(1200)는 PRAM, MRAM, RRAM, FRAM, 플래시 메모리 등과 같은 불휘발성 메모리, 또는 DRAM, SDRAM 등과 같은 휘발성 메모리를 포함할 수 있다.
스토리지(1300)는 모바일 장치(1000)의 보조 저장소일 수 잇다. 스토리지(1300)는 불휘발성 메모리를 포함할 수 있다. 스토리지(1300)는 플래시 메모리, MRAM, PRAM, FRAM, RRAM 등과 같은 불휘발성 메모리를 포함할 수 있다. 스토리지(1300)는 하드 디스크 드라이브(HDD)를 포함할 수 있다.
메모리(1200) 및 스토리지(1300)가 동일한 종류의 불휘발성 메모리로 구성되는 경우, 메모리(1200) 및 스토리지(1300)는 하나의 구성 요소로 통합될 수 있다.
모뎀(1400)은 어플리케이션 프로세서(1100)의 제어에 따라 외부와 유선 또는 무선 통신을 수행할 수 있다. 모뎀(1400)은 WiFi, LTE, CDMA, GSM, WiMax, NFC, 블루투스 등과 같은 무선 통신 표준, 또는 USB, Firewire, PCI, SATA, Ethernet 등과 같은 유선 통신 표준에 따라 통신을 수행할 수 있다.
사용자 인터페이스(1500)는 어플리케이션 프로세서(1100)의 제어에 따라 사용자와 신호를 교환할 수 있다. 사용자 인터페이스(1500)는 키보드, 버튼, 마이크, 카메라 등과 같은 사용자 입력 인터페이스, 또는 스피커, 모터, 램프 등과 같은 사용자 출력 인터페이스를 포함할 수 있다.
터치 패널(1610) 및 터치 감지기(1620)는 도 1 내지 도 20을 참조하여 설명된 터치 패널(110) 및 터치 감지기(120)에 대응할 수 있다. 터치 패널(1610) 및 터치 감지기(1620)는 사용자 인터페이스(1500)에 포함될 수 있다.
표시 패널(1710) 및 표시 구동기(1720)는 LCD, AMOLED 등과 같은 표시 패널과 이를 구동하도록 구성되는 구동기일 수 있다. 표시 패널(1710) 및 표시 구동기(1720)는 사용자 인터페이스(1500)에 포함될 수 있다.
터치 패널(1610) 및 표시 패널(1710)은 다층 구조로 구성될 수 있다. 예를 들어, 터치 패널(1610)은 표시 패널(1710)의 위에 형성될 수 있다.
터치 패널(1610) 및 표시 패널(1710)은 단층 구조로 구성될 수 있다. 예를 들어, 터치 패널(1610) 및 표시 패널(1710)은 하나의 기판에 형성될 수 있다.
본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위와 기술적 사상에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능하다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
100; 터치 감지 장치
110; 터치 패널
120, 120', 120''; 터치 감지기
111; 터치 영역
113; 제 1 도전 라인들
115; 제 2 도전 라인들
DL; 구동 라인들
SL; 감지 라인들
121; 구동 회로
123, 123'; 감지 회로
125, 125'; 제어 및 처리 회로
110; 터치 패널
120, 120', 120''; 터치 감지기
111; 터치 영역
113; 제 1 도전 라인들
115; 제 2 도전 라인들
DL; 구동 라인들
SL; 감지 라인들
121; 구동 회로
123, 123'; 감지 회로
125, 125'; 제어 및 처리 회로
Claims (20)
- 터치 패널; 그리고
상기 터치 패널을 제어하고, 상기 터치 패널을 통해 터치를 감지하도록 구성되는 터치 감지기를 포함하고,
상기 터치 감지기는 복수의 감지 라인들을 통해 상기 터치 패널과 각각 연결되는 복수의 감지부들을 포함하고,
상기 복수의 감지부들 각각은 클럭 신호에 응답하여 극이 변화하는 연산 증폭기를 포함하는 터치 감지 장치. - 제 1 항에 있어서,
상기 연산 증폭기는,
클럭 신호의 제 1 엣지에 응답하여 제 1 입력 신호의 제 2 입력 신호의 차이를 검출하여 제 1 검출 신호를 출력하고, 상기 클럭 신호의 제 2 엣지에 응답하여 상기 제 2 입력 신호와 상기 제 1 입력 신호의 차이를 검출하여 제 2 검출 신호를 출력하도록 구성되는 차동 입력부;
상기 클럭 신호의 제 1 엣지에 응답하여 상기 제 1 검출 신호를 증폭하여 제 1 증폭 신호를 출력하고, 상기 클럭 신호의 제 2 엣지에 응답하여 상기 제 2 검출 신호를 증폭하여 제 2 증폭 신호를 출력하도록 구성되는 증폭부; 그리고
상기 클럭 신호의 제 1 엣지에 응답하여 상기 제 1 증폭 신호를 출력하고, 상기 클럭 신호의 제 2 엣지에 응답하여 상기 제 2 증폭 신호를 출력하도록 구성되는 출력부를 포함하는 터치 감지 장치. - 제 2 항에 있어서,
상기 복수의 감지부들 각각은,
감지 라인을 통해 수신되는 전류 신호를 전압 신호로 변환하여 출력하는 전하 증폭기;
상기 전하 증폭기의 출력 신호를 변조하도록 구성되는 변조기;
상기 변조기의 출력 신호를 필터링하는 저대역 통과 필터;
상기 저대역 통과 필터의 출력 신호를 증폭하는 이득 증폭기; 그리고
샘플링 클럭 신호에 응답하여 상기 이득 증폭기의 출력 신호를 샘플링하는 아날로그-디지털 변환기를 포함하고,
상기 연산 증폭기는 상기 변조기, 저대역 통과 필터, 그리고 이득 증폭기 중 적어도 하나에 제공되는 터치 감지 장치. - 제 3 항에 있어서,
상기 변조기는,
상기 전하 증폭기의 출력 신호를 전달하는 전압 폴로어(voltage follower)를 형성하고, 제 1 클럭 신호에 응답하여 동작하는 제 1 연산 증폭기;
상기 전하 증폭기의 출력 신호를 반전하여 출력하는 반전기를 형성하고, 제 2 클럭 신호에 응답하여 동작하는 제 2 연산 증폭기; 그리고
복호 클럭 신호에 응답하여 상기 제 1 연산 증폭기의 출력과 상기 제 2 연산 증폭기의 출력 중 하나를 선택하여 출력하는 멀티플렉서를 포함하는 터치 감지 장치. - 제 4 항에 있어서,
상기 터치 감지기는 복수의 구동 라인들을 통해 상기 터치 패널과 연결되는 구동 회로를 더 포함하고,
상기 구동 회로는 상기 복수의 구동 라인들에 일련의 펄스들을 포함하는 펄스 신호를 출력하도록 구성되는 터치 감지 장치. - 제 5 항에 있어서,
상기 복호 클럭 신호는 상기 펄스 신호와 동일한 주기 및 듀티비(duty ratio)를 갖는 터치 감지 장치. - 제 4 항에 있어서,
상기 제 1 및 제 2 클럭 신호는 상기 복호 클럭 신호의 두 배의 주기 및 듀티비를 갖고, 상기 복호 클럭 신호에 동기되는 터치 감지 장치. - 제 4 항에 있어서,
상기 복호 클럭 신호는 상기 제 1 클럭 신호가 천이하지 않고 일정 레벨을 유지할 때 제 1 엣지를 갖고, 상기 제 2 클럭 신호가 천이하지 않고 일정 레벨을 유지할 때 제 2 엣지를 갖는 터치 감지 장치. - 제 4 항에 있어서,
상기 복호 클럭 신호는 상기 제 1 클럭 신호가 천이한 후 제 1 시간이 경과한 후에 제 1 엣지를 갖고, 상기 제 2 클럭 신호가 천이한 후 제 2 시간이 경과한 훙 제 2 엣지를 갖는 터치 감지 장치. - 제 3 항에 있어서,
상기 저대역 통과 필터는,
제 3 클럭 신호에 응답하여 동작하는 제 3 연산 증폭기를 포함하고, 상기 멀티플렉서의 출력 신호를 필터링하는 제 1 저대역 통과 필터; 그리고
제 4 클럭 신호에 응답하여 동작하는 제 4 연산 증폭기를 포함하고, 상기 제 1 저대역 통과 필터의 출력 신호를 필터링하는 제 2 저대역 통과 필터를 더 포함하는 터치 감지 장치. - 제 10 항에 있어서,
상기 제 4 클럭 신호는 상기 샘플링 클럭 신호에 동기되는 터치 감지 장치. - 제 10 항에 있어서,
상기 아날로그-디지털 변환기는 상기 제 4 클럭 신호가 천이하고 일정 시간이 경과한 후에 샘플링을 수행하도록 구성되는 터치 감지 장치. - 제 3 항에 있어서,
상기 이득 증폭기는,
입력 저항 및 피드백 저항의 저항비에 따라 입력 신호를 증폭하고, 제 5 클럭 신호에 응답하여 동작하는 제 5 연산 증폭기를 포함하고,
상기 아날로그-디지털 변환기는 상기 제 5 클럭 신호가 천이하고 일정 시간이 경과한 후에 샘플링을 수행하도록 구성되는 터치 감지 장치. - 제 3 항에 있어서,
상기 전하 증폭기는,
감지 라인, 피드백 저항 및 피드백 커패시터와 연결되는 연산 증폭기를 포함하고,
상기 복수의 감지부들 각각은,
상기 전하 증폭기가 포화되는지를 검출하여 포화 플래그 신호를 출력하는 포화 검출기를 더 포함하는 터치 감지 장치. - 제 14 항에 있어서,
상기 복수의 감지부들 각각은,
상기 포화 플래그 신호에 응답하여 상기 피드백 커패시터의 커패시턴스를 조절하도록 구성되는 커패시턴스 제어기를 더 포함하는 터치 감지 장치. - 제 14 항에 있어서,
상기 포화 플래그 신호에 응답하여 상기 복수의 감지부들의 전하 증폭기들의 피드백 커패시터들의 커패시턴스들을 조절하도록 구성되는 커패시턴스 제어기를 더 포함하는 터치 감지 장치. - 제 14 항에 있어서,
상기 복수의 감지부들 각각은,
상기 전하 증폭기의 출력 신호로부터 노이즈를 검출하여 노이즈 플래그 신호를 출력하는 노이즈 검출기를 더 포함하는 터치 감지 장치. - 제 17 항에 있어서,
상기 전하 증폭기의 피드백 커패시터의 커패시턴스는 상기 포화 플래그 신호 및 노이즈 플래그 신호에 응답하여 조절되는 터치 감지 장치. - 클럭 신호의 제 1 엣지에 응답하여 제 1 입력 신호의 제 2 입력 신호의 차이를 검출하여 제 1 검출 신호를 출력하고, 상기 클럭 신호의 제 2 엣지에 응답하여 상기 제 2 입력 신호와 상기 제 1 입력 신호의 차이를 검출하여 제 2 검출 신호를 출력하도록 구성되는 차동 입력부;
상기 클럭 신호의 제 1 엣지에 응답하여 상기 제 1 검출 신호를 증폭하여 제 1 증폭 신호를 출력하고, 상기 클럭 신호의 제 2 엣지에 응답하여 상기 제 2 검출 신호를 증폭하여 제 2 증폭 신호를 출력하도록 구성되는 증폭부; 그리고
상기 클럭 신호의 제 1 엣지에 응답하여 상기 제 1 증폭 신호를 출력하고, 상기 클럭 신호의 제 2 엣지에 응답하여 상기 제 2 증폭 신호를 출력하도록 구성되는 출력부를 포함하는 연산 증폭기. - 터치 패널; 그리고
상기 터치 패널을 제어하고, 상기 터치 패널을 통해 터치를 감지하도록 구성되는 터치 감지기를 포함하고,
상기 터치 감지기는 복수의 감지 라인들을 통해 상기 터치 패널과 각각 연결되는 복수의 감지부들을 포함하고,
상기 복수의 감지부들 각각은,
감지 라인을 통해 수신되는 전류 신호를 전압 신호로 변환하여 출력하는 전하 증폭기;
상기 전하 증폭기의 출력 신호를 변조하도록 구성되는 변조기;
상기 변조기의 출력 신호를 필터링하는 저대역 통과 필터;
상기 저대역 통과 필터의 출력 신호를 증폭하는 이득 증폭기;
샘플링 클럭 신호에 응답하여 상기 이득 증폭기의 출력 신호를 샘플링하는 아날로그-디지털 변환기;
상기 전하 증폭기의 출력 신호를 수신하고, 상기 전하 증폭기가 포화하는지를 검출하여 포화 플래그 신호를 출력하도록 구성되는 포화 검출기; 그리고
상기 포화 플래그 신호에 응답하여, 상기 전하 증폭기의 증폭율을 조절하도록 구성되는 제어기를 포함하는 터치 감지 장치.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130019824A KR20140108363A (ko) | 2013-02-25 | 2013-02-25 | 연산 증폭기 및 연산 증폭기를 포함하는 터치 감지 장치 |
| TW102143131A TW201433956A (zh) | 2013-02-25 | 2013-11-27 | 運算放大器以及包含該運算放大器的觸碰感測裝置 |
| US14/135,115 US20140240278A1 (en) | 2013-02-25 | 2013-12-19 | Operational amplifier and touch sensing apparatus including the same |
| DE102014102149.5A DE102014102149A1 (de) | 2013-02-25 | 2014-02-20 | Operationsverstärker und berührungsempfindliche Vorrichtung mit demselben |
| CN201410064559.0A CN104007884A (zh) | 2013-02-25 | 2014-02-25 | 运算放大器和包括该运算放大器的触摸感测装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130019824A KR20140108363A (ko) | 2013-02-25 | 2013-02-25 | 연산 증폭기 및 연산 증폭기를 포함하는 터치 감지 장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20140108363A true KR20140108363A (ko) | 2014-09-11 |
Family
ID=51349625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130019824A KR20140108363A (ko) | 2013-02-25 | 2013-02-25 | 연산 증폭기 및 연산 증폭기를 포함하는 터치 감지 장치 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20140240278A1 (ko) |
| KR (1) | KR20140108363A (ko) |
| CN (1) | CN104007884A (ko) |
| DE (1) | DE102014102149A1 (ko) |
| TW (1) | TW201433956A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180083364A (ko) * | 2015-11-10 | 2018-07-20 | 퀘리타우, 인크. | 내부 임피던스 매칭을 가진 펄스 전류 소스 |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI628576B (zh) * | 2013-06-03 | 2018-07-01 | 蕭景中 | 主動式電容觸控裝置 |
| US20160117035A1 (en) * | 2013-06-05 | 2016-04-28 | Nissha Printing, Co., Ltd. | Pressure Detection Device and Input Device |
| US9886142B2 (en) * | 2013-12-03 | 2018-02-06 | Pixart Imaging Inc. | Capacitive touch sensing system |
| US20160370946A1 (en) * | 2014-03-12 | 2016-12-22 | Sharp Kabushiki Kaisha | Signal processing system, touch panel system, and electronic device |
| US9710118B2 (en) | 2014-09-04 | 2017-07-18 | Samsung Electronics Co., Ltd. | Semiconductor device and semiconductor system for producing noise differences between points of time |
| CN104717166B (zh) * | 2015-03-12 | 2017-11-28 | 华中科技大学 | 一种基于滤波调制器的fsk调制系统 |
| CN110286787B (zh) * | 2015-04-07 | 2023-08-04 | 原相科技股份有限公司 | 用于触控面板的控制晶片及其运作方法 |
| US10042463B2 (en) * | 2016-01-28 | 2018-08-07 | Novatek Microelectronics Corp. | Touch sensing circuit and a signal demodulating method |
| JP6606024B2 (ja) * | 2016-06-28 | 2019-11-13 | ルネサスエレクトロニクス株式会社 | 半導体装置及び位置検出装置 |
| CN107659289B (zh) * | 2016-07-25 | 2020-12-11 | 原相科技股份有限公司 | 使用于电容感测之类比前端电路的可程序化带通滤波电路 |
| CN106023899B (zh) * | 2016-08-05 | 2019-01-22 | 京东方科技集团股份有限公司 | 有机发光二极管显示装置及检测其驱动电流的电路与方法 |
| US10535651B2 (en) | 2016-10-12 | 2020-01-14 | Mediatek Inc. | Impedance circuit with poly-resistor |
| US10510823B2 (en) | 2016-10-12 | 2019-12-17 | Mediatek Inc. | Impedance circuit with poly-resistor |
| TWI640912B (zh) * | 2016-10-24 | 2018-11-11 | 瑞鼎科技股份有限公司 | 應用於互電容觸控面板的互電容觸控感測電路及雜訊抑制方法 |
| US10461702B2 (en) * | 2017-04-19 | 2019-10-29 | Mediatek Inc. | Amplifier circuit having poly resistor with biased depletion region |
| US20190187828A1 (en) * | 2017-12-15 | 2019-06-20 | Texas Instruments Incorporated | Location detection for a touch system |
| CN109445628B (zh) * | 2018-10-17 | 2019-09-27 | 湖南锐阳电子科技有限公司 | 大尺寸电容触控屏的读出电路及其大尺寸电容触控屏 |
| CN109768792B (zh) * | 2019-03-14 | 2024-05-10 | 上海菱沃铂智能技术有限公司 | 一种电容触摸按键抗干扰检测装置及方法 |
| WO2021128209A1 (zh) * | 2019-12-26 | 2021-07-01 | 深圳市汇顶科技股份有限公司 | 电容检测电路、触控芯片和电子设备 |
| US11079878B1 (en) * | 2020-03-31 | 2021-08-03 | Apple Inc. | Noise mitigation touch sensing circuit |
| CN111782087A (zh) * | 2020-08-04 | 2020-10-16 | Oppo广东移动通信有限公司 | 触控组件及显示装置、电子设备 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6621487B2 (en) * | 2000-07-25 | 2003-09-16 | Rohm Co., Ltd. | Circuit for generating touch detection signals, locator device and a method of generating touch detection signals |
| US6307430B1 (en) * | 2000-10-02 | 2001-10-23 | Cirrus Logic, Inc. | Noise reduction technique in chopper stabilized amplifier |
| WO2007058011A1 (ja) * | 2005-11-21 | 2007-05-24 | Matsushita Electric Industrial Co., Ltd. | 全差動型比較器及び全差動型増幅回路 |
| JP5252454B2 (ja) * | 2009-06-30 | 2013-07-31 | 株式会社ジャパンディスプレイウェスト | 接触検出装置、および、タッチセンサ機能を有する表示装置 |
| US8363021B2 (en) * | 2009-09-11 | 2013-01-29 | Apple Inc. | Method to compensate for the frequency dependence of sense signal preprocessing |
| US8970506B2 (en) * | 2009-09-11 | 2015-03-03 | Apple Inc. | Power management for touch controller |
| US7863966B1 (en) * | 2009-09-17 | 2011-01-04 | Himax Technologies Limited | Readout circuit for touch panel |
| TWI507949B (zh) * | 2010-02-08 | 2015-11-11 | Novatek Microelectronics Corp | 觸控感測系統、電容感測電路及電容感測方法 |
| GB201006212D0 (en) * | 2010-04-14 | 2010-06-02 | Rolls Royce Goodrich Engine Co | A signal processing circuit |
| JP2011257831A (ja) * | 2010-06-07 | 2011-12-22 | Panasonic Corp | タッチパネル装置 |
| US8599166B2 (en) * | 2010-08-27 | 2013-12-03 | Freescale Semiconductor, Inc. | Touch sensor controller for driving a touch sensor shield |
| CN102455812B (zh) * | 2010-10-29 | 2014-01-08 | 矽统科技股份有限公司 | 触碰显示装置 |
| TWI443560B (zh) * | 2011-01-04 | 2014-07-01 | Raydium Semiconductor Corp | 觸控感測裝置 |
| US9857921B2 (en) * | 2011-05-13 | 2018-01-02 | Synaptics Incorporated | Input signal correction architecture |
| KR20130019824A (ko) | 2011-08-18 | 2013-02-27 | 현대자동차주식회사 | Ｐｖｄ 코팅 작업방법 |
| KR101915259B1 (ko) * | 2011-09-09 | 2018-11-05 | 삼성전자 주식회사 | 터치 스크린 센서 집적 회로, 이의 동작 방법, 및 이를 포함하는 시스템 |
| CN102495701B (zh) * | 2011-11-16 | 2014-12-10 | 敦泰科技有限公司 | 一种电容触摸屏的触摸检测方法和触摸检测装置 |
| US20130265242A1 (en) * | 2012-04-09 | 2013-10-10 | Peter W. Richards | Touch sensor common mode noise recovery |
| US8982093B2 (en) * | 2012-12-20 | 2015-03-17 | Broadcom Corporation | Capacitive touch sensing system with interference rejection |
-
2013
- 2013-02-25 KR KR1020130019824A patent/KR20140108363A/ko not_active Application Discontinuation
- 2013-11-27 TW TW102143131A patent/TW201433956A/zh unknown
- 2013-12-19 US US14/135,115 patent/US20140240278A1/en not_active Abandoned
-
2014
- 2014-02-20 DE DE102014102149.5A patent/DE102014102149A1/de not_active Withdrawn
- 2014-02-25 CN CN201410064559.0A patent/CN104007884A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180083364A (ko) * | 2015-11-10 | 2018-07-20 | 퀘리타우, 인크. | 내부 임피던스 매칭을 가진 펄스 전류 소스 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104007884A (zh) | 2014-08-27 |
| TW201433956A (zh) | 2014-09-01 |
| DE102014102149A1 (de) | 2014-08-28 |
| US20140240278A1 (en) | 2014-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20140108363A (ko) | 연산 증폭기 및 연산 증폭기를 포함하는 터치 감지 장치 | |
| US9195342B2 (en) | Touch screen sensor integrated circuits, methods of operating the same, and systems having the touch screen sensor integrated circuits | |
| US10627436B2 (en) | Capacitance sensing circuits | |
| US9329613B2 (en) | Power efficiency improvement of an audio amplifier by adaptive control of a charge pump | |
| US9524056B2 (en) | Capacitive voltage information sensing circuit and related anti-noise touch circuit | |
| US10790822B2 (en) | Switching arrangement and method for a capacitive sensor | |
| US9710118B2 (en) | Semiconductor device and semiconductor system for producing noise differences between points of time | |
| JP4729477B2 (ja) | 物体検出 | |
| KR102452620B1 (ko) | 터치 검출을 위한 장치 및 방법 | |
| CN112073056A (zh) | 磁通门磁传感器读出设备 | |
| KR102419658B1 (ko) | 전자 기기 및 이의 제어 방법, 장치, 판독 가능한 저장 매체 | |
| US11755148B2 (en) | Touch detection method, touch detection circuit, touch chip and electronic device | |
| WO2012045233A1 (zh) | 具有抗电磁干扰能力的电容感测电路 | |
| TW201617819A (zh) | 電容觸控系統及其選頻方法 | |
| US9461635B2 (en) | Signal processing circuit | |
| TWI552529B (zh) | 解調電路及使用其的無線充電裝置 | |
| JP2015132506A (ja) | 静電容量検出回路及び入力デバイス | |
| US10488973B2 (en) | Semiconductor device, position detection device, and control method of semiconductor device | |
| WO2013095432A1 (en) | Low power squelch circuit | |
| JP2011113188A (ja) | 静電容量型タッチパネルの信号処理回路 | |
| US6535724B1 (en) | Receiver portion of a telephone | |
| EP2847868A1 (en) | Inverter-and-switched-capacitor-based squelch detector apparatus and method | |
| JP2015115881A (ja) | 差動増幅回路およびマイクアンプシステム | |
| US11235970B1 (en) | Overload recovery optimization in microelectromechanical system application specific integrated circuit | |
| JP4582463B2 (ja) | 接近センサー装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |