KR20140104715A - 반도체 방열판의 제조방법. - Google Patents

Abstract

본 발명은 반도체 방열판의 제조방법에 관한 것으로, 이러한 방법은 구리 금속판으로 베이스기재를 성형하는 성형단계와; 상기 성형단계에서 성형된 베이스기재의 표면에 무전해도금에 의하여 니켈이 혼합된 혼합금속을 도포하여 니켈도막을 형성하는 니켈도막형성단계; 및 상기 니켈도막형성단계 후에 상기 니켈도막의 표면에 열전도성 유기물질을 도포하여 유기피막을 형성하는 유기피막형성단계가 포함된다, 이와 같은 방법에 의하여 형성되는 니켈도막에 의하여 표면경도가 증가하여 흠집이 발생되는 것을 억제하고, 표면에는 레이저 마킹 작업이 선명하게 이루어지며, 또한 표면 세척을 용이하게 할 수 있게 되는 효과가 발생하게 된다.

Description

반도체 방열판의 제조방법.{METHOD OF MANUFACTURING HEAT SPREADER FOR SEMICONDUCTOR}

본 발명은 반도체에 사용하는 방열판의 제조방법에 관한 것으로, 더욱 상세하게는 경도가 강하여 흡집이 발생되는 것을 방지하고, 특히 방열효과가 탁월하면서도 선명한 레이저 마킹 표면을 얻을 수 있고 또한, 세척이 용이하게 이루어지는 반도체 방열판의 제조방법에 관한 것이다.

일반적으로, 반도체 패키지에 실장되는 방열판(Heat Spreader)은 BGA(Ball Grid Arry)형 반도체 패키지 커버(Cover) 또는 캡(Cap)으로 회로기판(PCB) 칩을 탑재한 것을 보호하는 역활과 발생하는 열을 외부로 발산시켜주는 것을 주역활로 하고 있다.

종래의 방열판의 제조는 99.9%의 구리판을 프레스 가공에 의하여 형성되는 베이스기재를 성형하고, 성형되는 상기 베이스기재의 표면에 니켈을 전해도금 하여 니켈막을 형성하여 완성하게 된다.

상기 전해도금(電解鍍金)은 도급법의 중심이 되는 방법이며, 입히는 것은 순금속뿐만 아니라 합금도 가능하다. 도금하고자 하는 금속을 음극으로 하고 전착(電着)시키고자 하는 금속을 양극으로 하여, 전착시키고자 하는 금속의 이온을 함유한 전해액 속에 넣고, 통전(通電)하여 전해함으로써 원하는 금속이온이 물건의 표면에 전해 석출하는 것을 이용한 것이다. 따라서 도금하고자 하는 물건은 전도성이 뛰어나야 하므로 금속제품에 대해서는 별문제가 없다.

그러나 상기 전해도금에 의하여 니켈을 도금하여 제조된 방열판의 경도가 약하여 흠집이 잘 발생하고, 레이저 마킹 작업시에 불량품이 많이 발생한다는 문제점이 있다.

따라서 본 발명은 상술한 바와 같은 문제점들을 해결하기 위하여 창안한 것으로서, 본 발명의 목적은 구리를 베이스기재로 사용하면서도 표면경도가 증가하여 흠집이 발생되는 것을 억제하고, 표면에 레이저 마킹 작업이 원할하게 이루어져서 불량률을 저하하고, 또한 세척이 용이하게 이루어지는 반도체 방열판의 제조방법을 제공하는데 있다.

이러한 상기 목적은 본 발명에 의해 달성되며, 본 발명의 일면에 따라, 반도체 방열판의 제조방법은, 구리 금속판으로 베이스기재를 성형하는 성형단계와; 상기 성형단계에서 성형된 베이스기재의 표면에 무전해도금에 의하여 니켈이 혼합된 혼합금속을 도포하여 니켈도막을 형성하는 니켈도막형성단계; 및 상기 니켈도막형성단계 후에 상기 니켈도막의 표면에 열전도성 유기물질을 도포하여 유기피막을 형성하는 유기피막형성단계가 포함되는 것을 특징으로 한다.

그리고 상기 니켈도막형성단계에서 형성되는 혼합금속은 니켈 91~93%와 인 7~9%로 이루어지는 것을 특징으로 한다.

또한, 상기 니켈도막의 두께는 3~7㎛인 것을 특징으로 한다.

본 발명의 다른 일면에 따라, 상기 유기피막은 유기 수지 및 열전도성 분산체를 포함하고, 상기 열전도성 분산체는 상기 열전도성 분산체의 고형분 100 중량부에 대하여, 35 중량부 내지 65 중량부의 규소 함유 화합물 및 35 중량부 내지 65 중량부의 알루미늄 함유 화합물을 포함하고, 상기 규소 함유 화합물와 상기 알루미늄 함유 화합물의 평균 입경은 0.5㎛ 이하이며, 상기 유기 수지는 수분산 우레탄 수지, 수분산 아크릴 수지, 수용성 에폭시, 수용성 폴리에스테르 수지, 수용성 아미노 수지 및 이들의 혼합물로 이루어진 군으로부터 선택되는 하나 이상인 것을 포함하는 것을 특징으로 한다.

본 발명에 있어서, 상기 유기피막의 두께는 2㎛ 이하인 것을 특징으로 한다.

본 발명의 상기와 같은 방법에 따라, 인(P)이 7~9%가 포함되어서 강도가 증가된 상기 니켈도막이 방열판의 표면층을 이루게 되고, 이와 같은 니켈도막에 의하여 표면경도가 증가하게 되므로 흠집이 발생되는 것을 억제하고, 표면에는 레이저 마킹 작업이 선명하게 이루어지며, 또한 상기 무전해도금에 의하여 형성된 상기 니켈도막에 오염물질이 용이하게 부착되는 단점은 상기 유기피막에 의하여 극복되어 세척을 용이하게 할 수 있게 되므로 반도체 방열판의 상품성이 증대되는 효과가 발생하게 된다.

도 1은 본 발명의 일실시예에 따른 반도체 방열판의 제조 공정도.
도 2는 반도체의 사시도.
도 3은 도 2에 도시된 방열판의 사시도.
도 4는 도 1의 성형단계에서 성형된 베이스기재의 단면도 및 요부 확대도.
도 5는 도 1의 니켈도막형성단계에서 형성된 니켈도막의 단면도 및 요부 확대도.
도 6은 니켈도막을 확대한 단면도.
도 7은 유기피막을 설명하기 위한 도면.
도 8은 종래기술에 따라 제조된 방열판에 형성된 니켈막을 확대한 단면도.

이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상술하며, 도면 전체를 통하여 동일한 부분에는 동일한 도면부호를 사용하기로 한다.

도 1은 본 발명의 일실시예에 따른 반도체 방열판의 제조 공정도이다. 그리고 도 2는 반도체의 사시도이고, 도 3은 도 2에 도시된 방열판의 사시도이다.

도면에 도시된 바와 같이 본 발명에 의하여 제조되는 방열판(10)은 BGA형 반도체(1) 패키지 커버 또는 캡 형상으로 회로기판 칩을 탑재한 것을 보호하는 역할과 발생하는 열을 외부로 발산시켜주는 역할을 하게 된다.

도 1에 도시된 바와 같이 반도체 방열판의 제조방법에는 성형단계(S10), 니켈도막형성단계(S20), 및 유기피막형성단계(S30)가 포함된다.

상기 성형단계(S10)에서는 구리 금속판으로 베이스기재(20)를 성형하게 되는데, 99.9%의 순동으로 이루어진 띠 형상의 구리판을 사용하여 상기 베이스기재(20)를 프레스 가공에 의하여 성형 된다(도 3 참조). 상기 구리판에는 길이 방향으로 미세한 스크레치가 형성되어 있으므로, 프레스 가공 전에 상기 스크레치를 없애기 위하여, 고운 입자 형상의 모래를 분사하는 샌드가공이 먼저 이루어진다.

상기 성형단계(S10) 후에는 상기 니켈도막형성단계(S20)가 진행되게 된다.

상기 니켈도막형성단계(S20)에서는 성형된 베이스기재(20)의 표면에 무전해도금에 의하여 니켈이 혼합된 혼합금속을 도포하여 니켈도막(30)을 형성하게 된다.(도 4 참조) 상기 니켈도막(30)은 니켈(Ni) 91~93%와 인(P) 7~9%로 이루어지게 된다. 상기 니켈도막(30)의 혼합금속에는 인(P)이 포함되어서 경도가 증대되게 된다.

본 출원인의 여러 번의 실험에 의하면, 인(P)이 7~9% 포함된 상기 니켈도막(30)의 경도는 Hv500~600 이고, 종래기술의 전해니켈도금에 의하여 니켈(Ni)만으로 이루어진 니켈막(130)의 경도는 Hv200~350으로 나타나서, 본원발명에 의한 상기 니켈도막(30)이 종래기술에 의한 니켈막(130)보다 약 2배 정도의 경도가 향상되어, 표면에 흠집이 발생되는 것을 억제할 수 있었다. 그리고 상기 니켈도막(30)의 두께는 3~7㎛인 것이 바람직하다.

본 발명에 의하여 상기 니켈도막(30)을 형성하는 상기 무전해도금(Electroless Plating)은 화학도금 또는 자기촉매도금이라고도 한다. 수용액 내의 포름알데히드나 하이드리진 같은 환원제가 금속이온이 금속분자로 환원되도록 전자를 공급하는데, 이 반응은 촉매표면에서 일어난다.

상술한 바와 같이 상기 무전해도금에 의하여 형성된 상기 니켈도막(30)에는 인(P)이 7~9% 포함되어 경도가 증대되나, 오염물질이 용이하게 부착되고, 또한 오염물질을 세척하는 것도 어려움이 있게 된다.

즉 상기 니켈도막(30)의 표면을 확대경으로 확대하여 보면, 그 표면이 도 6에 도시된 바와 같이 톱니형상으로 이루어진다. 따라서 표면의 골에 이물질이 묻어 있는 경우에는 세척이 용이하게 이루어지지 못한다는 문제점이 발견되었다.

이에 반하여 종래기술에 따라 형성되는 상기 니켈막(130)은 도 8에 도시된 바와 같이 골과 산이 원만하게 이루어져서, 오염물을 용이하게 세척할 수 있는 장점이 있다.

따라서 본원 출원인은 상기 니켈도막(30)의 날카롭게 형성된 부분을 원만한 형상으로 이루어지도록 유기피막(40)을 형성하였다.

즉 상기 니켈도막형성단계(S20)후에 상기 유기피막형성단계(S30)가 진행된다.

상기 유기피막형성단계(S30)에서는 상기 니켈도막(30)의 표면에 열전도성 유기물질을 도포하여 유기피막(40)을 형성하는데, 상기 유기피막(40)은 열전도성 뿐만 아니라 전기 도전성도 양호하게 된다.

상기 유기피막(40)은 유기 수지 및 열전도성 분산체를 포함하고, 상기 열전도성 분산체는 상기 열전도성 분산체의 고형분 100 중량부에 대하여, 35 중량부 내지 65 중량부의 규소 함유 화합물 및 35 중량부 내지 65 중량부의 알루미늄 함유 화합물을 포함하고, 상기 규소 함유 화합물와 상기 알루미늄 함유 화합물의 평균 입경은 0.5㎛ 이하이며, 상기 유기 수지는 수분산 우레탄 수지, 수분산 아크릴 수지, 수용성 에폭시, 수용성 폴리에스테르 수지, 수용성 아미노 수지 및 이들의 혼합물로 이루어진 군으로부터 선택되는 하나 이상인 것을 포함하게 된다.

그리고 도 7에 도시된 바와 같이, 상기 유기피막(40)은 상기 니켈도막(30)의 골 부분만을 충전하면 되므로, 두께가 2㎛ 이하인 것이 바람직하다.

이상에서 설명한 것은 본 발명에 따른 반도체 방열판의 제조방법을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 아니하고, 이하의 특허 청구 범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 사상이 있다고 할 것이다.

S10: 성형단계, S20: 니켈도막형성단계,
S30; 유기피막형성단계, 1: 반도체,
10: 방열판, 20: 베이스기재,
30: 니켈도막, 40: 유기피막

Claims (5)

1. 구리 금속판으로 베이스기재(20)를 성형하는 성형단계(S10);
   상기 성형단계(S10)에서 성형된 베이스기재(20)의 표면에 무전해도금에 의하여 니켈이 혼합된 혼합금속을 도포하여 니켈도막(30)을 형성하는 니켈도막형성단계(S20); 및
   상기 니켈도막형성단계(S20) 후에 상기 니켈도막(30)의 표면에 열전도성 유기물질을 도포하여 유기피막(40)을 형성하는 유기피막형성단계(S30)가 포함되는 것을 특징으로 하는 반도체 방열판의 제조방법.
2. 제 1항에 있어서, 상기 니켈도막형성단계(S20)에서 형성되는 혼합금속은 니켈 91~93%와 인 7~9%로 이루어지는 것을 특징으로 하는 반도체 방열판의 제조방법.
3. 제 1항에 있어서, 상기 니켈도막(30)의 두께는 3~7㎛인 것을 특징으로 하는 반도체 방열판의 제조방법.
4. 제 1항에 있어서, 상기 유기피막(40)은 유기 수지 및 열전도성 분산체를 포함하고, 상기 열전도성 분산체는 상기 열전도성 분산체의 고형분 100 중량부에 대하여, 35 중량부 내지 65 중량부의 규소 함유 화합물 및 35 중량부 내지 65 중량부의 알루미늄 함유 화합물을 포함하고, 상기 규소 함유 화합물와 상기 알루미늄 함유 화합물의 평균 입경은 0.5㎛ 이하이며, 상기 유기 수지는 수분산 우레탄 수지, 수분산 아크릴 수지, 수용성 에폭시, 수용성 폴리에스테르 수지, 수용성 아미노 수지 및 이들의 혼합물로 이루어진 군으로부터 선택되는 하나 이상인 것을 포함하는 것을 특징으로 하는 반도체 방열판의 제조방법.
5. 제 3항에 있어서, 상기 유기피막(40)의 두께는 2㎛ 이하인 것을 특징으로 하는 반도체 방열판의 제조방법.
   
   
   
   
   

Images