KR20140090749A - 평판 표시 장치 및 평판 표시 장치의 구동 방법 - Google Patents

평판 표시 장치 및 평판 표시 장치의 구동 방법 Download PDF

Info

Publication number
KR20140090749A
KR20140090749A KR1020130002733A KR20130002733A KR20140090749A KR 20140090749 A KR20140090749 A KR 20140090749A KR 1020130002733 A KR1020130002733 A KR 1020130002733A KR 20130002733 A KR20130002733 A KR 20130002733A KR 20140090749 A KR20140090749 A KR 20140090749A
Authority
KR
South Korea
Prior art keywords
data
signal
pixels
demultiplexer
driver
Prior art date
Application number
KR1020130002733A
Other languages
English (en)
Other versions
KR102055622B1 (ko
Inventor
김양완
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130002733A priority Critical patent/KR102055622B1/ko
Priority to US13/939,017 priority patent/US9558705B2/en
Priority to TW102128626A priority patent/TWI591603B/zh
Priority to CN201310356191.0A priority patent/CN103927970B/zh
Publication of KR20140090749A publication Critical patent/KR20140090749A/ko
Application granted granted Critical
Publication of KR102055622B1 publication Critical patent/KR102055622B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns

Abstract

평판 표시 장치는 주사 라인들, 데이터 라인들 및 주사 라인들과 상기 데이터 라인들에 연결된 제 1 내지 제 3 화소들을 구비하는 화소부, 화소부에 주사 신호를 인가하는 주사 구동부, 화소부에 제 1 데이터 신호, 제 2 데이터 신호, 제 3 데이터 신호 또는 초기화 신호를 선택적으로 인가하는 데이터 구동부, 적어도 하나 이상의 디멀티플렉서(Demultiplexer)를 구비하여, 제 1 데이터 신호는 제 1 화소들에 인가하고, 제 2 데이터 신호는 제 2 화소들에 인가하며, 제 3 데이터 신호는 제 3 화소들에 인가하고, 초기화 신호는 제 1 내지 제 3 화소들에 동시에 인가하는 디멀티플렉서부 및 주사 구동부, 데이터 구동부 및 디멀티플렉서부를 제어하는 타이밍 제어부를 포함한다.

Description

평판 표시 장치 및 평판 표시 장치의 구동 방법{FLAT PANEL DISPLAY DEVICE AND METHOD OF DRIVING A FLAT PANEL DISPLAY DEVICE}
본 발명은 평판 표시 장치에 관한 것이다. 보다 상세하게는, 본 발명은 평판 표시 장치에 구비된 데이터 구동부의 신호를 역다중화(Demultiplexing)하는 디멀티플렉서부가 각 화소에 충분한 주사 신호가 인가될 수 있도록 할 수 있는 평판 표시 장치 및 평판 표시 장치의 구동 방법에 관한 것이다.
평판 표시 장치(Flat Panel Display device)는 경량 및 박형 등의 특성으로 인하여, 최근까지 사용해왔던 음극선관 표시 장치(Cathode-Ray Tube display device CRT)를 대체하는 표시 장치로 사용되고 있다. 상기 평판 표시 장치의 대표적인 예로서 유기 발광 표시 장치(Organic Light Emitting diode Display device; OLED), 액정 표시 장치(Liquid Crystal Display device; LCD) 및 플라즈마 평판 표시 장치(Plasma Display Panel device; PDP)가 있다.
이 가운데에서도 유기 발광 표시 장치는 스스로 빛을 내는 유기 발광 다이오드를 구비하여 화상을 표시하기 때문에, 액정 표시 장치와 달리 별도의 광원을 필요로 하지 않아 상대적으로 두께와 무게가 작다는 장점이 있다. 또한, 유기 발광 표시 장치는 소비 전력, 휘도 및 응답 속도 등에서 액정 표시 장치에 비해 유리하다. 따라서, 최근에는 평판 표시 장치 중에서 유기 발광 표시 장치에 대한 연구가 활발하게 이루어지고 있다.
일반적으로, 평판 표시 장치를 이루는 화소(pixel)들에는 화소의 발광정보를 가진 데이터 신호를 인가하기 위한 데이터 라인과 상기 데이터 신호가 순차적으로 화소에 인가될 수 있도록 주사 신호를 인가하기 위한 주사 라인이 연결된다. 평판 표시 장치에서 동일한 데이터 라인으로 연결된 화소들은 서로 상이한 주사 라인과 연결되고, 동일한 주사 라인으로 연결된 화소들은 서로 상이한 데이터 라인으로 연결되는 구조를 가진다.
따라서, 평판 표시 장치의 해상도를 증가하기 위하여 화소의 수를 증가시킬 경우, 상기 데이터 라인 또는 상기 주사 라인의 수가 비례하여 증가하게 되므로, 데이터 라인의 증가에 따라 상기 데이터 신호를 생성하여 인가하는 데이터 구동부에 포함되는 회로의 수가 증가하여 제조 비용이 상승하는 문제점이 발생한다.
이러한 문제점을 해결하기 위하여, 여러 신호들이 조합된 상기 데이터 신호를 디멀티플렉서(Demultiplexer; Demux)에서 역다중화(Demultiplex)하여 다수의 데이터 라인에 순차적으로 인가함으로써, 상기 데이터 구동부에 포함되는 회로의 수를 감소시키는 방법이 사용되고 있다.
일반적으로, 상기 디멀티플렉서는 데이터 신호가 이전 수평 시간 동안 데이터 라인을 통해 인가된 데이터 신호에 의해 영향을 받아 변형되는 것을 방지하기 위하여, 데이터 신호를 데이터 라인에 기입하는 기간과 주사 신호를 화소에 인가하여 상기 데이터 라인에 기입된 데이터 신호를 화소에 인가하는 기간으로 일 수평 시간을 나누어 구동하여 역다중화를 수행한다.
그러나, 해상도가 증가함에 따라 일 수평 시간이 감소하고, 이에 따라 일 수평 시간 내에서 주사 신호가 인가되는 시간도 감소한다. 특히, 각 화소에서 화질저하를 방지하기 위해 주사 신호가 인가되는 기간에 문턱 전압을 보상하는 보상 회로를 구비한 경우, 주사 신호가 인가되는 시간이 감소함에 따라 문턱 전압을 충분히 보상하지 못하여 무라(Mura) 현상이 발생하는 문제점이 있다.
본 발명의 일 목적은 주사 신호가 화소에 인가되는 동안 데이터 라인을 통해 데이터 신호를 인가할 수 있는 디멀티플렉서를 구현함으로써, 충분한 주사 신호의 인가 시간을 확보하여 평판 표시 장치의 화질을 향상시킬 수 있는 평판 표시 장치를 제공하는 것이다.
본 발명의 다른 목적은 주사 신호가 화소에 인가되는 동안 데이터 라인을 통해 데이터 신호를 인가할 수 있는 디멀티플렉서를 구현함으로써, 충분한 주사 신호의 인가 시간을 확보하여 평판 표시 장치의 화질을 향상시킬 수 있는 평판 표시 장치의 구동 방법을 제공하는 것이다.
다만, 본 발명이 해결하고자 하는 과제는 상술한 과제들에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 평판 표시 장치는 화소부, 주사 구동부, 데이터 구동부, 디멀티플렉서부 및 타이밍 제어부를 포함할 수 있다.
일 실시예에 의하면, 상기 화소부는 주사 라인들, 데이터 라인들 및 상기 주사 라인들과 상기 데이터 라인들에 연결된 제 1 내지 제 3 화소들을 구비할 수 있다.
일 실시예에 의하면, 상기 주사 구동부는 상기 화소부에 주사 신호를 인가할 수 있다.
일 실시예에 의하면, 상기 데이터 구동부는 상기 화소부에 제 1 데이터 신호, 제 2 데이터 신호, 제 3 데이터 신호 또는 초기화 신호를 선택적으로 인가할 수 있다.
일 실시예에 의하면, 상기 디멀티플렉서(Demultiplexer)부는 적어도 하나 이상의 디멀티플렉서를 구비하여, 상기 제 1 데이터 신호는 상기 제 1 화소들에 인가하고, 상기 제 2 데이터 신호는 상기 제 2 화소들에 인가하며, 상기 제 3 데이터 신호는 상기 제 3 화소들에 인가하고, 상기 초기화 신호는 상기 제 1 내지 제 3 화소들에 동시에 인가할 수 있다.
일 실시예에 의하면, 상기 평판 표시 장치는 상기 데이터 라인들에 각각 연결되고, 상기 제1 내지 제 3 데이터 신호들 및 상기 초기화 신호에 대응되는 전압 레벨을 각각 저장하는 복수의 커패시터들을 더 포함할 수 있다.
일 실시예에 의하면, 상기 초기화 신호의 전압 레벨은 상기 제1 내지 제 3 데이터 신호들 각각의 전압 레벨보다 작거나 같은 것일 수 있다.
일 실시예에 의하면, 상기 데이터 구동부는 상기 제1 내지 제 3 데이터 신호들 중에서 적어도 하나 이상의 신호를 상기 디멀티플렉서를 거치지 않고 상기 화소부에 직접 인가할 수 있다.
일 실시예에 의하면, 상기 디멀티플렉서는 복수의 스위치들 및 복수의 제어 라인들을 포함할 수 있다.
일 실시예에 의하면, 상기 복수의 스위치들은 상기 타이밍 제어부에서 출력되는 제어 신호에 기초하여 상기 데이터 구동부와 상기 데이터 라인들을 전기적으로 연결할 수 있다.
일 실시예에 의하면, 상기 복수의 제어 라인들은 상기 제어 신호를 상기 스위치들에 인가할 수 있다.
일 실시예에 의하면, 상기 타이밍 제어부는 일 수평 시간 동안, 상기 디멀티플렉서부가 상기 초기화 신호를 상기 제 1 내지 제 3 화소들에 동시에 인가하여 상기 제1 내지 제3 화소들에 연결된 상기 데이터 라인들을 초기화한 다음, 제 1 데이터 신호를 상기 제 1 화소들에, 제 2 데이터 신호를 상기 제 2 화소들에, 제 3 데이터 신호를 상기 제 3 화소들에 순차적으로 인가하도록 상기 데이터 구동부 및 상기 디멀티플렉서부를 제어할 수 있다.
일 실시예에 의하면, 상기 타이밍 제어부는 일 수평 시간 동안, 상기 데이터 라인들이 초기화된 다음, 상기 주사 구동부가 상기 주사 신호를 상기 제1 내지 제3 화소들에 인가하도록 상기 주사 구동부를 제어할 수 있다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 평판 표시 장치는 화소부, 주사 구동부, 데이터 구동부, 디멀티플렉서부 및 타이밍 제어부를 포함할 수 있다.
일 실시예에 의하면, 상기 화소부는 주사 라인들, 데이터 라인들 및 상기 주사 라인들과 상기 데이터 라인들에 연결된 제 1 내지 제 3 화소들을 구비할 수 있다.
일 실시예에 의하면, 상기 주사 구동부는 상기 화소부에 주사 신호를 인가할 수 있다.
일 실시예에 의하면, 상기 화소부에 제 1 데이터 신호, 제 2 데이터 신호, 제 3 데이터 신호 또는 초기화 신호를 선택적으로 인가할 수 있다.
일 실시예에 의하면, 상기 디멀티플렉서부는 적어도 하나 이상의 디멀티플렉서(Demultiplexer)를 구비하여, 상기 제 1 데이터 신호는 상기 제 1 화소들에 인가하고, 상기 제 2 데이터 신호는 상기 제 2 화소들에 인가하며, 상기 제 3 데이터 신호는 상기 제 3 화소들에 인가하고, 상기 초기화 신호는 상기 제 1 내지 제 3 화소들에 선택적으로 인가할 수 있다.
일 실시예에 의하면, 상기 타이밍 제어부는 상기 주사 구동부, 상기 데이터 구동부 및 상기 디멀티플렉서부를 제어할 수 있다.
일 실시예에 의하면, 상기 평판 표시 장치는 상기 데이터 라인들에 각각 연결되고, 상기 제1 내지 제 3 데이터 신호들 및 상기 초기화 신호에 대응되는 전압 레벨을 각각 저장하는 복수의 커패시터들을 더 포함할 수 있다.
일 실시예에 의하면, 상기 초기화 신호의 전압 레벨은 상기 제1 내지 제 3 데이터 신호들 각각의 전압 레벨보다 작거나 같을 수 있다.
일 실시예에 의하면, 상기 데이터 구동부는 상기 제1 내지 제 3 데이터 신호들 중에서 적어도 하나 이상의 신호를 상기 디멀티플렉서를 거치지 않고 상기 화소부에 직접 인가할 수 있다.
일 실시예에 의하면, 상기 디멀티플렉서는 복수의 스위치들 및 복수의 제어 라인을 포함할 수 있다.
일 실시예에 의하면, 상기 복수의 스위치들은 상기 타이밍 제어부에서 출력되는 제어 신호에 기초하여 상기 데이터 구동부와 상기 데이터 라인들을 전기적으로 연결할 수 있다.
일 실시예에 의하면, 상기 복수의 제어 라인들은 상기 제어 신호를 상기 스위치들에 인가할 수 있다.
일 실시예에 의하면, 상기 타이밍 제어부는 일 수평 시간 동안, 상기 디멀티플렉서부가 순차적으로 상기 제1 화소들에 상기 제1 데이터 신호를 인가한 다음, 상기 초기화 신호를 인가하여 상기 제1 화소들에 연결된 상기 데이터 라인들을 초기화하고, 상기 제2 화소들에 상기 제2 데이터 신호를 인가한 다음, 상기 초기화 신호를 인가하여 상기 제2 화소들에 연결된 상기 데이터 라인들을 초기화하며, 상기 제3 화소들에 상기 제3 데이터 신호를 인가한 다음, 상기 초기화 신호를 인가하여 상기 제3 화소들에 연결된 상기 데이터 라인들을 초기화하도록 상기 데이터 구동부 및 상기 디멀티플렉서부를 제어할 수 있다.
일 실시예에 의하면, 상기 타이밍 제어부는 일 수평 시간 동안, 상기 데이터 라인들 가운데 적어도 하나가 초기화된 다음, 상기 주사 구동부가 상기 주사 신호를 상기 제1 내지 제3 화소들에 인가하도록 상기 주사 구동부를 제어할 수 있다.
본 발명의 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 평판 표시 장치의 구동 방법은 타이밍 제어부가 데이터 구동부를 제어하는 제1 제어 신호, 디멀티플렉서(Demultiplexer)부를 제어하는 제2 제어 신호 및 주사 구동부를 제어하는 제3 제어 신호를 생성하는 단계, 상기 데이터 구동부가 상기 제1 제어 신호에 의해 상기 화소부에 인가되는 제 1 데이터 신호, 제 2 데이터 신호, 제 3 데이터 신호 또는 초기화 신호를 선택적으로 생성하는 단계, 상기 주사 구동부가 상기 제3 제어 신호에 의해 상기 화소부에 인가되는 주사 신호를 생성하는 단계 및 상기 디멀티플렉서부가 상기 제2 제어 신호에 따라 상기 제 1 데이터 신호는 화소부의 제 1 화소들에 인가하고, 상기 제 2 데이터 신호는 화소부의 제 2 화소들에 인가하며, 상기 제 3 데이터 신호는 화소부의 제 3 화소들에 인가하고, 상기 초기화 신호는 상기 제 1 내지 제 3 화소들에 동시에 인가하는 단계를 포함할 수 있다.
일 실시예에 의하면, 상기 제어 신호들을 생성하는 단계는 상기 타이밍 제어부가 일 수평 시간 동안, 상기 디멀티플렉서부가 상기 초기화 신호를 상기 제 1 내지 제 3 화소들에 동시에 인가하여 상기 제1 내지 제3 화소들에 연결된 상기 데이터 라인들을 초기화한 다음, 제 1 데이터 신호를 상기 제 1 화소들에, 제 2 데이터 신호를 상기 제 2 화소들에, 제 3 데이터 신호를 상기 제 3 화소들에 순차적으로 인가하도록 상기 데이터 구동부 및 상기 디멀티플렉서부를 제어하는 상기 제1 제어 신호 및 상기 제2 제어 신호를 생성하는 단계, 및 상기 주사 구동부가 상기 데이터 라인들이 초기화된 후, 상기 주사 신호를 상기 제1 내지 제3 화소들에 인가하도록 상기 주사 구동부를 제어하는 상기 제3 제어 신호를 생성하는 단계를 포함할 수 있다.
일 실시예에 의하면, 상기 제1 내지 제3 데이터 신호들 및 상기 초기화 신호를 인가하는 단계는 상기 데이터 구동부가 상기 제1 내지 제3 데이터 신호들 중에서 적어도 하나 이상의 신호를 상기 디멀티플렉서를 거치지 않고 상기 화소부에 직접 인가하고, 상기 디멀티플렉서부가 상기 디멀티플렉서를 거치지 않은 나머지 데이터 신호들을 상기 제2 제어 신호에 따라 화소부에 인가하는 단계를 포함할 수 있다.
본 발명의 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 평판 표시 장치의 구동 방법은 타이밍 제어부가 데이터 구동부를 제어하는 제1 제어 신호, 디멀티플렉서(Demultiplexer)부를 제어하는 제2 제어 신호 및 주사 구동부를 제어하는 제3 제어 신호를 생성하는 단계, 상기 데이터 구동부가 상기 제1 제어 신호에 의해 상기 화소부에 인가되는 제 1 데이터 신호, 제 2 데이터 신호, 제 3 데이터 신호 또는 초기화 신호를 선택적으로 생성하는 단계, 상기 주사 구동부가 상기 제3 제어 신호에 의해 상기 화소부에 인가되는 주사 신호를 생성하는 단계, 및 상기 디멀티플렉서부가 상기 제2 제어 신호에 따라 상기 제 1 데이터 신호는 화소부의 제 1 화소들에 인가하고, 상기 제 2 데이터 신호는 화소부의 제 2 화소들에 인가하며, 상기 제 3 데이터 신호는 화소부의 제 3 화소들에 인가하고, 상기 초기화 신호는 상기 제 1 내지 제 3 화소들에 선택적으로 인가하는 단계를 포함할 수 있다.
일 실시예에 의하면, 상기 제어 신호들을 생성하는 단계는 상기 타이밍 제어부가 일 수평 시간 동안, 상기 디멀티플렉서부가 순차적으로 상기 제1 화소들에 상기 제1 데이터 신호를 인가한 다음, 상기 초기화 신호를 인가하여 상기 제1 화소들에 연결된 상기 데이터 라인들을 초기화하고, 상기 제2 화소들에 상기 제2 데이터 신호를 인가한 다음, 상기 초기화 신호를 인가하여 상기 제2 화소들에 연결된 상기 데이터 라인들을 초기화하며, 상기 제3 화소들에 상기 제3 데이터 신호를 인가한 다음, 상기 초기화 신호를 인가하여 상기 제3 화소들에 연결된 상기 데이터 라인들을 초기화하도록 상기 데이터 구동부 및 상기 디멀티플렉서부를 제어하는 상기 제1 제어 신호 및 상기 제2 제어 신호를 생성하는 단계, 및 상기 주사 구동부가 상기 데이터 라인들 가운데 적어도 하나가 초기화된 후, 상기 주사 신호를 상기 제1 내지 제3 화소들에 인가하도록 상기 주사 구동부를 제어하는 상기 제3 제어 신호를 생성하는 단계를 포함할 수 있다.
일 실시예에 의하면, 상기 제1 내지 제3 데이터 신호들 및 상기 초기화 신호를 인가하는 단계는 상기 데이터 구동부가 상기 제1 내지 제3 데이터 신호들 중에서 적어도 하나 이상의 신호를 상기 디멀티플렉서를 거치지 않고 상기 화소부에 직접 인가하고, 상기 디멀티플렉서부가 상기 디멀티플렉서를 거치지 않은 나머지 데이터 신호들을 상기 제2 제어 신호에 따라 화소부에 인가하는 단계를 포함할 수 있다.
본 발명의 일 실시예들에 따른 평판 표시 장치는 데이터 구동부가 생성한 초기화 신호를 조합한 데이터 신호를 이용하여, 디멀티플렉서부가 주사 신호가 화소에 인가되는 동안 데이터 라인을 통해 데이터 신호를 인가함으로써, 충분한 주사 신호의 인가 시간을 확보하여 평판 표시 장치의 화질을 향상시킬 수 있다.
본 발명의 다른 실시예들에 따른 평판 표시 장치의 구동 방법은 데이터 구동부가 생성한 초기화 신호를 조합한 데이터 신호를 이용하여, 디멀티플렉서부가 주사 신호가 화소에 인가되는 동안 데이터 라인을 통해 데이터 신호를 인가함으로써, 충분한 주사 신호의 인가 시간을 확보하여 평판 표시 장치의 화질을 향상시킬 수 있다.
다만, 본 발명의 효과는 이에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 평판 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 평판 표시 장치에 포함된 디멀티플렉서부가 구비한 디멀티플렉서의 일 예를 나타내는 회로도이다.
도 3a는 도 1의 평판 표시 장치에 신호가 인가되는 일 예를 나타내는 타이밍도이다.
도 3b는 도 1의 평판 표시 장치에 신호가 인가되는 다른 예를 나타내는 타이밍도이다.
도 4는 본 발명의 실시예들에 따른 평판 표시 장치를 나타내는 블록도이다.
도 5는 도 4의 평판 표시 장치에 포함된 디멀티플렉서부가 구비한 디멀티플렉서의 일 예를 나타내는 회로도이다.
도 6a는 도 4의 평판 표시 장치에 신호가 인가되는 일 예를 나타내는 타이밍도이다.
도 6b는 도 4의 평판 표시 장치에 신호가 인가되는 다른 예를 나타내는 타이밍도이다.
도 7은 본 발명의 실시예들에 따른 평판 표시 장치를 구비하는 전자 기기를 나타내는 블록도이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제 1, 제 2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 평판 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 평판 표시 장치(100)는 화소부(110), 주사 구동부(120), 데이터 구동부(130), 디멀티플렉서(Demultiplexer)부(140) 및 타이밍 제어부(150)를 포함할 수 있다. 실시예에 따라, 데이터 라인(D1 내지 D(3m))들에 인가되는 전압 레벨을 저장하기 위한 복수의 커패시터(160)들을 더 포함할 수 있다.
화소부(110)는 제1 데이터 신호가 인가되는 복수의 데이터 라인들(D1, D4,, D(3m-2)), 제2 데이터 신호가 인가되는 복수의 데이터 라인들(D2, D5,, D(3m-1)), 제3 데이터 신호가 인가되는 복수의 데이터 라인들(D3, D6,, D(3m))을 구비할 수 있고, 주사 신호가 인가되는 복수의 주사 라인들(S1 내지 Sn)을 구비할 수 있으며, 상기 데이터 라인(D1 내지 D(3m))들 및 상기 주사 라인들(S1 내지 Sn)과 연결된 복수의 화소들(112, 114, 116)을 구비할 수 있다.
상기 화소들은 상기 제1 데이터 신호가 인가되는 데이터 라인들(D1, D4,, D(3m-2))과 연결된 제1 화소(112)들, 상기 제2 데이터 신호가 인가되는 데이터 라인들(D2, D5,, D(3m-1))과 연결된 제2 화소(114)들 및 상기 제3 데이터 신호가 인가되는 데이터 라인들(D2, D5,, D(3m-1))과 연결된 제3 화소(116)들로 구성될 수 있다.
주사 구동부(120)는 타이밍 제어부(150)의 제어 신호(CTRL3)에 응답하여 주사 신호를 생성하고, 상기 생성된 주사 신호를 화소들(112, 114, 116)과 연결된 주사 라인들(S1,,Sn)에 순차적으로 인가한다.
데이터 구동부(130)는 타이밍 제어부(150)의 제어 신호(CTRL1)에 응답하여 제1 데이터 신호, 제2 데이터 신호, 제3 데이터 신호 또는 초기화 신호를 선택적으로 생성하여, 디멀티플렉서부(140)와 연결된 전송 라인(O1, O2,, Om)을 통해 디멀티플렉서(145)로 전송할 수 있다. 타이밍 제어부(150)의 제어 신호(CTRL2)에 따른 디멀티플렉서부(140)의 동작에 의해, 데이터 구동부(130)는 디멀티플렉서(145)를 거쳐 화소부(110)에 제1 데이터 신호, 제2 데이터 신호, 제3 데이터 신호 또는 초기화 신호를 선택적으로 인가할 수 있다.
상기 제1 데이터 신호는 화소에서 적색이 발광하는 정도를 나타내는 신호일 수 있고, 상기 제2 데이터 신호는 화소에서 청색이 발광하는 정도를 나타내는 신호일 수 있으며, 상기 제3 데이터 신호는 화소에서 녹색이 발광하는 정도를 나타내는 신호일 수 있다.
실시예에 따라, 상기 제1 데이터 신호는 선택된 화소에서 적색이 발광하는 정도를 나타내는 신호일 수 있고, 상기 제2 데이터 신호는 상기 선택된 화소의 주변 화소에서 적색이 발광하는 정도를 나타내는 신호일 수 있으며, 상기 제3 데이터 신호는 상기 선택된 화소의 또 다른 주변 화소에서 적색이 발광하는 정도를 나타내는 신호일 수 있다. 화소 주변의 동일한 색상에 대해 역다중화(Demultiplexing)를 수행함으로써, 데이터 신호의 전압이 가질 수 있는 범위를 일치시킨 신호들 사이에서 역다중화를 수행하여 소비되는 전력을 감소시킬 수 있다. 상기 실시예는 적색으로 설명하였으나, 반드시 상기 색상에 한정되지 않고 다른 색상(예를 들어, 청색 또는 녹색)에도 적용이 가능할 수 있다.
상기 초기화 신호는 화소부(110)에 구비된 데이터 라인들(D1 내지 D(3m))의 전압레벨을 초기화 시킬 수 있다. 상기 초기화 신호의 전압 레벨은 상기 제1 내지 제3 데이터 신호들의 전압 레벨보다 작거나 같을 수 있다.
구동 트랜지스터의 다이오드 연결을 통하여 문턱 전압 보상을 하는 화소 회로 구조에서, 상기 초기화 신호의 전압 레벨이 상기 제1 내지 제3 데이터 신호들의 전압 레벨보다 작을 경우, 상기 화소에 상기 제1 내지 제3 데이터 신호들의 전압 레벨이 기록된 후에 상기 초기화 신호가 인가되면 상기 화소에 연결된 데이터 라인들(D1 내지 D(3m))의 전압 레벨은 초기화 되지만, 상기 화소의 다이오드 연결 구조에 의해 상대적으로 작은 초기화 신호의 전압 레벨은 상기 화소에 기록되지 않을 수 있다.
디멀티플렉서부(140)는 적어도 하나 이상의 디멀티플렉서(145)를 구비하여, 타이밍 제어부(150)의 제어 신호(CTRL2)에 따라 데이터 구동부(130)가 생성한 신호들을 역다중화할 수 있다.
구체적으로, 본 발명의 일 실시예에 따른 디멀티플렉서부(140)는 데이터 구동부(130)가 생성한 상기 제 1 데이터 신호를 제 1 화소들(112)에 인가하고, 데이터 구동부(130)가 생성한 상기 제 2 데이터 신호를 제 2 화소들(114)에 인가하며, 데이터 구동부(130)가 생성한 상기 제 3 데이터 신호를 제 3 화소들(116)에 인가하고, 데이터 구동부(130)가 생성한 상기 초기화 신호를 상기 제 1 내지 제 3 화소들(112, 114, 116)에 동시에 인가할 수 있다.
본 발명의 다른 실시예에 따른 디멀티플렉서부(140)는 데이터 구동부(130)가 생성한 상기 제 1 데이터 신호를 제 1 화소들(112)에 인가하고, 데이터 구동부(130)가 생성한 상기 제 2 데이터 신호를 제 2 화소들(114)에 인가하며, 데이터 구동부(130)가 생성한 상기 제 3 데이터 신호를 제 3 화소들(116)에 인가하고, 데이터 구동부(130)가 생성한 상기 초기화 신호를 상기 제1 내지 제3 화소들(112, 114, 116)에 선택적으로 인가할 수 있다.
타이밍 제어부(150)는 제1 제어 신호(CTRL1)를 이용하여 데이터 구동부(130)를 제어할 수 있고, 제2 제어 신호(CTRL2)를 이용하여 디멀티플렉서부(140)를 제어할 수 있으며, 제3 제어 신호(CTRL3)를 이용하여 주사 구동부(120)를 제어할 수 있다.
커패시터들(160)은 데이터 라인들(D1 내지 D(3m))에 각각 연결되고, 상기 제1 내지 제 3 데이터 신호들 및 상기 초기화 신호에 대응되는 전압 레벨을 각각 저장할 수 있다. 커패시터들(160)은 데이터 라인들(D1 내지 D(3m)) 또는 디멀티플렉서(140) 내부에 존재하는 기생 용량에 의한 것일 수 있다.
도 2는 도 1의 평판 표시 장치에 포함된 디멀티플렉서부가 구비한 디멀티플렉서의 일 예를 나타내는 회로도이다.
도 2를 참조하면, 도 2는 본 발명의 실시예들에 따른 평판 표시 장치(100)의 디멀티플렉서부(140)에 있어서, 데이터 구동부(130)의 제1 전송 라인(O1)과 전기적으로 연결되고, 타이밍 제어부(150)의 제2 제어 신호(CTRL2)에 의해 제어되는 디멀티플렉서(145_1)의 구체적인 일 예를 나타낸다.
디멀티플렉서(200)는 화소부의 제1 화소들과 연결되는 제1 데이터 라인(D1), 화소부의 제2 화소들과 연결되는 제2 데이터 라인(D2), 화소부의 제3 화소들과 연결되는 제3 데이터 라인(D3), 제1 전송 라인(O1)과 제1 데이터 라인(D1) 사이에 위치하는 제1 스위칭 트랜지스터(T1), 제1 전송 라인(O1)과 제2 데이터 라인(D2) 사이에 위치하는 제2 스위칭 트랜지스터(T2) 및 제1 전송 라인(O1)과 제3 데이터 라인(D3) 사이에 위치하는 제3 스위칭 트랜지스터(T3)를 포함할 수 있다. 제1 내지 제3 스위칭 트랜지스터들(T1, T2, T3)은 PMOS 트랜지스터로 도시되어 있으나, 반드시 이에 한정되지 않으며 적어도 하나 이상의 NMOS 트랜지스터로 치환하여 구현하는 것도 가능하다.
실시예에 따라, 디멀티플렉서(200)는 제1 내지 제3 데이터 라인(D1, D2, D3)들이 가지는 전압 레벨을 각각 저장하는 커패시터들(260)을 더 포함할 수 있다. 상기 커패시터들(260)은 배선에 존재하는 기생 용량(CR, CB, CG)에 의한 것일 수 있다.
제1 스위칭 트랜지스터(T1)는 제1 제어 라인(CL1)을 통해 인가되는 상기 제2 제어 신호(CTRL2)를 구성하는 신호인 제1 스위칭 신호에 의해 제어될 수 있고, 제2 스위칭 트랜지스터(T2)는 제2 제어 라인(CL2)을 통해 인가되는 상기 제2 제어 신호(CTRL2)를 구성하는 신호인 제2 스위칭 신호에 의해 제어될 수 있으며, 제3 스위칭 트랜지스터(T3)는 제3 제어 라인(CL3)을 통해 인가되는 상기 제2 제어 신호(CTRL2)를 구성하는 신호인 제3 스위칭 신호에 의해 제어될 수 있다.
상기 제1 내지 제3 스위칭 신호들이 로우레벨로 인가될 경우 상기 제1 내지 제3 스위칭 신호들이 인가되는 제1 내지 제3 스위칭 트랜지스터들(T1, T2, T3)은 제1 전송 라인(O1)으로 인가되는 신호를 각각 제1 내지 제3 데이터 라인들(D1, D2, D3)로 인가할 수 있다. 그러나 상기 제1 내지 제3 스위칭 신호들이 하이레벨로 인가될 경우 상기 제1 내지 제3 스위칭 신호들이 인가되는 제1 내지 제3 스위칭 트랜지스터들(T1, T2, T3)은 제1 전송 라인(O1)으로 인가되는 신호를 각각 제1 내지 제3 데이터 라인들(D1, D2, D3)로 인가하지 않을 수 있다.
따라서 상기 타이밍 제어부는 상기 제2 제어 신호(CTRL2)를 구성하는 상기 제1 내지 제3 스위칭 신호들을 이용하여 데이터 구동부가 전송해온 신호를 디멀티플렉서(200)가 역다중화하도록 제어할 수 있다.
도 3a는 도 1의 평판 표시 장치에 신호가 인가되는 일 예를 나타내는 타이밍도이다.
도 3a를 참조하면, 도 1의 평판 표시 장치가 구동되는 일 예가 도시되어 있다. 일 수평 시간(1H) 동안 상기 디멀티플렉서가 초기화 신호(RST)를 상기 제 1 내지 제 3 화소들에 동시에 인가하여 상기 제1 내지 제3 화소들에 연결된 상기 제1 내지 제3 데이터 라인들을 초기화한 다음, 제 1 데이터 신호(R1)를 상기 제 1 화소들(즉, 제1 데이터라인)에, 제 2 데이터 신호(B1)를 상기 제 2 화소들(즉, 제2 데이터 라인)에, 제 3 데이터 신호(G1)를 상기 제 3 화소들(즉, 제3 데이터 라인)에 순차적으로 인가하도록 상기 타이밍 제어부에서 제1 내지 제3 제어 라인들(CL1, CL2, CL3)을 통해 제어할 수 있다.
그와 함께, 상기 타이밍 제어부는 일 수평 시간(1H) 동안, 초기화 신호(RST)에 의해 상기 제1 내지 제3 데이터 라인들이 초기화된 다음, 상기 주사 구동부가 상기 주사 신호를 주사 라인(Sn-1, Sn)을 통해 상기 제1 내지 제3 화소들에 인가하도록 상기 주사 구동부를 제어할 수 있다.
구체적으로, 디멀티플렉서에 일 수평 시간 동안, 제1 전송 라인(O1)을 통해 초기화 신호(RST)가 인가되면, 그에 기초하여 타이밍 제어부가 제1 내지 제3 제어 라인들(CL1, CL2, CL3)을 통해 로우레벨의 신호를 인가하여 디멀티플렉서에 연결된 모든 데이터 라인의 전압을 초기화 할 수 있다.
그 후에, 제1 전송 라인(O1)을 통해 제1 데이터 신호(R1)가 인가되면, 그에 기초하여 타이밍 제어부가 제1 제어 라인(CL1)을 통해 로우레벨의 신호를 인가하고, 제2 제어 라인 및 제3 제어 라인들(CL2, CL3)을 통해 하이레벨의 신호를 인가하여, 디멀티플렉서는 제1 데이터 신호(R1)를 제1 데이터 라인을 통해 제1 화소들에 인가할 수 있다.
또한, 제1 전송 라인(O1)을 통해 제2 데이터 신호(B1)가 인가되면, 그에 기초하여 타이밍 제어부가 제2 제어 라인(CL2)을 통해 로우레벨의 신호를 인가하고, 제1 제어 라인 및 제3 제어 라인들(CL1, CL3)을 통해 하이레벨의 신호를 인가하여, 디멀티플렉서는 제2 데이터 신호(B1)를 제2 데이터 라인을 통해 제2 화소들에 인가할 수 있다.
마지막으로, 제1 전송 라인(O1)을 통해 제3 데이터 신호(G1)가 인가되면, 그에 기초하여 타이밍 제어부가 제3 제어 라인(CL2)을 통해 로우레벨의 신호를 인가하고, 제1 제어 라인 및 제2 제어 라인들(CL1, CL2)을 통해 하이레벨의 신호를 인가하여, 디멀티플렉서는 제3 데이터 신호(G1)를 제3 데이터 라인을 통해 제3 화소들에 인가할 수 있다.
그와 함께, 주사 라인들(Sn-1, Sn)을 통해 인가되는 주사 신호들은 초기화 신호(RST)에 의해 상기 제1 내지 제3 데이터 라인들이 충분히 초기화된 후에 로우레벨로 인가되므로, 상기 로우레벨의 주사 신호가 인가됨으로서 이전 수평 시간 동안 데이터 라인을 통해 인가된 상기 제1 내지 제3 데이터 신호들이 상기 제1 내지 제3 화소들에 인가되는 것을 막을 수 있다.
따라서, 주사 신호가 화소에 인가되는 동안 데이터 라인을 통해 데이터 신호를 인가할 수 있으므로, 충분한 주사 신호의 인가 시간(1H)을 확보하여 평판 표시 장치의 화질을 향상시킬 수 있다.
도 3b는 도 1의 평판 표시 장치에 신호가 인가되는 다른 예를 나타내는 타이밍도이다.
도 3b를 참조하면, 도 1의 평판 표시 장치가 구동되는 다른 예가 도시되어 있다. 일 수평 시간(1H) 동안 상기 디멀티플렉서가 순차적으로 제1 데이터 신호(R1)를 상기 제 1 화소들에 인가한 다음, 초기화 신호(RST)를 상기 제 1 화소들에 인가하여 상기 제1 화소들에 연결된 상기 제1 데이터 라인들을 초기화하고, 제2 데이터 신호(B1)를 상기 제 2 화소들에 인가한 다음, 초기화 신호(RST)를 상기 제 2 화소들에 인가하여 상기 제2 화소들에 연결된 상기 제2 데이터 라인들을 초기화하며, 제3 데이터 신호(G1)를 상기 제 3 화소들에 인가한 다음, 초기화 신호(RST)를 상기 제 3 화소들에 인가하여 상기 제3 화소들에 연결된 상기 제3 데이터 라인들을 초기화하도록 상기 타이밍 제어부에서 제1 내지 제3 제어 라인들(CL1, CL2, CL3)을 통해 제어할 수 있다.
그와 함께, 상기 타이밍 제어부는 일 수평 시간(1H) 동안, 초기화 신호(RST)에 의해 상기 제1 내지 제3 데이터 라인들 가운데 적어도 하나가 초기화된 다음, 상기 주사 구동부가 상기 주사 신호를 주사 라인들(Sn-1, Sn)을 통해 상기 제1 내지 제3 화소들에 인가하도록 상기 주사 구동부를 제어할 수 있다.
구체적으로, 디멀티플렉서에 일 수평 시간 동안, 제1 전송 라인(O1)을 통해 제1 데이터 신호(R1)가 인가되면, 그에 기초하여 타이밍 제어부가 제1 제어 라인(CL1)을 통해 로우레벨의 신호를 인가하고, 제2 제어 라인 및 제3 제어 라인들(CL2, CL3)을 통해 하이레벨의 신호를 인가하여, 디멀티플렉서는 제1 데이터 신호(R1)를 제1 데이터 라인을 통해 제1 화소들에 인가할 수 있다.
그 후에, 제1 전송 라인(O1)을 통해 초기화 신호(RST)가 인가되면, 그에 기초하여 타이밍 제어부가 제1 제어 라인(CL1)을 통해 로우레벨의 신호를 인가하고, 제2 제어 라인 및 제3 제어 라인들(CL2, CL3)을 통해 하이레벨의 신호를 인가하여, 디멀티플렉서는 제1 데이터 라인의 전압을 초기화 할 수 있다. 그러나, 구동 트랜지스터의 다이오드 연결을 통하여 문턱 전압 보상을 하는 화소 회로 구조에서, 상기 초기화 신호의 전압 레벨이 상기 제1 데이터 신호의 전압 레벨보다 작을 경우, 상기 화소에 상기 제1 데이터 신호의 전압 레벨이 기록된 후에 상기 초기화 신호가 인가되면 상기 화소의 다이오드 연결 구조에 의해 상대적으로 작은 초기화 신호의 전압 레벨은 상기 화소에 기록되지 않을 수 있다.
또한, 제1 전송 라인(O1)을 통해 제2 데이터 신호(B1)가 인가되면, 그에 기초하여 타이밍 제어부가 제2 제어 라인(CL2)을 통해 로우레벨의 신호를 인가하고, 제1 제어 라인 및 제3 제어 라인들(CL1, CL3)을 통해 하이레벨의 신호를 인가하여, 디멀티플렉서는 제2 데이터 신호(B1)를 제2 데이터 라인을 통해 제2 화소들에 인가할 수 있다.
그 후에, 제1 전송 라인(O1)을 통해 초기화 신호(RST)가 인가되면, 그에 기초하여 타이밍 제어부가 제2 제어 라인(CL2)을 통해 로우레벨의 신호를 인가하고, 제1 제어 라인 및 제3 제어 라인들(CL1, CL3)을 통해 하이레벨의 신호를 인가하여, 디멀티플렉서는 제2 데이터 라인의 전압을 초기화 할 수 있으나, 상기 화소에서의 다이오드 연결 구조에 의해 상대적으로 작은 초기화 신호의 전압 레벨은 상기 화소에 기록되지 않을 수 있다.
마지막으로, 제1 전송 라인(O1)을 통해 제3 데이터 신호(G1)가 인가되면, 그에 기초하여 타이밍 제어부가 제3 제어 라인(CL2)을 통해 로우레벨의 신호를 인가하고, 제1 제어 라인 및 제2 제어 라인들(CL1, CL2)을 통해 하이레벨의 신호를 인가하여, 디멀티플렉서는 제3 데이터 신호(G1)를 제3 데이터 라인을 통해 제3 화소들에 인가한다.
그 후에, 제1 전송 라인(O1)을 통해 초기화 신호(RST)가 인가되면, 그에 기초하여 타이밍 제어부가 제3 제어 라인(CL3)을 통해 로우레벨의 신호를 인가하고, 제2 제어 라인 및 제3 제어 라인들(CL2, CL3)을 통해 하이레벨의 신호를 인가하여, 디멀티플렉서는 제3 데이터 라인의 전압을 초기화 할 수 있으나, 상기 화소에서의 다이오드 연결 구조에 의해 상대적으로 작은 초기화 신호의 전압 레벨은 상기 화소에 기록되지 않을 수 있다.
그와 함께, 주사 라인들(Sn-1, Sn)을 통해 인가되는 주사 신호들은 초기화 신호(RST)에 의해 상기 제1 내지 제3 데이터 라인들 중 어느 하나가 충분히 초기화된 후에 로우레벨로 인가되므로, 상기 로우레벨의 주사 신호가 인가됨으로서 이전 수평 시간 동안 데이터 라인을 통해 인가된 상기 제1 내지 제3 데이터 신호들이 상기 제1 내지 제3 화소들에 인가되는 것을 막을 수 있다.
따라서, 주사 신호가 화소에 인가되는 동안 데이터 라인을 통해 데이터 신호를 인가할 수 있으므로, 충분한 주사 신호의 인가 시간(1H)을 확보하여 평판 표시 장치의 화질을 향상시킬 수 있다.
도 4는 본 발명의 실시예들에 따른 평판 표시 장치를 나타내는 블록도이다.
도 4를 참조하면, 평판 표시 장치(400)는 화소부(410), 주사 구동부(420), 데이터 구동부(430), 디멀티플렉서부(440) 및 타이밍 제어부(450)를 포함할 수 있다. 실시예에 따라, 데이터 라인(D1 내지 D(3m))들에 인가되는 전압 레벨을 저장하기 위한 복수의 커패시터(460)들을 더 포함할 수 있다.
도 4의 평판 표시 장치(400)는, 데이터 구동부(430), 디멀티플렉서부(440) 및 디멀티플렉서부(440)와 연결되지 않고 데이터 구동부(430)과 직접 연결된 데이터 라인들(D3, D6, D(3m))을 제외하고, 도 1의 평판 표시 장치(100)와 유사한 구조를 가질 수 있다.
데이터 구동부(430)는 타이밍 제어부(450)의 제어 신호(CTRL1)에 응답하여 제1 데이터 신호, 제2 데이터 신호 또는 초기화 신호를 선택적으로 생성하여, 디멀티플렉서부(440)와 연결된 전송 라인(O1, O2,, Om)을 통해 디멀티플렉서(445)로 전송할 수 있다. 타이밍 제어부(450)의 제어 신호(CTRL2)에 따른 디멀티플렉서부(440)의 동작에 의해, 데이터 구동부(430)는 디멀티플렉서(445)를 거쳐 화소부(410)에 제1 데이터 신호, 제2 데이터 신호 또는 초기화 신호를 선택적으로 인가할 수 있다.
또한, 데이터 구동부(430)는 타이밍 제어부(450)의 제어 신호(CTRL1)에 응답하여 제3 데이터 신호를 생성한 후, 별도의 전송 라인(O1', O2',, Om')으로 출력하여 디멀티플렉서부(440)와 연결되지 않고 데이터 구동부(430)과 직접 연결된 데이터 라인들(D3, D6, D(3m))을 통해 상기 제3 데이터 신호를 제3 화소들(416)에 인가할 수 있다.
디멀티플렉서부(440)는 적어도 하나 이상의 디멀티플렉서(445)를 구비하여, 타이밍 제어부(450)의 제어 신호(CTRL2)에 따라 데이터 구동부(430)가 생성한 신호들을 역다중화할 수 있다.
구체적으로, 본 발명의 일 실시예에 따른 디멀티플렉서부(440)는 데이터 구동부(430)가 생성한 상기 제 1 데이터 신호를 제 1 화소들(412)에 인가하고, 데이터 구동부(430)가 생성한 상기 제 2 데이터 신호를 제 2 화소들(414)에 인가하며, 데이터 구동부(430)가 생성한 상기 초기화 신호를 상기 제 1 및 제 3 화소들(412, 414)에 동시에 인가할 수 있다.
본 발명의 다른 실시예에 따른 디멀티플렉서부(440)는 데이터 구동부(430)가 생성한 상기 제 1 데이터 신호를 제 1 화소들(412)에 인가하고, 데이터 구동부(430)가 생성한 상기 제 2 데이터 신호를 제 2 화소들(414)에 인가하며, 데이터 구동부(430)가 생성한 상기 초기화 신호를 상기 제1 내지 제3 화소들(412, 414)에 선택적으로 인가할 수 있다.
디멀티플렉서부(440)와 연결되지 않고 데이터 구동부(430)과 직접 연결된 데이터 라인들(D3, D6, D(3m))을 통해 데이터 구동부(430)가 생성한 상기 제3 데이터 신호은 제3 화소들(416)에 인가될 수 있다.
도시되어 있지는 않으나 실시예에 따라, 디멀티플렉서부(440)와 연결되지 않고 데이터 구동부(430)과 직접 연결된 데이터 라인들(D3, D6, D(3m))은 다른 데이터 라인들(D1, D2, D4, D5, D(3m-2), D(3m-1))이 가지는 부하와 디멀티플렉서부(440)와 연결되지 않고 데이터 구동부(430)과 직접 연결된 데이터 라인들(D3, D6, D(3m))이 가지는 부하를 동일하도록 맞추기 위하여 추가적인 부하를 연결할 수 있다. 일 예로서, 추가적인 부하는 디멀티플렉서 스위치로 구현할 수 있다.
도 5는 도 4의 평판 표시 장치에 포함된 디멀티플렉서부가 구비한 디멀티플렉서의 일 예를 나타내는 회로도이다.
도 5를 참조하면, 도 5는 본 발명의 실시예들에 따른 평판 표시 장치(400)의 디멀티플렉서부(440)에 있어서, 데이터 구동부(430)의 제1 전송 라인(O1)과 전기적으로 연결되고, 타이밍 제어부(450)의 제2 제어 신호(CTRL2)에 의해 제어되는 디멀티플렉서(445_1) 및 디멀티플렉서부(440)와 연결되지 않고 데이터 구동부(430)과 직접 연결된 데이터 라인(D3)의 구체적인 일 예를 나타낸다.
디멀티플렉서(500)는 화소부의 제1 화소들과 연결되는 제1 데이터 라인(D1), 화소부의 제2 화소들과 연결되는 제2 데이터 라인(D2), 제1 전송 라인(O1)과 제1 데이터 라인(D1) 사이에 위치하는 제1 스위칭 트랜지스터(T1), 및 제1 전송 라인(O1)과 제2 데이터 라인(D2) 사이에 위치하는 제2 스위칭 트랜지스터(T2)를 포함할 수 있다. 또한, 제3 데이터 라인(D3)은 화소부의 제3 화소들과 연결될 수 있다. 제1 및 제2 스위칭 트랜지스터들(T1, T2)은 PMOS 트랜지스터로 도시되어 있으나, 반드시 이에 한정되지 않으며 적어도 하나 이상의 NMOS 트랜지스터로 치환하여 구현하는 것도 가능하다.
실시예에 따라, 디멀티플렉서(500)는 제1 및 제2 데이터 라인들(D1, D2)이 가지는 전압 레벨을 각각 저장하는 커패시터들(560)을 더 포함할 수 있다. 상기 커패시터들(560)은 배선에 존재하는 기생 용량(CR, CB)에 의한 것일 수 있다.
제1 스위칭 트랜지스터(T1)는 제1 제어 라인(CL1)을 통해 인가되는 상기 제2 제어 신호(CTRL2)에 포함되는 신호인 제1 스위칭 신호에 의해 제어될 수 있고, 제2 스위칭 트랜지스터(T2)는 제2 제어 라인(CL2)을 통해 인가되는 상기 제2 제어 신호(CTRL2)에 포함되는 신호인 제2 스위칭 신호에 의해 제어될 수 있다.
상기 제1 및 제2 스위칭 신호들이 로우레벨로 인가될 경우 상기 제1 및 제2 스위칭 신호들이 인가되는 제1 및 제2 스위칭 트랜지스터들(T1, T2)은 제1 전송 라인(O1)으로 인가되는 신호를 각각 제1 및 제2 데이터 라인들(D1, D2)로 인가할 수 있다. 그러나 상기 제1 및 제2 스위칭 신호들이 하이레벨로 인가될 경우 상기 제1 및 제2 스위칭 신호들이 인가되는 제1 및 제2 스위칭 트랜지스터들(T1, T2)은 제1 전송 라인(O1)으로 인가되는 신호를 각각 제1 및 제2 데이터 라인들(D1, D2)로 인가하지 않을 수 있다.
따라서 상기 타이밍 제어부는 상기 제2 제어 신호(CTRL2)를 구성하는 상기 제1 및 제2 스위칭 신호들을 이용하여 데이터 구동부가 전송해온 신호를 디멀티플렉서(500)가 역다중화하도록 제어할 수 있다.
또한, 디멀티플렉서(500)을 거치지 않고 상기 화소부에 직접 인가되는 데이터 신호는 별도의 전송 라인(O1')으로 출력되어 디멀티플렉서부(440)와 연결되지 않고 데이터 구동부(430)과 직접 연결된 데이터 라인(D3)을 통해 화소부에 인가될 수 있다.
실시예에 따라 디멀티플렉서부(440)와 연결되지 않고 데이터 구동부(430)과 직접 연결된 데이터 라인(D3)도 제3 데이터 라인(D3)이 가지는 전압 레벨을 저장하는 커패시터(570)를 더 포함할 수 있다. 상기 커패시터(570)는 배선에 존재하는 기생 용량(CG)에 의한 것일 수 있다.
도 6a는 도 4의 평판 표시 장치에 신호가 인가되는 일 예를 나타내는 타이밍도이다.
도 6a를 참조하면, 도 4의 평판 표시 장치가 구동되는 일 예가 도시되어 있다. 일 수평 시간(1H) 동안 상기 디멀티플렉서가 초기화 신호(RST)를 상기 제 1 및 제 2 화소들에 동시에 인가하여 상기 제1 및 제2 화소들에 연결된 상기 제1 및 제2 데이터 라인들을 초기화한 다음, 제 1 데이터 신호(R1)를 상기 제 1 화소들(즉, 제1 데이터라인)에, 제 2 데이터 신호(B1)를 상기 제 2 화소들(즉, 제2 데이터 라인)에 순차적으로 인가하도록 상기 타이밍 제어부에서 제1 및 제2 제어 라인들(CL1, CL2)을 통해 제어할 수 있다.
그와 함께, 상기 타이밍 제어부는 일 수평 시간(1H) 동안, 초기화 신호(RST)에 의해 상기 제1 및 제2 데이터 라인들이 초기화된 다음, 상기 주사 구동부가 상기 주사 신호를 주사 라인(Sn-1, Sn)을 통해 상기 제1 및 제2 화소들에 인가하도록 상기 주사 구동부를 제어할 수 있다.
도시되어 있지는 않으나 상기 타이밍 제어부는 제3 데이터 라인도 초기화 신호에 의해 초기화 할 수 있고, 상기 초기화가 된 후에 제3 데이터 신호를 인가할 수 있으며, 상기 주사 신호는 제3 데이터 라인들이 초기화된 다음 화소들에 인가되도록 제어할 수 있다.
구체적으로, 디멀티플렉서에 일 수평 시간 동안, 제1 전송 라인(O1)을 통해 초기화 신호(RST)가 인가되면, 그에 기초하여 타이밍 제어부가 제1 및 제2 제어 라인들(CL1, CL2)을 통해 로우레벨의 신호를 인가하여 디멀티플렉서에 연결된 모든 데이터 라인의 전압을 초기화 할 수 있다.
그 후에, 제1 전송 라인(O1)을 통해 제1 데이터 신호(R1)가 인가되면, 그에 기초하여 타이밍 제어부가 제1 제어 라인(CL1)을 통해 로우레벨의 신호를 인가하고, 제2 제어 라인(CL2)을 통해 하이레벨의 신호를 인가하여, 디멀티플렉서는 제1 데이터 신호(R1)를 제1 데이터 라인을 통해 제1 화소들에 인가할 수 있다.
또한, 제1 전송 라인(O1)을 통해 제2 데이터 신호(B1)가 인가되면, 그에 기초하여 타이밍 제어부가 제2 제어 라인(CL2)을 통해 로우레벨의 신호를 인가하고, 제1 제어 라인(CL1)을 통해 하이레벨의 신호를 인가하여, 디멀티플렉서는 제2 데이터 신호(B1)를 제2 데이터 라인을 통해 제2 화소들에 인가할 수 있다.
그와 함께, 주사 라인들(Sn-1, Sn)을 통해 인가되는 주사 신호들은 초기화 신호(RST)에 의해 상기 제1 및 제2 데이터 라인들이 충분히 초기화된 후에 로우레벨로 인가되므로, 상기 로우레벨의 주사 신호가 인가됨으로서 이전 수평 시간 동안 데이터 라인을 통해 인가된 상기 제1 및 제2 데이터 신호들이 상기 제1 및 제2 화소들에 인가되는 것을 막을 수 있다.
따라서, 주사 신호가 화소에 인가되는 동안 데이터 라인을 통해 데이터 신호를 인가할 수 있으므로, 충분한 주사 신호의 인가 시간(1H)을 확보하여 평판 표시 장치의 화질을 향상시킬 수 있다.
도 6b는 도 4의 평판 표시 장치에 신호가 인가되는 다른 예를 나타내는 타이밍도이다.
도 6b를 참조하면, 도 4의 평판 표시 장치가 구동되는 다른 예가 도시되어 있다. 일 수평 시간(1H) 동안 상기 디멀티플렉서가 순차적으로 제1 데이터 신호(R1)를 상기 제 1 화소들에 인가한 다음, 초기화 신호(RST)를 상기 제 1 화소들에 인가하여 상기 제1 화소들에 연결된 상기 제1 데이터 라인들을 초기화하고, 제2 데이터 신호(B1)를 상기 제 2 화소들에 인가한 다음, 초기화 신호(RST)를 상기 제 2 화소들에 인가하여 상기 제2 화소들에 연결된 상기 제2 데이터 라인들을 초기화하도록 상기 타이밍 제어부에서 제1 및 제2 제어 라인들(CL1, CL2)을 통해 제어할 수 있다.
그와 함께, 상기 타이밍 제어부는 일 수평 시간(1H) 동안, 초기화 신호(RST)에 의해 상기 제1 및 제2 데이터 라인들 가운데 적어도 하나가 초기화된 다음, 상기 주사 구동부가 상기 주사 신호를 주사 라인들(Sn-1, Sn)을 통해 상기 제1 및 제2 화소들에 인가하도록 상기 주사 구동부를 제어할 수 있다.
도시되어 있지는 않으나 상기 타이밍 제어부는 제3 데이터 신호를 인가할 수 있고, 상기 제3 데이터 신호가 인가된 후에 제3 데이터 라인도 초기화 신호에 의해 초기화 할 수 있으며, 상기 주사 신호는 제3 데이터 라인들이 초기화된 다음 화소들에 인가되도록 제어할 수 있다.
구체적으로, 디멀티플렉서에 일 수평 시간 동안, 제1 전송 라인(O1)을 통해 제1 데이터 신호(R1)가 인가되면, 그에 기초하여 타이밍 제어부가 제1 제어 라인(CL1)을 통해 로우레벨의 신호를 인가하고, 제2 제어 라인(CL2)을 통해 하이레벨의 신호를 인가하여, 디멀티플렉서는 제1 데이터 신호(R1)를 제1 데이터 라인을 통해 제1 화소들에 인가할 수 있다.
그 후에, 제1 전송 라인(O1)을 통해 초기화 신호(RST)가 인가되면, 그에 기초하여 타이밍 제어부가 제1 제어 라인(CL1)을 통해 로우레벨의 신호를 인가하고, 제2 제어 라인(CL2)을 통해 하이레벨의 신호를 인가하여, 디멀티플렉서는 제1 데이터 라인의 전압을 초기화 할 수 있다. 그러나, 구동 트랜지스터의 다이오드 연결을 통하여 문턱 전압 보상을 하는 화소 회로 구조에서, 상기 초기화 신호의 전압 레벨이 상기 제1 데이터 신호의 전압 레벨보다 작을 경우, 상기 화소에 상기 제1 데이터 신호의 전압 레벨이 기록된 후에 상기 초기화 신호가 인가되면 상기 화소의 다이오드 연결 구조에 의해 상대적으로 작은 초기화 신호의 전압 레벨은 상기 화소에 기록되지 않을 수 있다.
또한, 제1 전송 라인(O1)을 통해 제2 데이터 신호(B1)가 인가되면, 그에 기초하여 타이밍 제어부가 제2 제어 라인(CL2)을 통해 로우레벨의 신호를 인가하고, 제1 제어 라인(CL1)을 통해 하이레벨의 신호를 인가하여, 디멀티플렉서는 제2 데이터 신호(B1)를 제2 데이터 라인을 통해 제2 화소들에 인가할 수 있다.
그 후에, 제1 전송 라인(O1)을 통해 초기화 신호(RST)가 인가되면, 그에 기초하여 타이밍 제어부가 제2 제어 라인(CL2)을 통해 로우레벨의 신호를 인가하고, 제1 제어 라인(CL1)을 통해 하이레벨의 신호를 인가하여, 디멀티플렉서는 제2 데이터 라인의 전압을 초기화 할 수 있으나, 상기 화소에서의 다이오드 연결 구조에 의해 상대적으로 작은 초기화 신호의 전압 레벨은 상기 화소에 기록되지 않을 수 있다.
그와 함께, 주사 라인들(Sn-1, Sn)을 통해 인가되는 주사 신호들은 초기화 신호(RST)에 의해 상기 제1 및 제2 데이터 라인들 중 어느 하나가 충분히 초기화된 후에 로우레벨로 인가되므로, 상기 로우레벨의 주사 신호가 인가됨으로서 이전 수평 시간 동안 데이터 라인을 통해 인가된 상기 제1 및 제2 데이터 신호들이 상기 제1 및 제2 화소들에 인가되는 것을 막을 수 있다.
따라서, 주사 신호가 화소에 인가되는 동안 데이터 라인을 통해 데이터 신호를 인가할 수 있으므로, 충분한 주사 신호의 인가 시간(1H)을 확보하여 평판 표시 장치의 화질을 향상시킬 수 있다.
도 7은 본 발명의 실시예들에 따른 평판 표시 장치를 구비하는 전자 기기를 나타내는 블록도이다.
도 7을 참조하면, 전자 기기(700)는 프로세서(710), 메모리 장치(720), 저장 장치(730), 입출력 장치(740), 파워 서플라이(750) 및 디스플레이 장치(760)를 포함할 수 있다. 이 때, 디스플레이 장치(760)는 도 1의 평판 표시 장치(100)를 구비할 수 있다. 나아가, 전자 기기(700)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 시스템들과 통신할 수 있는 여러 포트(port)들을 더 포함할 수 있다.
프로세서(710)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 프로세서(710)는 마이크로프로세서(micro processor), 중앙 처리 장치(CPU) 등일 수 있다. 프로세서(710)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus) 등을 통하여 다른 구성 요소들에 연결될 수 있다. 실시예에 따라, 프로세서(710)는 주변 구성요소 상호연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다. 메모리 장치(720)는 전자 기기(700)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들어, 메모리 장치(720)는 EPROM(Erasable Programmable Read-Only Memory), EEPROM(Electrically Erasable Programmable Read-Only Memory), 플래시 메모리(Flash Memory), PRAM(Phase Change Random Access Memory), RRAM(Resistance Random Access Memory), NFGM(Nano Floating Gate Memory), PoRAM(Polymer Random Access Memory), MRAM(Magnetic Random Access Memory), FRAM(Ferroelectric Random Access Memory) 등과 같은 비휘발성 메모리 장치 및/또는 DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory), 모바일 DRAM 등과 같은 휘발성 메모리 장치를 포함할 수 있다. 저장 장치(730)는 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 씨디롬(CD-ROM) 등을 포함할 수 있다. 입출력 장치(740)는 키보드, 키패드, 터치패드, 터치스크린, 마우스 등과 같은 입력 수단, 및 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다. 실시예에 따라, 디스플레이 장치(760)는 입출력 장치(740) 내에 구비될 수도 있다. 파워 서플라이(750)는 전자 기기(700)의 동작에 필요한 파워를 공급할 수 있다.
디스플레이 장치(760)는 본 발명의 실시예들에 따른 평판 표시 장치를 구비하므로 데이터 구동부가 생성한 초기화 신호를 조합한 데이터 신호를 이용하여, 디멀티플렉서부가 주사 신호가 화소에 인가되는 동안 데이터 라인을 통해 데이터 신호를 인가함으로써, 충분한 주사 신호의 인가 시간을 확보할 수 있다. 따라서, 디스플레이 장치(760)의 화질을 향상시킬 수 있다.
이상, 본 발명의 실시예들에 따른 평판 표시 장치 및 이의 구동 방법에 대하여 도면을 참조하여 설명하였지만, 상기 설명은 예시적인 것으로서 본 발명의 기술적 사상을 벗어나지 않는 범위에서 해당 기술 분야에서 통상의 지식을 가진 자에 의하여 수정 및 변경될 수 있을 것이다.
본 발명은 평판 표시 장치를 구비하는 모든 전자 기기에 적용될 수 있다. 예를 들어, 본 발명은 텔레비전, 컴퓨터 모니터, 노트북, 디지털 카메라, 휴대폰, 스마트폰, 피디에이(PDA), 피엠피(PMP), MP3 플레이어, 네비게이션, 비디오폰, 게임 콘솔(game console) 등에 적용될 수 있다.
이상에서는 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100, 400: 평판 표시 장치 110, 410: 화소부
120, 420: 주사 구동부 130, 430: 데이터 구동부
140, 200, 440, 500: 디멀티플렉서부
150, 450: 타이밍 제어부

Claims (20)

  1. 주사 라인들, 데이터 라인들 및 상기 주사 라인들과 상기 데이터 라인들에 연결된 제 1 내지 제 3 화소들을 구비하는 화소부;
    상기 화소부에 주사 신호를 인가하는 주사 구동부;
    상기 화소부에 제 1 데이터 신호, 제 2 데이터 신호, 제 3 데이터 신호 또는 초기화 신호를 선택적으로 인가하는 데이터 구동부;
    적어도 하나 이상의 디멀티플렉서(Demultiplexer)를 구비하여, 상기 제 1 데이터 신호는 상기 제 1 화소들에 인가하고, 상기 제 2 데이터 신호는 상기 제 2 화소들에 인가하며, 상기 제 3 데이터 신호는 상기 제 3 화소들에 인가하고, 상기 초기화 신호는 상기 제 1 내지 제 3 화소들에 동시에 인가하는 디멀티플렉서부; 및
    상기 주사 구동부, 상기 데이터 구동부 및 상기 디멀티플렉서부를 제어하는 타이밍 제어부를 포함하는 평판 표시 장치.
  2. 제 1 항에 있어서, 상기 평판 표시 장치는
    상기 데이터 라인들에 각각 연결되고, 상기 제1 내지 제 3 데이터 신호들 및 상기 초기화 신호에 대응되는 전압 레벨을 각각 저장하는 복수의 커패시터들을 더 포함하는 것을 특징으로 하는 평판 표시 장치.
  3. 제 1 항에 있어서, 상기 초기화 신호의 전압 레벨은 상기 제1 내지 제 3 데이터 신호들 각각의 전압 레벨보다 작거나 같은 것을 특징으로 하는 평판 표시 장치.
  4. 제 1 항에 있어서, 상기 데이터 구동부는 상기 제1 내지 제 3 데이터 신호들 중에서 적어도 하나 이상의 신호를 상기 디멀티플렉서를 거치지 않고 상기 화소부에 직접 인가하는 것을 특징으로 하는 평판 표시 장치.
  5. 제 1 항에 있어서, 상기 디멀티플렉서는
    상기 타이밍 제어부에서 출력되는 제어 신호에 기초하여 상기 데이터 구동부와 상기 데이터 라인들을 전기적으로 연결하는 복수의 스위치들; 및
    상기 제어 신호를 상기 스위치들에 인가하는 복수의 제어 라인들을 포함하는 것을 특징으로 하는 평판 표시 장치.
  6. 제 1 항에 있어서, 상기 타이밍 제어부는 일 수평 시간 동안, 상기 디멀티플렉서부가 상기 초기화 신호를 상기 제 1 내지 제 3 화소들에 동시에 인가하여 상기 제1 내지 제3 화소들에 연결된 상기 데이터 라인들을 초기화한 다음, 제 1 데이터 신호를 상기 제 1 화소들에, 제 2 데이터 신호를 상기 제 2 화소들에, 제 3 데이터 신호를 상기 제 3 화소들에 순차적으로 인가하도록 상기 데이터 구동부 및 상기 디멀티플렉서부를 제어하는 것을 특징으로 하는 평판 표시 장치.
  7. 제 6 항에 있어서, 상기 타이밍 제어부는 일 수평 시간 동안, 상기 데이터 라인들이 초기화된 다음, 상기 주사 구동부가 상기 주사 신호를 상기 제1 내지 제3 화소들에 인가하도록 상기 주사 구동부를 제어하는 것을 특징으로 하는 평판 표시 장치.
  8. 주사 라인들, 데이터 라인들 및 상기 주사 라인들과 상기 데이터 라인들에 연결된 제 1 내지 제 3 화소들을 구비하는 화소부;
    상기 화소부에 주사 신호를 인가하는 주사 구동부;
    상기 화소부에 제 1 데이터 신호, 제 2 데이터 신호, 제 3 데이터 신호 또는 초기화 신호를 선택적으로 인가하는 데이터 구동부;
    적어도 하나 이상의 디멀티플렉서(Demultiplexer)를 구비하여, 상기 제 1 데이터 신호는 상기 제 1 화소들에 인가하고, 상기 제 2 데이터 신호는 상기 제 2 화소들에 인가하며, 상기 제 3 데이터 신호는 상기 제 3 화소들에 인가하고, 상기 초기화 신호는 상기 제 1 내지 제 3 화소들에 선택적으로 인가하는 디멀티플렉서부; 및
    상기 주사 구동부, 상기 데이터 구동부 및 상기 디멀티플렉서부를 제어하는 타이밍 제어부를 포함하는 평판 표시 장치.
  9. 제 8 항에 있어서, 상기 평판 표시 장치는
    상기 데이터 라인들에 각각 연결되고, 상기 제1 내지 제 3 데이터 신호들 및 상기 초기화 신호에 대응되는 전압 레벨을 각각 저장하는 복수의 커패시터들을 더 포함하는 것을 특징으로 하는 평판 표시 장치.
  10. 제 8 항에 있어서, 상기 초기화 신호의 전압 레벨은 상기 제1 내지 제 3 데이터 신호들 각각의 전압 레벨보다 작거나 같은 것을 특징으로 하는 평판 표시 장치.
  11. 제 8 항에 있어서, 상기 데이터 구동부는 상기 제1 내지 제 3 데이터 신호들 중에서 적어도 하나 이상의 신호를 상기 디멀티플렉서를 거치지 않고 상기 화소부에 직접 인가하는 것을 특징으로 하는 평판 표시 장치.
  12. 제 8 항에 있어서, 상기 디멀티플렉서는
    상기 타이밍 제어부에서 출력되는 제어 신호에 기초하여 상기 데이터 구동부와 상기 데이터 라인들을 전기적으로 연결하는 복수의 스위치들; 및
    상기 제어 신호를 상기 스위치들에 인가하는 복수의 제어 라인들을 포함하는 것을 특징으로 하는 평판 표시 장치.
  13. 제 8 항에 있어서, 상기 타이밍 제어부는 일 수평 시간 동안, 상기 디멀티플렉서부가 순차적으로 상기 제1 화소들에 상기 제1 데이터 신호를 인가한 다음, 상기 초기화 신호를 인가하여 상기 제1 화소들에 연결된 상기 데이터 라인들을 초기화하고, 상기 제2 화소들에 상기 제2 데이터 신호를 인가한 다음, 상기 초기화 신호를 인가하여 상기 제2 화소들에 연결된 상기 데이터 라인들을 초기화하며, 상기 제3 화소들에 상기 제3 데이터 신호를 인가한 다음, 상기 초기화 신호를 인가하여 상기 제3 화소들에 연결된 상기 데이터 라인들을 초기화하도록 상기 데이터 구동부 및 상기 디멀티플렉서부를 제어하는 것을 특징으로 하는 평판 표시 장치.
  14. 제 13 항에 있어서, 상기 타이밍 제어부는 일 수평 시간 동안, 상기 데이터 라인들 가운데 적어도 하나가 초기화된 다음, 상기 주사 구동부가 상기 주사 신호를 상기 제1 내지 제3 화소들에 인가하도록 상기 주사 구동부를 제어하는 것을 특징으로 하는 평판 표시 장치.
  15. 타이밍 제어부가 데이터 구동부를 제어하는 제1 제어 신호, 디멀티플렉서(Demultiplexer)부를 제어하는 제2 제어 신호 및 주사 구동부를 제어하는 제3 제어 신호를 생성하는 단계;
    상기 데이터 구동부가 상기 제1 제어 신호에 의해 상기 화소부에 인가되는 제 1 데이터 신호, 제 2 데이터 신호, 제 3 데이터 신호 또는 초기화 신호를 선택적으로 생성하는 단계;
    상기 주사 구동부가 상기 제3 제어 신호에 의해 상기 화소부에 인가되는 주사 신호를 생성하는 단계; 및
    상기 디멀티플렉서부가 상기 제2 제어 신호에 따라 상기 제 1 데이터 신호는 화소부의 제 1 화소들에 인가하고, 상기 제 2 데이터 신호는 화소부의 제 2 화소들에 인가하며, 상기 제 3 데이터 신호는 화소부의 제 3 화소들에 인가하고, 상기 초기화 신호는 상기 제 1 내지 제 3 화소들에 동시에 인가하는 단계를 포함하는 평판 표시 장치의 구동 방법.
  16. 제 15 항에 있어서, 상기 제어 신호들을 생성하는 단계는
    상기 타이밍 제어부가 일 수평 시간 동안, 상기 디멀티플렉서부가 상기 초기화 신호를 상기 제 1 내지 제 3 화소들에 동시에 인가하여 상기 제1 내지 제3 화소들에 연결된 상기 데이터 라인들을 초기화한 다음, 제 1 데이터 신호를 상기 제 1 화소들에, 제 2 데이터 신호를 상기 제 2 화소들에, 제 3 데이터 신호를 상기 제 3 화소들에 순차적으로 인가하도록 상기 데이터 구동부 및 상기 디멀티플렉서부를 제어하는 상기 제1 제어 신호 및 상기 제2 제어 신호를 생성하는 단계; 및
    상기 주사 구동부가 상기 데이터 라인들이 초기화된 후, 상기 주사 신호를 상기 제1 내지 제3 화소들에 인가하도록 상기 주사 구동부를 제어하는 상기 제3 제어 신호를 생성하는 단계를 포함하는 것을 특징으로 하는 평판 표시 장치의 구동 방법.
  17. 제 15 항에 있어서, 상기 제1 내지 제3 데이터 신호들 및 상기 초기화 신호를 인가하는 단계는
    상기 데이터 구동부가 상기 제1 내지 제3 데이터 신호들 중에서 적어도 하나 이상의 신호를 상기 디멀티플렉서를 거치지 않고 상기 화소부에 직접 인가하고,
    상기 디멀티플렉서부가 상기 디멀티플렉서를 거치지 않은 나머지 데이터 신호들을 상기 제2 제어 신호에 따라 화소부에 인가하는 단계를 포함하는 것을 특징으로 하는 평판 표시 장치의 구동 방법.
  18. 타이밍 제어부가 데이터 구동부를 제어하는 제1 제어 신호, 디멀티플렉서(Demultiplexer)부를 제어하는 제2 제어 신호 및 주사 구동부를 제어하는 제3 제어 신호를 생성하는 단계;
    상기 데이터 구동부가 상기 제1 제어 신호에 의해 상기 화소부에 인가되는 제 1 데이터 신호, 제 2 데이터 신호, 제 3 데이터 신호 또는 초기화 신호를 선택적으로 생성하는 단계;
    상기 주사 구동부가 상기 제3 제어 신호에 의해 상기 화소부에 인가되는 주사 신호를 생성하는 단계; 및
    상기 디멀티플렉서부가 상기 제2 제어 신호에 따라 상기 제 1 데이터 신호는 화소부의 제 1 화소들에 인가하고, 상기 제 2 데이터 신호는 화소부의 제 2 화소들에 인가하며, 상기 제 3 데이터 신호는 화소부의 제 3 화소들에 인가하고, 상기 초기화 신호는 상기 제 1 내지 제 3 화소들에 선택적으로 인가하는 단계를 포함하는 평판 표시 장치의 구동 방법.
  19. 제 18 항에 있어서, 상기 제어 신호들을 생성하는 단계는
    상기 타이밍 제어부가 일 수평 시간 동안, 상기 디멀티플렉서부가 순차적으로 상기 제1 화소들에 상기 제1 데이터 신호를 인가한 다음, 상기 초기화 신호를 인가하여 상기 제1 화소들에 연결된 상기 데이터 라인들을 초기화하고, 상기 제2 화소들에 상기 제2 데이터 신호를 인가한 다음, 상기 초기화 신호를 인가하여 상기 제2 화소들에 연결된 상기 데이터 라인들을 초기화하며, 상기 제3 화소들에 상기 제3 데이터 신호를 인가한 다음, 상기 초기화 신호를 인가하여 상기 제3 화소들에 연결된 상기 데이터 라인들을 초기화하도록 상기 데이터 구동부 및 상기 디멀티플렉서부를 제어하는 상기 제1 제어 신호 및 상기 제2 제어 신호를 생성하는 단계; 및
    상기 주사 구동부가 상기 데이터 라인들 가운데 적어도 하나가 초기화된 후, 상기 주사 신호를 상기 제1 내지 제3 화소들에 인가하도록 상기 주사 구동부를 제어하는 상기 제3 제어 신호를 생성하는 단계를 포함하는 것을 특징으로 하는 평판 표시 장치의 구동 방법.
  20. 제 18 항에 있어서, 상기 제1 내지 제3 데이터 신호들 및 상기 초기화 신호를 인가하는 단계는
    상기 데이터 구동부가 상기 제1 내지 제3 데이터 신호들 중에서 적어도 하나 이상의 신호를 상기 디멀티플렉서를 거치지 않고 상기 화소부에 직접 인가하고,
    상기 디멀티플렉서부가 상기 디멀티플렉서를 거치지 않은 나머지 데이터 신호들을 상기 제2 제어 신호에 따라 화소부에 인가하는 단계를 포함하는 것을 특징으로 하는 평판 표시 장치의 구동 방법.
KR1020130002733A 2013-01-10 2013-01-10 평판 표시 장치 및 평판 표시 장치의 구동 방법 KR102055622B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020130002733A KR102055622B1 (ko) 2013-01-10 2013-01-10 평판 표시 장치 및 평판 표시 장치의 구동 방법
US13/939,017 US9558705B2 (en) 2013-01-10 2013-07-10 Flat panel display device controlling initialization of data lines supplied to a pixel unit
TW102128626A TWI591603B (zh) 2013-01-10 2013-08-09 平板顯示裝置
CN201310356191.0A CN103927970B (zh) 2013-01-10 2013-08-15 平板显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130002733A KR102055622B1 (ko) 2013-01-10 2013-01-10 평판 표시 장치 및 평판 표시 장치의 구동 방법

Publications (2)

Publication Number Publication Date
KR20140090749A true KR20140090749A (ko) 2014-07-18
KR102055622B1 KR102055622B1 (ko) 2020-01-23

Family

ID=51060570

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130002733A KR102055622B1 (ko) 2013-01-10 2013-01-10 평판 표시 장치 및 평판 표시 장치의 구동 방법

Country Status (4)

Country Link
US (1) US9558705B2 (ko)
KR (1) KR102055622B1 (ko)
CN (1) CN103927970B (ko)
TW (1) TWI591603B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160114757A (ko) * 2015-03-24 2016-10-06 삼성디스플레이 주식회사 표시 패널 구동 장치 및 이를 포함하는 표시 장치
KR20160117706A (ko) * 2015-03-30 2016-10-11 삼성디스플레이 주식회사 디멀티플렉서 및 이를 포함한 표시장치
KR20170012793A (ko) * 2015-07-24 2017-02-03 엘지디스플레이 주식회사 표시장치
KR20170029701A (ko) * 2015-09-07 2017-03-16 삼성디스플레이 주식회사 표시장치 및 그의 구동방법

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102071566B1 (ko) * 2013-02-27 2020-03-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 구동 방법
US9727345B2 (en) 2013-03-15 2017-08-08 Intel Corporation Method for booting a heterogeneous system and presenting a symmetric core view
KR102063130B1 (ko) * 2013-04-16 2020-01-08 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102137079B1 (ko) * 2014-03-03 2020-07-24 삼성디스플레이 주식회사 유기 발광 표시 장치
CN105336294B (zh) * 2014-08-12 2018-01-30 上海和辉光电有限公司 有机电致发光显示器
US20160055789A1 (en) * 2014-08-20 2016-02-25 Innolux Corporation Display pael
KR102273497B1 (ko) * 2014-12-24 2021-07-07 엘지디스플레이 주식회사 표시장치와 그 구동 방법
CN105810143B (zh) * 2014-12-29 2018-09-28 昆山工研院新型平板显示技术中心有限公司 一种数据驱动电路及其驱动方法和有机发光显示器
TWI555000B (zh) * 2015-02-05 2016-10-21 友達光電股份有限公司 顯示面板
CN104751766B (zh) * 2015-04-08 2017-08-29 京东方科技集团股份有限公司 一种显示面板、其驱动方法及显示装置
CN104867452A (zh) * 2015-06-08 2015-08-26 深圳市华星光电技术有限公司 信号分离器及amoled显示装置
CN104916263B (zh) 2015-06-17 2018-02-09 深圳市华星光电技术有限公司 显示面板及其驱动方法
CN104900181A (zh) * 2015-07-03 2015-09-09 京东方科技集团股份有限公司 一种阵列基板及其驱动方法和显示装置
CN105047122A (zh) 2015-09-08 2015-11-11 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
KR102505836B1 (ko) * 2016-04-25 2023-03-06 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 전자 기기
KR102504639B1 (ko) * 2016-06-20 2023-03-02 삼성디스플레이 주식회사 표시 패널, 표시 장치 및 표시 패널의 구동 방법
CN106448565A (zh) * 2016-12-26 2017-02-22 武汉华星光电技术有限公司 有机发光二极管像素补偿电路及有机发光显示装置
TWI614654B (zh) * 2017-04-28 2018-02-11 友達光電股份有限公司 用於顯示面板的驅動方法
CN107240374A (zh) * 2017-07-21 2017-10-10 京东方科技集团股份有限公司 一种源极驱动电路、显示装置及其驱动方法
CN107578738B (zh) * 2017-09-12 2023-06-23 维沃移动通信有限公司 一种显示驱动电路、方法及移动终端
TWI673633B (zh) 2018-03-13 2019-10-01 友達光電股份有限公司 觸控顯示面板
TWI659407B (zh) * 2018-05-22 2019-05-11 友達光電股份有限公司 顯示裝置
TWI671726B (zh) * 2018-08-22 2019-09-11 友達光電股份有限公司 顯示裝置及其調整方法
KR20200070495A (ko) * 2018-12-07 2020-06-18 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
CN109872678B (zh) * 2019-04-23 2021-10-12 昆山国显光电有限公司 一种显示面板的驱动方法和显示装置
TWI697824B (zh) * 2019-05-13 2020-07-01 友達光電股份有限公司 觸控顯示裝置
TWI724840B (zh) * 2020-03-26 2021-04-11 友達光電股份有限公司 顯示面板
CN113589611B (zh) * 2021-08-02 2023-06-02 厦门天马微电子有限公司 一种阵列基板、显示面板及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060018763A (ko) * 2004-08-25 2006-03-02 삼성에스디아이 주식회사 발광 표시장치와 그의 구동방법
KR20060064129A (ko) * 2004-12-08 2006-06-13 삼성에스디아이 주식회사 발광 표시장치와 그의 구동방법
KR100824852B1 (ko) * 2006-12-20 2008-04-23 삼성에스디아이 주식회사 유기 전계 발광 표시 장치
KR20090090117A (ko) * 2008-02-20 2009-08-25 삼성모바일디스플레이주식회사 디멀티플렉서 및 이를 이용한 유기전계발광 표시장치
KR20110080255A (ko) * 2010-01-05 2011-07-13 삼성모바일디스플레이주식회사 유기전계발광 표시장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100515299B1 (ko) * 2003-04-30 2005-09-15 삼성에스디아이 주식회사 화상 표시 장치와 그 표시 패널 및 구동 방법
KR100581810B1 (ko) * 2004-08-25 2006-05-23 삼성에스디아이 주식회사 발광 표시장치와 그의 구동방법
KR100684714B1 (ko) 2004-09-15 2007-02-20 삼성에스디아이 주식회사 발광 표시 장치 및 그 구동 방법
CN100433111C (zh) * 2006-05-12 2008-11-12 友达光电股份有限公司 可有效率地对有机发光二极管矩阵的电容充电的方法
JP5481805B2 (ja) * 2008-07-10 2014-04-23 セイコーエプソン株式会社 電気光学装置および電子機器
KR101127582B1 (ko) 2010-01-04 2012-03-27 삼성모바일디스플레이주식회사 화소 회로, 유기 전계 발광 표시 장치 및 그 구동 방법
KR101162864B1 (ko) 2010-07-19 2012-07-04 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기 전계발광 표시장치
KR102022387B1 (ko) * 2012-12-05 2019-09-19 삼성디스플레이 주식회사 유기 전계 발광 표시 장치 및 이의 동작 방법
KR102063130B1 (ko) * 2013-04-16 2020-01-08 삼성디스플레이 주식회사 유기 발광 표시 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060018763A (ko) * 2004-08-25 2006-03-02 삼성에스디아이 주식회사 발광 표시장치와 그의 구동방법
KR20060064129A (ko) * 2004-12-08 2006-06-13 삼성에스디아이 주식회사 발광 표시장치와 그의 구동방법
KR100824852B1 (ko) * 2006-12-20 2008-04-23 삼성에스디아이 주식회사 유기 전계 발광 표시 장치
KR20090090117A (ko) * 2008-02-20 2009-08-25 삼성모바일디스플레이주식회사 디멀티플렉서 및 이를 이용한 유기전계발광 표시장치
KR20110080255A (ko) * 2010-01-05 2011-07-13 삼성모바일디스플레이주식회사 유기전계발광 표시장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160114757A (ko) * 2015-03-24 2016-10-06 삼성디스플레이 주식회사 표시 패널 구동 장치 및 이를 포함하는 표시 장치
KR20160117706A (ko) * 2015-03-30 2016-10-11 삼성디스플레이 주식회사 디멀티플렉서 및 이를 포함한 표시장치
KR20170012793A (ko) * 2015-07-24 2017-02-03 엘지디스플레이 주식회사 표시장치
KR20170029701A (ko) * 2015-09-07 2017-03-16 삼성디스플레이 주식회사 표시장치 및 그의 구동방법

Also Published As

Publication number Publication date
CN103927970A (zh) 2014-07-16
TWI591603B (zh) 2017-07-11
TW201428714A (zh) 2014-07-16
CN103927970B (zh) 2018-02-16
US9558705B2 (en) 2017-01-31
KR102055622B1 (ko) 2020-01-23
US20140191931A1 (en) 2014-07-10

Similar Documents

Publication Publication Date Title
KR102055622B1 (ko) 평판 표시 장치 및 평판 표시 장치의 구동 방법
US11094258B2 (en) Pixel circuit
US11017723B2 (en) Pixel and related organic light emitting diode display device
EP3879517B1 (en) Pixel circuit
KR102394683B1 (ko) 펜타일 픽셀 구조를 가지는 유기 발광 표시 장치의 표시 패널
US11574578B2 (en) Display panel and display device
US11574594B2 (en) Display panel of an organic light emitting diode display device, and organic light emitting diode display device including pixels differing in terms of size of at least one of a transistor and a capacitor
KR102218606B1 (ko) 표시 패널 모듈, 이를 구비하는 유기 발광 표시 장치 및 유기 발광 표시 장치의 구동 방법
KR20220038633A (ko) 표시장치
KR20200034086A (ko) 표시 장치
US10431134B2 (en) Display device having master and slave drivers and electronic device having the same
US9165506B2 (en) Organic light emitting display device and method of driving an organic light emitting display device
KR20210107934A (ko) 유기발광 디스플레이 장치 및 이의 구동 방법 장치 및 이를 포함하는 디스플레이 시스템
KR20150030416A (ko) 유기 발광 표시 장치 및 이의 구동 방법
KR20170130680A (ko) 유기 발광 표시 장치
US20140070709A1 (en) Method of arranging power-lines for an organic light emitting display device, display panel module, and organic light emitting display device having the same
KR102555805B1 (ko) 표시 패널의 화소 및 표시 장치
JP2016109782A (ja) 表示装置、および駆動方法
US11961455B2 (en) Pixel circuit and display device having the same
US20230351935A1 (en) Pixel circuit and display device having the same
US20240054953A1 (en) Display panel, display apparatus including the same and electronic apparatus including the same
US20230267869A1 (en) Display device
US20220415255A1 (en) Pixel and organic light emitting diode display device
US11170688B2 (en) Method of driving a display panel and display device employing the same
CN116524865A (zh) 像素电路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant