JP2016109782A - 表示装置、および駆動方法 - Google Patents

Abstract

【課題】データ書き込み不足による画質劣化の防止と、複数のデータ線のばらつきによる画質劣化の防止との両立を図ることが可能な、表示装置、および駆動方法を提供する。【解決手段】マトリクス状に配置される複数の画素回路と、画素回路の列または行ごとに複数配置される複数のデータ線と、複数のデータ線のうちの１つのデータ線、および所定の色に対応するデータをそれぞれ供給する複数のドライバ出力のうちの１つのドライバ出力とそれぞれ接続され、スイッチング制御信号に基づいてデータ線とドライバ出力とを選択的に接続させる、複数のデータ選択スイッチとを備え、画素回路の列または行ごとに複数配置されるデータ線それぞれには固定の色に対応するデータが供給され、行方向および列方向に隣接する画素回路に接続されるデータ線は異なり、データ更新期間は、データ線書き込み期間と画素回路書き込み期間とに分離される、表示装置が提供される。【選択図】図１

Description

本発明は、表示装置、および駆動方法に関する。

アクティブマトリクス型（active matrix）の表示装置では、高解像度化によって水平期間の時間がより短くなっている。水平期間の時間が短縮することによりデータ（data）書き込み不足が生じ、その結果、画質の劣化が生じうる。

このような中、上記のようなデータ書き込み不足を改善する技術が開発されている。上記のようなデータ書き込み不足を改善する技術としては、例えば、下記の特許文献１に記載の技術や特許文献２に記載の技術が挙げられる。

特開２００９−２１１０３９号公報 特開２００９−０１５２７６号公報

例えば特許文献１に記載の技術や特許文献２に記載の技術が用いられる表示装置では、マトリクス状に配置された複数の画素回路における画素回路の列それぞれに対して、データ線を複数配置することにより、データ書き込み不足を改善する。また、例えば特許文献１に記載の技術や特許文献２に記載の技術が用いられる表示装置では、データ線にデータを書き込むデータ線書き込み期間と、画素回路にデータを書き込む画素回路書き込み期間とを分離することによって、データ線書き込み時間と画素回路書き込み時間とを延ばす。よって、例えば特許文献１に記載の技術や特許文献２に記載の技術が用いられることによって、アクティブマトリクス型の表示装置の高解像度化や、高画質化を図ることができる可能性はある。

しかしながら、例えば特許文献１に記載の技術や特許文献２に記載の技術が用いられる表示装置では、各データ線でばらつきが発生した場合に、線欠陥による画質劣化が発生する。

本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、データ書き込み不足による画質劣化の防止と、複数のデータ線のばらつきによる画質劣化の防止との両立を図ることが可能な、新規かつ改良された表示装置、および駆動方法を提供することにある。

上記目的を達成するために、本発明の一の観点によれば、マトリクス状に配置される複数の画素回路と、上記画素回路の列または行ごとに複数配置される、複数のデータ線と、複数の上記データ線のうちの１つの上記データ線、および所定の色に対応するデータをそれぞれ供給する複数のドライバ出力のうちの１つのドライバ出力とそれぞれ接続され、スイッチング制御信号に基づいて、接続されている上記データ線と上記ドライバ出力とを選択的に接続させる、上記データ線ごとに設けられる複数のデータ選択スイッチと、を備え、上記画素回路の列または行ごとに複数配置される上記データ線それぞれには、固定の色に対応するデータが供給され、複数の上記画素回路において行方向および列方向に隣接する上記画素回路に接続されるデータ線は、異なり、各画素回路に書き込まれるデータを更新するデータ更新期間は、上記データ線にデータを書き込むデータ線書き込み期間と、上記データ線書き込み期間の後に行われる、画素回路にデータを書き込む画素回路書き込み期間とに分離される、表示装置が提供される。

かかる構成によって、データ更新期間を延ばすことができ、また、データ線ばらつきによる線欠陥などの画質劣化が防止される。よって、かかる構成によって、データ書き込み不足による画質劣化の防止と、複数のデータ線のばらつきによる画質劣化の防止との両立を図ることができる。

また、上記データ更新期間は、複数の水平期間であり、上記データ線書き込み期間は、複数の水平期間のうちの一部の水平期間であり、上記画素回路書き込み期間は、複数の水平期間のうちの上記データ線書き込み期間を除く残りの水平期間であってもよい。

また、上記データ線書き込み期間および上記画素回路書き込み期間それぞれにおいて、１水平期間内に複数回の書き込みが行われ、複数配置される上記データ線に対応する上記画素回路の列または行それぞれにおいて、隣接する画素回路では、１水平期間内で書き込まれる順番が異なっていてもよい。

また、上記画素回路の列または行ごとに複数配置される上記データ線にそれぞれ接続される上記データ選択スイッチは、相異なる水平期間において、接続されている上記データ線と上記ドライバ出力とを接続してもよい。

また、複数の上記ドライバ出力を有するドライバをさらに備えていてもよい。

また、上記スイッチング制御信号を出力するドライバをさらに備えていてもよい。

また、上記目的を達成するために、本発明の他の観点によれば、マトリクス状に配置される複数の画素回路と、上記画素回路の列または行ごとに複数配置される、複数のデータ線と、複数の上記データ線のうちの１つの上記データ線、および所定の色に対応するデータをそれぞれ供給する複数のドライバ出力のうちの１つのドライバ出力とそれぞれ接続され、スイッチング制御信号に基づいて、接続されている上記データ線と上記ドライバ出力とを選択的に接続させる、上記データ線ごとに設けられる複数のデータ選択スイッチと、を備え、上記画素回路の列または行ごとに複数配置される上記データ線それぞれには、固定の色に対応するデータが供給され、複数の上記画素回路において行方向および列方向に隣接する上記画素回路に接続されるデータ線は異なる、表示装置の駆動方法であって、各画素回路に書き込まれるデータを更新するデータ更新期間を、上記データ線にデータを書き込むデータ線書き込み期間と、上記データ線書き込み期間の後に行われる、画素回路にデータを書き込む画素回路書き込み期間とに分離させる、駆動方法が提供される。

かかる方法が用いられる表示装置では、データ更新期間を延ばすことができ、また、データ線ばらつきによる線欠陥などの画質劣化が防止される。よって、かかる方法が用いられることによって、データ書き込み不足による画質劣化の防止と、複数のデータ線のばらつきによる画質劣化の防止との両立を図ることができる。

本発明によれば、データ書き込み不足による画質劣化の防止と、複数のデータ線のばらつきによる画質劣化の防止との両立を図ることができる。

本発明の第１の実施形態に係る表示装置の構成の一例を説明するための説明図である。 本発明の第１の実施形態に係る表示装置における動作のタイミングチャート（timing chart）の一例を示す説明図である。 本発明の第１の実施形態に係る表示装置が備える画素回路の構成の一例を示す説明図である。 本発明の第１の実施形態に係る表示装置のデータ更新に係る動作の一例を説明するための説明図である。 本発明の第１の実施形態に係る表示装置のデータ更新に係る動作の一例を説明するための説明図である。 本発明の第１の実施形態に係る表示装置のデータ更新に係る動作の一例を説明するための説明図である。 本発明の第１の実施形態に係る表示装置の構成の他の例を説明するための説明図である。 本発明の第１の実施形態に係る表示装置における動作のタイミングチャートの一例を示す説明図である。 本発明の第２の実施形態に係る表示装置の構成の一例を説明するための説明図である。 本発明の第２の実施形態に係る表示装置における動作のタイミングチャートの一例を示す説明図である。 本発明の第２の実施形態に係る表示装置の構成の他の例を説明するための説明図である。 本発明の第２の実施形態に係る表示装置における動作のタイミングチャートの一例を示す説明図である。

以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書および図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。

また、以下において、“一の構成要素と、他の構成要素とを、接続する”とは、“当該一の構成要素と当該他の構成要素とが、他の構成要素を介さずに、電気的に接続されること”、または、“当該一の構成要素と当該他の構成要素とが、他の構成要素を介して、電気的に接続されること”をいう。

（本発明の実施形態に係る表示装置、および駆動方法の概要）
本発明の実施形態に係る表示装置は、例えば、複数の画素回路がマトリクス状に配置されるアクティブマトリクス型の表示装置である。

本発明の実施形態に係る表示装置としては、例えば、電流が流れることにより発光する任意の発光素子と駆動トランジスタ（transistor）とを含む画素回路を備える表示装置や、液晶素子と駆動トランジスタとを含む画素回路を備える表示装置などが挙げられる。

ここで、本発明の実施形態に係る発光素子としては、例えば、有機ＥＬ素子（rganic Electro Luminescence element）や無機ＥＬ素子（inorganic Electro Luminescence element）など、電流が流れることにより発光する任意の発光素子が挙げられる。

以下では、本発明の実施形態に係る表示装置が、発光素子と駆動トランジスタとを含む画素回路を備える表示装置であり、本発明の実施形態に係る発光素子が、有機ＥＬ素子である場合を例に挙げる。

また、本発明の実施形態に係る表示装置における駆動は、例えば、本発明の実施形態に係る表示装置が備えるドライバ（driver）、または、本発明の実施形態に係る表示装置の外部のドライバによって制御される。

上述したように、アクティブマトリクス型の表示装置では、高解像度化により水平期間の時間が短縮することによってデータ書き込み不足が生じ、その結果、画質の劣化が生じうる。また、例えば特許文献１に記載の技術や特許文献２に記載の技術を用いたとしても、複数データ線による各データ線ばらつきにより、各データ線ごとにデータ書き込み電圧にばらつきが発生しうる。

そこで、本発明の実施形態に係る表示装置は、マトリクス状に配置される複数の画素回路に加え、例えば下記の（ａ）、（ｂ）に示す構成を備える。

（ａ）複数のデータ線
データ線は、マトリクス状に配置される複数の画素回路における画素回路の列（または行）ごとに複数配置される。本発明の実施形態に係る表示装置が備えるデータ線の数は、例えば、画素回路の列数（または行数）のｎ倍（ｎは、２以上の整数。）である。

（ｂ）複数のデータ選択スイッチ（switch）
各データ選択スイッチは、複数のデータ線のうちの１つのデータ線、および所定の色に対応するデータをそれぞれ供給する複数のドライバ出力のうちの１つのドライバ出力とそれぞれ接続される。また、各データ選択スイッチは、スイッチング（switching）制御信号に基づいて、接続されているデータ線とドライバ出力とを選択的に接続させる。

本発明の実施形態に係るデータ選択スイッチとしては、例えば、ゲート（gate）に印加されるスイッチング制御信号に基づいてオン（on）状態またはオフ（off）状態となるトランジスタが挙げられる。本発明の実施形態に係るトランジスタとしては、例えば、ＴＦＴ（Thin Film Transistor）やＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）などのＦＥＴ（Field-Effect Transistor）が挙げられる。本発明の実施形態に係るトランジスタの導電型は、Ｐチャネル（channel）型であってもよいし、Ｎチャネル型であってもよい。

なお、本発明の実施形態に係るデータ選択スイッチは、上記トランジスタに限られない。例えば、本発明の実施形態に係るデータ選択スイッチは、上記トランジスタと同様の機能を有することが可能な、任意の回路素子（または回路）であってもよい。

また、本発明の実施形態に係る所定の色に対応するデータとしては、例えば、光の三原色の各色を示すデータが挙げられる。なお、本発明の実施形態に係る所定の色に対応するデータは、光の三原色の各色を示すデータに限られず、例えば、白色を示すデータなど、他の色を示すデータであってもよい。

また、上記複数のドライバ出力を有するドライバ（例えば、データドライバ）は、本発明の実施形態に係る表示装置が備えていてもよいし、本発明の実施形態に係る表示装置の外部のドライバであってもよい。

本発明の実施形態に係るスイッチング制御信号は、例えば、本発明の実施形態に係る表示装置が備えるドライバ、または、本発明の実施形態に係る表示装置の外部のドライバから出力される。また、本発明の実施形態に係るスイッチング制御信号を出力するドライバは、上記複数のドライバ出力を有するドライバと同一のドライバであってもよいし、別体のドライバであってもよい。本発明の実施形態に係るスイッチング制御信号の具体例については、後述する。

また、本発明の実施形態に係る表示装置では、下記の（ｃ）、（ｄ）が満たされるような、データ線、データ選択スイッチ、およびドライバ出力の接続関係を有する。

（ｃ）画素回路の列（または行）ごとに複数配置されるデータ線それぞれには、固定の色に対応するデータが供給される。
（ｄ）マトリクス状に配置される複数の画素回路において、行方向および列方向に隣接する画素回路に接続されるデータ線は、異なる。

そして、例えば上記（ａ）〜（ｄ）に示す構成および接続関係を有する本発明の実施形態に係る表示装置は、下記の（ｅ）に示すように駆動される。

（ｅ）
本発明の実施形態に係る表示装置は、各画素回路に書き込まれるデータを更新するデータ更新期間が、データ線にデータを書き込むデータ線書き込み期間と、画素回路にデータを書き込む画素回路書き込み期間とに分離されるように駆動される。ここで、画素回路書き込み期間は、データ線書き込み期間の後に行われる期間である。

本発明の実施形態に係るデータ更新期間としては、複数の水平期間が挙げられる。データ更新期間を構成するデータ線書き込み期間は、複数の水平期間のうちの一部の水平期間であり、また、データ更新期間を構成する画素回路書き込み期間は、複数の水平期間のうちのデータ線書き込み期間を除く残りの水平期間である。

上記（ａ）〜（ｄ）に示す構成および接続関係を有する本発明の実施形態に係る表示装置における上記（ｅ）に示すような駆動（本発明の実施形態に係る駆動方法による駆動）は、例えば、スイッチング制御信号に基づいて各データ選択スイッチがオン状態、またはオフ状態となることや、画素回路に対して供給される各種制御信号に基づき画素回路が動作することによって、実現される。

本発明の実施形態に係る画素回路に対して供給される各種制御信号は、例えば、本発明の実施形態に係る表示装置が備えるドライバ、または、本発明の実施形態に係る表示装置の外部のドライバから出力される。また、本発明の実施形態に係る上記各種制御信号を出力するドライバは、上記スイッチング制御信号を出力するドライバや、上記複数のドライバ出力を有するドライバと同一のドライバであってもよいし、別体のドライバであってもよい。本発明の実施形態に係る上記各種制御信号の具体例については、後述する。

マトリクス状に配置される複数の画素回路を備える本発明の実施形態に係る表示装置は、例えば、上記（ａ）〜（ｄ）に示す構成および接続関係を有し、上記（ｅ）に示すように駆動する。

ここで、本発明の実施形態に係る表示装置では、画素回路の列（または行）ごとにデータ線が複数配置され、データ更新期間がデータ線書き込み期間と画素回路書き込み期間とに分離されて、複数の水平期間でデータ更新が行われる。よって、本発明の実施形態に係る表示装置は、データ更新期間を延ばすことができる。

また、本発明の実施形態に係る表示装置では、画素回路の列（または行）ごとに複数配置されるデータ線それぞれには、固定の色に対応するデータが供給され、行方向および列方向の少なくとも一方に隣接する画素回路に接続されるデータ線は、異なる。よって、本発明の実施形態に係る表示装置では、データ線ばらつきによる線欠陥などの画質劣化が防止される。

したがって、本発明の実施形態に係る駆動方法により駆動される本発明の実施形態に係る表示装置は、データ書き込み不足による画質劣化、および複数のデータ線のばらつきによる画質劣化を防止することができる。また、本発明の実施形態に係る表示装置は、高解像度化と高画質化との両立を図ることができる。

以下、本発明の実施形態に係る駆動方法により動作することが可能な本発明の実施形態に係る表示装置について、より具体的に説明する。以下では、データ線が、マトリクス状に配置される複数の画素回路の列ごとに複数配置される構成を例に挙げる。なお、本発明の実施形態に係る表示装置では、データ線が、マトリクス状に配置される複数の画素回路の行ごとに複数配置される構成であってもよい。

（第１の実施形態に係る表示装置）
［１］第１の実施形態に係る表示装置の構成の一例
図１は、本発明の第１の実施形態に係る表示装置の構成の一例を説明するための説明図である。

図１に示す表示装置１００は、例えば、表示部１０２と、スイッチング部１０４と、ドライバ１０６とを備える。

表示部１０２は、マトリクス状に配置される複数の画素回路を有し、データ線を介して供給されるデータに基づく画像を、表示画面に表示させる。図１では、６×６（行方向の画素回路数×列方向の画素回路数）個の画素回路がマトリクス状に配置されている例を示している。なお、第１の実施形態に係る表示装置が備える画素回路数は、図１に示す例に限られない。例えば、第１の実施形態に係る表示装置は、第１の実施形態に係る表示装置が対応する解像度などに対応する数の画素回路を備える。

本発明の実施形態に係る画素回路の構成の一例については、後述する。

また、表示装置１００では、データ線ＤＴ１（ｘ）、ＤＴ２（ｘ）、ＤＴ３（ｘ）という３つのデータ線が、画素回路の列ごとに配置される（ｘは、データ線群が対応する画素回路の列の番号である。）。つまり、図１に示す例では、表示装置１００は、計１８つのデータ線を有する例を示している。以下では、本発明の実施形態に係る表示装置に設けられるデータ線を、総称して「データ線ＤＴ」と示す場合がある。

ここで、図１に示すように、マトリクス状に配置される複数の画素回路それぞれは、画素回路が属する列に対応するデータ線ＤＴ１（ｘ）、ＤＴ２（ｘ）、ＤＴ３（ｘ）のいずれかに接続される。つまり、一の列に属する画素回路に接続されるデータ線と、他の列に属する画素回路に接続されるデータ線とは異なる。

また、図１に示すように、同一の列に属する隣接する画素回路では、接続されるデータ線ＤＴの種類が異なる。ここで、本発明の実施形態に係るデータ線ＤＴの種類とは、画素回路の列（または行）に対して複数配置されるデータ線を、基準となるデータ線から数えて何番目のデータ線であるかにより分類したものである。つまり、図１に示す例では、データ線ＤＴ１（ｘ）、ＤＴ２（ｘ）、ＤＴ３（ｘ）という３種類のデータ線が存在する。換言すれば、図１に示す表示装置１００において、同一の列に属する隣接する画素回路に接続されるデータ線ＤＴの接続関係は、下記のようになる。
・データ線ＤＴ１（ｘ）に接続されている画素回路に隣接する画素回路は、データ線ＤＴ２（ｘ）またはデータ線ＤＴ３（ｘ）に接続される。
・データ線ＤＴ２（ｘ）に接続されている画素回路に隣接する画素回路は、データ線ＤＴ１（ｘ）またはデータ線ＤＴ３（ｘ）に接続される。
・データ線ＤＴ３（ｘ）に接続されている画素回路に隣接する画素回路は、データ線ＤＴ１（ｘ）またはデータ線ＤＴ２（ｘ）に接続される。

よって、表示装置１００では、行方向および列方向に隣接する画素回路に接続されるデータ線は、異なることとなる。

また、図１では示していないが、表示装置１００では、例えば、各種制御信号が供給される信号線が、画素回路の行ごとに配置される。各種制御信号が供給される信号線の一例は、後述する画素回路の構成と共に示す。

スイッチング部１０４は、データ線ごとに設けられる、複数のデータ選択スイッチを有する。

各選択スイッチは、複数のデータ線のうちの１つのデータ線、およびドライバ１０６が有する複数のドライバ出力のうちの１つのドライバ出力とそれぞれ接続される。また、各選択スイッチは、伝達されるスイッチング制御信号に基づいてオン状態またはオフ状態となることによって、接続されているデータ線とドライバ出力とを選択的に接続させる。

ドライバ１０６は、複数のドライバ出力を有する。ドライバ１０６では、例えば増幅器などにより増幅されたデータが、各ドライバ出力から出力される。図１では、ドライバ１０６の一例として、赤色に対応するデータｓ（ｍ）_Ｒ、Ｓ（ｍ＋３）_Ｒが出力される２つのドライバ出力、緑色に対応するデータｓ（ｍ＋１）_Ｇ、Ｓ（ｍ＋４）_Ｇが出力される２つのドライバ出力、および青色に対応するデータｓ（ｍ＋２）_Ｂ、Ｓ（ｍ＋５）_Ｂが出力される２つのドライバ出力の、６つのドライバ出力が存在するドライバを示している。

図１に示すように、データｓ（ｍ）_Ｒ、Ｓ（ｍ＋３）_Ｒが出力されるドライバ出力は、データ選択スイッチを介してデータ線ＤＴ１（ｘ）と接続され、また、データｓ（ｍ＋１）_Ｇ、Ｓ（ｍ＋４）_Ｇが出力されるドライバ出力は、データ選択スイッチを介してデータ線ＤＴ２（ｘ）と接続される。また、データｓ（ｍ＋２）_Ｂ、Ｓ（ｍ＋５）_Ｂが出力されるドライバ出力は、データ選択スイッチを介してデータ線ＤＴ３（ｘ）と接続される。つまり、表示装置１００では、画素回路の列ごとに複数配置されるデータ線ＤＴそれぞれには、固定の色に対応するデータが供給される。

また、上述したように、行方向および列方向に隣接する画素回路では、接続されるデータ線ＤＴが異なる。

よって、データ更新期間において表示装置１００では、各データ線ＤＴに対して固定の色に対応するデータが書き込まれ、また、行方向および列方向に隣接する画素回路には、異なるデータ線ＤＴからデータが書き込まれる。

第１の実施形態に係る表示装置１００は、例えば図１に示す構成を有する。

［２］第１の実施形態に係る表示装置の動作の一例
次に、図１に示す表示装置１００を例に挙げて、第１の実施形態に係る表示装置の動作の一例を説明する。

［２−１］第１の実施形態に係る表示装置の動作の概要
図２は、本発明の第１の実施形態に係る表示装置１００における動作のタイミングチャートの一例を示す説明図である。図２は、データ更新期間が３水平期間である場合におけるタイミングチャートの一例を示している。なお、図２に示している３水平期間（第１水平期間、第２水平期間、および第３水平期間）は、スイッチング制御信号ＣＬＡによりオン状態となるデータ選択スイッチに対応するデータ線ＤＴと接続されている画素回路における、一のデータ更新期間を示している。

図２に示す“ＣＬＡ”、“ＣＬＢ”、“ＣＬＣ”は、スイッチング制御信号に該当する。以下では、スイッチング制御信号ＣＬＡ、ＣＬＢ、ＣＬＣを総称して「スイッチング制御信号ＣＬ」と示す場合がある。

図１に示すように、スイッチング制御信号ＣＬＡは、データ線ＤＴ１（ｘ）に接続されているデータ選択スイッチのオン状態、オフ状態を制御し、スイッチング制御信号ＣＬＢは、データ線ＤＴ２（ｘ）に接続されているデータ選択スイッチのオン状態、オフ状態を制御する。また、スイッチング制御信号ＣＬＣは、データ線ＤＴ３（ｘ）に接続されているデータ選択スイッチのオン状態、オフ状態を制御する。また、図２に示すように、スイッチング制御信号ＣＬＡ、ＣＬＢ、ＣＬＣは、相異なる水平期間に、データ選択スイッチをオン状態とさせる。

よって、表示装置１００では、画素回路の列ごとに複数配置されるデータ線ＤＴにそれぞれ接続されるデータ選択スイッチによって、相異なる水平期間において、接続されているデータ線ＤＴとドライバ出力とが接続される。

また、図２に示す“Ｇｌ（ｙ）”、“ＧＷ（ｙ）”、“ＥＭ（ｙ）”は、画素回路に供給される各種制御信号の一例に該当する。

図３は、本発明の第１の実施形態に係る表示装置１００が備える画素回路の構成の一例を示す説明図である。図３では、図１に示す画素回路の同一の列に属する画素回路のうち、データ線ＤＴ１（ｍ）に接続されている１つの画素回路と、当該一の画素回路に隣接する、データ線ＤＴ２（ｍ）に接続されている１つの画素回路との２つの画素回路を示している。以下では、データ線ＤＴ１（ｍ）に接続されている画素回路を「画素回路１」と示し、データ線ＤＴ２（ｍ）に接続されている画素回路を「画素回路２」と示す場合がある。

画素回路は、例えば、発光素子Ｄと、保持容量Ｃｓｔと、駆動トランジスタＭ１と、スイッチトランジスタＭ２と、スイッチトランジスタＭ３と、スイッチトランジスタＭ４と、スイッチトランジスタＭ５と、ダイオードトランジスタＭ６（diode transistor）とを有する。

発光素子Ｄは、電流に応じた発光量で発光する。発光素子Ｄとしては、例えば有機ＥＬ素子が挙げられる。なお、上述したように、本発明の実施形態に係る画素回路は、発光素子Ｄを有する構成に限られず、液晶素子を有する構成であってもよい。

保持容量Ｃｓｔは、データ線ＤＴから供給されるデータに対応する電圧を保持する。保持容量Ｃｓｔとしては、例えば、所定の静電容量を有するキャパシタ（capacitor）などの容量素子が挙げられる。また、画素回路では、例えば、保持容量Ｃｓｔを寄生容量で実現することも可能である。

駆動トランジスタＭ１は、発光素子Ｄの発光を制御する役目を果たす。駆動トランジスタＭ１のゲート（制御端子）は保持容量Ｃｓｔと接続され、駆動トランジスタＭ１は、例えば保持容量Ｃｓｔに保持されているデータに基づきオン状態となることによって、発光素子Ｄの発光を制御する。

スイッチトランジスタＭ２は、画素回路書き込みタイミングを制御する役目を果たす。スイッチトランジスタＭ２は、ゲートに供給される制御信号ＧＷ（ｙ）に応じてオン・オフ動作することによって、画素回路とデータが供給されるデータ線ＤＴとを選択的に接続する。

スイッチトランジスタＭ３、Ｍ４は、ゲートに供給される制御信号ＥＭ（ｙ）によりオン・オフ動作することによって、発光素子Ｄの発光と非発光を制御する。

スイッチトランジスタＭ５は、保持容量Ｃｓｔに保持される電圧を初期化する。また、保持容量Ｃｓｔに保持される電圧が初期化されることにより、駆動トランジスタＭ１のゲートは初期化される。スイッチトランジスタＭ５は、ゲートに供給される制御信号ＶＩＮＴによってオン・オフ動作する。

ダイオードトランジスタＭ６の一の端子（例えば、ドレイン（drain））は、駆動トランジスタＭ１のゲートと接続され、ダイオードトランジスタＭ６の他方の端子（例えば、ソース（source））は、駆動トランジスタＭ１の一方の端子（例えば、ドレイン）と接続される。ダイオードトランジスタＭ６は、例えば、ゲートに印加される制御信号ＧＷ（ｙ）に基づいてオン・オフ動作する。ダイオードトランジスタＭ６がオン状態となることによって、駆動トランジスタＭ１はダイオード接続される。

本発明の実施形態に係る画素回路は、例えば図３に示す構成を有する。

なお、本発明の実施形態に係る画素回路の構成は、図３に示す例に限られない。例えば、本発明の実施形態に係る画素回路は、データ更新期間をデータ線書き込み期間と画素回路書き込み期間とに分離させ、画素回路書き込み期間に書き込まれたデータに応じた光（発光素子の発光による光、または、光源の発光による光）を出力することが可能な、任意の構成をとることが可能である。

図２、図３に示すように、表示装置１００では、スイッチング制御信号ＣＬおよび制御信号ＧＷ（ｙ）によって、データ更新期間である３水平期間のうちの、第１水平期間においてデータ線書き込みが行われ、第２水平期間および第３水平期間において画素書き込みが行われる。つまり、データ更新期間である３水平期間のうちの第１水平期間が、データ線書き込み期間に該当し、当該３水平期間のうちの第２水平期間および第３水平期間が、画素回路書き込み期間に該当する。

よって、表示装置１００では、データ線書き込み期間と画素回路書き込み期間とを、データ線書き込みおよび画素回路書き込みに十分な時間に伸ばすことが可能となる。したがって、表示装置１００では、例えば、データ線書き込み不足や、駆動トランジスタＭ１の閾値補償のための時間不足が生じる可能性を低減することが可能であるので、表示装置１００は、データ線書き込み不足や閾値補償時間不足による画質劣化を改善することができる。

［２−２］第１の実施形態に係る表示装置のデータ更新に係る動作の具体例
次に、図３に示す画素回路を例に挙げて、第１の実施形態に係る表示装置１００におけるデータ更新に係る動作の一例を説明する。

図４Ａ〜図４Ｃは、本発明の第１の実施形態に係る表示装置１００のデータ更新に係る動作の一例を説明するための説明図である。図４Ａ〜図４Ｃに示すＡは、図４Ａ〜図４ＣのＢに示すスイッチング制御信号ＣＬおよび各種制御信号が供給された場合における、図３に示す２つの画素回路（画素回路１、および画素回路２）の動作を示している。

表示装置１００は、例えば下記のＳＴＥＰ１〜ＳＴＥＰ３という３つの基本ステップ（step）により、データ更新に係る動作が行われる。

［２−２−１］ＳＴＥＰ１（図４Ａ）
表示装置１００では、スイッチング制御信号ＣＬＡによりデータ線ＤＴ１（ｍ）に接続されているデータ選択スイッチがオン状態となると、データ線ＤＴ１（ｍ）へのデータの書き込みが行われる。

また、画素回路１では、制御信号Ｇｌ（ｎ）によりスイッチトランジスタＭ５がオン状態となり、保持容量Ｃｓｔが初期化される。

また、画素回路１では、制御信号ＥＭ（ｎ）によりスイッチトランジスタＭ３、Ｍ４がオフ状態となり、発光素子Ｄが非発光状態となる。

［２−２−２］ＳＴＥＰ２（図４Ｂ）
画素回路１では、制御信号ＧＷ（ｎ）によりスイッチトランジスタＭ２、Ｍ６がオン状態となり、データ線ＤＴ１（ｍ）に書き込まれたデータが画素回路１に転送される。画素回路１では、スイッチトランジスタＭ２、駆動トランジスタＭ１、およびスイッチトランジスタＭ６を介して、データ線ＤＴ１（ｍ）に書き込まれたデータが画素回路１の保持容量Ｃｓｔに書き込まれる。また、画素回路１では、制御信号ＥＭ（ｎ）によりスイッチトランジスタＭ３、Ｍ４がオフ状態のままであり、発光素子Ｄが非発光状態が維持される。

また、表示装置１００では、スイッチング制御信号ＣＬＢによりデータ線ＤＴ２（ｍ）に接続されているデータ選択スイッチがオン状態となると、データ線ＤＴ２（ｍ）へのデータの書き込みが行われる。

また、画素回路２では、制御信号Ｇｌ（ｎ＋１）によりスイッチトランジスタＭ５がオン状態となり、保持容量Ｃｓｔが初期化される。

また、画素回路２では、制御信号ＥＭ（ｎ＋１）によりスイッチトランジスタＭ３、Ｍ４がオフ状態となり、発光素子Ｄが非発光状態となる。

［２−２−３］ＳＴＥＰ３（図４Ｃ）
画素回路２では、制御信号ＧＷ（ｎ＋１）によりスイッチトランジスタＭ２、Ｍ６がオン状態となり、データ線ＤＴ２（ｍ）に書き込まれたデータが画素回路２に転送される。画素回路２では、スイッチトランジスタＭ２、駆動トランジスタＭ１、およびスイッチトランジスタＭ６を介して、データ線ＤＴ２（ｍ）に書き込まれたデータが画素回路２の保持容量Ｃｓｔに書き込まれる。また、画素回路２では、制御信号ＥＭ（ｎ＋１）によりスイッチトランジスタＭ３、Ｍ４がオフ状態のままであり、発光素子Ｄが非発光状態が維持される。

また、表示装置１００では、スイッチング制御信号ＣＬＡによりデータ線ＤＴ１（ｍ）に接続されているデータ選択スイッチがオン状態となると、データ線ＤＴ１（ｍ）へのデータの書き込みが行われる。

表示装置１００では、例えば図４Ａ〜図４Ｃに示すような３つの基本ステップによりデータ更新が行われる。

［３］第１の実施形態に係る表示装置の構成と動作の他の例
上記では、第１の実施形態に係る表示装置の構成の一例として、図１に示すように、マトリクス状に配置された画素回路の列ごとに３つのデータ線が配置され、各データ線に光の三原色の各色を示すデータがそれぞれ供給される構成を示した。しかしながら、第１の実施形態に係る表示装置の構成は、図１に示す例に限られない。

［３−１］第１の実施形態に係る表示装置の構成の他の例
図５は、本発明の第１の実施形態に係る表示装置の構成の他の例を説明するための説明図である。

図５に示す表示装置１５０は、例えば、表示部１５２と、スイッチング部１５４と、ドライバ１５６とを備える。

表示部１５２は、マトリクス状に配置される複数の画素回路を有し、データ線を介して供給されるデータに基づく画像を、表示画面に表示させる。図５では、６×８（行方向の画素回路数×列方向の画素回路数）個の画素回路がマトリクス状に配置されている例を示している。なお、上述したように、第１の実施形態に係る表示装置が備える画素回路数は、図５に示す例に限られない。

表示装置１５０は、例えば図１に示す表示装置１００が備える画素回路と同様の画素回路を備える。

また、表示装置１５０では、データ線ＤＴ１（ｘ）、ＤＴ２（ｘ）という２つのデータ線が、画素回路の列ごとに配置される。つまり、図５に示す例では、表示装置１５０は、計１６つのデータ線を有する例を示している。

ここで、図５に示すように、マトリクス状に配置される複数の画素回路それぞれは、画素回路が属する列に対応するデータ線ＤＴ１（ｘ）、ＤＴ２（ｘ）のいずれかに接続される。つまり、一の列に属する画素回路に接続されるデータ線と、他の列に属する画素回路に接続されるデータ線とは異なる。また、同一の列に属する隣接する画素回路では、接続されるデータ線ＤＴの種類が異なる。

よって、表示装置１５０では、行方向および列方向に隣接する画素回路に接続されるデータ線は、異なることとなる。

また、図５では示していないが、表示装置１５０では、図１に示す表示装置１００と同様に、例えば、各種制御信号が供給される信号線が、画素回路の行ごとに配置される。

スイッチング部１５４は、データ線ごとに設けられる、複数のデータ選択スイッチを有する。

スイッチング部１５４を構成する各選択スイッチは、図１に示すスイッチング部１０４を構成する選択スイッチと同様に、複数のデータ線のうちの１つのデータ線、およびドライバ１５６が有する複数のドライバ出力のうちの１つのドライバ出力とそれぞれ接続される。また、スイッチング部１５４を構成する各選択スイッチは、図１に示すスイッチング部１０４を構成する選択スイッチと同様に、伝達されるスイッチング制御信号に基づいてオン状態またはオフ状態となることによって、接続されているデータ線とドライバ出力とを選択的に接続させる。

ドライバ１５６は、複数のドライバ出力を有する。ドライバ１５６では、例えば増幅器などにより増幅されたデータが、各ドライバ出力から出力される。図５では、ドライバ１５６の一例として、赤色に対応するデータｓ（ｍ）_Ｒ、Ｓ（ｍ＋４）_Ｒが出力される２つのドライバ出力、緑色に対応するデータｓ（ｍ＋１）_Ｇ、Ｓ（ｍ＋５）_Ｇが出力される２つのドライバ出力、青色に対応するデータｓ（ｍ＋２）_Ｂ、Ｓ（ｍ＋６）_Ｂが出力される２つのドライバ出力、および白色に対応するデータｓ（ｍ＋３）_Ｗ、Ｓ（ｍ＋７）_Ｗが出力される２つのドライバ出力の、８つのドライバ出力が存在するドライバを示している。

なお、図５に示す白色に対応するデータｓ（ｍ＋３）_Ｗ、Ｓ（ｍ＋７）_Ｗが出力される２つのドライバ出力は、緑色など他の色に対応するデータが出力されるドライバ出力であってもよい。

図５に示すように、表示装置１５０では、データ線ＤＴと接続されるドライバ出力が固定される。つまり、画素回路の列ごとに配置されているデータ線ＤＴそれぞれには、データ選択スイッチを介して固定の色に対応するデータが供給される。

また、上述したように、行方向および列方向に隣接する画素回路では、接続されるデータ線ＤＴが異なる。

よって、データ更新期間において表示装置１５０では、各データ線ＤＴに対して固定の色に対応するデータが書き込まれ、また、行方向および列方向に隣接する画素回路には、異なるデータ線ＤＴからデータが書き込まれる。

［３−２］第１の実施形態に係る表示装置の動作の他の例
次に、図５に示す表示装置１５０を例に挙げて、第１の実施形態に係る表示装置の動作の他の例を説明する。

図６は、本発明の第１の実施形態に係る表示装置１５０における動作のタイミングチャートの一例を示す説明図である。図６は、表示装置１５０が備える画素回路が、図３に示す構成を有する場合における、スイッチング制御信号ＣＬおよび各種制御信号の一例を示している。

また、図６は、データ更新期間が２水平期間である場合におけるタイミングチャートの一例を示している。なお、図６に示している２水平期間（第１水平期間、および第２水平期間）は、スイッチング制御信号ＣＬＡによりオン状態となるデータ選択スイッチに対応するデータ線ＤＴと接続されている画素回路における、一のデータ更新期間を示している。

図５に示すように、スイッチング制御信号ＣＬＡは、データ線ＤＴ１（ｘ）に接続されているデータ選択スイッチのオン状態、オフ状態を制御し、スイッチング制御信号ＣＬＢは、データ線ＤＴ２（ｘ）に接続されているデータ選択スイッチのオン状態、オフ状態を制御する。また、例えば図６に示すように、スイッチング制御信号ＣＬＡ、ＣＬＢは、相異なる水平期間に、データ選択スイッチをオン状態とさせる。

よって、表示装置１５０では、画素回路の列ごとに複数配置されるデータ線ＤＴにそれぞれ接続されるデータ選択スイッチによって、相異なる水平期間において、接続されているデータ線ＤＴとドライバ出力とが接続される。

また、例えば図５、図６、および図３に示すように、表示装置１５０では、スイッチング制御信号ＣＬおよび制御信号ＧＷ（ｙ）によって、データ更新期間である２水平期間のうちの、第１水平期間においてデータ線書き込みが行われ、第２水平期間において画素書き込みが行われる。つまり、データ更新期間である２水平期間のうちの第１水平期間が、データ線書き込み期間に該当し、当該２水平期間のうちの第２水平期間が、画素回路書き込み期間に該当する。

よって、表示装置１５０では、データ線書き込み期間と画素回路書き込み期間とを、データ線書き込みおよび画素回路書き込みに十分な時間に伸ばすことが可能となる。したがって、表示装置１５０では、例えば、データ線書き込み不足や、駆動トランジスタＭ１の閾値補償のための時間不足が生じる可能性を低減することが可能であるので、表示装置１５０は、データ線書き込み不足や閾値補償時間不足による画質劣化を改善することができる。

第１の実施形態に係る表示装置は、図１に示す構成に限られず、図５に示す構成をとることも可能である。

なお、第１の実施形態に係る表示装置の構成は、図１や図５に示す構成に限られない。

例えば、図１に示すドライバ１０６や図５に示すドライバ１５６は、第１の実施形態に係る表示装置の外部のドライバであってもよい。また、第１の実施形態に係る表示装置は、各種制御信号を出力するドライバをさらに備えていてもよい。

［４］第１の実施形態に係る表示装置が奏する効果
第１の実施形態に係る表示装置では、マトリクス状に配置される複数の画素回路の列（または行）ごとにデータ線が複数配置され、データ更新期間がデータ線書き込み期間と画素回路書き込み期間とに分離される。また、図２や図６に示すように、データ更新期間は複数の水平期間であり、複数の水平期間のうちの一部の水平期間が、データ線書き込み期間に該当し、複数の水平期間のうちのデータ線書き込み期間を除く残りの水平期間が、画素回路書き込み期間に該当する。よって、第１の実施形態に係る表示装置は、データ書き込み時間を延ばすことができる。

また、第１の実施形態に係る表示装置では、例えばデータ線とドライバ出力との接続関係が固定であることにより、画素回路の列（または行）ごとに複数配置されるデータ線それぞれには、固定の色に対応するデータが供給される。そして、第１の実施形態に係る表示装置では、複数の画素回路において行方向および列方向に隣接する画素回路に接続されるデータ線は、異なる。

よって、第１の実施形態に係る表示装置では、データ線ばらつきによる線欠陥などの画質劣化が改善される。

したがって、第１の実施形態に係る表示装置は、データ書き込み不足による画質劣化の防止と、複数のデータ線のばらつきによる画質劣化の防止との両立を図ることができる。

（第２の実施形態に係る表示装置）
本発明の実施形態に係る表示装置の構成は、上記第１の実施形態に係る表示装置の構成に限られない。次に、第２の実施形態に係る表示装置として、データ線書き込み期間および画素回路書き込み期間それぞれにおいて、１水平期間内に複数回の書き込みを行うことが可能な、表示装置の構成、動作について説明する。以下では、第２の実施形態に係る表示装置として、１水期間のデータ書き込みタイミングが２回（ＭＵＸ１、ＭＵＸ２）である表示装置について説明する。

［Ｉ］第２の実施形態に係る表示装置の構成の一例
図７は、本発明の第２の実施形態に係る表示装置の構成の一例を説明するための説明図である。

図７に示す表示装置３００は、例えば、表示部２０２と、第１スイッチング部２０４と、第２スイッチング部２０６と、ドライバ２０８とを備える。

表示部２０２は、マトリクス状に配置される複数の画素回路を有し、データ線を介して供給されるデータに基づく画像を、表示画面に表示させる。図７では、図１と同様に、６×６（行方向の画素回路数×列方向の画素回路数）個の画素回路がマトリクス状に配置されている例を示している。

表示装置２００が備える画素回路としては、例えば、図１に示す表示装置１００が備える画素回路にマルチプレクサを備える画素回路が挙げられる。以下では、表示装置２００が、図３に示す画素回路と基本的に同様の画素回路を備えている場合を例に挙げる。

また、表示装置２００では、図１に示す表示装置１００と同様に、データ線ＤＴ１（ｘ）、ＤＴ２（ｘ）、ＤＴ３（ｘ）という３つのデータ線が、画素回路の列ごとに配置される。

ここで、図７に示すように、マトリクス状に配置される複数の画素回路それぞれは、図１に示す表示装置１００と同様に、画素回路が属する列に対応するデータ線ＤＴ１（ｘ）、ＤＴ２（ｘ）、ＤＴ３（ｘ）のいずれかに接続される。つまり、表示装置２００では、図１に示す表示装置１００と同様に、一の列に属する画素回路に接続されるデータ線と、他の列に属する画素回路に接続されるデータ線とが異なる。

また、図７に示すように、同一の列に属する隣接する画素回路では、図１に示す表示装置１００と同様に、接続されるデータ線ＤＴの種類が異なる。

よって、表示装置２００では、図１に示す表示装置１００と同様に、行方向および列方向に隣接する画素回路に接続されるデータ線が、異なることとなる。

また、図７では示していないが、表示装置２００では、例えば、図１に示す表示装置１００と同様に、各種制御信号が供給される信号線が、画素回路の行ごとに配置される。

第１スイッチング部２０４は、データ線ごとに設けられる、複数のデータ選択スイッチを有する。

第１スイッチング部２０４を構成する各選択スイッチは、複数のデータ線のうちの１つのデータ線、およびドライバ２０８が有する複数のドライバ出力のうちの１つのドライバ出力と、第２スイッチング部２０６を構成するスイッチを介してそれぞれ接続される。また、第１スイッチング部２０４を構成する各選択スイッチは、図１に示すスイッチング部１０４を構成する選択スイッチと同様に、伝達されるスイッチング制御信号に基づいてオン状態またはオフ状態となることによって、接続されているデータ線とドライバ出力とを選択的に接続させる。

第２スイッチング部２０６は、ドライバ２０８が有する複数のドライバ出力それぞれと接続される複数のスイッチを有する。

第２スイッチング部２０６を構成する各スイッチは、例えば、複数の選択スイッチと接続される。第２スイッチング部２０６を構成する各スイッチは、伝達される選択信号（図７に示す“ＳＥＬ１”、“ＳＥＬ２”。以下、総称して「選択信号ＳＥＬ」と示す場合がある。）に基づいてオン状態またはオフ状態となることによって、接続されているドライバ出力と選択スイッチとを、選択的に接続させる。

例えば、表示装置２００が第１スイッチング部２０４および第２スイッチング部２０６を備え、１水平期間に複数のデータ線書き込みが行われることによって、ドライバ２０８におけるドライバ出力の数を減らすことが可能となる。

ドライバ２０８は、複数のドライバ出力を有する。ドライバ２０８では、例えば増幅器などにより増幅されたデータが、各ドライバ出力から出力される。図７では、ドライバ２０８の一例として、赤色に対応するデータｓ（ｍ）_Ｒが出力される１つのドライバ出力、緑色に対応するデータｓ（ｍ＋１）_Ｇが出力される１つのドライバ出力、および青色に対応するデータｓ（ｍ＋２）_Ｂが出力される１つのドライバ出力の、３つのドライバ出力が存在するドライバを示している。

図７に示すように、データｓ（ｍ）_Ｒが出力されるドライバ出力は、第２スイッチング部２０６を構成するスイッチ、および第１スイッチング部２０４を構成するデータ選択スイッチを介して、データ線ＤＴ１（ｘ）と接続される。また、データｓ（ｍ＋１）_Ｇが出力されるドライバ出力は、第２スイッチング部２０６を構成するスイッチ、および第１スイッチング部２０４を構成するデータ選択スイッチを介して、データ線ＤＴ２（ｘ）と接続される。また、データｓ（ｍ＋２）_Ｂが出力されるドライバ出力は、第２スイッチング部２０６を構成するスイッチ、および第１スイッチング部２０４を構成するデータ選択スイッチを介して、データ線ＤＴ３（ｘ）と接続される。

よって、表示装置２００において、画素回路の列ごとに複数配置されるデータ線ＤＴそれぞれには、図１に示す表示装置１００と同様に、固定の色に対応するデータが供給される。

また、上述したように、行方向および列方向に隣接する画素回路では、接続されるデータ線ＤＴが異なる。

よって、データ更新期間において表示装置２００では、各データ線ＤＴに対して固定の色に対応するデータが書き込まれ、また、行方向および列方向に隣接する画素回路には、異なるデータ線ＤＴからデータが書き込まれる。

第２の実施形態に係る表示装置２００は、例えば図７に示す構成を有する。

［ＩＩ］第２の実施形態に係る表示装置の動作の一例
次に、図７に示す表示装置２００を例に挙げて、第２の実施形態に係る表示装置の動作の一例を説明する。

図８は、本発明の第２の実施形態に係る表示装置２００における動作のタイミングチャートの一例を示す説明図である。図８は、データ更新期間が３水平期間である場合におけるタイミングチャートの一例を示しており、各水平期間では、ＭＵＸ１、ＭＵＸ２に示すように、２回の書き込みが行われる。なお、図８に示している３水平期間（第１水平期間、第２水平期間、および第３水平期間）は、図２に示すタイミングチャートと同様に、スイッチング制御信号ＣＬＡによりオン状態となるデータ選択スイッチに対応するデータ線ＤＴと接続されている画素回路における、一のデータ更新期間を示している。

図７に示すように、画素回路の列ごとに配置されるデータ線ＤＴ１（ｘ）、ＤＴ２（ｘ）、ＤＴ３（ｘ）それぞれに接続されているデータ選択スイッチは、対応するスイッチング制御信号ＣＬＡ、ＣＬＢ、ＣＬＣによって、オン状態、オフ状態が制御される。また、例えば図８に示すように、スイッチング制御信号ＣＬＡ、ＣＬＢ、ＣＬＣは、相異なる水平期間に、データ選択スイッチをオン状態とさせる。

よって、表示装置２００では、画素回路の列ごとに複数配置されるデータ線ＤＴにそれぞれ接続されるデータ選択スイッチによって、相異なる水平期間において、接続されているデータ線ＤＴとドライバ出力とが接続される。

また、例えば図７、図８、および図３に示すように、表示装置２００では、スイッチング制御信号ＣＬおよび制御信号ＧＷ（ｙ）によって、データ更新期間である２水平期間のうちの、第１水平期間においてデータ線書き込みが行われ、第２水平期間において画素書き込みが行われる。つまり、データ更新期間である２水平期間のうちの第１水平期間が、データ線書き込み期間に該当し、当該２水平期間のうちの第２水平期間が、画素回路書き込み期間に該当する。

よって、表示装置２００では、図１に示す表示装置１００と同様に、データ線書き込み期間と画素回路書き込み期間とを、データ線書き込みおよび画素回路書き込みに十分な時間に伸ばすことが可能となる。したがって、表示装置２００では、例えば、データ線書き込み不足や、駆動トランジスタＭ１の閾値補償のための時間不足が生じる可能性を低減することが可能であるので、表示装置２００は、データ線書き込み不足や閾値補償時間不足による画質劣化を改善することができる。

また、表示装置２００では、“選択信号ＳＥＬによりオン状態となる第２スイッチング部２０６を構成するスイッチ”、および“スイッチング制御信号ＣＬによりオン状態となる第１スイッチング部２０４を構成する選択スイッチ”の組み合わせによって、データが供給されるデータ線ＤＴが決まる。表示装置２００では、例えば図７、図８に示すように、複数配置されるデータ線に対応する画素回路の列（または行）それぞれにおいて、隣接する画素回路では、１水平期間内で書き込まれる順番が異なる。

よって、１水期間のデータ書き込みタイミングが複数存在することによりデータ線ばらつきが発生した場合であっても、表示装置２００では、当該データ線ばらつきの影響を小さくすることが可能である。したがって、表示装置２００は、１水期間のデータ書き込みタイミングが複数存在することにより生じうるデータ線ばらつきによる、線欠陥などの画質劣化を低減することができる。

［ＩＩＩ］第２の実施形態に係る表示装置の構成の他の例
上記では、第２の実施形態に係る表示装置の構成の一例として、図７に示すように、マトリクス状に配置された画素回路の列ごとに３つのデータ線が配置され、各データ線に光の三原色の各色を示すデータがそれぞれ供給される構成を示した。しかしながら、第１の実施形態に係る表示装置と同様に、第２の実施形態に係る表示装置の構成は、図７に示す例に限られない。

［ＩＩＩ−１］第２の実施形態に係る表示装置の構成の他の例
図９は、本発明の第２の実施形態に係る表示装置の構成の他の例を説明するための説明図である。

図９に示す表示装置２５０は、例えば、表示部２５２と、第１スイッチング部２５４と、第２スイッチング部２５６と、ドライバ２５８とを備える。

表示部２５２は、マトリクス状に配置される複数の画素回路を有し、データ線を介して供給されるデータに基づく画像を、表示画面に表示させる。図９では、図５と同様に、６×８（行方向の画素回路数×列方向の画素回路数）個の画素回路がマトリクス状に配置されている例を示している。

表示装置２５０は、例えば図７に示す表示装置２００が備える画素回路と同様の画素回路を備える。

また、表示装置２５０では、図５に示す表示装置１５０と同様に、データ線ＤＴ１（ｘ）、ＤＴ２（ｘ）という２つのデータ線が、画素回路の列ごとに配置される。つまり、図９に示す例では、表示装置２５０は、計１６つのデータ線を有する例を示している。

ここで、図９に示すように、マトリクス状に配置される複数の画素回路それぞれは、図５に示す表示装置１５０と同様に、画素回路が属する列に対応するデータ線ＤＴ１（ｘ）、ＤＴ２（ｘ）のいずれかに接続される。つまり、表示装置２５０では、図５に示す表示装置１５０と同様に、一の列に属する画素回路に接続されるデータ線と、他の列に属する画素回路に接続されるデータ線とは異なる。また、同一の列に属する隣接する画素回路では、図５に示す表示装置１５０と同様に、接続されるデータ線ＤＴの種類が異なる。

よって、表示装置２５０では、図５に示す表示装置１５０と同様に、行方向および列方向に隣接する画素回路に接続されるデータ線が、異なることとなる。

また、図９では示していないが、表示装置２５０では、図７に示す表示装置２００と同様に、例えば、各種制御信号が供給される信号線が、画素回路の行ごとに配置される。

第１スイッチング部２５４は、データ線ごとに設けられる、複数のデータ選択スイッチを有する。

第１スイッチング部２５４を構成する各選択スイッチは、図７に示す第１スイッチング部２０４を構成する選択スイッチと同様に、複数のデータ線のうちの１つのデータ線、およびドライバ２５８が有する複数のドライバ出力のうちの１つのドライバ出力と、第２スイッチング部２５６を構成するスイッチを介してそれぞれ接続される。また、第１スイッチング部２５４を構成する各選択スイッチは、図７に示す第１スイッチング部２０４を構成する選択スイッチと同様に、伝達されるスイッチング制御信号に基づいてオン状態またはオフ状態となることによって、接続されているデータ線とドライバ出力とを選択的に接続させる。

第２スイッチング部２５６は、ドライバ２５８が有する複数のドライバ出力それぞれと接続される複数のスイッチを有する。

第２スイッチング部２５６を構成する各スイッチは、例えば、複数の選択スイッチと接続される。第２スイッチング部２５６を構成する各スイッチは、図７に示す第２スイッチング部２５６を構成するスイッチと同様に、伝達される選択信号ＳＥＬに基づいてオン状態またはオフ状態となることによって、接続されているドライバ出力と選択スイッチとを、選択的に接続させる。

ドライバ２５８は、複数のドライバ出力を有する。ドライバ２５８では、例えば増幅器などにより増幅されたデータが、各ドライバ出力から出力される。図９では、ドライバ２５８の一例として、赤色に対応するデータｓ（ｍ）_Ｒが出力される１つのドライバ出力、緑色に対応するデータｓ（ｍ＋１）_Ｇが出力される１つのドライバ出力、青色に対応するデータｓ（ｍ＋２）_Ｂが出力される１つのドライバ出力、および白色に対応するデータｓ（ｍ＋３）_Ｗが出力される１つのドライバ出力の、４つのドライバ出力が存在するドライバを示している。

なお、図９に示す白色に対応するデータｓ（ｍ＋３）_Ｗが出力されるドライバ出力は、緑色など他の色に対応するデータが出力されるドライバ出力であってもよい。

図９に示すように、データ線ＤＴと接続されるドライバ出力は固定され、画素回路の列ごとに配置されているデータ線ＤＴそれぞれには、第２スイッチング部２０６を構成するスイッチ、および第１スイッチング部２０４を構成するデータ選択スイッチを介して、固定の色に対応するデータが供給される。

また、上述したように、行方向および列方向に隣接する画素回路では、接続されるデータ線ＤＴが異なる。

よって、データ更新期間において表示装置２５０では、各データ線ＤＴに対して固定の色に対応するデータが書き込まれ、また、行方向および列方向に隣接する画素回路には、異なるデータ線ＤＴからデータが書き込まれる。

［ＩＩＩ−２］第２の実施形態に係る表示装置の動作の他の例
次に、図９に示す表示装置２５０を例に挙げて、第２の実施形態に係る表示装置の動作の他の例を説明する。

図１０は、本発明の第２の実施形態に係る表示装置２５０における動作のタイミングチャートの一例を示す説明図である。図１０は、データ更新期間が２水平期間である場合におけるタイミングチャートの一例を示しており、各水平期間では、ＭＵＸ１、ＭＵＸ２に示すように、２回の書き込みが行われる。なお、図１０に示している２水平期間（第１水平期間、および第２水平期間）は、図２に示すタイミングチャートと同様に、スイッチング制御信号ＣＬＡによりオン状態となるデータ選択スイッチに対応するデータ線ＤＴと接続されている画素回路における、一のデータ更新期間を示している。

図９に示すように、画素回路の列ごとに配置されるデータ線ＤＴ１（ｘ）、ＤＴ２（ｘ）それぞれに接続されているデータ選択スイッチは、対応するスイッチング制御信号ＣＬＡ、ＣＬＢによって、オン状態、オフ状態が制御される。また、例えば図１０に示すように、スイッチング制御信号ＣＬＡ、ＣＬＢは、相異なる水平期間に、データ選択スイッチをオン状態とさせる。

よって、表示装置２５０では、画素回路の列ごとに複数配置されるデータ線ＤＴにそれぞれ接続されるデータ選択スイッチによって、相異なる水平期間において、接続されているデータ線ＤＴとドライバ出力とが接続される。

また、例えば図９、図１０、および図３に示すように、表示装置２５０では、スイッチング制御信号ＣＬおよび制御信号ＧＷ（ｙ）によって、データ更新期間である２水平期間のうちの、第１水平期間においてデータ線書き込みが行われ、第２水平期間において画素書き込みが行われる。つまり、データ更新期間である２水平期間のうちの第１水平期間が、データ線書き込み期間に該当し、当該２水平期間のうちの第２水平期間が、画素回路書き込み期間に該当する。

よって、表示装置２５０では、図５に示す表示装置１５０と同様に、データ線書き込み期間と画素回路書き込み期間とを、データ線書き込みおよび画素回路書き込みに十分な時間に伸ばすことが可能となる。したがって、表示装置２５０では、例えば、データ線書き込み不足や、駆動トランジスタＭ１の閾値補償のための時間不足が生じる可能性を低減することが可能であるので、表示装置２５０は、データ線書き込み不足や閾値補償時間不足による画質劣化を改善することができる。

また、表示装置２５０では、選択信号ＳＥＬによりオン状態となる第２スイッチング部２５６を構成するスイッチ、およびスイッチング制御信号ＣＬによりオン状態となる第１スイッチング部２５４を構成する選択スイッチの組み合わせによって、データが供給されるデータ線ＤＴが決まる。表示装置２５０では、例えば図９、図１０に示すように、複数配置されるデータ線に対応する画素回路の列（または行）それぞれにおいて、隣接する画素回路では、１水平期間内で書き込まれる順番が異なる。

よって、１水期間のデータ書き込みタイミングが複数存在することによりデータ線ばらつきが発生した場合であっても、表示装置２５０では、当該データ線ばらつきの影響を小さくすることが可能である。したがって、表示装置２５０は、１水期間のデータ書き込みタイミングが複数存在することにより生じうるデータ線ばらつきによる、線欠陥などの画質劣化を低減することができる。

第２の実施形態に係る表示装置は、図７に示す構成に限られず、図９に示す構成をとることも可能である。

なお、第２の実施形態に係る表示装置の構成は、図７や図９に示す構成に限られない。

例えば、図７に示すドライバ２０８や図９に示すドライバ２５８は、第２の実施形態に係る表示装置の外部のドライバであってもよい。また、第２の実施形態に係る表示装置は、各種制御信号を出力するドライバをさらに備えていてもよい。

［ＩＶ］第２の実施形態に係る表示装置が奏する効果
第２の実施形態に係る表示装置では、第１の実施形態に係る表示装置と同様に、マトリクス状に配置される複数の画素回路の列（または行）ごとにデータ線が複数配置され、データ更新期間がデータ線書き込み期間と画素回路書き込み期間とに分離される。また、図８や図１０に示すように、データ更新期間は複数の水平期間であり、複数の水平期間のうちの一部の水平期間が、データ線書き込み期間に該当し、複数の水平期間のうちのデータ線書き込み期間を除く残りの水平期間が、画素回路書き込み期間に該当する。よって、第２の実施形態に係る表示装置は、第１の実施形態に係る表示装置と同様に、データ書き込み時間を延ばすことができる。

また、第２の実施形態に係る表示装置では、第１の実施形態に係る表示装置と同様に、画素回路の列（または行）ごとに複数配置されるデータ線それぞれには、固定の色に対応するデータが供給される。そして、第２の実施形態に係る表示装置では、第１の実施形態に係る表示装置と同様に、複数の画素回路において行方向および列方向に隣接する画素回路に接続されるデータ線が、異なる。

よって、第２の実施形態に係る表示装置では、第１の実施形態に係る表示装置と同様に、データ線ばらつきによる線欠陥などの画質劣化が改善される。

また、第２の実施形態に係る表示装置では、例えば図７〜図１０に示すように、複数配置されるデータ線に対応する画素回路の列（または行）それぞれにおいて、隣接する画素回路では、１水平期間内で書き込まれる順番が異なる。

よって、第２の実施形態に係る表示装置は、１水期間のデータ書き込みタイミングが複数存在することにより生じうるデータ線ばらつきによる、線欠陥などの画質劣化を低減することができる。

したがって、第２の実施形態に係る表示装置は、データ書き込み不足による画質劣化の防止と、複数のデータ線のばらつきによる画質劣化の防止との両立を図ることができる。

また、第２の実施形態に係る表示装置は、例えば図７、図９に示すように、複数段のスイッチのオン・オフの組み合わせによってデータ線ＤＴとドライバ出力とが接続されて動作するので、第１の実施形態に係る表示装置よりもドライバ出力数を削減することができる。

以上、本発明の実施形態として、表示装置を挙げて説明したが、本発明の実施形態は、かかる形態に限られない。本発明の実施形態は、例えば、テレビ（television）受像機や、タブレット（tablet）型の装置、携帯電話やスマートフォン（smart phone）などの通信装置、映像／音楽再生装置（または映像／音楽記録再生装置）、ゲーム（game）機、ＰＣ（Personal Computer）などのコンピュータ（computer）など、様々な機器に適用することができる。

また、上記では、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。

１００、１５０、２００、２５０ 表示装置
１０２、１５２、２０２、２５２ 表示部
１０４、１５４ スイッチング部
１０６、１５６、２０８、２５８ ドライバ
２０４、２５４ 第１スイッチング部
２０６、２５６ 第２スイッチング部

Claims (7)

1. マトリクス状に配置される複数の画素回路と、
   前記画素回路の列または行ごとに複数配置される、複数のデータ線と、
   複数の前記データ線のうちの１つの前記データ線、および所定の色に対応するデータをそれぞれ供給する複数のドライバ出力のうちの１つのドライバ出力とそれぞれ接続され、スイッチング制御信号に基づいて、接続されている前記データ線と前記ドライバ出力とを選択的に接続させる、前記データ線ごとに設けられる複数のデータ選択スイッチと、
   を備え、
   前記画素回路の列または行ごとに複数配置される前記データ線それぞれには、固定の色に対応するデータが供給され、
   複数の前記画素回路において行方向および列方向に隣接する前記画素回路に接続されるデータ線は、異なり、
   各画素回路に書き込まれるデータを更新するデータ更新期間は、前記データ線にデータを書き込むデータ線書き込み期間と、前記データ線書き込み期間の後に行われる、画素回路にデータを書き込む画素回路書き込み期間とに分離されることを特徴とする、表示装置。
2. 前記データ更新期間は、複数の水平期間であり、
   前記データ線書き込み期間は、複数の水平期間のうちの一部の水平期間であり、前記画素回路書き込み期間は、複数の水平期間のうちの前記データ線書き込み期間を除く残りの水平期間であることを特徴とする、請求項１に記載の表示装置。
3. 前記データ線書き込み期間および前記画素回路書き込み期間それぞれにおいて、１水平期間内に複数回の書き込みが行われ、
   複数配置される前記データ線に対応する前記画素回路の列または行それぞれにおいて、隣接する画素回路では、１水平期間内で書き込まれる順番が異なることを特徴とする、請求項２に記載の表示装置。
4. 前記画素回路の列または行ごとに複数配置される前記データ線にそれぞれ接続される前記データ選択スイッチは、相異なる水平期間において、接続されている前記データ線と前記ドライバ出力とを接続することを特徴とする、請求項１〜３のいずれか１項に記載の表示装置。
5. 複数の前記ドライバ出力を有するドライバをさらに備えることを特徴とする、請求項１〜４のいずれか１項に記載の表示装置。
6. 前記スイッチング制御信号を出力するドライバをさらに備えることを特徴とする、請求項１〜５のいずれか１項に記載の表示装置。
7. マトリクス状に配置される複数の画素回路と、
   前記画素回路の列または行ごとに複数配置される、複数のデータ線と、
   複数の前記データ線のうちの１つの前記データ線、および所定の色に対応するデータをそれぞれ供給する複数のドライバ出力のうちの１つのドライバ出力とそれぞれ接続され、スイッチング制御信号に基づいて、接続されている前記データ線と前記ドライバ出力とを選択的に接続させる、前記データ線ごとに設けられる複数のデータ選択スイッチと、
   を備え、
   前記画素回路の列または行ごとに複数配置される前記データ線それぞれには、固定の色に対応するデータが供給され、
   複数の前記画素回路において行方向および列方向に隣接する前記画素回路に接続されるデータ線は異なる、表示装置の駆動方法であって、
   各画素回路に書き込まれるデータを更新するデータ更新期間を、前記データ線にデータを書き込むデータ線書き込み期間と、前記データ線書き込み期間の後に行われる、画素回路にデータを書き込む画素回路書き込み期間とに分離させることを特徴とする、駆動方法。

Images