KR20140085066A - 기판 검사 장치 및 기판 검사 방법 - Google Patents

기판 검사 장치 및 기판 검사 방법 Download PDF

Info

Publication number
KR20140085066A
KR20140085066A KR1020120155228A KR20120155228A KR20140085066A KR 20140085066 A KR20140085066 A KR 20140085066A KR 1020120155228 A KR1020120155228 A KR 1020120155228A KR 20120155228 A KR20120155228 A KR 20120155228A KR 20140085066 A KR20140085066 A KR 20140085066A
Authority
KR
South Korea
Prior art keywords
resistance
net
substrate
value
resistance value
Prior art date
Application number
KR1020120155228A
Other languages
English (en)
Other versions
KR101474620B1 (ko
Inventor
손영락
김동기
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020120155228A priority Critical patent/KR101474620B1/ko
Priority to JP2013166057A priority patent/JP5752192B2/ja
Priority to TW102143156A priority patent/TW201428307A/zh
Publication of KR20140085066A publication Critical patent/KR20140085066A/ko
Application granted granted Critical
Publication of KR101474620B1 publication Critical patent/KR101474620B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2812—Checking for open circuits or shorts, e.g. solder bridges; Testing conductivity, resistivity or impedance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

본 발명은 기판 검사 장치 및 기판 검사 방법에 관한 것으로, 상기 기판 검사 장치는 기판 상에 설계된 다수의 네트의 설계 저항(R)에 대한 산출 저항(Rc)을 산출하는 저항값 산출부; 상기 다수의 네트의 설계 저항(R)에 대한 측정 저항(Rd)을 측정하는 저항값 측정부; 및 상기 각 네트의 산출 저항(Rc)에 대한 상기 각 네트의 측정 저항(Rd)의 비율로 산출된 각 네트의 저항값 분포비(Rp) 및 상기 각 네트의 저항값 분포비의 평균(
Figure pat00034
)을 임계값과 비교하여 상기 기판의 양불을 판단하는 제어부를 포함하며, 상기 기판의 단선 및 단락 검출은 물론 바이트 마우스(bite mouse)와 같은 닉(Nick) 결함도 검출함으로써 상기 기판 검사의 정밀성이 향상된다.

Description

기판 검사 장치 및 기판 검사 방법 {Substrate Inspection Apparatus and Substrate Inspection Method}
본 발명은 기판 검사 장치 및 기판 검사 방법에 관한 것이다.
전자제품들이 고기능화되어 가면서 기판기술도급속도로 발전하고 있다. 이러한 현상은 반도체의 집적도가 증가함에 따라 PCB의 집적도(Density)가 올라가고 있으며, 이러한 집적도는 PCB에서 회로의 미세 패턴(Fine Pattern), 미세 구멍(small hole), 하이 레이어(high layer), 그리고 PCB를 제고하는 마이크로 비아(micro via)와 빌드업(Build Up)기술로 인해 가능하게 되었다.
회로 기판이 미세화(Fine Pattern)됨에 따라 기판의 기능적 신뢰성을 요구하고 있다. 이 중 기판 전기 검사의 경우, 기존에는 제품의 양불만 판단하는 기본적인 검사를 요구하였으나, 기판의 각 네트(NET)별 저항값도 측정(4W 검사)을 요구하고 있다.
이는 양불만 판단하는 기본검사를 넘어 제품 내 회로폭, Cu 두께가 일정한지를 판단하는 기준임에 제품의 신뢰도는 더욱 높아지며 신뢰성 검증항목인 B-Hast, EOL 저항에서도 일정한 데이터를 취할 수 있게 되었다.
그러나, 각 네트별 저항값(4W 검사)을 측정하더라도 회로의 비아 오픈(via open), 회로 결손(Nick)과 같은 기판 불량을 기존의 4W(또는 2W) 검사를 통해 양불을 판단하는 것은 각 회로의 공정산포가 비아 오픈 및 회로 결손 불량의 저항값 산포보다 크므로 무리가 있다.
즉, 회로 기판이 점점 더 미세화되는 추세에 따라 상기의 바이트 마우스(bite mouse)와 같은 닉(Nick) 결함의 불량 발생율은 점점 높아질 것으로 예상된다.
하기의 선행기술문헌에 기재된 특허문헌에는 일반적인 반도체 기판 검사 장치 및 반도체 기판 검사 방법이 개시되어 있다.
그러나 이와 같은 종래 기판 검사에서는 기판 상에 설계된 다수의 네트 중 특정 네트에 불량이 발생 시 해당 네트의 양불을 판단하는 것이 어려웠다.
따라서, 기판 상에 형성된 다수의 네트에 대한 단선 및 단락 검출은 물론 바이트 마우스(bite mouse)와 같은 닉(Nick) 결함까지도 검출하는 것이 가능한 신규한 정밀 기판 검사 장치 및 방법에 대한 필요가 대두된다.
일본특허번호 제3859446호
본 발명은 상술한 종래기술의 문제점을 해결하기 위한 것으로, 본 발명의 일 측면은 기판에 형성된 다수의 네트의 설계 저항에 대해 산출 저항과 측정 저항의 비율로 산출된 저항값 분포비를 이용하여 단선 및 단락은 물론 닉(Nick) 결함과 같은 정밀한 불량 검출도 가능한 기판 검사 장치 및 기판 검사 방법을 제공하는 것이다.
본 발명의 실시예에 따른 기판 검사 장치는, 기판 상에 설계된 다수의 네트의 설계 저항(R)에 대한 산출 저항(Rc)을 산출하는 저항값 산출부; 상기 다수의 네트의 설계 저항(R)에 대한 측정 저항(Rd)을 측정하는 저항값 측정부; 및 상기 각 네트의 산출 저항(Rc)에 대한 상기 각 네트의 측정 저항(Rd)의 비율로 산출된 각 네트의 저항값 분포비(Rp) 및 상기 각 네트의 저항값 분포비의 평균(
Figure pat00001
)을 임계값과 비교하여 상기 기판의 양불을 판단하는 제어부를 포함하여 구성된다.
또한, 상기 저항값 산출부는, 상기 각 네트의 산출 저항(Rc)을 하기의 [수학식 1] 및 [수학식 2]를 사용하여 산출한다.
[수학식 1]
Figure pat00002
[수학식 2]
Figure pat00003
여기서, 상기 각 네트는 다수의 세그먼트(segment1, segment2, ..., segmentN)로 이루어지고, Rsegment는 각 세그먼트 저항으로서, σ 는 해당 세그먼트의 저항률이고, l은 해당 세그먼트의 길이이며, A는 해당 세그먼트의 단면적이다.
또한, 상기 제어부는, 상기 각 네트의 산출 저항(Rc)에 대한 상기 각 네트의 측정 저항(Rd)의 비율인 상기 각 네트별 저항값 분포비(Rp)를 하기의 [수학식 3]을 사용하여 산출한다.
[수학식 3]
Figure pat00004
여기서, Rp는 각 네트의 저항값 분포비이고, Rc는 각 네트의 산출 저항이며, Rd는 각 네트의 측정 저항이다.
또한, 상기 제어부는, 상기 각 네트의 저항값 분포비(Rp)가 임계값1의 범위 내에 존재할 경우 양품으로 판단하고, 상기 임계값1의 범위를 벗어나는 경우 불량으로 판단한다. 이때, 상기 임계값1은 50% 내지 138%일 수 있다.
또한, 상기 제어부는, 상기 각 네트의 저항값 분포비의 평균(
Figure pat00005
)을 산출하여 상기 평균(
Figure pat00006
)에서 상기 각 네트의 저항값 분포비를 감한 값의 절대값이 임계값2보다 작은 경우 양품으로 판단하고, 상기 절대값이 임계값2보다 크거나 같은 경우 불량으로 판단한다. 이때, 상기 임계값2는 0% 내지 100% 중 어느 하나이며, 상기 임계값2의 값이 작을수록 상기 기판 검사의 정밀성이 높아질 수 있다.
한편, 본 발명의 실시예에 따른 기판 검사 방법은, (A) 저항값 산출부가 기판 상에 설계된 각 네트의 설계 저항(R)에 대한 산출 저항(Rc)을 산출하는 단계; (B) 저항값 측정부가 상기 각 네트의 설계 저항(R)에 대한 측정 저항(Rd)을 측정하는 단계; 및 (C) 상기 각 네트의 산출 저항(Rc)에 대한 상기 각 네트의 측정 저항(Rd)의 비율로 산출된 각 네트의 저항값 분포비(Rp) 및 상기 각 네트의 저항값 분포비의 평균(
Figure pat00007
)을 임계값과 비교하여 상기 기판의 양불을 판단하는 단계를 포함한다.
또한, 상기 (A) 단계에서, 상기 각 네트의 산출 저항(Rc)은 하기의 [수학식 1] 및 [수학식 2]를 이용하여 산출한다.
[수학식 1]
Figure pat00008
[수학식 2]
Figure pat00009
여기서, 상기 각 네트는 다수의 세그먼트(segment1, segment2, ..., segmentN)로 이루어지고, Rsegment는 각 세그먼트 저항으로서, σ 는 해당 세그먼트의 저항률이고, l은 해당 세그먼트의 길이이며, A는 해당 세그먼트의 단면적이다.
또한, 상기 (B) 단계에서, 상기 각 네트의 측정 저항(Rd)은 각 네트에 흐르는 전류 또는 전압으로부터 측정된다.
또한, 상기 (C) 단계는, (C1) 상기 각 네트의 산출 저항(Rc)에 대한 상기 각 네트의 측정 저항(Rd)의 비율인 상기 각 네트의 저항값 분포비(Rp)를 하기의 [수학식 3]을 사용하여 산출하는 단계; 및 (C2) 상기 산출된 각 네트의 저항값 분포비(Rp)와 임계값1을 비교하여 상기 각 네트의 저항값 분포비(Rp)가 상기 임계값1의 범위 내에 존재할 경우 상기 기판을 양품으로 판단하고, 상기 임계값1의 범위를 벗어나는 경우 상기 기판을 불량으로 판단하는 단계를 포함한다.
[수학식 3]
Figure pat00010
여기서, Rp는 각 네트의 저항값 분포비이고, Rc는 각 네트의 산출 저항이며, Rd는 각 네트의 측정 저항이다. 이때, 상기 임계값1은 50% 내지 138%일 수 있다.
또한, 상기 (C) 단계는, 상기 (C1) 단계 이후, (C3) 상기 산출된 각 네트의 저항값 분포비(Rp)의 총합을 총 네트 수로 나누어 상기 각 네트의 저항값 분포비의 평균(
Figure pat00011
)을 산출하는 단계; 및 (C4) 상기 산출된 저항값 분포비의 평균(
Figure pat00012
)과 상기 각 네트의 저항값 분포비(Rp)의 차의 절대값이 임계값2보다 작을 경우 상기 기판을 양품으로 판단하고, 상기 절대값이 상기 임계값2보다 크거나 같은 경우 상기 기판을 불량으로 판단하는 단계를 더 포함한다. 이때, 상기 임계값2는 0% 내지 100% 중 어느 하나이며, 상기 임계값2의 값이 작을수록 상기 기판의 불량 검출 정밀성이 높아질 수 있다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명에 따르면, 기판에 형성된 다수의 네트의 설계 저항에 대해 산출 저항과 측정 저항의 비율로 산출된 저항값 분포비와 임계값을 비교하여 해당 네트의 불량을 검출함으로써 상기 기판의 단선 및 단락 검출이 가능하다.
또한, 본 발명에 따르면 상기 임계값을 조정하여 바이트 마우스(bite mouse)와 같은 닉(Nick) 결함도 검출함으로써 상기 기판 검사의 정밀성이 향상된다.
도 1a는 정상적인 회로 기판의 단면도이며, 도 1b는 결함이 있는 회로 기판의 단면도이다.
도 2는 본 발명의 일 실시 예에 따른 기판 검사 장치의 기능 블록도이다.
도 3a 및 3b는 본 발명에 따른 기판 검사 장치를 통해 획득된 각 네트의 저항값 분포비 그래프이다.
도 4는 본 발명의 일 실시 예에 따른 기판 검사 방법을 나타내는 흐름도이다.
도 5a 내지 7c는 본 발명에 따른 기판 검사 장치 및 기판 검사 방법에 의해 기판의 불량을 검출할 수 있는 기판 불량의 예시 사진이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, "제1", "제2", "일면", "타면" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다. 이하, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 관련된 공지 기술에 대한 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.
도 1a는 정상적인 회로 기판의 단면도이며, 도 1b는 결함이 있는 회로 기판의 단면도이다. 도 1a 및 1b를 참조하면, 기판(1)에 회로(2)가 패터닝될 때 도 1a에 도시된 바와 같이 정상적으로 형성되어야 하나, 도 1b에 도시된 바와 같이 회로의 일부가 떨어져 나가 파손된 닉(Nick) 결함(또는 바이트 마우스(bite mouse) 결함)을 갖거나, 회로의 일부과 완전히 떨어져 나가 단선되거나 다른 회로와 합쳐져 단락되는 결함이 발생될 수 있다.
이러한 기판 상의 결함을 검출하기 위해, 특히 기판의 단선 및 단락은 물론 도 3b에 도시된 닉(Nick) 결함까지도 검출하기 위해서는 보다 정밀한 기판 검사 장치 및 방법이 필요하다.
도 2는 본 발명의 일 실시 예에 따른 기판 검사 장치의 기능 블록도이다.
도 2를 참조하면, 본 발명의 일 실시 예에 따른 기판 검사 장치는 저항값 산출부(10), 저항값 측정부(20), 저장부(30), 입력부(40), 표시부(50) 및 제어부(60)를 포함하여 구성된다.
저항값 산출부(10)는 하나의 기판(1pcs) 상에 설계된 다수의 설계 저항(R)에 대한 산출 저항(Rc)을 각 네트(net)별로 산출한다.
여기서, '네트(net)'란 전기적으로 연결되는 두 개의 전극 패드 사이에 형성된 회로를 의미하는 것으로, 일반적으로 하나의 기판(1pcs) 내에는 다수의 네트가 형성된다.
이때, 하나의 네트는 구간별로 서로 다른 저항률(σ), 길이(l) 및 단면적(A)을 가질 수 있는데, 이와 같이 구별되는 각각의 구간을 세그먼트(segment)라 칭한다. 즉, 하나의 네트는 서로 다른 저항률(σ), 길이(l) 및 단면적(A)을 갖는 다수의 세그먼트(segment1, segment2, ..., segmentN)로 이루어진다.
이러한 세그먼트는 해당 세그먼트의 저항률(σ), 길이(l) 및 단면적(A)을 이용하여 하기의 [수학식 1]과 같이 저항으로 환산할 수 있다.
따라서, 하나의 네트는 다수의 세그먼트로 이루어져 있으므로, 하나의 네트에 설계된 설계 저항(R)은 각 세그먼트 저항(Rsegment1, Rsegemnt2, ..., RsegmentN)의 총합이 된다. 즉, 하나의 네트에 설계된 설계 저항(R)에 대한 산출 저항(Rc)을 하기의 [수학식 2]와 같이 산출할 수 있다.
Figure pat00013
Figure pat00014
이에 따라, 상기 저항값 산출부(10)는 상술한 바와 같이 상기 [수학식 1] 및 [수학식 2]를 사용하여 하나의 기판(1pcs) 상에 설계된 다수의 네트의 설계 저항(R)에 대한 산출 저항(Rc)을 각 네트별로 산출할 수 있게 된다.
저항값 측정부(20)는 상기 기판 상에 설계된 다수의 네트의 설계 저항(R)에 대한 측정 저항(Rd)를 측정한다.
즉, 상기 저항값 측정부(20)는 각 네트의 두 전극 패드 간 저항값을 소정의 측정 프로브(미도시)를 통해 측정하는데, 이때 각 네트에 흐르는 전기적 신호(예컨대, 전류 또는 전압)로부터 측정 저항(Rd)이 측정된다.
이러한 상기 저항값 측정부(20)는 예를 들어 전류계 또는 전압계를 포함할 수 있다.
저장부(30)는 하나의 기판(1pcs) 상에 설계된 모든 네트의 설계치(각 네트의 세그먼트별 길이, 단면적 및 저항률 등)이 미리 저장된다.
또한, 상기 저장부(30)는 상기 저항값 산출부(10)로부터 산출된 각 네트의 산출 저항(Rc) 및 상기 저항값 측정부(20)로부터 측정된 각 네트의 측정 저항(Rd)이 저장될 수 있다.
입력부(40)는 기판 검사 시 사용자에 의해 후술되는 임계값 등을 입력하기 위한 것으로, 예를 들어, 키보드 등이 사용될 수 있다.
표시부(50)는 기판 검사 시 후술되는 각 네트별 저항값 분포비(Rp) 그래프 등을 표시할 수 있다. 이러한 표시부(50)를 통해 표시된 그래프를 통해 해당 네트의 불량을 시각적으로 즉각적으로 인지할 수 있다.
제어부(60)는 상기 각 네트의 산출 저항(Rc)에 대한 상기 각 네트의 측정 저항(Rd)의 비율로 산출된 각 네트의 저항값 분포비(Rp) 및 상기 각 네트의 저항값 분포비의 평균(
Figure pat00015
)을 임계값과 비교하여 상기 기판의 양불을 판단한다.
구체적으로, 상기 제어부는 상기 저항값 산출부(10)로부터 산출된 각 네트의 산출 저항(Rc)과 상기 저항값 측정부(20)로부터 측정된 각 네트의 측정 저항(Rd)을 사용하여 각 네트의 저항값 분포비(Rp)을 산출한다.
여기서, 상기 각 네트의 저항값 분포비(Rp)는 상기 각 네트의 산출 저항(Rc)에 대한 상기 각 네트의 측정 저항(Rd)의 비율로서, 하기의 [수학식 3]과 같이 구할 수 있다.
Figure pat00016
상기 제어부(60)가 상기 [수학식 3]을 이용하여 각 네트의 저항값 분포비(Rp)를 산출하면 도 3a 및 3b에 도시된 바와 같이, 각 네트별 저항값 분포비(Rp) 그래프가 획득된다.
도 3a를 참조하면, 각 네트별로 저항값 분포비(Rp)가 약 80%에서 고르게 분포되어 있음을 알 수 있다. 이는 피검사 기판의 전기 검사를 실시한 결과, 해당 피검사 기판의 회로가 설계값 대비 약 80% 정도 일치하도록 설계되었음을 의미한다.
이때, 상기 제어부(60)는 상기 각 네트별 저항값 분포비(Rp)가 임계값의 소정 범위(예컨대, 약 50% 내지 138%) 내에 존재하는 경우 상기 기판을 양품으로 판단하고, 상기 각 네트별 저항값 분포비(Rp)가 상기 임계값의 범위를 벗어나는 경우 상기 기판을 불량으로 판단할 수 있다(1차 기판 검사).
도 3b를 참조하면, 각 네트별로 저항값 분포비(Rp)가 대부분 약 80%에서 고르게 분포하나 어느 한 특정 네트(예컨대, 네트 번호 18)에서 저항값 분포비(Rp)가 약 120%(P 지점)으로 나타난다.
이때, 상기 제어부(60)는 각 네트별 저항값 분포비의 평균(
Figure pat00017
)과 상기 특정 지점(예컨대, P 지점)의 저항값 분포비(Rp) 차(예컨대, D)의 절대값이 임계값(예컨대, 30%) 이하인 경우 상기 기판을 양품으로 판단하고, 상기 절대값이 임계값보다 크거나 같은 경우 상기 기판을 불량으로 판단할 수 있다(2차 기판 검사).
이러한 상기 제어부(60)는 도 4에 도시된 기판 검사 방법에서 더욱 상세히 설명하기로 한다.
도 4는 본 발명의 일 실시 예에 따른 기판 검사 방법을 나타내는 흐름도이다.
도 4를 참조하면, 본 발명의 일 실시 예에 따른 기판 검사 방법은, 저항값 산출부(10)가 기판 상에 설계된 각 네트의 설계 저항(R)에 대한 산출 저항(Rc)을 상술한 [수학식 1] 및 [수학식 2]를 이용하여 산출한다(S10).
그 다음, 저항값 측정부(20)가 상기 기판 상에 설계된 각 네트의 설계 저항(R)에 대한 측정 저항(Rd)을 소정의 측정 장치(예컨대, 전류계 또는 전압계)를 사용하여 측정된 전류 또는 전압으로부터 측정한다(S20).
그 다음, 제어부(60)가 상기 각 네트의 산출 저항(Rc)에 대한 상기 각 네트의 측정 저항(Rd)의 비율로 산출된 각 네트의 저항값 분포비(Rp)와 상기 각 네트의 저항값 분포비의 평균(
Figure pat00018
)을 산출한다(S30).
구체적으로, 상기 제어부(60)는 상기 각 네트의 저항값 분포비(Rp)를 상술한 [수학식 3]을 사용하여 산출할 수 있으며, 상기 각 네트의 저항값 분포비의 평균(
Figure pat00019
)은 상기 저항값 산출부(10)로부터 산출된 각 네트의 저항값 분포비(Rp)의 총합을 총 네트 수로 나누어 산출할 수 있다.
상기 S30 단계 이후, 상기 제어부(60)는 상기 각 네트의 저항값 분포비(Rp) 및 상기 각 네트의 저항값 분포비의 평균(
Figure pat00020
)을 소정의 임계값과 비교하여 상기 기판의 양불을 판단한다(S40~S80).
구체적으로, 상기 제어부(60)는 상기 산출된 각 네트의 저항값 분포비(Rp)가 임계값1의 범위 내에 존재하는지를 판단하여(S40), 상기 각 네트의 저항값 분포비(Rp)가 임계값1의 범위 내에 존재할 경우 상기 기판을 양품으로 판단하고(S70), 상기 임계값1의 범위를 벗어나는 경우 상기 기판을 불량으로 1차 판단한다(S80).
여기서, 상기 임계값1은 50% 내지 138%일 수 있다.
상기 제어부(60)는 S40 단계에서 상기 기판의 단선 및 단락을 검출하는 1차 판단을 수행할 수 있다.
한편, 상기 제어부(60)는 도 1b에 도시된 바와 같이 바이트 마우스(bite mouse)와 같은 닉(Nick) 결함을 검출하기 위해 상기 임계값을 조정하여 더욱 정밀하게 상기 기판의 불량을 검출하는 2차 판단을 수행할 수 있다.
즉, 상기 제어부(60)는 더욱 정밀한 기판의 불량 검출이 필요한 경우, 2차 검사를 수행할지를 판단한다(S50).
2차 검사를 수행할 경우, 상기 제어부(60)는 S30 단계에서 산출한 상기 각 네트의 저항값 분포비의 평균(
Figure pat00021
)과 상기 각 네트의 저항값 분포비(Rp)의 차의 절대값이 임계값2보다 작은 지를 판단하여(S60), 상기 절대값이 임계값2보다 작은 경우 상기 기판을 양품으로 판단하고, 상기 절대값이 상기 임계값2보다 크거나 같은 경우 상기 기판을 불량으로 판단한다.
여기서, 상기 임계값2는 0% 내지 100% 중 어느 하나의 값으로 설정할 수 있다. 이때, 상기 임계값2의 값이 작을수록 상기 기판의 불량 검출 정밀성은 높아진다.
도 5a 내지 7c는 본 발명에 따른 기판 검사 장치 및 기판 검사 방법에 의해 기판의 불량을 검출할 수 있는 기판 불량의 예시 사진이다.
도 5a 내지 5c 는 기판 상에 형성된 회로의 일부가 완전히 떨어져 나가 단선되어 단선 결함이 발생된 회로의 일례이고, 도 6a 내지 6c는 기판 상에 형성된 회로의 일부가 서로 연결되어 단락 결함이 발생된 회로의 일례이며, 도 7a 내지 7c는 기판 상에 형성된 회로의 일부가 바이트 마우스(bite mouse) 형태로 파손되어 닉(Nick) 결함이 발생된 회로의 일례이다.
본 발명의 일 실시 예에 따른 기판 검사 장치 및 방법에 기판에 형성된 다수의 네트의 설계 저항에 대해 산출 저항과 측정 저항의 비율로 산출된 저항값 분포비와 임계값을 비교하여 해당 네트의 불량을 검출함으로써 도 5a 내지 6c에 도시된 바와 같은 상기 기판의 단선 및 단락 검출이 가능하다.
또한, 본 발명에 따르면 상기 임계값을 조정하여 도 7a 내지 7c에 도시된 바와 같은 바이트 마우스(bite mouse)와 같은 닉(Nick) 결함도 검출함으로써 상기 기판 검사의 정밀성이 향상될 수 있다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
10 : 저항값 산출부 20 : 저항값 측정부
30 : 저장부 40 : 입력부
50 : 표시부 60 : 제어부

Claims (14)

  1. 기판 상에 설계된 다수의 네트의 설계 저항(R)에 대한 산출 저항(Rc)을 산출하는 저항값 산출부;
    상기 다수의 네트의 설계 저항(R)에 대한 측정 저항(Rd)을 측정하는 저항값 측정부; 및
    상기 각 네트의 산출 저항(Rc)에 대한 상기 각 네트의 측정 저항(Rd)의 비율로 산출된 각 네트의 저항값 분포비(Rp) 및 상기 각 네트의 저항값 분포비의 평균(
    Figure pat00022
    )을 임계값과 비교하여 상기 기판의 양불을 판단하는 제어부를 포함하는 기판 검사 장치.
  2. 청구항 1에 있어서,
    상기 저항값 산출부는,
    상기 각 네트의 산출 저항(Rc)을 하기의 [수학식 1] 및 [수학식 2]를 사용하여 산출하는 기판 검사 장치.
    [수학식 1]
    Figure pat00023

    [수학식 2]
    Figure pat00024

    여기서, 상기 각 네트는 다수의 세그먼트(segment1, segment2, ..., segmentN)로 이루어지고, Rsegment는 각 세그먼트 저항으로서, σ 는 해당 세그먼트의 저항률이고, l은 해당 세그먼트의 길이이며, A는 해당 세그먼트의 단면적임.
  3. 청구항 1에 있어서,
    상기 제어부는,
    상기 각 네트의 산출 저항(Rc)에 대한 상기 각 네트의 측정 저항(Rd)의 비율인 상기 각 네트별 저항값 분포비(Rp)를 하기의 [수학식 3]을 사용하여 산출하는 기판 검사 장치.
    [수학식 3]
    Figure pat00025

    여기서, Rp는 각 네트의 저항값 분포비이고, Rc는 각 네트의 산출 저항이며, Rd는 각 네트의 측정 저항임.
  4. 청구항 1에 있어서,
    상기 제어부는,
    상기 각 네트의 저항값 분포비(Rp)가 임계값1의 범위 내에 존재할 경우 양품으로 판단하고, 상기 임계값1의 범위를 벗어나는 경우 불량으로 판단하는 기판 검사 장치.
  5. 청구항 4에 있어서,
    상기 임계값1은 50% 내지 138% 인 기판 검사 장치.
  6. 청구항 1에 있어서,
    상기 제어부는,
    상기 각 네트의 저항값 분포비의 평균(
    Figure pat00026
    )을 산출하여 상기 평균(
    Figure pat00027
    )에서 상기 각 네트의 저항값 분포비를 감한 값의 절대값이 임계값2보다 작은 경우 양품으로 판단하고, 상기 절대값이 임계값2보다 크거나 같은 경우 불량으로 판단하는 기판 검사 장치.
  7. 청구항 6에 있어서,
    상기 임계값2는 0% 내지 100% 중 어느 하나이며, 상기 임계값2의 값이 작을수록 상기 기판 검사의 정밀성이 높아지는 기판 검사 장치.
  8. (A) 저항값 산출부가 기판 상에 설계된 각 네트의 설계 저항(R)에 대한 산출 저항(Rc)을 산출하는 단계;
    (B) 저항값 측정부가 상기 각 네트의 설계 저항(R)에 대한 측정 저항(Rd)을 측정하는 단계; 및
    (C) 상기 각 네트의 산출 저항(Rc)에 대한 상기 각 네트의 측정 저항(Rd)의 비율로 산출된 각 네트의 저항값 분포비(Rp) 및 상기 각 네트의 저항값 분포비의 평균(
    Figure pat00028
    )을 임계값과 비교하여 상기 기판의 양불을 판단하는 단계를 포함하는 기판 검사 방법.
  9. 청구항 8에 있어서,
    상기 (A) 단계에서,
    상기 각 네트의 산출 저항(Rc)은 하기의 [수학식 1] 및 [수학식 2]를 이용하여 산출하는 기판 검사 방법.
    [수학식 1]
    Figure pat00029

    [수학식 2]
    Figure pat00030

    여기서, 상기 각 네트는 다수의 세그먼트(segment1, segment2, ..., segmentN)로 이루어지고, Rsegment는 각 세그먼트 저항으로서, σ 는 해당 세그먼트의 저항률이고, l은 해당 세그먼트의 길이이며, A는 해당 세그먼트의 단면적임.
  10. 청구항 8에 있어서,
    상기 (B) 단계에서, 상기 각 네트의 측정 저항(Rd)은 각 네트에 흐르는 전류 또는 전압으로부터 측정되는 기판 검사 방법.
  11. 청구항 8에 있어서,
    상기 (C) 단계는,
    (C1) 상기 각 네트의 산출 저항(Rc)에 대한 상기 각 네트의 측정 저항(Rd)의 비율인 상기 각 네트의 저항값 분포비(Rp)를 하기의 [수학식 3]을 사용하여 산출하는 단계; 및
    (C2) 상기 산출된 각 네트의 저항값 분포비(Rp)와 임계값1을 비교하여 상기 각 네트의 저항값 분포비(Rp)가 상기 임계값1의 범위 내에 존재할 경우 상기 기판을 양품으로 판단하고, 상기 임계값1의 범위를 벗어나는 경우 상기 기판을 불량으로 판단하는 단계를 포함하는 기판 검사 방법.
    [수학식 3]
    Figure pat00031

    여기서, Rp 는 각 네트의 저항값 분포비이고, Rc는 각 네트의 산출 저항이며, Rd는 각 네트의 측정 저항임.
  12. 청구항 11에 있어서,
    상기 임계값1은 50% 내지 138%인 기판 검사 방법.
  13. 청구항 11에 있어서,
    상기 (C) 단계는,
    상기 (C1) 단계 이후,
    (C3) 상기 산출된 각 네트의 저항값 분포비(Rp)의 총합을 총 네트 수로 나누어 상기 각 네트의 저항값 분포비의 평균(
    Figure pat00032
    )을 산출하는 단계; 및
    (C4) 상기 산출된 저항값 분포비의 평균(
    Figure pat00033
    )과 상기 각 네트의 저항값 분포비(Rp)의 차의 절대값이 임계값2보다 작을 경우 상기 기판을 양품으로 판단하고, 상기 절대값이 상기 임계값2보다 크거나 같은 경우 상기 기판을 불량으로 판단하는 단계를 더 포함하는 기판 검사 방법.
  14. 청구항 13에 있어서,
    상기 임계값2는 0% 내지 100% 중 어느 하나이며, 상기 임계값2의 값이 작을수록 상기 기판의 불량 검출 정밀성이 높아지는 기판 검사 장치.
KR1020120155228A 2012-12-27 2012-12-27 기판 검사 장치 및 기판 검사 방법 KR101474620B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120155228A KR101474620B1 (ko) 2012-12-27 2012-12-27 기판 검사 장치 및 기판 검사 방법
JP2013166057A JP5752192B2 (ja) 2012-12-27 2013-08-09 基板検査装置および基板検査方法
TW102143156A TW201428307A (zh) 2012-12-27 2013-11-27 基板檢測裝置及基板檢測方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120155228A KR101474620B1 (ko) 2012-12-27 2012-12-27 기판 검사 장치 및 기판 검사 방법

Publications (2)

Publication Number Publication Date
KR20140085066A true KR20140085066A (ko) 2014-07-07
KR101474620B1 KR101474620B1 (ko) 2014-12-18

Family

ID=51408614

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120155228A KR101474620B1 (ko) 2012-12-27 2012-12-27 기판 검사 장치 및 기판 검사 방법

Country Status (3)

Country Link
JP (1) JP5752192B2 (ko)
KR (1) KR101474620B1 (ko)
TW (1) TW201428307A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102485483B1 (ko) * 2018-01-09 2023-01-05 현대모비스 주식회사 인버터의 출력 전류 검출 장치 및 그 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003215193A (ja) * 2002-01-29 2003-07-30 Mitsubishi Electric Corp 電極の検査方法、検査装置、プログラムおよび記録媒体
JP4150296B2 (ja) * 2003-06-18 2008-09-17 日本電産リード株式会社 基板検査装置
CN101363884B (zh) * 2007-08-10 2010-10-06 富葵精密组件(深圳)有限公司 电路板测试方法
JP5191805B2 (ja) * 2008-05-30 2013-05-08 日置電機株式会社 検査装置および検査方法
JP5463714B2 (ja) * 2009-04-02 2014-04-09 日本電産リード株式会社 基板検査方法及び基板検査装置
JP2013024582A (ja) * 2011-07-15 2013-02-04 Nidec-Read Corp 基板検査装置及び基板検査方法

Also Published As

Publication number Publication date
JP2014130128A (ja) 2014-07-10
TW201428307A (zh) 2014-07-16
JP5752192B2 (ja) 2015-07-22
KR101474620B1 (ko) 2014-12-18

Similar Documents

Publication Publication Date Title
TWI394961B (zh) Insulation inspection equipment and insulation inspection methods
US10228411B2 (en) Testing apparatus
US9140734B2 (en) Measuring apparatus and measuring method
US9678134B2 (en) Method for determining maintenance time for contacts, and testing apparatus
US9606162B2 (en) Insulation inspection method and insulation inspection apparatus
US20150067378A1 (en) Measuring apparatus, measuring method, and measuring system
TW201131180A (en) Test method for passive device embedded printed circuit board
US20110285401A1 (en) Method for Determining the Lifetime of Interconnects
JP5463714B2 (ja) 基板検査方法及び基板検査装置
JP6421463B2 (ja) 基板検査装置、及び基板検査方法
KR101474620B1 (ko) 기판 검사 장치 및 기판 검사 방법
CN104124235A (zh) 测试结构及其测试方法
JP6219073B2 (ja) 絶縁検査装置
CN107192913B (zh) 基板检查装置及基板检查方法
KR102004810B1 (ko) 인덕터 검사 장치 및 방법
JP5604839B2 (ja) 基板検査方法及び基板検査装置
KR20150131007A (ko) 절연 검사 방법 및 절연 검사 장치
CN113051853B (zh) 受损部件载体确定方法、计算机程序、计算机可读介质以及检测系统
JP2005300240A (ja) 回路配線検査方法およびその装置
KR20170032661A (ko) 퓨징 검사 장치 및 퓨징 검사 방법
KR20230089427A (ko) 절연 검사 장치 및 절연 검사 방법
KR101565314B1 (ko) 간접 접촉 프로빙 시스템 및 이를 이용한 프로빙 방법
JP6219074B2 (ja) 絶縁検査装置
KR20230089426A (ko) Ai를 이용한 기판 검사 장치
Diatta et al. Investigation of statistical tools to analyze repetitive HMM stress endurance of system-level ESD protection

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee