KR20140084969A - 반도체 메모리 장치 및 그의 구동방법 - Google Patents

반도체 메모리 장치 및 그의 구동방법 Download PDF

Info

Publication number
KR20140084969A
KR20140084969A KR1020120155026A KR20120155026A KR20140084969A KR 20140084969 A KR20140084969 A KR 20140084969A KR 1020120155026 A KR1020120155026 A KR 1020120155026A KR 20120155026 A KR20120155026 A KR 20120155026A KR 20140084969 A KR20140084969 A KR 20140084969A
Authority
KR
South Korea
Prior art keywords
signal
temperature
delay time
unit
word line
Prior art date
Application number
KR1020120155026A
Other languages
English (en)
Inventor
오상묵
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120155026A priority Critical patent/KR20140084969A/ko
Publication of KR20140084969A publication Critical patent/KR20140084969A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2272—Latency related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)

Abstract

반도체 메모리 장치 및 그의 구동방법에 관한 것으로, 온도를 감지하기 위한 온도 감지부; 및 온도 감지부로부터 출력되는 온도정보신호에 응답하여 액티브신호에 반영될 제1 지연시간을 가변 조절하고, 액티브신호에 제1 지연시간을 반영하여 워드라인 비활성화신호 및 균등화 개시신호를 생성하기 위한 신호 생성부를 포함하는 반도체 메모리 장치가 제공된다.

Description

반도체 메모리 장치 및 그의 구동방법{SEMICONDUCTOR MEMORY DEVICE AND METHOD OF DRIVING THE SAME}
본 발명은 반도체 설계 기술에 관한 것으로, 더욱 상세하게는 반도체 메모리장치 및 그의 구동방법에 관한 것이다.
일반적으로, 디램(DRAM : Dynamic Random Access Memory)과 같은 반도체 메모리 장치는 외부에서 입력되는 데이터를 라이트(write)하고, 라이트된 데이터를 외부로 리드(read)한다.
도 1에는 종래기술에 따른 반도체 메모리 장치가 블록 구성도로 도시되어 있다.
도 1을 참조하면, 반도체 메모리 장치(100)는 워드라인(WL)과 정비트라인(BL)에 접속된 메모리 셀(102)과, 액티브신호(RACTV)에 응답하여 각종 제어신호(SWL_ON, SWL_OFF, BLEQ_OFF, BLEQ_ON, SA_OFF, SA_ON)를 생성하기 위한 액티브 제어부(110)와, 액티브 제어부(110)의 제어에 따라 워드라인(WL)을 구동하기 위한 워드라인 구동부(120)와, 액티브 제어부(110)의 제어에 따라 균등화 인에이블신호(BLEQ_EN) 생성하기 위한 균등화 제어부(130)와, 균등화 제어부(130)의 제어에 따라 비트라인 쌍(BL, BLB)을 균등화하기 위한 균등화부(140)와, 액티브 제어부(110)의 제어에 따라 센스앰프 인에이블신호(SA_EN)를 생성하기 위한 감지증폭 제어부(150)와, 감지증폭 제어부(150)의 제어에 따라 비트라인 쌍(BL, BLB)에 실린 데이터를 감지 및 증폭하기 위한 비트라인 감지증폭부(BitLine Sense Amplifier : BLSA)(160)를 포함한다. 여기서, 액티브신호(RACTV)는 활성화 여부에 따라 액티브 모드와 프리차지 모드로 구분된다. 즉, 액티브신호(RACTV)가 활성화되면 액티브 모드이고, 액티브신호(RACTV)가 비활성화되면 프리차지 모드이다.
메모리 셀(102)은 워드라인(WL)에 게이트가 접속되고 비트라인(BL)과 스토리지 노드 콘택(Storage Node Contact : SNC) 사이에 드레인과 소오스가 접속된 NMOS 트랜지스터(CTr)와, 스토리지 노드 콘택(SNC)과 접지전압(VSS)단 사이에 접속된 커패시터(SN)를 포함한다.
액티브 제어부(110)는 액티브신호(RACTV)에 응답하여 균등화 종료신호(BLEQ_OFF), 워드라인 활성화신호(SWL_ON), 감지증폭 개시신호(SA_ON), 워드라인 비활성화신호(SWL_OFF), 감지증폭 종료신호(SA_OFF), 균등화 개시신호(BLEQ_ON)를 예정된 시점에 각각 순차적으로 생성한다. 여기서, 워드라인 활성화신호(SWL_ON), 감지증폭 개시신호(SA_ON), 워드라인 비활성화신호(SWL_OFF), 감지증폭 종료신호(SA_OFF)는 액티브 모드와 관련된 제어신호로서 생성되고, 균등화 종료신호(BLEQ_OFF)와 균등화 개시신호(BLEQ_ON)는 프리차지 모드와 관련된 제어신호로서 생성된다.
워드라인 구동부(120)는 워드라인 활성화신호(SWL_ON)와 워드라인 비활성화신호(SWL_OFF)에 응답하여 비트라인 쌍(BL, BLB)과 메모리 셀(MC) 간에 전하 공유(charge sharing) 과정이 수행되도록 워드라인(WL)을 활성화한다. 여기서, 워드라인 활성화신호(SWL_ON)는 액티브신호(RACTV)가 활성화 에지에 대응하여 생성되고 워드라인 비활성화신호(SWL_OFF)는 액티브신호(RACTV)의 비활성화 에지에 대응하여 생성되므로, 상기 워드라인 구동부(120)는 액티브 모드시 인에이블된다.
균등화 제어부(130)는 지연된 균등화 종료신호(BLEQ_OFF)와 균등화 개시신호(BLEQ_ON)에 응답하여 균등화 인에이블신호(BLEQ_EN)를 생성한다. 균등화 인에이블신호(BLEQ_EN)는, 균등화 개시신호(BLEQ_ON)에 응답하여 활성화되고 균등화 종료신호(BLEQ_OFF)에 응답하여 비활성화되는 신호로, 프리차지 모드시 활성화된다.
균등화부(140)는 프리차지 모드시 균등화 인에이블신호(BLEQ_EN)에 응답하여 비트라인 쌍(BL, BLB)을 예정된 전압으로 균등화한다.
감지증폭 제어부(150)는 감지증폭 개시신호(SA_ON)와 감지증폭 종료신호(SA_OFF)에 응답하여 센스앰프 인에이블신호(SA_EN)를 생성한다. 여기서, 감지증폭 개시신호(SA_ON)는 액티브신호(RACTV)의 활성화 에지에 대응하여 생성되고 감지증폭 종료신호(SA_OFF)는 액티브신호(RACTV)의 비활성화 에지에 대응하여 생성되므로, 감지증폭 제어부(130)는 액티브 모드시 인에이블된다.
비트라인 감지증폭부(160)는 액티브 모드시 센스앰프 인에이블신호(SA_EN)에 응답하여 비트라인 쌍(BL, BLB)의 전압레벨 차이를 감지 및 증폭한다.
한편, 도 2에는 액티브 제어부(110)의 내부 구성도가 도시되어 있다. 이때, 반도체 메모리 장치(100)의 문제점과 관련된 회로만을 도시하여 설명하기로 한다.
도 2를 참조하면, 액티브신호(RACTV)를 제1 지연시간만큼 지연시켜 제1 제어신호(R2AC)를 생성하기 위한 제1 지연부(111)와, 제1 제어신호(R2AC)에 응답하여 워드라인 비활성화신호(WL_OFF)를 생성하기 위한 워드라인 비활성화 제어부(113)와, 제1 제어신호(R2AC)를 제2 지연시간만큼 지연시켜 제2 제어신호(R2AC)를 생성하기 위한 제2 지연부(115)와, 제2 제어신호(R3AC)에 응답하여 균등화 개시신호(BLEQ_EN)를 생성하기 위한 균등화 개시 제어부(117)를 포함한다.
상기와 같은 구성을 가지는 반도체 메모리 장치(100)는 다음과 같은 문제점이 있다.
메모리 셀(102)의 커패시터(SN)에 데이터가 저장될 때에는 총 4가지 저항성분의 영향을 받게 된다. 즉, 도 3에 도시된 바와 같이 PMOS 트랜지스터(CTr)의 턴온(turn on) 저항(Rch)과, 비트라인(BL)과 PMOS 트랜지스터(CTr)의 액티브 사이의 저항(BL-ACT)과, PMOS 트랜지스터(CTr)의 액티브와 스토리지 노드 콘택(SNC) 사이의 저항(ACT-SNC)과, 스토리지 노드 콘택(SNC)과 커패시터(SN) 사이의 저항(SNC-SN)이 그것이다. 저항은 온도가 낮을수록 증가하는 특성을 가지므로, 온도가 낮을수록 커패시터(SN)에 데이터를 저장하는데 필요한 시간이 증가하게 된다.
도 4에는 반도체 메모리 장치(100)의 동작 파형도가 도시되어 있다.
도 4를 참조하면, 커패시터(SN)에 데이터(전하)가 저장되는 파형(SN_H, SN_C)을 보면, 상온 이상(room temp. or hot temp.)의 온도에서는 워드라인(WL)이 비활성화되기 이전에 전하가 모두 차징되어 의도한 데이터가 정상적으로 저장되지만, 저온(cold temp.)에서는 워드라인(WL)이 비활성화되는 시점에 아직 전하가 차징되고 있어 의도한 데이터가 정상적으로 저장되지 못한다. 다시 말해, 앞서 설명한 바와 같이 저온(cold temp.) 상태에서는 메모리 셀(102)의 저항 성분(Rch, BL-ACT, ACT-SNC, SNC-SN)이 증가하기 때문에, 저온(cold temp.) 상태에서는 커패시터(SN)에 데이터가 충분히 저장되기 이전에 워드라인(WL)이 비활성화되는 문제점(tWR fail)이 있다.
따라서, 저온 상태일 때에는 라이트 리커버리 타임(tWR)이 워스트(worst)한 특성을 보이게 되므로, 워드라인(WL)의 활성화 구간을 더 확보해야 할 필요가 있다. 도 5에 도시된 바와 같이, 라이트 리커버리 타임(tWR)은 마지막 데이터(D3)가 들어온 후 다음 클럭(CLK, CLK/)으로부터 프리차지 커맨드(PCG)가 입력될 때까지의 시간으로, 데이터가 메모리 셀(102)에 정상적으로 저장되는데 필요한 최소한의 시간을 말한다.
본 발명은 온도에 상관없이 라이트 리커버리 타임(tWR)의 마진을 충분히 확보하기 위한 반도체 메모리 장치를 제공하는 것이다.
본 발명의 일 측면에 따르면, 본 발명은 온도를 감지하기 위한 온도 감지부; 및 온도 감지부로부터 출력되는 온도정보신호에 응답하여 액티브신호에 반영될 제1 지연시간을 가변 조절하고, 액티브신호에 제1 지연시간을 반영하여 워드라인 비활성화신호 및 균등화 개시신호를 생성하기 위한 신호 생성부를 포함할 수 있다.
본 발명의 다른 측면에 따르면, 본 발명은 온도를 감지하고 감지된 온도 상태에 대응하는 온도정보신호를 생성하기 위한 온도 감지부; 온도정보신호에 응답하여 액티브신호를 온도 상태에 따라 가변 조절되는 제1 지연시간만큼 지연시켜 제1 제어신호를 생성하기 위한 가변 지연부; 제1 제어신호에 응답하여 워드라인 비활성화신호를 생성하기 위한 워드라인 비활성화 제어부; 제1 제어신호를 예정된 제2 지연시간만큼 지연시켜 제2 제어신호를 생성하기 위한 고정 지연부; 및 제2 제어신호에 응답하여 균등화 개시신호를 생성하기 위한 균등화 개시 제어부를 포함할 수 있다.
본 발명의 또 다른 측면에 따르면, 본 발명은 온도를 감지하는 단계; 온도 감지결과에 따라 액티브신호에 반영될 제1 지연시간을 가변 조절하는 단계; 및 액티브신호를 제1 지연시간만큼 지연시켜 워드라인 비활성화신호를 생성하는 단계를 포함하며, 제1 지연시간을 가변 조절하는 단계는 고온 상태일 때보다 저온 상태일 때 제1 지연시간이 더 큰 지연시간을 가지도록 가변 조절될 수 있다.
저온(cold temp.) 상태에서는 상온 이상(room temp. 또는 hot temp.)의 상태에서보다 라이트 리커버리 타임(tWR)의 마진을 더욱 확보함으로써 저온(cold temp.) 상태에서도 정상적인 라이트 동작이 수행될 수 있다. 그리고, 상온 이상의 상태에서는 라이트 리커버리 타임(tWR)의 마진을 상대적으로 줄여 라스 프리차지 타임(tRP)의 마진을 확보할 수 있다. 따라서, 라이트 동작시 반도체 메모리 장치의 신뢰성을 향상시킬 수 있는 효과가 있다.
도 1은 종래기술에 따른 반도체 메모리 장치의 블록 구성도이다.
도 2는 도 1에 도시된 액티브 제어부의 내부 구성도이다.
도 3은 도 1에 도시된 메모리 셀의 저항 성분을 설명하기 위한 구성도이다.
도 4는 도 1에 도시된 반도체 메모리 장치의 문제점을 설명하기 위한 동작 파형도이다.
도 5는 도 1에 도시된 반도체 메모리 장치의 라이트 동작을 설명하기 위한 타이밍도이다.
도 6은 본 발명의 실시예에 따른 반도체 메모리 장치의 블록 구성도이다.
도 7은 도 6에 도시된 반도체 메모리 장치의 동작 파형도이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시예를 첨부 도면을 참조하여 설명하기로 한다.
본 발명의 실시예에서는 본 발명의 요지를 흐트러뜨리지 않도록 하기 위하여 종래기술과 다른 구성만을 도시하여 설명하기로 한다.
도 5에는 본 발명의 실시예에 따른 반도체 메모리 장치의 블록 구성도가 도시되어 있다.
도 5를 참조하면, 반도체 메모리 장치(100)는 온도를 감지하기 위한 온도 감지부(202)와, 온도 감지부(202)로부터 출력되는 온도정보신호(Temp_C/Tempb_C, Temp_H/Tempb_H)에 응답하여 액티브신호(RACTV)에 반영될 제1 지연시간을 가변 조절하고 액티브신호(RACTV)에 제1 지연시간을 반영하여 워드라인 비활성화신호(WL_OFF) 및 균등화 개시신호(BLEQ_ON)를 생성하기 위한 신호 생성부(210, 220)를 포함한다.
여기서, 온도 감지부(202)는 내부 온도가 저온(cold temp.) 상태인 경우 그에 대응하는 제1 온도정보신호(Temp_C/Tempb_C)를 활성화하고 내부 온도가 상온 이상(room temp. 또는 hot temp.)의 상태인 경우 그에 대응하는 제2 온도정보신호(Temp_H/Tempb_H)를 활성화한다.
그리고, 신호 생성부(210, 220)는 온도정보신호(Temp_C/Tempb_C, Temp_H/Tempb_H)에 응답하여 액티브신호(RACTV)를 온도 상태에 따라 가변 조절되는 제1 지연시간만큼 지연시켜 제1 제어신호(R2AC)를 생성하기 위한 가변 지연부(221)와, 제1 제어신호(R2AC)에 응답하여 워드라인 비활성화신호(WL_OFF)를 생성하기 위한 워드라인 비활성화 제어부(223)와, 제1 제어신호(R2AC)를 고정된 제2 지연시간만큼 지연시켜 제2 제어신호(R3AC)를 생성하기 위한 제1 지연부(225)와, 제2 제어신호(R3AC)에 응답하여 균등화 개시신호(227)를 생성하기 위한 균등화 개시 제어부(227)를 포함한다.
여기서, 가변 지연부(221)는 온도정보신호(Temp_C/Tempb_C, Temp_H/Tempb_H)에 응답하여 액티브신호(RACTV)를 저온 상태에 대응하는 제1 지연시간만큼 지연시켜 제1 제어신호(R2AC)로서 출력하기 위한 제1 경로 지연부(221A)와, 온도정보신호(Temp_C/Tempb_C, Temp_H/Tempb_H)에 응답하여 액티브신호(RACTV)를 상온 이상의 상태에 대응하는 제1 지연시간만큼 지연시켜 제1 제어신호(R2AC)로서 출력하기 위한 제2 경로 지연부(221B)를 포함한다. 여기서, 저온 상태에 대응하는 제1 지연시간은 상온 이상의 상태에 대응하는 제1 지연시간보다 크게 설정된다. 한편, 제1 경로 지연부(221A)는 액티브신호(RACTV)를 저온 상태에 대응하는 제1 지연시간만큼 지연시키기 위한 제2 지연부(221A_1)와, 제1 온도정보신호(Temp_C/Tempb_C)에 응답하여 제2 지연부(221A_1)의 출력신호를 제1 제어신호(R2AC)로서 출력하기 위한 제1 스위칭부(221A_3)를 포함한다. 그리고, 제3 경로 지연부(221A)는 액티브신호(RACTV)를 상온 이상의 상태에 대응하는 제1 지연시간만큼 지연시키기 위한 제3 지연부(221B_1)와, 제2 온도정보신호(Temp_H/Tempb_H)에 응답하여 제3 지연부(221B_1)의 출력신호를 제1 제어신호(R2AC)로서 출력하기 위한 제2 스위칭부(221B_3)를 포함한다.
이하, 상기와 같은 구성을 가지는 본 발명의 실시예에 따른 반도체 메모리 장치(200)의 구동방법을 도 7을 참조하여 설명한다.
일단, 온도 감지부(210)는 내부 온도를 감지하여 온도정보신호(Temp_C/Tempb_C, Temp_H/Tempb_H)를 출력한다. 만약 내부 온도가 저온 상태이면 제1 온도정보신호(Temp_C/Tempb_C)를 활성화하고 상온(room temp.) 이상의 상태이면 제2 온도정보신호(Temp_H/Tempb_H)를 활성화한다.
먼저, 내부 온도가 저온 상태인 경우를 설명한다.
내부 온도가 낮을수록 메모리 셀에 반영되는 저항 성분이 증가하기 때문에(도 3 참조), 라이트 리커버리 타임(tWR)의 마진을 그만큼 확보해 줄 필요가 있다. 즉, 내부 온도가 저온 상태인 경우에는 상온 이상의 상태일 때보다 액티브 구간의 종료시점을 뒤로 늦추고 프리차지 구간의 개시시점도 함께 뒤로 늦춤으로써 해결 가능하다.
이러한 경우, 제1 스위칭부(221A_3)는 제1 온도정보신호(Temp_C/Tempb_C)에 의해 턴온(turn on)되며, 액티브신호(RACTV)는 제1 경로 지연부(221A)를 통해 저온 상태에 대응하는 제1 지연시간만큼 지연되어 제1 제어신호(R2AC)로서 출력된다.
그러면, 워드라인 비횔성화 제어부(223)는 제1 제어신호(R2AC)에 응답하여 저온 상태에 대응하는 제1 지연시간이 반영된 워드라인 비활성화신호(WL_OFF)를 생성한다.
그리고, 제1 지연부(225)는 제1 제어신호(R2AC)를 예정된 제2 지연시간만큼 지연시켜 제2 제어신호(R3AC)를 생성하며, 균등화 개시 제어부(227)는 제2 제어신호(R3AC)에 응답하여 저온 상태에 대응하는 제1 지연시간과 예정된 제2 지연시간이 반영된 균등화 개시신호(BLEQ_ON)를 생성한다.
따라서, 내부 온도가 저온 상태일 때에는 워드라인(WL)이 비활성화되는 시점을 상온 이상의 상태일 때보다 뒤로 늦춰 데이터가 메모리 셀에 저장되는 시간을 충분히 확보하게 된다. 이때, 비트라인 쌍(BL, BL/)이 프리차지(및 균등화)되는 시점을 워드라인(WL)이 비활성화되는 시점에 대응하여 조절하고 있음을 알 수 있다(CC').
다음, 내부 온도가 상온 이상의 상태인 경우를 설명한다.
내부 온도가 상온 이상의 상태인 경우에는 메모리 셀에 반영되는 저항 성분이 저온 상태일 때보다 감소하므로(도 3 참조), 상대적으로 라이트 리커버리 타임(tWR)의 마진에 여유가 생긴다(CC).
이러한 경우, 제2 스위칭부(221B_3)는 제2 온도정보신호(Temp_H/Tempb_H)에 의해 턴온(turn on)되며, 액티브신호(RACTV)는 제2 경로 지연부(221B)를 통해 상온 이상의 상태에 대응하는 제1 지연시간만큼 지연되어 제1 제어신호(R2AC)로서 출력된다.
그러면, 워드라인 비횔성화 제어부(223)는 제1 제어신호(R2AC)에 응답하여 상온 이상의 상태에 대응하는 제1 지연시간이 반영된 워드라인 비활성화신호(WL_OFF)를 생성한다.
그리고, 제1 지연부(225)는 제1 제어신호(R2AC)를 예정된 제2 지연시간만큼 지연시켜 제2 제어신호(R3AC)를 생성하며, 균등화 개시 제어부(227)는 제2 제어신호(R3AC)에 응답하여 상온 이상의 상태에 대응하는 제1 지연시간과 예정된 제2 지연시간이 반영된 균등화 개시신호(BLEQ_ON)를 생성한다.
따라서, 내부 온도가 상온 이상의 상태일 때에는 저온 상태일 때보다 데이터가 메모리 셀에 저장되는 시간이 빠르므로, 워드라인(WL)이 비활성화되는 시점을 빨리 가져갈 수 있다. 이때, 비트라인 쌍(BL, BL/)이 프리차지(및 균등화)되는 시점을 워드라인(WL)이 비활성화되는 시점에 대응하여 함께 조절한다(CC). 이때에는 상대적으로 라스 프리차지 타임(tRP)의 마진이 확보된다(도 5 참조).
이와 같은 본 발명의 실시예에 따르면, 워드라인이 비활성화되는 시점과 비트라인 쌍이 프리차지(및 균등화)되는 개시 시점을 온도에 따라 조절함으로써, 저온 상태인 경우에는 상대적으로 라이트 리커버리 타임(tWR)의 마진을 확보할 수 있고 상온 이상의 상태인 경우에는 상대적으로 라스 프리차지 타임(tRP)의 마진을 확보할 수 있는 이점이 있다.
본 발명의 기술 사상은 상기 실시예에 따라 구체적으로 기술되었으나, 이상에서 설명한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 여러 가지 치환, 변형 및 변경으로 다양한 실시예가 가능함을 이해할 수 있을 것이다.
예컨대, 본 발명의 실시예 도시된 가변 지연부(221)는 서로 다른 지연시간을 가지는 지연 경로부(221A, 221B)가 병렬로 접속된 구조를 예로 들어 설명하고 있지만, 반드시 이에 한정되는 것은 아니며, 소오스 전압레벨을 조절하여 지연시간을 가변 조절할 수 있는 구조 등이 본 발명에 적용될 수 있다.
200 : 반도체 메모리 장치 210 : 온도 감지부
220 : 신호 생성부 221 : 가변 지연부
221A : 제1 지연 경로부 221A_1 : 제2 지연부
221A_3 : 제1 스위칭부 221B: 제2 지연 경로부
221B_1 : 제3 지연부 221B_3 : 제2 스위칭부
223 : 워드라인 비활성화 제어부) 225 : 제1 지연부
227 : 균등화 개시 제어부

Claims (6)

  1. 온도를 감지하기 위한 온도 감지부; 및
    상기 온도 감지부로부터 출력되는 온도정보신호에 응답하여 액티브신호에 반영될 제1 지연시간을 가변 조절하고, 액티브신호에 상기 제1 지연시간을 반영하여 워드라인 비활성화신호 및 균등화 개시신호를 생성하기 위한 신호 생성부
    를 포함하는 반도체 메모리 장치.
  2. 제1항에 있어서,
    상기 신호 생성부는 상기 워드라인 비활성화신호보다 예정된 제2 지연시간만큼 지연된 상기 균등화 개시신호를 생성하는 반도체 메모리 장치.
  3. 온도를 감지하고 감지된 온도 상태에 대응하는 온도정보신호를 생성하기 위한 온도 감지부;
    상기 온도정보신호에 응답하여 액티브신호를 상기 온도 상태에 따라 가변 조절되는 제1 지연시간만큼 지연시켜 제1 제어신호를 생성하기 위한 가변 지연부;
    상기 제1 제어신호에 응답하여 워드라인 비활성화신호를 생성하기 위한 워드라인 비활성화 제어부;
    상기 제1 제어신호를 예정된 제2 지연시간만큼 지연시켜 제2 제어신호를 생성하기 위한 고정 지연부; 및
    상기 제2 제어신호에 응답하여 균등화 개시신호를 생성하기 위한 균등화 개시 제어부
    를 포함하는 반도체 메모리 장치.
  4. 온도를 감지하고 감지된 온도 상태에 대응하는 온도정보신호를 생성하기 위한 온도 감지부;
    상기 온도정보신호에 응답하여 액티브신호를 제1 지연시간만큼 지연시켜 제1 제어신호로서 출력하기 위한 제1 경로 지연부;
    상기 온도정보신호에 응답하여 상기 액티브신호를 제2 지연시간만큼 지연시켜 상기 제1 제어신호로서 출력하기 위한 제2 경로 지연부;
    상기 제1 제어신호에 응답하여 워드라인 비활성화신호를 생성하기 위한 워드라인 비활성화 제어부;
    상기 제1 제어신호를 제3 지연시간만큼 지연시켜 제2 제어신호를 생성하기 위한 고정 지연부; 및
    상기 제2 제어신호에 응답하여 균등화 개시신호를 생성하기 위한 균등화 개시 제어부
    를 포함하는 반도체 메모리 장치.
  5. 온도를 감지하는 단계;
    온도 감지결과에 따라 액티브신호에 반영될 제1 지연시간을 가변 조절하는 단계; 및
    상기 액티브신호를 상기 제1 지연시간만큼 지연시켜 워드라인 비활성화신호를 생성하는 단계를 포함하며,
    상기 제1 지연시간을 가변 조절하는 단계는 고온 상태일 때보다 저온 상태일 때 상기 제1 지연시간이 더 큰 지연시간을 가지도록 가변 조절되는 반도체 메모리 장치의 구동방법.
  6. 제5항에 있어서,
    상기 액티브신호를 상기 제1 지연시간과 예정된 제2 지연시간만큼 지연시켜 균등화 개시신호를 생성하는 단계를 더 포함하는 반도체 메모리 장치의 구동방법.
KR1020120155026A 2012-12-27 2012-12-27 반도체 메모리 장치 및 그의 구동방법 KR20140084969A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120155026A KR20140084969A (ko) 2012-12-27 2012-12-27 반도체 메모리 장치 및 그의 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120155026A KR20140084969A (ko) 2012-12-27 2012-12-27 반도체 메모리 장치 및 그의 구동방법

Publications (1)

Publication Number Publication Date
KR20140084969A true KR20140084969A (ko) 2014-07-07

Family

ID=51734762

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120155026A KR20140084969A (ko) 2012-12-27 2012-12-27 반도체 메모리 장치 및 그의 구동방법

Country Status (1)

Country Link
KR (1) KR20140084969A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9595305B1 (en) 2016-03-03 2017-03-14 SK Hynix Inc. Semiconductor devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9595305B1 (en) 2016-03-03 2017-03-14 SK Hynix Inc. Semiconductor devices

Similar Documents

Publication Publication Date Title
KR101596283B1 (ko) 개선된 로컬 입출력라인 프리차아지 스킴을 갖는 반도체 메모리 장치
KR101622922B1 (ko) 개선된 로컬 입출력라인 프리차아지 스킴을 갖는 반도체 메모리 장치
US9406358B1 (en) Driving circuit and driving method using the same
US10504582B2 (en) Timing control circuit shared by a plurality of banks
US7599238B2 (en) Semiconductor memory device and driving method thereof
US7248517B2 (en) Semiconductor memory device having local data line pair with delayed precharge voltage application point
KR102111076B1 (ko) 반도체 메모리 장치 및 그것의 감지 증폭기 제어 방법
KR20150139287A (ko) 센스앰프 구동 장치 및 이를 포함하는 반도체 장치
US9478265B2 (en) Semiconductor memory device
US9275722B2 (en) Memory device preventing fail caused by successive read operations and system including the same
KR20130081472A (ko) 반도체 메모리 장치 및 반도체 메모리 장치의 리프레쉬 방법
US7535785B2 (en) Semiconductor memory apparatus having plurality of sense amplifier arrays having different activation timing
US9030896B1 (en) Control circuit for bit-line sense amplifier and semiconductor memory apparatus having the same, and operating method thereof
US9552850B2 (en) Sense amplifier driving device and semiconductor device including the same
KR20140084969A (ko) 반도체 메모리 장치 및 그의 구동방법
KR101470529B1 (ko) 반도체 메모리 장치 및 이 장치의 센스 앰프 제어 방법
KR20100091769A (ko) 개선된 글로벌 입출력라인 프리차아지 스킴을 갖는 반도체 메모리 장치
KR101697686B1 (ko) 반도체 메모리 장치 및 그 구동 방법
KR20140060684A (ko) 반도체 메모리 장치의 오버 드라이브 펄스 및 컬럼 선택 펄스 생성 회로
US20080080273A1 (en) Over-drive control signal generator for use in semiconductor memory device
KR20110060416A (ko) 반도체 메모리 장치
KR20050059790A (ko) 감지증폭기의 오버 드라이빙 제어회로
KR20150144994A (ko) 반도체 메모리 장치
KR100813525B1 (ko) 반도체 메모리 장치의 센스 앰프 제어 회로 및 방법
KR20140028356A (ko) 반도체 메모리 장치 및 그의 구동방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination