KR20140084581A - 발광 소자 - Google Patents

발광 소자 Download PDF

Info

Publication number
KR20140084581A
KR20140084581A KR1020120154194A KR20120154194A KR20140084581A KR 20140084581 A KR20140084581 A KR 20140084581A KR 1020120154194 A KR1020120154194 A KR 1020120154194A KR 20120154194 A KR20120154194 A KR 20120154194A KR 20140084581 A KR20140084581 A KR 20140084581A
Authority
KR
South Korea
Prior art keywords
light emitting
segment
emitting device
semiconductor layer
connection wiring
Prior art date
Application number
KR1020120154194A
Other languages
English (en)
Other versions
KR101992366B1 (ko
Inventor
김성균
유영봉
추성호
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020120154194A priority Critical patent/KR101992366B1/ko
Priority to EP13199438.6A priority patent/EP2750193B1/en
Priority to JP2013265600A priority patent/JP6328420B2/ja
Priority to US14/140,682 priority patent/US9397259B2/en
Priority to CN201310741261.4A priority patent/CN103904095B/zh
Publication of KR20140084581A publication Critical patent/KR20140084581A/ko
Priority to US15/187,053 priority patent/US9812626B2/en
Application granted granted Critical
Publication of KR101992366B1 publication Critical patent/KR101992366B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)
  • Non-Portable Lighting Devices Or Systems Thereof (AREA)

Abstract

실시예의 발광 소자는 기판과, 기판 위에 상호 이격되어 배치된 복수의 발광 셀과, 이웃하는 발광 셀들을 전기적으로 연결하는 연결 배선을 포함하고, 이웃하는 발광 셀들 중 하나는 복수의 제1 세그먼트를 포함하고, 이웃하는 발광 셀들 중 다른 하나는 복수의 제1 세그먼트와 각각 마주보는 복수의 제2 세그먼트를 포함하고, 각각이 연결 배선과 접하는 단부를 갖고 서로 마주보는 제1 및 제2 세그먼트 사이의 이격 거리보다 각각이 연결 배선과 접하지 않는 단부를 갖고 서로 마주보는 제1 및 제2 세그먼트들 간의 이격 거리가 더 작다.

Description

발광 소자{Light emitting device}
실시예는 발광 소자에 관한 것이다.
질화갈륨(GaN)의 금속 유기화학기상 증착법 및 분자선 성장법 등의 발달을 바탕으로 고휘도 및 백색광 구현이 가능한 적색, 녹색 및 청색 발광 다이오드(LED:Light Emitting Diode)가 개발되었다.
이러한 LED는 백열등과 형광등 등의 기존 조명기구에 사용되는 수은(Hg)과 같은 환경 유해물질이 포함되어 있지 않아 우수한 친환경성을 가지며, 긴 수명, 저전력 소비특성 등과 같은 장점이 있기 때문에 기존의 광원들을 대체하고 있다. 이러한 LED 소자의 핵심 경쟁 요소는 고효율 및 고출력 칩 및 패키징 기술에 의한 고휘도의 구현이다.
고휘도를 구현하기 위해서 광 추출 효율을 높이는 것이 중요하다. 광 추출 효율을 높이기 위하여 플립 칩(flip-chip) 구조, 표면 요철 형성(surface texturing), 요철이 형성된 사파이어 기판(PSS:Patterned Sapphire Substrate), 광 결정(photonic crystal) 기술, 및 반사 방지막(anti-reflection layer) 구조 등을 이용한 다양한 방법들이 연구되고 있다.
도 1은 기존의 발광 소자(10)의 평면도를 나타낸다.
도 1에 도시된 발광 소자(10)는 제1 및 제2 전극 패드(22, 24), 9개의 발광 영역(40) 및 이웃하는 발광 영역(40)을 전기적으로 연결하는 연결 금속(30)으로 구성된다. 이때, 이웃하는 발광 영역(40) 간의 거리(D)는 모두 동일하다. 이러한 일반적인 구조의 발광 소자(10)에 대해 발광 영역을 증대시키기 위한 다양한 방법들이 모색되고 있다.
특히, 도 1의 발광 영역(40) 각각의 발광 구조물(미도시)의 측벽은 연결 금속(30)의 끊김을 방지하기 위해 기판(미도시)에 대해 경사질 수 있다. 이 경우 발광 영역의 손실이 불가피한 문제점이 있어, 발광 영역의 증대가 더욱 요망되고 있다.
실시예는 발광 영역을 증대시켜 발광 효율을 증대시키는 발광 소자를 제공한다.
실시예의 발광 소자는, 기판; 상기 기판 위에 상호 이격되어 배치된 복수의 발광 셀; 이웃하는 발광 셀들을 전기적으로 연결하는 연결 배선을 포함하고, 상기 이웃하는 발광 셀들 중 하나는 복수의 제1 세그먼트를 포함하고, 상기 이웃하는 발광 셀들 중 다른 하나는 상기 복수의 제1 세그먼트와 각각 마주보는 복수의 제2 세그먼트를 포함하고, 각각이 상기 연결 배선과 접하는 단부를 갖고 서로 마주보는 제1 및 제2 세그먼트 사이의 이격 거리보다 각각이 상기 연결 배선과 접하지 않는 단부를 갖고 서로 마주보는 제1 및 제2 세그먼트들 간의 이격 거리가 더 작다.
상기 제1 세그먼트는 상기 연결 배선과 접하는 단부를 갖는 제1-1 세그먼트; 및 상기 제1-1 세그먼트로부터 연장되며 상기 연결 배선과 접하지 않는 단부를 갖는 제1-2 세그먼트를 포함하고, 상기 제2 세그먼트는 상기 연결 배선과 접하는 단부를 갖고 상기 제1-1 세그먼트와 마주보는 제2-1 세그먼트; 및 상기 제2-1 세그먼트로부터 연장되며 상기 연결 배선과 접하지 않는 단부를 갖고 상기 제1-2 세그먼트와 마주보는 제2-2 세그먼트를 포함할 수 있다.
상기 제1-2 세그먼트의 상기 제2-2 세그먼트를 마주보는 단부는 상기 제1-1 세그먼트의 상기 제2-1 세그먼트를 마주보는 단부보다 제1 돌출 길이만큼 더 돌출될 수 있다.
상기 제2-2 세그먼트의 상기 제1-2 세그먼트를 마주보는 단부는 상기 제2-1 세그먼트의 상기 제1-1 세그먼트를 마주보는 단부보다 제2 돌출 길이만큼 더 돌출될 수 있다.
상기 제1 돌출 길이와 상기 제2 돌출 길이는 서로 다르거나 동일할 수 있다.
상기 제1-2 세그먼트는 상기 제1-1 세그먼트의 양쪽으로 연장되어 배치되고, 상기 제2-2 세그먼트는 상기 제2-1 세그먼트의 양쪽으로 연장되어 배치될 수 있다.
상기 제1-1 세그먼트의 단부의 폭과 상기 제2-1 세그먼트의 단부의 폭은 서로 동일하거나 서로 다를 수 있다.
상기 제1-2 세그먼트의 단부의 폭과 상기 제2-2 세그먼트의 단부의 폭은 서로 동일하거나 다를 수 있다.
상기 이웃하는 발광 셀들 각각은 상기 기판 위에 배치된 제1 도전형 반도체층; 상기 제1 도전형 반도체층 위에 배치된 활성층; 및 상기 활성층 위에 배치된 제2 도전형 반도체층을 포함한다.
상기 제1-1 세그먼트에서 상기 제1 도전형 반도체층의 단부는 상기 연결 배선과 접하고, 상기 제2-1 세그먼트에서 상기 제2 도전형 반도체층의 단부는 상기 연결 배선과 접할 수 있다.
상기 제1-2 세그먼트의 단부와 상기 제2-2 세그먼트의 단부 사이의 이격 거리는 5 ㎛ 내지 50 ㎛일 수 있다.
실시예에 따른 발광 소자는 기존보다 발광 영역이 더 넓기 때문에 광도와 동작 전압이 개선되고, 전류 밀도가 감소되어 신뢰성이 개선될 수 있다.
도 1은 기존의 발광 소자의 평면도를 나타낸다.
도 2는 실시예에 의한 발광 소자의 평면도를 나타낸다.
도 3은 도 2의 3-3'선을 따라 절취한 단면도를 나타낸다.
도 4는 도 2의 4-4'선을 따라 절취한 단면도를 나타낸다.
도 5는 도 2에 도시된 발광 소자의 회로도를 나타낸다.
도 6은 도 2에 도시된 "A" 부분을 확대 도시한 평면도이다.
도 7은 발광 면적의 증가에 따른 광도와 동작 전압을 나타내는 그래프이다.
도 8은 실시 예에 따른 발광 소자를 포함하는 조명 장치의 분해 사시도이다.
도 9는 실시 예에 따른 발광 소자를 포함하는 표시 장치를 나타낸다.
이하, 본 발명을 구체적으로 설명하기 위해 실시예를 들어 설명하고, 발명에 대한 이해를 돕기 위해 첨부도면을 참조하여 상세하게 설명하기로 한다. 그러나, 본 발명에 따른 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들에 한정되는 것으로 해석되지 않아야 한다. 본 발명의 실시예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다.
본 실시예의 설명에 있어서, 각 구성요소(element)의 "상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 구성요소(element)가 서로 직접(directly)접촉되거나 하나 이상의 다른 구성요소(element)가 상기 두 구성요소(element) 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다.
또한 "상(위)" 또는 "하(아래)(on or under)"로 표현되는 경우 하나의 구성요소(element)를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
도 2는 실시예에 의한 발광 소자(100)의 평면도를 나타내고, 도 3은 도 2의 3-3'선을 따라 절취한 단면도를 나타내고, 도 4는 도 2의 4-4'선을 따라 절취한 단면도를 나타낸다.
도 2 내지 도 4를 참조하면, 발광 소자(100)는 제1 내지 제M 전도층(110-1 ~ 110-M, 여기서, M은 2 이상의 양의 정수), 제1 본딩 패드(bonding pad)(122), 제1 내지 제N 연결 배선들(124-1 ~ 124-N, 여기서, N은 1 이상의 양의 정수), 제2 본딩 패드(126), 기판(130) 및 발광 구조물(140)을 포함한다.
기판(130)은 반도체 물질 성장에 적합한 물질, 캐리어 웨이퍼로 형성될 수 있다. 또한 기판(130)은 열 전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판일 수 있다. 또한, 기판(130)은 투광성을 갖는 물질로 이루어질 수도 있으며, 발광 소자의 전체 질화물 발광 구조물(140)의 휨을 가져오지 않으면서, 스크라이빙(scribing) 공정 및 브레이킹(breading) 공정을 통해 별개의 칩으로 잘 분리시키기 위한 정도의 기계적 강도를 가질 수 있다. 예를 들어 기판(130)은 사파이어(Al203), GaN, SiC, ZnO, Si, GaP, InP, Ga203, GaAs, Ge 중 적어도 하나를 포함하는 물질일 수 있다. 이러한 기판(130)의 상면에는 요철 패턴 형상을 가질 수 있다. 예를 들어, 비록 도시되지는 않았지만 기판(130)은 PSS(Patterned Sapphire Substrate)일 수 있다.
또한, 비록 도시되지는 않았지만, 기판(130)과 발광 구조물(140) 사이에 버퍼층이 더 배치될 수도 있다. 버퍼층은 Ⅲ-Ⅴ족 원소의 화합물 반도체를 이용하여 형성될 수 있다. 버퍼층은 기판(130)과 발광 구조물(140) 사이의 격자 상수의 차이를 줄여주는 역할을 한다. 예를 들어, 버퍼층은 AlN을 포함하거나 언 도프드(undoped) 질화물을 포함할 수 있으나, 이에 한정되지는 않는다. 버퍼층은 기판(130)의 종류와 발광 구조물(140)의 종류에 따라 생략될 수도 있다.
이하, 설명의 편의상 발광 셀의 개수(M)는 9인 것으로 가정하지만, 실시예는 이에 국한되지 않으며 발광 셀이 9개보다 많거나 적은 경우에도 동일하게 적용될 수 있다.
발광 셀은 기판(130) 위에 수평 방향으로 서로 이격되어 배열된다.
먼저, 복수의 발광 영역(P1 내지 PM)을 순서대로 제1 발광 영역 내지 제M 발광 영역이라 한다. 즉, 제1 본딩 패드(122)가 위치하는 발광 영역을 제1 발광 영역(P1)이라 하고, 제2 본딩 패드(126)가 위치하는 발광 영역을 제9 발광 영역이라 한다.
제1 내지 제M 발광 셀은 기판(130)의 제1 내지 제M 영역에 각각 배치된다. 즉, 제1 발광 셀은 기판(130)의 제1 발광 영역(P1)에 배치되고, 제2 발광 셀은 기판(130)의 제2 발광 영역(P2)에 배치되고, 제3 발광 셀은 기판(130)의 제3 발광 영역(P3)에 배치되고, 제4 발광 셀은 기판(130)의 제4 발광 영역(P4)에 배치되고, 제5 발광 셀은 기판(130)의 제5 발광 영역(P5)에 배치되고, 제6 발광 셀은 기판(130)의 제6 발광 영역(P6)에 배치되고, 제7 발광 셀은 기판(130)의 제7 발광 영역(P7)에 배치되고, 제8 발광 셀은 기판(130)의 제8 발광 영역(P8)에 배치되고, 제9 발광 셀은 기판(130)의 제9 발광 영역(P9)에 배치된다. 이와 같이, 제m 발광 셀(1 ≤ m ≤ M)은 기판(130)의 제m 발광 영역(Pm)에 배치된다. 이하, 설명의 편의상 제m 발광 셀을 'Pm'이라 칭한다.
제1 내지 제M 발광 셀(P1 ~ PM) 각각은 기판(130) 위에 배치된 발광 구조물(140), 제m 전도층(110-m) 및 제1 및 제2 전극을 포함한다. 하나의 발광 셀을 이루는 발광 구조물(140)은 경계 영역(B)에 의하여 다른 발광 셀의 발광 구조물(140)과 구분될 수 있다. 경계 영역(B)은 제1 내지 제M 발광 셀(P1 내지 PM) 각각의 둘레에 위치하는 영역일 수 있으며, 기판(130)일 수 있다. 복수의 제1 내지 제M 발광 셀(P1 내지 PM) 각각의 면적은 동일할 수 있으나, 이에 한정되는 것은 아니며 발광 셀의 발광 빈도에 따라 서로 다른 면적을 가질 수도 있다.
각 발광 셀(P1 ~ PM)의 발광 구조물(140)은 기판(130)의 상부에 순차적으로 배치된 제1 도전형 반도체층(142), 활성층(144) 및 제2 도전형 반도체층(146)을 포함한다.
제1 도전형 반도체층(142)은 기판(130)과 활성층(144) 사이에 배치되며, 반도체 화합물을 포함할 수 있으며, Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 도펀트가 도핑될 수 있다. 예를 들어, 제1 도전형 반도체층(142)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질, InAlGaN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나 이상을 포함할 수 있다. 제1 도전형 반도체층(142)이 n형 반도체층인 경우, 제1 도전형 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 n형 도펀트를 포함할 수 있다. 제1 도전형 반도체층(142)은 단층 또는 다층 구조를 가질 수 있으며, 이에 대해 한정하지는 않는다.
활성층(144)은 제1 도전형 반도체층(142)과 제2 도전형 반도체층(146) 사이에 배치되며, 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(MQW:Multi Quantum Well) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있다. 활성층(144)은 Ⅲ-Ⅴ족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층, 예를 들면 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs),/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조를 가질 수 있으나 이에 한정되지는 않는다. 우물층은 장벽층의 에너지 밴드 갭보다 작은 에너지 밴드 갭을 갖는 물질로 이루어질 수 있다.
제2 도전형 반도체층(146)은 활성층(144)의 상부에 배치되며, 반도체 화합물을 포함할 수 있다. 제2 도전형 반도체층(146)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 예를 들어 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질 또는 AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나 이상을 포함할 수 있다.
제2 도전형 반도체층(146)은 제2 도전형 반도체층일 수 있으며, 제2 도전형 반도체층(146)이 p형 반도체층인 경우, 제2 도전형 도펀트는 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트일 수 있다. 제2 도전형 반도체층(146)은 단층 또는 다층 구조를 가질 수 있으며, 이에 대해 한정하지는 않는다.
제1 도전형 반도체층(142)은 n형 반도체층이고 제2 도전형 반도체층(146)은 p형 반도체층으로 구현되거나, 제1 도전형 반도체층(142)은 p형 반도체층이고 제2 도전형 반도체층(146)은 n형 반도체층으로 구현될 수 있다. 이에 따라 발광 구조물(140)은 N-P 접합, P-N 접합, N-P-N 접합, 및 P-N-P 접합 구조 중 적어도 하나를 포함할 수 있다.
이하, 제1 도전형 반도체층(142)은 n형 반도체층이고, 제2 도전형 반도체층(146)은 p형 반도체층이라고 가정하여 설명하지만, 실시예는 이에 국한되지 않는다. 즉, 제1 도전형 반도체층(142)이 p형 반도체층이고, 제2 도전형 반도체층(146)이 n형 반도체층인 경우에도 본 실시예는 적용될 수 있다.
각 발광 셀(P1 ~ PM)에서, 제1 전극은 제1 도전형 반도체층(142) 위에 배치된다. 예를 들어, 도 4를 참조하면, 제8 발광 셀(P8)에서 제1 전극(152)은 제1 도전형 반도체층(142) 위에 배치된다. 제1 전극을 제1 도전형 반도체층(142) 위에 배치하기 위해, 발광 구조물(140)의 제1 도전형 반도체층(142) 일부가 노출될 수 있다. 즉, 제2 도전형 반도체층(146), 활성층(144) 및 제1 도전형 반도체층(142)의 일부가 메사 식각(mesa etching)에 의하여 식각되어 제1 도전형 반도체층(142)의 일부를 노출할 수 있다. 이때, 제1 도전형 반도체층(142)의 노출면은 활성층(144)의 하면보다 낮게 위치할 수 있다.
또는, 각 발광 셀(P1 ~ PM)에서 제1 전극이 제1 도전형 반도체층(142) 위에 별개로 마련되는 대신에, 제i 발광 셀(Pi, 1 ≤ i ≤ M-1)의 제1 전극은 제i 연결 배선(124-i)과 일체로 이루어질 수도 있다. 이때, 제M 발광 셀(예를 들어, P9)의 제1 전극은 제2 본딩 패드(126)와 일체로 이루어질 수 있다. 그러나, 실시예는 이에 국한되지 않으며, 제M 발광 셀(PM)의 제1 전극은 제2 본딩 패드(126)와 별개로 이루어질 수도 있다.
각 발광 셀(P1 ~ PM)에서, 제2 전극은 제2 도전형 반도체층(146) 위에 배치된다. 예를 들어, 도 4를 참조하면, 제8 발광 셀(P8)에서 제2 전극(154)은 제2 도전형 반도체층(144) 위에 배치되어 있다.
또는, 각 발광 셀(P1 ~ PM)에서 제2 전극이 제1 도전형 반도체층(146) 위에 별개로 마련되는 대신에, 제j 발광 셀(Pj, 2 ≤ j ≤ M)(Pj)의 제2 전극은 제j-1 연결 배선[124-(j-1)]과 일체로 이루어질 수도 있다. 예를 들어, 도 4를 참조하면, 제7 발광 셀(P7)의 제2 전극은 제6 연결 배선(124-6)과 일체로 이루어져 있다. 이때, 도 3을 참조하면 제1 발광 셀(P1)의 제2 전극은 제1 본딩 패드(122)와 일체로 이루어질 수도 있다. 그러나, 실시예는 이에 국한되지 않으며, 제1 발광 셀(P1)의 제2 전극은 제1 본딩 패드(122)와 별개로 이루어질 수도 있다.
도 4에서, 설명을 위해, 제8 발광 셀(P8)의 제1 전극(152)과 제8 연결 배선(124-8)은 별개로 이루어지고, 제8 발광 셀(P8)의 제2 전극(154)과 제7 연결 배선(124-7)은 별개로 이루어진 반면, 제7 발광 셀(P7)의 제2 전극은 제6 연결 배선(124-6)과 일체로 이루어진 것으로 도시하였다. 그러나, 공정의 편의상 제1 내지 제M 발광 셀(P1 ~ PM)의 제1 및 제2 전극들은 모두 일괄적으로 연결 배선과 일체형으로 이루어지거나 별개로 이루어질 수 있음은 물론이다.
각 발광 셀(P1 ~ PM)의 제1 및 제2 전극 각각은 접착층(미도시), 배리어층(미도시) 및 본딩층(미도시)이 순차적으로 적층된 구조를 가질 수 있다. 제1 전극의 접착층은 제1 도전형 반도체층(142)과 오믹 접촉하는 물질을 포함하고, 제2 전극의 접착층은 제2 도전형 반도체층(146)과 오믹 접촉하는 물질을 포함할 수 있다. 예를 들어, 접착층은 Cr, Rd 및 Ti 중 적어도 하나의 재료로, 단층 또는 다층 구조로 형성될 수 있다.
배리어층은 접착층 위에 배치되며, Ni, Cr, Ti 및 Pt 중 적어도 하나를 포함하는 재료로, 단층 또는 다층으로 형성될 수 있다. 예를 들어, 배리어층은 Cr과 Pt의 합금으로 이루어질 수 있다.
또한, 배리어층과 접착층 사이에 Ag 등으로 이루어진 반사층이 개재될 수도 있지만 생략될 수도 있다. 본딩층은 배리어층의 위에 배치되며, Au을 포함할 수 있다.
제1 본딩 패드(122)는 제1 전원을 제공하기 위한 와이어(미도시)가 본딩될 수 있다. 도 2 및 도 3을 참조하면 제1 본딩 패드(122)는 제1 내지 제M 발광 셀(P1 내지 PM) 중 어느 하나의 발광 셀(예컨대, P1)의 제2 도전형 반도체층(146) 위에 배치되며, 제2 도전형 반도체층(146)과 접촉할 수 있다.
또한, 제2 본딩 패드(126)는 제2 전원을 제공하기 위한 와이어(미도시)가 본딩될 수 있다. 도 2 및 도 4를 참조하면 제2 본딩 패드(122)는 제1 내지 제M 발광 셀(P1 내지 PM) 중 다른 하나의 발광 셀(예컨대, P=9)의 제1 도전형 반도체층(142) 위에 배치되며, 제1 도전형 반도체층(142)과 접촉할 수 있다.
또한, 제2 전극과 제2 도전형 반도체층(146) 사이에 전도층(110-1 ~ 110-M)이 더 배치될 수도 있다. 각 전도층(110-m)은 전반사를 감소시킬 뿐만 아니라 투광성이 좋기 때문에 활성층(144)으로부터 방출되어 제2 도전형 반도체층(146)을 거친 빛의 추출 효율을 증가시킬 수 있다. 각 전도층(110-m)은 발광 파장에 대해 투과율이 높은 투명한 산화물계 물질, 예컨대, ITO(Indium Tin Oxide), TO(Tin Oxide), IZO(Indium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminium Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), AZO(Aluminium Zinc Oxide), ATO(Aluminium Tin Oxide), GZO(Gallium Zinc Oxide), IrOx, RuOx, RuOx/ITO, Ni, Ag, Ni/IrOx/Au 또는 Ni/IrOx/Au/ITO 중 적어도 하나 이상을 이용하여 단층 또는 다층으로 구현될 수 있다.
제2 도전형 반도체층(146) 위에 배치된 각 전도층(110-m)의 면적은 제2 도전형 반도체층(146)의 상부 면적 이하일 수 있다.
한편, 제1 내지 제N 연결 배선(124-1 ~ 124-N)은 복수의 발광 셀(P1 ~ PM)을 서로 전기적으로 연결하는 역할을 한다. 즉, 제1 내지 제N 연결 배선(124-1 ~ 124-N)은 이웃하는 발광 셀들을 전기적으로 연결하는 역할을 한다. 즉, 제i 연결 배선(124-i, 1 ≤ i ≤ M-1)은 제i 발광 영역(Pi), 제i+1 발광 영역[P(i+1)] 및 그[Pi, P(i+1)] 사이의 경계 영역(B) 상에 위치하여, 이웃하는 제i 발광 셀(Pi)과 제i+1 발광 셀[P(i+1)]을 전기적으로 연결하는 역할을 한다. 예를 들어, 제1 연결 배선(124-1, i=1)은 이웃하는 제1 발광 셀(P1)과 제2 발광 셀(P2)을 전기적으로 연결하고, 도 4에 예시된 바와 같이, 제7 연결 배선(124-7)은 제7 발광 영역(P7), 제8 발광 영역(P8) 및 그(P7, P8) 사이의 경계 영역(B) 상에 위치하며, 이웃하는 제7 발광 셀(P7)의 제1 도전형 반도체층(142)과 제8 발광 셀(P8)의 제2 도전형 반도체층(146)을 서로 전기적으로 연결한다.
도 2 내지 도 4의 경우, 제1 내지 제N 연결 배선(124-1 ~ 124-N)에 의해 제1 내지 제M 발광 셀(P1 ~ PM)이 서로 전기적으로 직렬 연결되어 있다. 이 경우, N=M-1이다. 제1 내지 제N 연결 배선(124-1 ~ 124-N)은 제1 본딩 패드(122)가 위치하는 제1 발광 셀(P1)을 시점으로 하고, 제2 본딩 패드(126)가 위치하는 제M 발광 영역(PM)을 종점으로 하여 제1 내지 제M 발광 셀들(P1 내지 PM)을 직렬 연결할 수 있다. 그러나, 실시예는 이에 국한되지 않으며, 제1 내지 제M 발광 셀(P1 ~ PM) 중 적어도 일부가 연결 배선에 의해 전기적으로 서로 병렬로 연결될 수도 있다.
제1 내지 제N 연결 배선(124-1 ~ 124-N) 각각은 제1 및 제2 전극 각각과 동일하거나 서로 다른 물질로 이루어질 수 있다. 만일, 제1 내지 제N 연결 배선(124-1 ~ 124-N)이 제1 및 제2 전극과 동일한 물질로 이루어질 경우 전술한 바와 같이 연결 배선은 제1 또는 제2 전극과 일체형으로 이루어질 수도 있다. 제1 내지 제N 연결 배선(124-1 ~ 124-N) 각각은 Cr, Rd, Au, Ni, Ti 또는 Pt 중 적어도 하나를 포함할 수 있으나 이에 국한되지 않는다.
한편, 절연층(160)은 제1 내지 제N 연결 배선(124-1 ~ 124-N)과 그 연결 배선에 의해 연결되는 이웃하는 발광 셀들 사이에 배치되어, 연결 배선과 발광 셀들을 전기적으로 절연시킨다. 즉, 절연층(160)은 제i 연결 배선(124-i)과 그 배선(124-i)에 의해 연결되는 이웃하는 제i 및 제i+1 발광 셀들[Pi, P(i+1)] 사이에 배치되어, 제i 연결 배선(124-i)과 제i 발광 셀(Pi)을 전기적으로 절연시키고, 제i 연결 배선(124-i)과 제i+1 발광 셀[P(i+1)]을 전기적으로 절연시킨다. 예를 들어, 도 4를 참조하면, 절연층(160)은 제7 연결 배선(124-7)과 제7 및 제8 발광 셀(P7, P8) 사이에 배치되어, 제7 연결 배선(124-7)과 제7 및 제8 발광 셀들(P7, P8) 각각을 전기적으로 절연시킨다.
또한, 절연층(160)은 복수의 발광 셀들(P1 ~ PM) 및 경계 영역(B) 상에 배치될 수도 있다. 즉, 절연층(160)은 복수의 발광 셀들(P1 ~ PM)의 상면과 측면을 덮고, 경계 영역(B)을 덮을 수도 있다. 이때, 절연층(160)은 제1 및 제2 본딩 패드(122, 126)와 각 발광 셀(P1 ~ PM)의 제1 및 제2 전극은 노출시킨다.
예를 들어, 도 3을 참조하면, 절연층(160)은 제1 본딩 패드(122)를 노출시키면서 제1, 제6 및 제7 발광 셀(P1, P6, P7)의 각 발광 구조물(140)의 상면과 측면 및 경계 영역(B)을 덮는다. 또한, 도 4를 참조하면, 절연층(160)은 제2 본딩 패드(126)를 노출시키고 제7, 제8 및 제9 발광 셀(P7, P8, P9) 각각의 제1 및 제2 전극을 노출시키면서 발광 구조물(140)의 상면과 측면 및 경계 영역(B)을 덮는다. 절연층(160)은 투광성 절연 물질, 예컨대, SiO2, SiOx, SiOxNy, Si3N4, 또는 Al2O3 로 형성될 수 있으며, 분산 브래그 반사층(DBR:Distributed Bragg Reflector) 등으로 구현될 수도 있으며, 실시예는 이에 국한되지 않는다.
도 5는 도 2에 도시된 발광 소자(100)의 회로도를 나타낸다.
도 2 및 도 5를 참조하면, 발광 소자(100)는 공통된 하나의 (+) 단자, 예컨대, 하나의 제1 본딩 패드(122)를 가지며, 공통된 하나의 (-) 단자, 예컨대, 하나의 제2 본딩 패드(216)을 가질 수 있다.
도 6은 도 2에 도시된 "A" 부분을 확대 도시한 평면도이다.
한편, 도 2 및 도 6을 참조하면, 이웃하는 제i 발광 셀(Pi, 1 ≤ i ≤ M-1)과 제i+1 발광 셀[P(i+1)] 중 제i 발광 셀(Pi)은 복수의 제1 세그먼트(S1)를 포함하고, 제i+1 발광 셀[P(i+1)]은 복수의 제1 세그먼트(S1)와 각각 마주보는 복수의 제2 세그먼트(S2)를 포함한다.
먼저, 제i 발광 셀(Pi)의 제1 세그먼트(S1)는 제1-1 세그먼트(S1-1) 및 제1-2 세그먼트(S1-2A, S1-2B)를 포함한다. 제1-1 세그먼트(S1-1)는 제i 연결 배선(124-i)과 접하는 단부를 갖고, 제1-2 세그먼트(S1-2A, S1-2B)는 제1-1 세그먼트(S1-1)로부터 연장되며 제i 연결 배선(124-i)과 접하지 않는 단부를 갖는다. 이때, 제1-1 세그먼트(S1-1)의 양쪽으로 제1-2 세그먼트(S1-2A, S1-2B)가 각각 연장되어 배치될 수 있다.
예를 들어, 도 6을 참조하면, 제1-1 세그먼트(S1-1)는 제7 연결 배선(124-7)과 접하는 단부(212)를 갖는다. 제1-2 세그먼트(S1-2A)는 제1-1 세그먼트(S1-1)의 한 쪽으로부터 연장되며 제7 연결 배선(124-7)과 접하지 않는 단부(214)를 갖고, 제1-2 세그먼트(S1-2B)는 제1-1 세그먼트(S1-1)의 다른 쪽으로부터 연장되며 제7 연결 배선(124-7)과 접하지 않는 단부(216)를 갖는다.
또한, 제i+1 발광 셀[P(i+1)]의 제2 세그먼트(S2)는 제2-1 세그먼트(S1-1) 및 제2-2 세그먼트(S2-2A. S2-2B)를 포함한다. 제2-1 세그먼트(S1-1)는 제i 연결 배선(124-i)과 접하는 단부를 갖고 제1-1 세그먼트(S1-1)와 마주본다. 제2-2 세그먼트(S2-2A, S2-2B)는 제2-1 세그먼트(S2-1)로부터 연장되며 제i 연결 배선(124-i)과 접하지 않는 단부를 갖고 제1-2 세그먼트(S1-2A, S1-2B)와 마주본다. 이때, 제2-1 세그먼트(S2-1)의 양쪽으로 제2-2 세그먼트(S2-2A, S2-2B)가 각각 연장되어 배치될 수 있다.
예를 들어, 도 6을 참조하면, 제2-1 세그먼트(S2-1)는 제7 연결 배선(124-7)과 접하는 단부(222)를 갖고 제1-1 세그먼트(S1-1)와 마주본다. 제2-2 세그먼트(S2-2A)는 제2-1 세그먼트(S2-1)의 한 쪽으로부터 연장되며 제7 연결 배선(124-7)과 접하지 않는 단부(224)를 갖고 제1-2 세그먼트(S1-2A)와 마주본다. 제2-2 세그먼트(S2-2B)는 제2-1 세그먼트(S2-1)의 다른 쪽으로부터 연장되며 제7 연결 배선(124-7)과 접하지 않는 단부(226)를 갖고 제1-2 세그먼트(S1-2B)와 마주본다.
또한, 각각이 제i 연결 배선(124-i)과 접하는 단부를 갖고 서로 마주보는 제1 세그먼트(S1)와 제2 세그먼트(S2) 사이의 이격 거리보다 각각이 제i 연결 배선(124-i)과 접하지 않는 단부를 갖고 서로 마주보는 제1 및 제2 세그먼트들(S1, S2) 간의 이격 거리가 더 작다.
즉, 제i 발광 셀(Pi)의 복수의 제1 세그먼트들(S1-1, S1-2A, S1-2B) 중에서 제i 연결 배선(124-i)과 접하는 단부를 갖는 세그먼트[예를 들어, 제1-1 세그먼트(S1-1)]와 제i+1 발광 셀[P(i+1)]의 복수의 제2 세그먼트들(S2-1, S2-2A. S2-2B) 중에서 제i 연결 배선(124-i)과 접하는 단부를 갖는 세그먼트[예를 들어, 제2-1 세그먼트(S2-1)] 사이의 이격 거리를 'D1'라 하자. 또한, 복수의 제1 세그먼트들(S1-1, S1-2A, S1-2B) 중에서 제i 연결 배선(124-i)과 접하지 않는 단부를 갖는 세그먼트[예를 들어, 제1-2 세그먼트(S1-2A, S1-2B)]와 복수의 제2 세그먼트(S2)에서 제i 연결 배선(124-i)과 접하지 않는 단부를 갖는 세그먼트[예를 들어, 제2-2 세그먼트(S2-2A, S2-2B)] 사이의 이격 거리를 'D2'라 하자. 이때, D1보다 D2가 더 작다.
예를 들어, 도 4 및 도 6을 참조하면, 제1-1 세그먼트(S1-1)의 단부(212)와 제2-1 세그먼트(S2-1)의 단부(222) 사이의 이격 거리(D1)보다 제1-2 세그먼트(S1-2A)의 단부(214)와 제2-2 세그먼트(S2-SA)의 단부(224) 사이의 이격 거리(D2)가 더 작다. 또한, 제1-1 세그먼트(S1-1)의 단부(212)와 제2-1 세그먼트(S2-1)의 단부(222) 사이의 이격 거리(D1)보다 제1-2 세그먼트(S1-2B)의 단부(216)와 제2-2 세그먼트(S2-SB)의 단부(226) 사이의 이격 거리(D2)가 더 작다.
이와 같이, 이격 거리(D2)를 이격 거리(D1)보다 작게 줄이기 위해, 제2-2 세그먼트(S2-2A, S2-2B)는 돌출되지 않고 제1-2 세그먼트(S1-2A, S1-2B)만 제i+1 발광 셀[P(i+1)]쪽으로 돌출되거나, 제1-2 세그먼트(S1-2A, S1-2B)는 돌출되지 않고 제2-2 세그먼트(S2-2A, S2-2B)만 제i 발광 셀[P(i+1)]쪽으로 돌출되거나, 제1-2 세그먼트(S1-2A, S1-2B)와 제2-2 세그먼트(S2-2A, S2-2B)가 모두 돌출될 수도 있다.
도 4 및 도 6을 참조하면, 제1-2 세그먼트(S1-2A)에서 제2-2 세그먼트(S2-2A)를 마주보는 단부(214)는 제1-1 세그먼트(S1-1)에서 제2-1 세그먼트(S2-21)를 마주보는 단부(212)보다 제1 돌출 길이(△L11)만큼 더 돌출될 수 있다. 이와 비숫하게, 제1-2 세그먼트(S1-2B)에서 제2-2 세그먼트(S2-2B)를 마주보는 단부(216)는 단부(212)보다 제1 돌출 길이(△L12)만큼 더 돌출될 수 있다. 여기서, △L11과 △L12는 동일할 수도 있고 서로 다를 수도 있으며 이하에서는 편의상 △L11과 △L12는 동일하며, 도 6에 도시된 바와 같이 △L1인 것으로 칭한다.
또한, 제2-2 세그먼트(S2-2A)에서 제1-2 세그먼트(S1-2A)를 마주보는 단부(224)는 제2-1 세그먼트(S2-1)에서 제1-1 세그먼트(S1-1)를 마주보는 단부(222)보다 제2 돌출 길이(△L21)만큼 더 돌출될 수 있다. 이와 비슷하게, 제2-2 세그먼트(S2-2B)에서 제1-2 세그먼트(S1-2B)를 마주보는 단부(226)는 제2-1 세그먼트(S2-1)에서 제1-1 세그먼트(S1-1)를 마주보는 단부(222)보다 제2 돌출 길이(△L22)만큼 더 돌출될 수 있다. 여기서, △L21과 △L22는 동일할 수도 있고 서로 다를 수도 있으며 이하에서는 편의상 △L21과 △L22는 동일하며, 도 6에 도시된 바와 같이 △L2인 것으로 칭한다.
전술한 제1 돌출 길이(△L1)와 상기 제2 돌출 길이(△L2)는 서로 다를 수도 있고 서로 동일할 수도 있다.
또한, 제i 발광 셀(Pi)에서 제1-1 세그먼트(S1-1)의 단부(212)의 폭(W11)과 제i+1 발광 셀[P(i+1)]에서 제2-1 세그먼트(S2-1)의 단부(222)의 폭(W21)은 서로 다를 수도 있고 동일할 수도 있다.
또한, 제i 발광 셀(Pi)에서 제1-2 세그먼트(S1-2A, S1-2B)의 단부(214, 216)의 폭(W12)과 제i+1 발광 셀[P(i+1)]에서 제2-2 세그먼트(S2-2A, S2-2B)의 단부(224, 226)의 폭(W22)은 서로 동일하거나 다를 수도 있다.
또한, 제1-1 세그먼트(S1-1)에서 제1 도전형 반도체층(142)의 단부는 제i 연결 배선(124-i)과 접하고, 제2-1 세그먼트(S2-1)에서 제2 도전형 반도체층(146)의 단부는 제i 연결 배선(124-i)과 접할 수 있다. 예를 들어, 도 6을 참조하면, 제1-1 세그먼트(S1-1)에서 제1 도전형 반도체층(142)의 단부는 제7 연결 배선(124-7)과 접하고, 제2-1 세그먼트(S2-1)에서 제2 도전형 반도체층(146)의 단부는 제7 연결 배선(124-i)과 접할 수 있다.
수평 방향으로 인접한 발광 셀들 사이의 D1과 D2는 전술한 바와 같다. 또한, 수직 방향으로 인접한 발광 셀들에 대해서도 전술한 설명은 동일하게 적용될 수 있다. 예를 들어, 도 6을 참조하면 수직 방향으로 인접한 발광 셀들(P6과 P7, 또는 P5와 P8) 사이의 간격인 D3도 D2와 동일할 수 있다.
도 1에 도시된 기존의 발광 소자(10)의 경우 발광 영역(40) 간의 이격 거리(D)는 모두 동일할 수 있다. 반면에, 실시예에 의하면, D2는 D1보다 작다. 이와 같이, 제i 연결 배선(124-i)이 제i 발광 셀(Pi)과 제i+1 발광 셀[P(i+1)]을 전기적으로 연결시키는 부분에서 전기적인 단락이 야기되지 않도록, D1, W11 및 W21 중 적어도 하나는 일정한 값을 유지해야 한다. 예를 들어, D1은 10 ㎛ 내지 55 ㎛일 수 있고, W11과 W21 각각은 5 ㎛ 내지 8 ㎛일 수 있다.
이와 같이, 전기적인 단락이 방지되도록 D1, W11, W21을 일정한 값으로 유지하면, 제i 연결 배선(124-i)과 단부가 접하지 않는 제1 및 제2 세그먼트(S1, S2)의 단부[(214, 224) 또는 (216, 226)] 사이의 거리인 D2를 최대한 줄일 수 있다. 예를 들어, D1, W11, W21이 전술한 바와 같은 값을 가질 때, D2는 5 ㎛ 내지 50 ㎛일 수 있다.
따라서, 도 1에 도시된 기존의 발광 소자(10)와 비교할 때, 실시예에 의하면, 제1-2 세그먼트들(S1-2A, S1-2B)은 서로 동일한 제1 돌출 길이(△L1)와 서로 동일한 폭(W12)을 갖고, 제2-2 세그먼트들(S2-2A, S2-2B)은 서로 동일한 제2 돌출 길이(△L2)와 서로 동일한 폭(W22)을 갖고, 제1 내지 제M 발광 셀(P1 ~ PM) 각각의 면적은 동일하고 사각형이고, 도 1의 D이 도 6의 D1에 해당한다고 가정할 때, 총 발광 영역(TPA)은 다음 수학식 1과 같이 증가할 수 있다.
Figure pat00001
전술한 수학식 1로부터 알 수 있듯이, 실시예에 의한 발광 소자(100)는 기존의 발광 소자(10)보다 TPA만큼 큰 발광 영역을 갖는다. 따라서, 광 추출 효율이 개선될 수 있다.
이하, 도 2 내지 도 4에 각각 도시된 발광 소자(100)에서 발광 셀(P1 ~ PM) 각각의 면적은 동일하고 M=21로 할 경우, 발광 셀의 단위 면적의 증가에 따른 광도(Po)의 개선과 동작 전압(Vf)의 개선을 다음과 같이 살펴본다.
도 7은 발광 면적의 증가에 따른 광도(Po)와 동작 전압(Vf)을 나타내는 그래프로서, 횡축은 발광 면적을 나타내고, 종축은 광도(Po)와 동작 전압(Vf)을 각각 나타낸다.
발광 셀(P1 ~ PM) 각각의 가로(x)와 세로(y)의 크기를 변화시키면서 광도(Po) 및 동작 전압(Vf)의 변화를 살펴보면 다음 표 1 및 도 7과 같다.
x(㎛) y(㎛) 단위 면적(㎛2) 전체 면적(㎛2) Active 증가(%) Vf(Volt) Po(㎽)
400.0 200.0 80,000 1,680,000 100.0 66.50 543,00
404.0 202.0 81,608 1,713,768 102.0 66.29 553.91
408.0 204.0 83,248 1,748,215 104.1 66.19 565.05
412.1 206.1 84,922 1,783,354 106.2 66.08 568.52
여기서, 단위 면적이란 발광 셀 하나의 면적을 의미하고, 전체 면적은 21개의 발광 셀들의 면적을 모두 합한 면적을 의미하고, Active 증가란 발광 영역의 증가된 정도로서 퍼센트로 나타낸다.
전술한 수학식 1, 표 1 및 도 7로부터, 실시예에서와 같이 비록 W11, W22, △L1, △L2로 인한 개별 발광 셀의 발광 영역의 면적의 변화가 비록 미미하게 증가한다고 할지라도, 발광 셀의 개수(M=21)가 많아진다면 광도(Po)와 동작 전압(Vf)이 개선될 수 있음을 알 수 있다. 게다가, 전류 밀도가 감소되어 신뢰성이 개선될 수 있다.
전술한 도 2 내지 도 6에 예시된 발광 소자(100)의 제1 내지 제M 발광 셀(P1 ~ PM) 각각은 수평형 구조를 갖는 것으로 예시되었지만, 실시예는 이에 국한되지 않는다. 즉, 제1 내지 제M 발광 셀 각각이 수직형 또는 플립 칩 구조를 가질 경우에도 본 실시예는 적용될 수 있음은 물론이다.
전술한 실시예에 따른 발광 소자의 복수 개가 기판 상에 발광 소자 패키지 형태로 배열될 수 있으며, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능할 수 있다.
또 다른 실시 예는 상술한 실시 예들에 기재된 발광 소자를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.
도 8은 실시 예에 따른 발광 소자를 포함하는 조명 장치의 분해 사시도이다. 도 8을 참조하면, 조명 장치는 광을 투사하는 광원(750)과 광원(750)이 내장되는 하우징(700)과 광원(750)의 열을 방출하는 방열부(740) 및 광원(750)과 방열부(740)를 하우징(700)에 결합하는 홀더(760)를 포함한다.
하우징(700)은 전기 소켓(미도시)에 결합되는 소켓 결합부(710)와, 소켓 결합부(710)와 연결되고 광원(750)이 내장되는 몸체부(730)를 포함한다. 몸체부(730)에는 하나의 공기 유동구(720)가 관통하여 형성될 수 있다.
하우징(700)의 몸체부(730) 상에 복수 개의 공기 유동구(720)가 구비되며, 공기 유동구(720)는 하나이거나, 복수 개일 수 있다. 공기 유동구(720)는 몸체부(730)에 방사상으로 배치되거나 다양한 형태로 배치될 수 있다.
광원(750)은 기판(754) 상에 구비되는 복수 개의 발광 소자 패키지(752)를 포함한다. 기판(754)은 하우징(700)의 개구부에 삽입될 수 있는 형상일 수 있으며, 후술하는 바와 같이 방열부(740)로 열을 전달하기 위하여 열전도율이 높은 물질로 이루어질 수 있다. 복수 개의 발광 소자 패키지는 전술한 발광 소자를 포함할 수 있다.
광원(750)의 하부에는 홀더(760)가 구비되며, 홀더(760)는 프레임 및 다른 공기 유동구를 포함할 수 있다. 또한, 도시되지는 않았으나 광원(750)의 하부에는 광학 부재가 구비되어 광원(750)의 발광 소자 패키지(752)에서 투사되는 빛을 확산, 산란 또는 수렴시킬 수 있다.
도 9는 실시 예에 따른 발광 소자를 포함하는 표시 장치를 나타낸다.
도 9를 참조하면, 표시 장치(800)는 바텀 커버(810)와, 바텀 커버(810) 상에 배치되는 반사판(820)과, 광을 방출하는 발광 모듈(830, 835)과, 반사판(820)의 전방에 배치되며 상기 발광 모듈(830, 835)에서 발산되는 빛을 표시 장치 전방으로 안내하는 도광판(840)과, 도광판(840)의 전방에 배치되는 프리즘 시트들(850, 860)을 포함하는 광학 시트와, 광학 시트 전방에 배치되는 디스플레이 패널(870)과, 디스플레이 패널(870)과 연결되고 디스플레이 패널(870)에 화상 신호를 공급하는 화상 신호 출력 회로(872)와, 디스플레이 패널(870)의 전방에 배치되는 컬러 필터(880)를 포함할 수 있다. 여기서 바텀 커버(810), 반사판(820), 발광 모듈(830, 835), 도광판(840), 및 광학 시트는 백라이트 유닛(Backlight Unit)을 이룰 수 있다.
발광 모듈은 기판(830) 상의 발광 소자 패키지(835)를 포함하여 이루어진다. 여기서, 기판(830)은 PCB 등이 사용될 수 있다. 발광 소자 패키지(835)는 전술한 실시 예에 따른 발광 소자를 포함할 수 있다.
바텀 커버(810)는 표시 장치(800) 내의 구성 요소들을 수납할 수 있다. 그리고, 반사판(820)은 본 도면처럼 별도의 구성요소로 마련될 수도 있으며, 도광판(840)의 후면이나, 바텀 커버(810)의 전면에 반사도가 높은 물질로 코팅되는 형태로 마련되는 것도 가능하다.
여기서, 반사판(820)은 반사율이 높고 초박형으로 사용 가능한 소재를 사용할 수 있고, 폴리에틸렌 테레프탈레이트(PolyEthylene Terephtalate; PET)를 사용할 수 있다.
그리고, 도광판(830)은 폴리메틸메타크릴레이트(PolyMethylMethAcrylate; PMMA), 폴리카보네이트(PolyCarbonate; PC), 또는 폴리에틸렌(PolyEthylene; PE) 등으로 형성될 수 있다.
그리고, 제1 프리즘 시트(850)는 지지 필름의 일면에, 투광성이면서 탄성을 갖는 중합체 재료로 형성될 수 있으며, 중합체는 복수 개의 입체구조가 반복적으로 형성된 프리즘층을 가질 수 있다. 여기서, 복수 개의 패턴은 도시된 바와 같이 마루와 골이 반복적으로 스트라이프 타입으로 구비될 수 있다.
그리고, 제2 프리즘 시트(860)에서 지지 필름 일면의 마루와 골의 방향은, 제1 프리즘 시트(850) 내의 지지필름 일면의 마루와 골의 방향과 수직할 수 있다. 이는 발광 모듈과 반사 시트로부터 전달된 빛을 디스플레이 패널(1870)의 전면으로 고르게 분산하기 위함이다.
그리고, 도시되지는 않았으나, 도광판(840)과 제1 프리즘 시트(850) 사이에 확산 시트가 배치될 수 있다. 확산 시트는 폴리에스터와 폴리카보네이트 계열의 재료로 이루어질 수 있으며, 백라이트 유닛으로부터 입사된 빛을 굴절과 산란을 통하여 광 투사각을 최대로 넓힐 수 있다. 그리고, 확산 시트는 광확산제를 포함하는 지지층과, 광출사면(제1 프리즘 시트 방향)과 광입사면(반사시트 방향)에 형성되며 광확산제를 포함하지 않는 제1 레이어와 제2 레이어를 포함할 수 있다.
실시 예에서 확산 시트, 제1 프리즘시트(850), 및 제2 프리즘시트(860)가 광학 시트를 이루는데, 광학 시트는 다른 조합 예를 들어, 마이크로 렌즈 어레이로 이루어지거나 확산 시트와 마이크로 렌즈 어레이의 조합 또는 하나의 프리즘 시트와 마이크로 렌즈 어레이의 조합 등으로 이루어질 수 있다.
디스플레이 패널(870)은 액정 표시 패널(Liquid crystal display)가 배치될 수 있는데, 액정 표시 패널 외에 광원을 필요로 하는 다른 종류의 표시 장치가 구비될 수 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 발광 소자 110-1 ~ 110-9: 전도층
122: 제1 본딩 패드` 124-1 ~ 124-9: 연결 배선
126: 제2 본딩 패드 130: 기판
140: 발광 구조물 142: 제1 도전형 반도체층
144: 활성층 146: 제2 도전형 반도체층
152: 제1 전극 154: 제2 전극
160: 절연층 700: 하우징
740: 방열부 750: 광원
760: 홀더 800: 표시 장치
810: 바텀 커버 820: 반사판
830, 835: 발광 모듈 840: 도광판
850, 860: 프리즘 시트들 870: 디스플레이 패널
872: 화상 신호 출력 회로 880: 컬러 필터

Claims (14)

  1. 기판;
    상기 기판 위에 상호 이격되어 배치된 복수의 발광 셀;
    이웃하는 발광 셀들을 전기적으로 연결하는 연결 배선을 포함하고,
    상기 이웃하는 발광 셀들 중 하나는 복수의 제1 세그먼트를 포함하고, 상기 이웃하는 발광 셀들 중 다른 하나는 상기 복수의 제1 세그먼트와 각각 마주보는 복수의 제2 세그먼트를 포함하고,
    각각이 상기 연결 배선과 접하는 단부를 갖고 서로 마주보는 제1 및 제2 세그먼트 사이의 이격 거리보다 각각이 상기 연결 배선과 접하지 않는 단부를 갖고 서로 마주보는 제1 및 제2 세그먼트들 간의 이격 거리가 더 작은 발광 소자.
  2. 제1 항에 있어서,
    상기 제1 세그먼트는
    상기 연결 배선과 접하는 단부를 갖는 제1-1 세그먼트; 및
    상기 제1-1 세그먼트로부터 연장되며 상기 연결 배선과 접하지 않는 단부를 갖는 제1-2 세그먼트를 포함하고,
    상기 제2 세그먼트는
    상기 연결 배선과 접하는 단부를 갖고 상기 제1-1 세그먼트와 마주보는 제2-1 세그먼트; 및
    상기 제2-1 세그먼트로부터 연장되며 상기 연결 배선과 접하지 않는 단부를 갖고 상기 제1-2 세그먼트와 마주보는 제2-2 세그먼트를 포함하는 발광 소자.
  3. 제2 항에 있어서, 상기 제1-2 세그먼트의 상기 제2-2 세그먼트를 마주보는 단부는 상기 제1-1 세그먼트의 상기 제2-1 세그먼트를 마주보는 단부보다 제1 돌출 길이만큼 더 돌출된 발광 소자.
  4. 제2 항 또는 제3 항에 있어서, 상기 제2-2 세그먼트의 상기 제1-2 세그먼트를 마주보는 단부는 상기 제2-1 세그먼트의 상기 제1-1 세그먼트를 마주보는 단부보다 제2 돌출 길이만큼 더 돌출된 발광 소자.
  5. 제4 항에 있어서, 상기 제1 돌출 길이와 상기 제2 돌출 길이는 서로 다른 발광 소자.
  6. 제4 항에 있어서, 상기 제1 돌출 길이와 상기 제2 돌출 길이는 서로 동일한 발광 소자.
  7. 제2 항에 있어서, 상기 제1-2 세그먼트는 상기 제1-1 세그먼트의 양쪽으로 연장되어 배치되고, 상기 제2-2 세그먼트는 상기 제2-1 세그먼트의 양쪽으로 연장되어 배치된 발광 소자.
  8. 제2 항에 있어서, 상기 제1-1 세그먼트의 단부의 폭과 상기 제2-1 세그먼트의 단부의 폭은 서로 동일한 발광 소자.
  9. 제2 항에 있어서, 상기 제1-1 세그먼트의 단부의 폭과 상기 제2-1 세그먼트의 단부의 폭은 서로 다른 발광 소자.
  10. 제2 항에 있어서, 상기 제1-2 세그먼트의 단부의 폭과 상기 제2-2 세그먼트의 단부의 폭은 서로 동일한 발광 소자.
  11. 제2 항에 있어서, 상기 제1-2 세그먼트의 단부의 폭과 상기 제2-2 세그먼트의 단부의 폭은 서로 다른 발광 소자.
  12. 제2 항에 있어서, 상기 이웃하는 발광 셀들 각각은
    상기 기판 위에 배치된 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 위에 배치된 활성층; 및
    상기 활성층 위에 배치된 제2 도전형 반도체층을 포함하는 발광 소자.
  13. 제12 항에 있어서, 상기 제1-1 세그먼트에서 상기 제1 도전형 반도체층의 단부는 상기 연결 배선과 접하고, 상기 제2-1 세그먼트에서 상기 제2 도전형 반도체층의 단부는 상기 연결 배선과 접하는 발광 소자.
  14. 제2 항에 있어서, 상기 제1-2 세그먼트의 단부와 상기 제2-2 세그먼트의 단부 사이의 이격 거리는 5 ㎛ 내지 50 ㎛인 발광 소자.
KR1020120154194A 2012-12-27 2012-12-27 발광 소자 KR101992366B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020120154194A KR101992366B1 (ko) 2012-12-27 2012-12-27 발광 소자
EP13199438.6A EP2750193B1 (en) 2012-12-27 2013-12-23 Light emitting diode device
JP2013265600A JP6328420B2 (ja) 2012-12-27 2013-12-24 発光素子
US14/140,682 US9397259B2 (en) 2012-12-27 2013-12-26 Light emitting device
CN201310741261.4A CN103904095B (zh) 2012-12-27 2013-12-27 发光器件
US15/187,053 US9812626B2 (en) 2012-12-27 2016-06-20 Light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120154194A KR101992366B1 (ko) 2012-12-27 2012-12-27 발광 소자

Publications (2)

Publication Number Publication Date
KR20140084581A true KR20140084581A (ko) 2014-07-07
KR101992366B1 KR101992366B1 (ko) 2019-06-24

Family

ID=49876501

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120154194A KR101992366B1 (ko) 2012-12-27 2012-12-27 발광 소자

Country Status (5)

Country Link
US (2) US9397259B2 (ko)
EP (1) EP2750193B1 (ko)
JP (1) JP6328420B2 (ko)
KR (1) KR101992366B1 (ko)
CN (1) CN103904095B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160022647A (ko) * 2014-08-20 2016-03-02 엘지이노텍 주식회사 발광 소자 패키지, 및 이를 포함하는 발광 모듈
WO2017119730A1 (ko) * 2016-01-05 2017-07-13 엘지이노텍(주) 발광 소자
CN110690249A (zh) * 2015-02-13 2020-01-14 首尔伟傲世有限公司 发光元件
US11444228B2 (en) 2017-11-20 2022-09-13 Sony Corporation Light emitting device and display apparatus

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101992366B1 (ko) * 2012-12-27 2019-06-24 엘지이노텍 주식회사 발광 소자
TWD169527S (zh) * 2014-08-20 2015-08-01 晶元光電股份有限公司 發光二極體元件之部分
KR102231646B1 (ko) * 2014-10-17 2021-03-24 엘지이노텍 주식회사 발광 소자
KR102322841B1 (ko) * 2014-12-24 2021-11-08 엘지이노텍 주식회사 발광소자 및 이를 포함하는 발광소자 어레이
KR102455084B1 (ko) * 2016-02-23 2022-10-14 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지 및 이를 갖는 표시장치
JP6959065B2 (ja) * 2017-08-14 2021-11-02 株式会社ジャパンディスプレイ 表示装置
TWI630729B (zh) * 2017-08-28 2018-07-21 友達光電股份有限公司 發光裝置
JP7094694B2 (ja) * 2017-12-01 2022-07-04 キヤノン株式会社 発光素子アレイ及びこれを用いた露光ヘッドと画像形成装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090119862A (ko) * 2007-01-22 2009-11-20 크리 엘이디 라이팅 솔루션즈, 인크. 고장 내성 발광기, 고장 내성 발광기를 포함하는 시스템 및 고장 내성 발광기를 제조하는 방법
KR20120009874A (ko) * 2010-07-22 2012-02-02 서울옵토디바이스주식회사 발광다이오드
US20120097993A1 (en) * 2010-10-25 2012-04-26 Chao-Hsing Chen Rectifying unit, a light emitting diode device, and the combination thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100856230B1 (ko) * 2007-03-21 2008-09-03 삼성전기주식회사 발광장치, 발광장치의 제조방법 및 모놀리식 발광다이오드어레이
KR100928259B1 (ko) * 2007-10-15 2009-11-24 엘지전자 주식회사 발광 장치 및 그 제조방법
JP2009302314A (ja) * 2008-06-13 2009-12-24 Rohm Co Ltd ＧａＮ系半導体装置
KR101025972B1 (ko) * 2008-06-30 2011-03-30 삼성엘이디 주식회사 교류 구동 발광 장치
US9324691B2 (en) * 2009-10-20 2016-04-26 Epistar Corporation Optoelectronic device
TWI466284B (zh) * 2010-07-02 2014-12-21 Epistar Corp 光電元件
JP2012028749A (ja) * 2010-07-22 2012-02-09 Seoul Opto Devices Co Ltd 発光ダイオード
KR101992366B1 (ko) * 2012-12-27 2019-06-24 엘지이노텍 주식회사 발광 소자

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090119862A (ko) * 2007-01-22 2009-11-20 크리 엘이디 라이팅 솔루션즈, 인크. 고장 내성 발광기, 고장 내성 발광기를 포함하는 시스템 및 고장 내성 발광기를 제조하는 방법
KR20120009874A (ko) * 2010-07-22 2012-02-02 서울옵토디바이스주식회사 발광다이오드
US20120097993A1 (en) * 2010-10-25 2012-04-26 Chao-Hsing Chen Rectifying unit, a light emitting diode device, and the combination thereof

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160022647A (ko) * 2014-08-20 2016-03-02 엘지이노텍 주식회사 발광 소자 패키지, 및 이를 포함하는 발광 모듈
CN110690249A (zh) * 2015-02-13 2020-01-14 首尔伟傲世有限公司 发光元件
CN110690249B (zh) * 2015-02-13 2024-01-19 首尔伟傲世有限公司 发光元件
WO2017119730A1 (ko) * 2016-01-05 2017-07-13 엘지이노텍(주) 발광 소자
US10373938B2 (en) 2016-01-05 2019-08-06 Lg Innotek Co., Ltd. Light emitting element
US11444228B2 (en) 2017-11-20 2022-09-13 Sony Corporation Light emitting device and display apparatus

Also Published As

Publication number Publication date
EP2750193B1 (en) 2019-06-12
EP2750193A3 (en) 2016-01-06
US9397259B2 (en) 2016-07-19
JP6328420B2 (ja) 2018-05-23
CN103904095A (zh) 2014-07-02
US20160293819A1 (en) 2016-10-06
JP2014131038A (ja) 2014-07-10
US9812626B2 (en) 2017-11-07
EP2750193A2 (en) 2014-07-02
US20140183572A1 (en) 2014-07-03
KR101992366B1 (ko) 2019-06-24
CN103904095B (zh) 2018-09-04

Similar Documents

Publication Publication Date Title
KR101992366B1 (ko) 발광 소자
KR101902392B1 (ko) 발광 소자
KR101888604B1 (ko) 발광 소자 및 발광 소자 패키지
KR102087935B1 (ko) 발광 소자
US20160225816A1 (en) Light emitting device
KR101871372B1 (ko) 발광 소자
KR20140057968A (ko) 발광 소자 및 이를 포함하는 발광 소자 어레이
EP2362443A2 (en) Light emitting device, light emitting device package, and lighting system
KR102099439B1 (ko) 발광 소자 및 이를 포함하는 발광 소자 패키지
EP2830094A1 (en) Light emitting device
KR101830719B1 (ko) 발광 소자
KR20150001268A (ko) 발광 소자 패키지
KR102140273B1 (ko) 발광 소자 및 이를 포함하는 발광 소자 패키지
KR20190035648A (ko) 발광 소자 패키지
KR101888605B1 (ko) 발광 소자
KR101827977B1 (ko) 발광 소자
KR20140092037A (ko) 발광 소자 패키지
KR20170028561A (ko) 발광 소자 패키지 및 이를 포함하는 조명 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant