KR20140081028A - 반도체 발광소자 및 반도체 발광소자 제조방법 - Google Patents

반도체 발광소자 및 반도체 발광소자 제조방법 Download PDF

Info

Publication number
KR20140081028A
KR20140081028A KR1020120150314A KR20120150314A KR20140081028A KR 20140081028 A KR20140081028 A KR 20140081028A KR 1020120150314 A KR1020120150314 A KR 1020120150314A KR 20120150314 A KR20120150314 A KR 20120150314A KR 20140081028 A KR20140081028 A KR 20140081028A
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor layer
light emitting
emitting device
concave
Prior art date
Application number
KR1020120150314A
Other languages
English (en)
Inventor
한상헌
홍종파
김승현
신윤희
이정욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120150314A priority Critical patent/KR20140081028A/ko
Priority to US13/967,733 priority patent/US20140175474A1/en
Priority to CN201310713410.6A priority patent/CN103887383A/zh
Publication of KR20140081028A publication Critical patent/KR20140081028A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Abstract

본 발명의 실시형태에 따른 반도체 발광소자 제조방법은 기판 상에 복수의 오목부 패턴을 형성하는 단계; 상기 복수의 오목부 패턴에 실리카 입자를 주입하는 단계; 및 상기 오목부 패턴이 형성된 기판 상에, 상기 오목부 패턴의 상부에 일정한 공간을 가지는 공동을 포함하는 하부 반도체층을 형성하는 단계;를 포함한다.

Description

반도체 발광소자 및 반도체 발광소자 제조방법 {SEMICONDUCTOR LIGHT EMITTING DEVICE AND METHOD THEREOF}
본 발명은 반도체 발광소자 및 반도체 발광소자 제조방법에 관한 것이다.
반도체 발광소자는 전류가 가해지면 p, n형 반도체의 접합 부분에서 전자와 정공의 재결합에 기하여, 다양한 색상의 빛을 발생시킬 수 있는 반도체 장치이다. 이러한 반도체 발광소자는 필라멘트에 기초한 발광소자에 비해 긴 수명, 낮은 전원, 우수한 초기 구동 특성, 높은 진동 저항 등의 여러 장점을 갖기 때문에 그 수요가 지속적으로 증가하고 있다.
특히, 최근에는 청색 계열의 단파장 영역의 빛을 발광할 수 있는 III족 질화물 반도체가 각광을 받고 있다. 일반적으로 질화갈륨(GaN), 질화알루미늄(AlN) 등과 같은 Ⅲ족 원소의 질화물은 열적 안정성이 우수하고 직접 천이형의 에너지 밴드(band) 구조를 갖고 있어, 청색 및 자외선 영역의 광전소자용 물질로 많은 각광을 받고 있다. 특히, 질화갈륨(GaN)을 이용한 청색 및 녹색 발광 소자는 대규모 천연색 평판 표시 장치, 신호등, 실내 조명, 고밀도광원, 고해상도 출력 시스템과 광통신 등 다양한 응용 분야에 활용되고 있다.
이러한 III족 원소의 질화물 반도체층은 육방 정계의 구조를 갖는 사파이어(Sapphire)나 실리콘 카바이드(SiC), 실리콘(Si) 등의 이종기판에서 금속유기 기상성장법(metal organic vapor phase epitaxy; MOVPE) 또는 분자선 증찹법(molecular beam epitaxy; MBE) 등의 공정을 통해 성장된다. 그러나, III족 원소의 질화물 반도체층이 이종기판 상에 형성될 경우, 반도체층과 기판 사이의 열팽창 계수의 차이에 기인하여 휨 현상이 발생하고 그에 따라 휘어진 기판 상의 반도체층에 활성층을 성장시킬 때 온도분포의 불균일이 발생하여 광의 파장산포가 커지는 문제가 발생한다. 또한 반도체층과 기판 사이의 격자상수 및 열팽창 계수의 차이에 기인하여 반도체층 내에 크랙(crack) 또는 뒤틀림(warpage)이 발생하고, 전위(dislocation)가 생성된다. 이와 같은 반도체층 내의 크랙, 뒤틀림 및 전위는 발광소자의 특성을 악화시킨다. 따라서, 기판과 반도체층 사이의 격자 상수 및 열팽창 계수 차이에 기인한 스트레스를 완화하기 위해 버퍼층이 사용되어 왔다. 그러나, 이러한 버퍼층의 사용에도 불구하고, 격자상수의 차이 또는 열팽창 계수의 차이에 의해 반도체층 내에 크랙(crack)이 발생하거나 기판이 깨어지는 문제가 여전히 생기게 된다.
따라서 반도체층과 다른 물질로 이루어진 이종기판 상에 반도체층을 형성할 경우 반도체층과 기판 사이의 열팽창 계수의 차이에 의하여 발생하는 휨 현상을 방지할 수 있는 반도체 발광소자 및 반도체 발광소자 제조방법이 요구되고 있다.
또한 반도체층에 크랙이 발생하는 것을 방지하여 결정 결함이 적은 반도체층을 성장시킬 수 있는 방법이 요구되고 있다.
또한 기판의 격자상수 및 열팽창 계수에 영향을 적게 받는 반도체 발광소자 및 반도체 발광소자 제조방법이 요구되고 있다.
본 발명의 일 측면은,
기판 상에 복수의 오목부 패턴을 형성하는 단계; 상기 복수의 오목부 패턴에 실리카 입자를 주입하는 단계; 및 상기 오목부 패턴이 형성된 기판 상에, 상기 오목부 패턴의 상부에 일정한 공간을 가지는 공동을 포함하는 하부 반도체층을 형성하는 단계;를 포함하는 반도체 발광소자 제조방법을 제공한다.
상기 복수의 오목부 패턴은 상기 기판을 식각하여 형성할 수 있다.
상기 기판은 실리콘(Si), 사파이어(Al2O3), 실리콘카바이드(SiC), MgAl2O4, MgO, LiAlO2 및 LiGaO2으로 이루어진 그룹에서 선택된 적어도 하나의 기판으로 형성할 수 있다.
상기 하부 반도체층은 측면성장법에 의하여 형성할 수 있다.
상기 하부 반도체층 상에 발광구조물을 형성할 수 있다.
본 발명의 다른 측면은,
실리카 입자가 주입된 오목부 패턴을 가진 기판; 상기 기판 상에 형성되며, 상기 기판의 상기 오목부 패턴 상부에 일정한 공간을 가지는 공동을 포함하는 하부 반도체층; 상기 하부 반도체층의 상부에 형성되며, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 구비하는 발광구조물; 및 상기 제1 및 제2 도전형 반도체층과 각각 접속된 제1 및 제2 전극;을 포함하는 반도체 발광소자를 제공한다.
상기 기판은 실리콘(Si), 사파이어(Al2O3), 실리콘카바이드(SiC), MgAl2O4, MgO, LiAlO2 및 LiGaO2으로 이루어진 그룹에서 선택된 적어도 하나의 기판일 수 있다.
상기 오목부 패턴의 깊이는 5 nm 내지 5㎛일 수 있다.
상기 복수의 오목부 패턴 사이의 간격은 1 nm 내지 10㎛일 수 있다.
상기 오목부 패턴의 상기 기판 상면에서의 모양이 사각형 형태일 수 있다.
상기 사각형은 한 변의 길이가 5 nm 내지 5㎛일 수 있다.
상기 오목부 패턴의 상기 기판 상면에서의 모양이 원형 형태일 수 있다.
상기 원형은 지름이 5 nm 내지 5㎛일 수 있다.
상기 실리카 입자는 구형의 실리카볼(Silica Ball)일 수 있다.
상기 실리카볼은 지름이 5 nm 내지 5㎛일 수 있다.
본 발명에 의하면 반도체층과 기판 사이의 열팽창 계수의 차이에 의하여 발생하는 휨 현상을 방지할 수 있다.
또한 반도체층에 크랙이 발생하는 것을 방지하여 결정 결함이 적은 반도체층을 성장시킬 수 있다.
또한 기판의 격자상수 및 열팽창 계수에 영향을 적게 받는 반도체 발광소자를 형성할 수 있다.
도 1 내지 도 7은 본 발명의 실시예에 따른 반도체 발광소자의 제조 방법을 설명하는 도면이다.
도 8 및 도 9은 각각 표 1 및 표 2을 그래프로 도시한 것이다.
도 10은 본 발명의 실시예에 의하여 형성된 기판 및 그 상부에 형성된 반도체층을 포함하는 반도체 발광소자의 단면도이다.
도 11 및 도 12는 본 발명의 실시예에 의한 반도체 발광소자를 패키지에 적용한 예를 나타낸다.
도 13 및 도 14는 본 발명의 실시예에 의한 반도체 발광소자를 백라이트 유닛에 적용한 예를 나타낸다.
도 15는 본 발명의 실시예에 의한 반도체 발광소자를 조명 장치에 적용한 예를 나타낸다.
도 16은 본 발명의 실시예에 의한 반도체 발광소자를 헤드 램프에 적용한 예를 나타낸다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
도 1 내지 도 7은 본 발명의 실시예에 따른 반도체 발광소자의 제조 방법을 설명하는 도면이다.
먼저, 도 1에 도시된 바와 같이, 반도체 발광소자가 형성될 기판(10) 상에 일정한 간격의 패턴이 형성된 마스크(M)를 형성한다.
상기 기판(10)은 반도체 성장용 기판으로 제공되며, 사파이어, SiC, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN 등과 같이 절연성, 도전성, 반도체 물질을 이용할 수 있다. 이 경우, 반도체 성장용 기판으로 널리 이용되는 사파이어의 경우, 육각-롬보형(Hexa-Rhombo R3c) 대칭성을 갖는 결정체로서 c축 및 a측 방향의 격자상수가 각각 13.001Å과 4.758Å이며, C(0001)면, A(1120)면, R(1102)면 등을 갖는다. 이 경우, 상기 C면은 비교적 질화물 박막의 성장이 용이하며, 고온에서 안정하기 때문에 질화물 성장용 기판으로 주로 사용된다. 한편, 기판(10)으로 사용하기에 적합한 다른 물질로는 Si 기판을 들 수 있으며, 대구경화에 보다 적합하고 상대적으로 가격이 낮은 Si 기판을 사용하여 양산성이 향상될 수 있다. Si 기판을 이용하는 경우, 기판(101) 상에 AlxGa1 - xN과 같은 물질로 이루어진 핵생성층을 형성한 후 그 위에 원하는 구조의 질화물 반도체를 성장할 수 있을 것이다.
다만, 이와 같이 대표적으로 사용되는 사파이어나 Si 등의 기판(10)은 그 위에 성장되는 물질, 예컨대, 질화물 반도체와 격자 상수 및 열팽창계수에서 비교적 큰 차이를 갖기 때문에 고품질의 반도체층을 얻기 위해서 이러한 차이를 완화할 수 있는 버퍼 구조를 채용할 수 있다.
이어서, 도 2에 도시된 바와 같이 상기 마스크(M)를 마스크로 상기 기판(10)을 식각한다. 따라서 마스크(M)가 없는 부분은 식각되어, 기판(10) 상에 홈 형태의 오목부 패턴(20)이 형성된다. 상기 기판(10)의 식각은 습식식각 또는 건식식각을 이용할 수 있다. 상기 오목부 패턴(20)은 복수 개로 구비될 수 있다. 상기 복수의 오목부 패턴은 일정한 모양을 가지고 규칙적으로 배열될 수 있다.
이어서, 도 3에 도시된 바와 같이, 상기 기판(10) 상에 마스크(M)를 제거한다.
상기 오목부 패턴(20)의 단면, 즉 기판(10) 상면에서의 모양을 원형 형태로 형성할 수 있으며, 또는 사각형 형태 및 스트라입(Stripe) 형태 등 다양한 형태로 형성할 수 있다. 상기 사각형 형태는 사다리꼴, 직사각형, 정사각형을 포함한다. 여기서 상기 오목부 패턴(20)의 깊이는 5 nm 내지 5㎛인 것이 바람직하고, 또한 오목부 패턴(20) 사이의 간격은 1 nm 내지 10㎛인 것이 바람직하다.
또한 예를 들어 오목부 패턴(20)의 단면이 원형인 경우에는 지름이 5 nm 내지 5㎛인 것이 바람직하고, 오목부 패턴(20)의 단면이 사각형 형태인 경우에는 한 변의 길이가 5 nm 내지 5㎛인 것이 바람직하다.
이어서, 도 4에 도시된 바와 같이, 오목부 패턴(20)에 실리카 입자(30)를 넣는다. 상기 실리카 입자(30)는 실리카(SiO2)로 이루어지며 다양한 형태를 가질 수 있다. 또한 상기 실리카 입자(30)는 상기 오목부 패턴(20)에 주입될 수 있는 크기일 수 있다. 그러나 실리카 입자(30)의 일부분이 오목부 패턴(20)의 상면으로부터 돌출되도록 형성될 수 있다. 예를 들어 상기 실리카 입자(30)가 구형의 실리카볼(Silica Ball)인 경우에는 지름이 5 nm 내지 5㎛인 것이 바람직하다.
도면에서는 하나의 오목부 패턴(20)에 하나의 실리카 입자(30)가 주입된 형태에 대하여 도시하였지만, 이에 제한된 것은 아니고 실리카 입자(30)의 크기에 따라 하나의 오목부 패턴(20)에 복수 개의 실리카 입자(30)가 주입될 수 있을 것이다.
여기서 도 5에 도시된 바와 같이, 상기 오목부 패턴(20)에 실리카 입자(30)를 주입하지 않고 상기 오목부 패턴(20)에 SiO2로 이루어진 박막(35)을 형성할 수도 있다.
이어서, 도 6에 도시된 바와 같이, 상기 기판(10) 상에 하부 반도체층(50)을 성장시킨다.
상기 하부 반도체층(50)을 측면성장이 잘되는 조건에서 MOCVD(Metal Organic Chemical Vapor Deposition), 에피택셜 성장 방식 등으로 상기 기판(10) 상에서 측면 성장시키면, 기판(10)의 오목부 패턴(20)이 형성되지 않은 부분에는 하부 반도체층(50)이 적층되기 시작하지만, 오목부 패턴(20)이 형성된 부분에는 하부 반도체층(50)이 적층되지 않는다. 특히 오목부 패턴(20)에 주입된 실리카 입자(30)에 의하여 오목부 패턴(20)의 상부에는 하부 반도체층(50)이 잘 적층되지 않는다. 따라서 하부 반도체층(50)은 오목부 패턴(20) 상부에 일정한 공간을 가지는 공동(void)(40)을 포함하도록 형성된다. 이러한 공동(void)(40)은 상기 기판(10)과 상기 기판(10) 상부에 형성될 반도체층의 접촉 면적을 줄일 수 있다. 따라서 기판(10)과 반도체층 사이의 격자 상수 및 열팽창 계수 차이에 기인한 스트레스를 완화할 수 있다.
여기서 상기 하부 반도체층(50)은 언도프트(undoped) 반도체층으로 추가적인 버퍼로 기능할 수 있으나, 이에 한정되는 것은 아니며, 이후 형성될 발광구조물의 반도체층의 일부를 이룰 수 있다.
이어서, 도 7에 도시된 바와 같이, 상기 하부 반도체층(50)상에 발광구조물(60)을 형성할 수 있다.
상기 발광구조물(60)은 순차적으로 적층된 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층과, 활성층 및 제2 도전형 반도체층의 일부가 식각되어 노출된 제1 도전형 반도체층 상에 형성된 제1 전극 및 제2 도전형 반도체층 상에 형성된 제2 전극을 포함하여 이루어진 발광구조물일 수 있다.
또한 상기 발광구조물(60)은 순차적으로 적층된 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층과, 제1 도전형 반도체층 상에 형성된 제1 전극 및 제2 도전형 반도체층 상에 형성된 제2 전극을 포함하여 이루어진 발광구조물일 수 있다.
이때 상기 발광구조물(60)의 제1 도전형 반도체층을 상기 하부 반도체층(50)에 불순물을 도핑하여 형성할 수 있다.
본 발명의 실시예에 따르면 상기 기판(10)과 상기 기판(10) 상부에 형성될 반도체층의 접촉 면적을 줄일 수 있으며, 따라서 기판(10)과 반도체층의 열팽창 계수의 차이에 의하여 발생하는 기판(10) 및 반도체층의 휨 현상이 감소될 수 있다. 또한 휨 현상이 발생할 때 오목부 패턴(20)에 주입된 실리카 입자(30)가 기판(10)이 휘는 방향으로의 응력에 대하여 버티는 역할을 할 수 있어 기판의 휨 현상을 더욱 효과적으로 방지할 수 있다.
그에 따라 기판(10)의 격자상수 및 열팽창 계수의 영향이 미치지 않는 반도체층을 제공할 수 있다. 이러한 방식으로 얻어진 반도체층의 경우 향상된 결정 품질을 가질 수 있으며, 이에 따라, 반도체층의 손상을 방지하기 위한 추가적인 공정을 생략할 수 있다.
또한, 기판(10)과 반도체층이 접하는 면에 형성된 공동(void)(40)이 스트레스 버퍼 역할을 수행하게 됨으로써, 기판(10)과 반도체층간의 열팽창 계수의 차이로 인해서 발생하는 크랙(crack)을 현저하게 감소시킬 수 있는 효과가 있다.
또한, 기판(10)에 형성된 패턴에 의하여 광의 추출 효율을 향상시킬 수 있는 효과가 있으며, 기판(10)과 공동(void)(40) 내부의 굴절율 차이에 따라 광 추출 효율이 향상될 수 있다.
표 1 및 표 2는 본 발명의 실시예에 따른 기판의 곡률반경을 기판에 오목부가 형성되지 않은 편평한 상면을 가지는 기판(비교예1)과 PSS(patterned sapphire substrate)공정에 의해 형성된 기판(비교예2) 상에 반도체층을 형성한 경우의 곡률반경과 비교하여 나타내는 표이다. 여기서 표 1은 사파이어 기판 상에 GaN 반도체층 형성 중 1000℃에서의 곡률반경을 나타내는 것이고, 표 2는 사파이어 기판 상에 GaN 반도체층 형성 후 즉, 기판이 식은 후의 곡률반경을 나타내는 것이다. 또한 도 8 및 도 9은 각각 표 1 및 표 2을 그래프로 도시한 것이다.
비교예1 비교예2 실시예
2.64m 2.78m 3.3m
비교예1 비교예2 실시예
0.68m 0.714 m 0.848 m
표 1 및 도 8에 도시된 바와 같이, 사파이어 기판 상에 GaN 반도체층을 형성하는 중에 곡률반경을 측정하면, 오목부가 형성되지 않은 편평한 상면을 가지는 기판(비교예1) 및 PSS(patterned sapphire substrate) 공정에 의해 형성된 기판(비교예2)의 곡률반경보다 본 발명에 의한 공동(void)이 형성된 기판(실시예)의 곡률반경이 훨씬 큰 것을 알 수 있다. 또한 표 2 및 도 9에 도시된 바와 같이, 사파이어 기판 상에 GaN 반도체층을 형성한 후에 곡률반경을 측정하면, 오목부가 형성되지 않은 편평한 상면을 가지는 기판(비교예1) 및 PSS(patterned sapphire substrate) 공정에 의해 형성된 기판(비교예2)의 곡률반경보다 본 발명에 의한 공동(void)이 형성된 기판(실시예)의 곡률반경이 훨씬 큰 것을 알 수 있다. 즉 본 발명의 실시예에 의한 기판은 오목부가 형성되지 않은 편평한 상면을 가지는 기판(비교예1) 및 PSS(patterned sapphire substrate) 공정에 의해 형성된 기판(비교예2) 보다 휨 현상이 적은 것을 알 수 있다.
도 10은 본 발명의 실시예에 의하여 형성된 기판 및 그 상부에 형성된 반도체층을 포함하는 반도체 발광소자의 단면도이다.
도 10을 참조하면, 본 발명의 실시예에 따른 발광소자(100)는 기판(10)위에 형성된 하부 반도체층(50), 하부 반도체층(50) 상에 형성된 제1 도전형 반도체층(150), 활성층(160) 및 제2 도전형 반도체층(170), 제1 전극(180) 및 제2 전극(190)을 포함하여 구성된다.
상기 기판(10)은 반도체 발광소자를 제작하기 위한 웨이퍼를 지칭하는 것으로, 실리콘(Si), 사파이어(Al2O3), 실리콘카바이드(SiC), MgAl2O4, MgO, LiAlO2 및 LiGaO2으로 이루어진 그룹에서 선택된 적어도 하나의 기판일 수 있다.
기판(10)의 상면에는 복수 개의 오목부 패턴(20)이 형성되어 있으며, 오목부 패턴(20) 내에는 적어도 하나의 실리카 입자(30)가 주입되어 있다.
상기 기판(10) 상에는 하부 반도체층(50)이 위치한다. 상기 하부 반도체층(50)은 AlxInyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성을 갖는 물질로 이루어진 반도체층일 수 있다. 상기 하부 반도체층(50)은 상기 기판(10) 상의 오목부 패턴(20)의 상부와 맞닿는 부위에 공동이 형성되어 있다.
상기 하부 반도체층(50) 상에는 제1 도전형 반도체층(150), 활성층(160) 및 제2 도전형 반도체층(170)으로 이루어진 발광구조물이 위치할 수 있다.
상기 활성층(160) 및 제2 도전형 반도체층(170)의 일부를 건식 식각하여 노출된 제1 도전형 반도체층(150) 상에는 제1 전극(180)이 형성될 수 있으며, 상기 제2 도전형 반도체층(170) 상에는 제2 전극(190)이 형성되어 있을 수 있다.
또한, 상기 제2 도전형 반도체층(170)과 제2 전극(190) 사이에는 전류 분산을 위한 투명전극이 더 형성되어 있을 수 있다.
이와 같이 본 발명에 의하면 기판과 반도체층의 열팽창 계수 차이에 의한 영향을 적게 받아 휨 현상을 방지할 수 있으며, 따라서 균일한 광 특성을 가지는 반도체 발광소자를 형성할 수 있다.
또한 기판의 격자상수 및 열팽창 계수에 영향을 적게 받아 결정 겸함이 적은 반도체층을 갖는 반도체 발광소자를 형성할 수 있다. 도 10에서는 수평형 구조의 반도체 발광소자를 도시하였으나, 이에 제한되는 것은 아니며 다양한 형태의 반도체 발광소자에 적용할 수 있음은 물론이다.
도 11 및 도 12는 본 발명의 실시예에 의한 반도체 발광소자를 패키지에 적용한 예를 나타낸다. 도 11의 패키지(1000)는 반도체 발광소자(1001), 패키지 본체(1002) 및 한 쌍의 리드 프레임(1003)을 구비하며, 반도체 발광소자(1001)는 리드 프레임(1003)에 실장되어 와이어(W)를 통하여 리드 프레임(1003)과 전기적으로 연결될 수 있다. 물론, 반도체 발광소자(1001)는 리드 프레임(1003) 아닌 다른 영역, 예컨대, 패키지 본체(1002)에 실장될 수도 있을 것이다. 패키지 본체(1002)는 도 11에 도시된 것과 같이, 빛의 반사 효율이 향상되도록 컵 형상을 가질 수 있으며, 이러한 반사컵에는 반도체 발광소자(1001)와 와이어(W) 등을 봉지하도록 투광성 물질이 채워질 수 있다. 반도체 발광소자(1001)는 도 10에 도시된 구조를 가질 수 있다. 이와 달리, 반도체 발광소자(1001)는 다른 구조를 가질 수도 있으며, 반도체 발광소자(1001)의 전극 형태와 실장 방식 등에 따라 와이어(W)는 1개 필요하거나 필요하지 않을 수도 있다.
도 12의 패키지(2000)는 리드 프레임(2003) 상에 반도체 발광소자(2001)가 배치되고 와이어(W)에 의하여 전기적 도통이 형성되는 점에서는 앞선 패키지 구조와 유사하며, 방열에 유리하도록 리드 프레임(2003)의 하면이 외부로 노출되어 있는 점과 반도체 발광소자(2001), 와이어(W), 리드 프레임(2003)을 봉지하는 투광성 본체(2002)에 의하여 패키지(2000)의 형상이 유지되는 점에서 차이가 있다. 반도체 발광소자(2001)는 앞서 설명한 것과 같이 구조를 구비할 수 있으며, 도 12에서는 와이어(W)가 1개 이용된 형태를 기준으로 하였으나 와이어(W)의 개수는 반도체 발광소자(2001)의 전극 형태와 실장 방식 등에 따라 바뀔 수 있을 것이다.
도 13 및 도 14는 본 발명의 실시예에 의한 반도체 발광소자를 백라이트 유닛에 적용한 예를 나타낸다. 도 13을 참조하면, 백라이트 유닛(3000)은 기판(3002) 상에 광원(3001)이 실장되며, 그 상부에 배치된 하나 이상의 광학 시트(3003)를 구비한다. 광원(3001)은 앞서 설명한 구조 또는 이와 유사한 구조를 갖는 발광소자 패키지를 이용할 수 있으며, 또한, 반도체 발광소자를 직접 기판(3002)에 실장(소위 COB 타입)하여 이용할 수도 있다. 도 13의 백라이트 유닛(3000)에서 광원(3001)은 액정표시장치가 배치된 상부를 향하여 빛을 방사하는 것과 달리, 도 14에 도시된 다른 예의 백라이트 유닛(4000)은 기판(4002) 위에 실장된 광원(4001)이 측 방향으로 빛을 방사하며, 이렇게 방시된 빛은 도광판(4003)에 입사되어 면광원의 형태로 전환될 수 있다. 도광판(4003)을 거친 빛은 상부로 방출되며, 광 추출 효율을 향상시키기 위하여 도광판(4003)의 하면에는 반사층(4004)이 배치될 수 있다.
도 15은 본 발명의 실시예에 의한 반도체 발광소자를 조명 장치에 적용한 예를 나타낸다. 도 15의 분해사시도를 참조하면, 조명장치(5000)는 일 예로서 벌브형 램프로 도시되어 있으며, 발광모듈(5003)과 구동부(5008)와 외부접속부(5010)를 포함한다. 또한, 외부 및 내부 하우징(5006, 5009)과 커버부(5007)와 같은 외형구조물을 추가적으로 포함할 수 있다. 발광모듈(5003)은 상술된 반도체 발광소자(5001)와 그 발광소자(5001)가 탑재된 회로기판(5002)을 가질 수 있다. 본 실시형태에서는, 1개의 반도체 발광소자(5001)가 회로기판(5002) 상에 실장된 형태로 예시되어 있으나, 필요에 따라 복수 개로 장착될 수 있다. 또한, 반도체 발광소자(5001)가 직접 회로기판(5002)에 실장되지 않고, 패키지 형태로 제조된 후에 실장될 수도 있다.
또한, 조명장치(500)에서, 발광모듈(5003)은 열방출부로 작용하는 외부 하우징(5006)을 포함할 수 있으며, 외부 하우징(5006)은 발광모듈(5003)과 직접 접촉되어 방열효과를 향상시키는 열방출판(5004)을 포함할 수 있다. 또한, 조명장치(5000)는 발광모듈(5003) 상에 장착되며 볼록한 렌즈형상을 갖는 커버부(5007)를 포함할 수 있다. 구동부(5008)는 내부 하우징(5009)에 장착되어 소켓구조와 같은 외부접속부(5010)에 연결되어 외부 전원으로부터 전원을 제공받을 수 있다. 또한, 구동부(5008)는 발광모듈(5003)의 반도체 발광소자(5001)를 구동시킬 수 있는 적정한 전류원으로 변환시켜 제공하는 역할을 한다. 예를 들어, 이러한 구동부(5008)는 AC-DC 컨버터 또는 정류회로부품 등으로 구성될 수 있다.
도 16은 본 발명의 실시예에 의한 반도체 발광소자를 헤드 램프에 적용한 예를 나타낸다. 도 16을 참조하면, 차량용 라이트 등으로 이용되는 헤드 램프(6000)는 광원(6001), 반사부(6005), 렌즈 커버부(6004)를 포함하며, 렌즈 커버부(6004)는 중공형의 가이드(6003) 및 렌즈(6002)를 포함할 수 있다. 또한, 헤드 램드(6000)는 광원(60001)에서 발생된 열을 외부로 방출하는 방열부(6012)를 더 포함할 수 있으며, 방열부(6012)는 효과적인 방열이 수행되도록 히트싱크(6010)와 냉각팬(6011)을 포함할 수 있다. 또한, 헤드 램프(6000)는 방열부(6012) 및 반사부(6005)를 고정시켜 지지하는 하우징(6009)을 더 포함할 수 있으며, 하우징(6009)은 일면에 방열부(6012)가 결합하여 장착되기 위한 중앙홀(6008)을 구비할 수 있다. 또한, 하우징(6009)은 상기 일면과 일체로 연결되어 직각방향으로 절곡되는 타면에 반사부(6005)가 광원(6001)의 상부측에 위치하도록 고정시키는 전방홀(6007)을 구비할 수 있다. 이에 따라, 반사부(6005)에 의하여 전방측은 개방되며, 개방된 전방이 전방홀(6007)과 대응되도록 반사부(6005)가 하우징(6009)에 고정되어 반사부(6005)를 통해 반사된 빛이 전방홀(6007)을 통과하여 외부로 출사될 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이다.
10... 기판 20...오묵부 패턴
30...실리카 입자 35...SiO2막
40...공동 50...하부 반도체층
60...발광구조물 150...제1 도전형 반도체층
160...활성층 170...도전형 반도체층
180...제1 전극 190...제2 전극

Claims (10)

  1. 기판 상에 복수의 오목부 패턴을 형성하는 단계;
    상기 복수의 오목부 패턴에 실리카 입자를 주입하는 단계; 및
    상기 오목부 패턴이 형성된 기판 상에, 상기 오목부 패턴의 상부에 일정한 공간을 가지는 공동을 포함하는 하부 반도체층을 형성하는 단계;를 포함하는 반도체 발광소자 제조방법.
  2. 제1항에 있어서,
    상기 복수의 오목부 패턴은 상기 기판을 식각하여 형성하는 반도체 발광소자 제조방법.
  3. 실리카 입자가 주입된 오목부 패턴을 가진 기판;
    상기 기판 상에 형성되며, 상기 기판의 상기 오목부 패턴 상부에 일정한 공간을 가지는 공동을 포함하는 하부 반도체층;
    상기 하부 반도체층의 상부에 형성되며, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 구비하는 발광구조물; 및
    상기 제1 및 제2 도전형 반도체층과 각각 접속된 제1 및 제2 전극;
    을 포함하는 반도체 발광소자.
  4. 제3항에 있어서,
    상기 기판은 실리콘(Si), 사파이어(Al2O3), 실리콘카바이드(SiC), MgAl2O4, MgO, LiAlO2 및 LiGaO2으로 이루어진 그룹에서 선택된 적어도 하나의 기판인 반도체 발광소자.
  5. 제3항에 있어서,
    상기 오목부 패턴의 깊이는 5 nm 내지 5㎛인 반도체 발광소자.
  6. 제3항에 있어서,
    상기 복수의 오목부 패턴 사이의 간격은 1 nm 내지 10㎛인 반도체 발광소자.
  7. 제3항에 있어서,
    상기 오목부 패턴의 상기 기판 상면에서의 모양이 원형 형태인 반도체 발광소자.
  8. 제7항에 있어서,
    상기 원형은 지름이 5 nm 내지 5㎛인 반도체 발광소자.
  9. 제3항에 있어서,
    상기 실리카 입자는 구형의 실리카볼(Silica Ball)인 반도체 발광소자.
  10. 제9항에 있어서,
    상기 실리카볼은 지름이 5 nm 내지 5㎛인 반도체 발광소자.
KR1020120150314A 2012-12-21 2012-12-21 반도체 발광소자 및 반도체 발광소자 제조방법 KR20140081028A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120150314A KR20140081028A (ko) 2012-12-21 2012-12-21 반도체 발광소자 및 반도체 발광소자 제조방법
US13/967,733 US20140175474A1 (en) 2012-12-21 2013-08-15 Semiconductor light emitting device and method of manufacturing the same
CN201310713410.6A CN103887383A (zh) 2012-12-21 2013-12-20 半导体发光器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120150314A KR20140081028A (ko) 2012-12-21 2012-12-21 반도체 발광소자 및 반도체 발광소자 제조방법

Publications (1)

Publication Number Publication Date
KR20140081028A true KR20140081028A (ko) 2014-07-01

Family

ID=50956198

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120150314A KR20140081028A (ko) 2012-12-21 2012-12-21 반도체 발광소자 및 반도체 발광소자 제조방법

Country Status (3)

Country Link
US (1) US20140175474A1 (ko)
KR (1) KR20140081028A (ko)
CN (1) CN103887383A (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9985251B2 (en) * 2014-10-28 2018-05-29 The Trustees of Princeton University, Office of Technology and Trademark Licensing Process for fabricating a porous film in a scattering layer
FR3038451B1 (fr) * 2015-06-30 2017-07-21 Commissariat Energie Atomique Dispositif electroluminescent.
US10461221B2 (en) * 2016-01-18 2019-10-29 Sensor Electronic Technology, Inc. Semiconductor device with improved light propagation
WO2017200845A1 (en) 2016-05-20 2017-11-23 Lumileds Llc Method of forming a p-type layer for a light emitting device
CN109103307A (zh) * 2018-08-17 2018-12-28 开发晶照明（厦门）有限公司 发光元件及其制造方法
CN110739373B (zh) * 2019-10-21 2020-10-09 武汉大学 具有复合成核层的发光二极管芯片及其制备方法
KR20220029987A (ko) * 2020-09-02 2022-03-10 에스케이하이닉스 주식회사 3차원 구조의 반도체 장치
CN112652687A (zh) * 2020-12-22 2021-04-13 至芯半导体(杭州)有限公司 一种复合衬底及其制造方法

Also Published As

Publication number Publication date
US20140175474A1 (en) 2014-06-26
CN103887383A (zh) 2014-06-25

Similar Documents

Publication Publication Date Title
KR20140081028A (ko) 반도체 발광소자 및 반도체 발광소자 제조방법
KR102171024B1 (ko) 반도체 발광소자 패키지의 제조 방법
US9780260B2 (en) Semiconductor light emitting device and manufacturing method of the same
US8981534B2 (en) Pre-cutting a back side of a silicon substrate for growing better III-V group compound layer on a front side of the substrate
KR20150042362A (ko) 발광다이오드 패키지 및 그 제조방법
KR102227772B1 (ko) 반도체 발광소자
KR20160024170A (ko) 반도체 발광 소자
US20150207034A1 (en) Semiconductor light emitting device
US9425355B2 (en) Semiconductor light emitting device
KR102474695B1 (ko) 발광소자
KR102261727B1 (ko) 발광 소자 및 이를 포함하는 발광 소자 패키지
KR20120132979A (ko) 발광소자
KR102075988B1 (ko) 반도체 발광소자 제조방법
KR102556400B1 (ko) 발광소자 패키지
KR102163978B1 (ko) 발광소자 및 이를 구비하는 조명 시스템
KR102237134B1 (ko) 발광소자 및 조명시스템
KR101717669B1 (ko) 반도체 발광소자, 반도체 발광소자 제조방법 및 발광장치
KR101868540B1 (ko) 광원 모듈 및 이를 포함하는 헤드 램프
KR101799452B1 (ko) 발광소자
KR20140104294A (ko) 반도체 발광소자
KR102473764B1 (ko) 질화물계 반도체층 및 그 성장 방법
KR102182021B1 (ko) 발광소자
KR101646665B1 (ko) 발광 소자
KR20160047192A (ko) 발광소자
KR102170217B1 (ko) 발광 소자

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid