KR20140078985A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20140078985A
KR20140078985A KR1020120148376A KR20120148376A KR20140078985A KR 20140078985 A KR20140078985 A KR 20140078985A KR 1020120148376 A KR1020120148376 A KR 1020120148376A KR 20120148376 A KR20120148376 A KR 20120148376A KR 20140078985 A KR20140078985 A KR 20140078985A
Authority
KR
South Korea
Prior art keywords
voltage
output
main node
response
block
Prior art date
Application number
KR1020120148376A
Other languages
English (en)
Other versions
KR102030069B1 (ko
Inventor
권이현
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120148376A priority Critical patent/KR102030069B1/ko
Publication of KR20140078985A publication Critical patent/KR20140078985A/ko
Application granted granted Critical
Publication of KR102030069B1 publication Critical patent/KR102030069B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 블록 인에이블 신호를 반전시켜 인에이블 반전신호를 출력하도록 구성된 인에이블 신호 수신회로; 펌핑전압을 수신하고, 상기 인에이블 반전신호에 응답하여 메인노드의 전압을 상승시키도록 구성된 클램프 회로; 상기 블록 인에이블 신호에 해당되는 전압보다 높은 프리차지 전압에 응답하여 상기 메인노드에 초기 전압을 출력하도록 구성된 순방향 트랜지스터를 포함하는 초기전압 전달회로; 및 고전압을 수신하고, 상기 메인노드의 전압에 응답하여 고전압의 블록 선택 신호를 출력하도록 구성된 스위칭 회로를 포함하는 반도체 장치를 포함한다.

Description

반도체 장치{Semiconductor device}
본 발명은 반도체 장치에 관한 것으로, 보다 구체적으로는 고전압 스위치 회로를 포함한 반도체 장치에 관한 것이다.
반도체 장치는 데이터가 저장되는 메모리 셀 어레이와, 메모리 셀 어레이에 포함된 다수의 셀들을 프로그램, 소거 및 독출하도록 구성된 다수의 주변 회로들 및 주변회로들을 제어하기 위한 제어회로를 포함한다. 주변회로들은 전압 생성 회로, 행디코더, 블록 디코더 및 블록 선택부를 포함한다. 이 중에서 블록 선택부를 구체적으로 설명하면 다음과 같다. 블록 선택부는 다수의 블록 선택 회로들을 포함하며, 각각의 블록 스위치 회로는 고전압 스위치 회로와 블록 스위치 회로를 포함한다. 고전압 스위치 회로는 블록 디코더로부터 출력된 블록 인에이블 신호에 응답하여 고전압의 블록 선택 신호를 출력하며, 블록 스위치 회로는 고전압의 블록 선택 신호가 인가되면 전압 생성 회로에서 생성된 동작전압들을 선택된 메모리 블록에 연결된 로컬 워드라인들에 전달한다.
고전압 스위치 회로를 더욱 구체적으로 설명하면 다음과 같다.
고전압 스위치 회로는 고전압을 수신하고, 블록 인에이블 신호가 활성화되면 고전압의 블록 선택 신호를 출력한다. 특히, 고전압 스위치 회로는 고전압의 블록 선택 신호를 출력하기 위하여 외부전압 또는 내부전압을 전압원으로 사용하는 소자들을 포함한다. 최근에는 전류소모를 감소하고 외부전압에 민감하게 반응하지 않도록 하기 위하여, 외부전압보다는 내부전압을 전압원으로 하여 소자들을 동작시킨다. 하지만, 내부전압을 사용하더라도 반도체 장치의 제조 공정 및 소자의 물리적 특성 변경 등으로 인해 스위칭 동작이 느려지는 경우가 발생할 수 있는데, 스위칭 동작 속도가 느려지면 반도체 장치의 각종 동작을 원활히 수행하기가 어려워진다.
본 발명의 실시예는 고전압 스위치 회로의 동작 속도를 향상시킬 수 있는 반도체 장치를 제공한다.
본 발명의 일 실시예에 따른 반도체 장치는, 블록 인에이블 신호를 반전시켜 인에이블 반전신호를 출력하도록 구성된 인에이블 신호 수신회로; 펌핑전압을 수신하고, 상기 인에이블 반전신호에 응답하여 메인노드의 전압을 상승시키도록 구성된 클램프 회로; 상기 블록 인에이블 신호에 해당되는 전압보다 높은 프리차지 전압에 응답하여 상기 메인노드에 초기 전압을 출력하도록 구성된 순방향 트랜지스터를 포함하는 초기전압 전달회로; 및 고전압을 수신하고, 상기 메인노드의 전압에 응답하여 고전압의 블록 선택 신호를 출력하도록 구성된 스위칭 회로를 포함한다.
본 발명의 다른 실시예에 따른 반도체 장치는, 블록 인에이블 신호를 반전시켜 인에이블 반전신호를 출력하도록 구성된 인에이블 신호 수신회로; 펌핑전압을 수신하고, 상기 인에이블 반전신호에 응답하여 메인노드의 전압을 상승시키도록 구성된 클램프 회로; 상기 블록 인에이블 신호를 수신하여 프리차지 전압을 출력하도록 구성된 전압 조절기; 상기 프리차지 전압에 응답하여 상기 메인노드에 초기 전압을 출력하도록 구성된 초기전압 전달회로; 및 고전압을 수신하고, 상기 메인노드의 전압에 응답하여 고전압의 블록 선택 신호를 출력하도록 구성된 스위칭 회로를 포함한다.
본 발명의 또 다른 실시예에 따른 반도체 장치는, 블록 인에이블 신호에 응답하여 메인노드의 전압을 상승시키고, 상기 상승된 메인노드의 전압에 따라 블록 선택 신호를 출력하도록 구성된 고전압 스위치 회로; 및 상기 블록 선택 신호에 응답하여 글로벌 워드라인들에 인가된 동작전압들을 로컬 워드라인들에 전달하도록 구성된 블록 스위치 회로를 포함하며, 상기 고전압 스위치 회로는, 상기 메인노드에 초기 전압을 전달하도록 구성된 순방향 트랜지스터를 포함한다.
본 기술은 반도체 장치에 포함된 고전압 스위치 회로의 동작 속도를 향상시킬 수 있으며, 이로 인해 반도체 장치의 동작속도를 개선함과 동시에 반도체 장치의 신뢰도를 개선할 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 장치를 설명하기 위한 블록도이다.
도 2는 도 1에 도시된 제1 블록 선택 회로를 설명하기 위한 블록도이다.
도 3은 도 2에 도시된 고전압 스위치 회로의 제1 실시예를 설명하기 위한 회로도이다.
도 4는 도 2에 도시된 고전압 스위치 회로의 제2 실시예를 설명하기 위한 회로도이다.
도 5는 도 2에 도시된 고전압 스위치 회로의 제3 실시예를 설명하기 위한 회로도이다.
도 6은 본 발명에 따른 효과를 설명하기 위한 그래프이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명의 실시예에 따른 반도체 장치를 설명하기 위한 블록도이다.
도 1을 참조하면, 반도체 장치는 데이터가 저장되는 메모리 셀 어레이(110)와 메모리 셀 어레이(110)에 포함된 다수의 메모리 셀들을 프로그램, 소거 및 독출하도록 구성된 주변회로들(130, 140, 150 및 160)과 주변회로들(130, 140, 150 및 160)을 제어하도록 구성된 제어회로(120)를 포함한다.
메모리 셀 어레이(110)는 제1 메모리 블록 내지 제k 메모리 블록(k는 양의 정수)을 포함한다. 제1 내지 제k 메모리 블록 각각은 제1 내지 제k 로컬 워드라인 그룹(WL1 내지 WLk)에 연결되며, 서로 유사하게 구성된다. 이 중에서 제1 메모리 블록을 예를 들어 설명하면 다음과 같다.
제1 메모리 블록은 다수의 셀 스트링들을 포함한다. 각각의 셀 스트링은 서로 직렬로 연결된 드레인 셀렉트 트랜지스터, 다수의 메모리 셀들 및 소오스 셀레트 트랜지스터를 포함한다. 서로 다른 셀 스트링들에 포함된 드레인 셀렉트 트랜지스터들의 게이트들은 드레인 셀렉트 라인에 연결되고, 메모리 셀들의 게이트들은 제1 로컬 워드라인 그룹(WL1)에 연결되며, 소오스 셀렉트 트랜지스터들의 게이트들은 소오스 셀렉트 라인에 연결된다.
제어회로(120)는 명령신호(CMD)에 응답하여 프로그램 동작신호(PGM), 소거 동작신호(ERASE) 또는 독출 동작신호(READ)를 출력한다.
전압 생성 회로(130)는 프로그램 동작신호(PGM), 소거 동작신호(ERASE) 또는 독출 동작신호(READ)에 응답하여, 각 동작에 필요한 글로벌 동작전압들(Vol)을 생성한다.
행디코더(140)는 반도체 장치에 입력되는 어드레스(ADD) 중, 로우 어드레스(RA)에 응답하여 동작전압들(Vol)을 글로벌 워드라인들(GWL)에 각각 출력한다. 프로그램 동작을 예를 들면, 행디코더(140)는 동작전압들(Vol) 중 프로그램 전압을 선택된 글로벌 워드라인에 출력하고, 패스전압을 나머지 비선택된 글로벌 워드라인들에 출력한다.
블록 디코더(150)는 반도체 장치에 입력되는 어드레스(ADD) 중, 블록 어드레스(BA)에 응답하여 제1 내지 제k 블록 인에이블 신호들(EN1 내지 ENk) 중 선택된 블록에 해당되는 블록 인에이블 신호를 출력한다.
블록 선택부(160)는 글로벌 워드라인들(GWL)로부터 글로벌 동작전압들을 수신하고, 제1 내지 제k 블록 인에이블 신호들(EN1 내지 ENk)에 응답하여 동작하는 제1 내지 제k 블록 선택 회로들(BSC1 내지 BSCk)을 포함한다. 프로그램 및 독출 동작에서 제1 블록 인에이블 신호(BSC1)가 활성화된 경우를 예로 들면, 제1 블록 선택 회로(BSC1)는 글로벌 워드라인들(GWL)로부터 글로벌 동작전압들을 수신하고 제1 블록 선택 회로(BSC1)에 연결된 로컬 워드라인들(WL)에 로컬 동작전압들을 출력한다. 이때, 나머지 제2 내지 제k 블록 인에이블 신호들(EN2 내지 ENk)은 비활성화되어 있으므로 제2 내지 제k 블록 선택 회로들(BSC2 내지 BSCk)은 동작하지 않는다. 이로 인해, 제2 내지 제k 블록 선택 회로들(BSC2 내지 BSCk)에 각각 연결된 로컬 워드라인들(WL)은 플로팅된다.
상술한 제1 내지 제k 블록 선택 회로들(BSC1 내지 BSCk)은 서로 동일하게 구성되므로, 이 중에서 제1 블록 선택 회로(BSC1)를 예를 들어 구체적으로 설명하면 다음과 같다.
도 2는 도 1에 도시된 제1 블록 선택 회로를 설명하기 위한 블록도이다.
도 2를 참조하면, 제1 블록 선택 회로(BSC1)는 제1 블록 인에이블 신호(EN1)에 응답하여 고전압의 블록 선택 신호(HVOUT)를 생성하도록 구성된 고전압 스위치 회로(HVSW)와, 글로벌 워드라인들(GWL)로부터 글로벌 동작전압을 수신하고 고전압 스위치 회로(HVSW)로부터 생성된 고전압의 블록 선택 신호(HVOUT)에 응답하여 로컬 워드라인들(WL)에 로컬 동작전압을 출력하도록 구성된 블록 스위치 회로(BSW)를 포함한다.
도 3은 도 2에 도시된 고전압 스위치 회로의 제1 실시예를 설명하기 위한 회로도이다.
도 3을 참조하면, 제1 실시예에 따른 고전압 스위치 회로(HVSW)는 인에이블 신호 수신회로(310), 초기전압 전달회로(320), 클램프회로(330) 및 스위칭회로(340)를 포함한다.
인에이블 신호 수신회로(310)는 내부전압에 의해 동작하며, 제1 블록 인에이블 신호(EN1)를 수신하여 인에이블 반전신호(EN_B)를 출력하도록 구성된 인버터(IN)를 포함한다.
초기전압 전달회로(320)는 제1 블록 인에이블 신호(EN1)가 인가되는 노드와 메인노드(MND) 사이에 연결되어 메인노드(MND)에 초기 전압을 출력하도록 제1 스위치(NS1)로 구성된다. 특히, 제1 스위치(NS1)는 메인노드(MND)의 전압이 제1 블록 인에이블 신호(EN1)가 인가되는 노드로 역류되는 것을 방지하기 위하여 순방향 트랜지스터 또는 다이오드로 구현된다. 제1 스위치(NS1)의 게이트단은 제1 블록 인에이블 신호(EN1)가 인가되는 노드에 연결되도록 구현할 수 있다. 따라서, 제1 스위치(NS1)는 제1 블록 인에이블 신호(EN1)에 응답하여 턴온(turn on) 또는 턴오프(turn off)되는데, 턴온된 상태에서 메인노드(MND)의 전압이 기준전압 이상으로 상승되면 전류패스가 차단되므로 제1 스위치(NS1)는 턴온프된다.
클램프회로(330)는 펌핑전압(VPP)을 수신하고, 인에이블 반전신호(EN_B)에 응답하여 메인노드(MND)에 전압을 출력하며, 메인노드(MND)의 전압을 다시 피드백(feedback)하여 메인노드(MND)의 전압을 상승시킨다. 구체적으로 설명하면, 클램프회로(330)는 펌핑전압(VPP)이 인가되는 노드와 메인노드(MND) 사이에서 서로 직렬로 연결된 저전압 스위치(NNS) 및 전송 스위치(PS)를 포함한다. 저전압 스위치(NNS)는 음의 문턱전압을 갖는 스위치로써, 공핍형 NMOS 트랜지스터로 구현될 수 있다. 또한, 저전압 스위치(NNS)의 게이트단과 메인노드(MND)가 연결되어 메인노드(MND)의 전압이 피드백되므로, 메인노드(MND)에 인가된 전압이 상승할수록 저전압 스위치(NNS)의 출력전압도 상승한다. 전송 스위치(PS)는 인에이블 반전 신호(EN_B)에 응답하여 저전압 스위치(NNS)로부터 전달된 전압을 메인노드(MND)로 출력한다. 예를 들면, 전송 스위치(PS)는 PMOS 트랜지스터로 구현될 수 있다.
스위칭 회로(340)는 고전압(HVIN)을 수신하고 메인노드(MND)에 인가된 전압에 응답하여 고전압의 블록 선택 신호(HVOUT)를 출력한다. 예를 들면, 스위칭 회로(340)는 제2 스위치(NS2)를 포함할 수 있으며, 제2 스위치(NS2)는 고전압 NMOS 트랜지스터로 구현될 수 있다.
제1 실시예에 따른 고전압 스위치 회로(HVSW)의 동작은 다음과 같다.
고전압 스위치 회로(HVSW)의 메인노드(MND)는 고전압(HVIN) 및 펌핑전압(VPP)이 고전압 스위치 회로(HVSW)에 수신되더라도 제1 블록 인에이블 신호(EN1)가 인에이블 신호 수신회로(310)에 수신되기 전까지는 전송 스위치(PS)가 턴오프되어 있으므로 플로팅 상태로 유지된다. 메인노드(MND)가 플로팅되어 있더라도, 저전압 스위치(NNS)의 문턱전압이 낮기 때문에 저전압 스위치(NNS)를 통해 펌핑전압(VPP)이 인가되는 노드와 저전압 스위치(NNS)의 출력노드 사이에 전류패스가 형성된다. 따라서, 저전압 스위치(NNS)의 출력노드에는 양전압이 인가된다. 고전압 스위치 회로(HVSW)에 제1 블록 인에이블 신호(EN1)가 하이레벨로 인가되면, 인에이블 신호 수신회로(310)는 로우레벨의 인에이블 반전신호(EN_B)를 출력하고, 초기전압 전달회로(320)는 메인노드(MND)에 양전압을 출력한다. 로우레벨의 인에이블 반전신호(EN_B)가 출력되면 전송 스위치(PS)가 턴온되므로, 펌핑전압(VPP)이 인가되는 노드와 메인노드(MND)는 전기적으로 서로 연결된다. 고전압 스위치 회로(HVSW)의 동작 초기에는 메인노드(MND)의 전압이 높지 않으므로 고전압 스위치(NNS)의 출력전압 또한 높지 않으나, 메인노드(MND)의 전압이 상승할수록 저전압 스위치(NNS)의 출력전압 또한 상승한다. 이로 인해, 메인노드(MND)의 전압이 제2 스위치(N2)가 턴온될 수 있는 기준전압에 도달하면 스위칭 회로(340)는 고전압의 블록 선택 신호(HVOUT)를 출력한다.
제1 실시예에 따른 고전압 스위치 회로(HVSW)는 인에이블 신호 수신회로(310)가 내부전압에 의해 동작하기 때문에, 외부전압의 영향을 받지 않는다. 하지만, NMOS 트랜지스터로 구현된 제1 스위치(NS1)는 물리적 특성으로 인해 영향을 받을 수 있다. 예를 들면, 제1 스위치(NS1)의 온도가 낮아지면 제1 스위치(NS1)의 문턱전압이 상승될 수 있으며, 이로 인해 메인노드(MND)의 전압이 느리게 상승될 수 있다. 이로 인해, 고전압 스위치 회로(HVSW)의 동작 속도가 저하될 수 있다.
이를 해결하기 위하여, 제2 실시예에 따른 고전압 스위치 회로(HVSW)는 다음과 같다.
도 4는 도 2에 도시된 고전압 스위치 회로의 제2 실시예를 설명하기 위한 회로도이다.
도 4를 참조하면, 동작 속도를 개선하기 위하여 제2 실시예에서는 전압 조절기(460)가 추가되었다. 제2 실시예에 따른 고전압 스위치 회로(HVSW)를 구체적으로 설명하면 다음과 같다.
고전압 스위치 회로(HVSW)는 버퍼회로(410), 인에이블 신호 수신회로(420), 초기전압 전달회로(430), 클램프회로(440), 스위칭회로(450) 및 전압 조절기(460)를 포함한다.
버퍼회로(410)는 전압 조절기(460)가 제1 블록 인에이블 신호(EN1)에 응답하여 프리차지 전압(PRECH)을 출력하는데 걸리는 시간을 고려하여, 제1 블록 인에이블 신호(EN1)가 인에이블 신호 수신회로(420)에 인가되는 시간을 지연시키기 위하여 사용된다. 예를 들면, 버퍼회로(410)는 제1 및 제2 인터버들(IN1, IN2)을 포함할 수 있으며, 인버터들의 개수는 전압 조절기(460)의 구동 능력에 따라 변경될 수 있다. 예를 들면, 전압 조절기(460)가 프리차지 전압(PRECH)을 출력하는데 걸리는 시간이 오래 걸릴수록 버퍼회로(410)는 더 많은 개수의 인버터들을 포함할 수 있다. 다만, 버퍼회로(410)는 제1 블록 인에이블 신호(EN1)와 동일한 신호(EN_A)를 출력하도록 구성된다. 예를 들면, 제1 블록 인에이블 신호(EN1)가 하이레벨이면 버퍼회로(410)도 하이레벨의 신호(EN_A)를 출력하도록 한다.
인에이블 신호 수신회로(420)는 버퍼회로(410)로부터 출력된 신호(EN_A)를 반전시켜 인에이블 반전신호(EN_B)를 출력한다.
초기전압 전달회로(430)는 버퍼회로(410)의 출력노드와 메인노드(MND) 사이에 연결되어 메인노드(MND)의 초기 전압을 출력하도록 구성된 제1 스위치(NS1)를 포함한다. 제1 스위치(NS1)는 NMOS 트랜지스터로 구현될 수 있다. 특히, 제1 스위치(NS1)는 버퍼회로(410)의 출력노드에 인가되는 신호와는 별개로 인가되는 프리차지 전압(PRECH)에 응답하여 동작한다. 프리차지 전압(PRECH)은 전압 조절기(460)로부터 출력되는데, 하이레벨의 제1 블록 인에이블 신호(EN1)에 해당되는 양전압보다 높은 전압을 갖는다. 따라서, 제1 스위치(NS1)의 온도가 낮아져서 문턱전압이 높이지더라도, 프리차지 전압(PRECH)에 의해 제1 스위치(NS1)는 빠르게 턴온될 수 있다.
전압 조절기(460)는 제1 블록 인에이블 신호(EN1)를 수신하여 프리차지 전압(PRECH)을 출력한다. 특히, 전압 조절기(460)는 제1 블록 인에이블 신호(EN1)에 해당되는 양전압보다 높은 전압을 전압으로 출력된다. 또한, 전압 조절기(460)는 내부입력전압을 전압원으로 하여 동작할 수 있다.
클램프회로(440)는 펌핑전압(VPP)을 수신하고, 인에이블 반전신호(EN_B)에 응답하여 메인노드(MND)에 전압을 출력하며, 메인노드(MND)의 전압을 다시 피드백(feedback)하여 메인노드(MND)의 전압을 상승시킨다. 구체적으로 설명하면, 클램프회로(440)는 펌핑전압(VPP)이 인가되는 노드와 메인노드(MND) 사이에서 서로 직렬로 연결된 저전압 스위치(NNS) 및 전송 스위치(PS)를 포함한다. 저전압 스위치(NNS)는 음의 문턱전압을 갖는 스위치로써, 공핍형 NMOS 트랜지스터로 구현될 수 있다. 또한, 저전압 스위치(NNS)의 게이트단과 메인노드(MND)가 연결되어 메인노드(MND)의 전압이 피드백되므로, 메인노드(MND)에 인가된 전압이 상승할수록 저전압 스위치(NNS)의 출력전압도 상승한다. 전송 스위치(PS)는 인에이블 반전 신호(EN_B)에 응답하여 저전압 스위치(NNS)로부터 전달된 전압을 메인노드(MND)로 출력한다. 예를 들면, 전송 스위치(PS)는 PMOS 트랜지스터로 구현될 수 있다.
스위칭 회로(450)는 고전압(HVIN)을 수신하고 메인노드(MND)에 인가된 전압에 응답하여 고전압의 블록 선택 신호(HVOUT)를 출력한다. 예를 들면, 스위칭 회로(450)는 제2 스위치(NS2)를 포함할 수 있으며, 제2 스위치(NS2)는 고전압 NMOS 트랜지스터로 구현될 수 있다.
제2 실시예에 따른 고전압 스위치 회로(HVSW)의 동작은 다음과 같다.
고전압 스위치 회로(HVSW)의 메인노드(MND)는 고전압(HVIN) 및 펌핑전압(VPP)이 고전압 스위치 회로(HVSW)에 수신되더라도 제1 블록 인에이블 신호(EN1)가 버퍼회로(410)에 수신되기 전까지는 전송 스위치(PS)가 턴오프되어 있으므로 플로팅 상태로 유지된다. 메인노드(MND)가 플로팅되어 있더라도, 저전압 스위치(NNS)의 문턱전압이 낮기 때문에 저전압 스위치(NNS)를 통해 펌핑전압(VPP)이 인가되는 노드와 저전압 스위치(NNS)의 출력노드 사이에 전류패스가 형성된다. 따라서, 저전압 스위치(NNS)의 출력노드에는 양전압이 인가된다. 고전압 스위치 회로(HVSW)에 하이레벨의 제1 블록 인에이블 신호(EN1)가 인가되면, 전압 조절기(460)는 제1 블록 인에이블 신호(EN1)에 해당되는 양전압보다 높은 프리차지 전압(PRECH)을 출력한다. 전압 조절기(460)에서 출력된 프리차지 전압(PRECH)은 제1 스위치(NS1)의 게이트단에 인가되어 메인노드(MND)의 전위가 상승한다. 로우레벨의 인에이블 반전신호(EN_B)가 출력되면 전송 스위치(PS)가 턴온되므로, 펌핑전압(VPP)이 인가되는 노드와 메인노드(MND)는 전기적으로 서로 연결된다. 고전압 스위치 회로(HVSW)의 동작 초기에는 메인노드(MND)의 전압이 높지 않으므로 고전압 스위치(NNS)의 출력전압 또한 높지 않으나, 메인노드(MND)의 전압이 상승할수록 저전압 스위치(NNS)의 출력전압 또한 상승한다. 이로 인해, 메인노드(MND)의 전압이 제2 스위치(N2)가 턴온될 수 있는 기준전압에 도달하면 스위칭 회로(450)는 고전압의 블록 선택 신호(HVOUT)를 출력한다.
제2 실시예에 따른 고전압 스위치 회로(HVSW)는 전압 조절기(460)로부터 출력되는 프리차지 전압(PRECH)에 의해 제1 스위치(N1)를 빠르게 턴온시킬 수 있으므로, 고전압 스위치 회로(HVSW)의 동작 속도를 개선할 수 있다. 하지만, 메인노드(MND)의 전압이 상승하여 버퍼회로(410)의 출력 신호(EN_A)에 해당하는 양전압보다 높아지면 버퍼회로(410)의 출력노드로 누설전류가 발생할 수 있다.
이를 해결하기 위하여, 제3 실시예에 따른 고전압 스위치 회로(HVSW)는 다음과 같다.
도 5는 도 2에 도시된 고전압 스위치 회로의 제3 실시예를 설명하기 위한 회로도이다.
도 5를 참조하면, 동작속도 개선 및 누설전류 발생을 방지하기 위하여, 제3 실시예에서는 전압 조절기(550)가 추가되고 초기전압 전달회로(520)를 다이오드 형태로 구성하였다. 제3 실시예에 따른 고전압 스위치 회로(HVSW)를 구체적으로 설명하면 다음과 같다.
고전압 스위치 회로(HVSW)는 인에이블 신호 수신회로(510), 초기전압 전달회로(520), 클램프회로(530), 스위칭회로(540) 및 전압 조절기(550)를 포함한다.
인에이블 신호 수신회로(510)는 제1 블록 인에이블 신호(EN1)를 반전시켜 인에이블 반전신호(EN_B)를 출력한다. 인에이블 신호 수신회로(510)는 전압 조절기(550)가 제1 블록 인에이블 신호(EN1)에 응답하여 프리차지 전압을 출력하는데 걸리는 시간을 고려하여, 인에이블 반전신호(EN_B)가 출력되는 시간을 지연시키기 위하여 다수의 인터버들을 포함한다. 인에이블 신호 수신회로(510)는 제1 내지 제3 인터버들(IN1 내지 IN3)을 포함할 수 있으며, 인버터들의 개수는 전압 조절기(550)의 구동 능력에 따라 변경될 수 있다. 예를 들면, 전압 조절기(550)가 프리차지 전압(PRECH)을 출력하는데 걸리는 시간이 오래 걸릴수록 인에이블 신호 수신회로(510)는 더 많은 개수의 인버터들을 포함할 수 있다. 다만, 인에이블 신호 수신회로(510)는 제1 블록 인에이블 신호(EN1)가 반전된 인에이블 반전신호(EN_B)를 출력하도록 구성된다. 예를 들면, 제1 블록 인에이블 신호(EN1)가 하이레벨이면 인에이블 신호 수신회로(510)는 로우레벨의 인에이블 반전신호(EN_B)를 출력하도록 한다.
초기전압 전달회로(520)는 인에이블 신호 수신회로(510)와 분리되며, 입력노드를 통해 전압 조절기(550)에서 출력되는 프리차지 전압((PRECH)을 수신하고 메인노드(MND)의 초기 전압을 출력하도록 구성된 제1 스위치(NS1)를 포함한다. 제1 스위치(NS1)는 NMOS 트랜지스터로 구현될 수 있다. 특히, 제1 스위치(NS1)는 메인노드(MND)의 전압이 상승하여 초기전압 전달회로(520)의 입력노드로 역류하는 것을 방지하기 위하여 순방향 트랜지스터 또는 다이오드로 구성된다. 예를 들면, 제1 스위치(NS1)의 게이트단은 프리차지 전압(PRECH)이 인가되는 입력노드에 연결되도록 구현할 수 있다. 따라서, 제1 스위치(NS1)는 프리차지 신호(PRECH)에 응답하여 턴온(turn on) 또는 턴오프(turn off)되는데, 메인노드(MND)의 전압이 프리차지 전압(PRECH)보다 높아지면 턴오프되므로 초기전압 전달회로(520)의 입력노드와 메인노드(MND) 사이의 전류패스가 차단되어 누설전류의 발생을 방지할 수 있다.
또한, 제1 스위치(NS1)는 인에이블 신호 수신회로(510)와 별개로 인가되는 프리차지 프리차지 전압(PRECH)에 응답하여 동작하므로, 제1 스위치(NS1)의 온도가 낮아져서 문턱전압이 높아지더라도 빠르게 턴온될 수 있다.
전압 조절기(550)는 제1 블록 인에이블 신호(EN1)와 내부전압(VDC)에 응답하여 프리차지 전압(PRECH)과 내부 입력전압(VCCE)을 출력한다. 예를 들면, 프리차지 전압(PRECH)은 제1 블록 인에이블 신호(EN1)에 해당되는 양전압보다 높은 전압으로 출력된다.
클램프회로(530)는 펌핑전압(VPP)을 수신하고, 인에이블 반전신호(EN_B)에 응답하여 메인노드(MND)에 전압을 출력하며, 메인노드(MND)의 전압을 다시 피드백(feedback)하여 메인노드(MND)의 전압을 상승시킨다. 구체적으로 설명하면, 클램프회로(440)는 펌핑전압(VPP)이 인가되는 노드와 메인노드(MND) 사이에서 서로 직렬로 연결된 저전압 스위치(NNS) 및 전송 스위치(PS)를 포함한다. 저전압 스위치(NNS)는 음의 문턱전압을 갖는 스위치로써, 공핍형 NMOS 트랜지스터로 구현될 수 있다. 또한, 저전압 스위치(NNS)의 게이트단과 메인노드(MND)가 연결되어 메인노드(MND)의 전압이 피드백되므로, 메인노드(MND)에 인가된 전압이 상승할수록 저전압 스위치(NNS)의 출력전압도 상승한다. 전송 스위치(PS)는 인에이블 반전 신호(EN_B)에 응답하여 저전압 스위치(NNS)로부터 전달된 전압을 메인노드(MND)로 출력한다. 예를 들면, 전송 스위치(PS)는 PMOS 트랜지스터로 구현될 수 있다.
스위칭 회로(540)는 고전압(HVIN)을 수신하고 메인노드(MND)에 인가된 전압에 응답하여 고전압의 블록 선택 신호(HVOUT)를 출력한다. 예를 들면, 스위칭 회로(540)는 제2 스위치(NS2)를 포함할 수 있으며, 제2 스위치(NS2)는 고전압 NMOS 트랜지스터로 구현될 수 있다.
제3 실시예에 따른 고전압 스위치 회로(HVSW)의 동작은 다음과 같다.
고전압 스위치 회로(HVSW)의 메인노드(MND)는 고전압(HVIN) 및 펌핑전압(VPP)이 수신되더라도 제1 블록 인에이블 신호(EN1)가 수신되기 전까지는 전송 스위치(PS)가 턴오프되어 있으므로 플로팅 상태로 유지된다. 메인노드(MND)가 플로팅되어 있더라도, 저전압 스위치(NNS)의 문턱전압이 낮기 때문에 저전압 스위치(NNS)를 통해 펌핑전압(VPP)이 인가되는 노드와 저전압 스위치(NNS)의 출력노드 사이에 전류패스가 형성된다. 따라서, 저전압 스위치(NNS)의 출력노드에는 양전압이 인가된다. 고전압 스위치 회로(HVSW)에 하이레벨의 제1 블록 인에이블 신호(EN1)가 인가되면, 전압 조절기(550)는 제1 블록 인에이블 신호(EN1)에 해당되는 양전압보다 높은 프리차지 전압(PRECH)을 출력한다. 전압 조절기(460)에서 출력된 프리차지 전압(PRECH)이 제1 스위치(NS1)의 입력노드 및 게이트단에 인가되면 제1 스위치(NS1)가 턴온되므로 메인노드(MND)의 전위가 상승한다. 로우레벨의 인에이블 반전신호(EN_B)가 출력되면 전송 스위치(PS)가 턴온되므로, 펌핑전압(VPP)이 인가되는 노드와 메인노드(MND)는 전기적으로 서로 연결된다. 고전압 스위치 회로(HVSW)의 동작 초기에는 메인노드(MND)의 전압이 높지 않으므로 저전압 스위치(NNS)의 출력전압 또한 높지 않으나, 메인노드(MND)의 전압이 상승할수록 저전압 스위치(NNS)의 출력전압 또한 상승한다. 이로 인해, 메인노드(MND)의 전압이 제2 스위치(N2)가 턴온될 수 있는 기준전압에 도달하면 스위칭 회로(540)는 고전압의 블록 선택 신호(HVOUT)를 출력한다.
제3 실시예에 따른 고전압 스위치 회로(HVSW)는 전압 조절기(550)로부터 출력되는 프리차지 전압(PRECH)에 의해 제1 스위치(N1)를 빠르게 턴온시킬 수 있으므로, 고전압 스위치 회로(HVSW)의 동작 속도를 개선할 수 있다. 또한, 제3 실시예에 따른 고전압 스위치 회로(HVSW)는 초기전압 전달회로(520)의 입력노드를 인에이블 신호 수신회로(510)와 분리시키고, 전압 조절기(550)의 출력노드에 연결함으로써 누설전류 발생을 방지할 수 있다.
도 6은 본 발명에 따른 효과를 설명하기 위한 그래프이다.
도 6을 참조하면, 상부의 그래프는 상술한 제2 실시예와 제3 실시예에 포함된 제1 스위치들(NS1)의 동작을 테스트한 결과에 대한 그래프이다. 그래프를 통해, 제2 실시예와 제3 실시예의 제1 스위치(NS1)는 전압 조절기(460 및 550)로부터 출력된 프리차지 전압(PRECH)에 응답하여 동작하므로 동일한 시간에 턴온된다는 것을 알 수 있다.
하부의 그래프는 상술한 제2 실시예와 제3 실시예에 포함된 제1 스위치(NS1)의 입력노드의 누설전류를 테스트한 결과에 대한 그래프이다. 그래프를 참조하면, 제2 실시예에서는 제1 스위치(NS1)가 턴온되면 입력노드의 전류가 상승한 것으로 보아 누설전류가 발생하였다는 것을 알 수 있다. 하지만, 제3 실시예에서는 제1 스위치(NS1)가 턴온되더라도 입력노드의 전류는 일정하게 유지되고 있으므로 누설전류가 발생하지 않았다는 것을 알 수 있다.
따라서, 제3 실시예에 따른 고전압 스위치 회로(HVSW)는 동작속도를 개선하면서 누설전류 발생을 방지할 수 있으므로, 반도체 장치의 동작속도를 개선함과 동시에 반도체 장치의 신뢰도를 개선할 수 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시 예에서 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
110: 메모리 셀 어레이 120: 제어회로
13: 전압 생성 회로 140: 행디코더
150: 블록 디코더 160:블록 선택부
BSC1 내지 BSCk: 제1 내지 제k 블록 선택 회로
HVSW: 고전압 스위치 회로 BSW: 블록 스위치 회로
310, 420, 510: 인에이블 신호 수신회로
320, 430, 420: 초기전압 전달회로 410: 버퍼회로
330, 440, 530: 클램프 회로 340, 450, 540: 스위칭 회로
460, 550: 전압 조절기

Claims (18)

  1. 블록 인에이블 신호를 반전시켜 인에이블 반전신호를 출력하도록 구성된 인에이블 신호 수신회로;
    펌핑전압을 수신하고, 상기 인에이블 반전신호에 응답하여 메인노드의 전압을 상승시키도록 구성된 클램프 회로;
    상기 블록 인에이블 신호에 해당되는 전압보다 높은 프리차지 전압에 응답하여 상기 메인노드에 초기 전압을 출력하도록 구성된 순방향 트랜지스터를 포함하는 초기전압 전달회로; 및
    고전압을 수신하고, 상기 메인노드의 전압에 응답하여 고전압의 블록 선택 신호를 출력하도록 구성된 스위칭 회로를 포함하는 반도체 장치.
  2. 제1항에 있어서,
    상기 인에이블 신호 수신회로는 다수의 인버터들을 포함하는 반도체 장치.
  3. 제1항에 있어서, 상기 클램프 회로는,
    상기 펌핑전압을 수신하고, 상기 메인노드에 인가되는 전압에 응답하여 가변되는 출력전압을 출력하도록 구성된 저전압 스위치; 및
    상기 인에이블 반전신호에 응답하여 상기 저전압 스위치로부터 출력된 전압을 상기 메인노드에 출력하도록 구성된 전송 스위치를 포함하는 반도체 장치.
  4. 제3항에 있어서,
    상기 저전압 스위치는 상기 메인노드에 인가되는 전압에 비례하는 상기 출력전압를 출력하도록 구성된 반도체 장치.
  5. 제3항에 있어서,
    상기 저전압 스위치는 음의 문턱전압을 갖는 공핍형 NMOS 트랜지스터로 구현되는 반도체 장치.
  6. 제1항에 있어서,
    상기 순방향 트랜지스터의 입력노드는 상기 인에이블 신호 수신회로와 분리된 반도체 장치.
  7. 제6항에 있어서,
    상기 순방향 트랜지스터의 상기 입력노드에는 상기 프리차지 전압이 인가되는 반도체 장치.
  8. 제1항에 있어서,
    상기 블록 인에이블 신호에 응답하여 상기 프리차지 전압을 출력하도록 구성된 전압 조절기를 더 포함하는 반도체 장치.
  9. 제8항에 있어서,
    상기 전압 조절기는 내부전압을 전압원으로 사용하는 반도체 장치.
  10. 제1항에 있어서,
    상기 스위칭 회로는 고전압 NMOS 트랜지스터로 구현되는 반도체 장치.
  11. 블록 인에이블 신호를 반전시켜 인에이블 반전신호를 출력하도록 구성된 인에이블 신호 수신회로;
    펌핑전압을 수신하고, 상기 인에이블 반전신호에 응답하여 메인노드의 전압을 상승시키도록 구성된 클램프 회로;
    상기 블록 인에이블 신호를 수신하여 프리차지 전압을 출력하도록 구성된 전압 조절기;
    상기 프리차지 전압에 응답하여 상기 메인노드에 초기 전압을 출력하도록 구성된 초기전압 전달회로; 및
    고전압을 수신하고, 상기 메인노드의 전압에 응답하여 고전압의 블록 선택 신호를 출력하도록 구성된 스위칭 회로를 포함하는 반도체 장치.
  12. 제11항에 있어서,
    상기 프리차지 전압은 상기 블록 인에이블 신호에 해당되는 전압보다 높은 반도체 장치.
  13. 제11항에 있어서,
    상기 초기전압 전달회로는 상기 프리차지 전압이 인가되는 노드로부터 상기 메인노드로 전압을 전달하도록 구성된 순방향 트랜지스터를 포함하는 반도체 장치.
  14. 블록 인에이블 신호에 응답하여 메인노드의 전압을 상승시키고, 상기 상승된 메인노드의 전압에 따라 블록 선택 신호를 출력하도록 구성된 고전압 스위치 회로; 및
    상기 블록 선택 신호에 응답하여 글로벌 워드라인들에 인가된 동작전압들을 로컬 워드라인들에 전달하도록 구성된 블록 스위치 회로를 포함하며,
    상기 고전압 스위치 회로는,
    상기 메인노드에 초기 전압을 전달하도록 구성된 순방향 트랜지스터를 포함하는 반도체 장치.
  15. 제14항에 있어서, 상기 고전압 스위치 회로는,
    상기 블록 인에이블 신호를 반전시켜 인에이블 반전신호를 출력하도록 구성된 인에이블 신호 수신회로;
    펌핑전압을 수신하고, 상기 인에이블 반전신호에 응답하여 상기 메인노드의 전압을 상승시키도록 구성된 클램프 회로;
    상기 블록 인에이블 신호에 해당되는 전압보다 높은 프리차지 전압에 응답하여 상기 메인노드에 초기 전압을 출력하도록 구성된 순방향 트랜지스터; 및
    고전압을 수신하고, 상기 메인노드의 전압에 응답하여 고전압의 블록 선택 신호를 출력하도록 구성된 스위칭 회로를 포함하는 반도체 장치.
  16. 제15항에 있어서,
    상기 순방향 트랜지스터의 입력노드와 게이트단에는 상기 프리차지 전압이 인가되는 반도체 장치.
  17. 제15항에 있어서,
    상기 블록 인에이블 신호에 응답하여 상기 프리차지 전압을 출력하도록 구성된 전압 조절기를 더 포함하는 반도체 장치.
  18. 제17항에 있어서,
    상기 전압 조절기는 내부전압을 전압원으로 사용하는 반도체 장치.
KR1020120148376A 2012-12-18 2012-12-18 반도체 장치 KR102030069B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120148376A KR102030069B1 (ko) 2012-12-18 2012-12-18 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120148376A KR102030069B1 (ko) 2012-12-18 2012-12-18 반도체 장치

Publications (2)

Publication Number Publication Date
KR20140078985A true KR20140078985A (ko) 2014-06-26
KR102030069B1 KR102030069B1 (ko) 2019-10-08

Family

ID=51130317

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120148376A KR102030069B1 (ko) 2012-12-18 2012-12-18 반도체 장치

Country Status (1)

Country Link
KR (1) KR102030069B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170127894A (ko) * 2016-05-13 2017-11-22 에스케이하이닉스 주식회사 블록 디코더 및 이를 포함하는 반도체 메모리 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110079504A (ko) * 2009-12-31 2011-07-07 주식회사 하이닉스반도체 반도체 장치의 고전압 스위치 회로
KR20110078746A (ko) * 2009-12-31 2011-07-07 주식회사 하이닉스반도체 반도체 메모리 장치의 블럭 디코더
KR20120005815A (ko) * 2010-07-09 2012-01-17 주식회사 하이닉스반도체 전압 스위치 회로 및 이를 이용한 불휘발성 메모리 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110079504A (ko) * 2009-12-31 2011-07-07 주식회사 하이닉스반도체 반도체 장치의 고전압 스위치 회로
KR20110078746A (ko) * 2009-12-31 2011-07-07 주식회사 하이닉스반도체 반도체 메모리 장치의 블럭 디코더
KR20120005815A (ko) * 2010-07-09 2012-01-17 주식회사 하이닉스반도체 전압 스위치 회로 및 이를 이용한 불휘발성 메모리 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170127894A (ko) * 2016-05-13 2017-11-22 에스케이하이닉스 주식회사 블록 디코더 및 이를 포함하는 반도체 메모리 장치

Also Published As

Publication number Publication date
KR102030069B1 (ko) 2019-10-08

Similar Documents

Publication Publication Date Title
KR100801059B1 (ko) 누설 전류를 감소시키기 위한 반도체 메모리 장치의드라이버 회로
US8446784B2 (en) Level shifting circuit
KR100644224B1 (ko) 누설전류를 감소시키는 레벨 쉬프트 및 이를 포함하는불휘발성 반도체 메모리 장치의 블락 드라이버
US7990788B2 (en) Refresh characteristic testing circuit and method for testing refresh using the same
KR100609576B1 (ko) 플래쉬 메모리 소자의 블럭 스위치
US9928901B2 (en) SRAM with first and second precharge circuits
JP6424448B2 (ja) 半導体記憶装置
WO2015037088A1 (ja) 半導体記憶装置およびメモリシステム
KR20190003347A (ko) 구성가능형 메모리 저장 시스템
US9219482B2 (en) High voltage switch circuit and nonvolatile memory including the same
JP2019102962A (ja) 駆動回路、それを備えた半導体装置、及び、駆動回路の制御方法
KR20010088007A (ko) 바이어스 라인이 분리된 비휘발성 메모리 장치의 워드라인 드라이버 및 워드 라인 드라이빙 방법
US9293181B2 (en) Block selection circuit and semiconductor device having the same
US20100329047A1 (en) Nonvolatile memory device
US9589610B1 (en) Memory circuit including pre-charging unit, sensing unit, and sink unit and method for operating same
KR101604933B1 (ko) 교차점 어레이에서의 커플링 커패시터를 통한 타일 레벨 스냅백 검출
KR20100013960A (ko) 플래시 소자의 소거 동작 방법
KR102030069B1 (ko) 반도체 장치
CN110648697B (zh) 选择电路、用于存储器存储系统的防闩锁电路及方法
US8077523B2 (en) Semiconductor memory device with a stacked gate including a charge storage layer and a control gate and method of controlling the same
KR101201606B1 (ko) 반도체 장치의 고전압 스위치 회로
KR20150073487A (ko) 반도체 메모리 장치
CN110827876B (zh) 用于解码用于存取操作的存储器存取地址的设备和方法
CN110660443B (zh) 辅助电路、存储器系统及将读辅助给多存储器单元的方法
KR100769808B1 (ko) 워드라인 블럭 스위치를 구비한 플래시 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant