KR20140073469A - 반도체 발광소자 - Google Patents

반도체 발광소자 Download PDF

Info

Publication number
KR20140073469A
KR20140073469A KR1020140052198A KR20140052198A KR20140073469A KR 20140073469 A KR20140073469 A KR 20140073469A KR 1020140052198 A KR1020140052198 A KR 1020140052198A KR 20140052198 A KR20140052198 A KR 20140052198A KR 20140073469 A KR20140073469 A KR 20140073469A
Authority
KR
South Korea
Prior art keywords
light emitting
emitting portion
semiconductor layer
substrate
connection electrode
Prior art date
Application number
KR1020140052198A
Other languages
English (en)
Inventor
전수근
김태현
Original Assignee
주식회사 세미콘라이트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 세미콘라이트 filed Critical 주식회사 세미콘라이트
Priority to KR1020140052198A priority Critical patent/KR20140073469A/ko
Publication of KR20140073469A publication Critical patent/KR20140073469A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Abstract

본 개시는 각각이 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 가지는 제1 발광부 및 제2 발광부; 제1 발광부와 제2 발광부가 마주하는 부분에서 제1 발광부와 제2 발광부를 분리하는 분리 통로; 제1 발광부 및 제2 발광부가 성장되는 기판;으로서, 기판이 노출되어 분리 통로가 형성되며, 분리 통로를 제외한 영역이 제1 발광부 및 제2 발광부에 의해 덮여 있는 기판; 그리고, 분리 통로를 가로질러서 제1 발광부와 제2 발광부를 전기적으로 연결하는 연결 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자에 관한 것이다.

Description

반도체 발광소자{SEMICONDUCTOR LIGHT EMITTING DEVICE}
본 개시는 전체적으로 반도체 발광소자에 관한 것으로, 특히 광 효율이 향상된 반도체 발광소자에 관한 것이다.
여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).
도 1은 종래의 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면이다. 3족 질화물 반도체 발광소자는 기판(10; 예; 사파이어 기판), 기판(10) 위에 성장되는 버퍼층(20), 버퍼층(20) 위에 성장되는 n형 3족 질화물 반도체층(30), n형 3족 질화물 반도체층(30) 위에 성장되는 활성층(40), 활성층(40) 위에 성장되는 p형 3족 질화물 반도체층(50), p형 3족 질화물 반도체층(50) 위에 형성되는 전류확산 전도막(60), 전류확산 전도막(60) 위에 형성되는 p측 본딩 패드(70), p형 3족 질화물 반도체층(50)과 활성층(40)이 메사 식각되어 노출된 n형 3족 질화물 반도체층(30) 위에 형성되는 n측 본딩 패드(80), 그리고 보호막(90)을 포함한다.
버퍼층(20)은 기판(10)과 n형 3족 질화물 반도체층(30) 사이의 격자상수 및 열팽창계수의 차이를 극복하기 위한 것이며, 미국특허 제5,122,845호에는 사파이어 기판 위에 380℃에서 800℃의 온도에서 100Å에서 500Å의 두께를 가지는 AlN 버퍼층을 성장시키는 기술이 기재되어 있으며, 미국특허 제5,290,393호에는 사파이어 기판 위에 200℃에서 900℃의 온도에서 10Å에서 5000Å의 두께를 가지는 Al(x)Ga(1-x)N (0≤x<1) 버퍼층을 성장시키는 기술이 기재되어 있고, 미국공개특허공보 제2006/154454호에는 600℃에서 990℃의 온도에서 SiC 버퍼층(씨앗층)을 성장시킨 다음 그 위에 In(x)Ga(1-x)N (0<x≤1) 층을 성장시키는 기술이 기재되어 있다. 바람직하게는 n형 3족 질화물 반도체층(30)의 성장에 앞서 도핑되지 않는 GaN층이 성장되며, 이는 버퍼층(20)의 일부로 보아도 좋고, n형 3족 질화물 반도체층(30)의 일부로 보아도 좋다.
전류확산 전도막(60)은 p형 3족 질화물 반도체층(50) 전체로 전류가 잘 공급되도록 하기 위해 구비된다. 전류확산 전도막(60)은 p형 3족 질화물 반도체층(50)의 거의 전면에 걸쳐서 형성되며, 예를 들어, ITO, ZnO 또는 Ni 및 Au를 사용하여 투광성 전도막으로 형성되거나, Ag를 사용하여 반사형 전도막으로 형성될 수 있다.
p측 본딩 패드(70)와 n측 본딩 패드(80)는 전류의 공급과 외부로의 와이어 본딩을 위한 메탈 전극으로서, 예를 들어, 니켈, 금, 은, 크롬, 티타늄, 백금, 팔라듐, 로듐, 이리듐, 알루미늄, 주석, 인듐, 탄탈륨, 구리, 코발트, 철, 루테늄, 지르코늄, 텅스텐, 몰리브덴으로 이루어진 군으로부터 선택된 어느 하나 또는 이들의 조합을 사용하여 형성될 수 있다.
보호막(90)은 이산화규소와 같은 물질로 형성되며, 생략될 수도 있다.
도 2는 종래의 단일 기판과 직렬연결된 복수의 발광부를 포함하는 반도체 발광소자의 일 예를 나타내는 도면이다.
여러 가지 장점 때문에, 도 2에 도시된 것과 같이, 단일 기판 위에 복수의 발광부(A, B)가 직렬로 연결된 반도체 발광소자가 사용된다. 예를 들어, 단일 기판 위에 복수의 발광부(A, B)를 직렬연결하면 외부 회로와의 연결을 위한 와이어의 개수가 감소하며, 따라서 와이어로 인한 광흡수 손실이 감소된다. 또한, 직렬연결된 발광부(A, B) 전체의 동작전압이 상승하기 때문에 전원 공급 회로가 보다 단순화될 수 있다. 더불어, 개별적인 반도체 발광소자를 직렬로 연결하는 것과 비교했을 때, 점유하는 면적이 작아 설치 밀도를 향상시킬 수 있고, 따라서 반도체 발광소자를 포함하는 조명 장치 등을 구성할 때 소형화가 가능하다.
종래의 복수의 발광부를 포함하는 반도체 발광소자는, 도 2에 도시된 것과 같이, 예를 들어, 기판(10) 위에 성장되는 n형 3족 질화물 반도체층(30), n형 3족 질화물 반도체층(30) 위에 성장되는 활성층(40) 및 활성층(40) 위에 성장되는 p형 3족 질화물 반도체층(50)을 포함하는, 복수의 반도체층을 기판(10)이 노출될 때까지 식각하는 방식으로 수행되어, 전기적 절연과 형상적 분리를 달성하는 분리(isolation) 공정을 통해 형성될 수 있다. 분리된 복수의 발광부(A, B)는 이웃한 2개의 발광부(A, B) 중 하나의 p측 전극(70)과 다른 하나의 n측 전극(80)을 연결하는 형태로 증착되는 연결 전극(75)을 통해 직렬로 연결될 수 있다.
분리 공정 도중에 발광부(A)와 발광부(B) 사이의 영역(15)뿐만 아니라, 복수의 발광부(A,B) 둘레의 영역(17) 또한 식각되어 기판(10)이 노출된다. 이는 기판(10) 위에서 복수의 발광부(A,B)에 의해 덮여 있는 면적이 감소한다는 것을 의미하며, 결과적으로 빛을 발생시키는 활성층(40)의 면적이 감소하여 휘도가 감소하는 문제가 있다.
또한, 복수의 발광부(A,B)는 각각 p형 3족 질화물 반도체층(50) 및 활성층(40)의 일부를 제거하여 노출시킨 n형 3족 질화물 반도체층(30) 위의 n-접촉영역(35)을 구비한다. 그러나, n-접촉영역(35)을 형성하기 위한 식각 공정 도중에, n측 전극(80)을 놓기 위한 n-접촉영역(35) 뿐만 아니라 복수의 발광부(A,B) 둘레를 따라 p형 3족 질화물 반도체층(50) 및 활성층(40)이 또한 제거되어, n형 3족 질화물 반도체층(30)의 가장자리 영역(37)이 또한 노출된다. 이는 빛이 발생하는 활성층(40)의 면적을 감소시키며, 따라서 휘도가 감소하는 문제가 있다.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.
여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).
본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 각각이 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 가지는 제1 발광부 및 제2 발광부; 제1 발광부와 제2 발광부가 마주하는 부분에서 제1 발광부와 제2 발광부를 분리하는 분리 통로; 제1 발광부 및 제2 발광부가 성장되는 기판;으로서, 기판이 노출되어 분리 통로가 형성되며, 분리 통로를 제외한 영역이 제1 발광부 및 제2 발광부에 의해 덮여 있는 기판; 그리고, 분리 통로를 가로질러서 제1 발광부와 제2 발광부를 전기적으로 연결하는 연결 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자가 제공된다.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.
도 1은 종래의 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면,
도 2는 종래의 단일 기판과 직렬연결된 복수의 발광부를 포함하는 반도체 발광소자의 일 예를 나타내는 도면,
도 3은 본 개시에 따른 반도체 발광소자의 일 예를 나타내는 도면,
도 4는 도 3에 도시된 반도체 발광소자를 A-A 선을 따라 절단한 단면을 나타내는 도면,
도 5는 본 개시에 따른 반도체 발광소자의 다른 예를 나타내는 도면,
도 6은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 7은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 8은 도 7에 도시된 반도체 발광소자를 B-B 선을 따라 절단한 단면을 나타내는 도면,
도 9는 도 7에 도시된 반도체 발광소자를 C-C 선을 따라 절단한 단면을 나타내는 도면,
도 10은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면이다.
이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)).
도 3은 본 개시에 따른 반도체 발광소자의 일 예를 나타내는 도면이고, 도 4는 도 3에 도시된 반도체 발광소자를 A-A 선을 따라 절단한 단면을 나타내는 도면이다.
반도체 발광소자(100)는 기판(110), 제1 발광부(103), 제2 발광부(105), 제1 발광부(103)와 제2 발광부(105)를 분리하는 분리 통로(101) 및 분리 통로(101)를 가로질러 제1 발광부(103)와 제2 발광부(105)를 연결하는 연결 전극(102)을 포함한다. 제1 발광부(103) 및 제2 발광부(105)는 각각 복수의 반도체층을 포함한다. 복수의 반도체층은 버퍼층(120), 제1 반도체층(130), 활성층(140) 및 제2 반도체층(150)을 포함한다.
기판(110) 위에 버퍼층(120), 제1 반도체층(130), 활성층(140) 및 제2 반도체층(150)을 포함하는 복수의 반도체층이 형성된다. 기판(110) 위에 에피성장되는 반도체층들은 주로 유기금속기상성장법(MOCVD)에 의해 성장되며, 필요에 따라서 각 층들은 다시 세부 층들을 포함할 수 있다.
이후, 전기적 절연을 위한 분리(isolation) 공정에서, 제1 발광부(103)와 제2 발광부(105)를 제외한 영역의 복수의 반도체층이 식각되어 제1 발광부(103) 및 제2 발광부(105)가 기판(110) 위에서 떨어져 형성된다. 좀 더 상세히 설명하면, 분리 공정에서 제1 발광부(103)와 제2 발광부(105)가 마주하는 부분에 제1 발광부(103)와 제2 발광부(105)를 분리하는 분리 통로(101)가 형성되며, 기판(110)은 분리 통로(101) 영역에서만 노출되고 분리 통로(101)를 제외한 영역은 모두 제1 발광부(103) 및 제2 발광부(105)에 의해 덮여 있도록 형성된다. 이와 같이, 분리 통로(101) 영역을 제외한 기판(110) 위의 모든 영역이 제1 발광부(103) 및 제2 발광부(105)에 의해 덮이게 된다는 것은, 각 발광부(103,105)의 상대적인 면적 증가와 더불어 각 발광부(103,105)에 포함되는 활성층(140)의 면적이 증가한다는 것을 의미하며, 따라서 광추출 효율이 향상되는 효과를 얻을 수 있다. 복수의 반도체층을 제거하는 방법으로 건식식각 방법, 예를 들어 ICP(Inductively Coupled Plasma)이 사용될 수 있다.
이하에서는 버퍼층(120), 제1 반도체층(130), 제2 반도체층(150) 및 활성층(140)이 III-V족 화합물 반도체로 형성된 경우로서, Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)으로 표현되는 3족 질화물 반도체로 형성된 경우를 예로 하여 설명한다.
제1 반도체층(130)은 제1 도전성을 가지며, 제2 반도체층(150)은 제1 도전성과 다른 제2 도전성을 갖도록 구비된다. 본 예에서는, 예를 들어, 제1 반도체층(130)은 n형 질화물 반도체층(130; 예를 들어, n형 GaN층)으로, 제2 반도체층(150)은 p형 질화물 반도체층(150; 예를 들어, p형 GaN층)으로 사용한다.
기판(110)은 동종기판으로 GaN계 기판, 이종 기판으로 사파이어 기판, SiC 기판 또는 Si 기판 등이 이용되지만, 3족 질화물 반도체층이 성장될 수 있는 기판이라면 어떠한 형태이어도 좋다.
버퍼층(120)은 기판(110)과 3족 질화물 반도체 사이의 격자상수 및 열팽창계수의 차이를 극복하기 위한 것이다. 버퍼층(120)은, 예를 들어, 상기 III-V족 화합물 반도체로 이루어지며, 저온 버퍼층 및 저온 버퍼층 위에 형성된 un-GaN층을 포함한다.
계속해서, 제1 발광부(103) 및 제2 발광부(105)의 p형 질화물 반도체층(150) 및 활성층(140)의 일부가 메사 식각되어, n형 질화물 반도체층(130)이 노출되도록 형성되는 전기적 연결을 위한 접촉영역(132, 134), 즉 n-접촉영역(132,134)이 형성된다. 좀 더 상세히 설명하면, 메사 식각 공정에서 n측 전극을 놓기 위한 n-접촉영역(132, 134)이 형성되며, n형 질화물 반도체층(130)은 n-접촉영역(132, 134)에서만 노출되고, n-접촉영역(132, 134)을 제외한 n형 질화물 반도체층(130)의 영역은 모두 활성층(140)과 p형 질화물 반도체층(150)에 의해 덮여 있게 된다. 이와 같이, n-접촉영역(132, 134)을 제외한 n형 질화물 반도체층(130) 위의 모든 영역이 활성층(140)과 p형 질화물 반도체층(150)에 의해 덮이게 된다는 것은, n-접촉영역(132, 134)을 형성하기 위한 메사 식각 공정에서 활성층(140)의 면적 감소가 최소화된다는 것을 의미하며, 따라서 광추출 효율이 향상되는 효과를 얻을 수 있다.
이어서, 스퍼터링(Sputtering)법, 전자빔 증작법(E-beam Evaporation), 열증착법(Thermal Evaporation) 등을 이용하여, 제1 발광부(103) 및 제2 발광부(105)의 p형 질화물 반도체층(150) 위에 전류확산 전도막(160)이 형성된다. 이와 다르게, 전류확산 전도막(160)을 형성한 후에 전술된 메사 식각 공정을 할 수도 있다. 전류확산 전도막(160)은 p형 질화물 반도체층(150)의 전체적인 전류밀도 균일성을 향상시켜 면발광이 되도록 한다. 전류확산 전도막(160)은 주로 ITO, ZnO 또는 Ni/Au로 형성된다.
이후, 분리 통로(101)에 인접한 제2 발광부(105)의 측면에 SiO2, SiN2, SiNOx 등을 사용하여 절연체(190)가 형성된다. 절연체(190)는 분리 통로(101) 영역의 기판(110) 및 제1 발광부(103)의 측면까지 연장되어 형성되어도 무방하다.
다음, 스퍼터링(Sputtering)법, 전자빔 증작법(Ebeam Evaporation), 열증착법(Thermal Evaporation) 등의 방법을 이용하여 전극이 형성된다.
n측 가지 전극(183)이 제1 발광부(103)의 n-접촉영역(132) 위에서 분리 통로(101) 측의 제1 발광부(103)의 측면 인근에서 뻗도록 형성되고, n측 패드 전극(180) 및 n측 가지 전극(185)이 제2 발광부(105)의 n-접촉영역(134)에 형성된다. p측 패드 전극(170) 및 p측 가지 전극(173)이 제1 발광부(103)의 전류확산 전도막(160) 위에 형성되고, p측 가지 전극(175)이 제2 발광부(105)의 전류확산 전도막(160) 위에서 분리 통로(101) 측의 제2 발광부(105)의 측면 인근에서 뻗도록 형성된다. 가지 전극 및 패드 전극의 형상 및 위치는 반도체 발광소자의 사이즈, 형상 등에 따라 변경되거나 삭제될 수 있다.
연결 전극(102)은 상기 전극들이 형성되는 공정에서 함께 형성된다. 연결 전극(102)은 제1 발광부(103)의 n형 질화물 반도체층(130)과 제2 발광부(105)의 p형 질화물 반도체층(150)을 전기적으로 연결한다. 따라서 제1 발광부(103)와 제2 발광부(105)는 연결 전극(102)에 의해 전기적으로 직렬연결된다. 연결 전극(102)은 제1 발광부(103)의 n-접촉영역(132)에서 n측 가지 전극(183)과 전기적으로 연결된다. 연결 전극(102)는 절연체(190) 위에서, 제1 발광부(103)의 측면, 분리 통로(101) 영역의 기판(110) 및 제1 발광부(105)의 측면을 따라, 제2 발광부(105)의 전류확산 전도막(160) 위로 연장되어 p측 가지 전극(175)과 전기적으로 연결된다.
도 5는 본 개시에 따른 반도체 발광소자의 다른 일 예를 나타내는 도면이다.
반도체 발광소자(200)에서, 제1 발광부(203) 및 제2 발광부(205)는 마주보는 2개의 장변(211,212,213,214) 및 2개의 단변(216,217,218,219)을 갖는 장방향 평면 형상을 구비하되, 각 발광부(203,205)의 일측 단변(217,218)이 분리 통로(201)와 접하도록 기판(210) 위에 배치된다. 이와 같이 배치됨에 따라, 기판(210)의 면적에 대한 분리 통로(201)의 면적 비율이 감소하며, 이는 곧 각 발광부(203,205)의 상대적인 면적 증가와 더불어 각 발광부(203,205)에 포함되는 활성층의 면적이 증가한다는 것을 의미함에 따라 광추출 효율이 향상되는 효과를 얻을 수 있다.
도 6은 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 나타내는 도면이다.
반도체 발광소자(300)는 제1 발광부(303) 및 제2 발광부(305)에 더하여 제3 발광부(307)를 포함하는 것을 제외하고는 도 3 및 도 4에서 설명된 반도체 발광소자(100)와 유사하다. 따라서 중복된 설명은 생략한다.
제3 발광부(307)가 구비됨에 따라, 제1 발광부(303)와 제3 발광부(307)를 연결하기 위한 연결전극(302) 및 제2 발광부(305)와 제3 발광부(307)를 연결하기 위한 연결전극(302)이 구비된다. 별도로 도시하지는 않지만, 동일한 방식으로 더 많은 수의 발광부를 구비한 반도체 발광소자를 구성하는 것도 가능하다.
도 7은 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 나타내는 도면이고, 도 8은 도 7에 도시된 반도체 발광소자를 B-B 선을 따라 절단한 단면을 나타내는 도면이며, 도 9는 도 7에 도시된 반도체 발광소자를 C-C 선을 따라 절단한 단면을 나타내는 도면이다.
반도체 발광소자(500)는 추가의 식각 공정에 의해, 분리 통로(501)를 사이에 두고 서로 대향하는 제1 발광부(503)의 측면 및 제2 발광부(505)의 측면에서, 연결 전극(502)에 의해 덮인 측면 부분이 기판(510)의 상면과 이루는 제1 사잇각(593)이 연결 전극(502)에 의해 덮이지 않은 측면 부분이 기판(510)의 상면과 이루는 제2 사잇각(595)보다 더 크게 형성되는 것을 제외하고는, 도 3 및 도 4에서 설명된 반도체 발광소자와 유사하다. 따라서 중복된 설명은 생략한다.
반도체 발광소자(500)에서, n-접촉영역(532,534)을 형성하기 위한 식각 공정 이후에 수행되는 추가의 식각 공정에 의해, 서로 대향하는 제1 발광부(503)의 측면 및 제2 발광부(505)의 측면에 연결 전극(502)이 위치하는 측면 부분이 형성된다. 연결 전극(502)이 위치하는 제1 발광부(503)의 측면 부분은 연결 전극(502)과 마주하는 제1 면(504)을 포함하고, 연결 전극(502)이 위치하는 제2 발광부(505)의 측면 부분은 연결 전극(502)과 마주하는 제2 면(506)을 포함한다.
예를 들어, 건식 식각 공정에 의해 제1 발광부(503)의 n-접촉영역(532)의 n형 질화물 반도체층(530)의 가장자리 일부 및 버퍼층(520)의 일부가 식각되어 제1 면(504)이 형성된다.
분리 통로(501) 영역의 노출된 기판(510)의 상면과 제1 면(504)은 제1 사잇각(593)을 이루며, 제1 사잇각(593)은 둔각으로 형성됨으로써 연결 전극(502)이 완만한 단차로 형성된다.
제2 발광부(505)의 측면에 형성되는 제2 면(506)은 적어도 n형 질화물 반도체층(530)에 형성되는 것이 바람직하며, 도 8에 도시된 예에서는 p형 질화물 반도체층(550), 활성층(540) 및 n형 질화물 반도체층(530) 및 버퍼층(520)에 형성된다. 제2 면(506) 역시 기판(510)의 상면과 제1 사잇각(593)을 이루도록 형성됨으로써 연결 전극(502)이 완만한 단차로 형성된다.
추가의 식각 공정에 이어서, 스퍼터링(Sputtering)법, 전자빔 증작법(E-beam Evaporation), 열증착법(Thermal Evaporation) 등을 이용하여, 제1 발광부(503) 및 제2 발광부(505)의 p형 질화물 반도체층(550) 위에 전류확산 전도막(560)이 형성된다. 이와 다르게, 전류확산 전도막(560)을 형성한 후에 전술된 메사 식각 공정을 할 수도 있다. 전류확산 전도막(560)은 p형 질화물 반도체층(550)의 전체적인 전류밀도 균일성을 향상시켜 면발광이 되도록 한다. 전류확산 전도막(560)은 주로 ITO, ZnO 또는 Ni/Au로 형성된다.
이후, 제2 발광부(505)의 제2 면(506)에 SiO2, SiN2, SiNOx, 폴리이미드 등을 사용하여 절연체(590)가 형성된다. 절연체(590)는 기판(510) 및 제1 발광부(503)의 제1 면(504)까지 연장되어 형성되어도 무방하다.
다음, 스퍼터링(Sputtering)법, 전자빔 증작법(Ebeam Evaporation), 열증착법(Thermal Evaporation) 등의 방법을 이용하여 전극이 형성된다.
n측 가지 전극(583)이 제1 발광부(503)의 n-접촉영역(532)에서 제1 면(504)의 인근에서 뻗도록 형성되고, n측 패드 전극(580) 및 n측 가지 전극(585)이 제2 발광부(505)의 n-접촉영역(534)에 형성된다. p측 패드 전극(570) 및 p측 가지 전극(573)이 제1 발광부(503)의 전류확산 전도막(560) 위에 형성되고, p측 가지 전극(575)이 제2 발광부(505)의 전류확산 전도막(560) 위에서 제2 면(506)의 인근에서 뻗도록 형성된다. 가지 전극 및 패드 전극의 형상 및 위치는 반도체 발광소자의 사이즈, 형상 등에 따라 변경되거나 삭제될 수 있다.
연결 전극(502)은 상기 전극들이 형성되는 공정에서 함께 형성된다. 연결 전극(502)은 제1 발광부(503)의 n형 질화물 반도체층(530)과 제2 발광부(505)의 p형 질화물 반도체층(550)을 전기적으로 연결한다. 따라서 제1 발광부(503)와 제2 발광부(505)는 연결 전극(502)에 의해 전기적으로 직렬연결된다. 연결 전극(502)은 제1 발광부(503)의 n-접촉영역(532)에서 n측 가지 전극(583)과 전기적으로 연결된다. 연결 전극(502)는 절연체(590) 위에서 제1 면(504), 기판(510) 및 제2 면(506)을 따라 제2 발광부(505)의 전류확산 전도막(560) 위로 연장되어 p측 가지 전극(575)과 전기적으로 연결된다.
도 8에 도시된 것과 같이, 연결 전극(502)은 기판(510)의 상면과 제1 사잇각(593)을 이루는 제1 면(504) 및 제2 면(506)을 따라 형성되므로 경사가 완만한 단차로 형성된다. 따라서 연결 전극(502)의 형성이 용이하고, 연결 전극(502)의 단락 등의 불량이 감소하여 전기적 연결의 신뢰성이 향상된다.
본 개시는 서로 대향하는 제1 발광부(503) 측면 및 제2 발광부(505)의 측면에 있어서, 연결 전극(502)에 의해 덮인 측면 부분과 기판(510)의 상면이 이루는 각도가 연결 전극(502)에 의해 덮이지 않은 측면과 기판(510)의 상면 부분이 이루는 각도와 다르게 형성된다. 연결 전극(502)에 의해 덮이지 않은 측면과 기판(510)의 상면 부분이 이루는 각도는 제1 사잇각(593)과 다르기만 하면 무방하며 특별한 제한이 없다.
본 예에서는 서로 대향하는 제1 발광부(503) 측면 및 제2 발광부(505)의 측면은 전술된 전기적 절연을 위한 분리 공정에서 형성되며, 전술된 추가의 식각 공정은 연결 전극(502)이 형성되는 부분만 수행된다. 따라서 제1 발광부(503) 측면 및 제2 발광부(505)의 측면은 각각 기판(510)의 상면과 제2 사잇각(595)을 이룬다. 제2 사잇각(595)은 제1 사잇각(593)보다 작으며 대략 직각이 된다. 또한, 제2 사잇각(595)은 거의 직각에 가까운 둔각 또는 예각으로서 제1 사잇각(593)보다 작은 각이 될 수 있다.
따라서 반도체 발광소자(500)는 연결 전극(502)이 위치하는 제1 면(504) 및 제2 면(506)을 제외한 제1 발광부(503) 측면 및 제2 발광부(505)의 측면에 광추출효율 향상을 위해 다양한 설계를 적용할 수 있는 장점이 있다.
도 10은 본 개시에 따른 반도체 발광소자의 다른 예를 나타내는 도면이다.
반도체 발광소자(600)는 제1 발광부(603)의 측면 및 제2 발광부(605)의 측면을 식각하여 제2 사잇각(695)이 예각으로 형성된 것과, 제2 발광부(605)의 측면 중 연결 전극(602)에 의해 덮힌 부분이 계단형으로 형성된 것을 제외하고는 도 7, 도 8 및 도 9에서 설명된 반도체 발광소자(500)와 유사하다. 따라서 중복된 설명은 생략한다.
메사 식각 공정에서 제2 발광부(605) 측면 중 연결 전극(602)이 위치하는 부분, 즉 제2 면(606)이 형성될 부분의 p형 질화물 반도체층(650) 및 활성층(640)을 식각하여 n형 질화물 반도체층(630)을 노출한다. 이후, 추가 식각 공정에 의해 제2 발광부(605)의 버퍼층(620) 및 제1 반도체층(630) 측면이 기판(610)의 상면과 제1 사잇각(693)을 이루고, 활성층(640) 및 p형 질화물 반도체층(650)의 측면이 기판(610)의 상면과 제1 사잇각(693)을 이루도록 형성된다. 따라서 제2 면(606)이 도 10에 도시된 것과 같이 계단형으로 형성된다. 계단형 제2 면(606)으로 인해 연결 전극(602)이 형성되는 단차가 더 낮게 되어 불량이 감소된다.
p측 가지 전극(673), n측 가지 전극(685), n측 패드 전극, p측 패드 전극(670) 및 연결 전극(602)을 형성한 이후, 제1 발광부(603) 측면 및 제2 발광부(605)의 측면을 식각하여 제1 발광부(603) 측면 및 제2 발광부(605)의 측면이 기판(610)의 상면과 제2 사잇각(695)을 이루도록 형성된다. 제2 사잇각(695)은 예각이다.
제1 발광부(603) 측면 및 제2 발광부(605)의 측면을 식각하는 방법으로 습식 식각 공정이 이용될 수 있다. 습식 식각에서, 예를 들어, 염산(HCl), 질산(HNO3), 불산(HF), 인산(H3PO4), BOE(Buffered Oxide Etchant) 등이 식각액으로 사용된다. 기판(610)과 버퍼층(620)의 계면은 서로 다른 물질 간의 계면이어서 불안정하여 식각이 일어난다. 한편, 절연체(690)에 의해 덮여 있는 제1 면(604) 및 제2 면(606)에서는 절연체(690)에 의해 버퍼층(620)과 기판(610)의 계면이 차폐되어 있다. 따라서 제1 면(604) 및 제2 면(606)은 습식 식각으로부터 보호되며 제1 사잇각(693)이 제2 사잇각(695)보다는 크게 유지된다.
제1 발광부(603) 측면 및 제2 발광부(605)의 측면 중 제2 사잇각(695)을 이루는 측면 부분은 기판(610)의 상면과 접하는 측면의 하단으로부터 일부의 측면일 수 있으며, 식각의 정도에 따라 도 10과 같이 형성될 수도 있다.
도 10에 도시된 것과 같이, 제1 발광부(603)의 측면 및 제2 발광부(605)의 측면이 기판과 예각인 제2 사잇각(695)를 이룬다. 따라서 기판(610)측으로 반사되어 손실되는 광량이 감소하여 광추출효율이 향상된다.
이와 같이, 반도체 발광소자(600)는 연결 전극(602)이 형성되는 부분과 빛이 추출되는 부분에서 발광부의 측면의 경사를 다르게 하여 연결 전극(602)의 형성시 불량을 감소하고 광추출효율을 향상한다.
이하, 본 개시의 다양한 실시 형태에 대하여 설명한다.
(1) 제1 발광부 및 제2 발광부는 각각, 기판과 활성층 사이에 위치하며, 제1 도전성을 가지는 제1 반도체층; 및 활성층 위에 위치하며, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층;을 포함하는 것을 특징으로 하는 반도체 발광소자.
(2) 제1 발광부 및 제2 발광부는 각각, 제2 반도체층 및 활성층의 일부가 제거되어 제1 반도체층이 노출되도록 형성되는 전기적 연결을 위한 접촉영역;을 구비하며, 제1 발광부 및 제2 발광부 각각의 접촉영역을 제외한 제1 반도체층의 영역은 활성층과 제2 반도체층에 의해 덮여 있는 것을 특징으로 하는 반도체 발광소자.
(3) 연결 전극은 제1 발광부의 제1 반도체층과 제2 발광부의 제2 반도체층을 전기적으로 연결하는 것을 특징으로 하는 반도체 발광소자.
(4) 분리 통로를 사이에 두고 서로 대향하는 제1 발광부의 측면과 제2 발광부의 측면 중 적어도 하나에 있어서, 연결 전극에 의해 덮인 측면 부분이 기판의 상면과 이루는 제1 사잇각은 덮이지 않은 측면 부분이 기판의 상면과 이루는 제2 사잇각 보다 더 큰 것을 특징으로 하는 반도체 발광소자.
(5) 연결 전극은 제1 발광부 측에서 기판과 제1 사잇각을 이루는 제1 반도체층의 측면 부분을 따라 식각되어 노출된 제1 반도체층 위로 연장되고, 제2 발광부 측에서 기판과 제1 사잇각을 이루는 제1 반도체층의 측면 부분과 활성층의 측면 부분 및 제2 반도체층의 측면 부분을 따라 제2 반도체층 위로 연장되는 것을 특징으로 하는 반도체 발광소자.
(6) 연결 전극에 의해 덮이는 제1 발광부의 측면 부분 및 제2 발광부의 측면 부분은 적어도 제1 반도체층의 측면 부분을 포함하는 것을 특징으로 하는 반도체 발광소자.
본 개시는 제1 면 및 제2 면이 기판의 상면과 접하는 경우뿐만 아니라 제1 면 및 제2 면이 버퍼층 상부까지만 형성되고, 버퍼층 하부가 대략 수직으로 기판과 만나는 경우도 포함한다.
(7) 제2 반도체층 및 활성층의 일부가 제거되어 노출되는 제1 발광부의 제1 반도체층 위에 형성되며 연결 전극과 전기적으로 연결되는 제1 가지 전극; 및 제2 발광부의 제2 반도체층 위에 형성되며 연결 전극과 전기적으로 연결되는 제2 가지 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.
(8) 적어도 제2 발광부의 측면 부분과 연결 전극 사이에 형성된 절연체;를 포함하는 것을 특징으로 하는 반도체 발광소자.
(9) 분리 통로를 사이에 두고 서로 대향하는 제1 발광부의 측면과 제2 발광부의 측면 중 적어도 하나에 있어서, 연결 전극에 의해 덮인 측면 부분이 기판의 상면과 이루는 제1 사잇각은 덮이지 않은 측면 부분이 기판의 상면과 이루는 제2 사잇각 보다 더 큰 것을 특징으로 하는 반도체 발광소자.
(10) 연결 전극에 덮인 제1 발광부의 측면 부분은 연결 전극과 마주하는 제1 면을 포함하고, 연결 전극에 덮인 제2 발광부의 측면 부분은 연결 전극과 마주하는 제2 면을 포함하며, 제1 면과 제2 면은 각각 분리 통로에서 노출되는 기판의 상면과 제1 사잇각을 이루는 것을 특징으로 하는 것을 특징으로 하는 반도체 발광소자.
본 개시에 따른 하나의 반도체 발광소자에 의하면, 활성층의 면적이 증가하여 광추출 효율이 향상된다.
본 개시에 따른 다른 하나의 반도체 발광소자에 의하면, 연결 전극에 의해 덮히는 발광부의 측면 부분과 연결 전극에 의해 덮히지 않는 측면이 기판과 이루는 사잇각을 서로 다르게 형성함으로써 연결 전극의 형성시 불량이 감소하고 발광부 측면의 설계가 더 자유롭게 된다.
100, 300, 500, 600: 반도체 발광소자
101, 501: 분리 통로
102, 302, 502, 602: 연결 전극
103, 105, 303, 305, 307, 503, 505, 603, 605: 발광부
110, 510, 610: 기판
140, 540, 640: n형 질화물 반도체층
150, 550, 650: p형 질화물 반도체층
160, 560, 660: 전류확산 전도막
190, 590, 690 : 절연체
504, 604: 제1 면
506, 606: 제2 면
593, 693: 제1 사잇각
595, 695: 제2 사잇각

Claims (12)

  1. 각각이 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 가지는 제1 발광부 및 제2 발광부;
    제1 발광부와 제2 발광부가 마주하는 부분에서 제1 발광부와 제2 발광부를 분리하는 분리 통로;
    제1 발광부 및 제2 발광부가 성장되는 기판;으로서, 기판이 노출되어 분리 통로가 형성되며, 분리 통로를 제외한 영역이 제1 발광부 및 제2 발광부에 의해 덮여 있는 기판; 그리고,
    분리 통로를 가로질러서 제1 발광부와 제2 발광부를 전기적으로 연결하는 연결 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.
  2. 청구항 1에 있어서,
    제1 발광부 및 제2 발광부는 마주보는 2개의 장변 및 2개의 단변을 갖는 장방향 평면 형상을 구비하며, 각각의 일측 단변이 분리 통로와 접하는 것을 특징으로 하는 반도체 발광소자.
  3. 청구항 1에 있어서,
    제1 발광부 및 제2 발광부는 각각,
    기판과 활성층 사이에 위치하며, 제1 도전성을 가지는 제1 반도체층; 및
    활성층 위에 위치하며, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층;을 포함하는 것을 특징으로 하는 반도체 발광소자.
  4. 청구항 3에 있어서,
    제1 발광부 및 제2 발광부는 각각, 제2 반도체층 및 활성층의 일부가 제거되어 제1 반도체층이 노출되도록 형성되는 전기적 연결을 위한 접촉영역;을 구비하며,
    제1 발광부 및 제2 발광부 각각의 접촉영역을 제외한 제1 반도체층의 영역은 활성층과 제2 반도체층에 의해 덮여 있는 것을 특징으로 하는 반도체 발광소자.
  5. 청구항 3에 있어서,
    연결 전극은 제1 발광부의 제1 반도체층과 제2 발광부의 제2 반도체층을 전기적으로 연결하는 것을 특징으로 하는 반도체 발광소자.
  6. 청구항 3에 있어서,
    분리 통로를 사이에 두고 서로 대향하는 제1 발광부의 측면과 제2 발광부의 측면 중 적어도 하나에 있어서, 연결 전극에 의해 덮인 측면 부분이 기판의 상면과 이루는 제1 사잇각은 덮이지 않은 측면 부분이 기판의 상면과 이루는 제2 사잇각 보다 더 큰 것을 특징으로 하는 반도체 발광소자.
  7. 청구항 6에 있어서,
    연결 전극은 제1 발광부 측에서 기판과 제1 사잇각을 이루는 제1 반도체층의 측면 부분을 따라 식각되어 노출된 제1 반도체층 위로 연장되고, 제2 발광부 측에서 기판과 제1 사잇각을 이루는 제1 반도체층의 측면 부분과 활성층의 측면 부분 및 제2 반도체층의 측면 부분을 따라 제2 반도체층 위로 연장되는 것을 특징으로 하는 반도체 발광소자.
  8. 청구항 3에 있어서,
    연결 전극에 의해 덮이는 제1 발광부의 측면 부분 및 제2 발광부의 측면 부분은 적어도 제1 반도체층의 측면 부분을 포함하는 것을 특징으로 하는 반도체 발광소자.
  9. 청구항 3에 있어서,
    제2 반도체층 및 활성층의 일부가 제거되어 노출되는 제1 발광부의 제1 반도체층 위에 형성되며 연결 전극과 전기적으로 연결되는 제1 가지 전극; 및
    제2 발광부의 제2 반도체층 위에 형성되며 연결 전극과 전기적으로 연결되는 제2 가지 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.
  10. 청구항 1에 있어서,
    적어도 제2 발광부의 측면 부분과 연결 전극 사이에 형성된 절연체;를 포함하는 것을 특징으로 하는 반도체 발광소자.
  11. 청구항 1에 있어서,
    분리 통로를 사이에 두고 서로 대향하는 제1 발광부의 측면과 제2 발광부의 측면 중 적어도 하나에 있어서, 연결 전극에 의해 덮인 측면 부분이 기판의 상면과 이루는 제1 사잇각은 덮이지 않은 측면 부분이 기판의 상면과 이루는 제2 사잇각 보다 더 큰 것을 특징으로 하는 반도체 발광소자.
  12. 청구항 10에 있어서,
    연결 전극에 덮인 제1 발광부의 측면 부분은 연결 전극과 마주하는 제1 면을 포함하고, 연결 전극에 덮인 제2 발광부의 측면 부분은 연결 전극과 마주하는 제2 면을 포함하며, 제1 면과 제2 면은 각각 분리 통로에서 노출되는 기판의 상면과 제1 사잇각을 이루는 것을 특징으로 하는 것을 특징으로 하는 반도체 발광소자.
KR1020140052198A 2014-04-30 2014-04-30 반도체 발광소자 KR20140073469A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140052198A KR20140073469A (ko) 2014-04-30 2014-04-30 반도체 발광소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140052198A KR20140073469A (ko) 2014-04-30 2014-04-30 반도체 발광소자

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020120140193A Division KR101420788B1 (ko) 2012-12-05 2012-12-05 반도체 발광소자

Publications (1)

Publication Number Publication Date
KR20140073469A true KR20140073469A (ko) 2014-06-16

Family

ID=51126981

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140052198A KR20140073469A (ko) 2014-04-30 2014-04-30 반도체 발광소자

Country Status (1)

Country Link
KR (1) KR20140073469A (ko)

Similar Documents

Publication Publication Date Title
US10199541B2 (en) Light-emitting device
US20120025248A1 (en) Semiconductor light emitting device and manufacturing method of the same
JP2020177996A (ja) 半導体発光素子および半導体発光素子の製造方法
JP2019207925A (ja) 半導体発光素子および半導体発光素子の製造方法
TW201312792A (zh) 發光二極體結構及其製造方法
KR20090076163A (ko) 질화물 반도체 발광소자 제조방법 및 이에 의해 제조된질화물 반도체 발광소자
KR101420788B1 (ko) 반도체 발광소자
KR101420789B1 (ko) 반도체 발광소자
KR101032987B1 (ko) 반도체 발광소자
KR101288908B1 (ko) 반도체 발광소자
KR101199494B1 (ko) 반도체 발광소자
US20150263229A1 (en) Semiconductor light-emitting device and method of manufacturing the same
KR101087970B1 (ko) 반도체 발광소자
JP5772213B2 (ja) 発光素子
KR101124470B1 (ko) 반도체 발광소자
KR20140073469A (ko) 반도체 발광소자
KR20140073470A (ko) 반도체 발광소자
KR101772815B1 (ko) 고효율 Ga-polar 수직 발광 다이오드 소자 및 그 제조방법
KR101420790B1 (ko) 반도체 발광소자
KR101617227B1 (ko) 반도체 발광소자
US11888091B2 (en) Semiconductor light emitting device and light emitting device package
US11069845B2 (en) Light emitting device
KR20110088818A (ko) 수직형 반도체 발광소자 및 그 제조방법
KR101087971B1 (ko) 반도체 발광소자
KR100985720B1 (ko) 발광소자 패키지의 제조 방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
WITN Withdrawal due to no request for examination