KR20140057715A - Au 박막에 급속 열처리 공정을 통한 금속 나노 패턴 형성법 - Google Patents

Au 박막에 급속 열처리 공정을 통한 금속 나노 패턴 형성법 Download PDF

Info

Publication number
KR20140057715A
KR20140057715A KR1020120122739A KR20120122739A KR20140057715A KR 20140057715 A KR20140057715 A KR 20140057715A KR 1020120122739 A KR1020120122739 A KR 1020120122739A KR 20120122739 A KR20120122739 A KR 20120122739A KR 20140057715 A KR20140057715 A KR 20140057715A
Authority
KR
South Korea
Prior art keywords
thin film
metal
semiconductor substrate
rapid thermal
film layer
Prior art date
Application number
KR1020120122739A
Other languages
English (en)
Other versions
KR101408872B1 (ko
Inventor
정채환
김호성
박성재
Original Assignee
한국생산기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국생산기술연구원 filed Critical 한국생산기술연구원
Priority to KR1020120122739A priority Critical patent/KR101408872B1/ko
Publication of KR20140057715A publication Critical patent/KR20140057715A/ko
Application granted granted Critical
Publication of KR101408872B1 publication Critical patent/KR101408872B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035209—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions comprising a quantum structures
    • H01L31/035227—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions comprising a quantum structures the quantum structure being quantum wires, or nanorods
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/035281—Shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명의 일 실시예는 금속 박막층이 증착된 반도체 기판을 열처리하여 금속 파티클을 형성한 후, 이를 건식 식각하여 나노 와이어를 형성함으로써, 다양한 크기 및 큰 종횡비를 갖는 나노 와이어를 형성할 수 있는 Au 박막에 급속 열처리 공정을 통한 금속 나노 패턴 형성법을 이용한 태양 전지 제조 방법 및 이에 따른 태양 전지를 제공한다.
이를 위해 본 발명은 제1면과 제2면을 갖는 제1도전형 반도체 기판을 준비하는 단계, 상기 제2면에 금속 박막층을 형성하는 단계, 상기 금속 박막층을 다수의 금속 파티클로 형성하는 급속 열처리 단계, 상기 다수의 금속 파티클과 대응하는 영역에는 나노 와이어가 형성되도록, 상기 반도체 기판을 건식 식각하는 단계, 상기 다수의 금속 파티클을 제거하는 단계, 상기 나노 와이어에 제2도전형 불순물을 도핑 하는 단계, 상기 반도체 기판의 제1면에 제1전극을 형성하는 단계 및 상기 나노 와이어에 제2전극을 형성하는 단계를 포함하는 Au 박막에 급속 열처리 공정을 통한 금속 나노 패턴 형성법을 이용한 태양 전지 제조 방법을 개시한다.
또한, 상기 반도체 기판의 상면에 형성되어 빛의 경로를 증가시키는 다수의 나노 와이어, 상기 나노 와이어 표면에 제2도전형 불순물이 도핑 되어 형성된 제2도전형 불순물 도핑 영역, 상기 반도체 기판의 하면에 형성된 제1전극 및 상기 제2도전형 불순물 도핑 영역의 표면에 형성된 제2전극을 포함하고, 상기 나노 와이어는 상기 반도체 기판의 상면에 금속 파티클을 형성하고, 상기 반도체 기판을 건식 식각하여 형성되는 Au 박막에 급속 열처리 공정을 통한 금속 나노 패턴 형성법을 이용한 태양 전지를 개시한다.

Description

Au 박막에 급속 열처리 공정을 통한 금속 나노 패턴 형성법{Method of fabricating a nano pattern by using rapid thermal process to Au thin layer}
본 발명의 일 실시예는 Au 박막에 급속 열처리 공정을 통한 금속 나노 패턴 형성법에 관한 것이다.
일반적으로 태양 전지는 PN 접합면을 갖는다. 이러한 PN 접합면에 빛을 비추면 전자와 정공이 발생하며, 이들은 P 영역과 N 영역으로 이동하며, 이 현상에 의해 P 영역과 N 영역 사이에 전위차(기전력)가 발생하고, 이때 태양 전지에 부하를 연결하면 전류가 흐르게 된다.
이러한 태양 전지는 실리콘 반도체 재료를 이용하는 것과, 화합물 반도체 재료를 이용하는 것으로 크게 분류할 수 있다. 또한, 실리콘 반도체에 의한 것은 결정계와 비결정계로 분류된다.
현재, 태양광 발전 시스템으로 일반적으로 사용하고 있는 것은 실리콘 반도체가 대부분이다. 특히, 결정계 실리콘 반도체의 단결정 및 다결정 태양전지는 변환 효율이 좋고 신뢰성이 높아서 널리 사용되고 있다.
본 발명의 일 실시예는 금속 박막층이 증착된 반도체 기판을 열처리하여 금속 파티클을 형성한 후, 이를 건식 식각하여 나노 와이어를 형성함으로써, 다양한 크기 및 큰 종횡비를 갖는 나노 와이어를 형성할 수 있는 Au 박막에 급속 열처리 공정을 통한 금속 나노 패턴 형성법을 이용한 태양 전지의 제조 방법 및 이에 따른 태양전지를 제공한다.
본 발명의 일 실시예에 따른 Au 박막에 급속 열처리 공정을 통한 금속 나노 패턴 형성법을 이용한 태양 전지의 제조 방법은 제1면과 제2면을 갖는 제1도전형 반도체 기판을 준비하는 단계, 상기 제2면에 금속 박막층을 형성하는 단계, 상기 금속 박막층을 다수의 금속 파티클로 형성하는 급속 열처리 단계, 상기 다수의 금속 파티클과 대응하는 영역에는 나노 와이어가 형성되도록, 상기 반도체 기판을 건식 식각하는 단계, 상기 다수의 금속 파티클을 제거하는 단계, 상기 나노 와이어에 제2도전형 불순물을 도핑하는 단계, 상기 반도체 기판의 제1면에 제1전극을 형성하는 단계 및 상기 나노 와이어에 제2전극을 형성하는 단계를 포함한다.
상기 금속 박막층은 금(Au), 알루미늄(Al) 및 주석(Sn) 중에 어느 하나일 수 있다. 상기 금속 박막층의 두께는 5㎚ 내지 10㎚일 수 있다. 상기 금속 박막층을 형성하는 단계는 화학기상층착법(CVD) 또는 물리기상증착법(PVD)을 이용할 수 있다. 상기 열처리 단계는 상기 금속 박막층을 400℃ 내지 550℃에서 10분간 유지할 수 있다. 상기 나노 와이어는 폭이 30㎚ 내지 100㎚이고, 높이가 5㎛ 내지 10㎛일 수 있다. 상기 반도체 기판을 건식 식각하는 단계는 플라즈마 식각법을 이용할 수 있다. 상기 다수의 금속 파티클을 제거하는 단계는 산을 포함하는 세정용액을 이용하여 상기 다수의 금속 파티클을 제거할 수 있다.
또한, 본 발명의 다른 실시예에 따른 Au 박막에 급속 열처리 공정을 통한 금속 나노 패턴 형성법을 이용한 태양 전지는 상기 반도체 기판의 상면에 형성되어 빛의 경로를 증가시키는 다수의 나노 와이어, 상기 나노 와이어 표면에 제2도전형 불순물이 도핑되어 형성된 제2도전형 불순물 도핑 영역, 상기 반도체 기판의 하면에 형성된 제1전극 및 상기 제2도전형 불순물 도핑 영역의 표면에 형성된 제2전극을 포함하고, 상기 나노 와이어는 상기 반도체 기판의 상면에 금속 파티클을 형성하고, 상기 반도체 기판을 건식 식각하여 형성된다.
본 발명은 나노 와이어를 용이하게 형성할 수 있는 Au 박막에 급속 열처리 공정을 통한 금속 나노 패턴 형성법을 이용한 태양 전지의 제조 방법 및 이에 따른 태양전지를 제공한다.
본 발명은 금속 박막층이 증착된 반도체 기판을 열처리하여 금속 파티클을 형성한 후, 이를 건식 식각하여 나노 와이어를 형성함으로써, 다양한 크기 및 큰 종횡비를 갖는 나노 와이어를 형성할 수 있는 Au 박막에 급속 열처리 공정을 통한 금속 나노 패턴 형성법을 이용한 태양 전지의 제조 방법 및 이에 따른 태양전지를 제공한다.
본 발명의 일 실시예는 다수의 나노 와이어에 의해 입사된 빛의 반사도가 종래의 평판형 구조에 비해 현저히 낮고, 따라서 고효율인 Au 박막에 급속 열처리 공정을 통한 금속 나노 패턴 형성법을 이용한 태양 전지의 제조 방법 및 이에 따른 태양전지를 제공한다. 즉, 본 발명은 광흡수층을 기존의 평판형 구조로부터 나노 와이어 구조를 적용함으로써, 입사되는 빛의 경로가 증가하고, 이에 따라 광자 구속(photon confinement)과 같은 양자 효과 발생으로 전류 값이 증가하며, 결국 효율이 증가한 Au 박막에 급속 열처리 공정을 통한 금속 나노 패턴 형성법을 이용한 태양 전지의 제조 방법 및 이에 따른 태양전지를 제공한다.
도 1은 본 발명의 일 실시예에 따른 Au 박막에 급속 열처리 공정을 통한 금속 나노 패턴 형성법을 이용한 태양 전지의 제조 방법을 도시한 순서도이다.
도 2a 내지 도 2j는 본 발명의 일 실시예에 따른 Au 박막에 급속 열처리 공정을 통한 금속 나노 패턴 형성법을 이용한 태양 전지의 제조 방법을 순차적으로 도시한 부분 단면도이다.
도 3a는 본 발명의 일 실시예에 따른 태양 전지의 금속 박막층(금)의 두께 및 열처리 온도에 따른 주사전자현미경(SEM) 이미지이고, 도 3b는 태양 전지의 열처리 온도 및 전력에 따른 주사전자현미경(SEM) 이미지이고, 도 3c는 태양 전지의 열처리 온도 및 전력에 따른 반사율(Reflectance)을 나타내는 그래프이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 Au 박막에 급속 열처리 공정을 통한 금속 나노 패턴 형성법을 이용한 태양 전지의 제조 방법에 대한 순서도가 도시되어 있다.
도 1에 도시된 바와 같이, 본 발명에 따른 Au 박막에 급속 열처리 공정을 통한 금속 나노 패턴 형성법을 이용한 태양 전지의 제조 방법은 제1도전형 반도체 기판 준비 단계(S1), 금속 박막층 형성 단계(S2), 열처리 단계(S3), 건식 식각 단계(S4), 금속 파티클 제거 단계(S5), 제2도전형 불순물 도핑 단계(S6), PSG(PhosphorSilicate Glass) 제거 단계(S7), 에미터 식각 단계(S8), 제1전극 형성 단계(S9) 및 제2전극 형성 단계(S10)를 포함한다.
도 2a 내지 도 2j를 참조하면, 본 발명의 일 실시예에 따른 Au 박막에 급속 열처리 공정을 통한 금속 나노 패턴 형성법을 이용한 태양 전지의 제조 방법에 대한 순차 단면도가 도시되어 있다. 도 1을 함께 참조하여, 본 발명에 따른 Au 박막에 급속 열처리 공정을 통한 금속 나노 패턴 형성법을 이용한 태양 전지의 제조 방법을 설명한다. 또한, 도 3a 내지 도 3을 참조하면, 본 발명의 일 실시예에 따른 Au 박막에 급속 열처리 공정을 통한 금속 나노 패턴 형성법을 이용한 태양 전지의 금속 파티클, 나노 와이어의 특성이 도시되어 있는바 도 3a 내지 도 3c를 함께 참조하여, 본 발명에 따른 태양 전지의 특성을 설명한다.
도 2a에 도시된 바와 같이, 제1도전형 반도체 기판 준비 단계(S1)에서는, 대략 평평한 제1면(111)(하면)과, 이의 반대 면으로서 대략 평평한 제2면(112)(상면)을 갖는 제1도전형의 반도체 기판(110)이 준비된다. 일례로, 반도체 기판(110)은 P형 실리콘 반도체 기판일 수 있다. 즉, 실리콘 반도체 기판에 주기율표에서 13족 원소인 붕소(B) 또는 갈륨(Ga)과 같은 불순물이 도핑 된 P형 실리콘 반도체 기판일 수 있다.
도면 중 두 개의 나란한 점선은 반도체 기판(110) 중 생략된 영역을 의미하며, 점선의 바깥쪽 영역은 반도체 기판(110)의 둘레 영역(119)을 의미한다.
도 2b에 도시된 바와 같이, 금속 박막층 형성 단계(S2)에서는, 반도체 기판(110)의 제2면(112)에 일정 두께의 금속 박막층(120)을 형성한다. 상기 금속 박막층(120)은 통상의 화학기상층착법(CVD, Chemical　Vapor　deposition) 또는 물리기상증착법(PVD, Physical　Vapor　Deposition) 등을 이용해 반도체 기판(110)의 제2면(112)에 증착된다. 즉, 본 발명이 상기 금속 박막층(120)을 증착하는 방법을 한정하는 것은 아니다.
상기 금속 박막층(120)을 형성하는 금속은 일정 온도 범위 내에서 기화하지 않고, 일정 직경을 가지는 대략 구형의 금속 파티클(121)로 응집되는 것이 바람직하다. 또한, 후술할 세정용액에 용이하게 제거되는 것이 바람직하다.
따라서, 본 발명에 따른 금속 박막층(120)은 금(Au), 알루미늄(Al) 또는 주석(Sn)으로 형성되는 것이 바람직하다.
본 발명에 따른 금속 박막층(120)의 두께는 도 3a를 참조하면, 본 발명의 일 실시예에서는 2㎚, 5㎚, 10㎚ 및 15㎚로 실험하였다. 실험결과 상기 금속 박막층(120)은 5㎚ 내지 10㎚로 형성되는 것이 바람직하다. 이는 상기 금속 박막층(120)이 5㎚ 이하인 경우, 증착 두께가 얇아 금속 파티클(121)을 형성하기 힘들며, 상기 금속 박막층(120)이 10㎚ 이상인 경우, 증착 두께가 두꺼워 금속 파티클(121)이 조대화되고, 상기 금속 파티클(121) 간의 간격이 필요 이상으로 커지는 현상이 발생하기 때문이다.
여기서, 상기 금속 박막층(120)은 반도체 기판(110)의 제2면(112)의 상면에 전체적으로 형성된다.
도 2c에 도시된 바와 같이, 열처리 단계(S3)에서는, 상기 금속 박막층(120)이 증착된 반도체 기판(110)을 열처리하여, 금속 파티클(121)을 형성한다. 여기서, 도 2c에 도시된 금속 파티클(121)은 설명의 편의상 동일한 크기, 동일한 간격으로 형성되어 있으나, 실제로는 다양한 크기 및 다양한 간격으로 형성된다.
상술한 바와 같이 상기 금속 박막층(120)은 열처리 공정을 통해 대략 구형의 금속 파티클(121)로 형성된다. 이는 금속이 고상에서 액상으로 용융되면서 계면 장력을 최소화하려는 디웨팅(Dewetting)현상을 이용한 것이다.
여기서, 도 3a를 참조하면 상기 금속 파티클(121)은 열처리 온도에 따라 응집 형태가 다양하게 나타난다. 본 발명의 일 실시예에서는 400℃, 450℃, 500℃ 및 550℃에서 열처리를 하였다. 이 중 450℃ 및 500℃에서 형성되는 상기 금속 파티클(121)의 사이즈가 30㎚ 내지 100㎚으로 형성되는 것을 확인할 수 있으며, 이는 후술할 나노 와이어(113)의 폭에 대응되는 사이즈로 바람직한 것이다.
도 2d에 도시된 바와 같이, 건식 식각 단계(S4)에서는, 반도체 기판(110)의 제2면(112)에 건식 식각(Dry etching)을 행하여, 상기 금속 파티클(121)과 대응하는 영역에는 나노 와이어(113)를 형성한다. 여기서, 상기 건식 식각은 일반적으로 플라즈마에 의한 반응을 이용한 식각 공정을 일컫는다. 즉, 상기 건식 식각은 방향성을 가지는 공정으로 반도체 기판(110)의 제2면(112)에만 효과적으로 식각을 행할 수 있다. 따라서, 상기 반도체 기판(110)의 제1면(111)에는 별도의 보호층을 구비할 필요가 없다.
상기 플라즈마 기체는 방향성을 가지고 상기 반도체 기판(110)의 제2면(112)을 식각하는 데 있어서, 상기 금속 파티클(121)이 형성되는 영역은 식각하지 못한다. 따라서, 상기 금속 파티클(121)에 대응되는 영역에는 ㎚사이즈의 나노 와이어(113)를 형성한다.
좀더 구체적으로 나노 와이어(113)는 폭이 대략 30 내지 100㎚이고, 높이가 대략 5 내지 10㎛일 수 있다. 그러나 이러한 수치는 본 발명의 이해를 위한 일례일 뿐이며, 이는 금속 박막층(120)의 두께 및 열처리 온도에 따른 금속 파티클(121)의 크기 및 건식 식각 공정의 변수에 의해 변경될 수 있다.
여기서, 상기 나노 와이어(113)는 도 3b의 450℃, 70W 및 500℃, 70W의 이미지를 참조하면, 명확히 구분할 수 있다. 하지만, 도 3b의 450℃, 90W 및 500℃, 90W의 이미지를 확인하면, 나노 와이어(113)가 확인되지 않는다. 이는 건식 식각에 사용되는 전력의 세기가 대략 90W이상이면, 전력이 필요 이상으로 높아서 나노 와이어(113)를 형성하지 못하고, 상기 제2면(112)을 모두 식각하는 것으로 해석된다. 하지만, 상기 전원의 최대치는 일 실시예에 불가할 뿐, 본 발명을 한정하는 것은 아니다. 즉, 상기 90W는 실험 조건에 따라 변경가능하다.
이는 도 3c를 참조하여도, 450℃, 90W 및 500℃, 90W의 반도체 기판은 공정을 실시하지 않은 Si Wafer와 대략 동일한 반사율(Reflectance)을 나타내는 것을 확인할 수 있다. 이에 반해, 450℃, 70W 및 500℃, 70W에서 나노 와이어(113)가 효과적으로 생성된 반도체 기판은 대략 0% 내지 2%의 반사율(Reflectance)을 나타내는 것으로 우수한 것을 확인할 수 있다.
도 2e에 도시된 바와 같이, 금속 파티클 제거 단계(S5)에서는, 세정용액(미도시)를 통해 금속 파티클(121)을 제거한다. 여기서, 상기 세정용액은 산성을 띄는 것으로, 상기 금속 파티클(121)만 제거하고, 나노 와이어(113)에 영향을 주지 않아야 한다.
도 2f에 도시된 바와 같이, 제2도전형 불순물 도핑 단계(S6)에서는, 나노 와이어(113)에 제2도전형 불순물이 도핑 됨으로써, 반도체 기판(110)에 제2도전형 불순물 도핑 영역(115)이 형성된다. 즉, 반도체 기판(110)에 PN 접합 영역이 형성된다. 일례로, 주기율표에서 15족 원소인 인(P), 비소(As) 또는 안티모니(Sb)와 같은 불순물이 나노 와이어(113)에 도핑 될 수 있다. 더불어, 도핑 깊이는 대략 0.5㎛ 정도 될 수 있기 때문에, 나노 와이어(113)는 실질적으로 전체가 N 영역이 된다.
한편, 인(P)이 함유된 화합물을 이용하여 도핑 공정이 진행될 경우, 반도체 기판(110)의 표면에는 PSG(116)(PhosphorSilicate Glass)가 형성될 수 있는데, 이는 다음 공정에서 제거되어야 한다. 물론, 인(P) 이온을 직접 반도체 기판(110)에 주입할 경우에는 이러한 PSG 제거 공정이 필요하지 않다.
도 2g에 도시된 바와 같이, PSG(PhosphorSilicate Glass) 제거 단계(S7)에서는, 반도체 기판(110)의 전면(상면, 하면 및 측면)을 감싸고 있는 PSG(116)가 통상의 식각 용액에 의해 제거된다.
도 2h에 도시된 바와 같이, 에미터 식각 단계(S8)에서는, 반도체 기판(110)의 전면(상면, 하면 및 측면)이 일정 깊이까지 식각된다. 특히, 반도체 기판(110)의 하면 및 측면에 형성된 PN 접합 영역이 식각되어 제거됨으로써, 태양 전지의 동작 중 누설 전류가 최소화되도록 한다.
이와 같이 하여, 반도체 기판(110)의 하면에는 예를 들면 제1도전형 영역(P형 영역)만 존재하고, 상면에는 제2도전형 영역(N형 영역)이 존재하게 된다.
도 2i에 도시된 바와 같이, 제1전극 형성 단계(S9)에서는, 반도체 기판(110)의 제1면(111)에 제1전극(117)이 형성된다. 일례로, 반도체 기판(110)의 제1면(111)에 알루미늄 및 그 등가물 중에서 선택된 하나가 스크린 프린팅 되어 제1전극(117)이 형성된다. 여기서, 제1전극(117)은 컬렉터 전극을 의미한다.
도 2j에 도시된 바와 같이, 제2전극 형성 단계(S10)에서는, 반도체 기판(110)의 제2면(112)에 형성된 나노 와이어(113)의 표면에 제2전극(118)이 형성된다. 좀더 엄밀히 말하면, 나노 와이어(113)에 형성된 제2도전형 불순물 도핑 영역(115)의 표면에 제2전극(118)이 형성된다. 일례로, 제2도전형 불순물 도핑 영역(115)의 표면에 실버 및 그 등가물 중에서 선택된 하나가 스크린 프린팅 되어 제2전극(118)이 형성된다. 여기서, 제2전극(118)은 에미터 전극을 의미한다.
이와 같이 하여 본 발명에 따른 태양 전지(100)는 제1도전형 반도체 기판(110), 상기 반도체 기판(100)의 상면(112)에 형성되어 빛의 경로를 증가시키는 다수의 나노 와이어(113), 나노 와이어(113)의 표면에 제2도전형 불순물이 도핑 되어 형성된 제2도전형 불순물 도핑 영역(115), 반도체 기판(110)의 하면에 형성된 제1전극(117), 제2도전형 불순물 도핑 영역(115)의 표면에 형성된 제2전극(118)을 포함한다.
따라서, 본 발명에 따른 태양 전지(100)는 하나의 반도체 기판(110) 위에 다수의 나노 와이어(113)가 형성된다. 이러한 나노 와이어(113)는 입사되는 빛의 경로를 증가시켜, 광자 구속과 같은 양자 효과를 유발시켜 태양 전지의 효율이 더욱 증가하도록 한다.
이상에서 설명한 것은 본 발명에 따른 Au 박막에 급속 열처리 공정을 통한 금속 나노 패턴 형성법을 이용한 태양 전지 제조 및 이에 따른 태양 전지를 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
100; 태양 전지
110; 반도체 기판 111; 제1면
112; 제2면 113; 나노 와이어
115; 제2도전형 불순물 도핑 영역
116; PSG 117; 제1전극
118; 제2전극 119; 둘레 영역
120; 금속 박막층 121; 금속 파티클

Claims (9)

  1. 제1면과 제2면을 갖는 제1도전형 반도체 기판을 준비하는 단계;
    상기 제2면에 금속 박막층을 형성하는 단계;
    상기 금속 박막층을 다수의 금속 파티클로 형성하는 급속 열처리 단계;
    상기 다수의 금속 파티클과 대응하는 영역에는 나노 와이어가 형성되도록, 상기 반도체 기판을 건식 식각하는 단계;
    상기 다수의 금속 파티클을 제거하는 단계;
    상기 나노 와이어에 제2도전형 불순물을 도핑 하는 단계;
    상기 반도체 기판의 제1면에 제1전극을 형성하는 단계; 및,
    상기 나노 와이어에 제2전극을 형성하는 단계를 포함함을 특징으로 하는 Au 박막에 급속 열처리 공정을 통한 금속 나노 패턴 형성법을 이용한 태양 전지 제조 방법.
  2. 제 1항에 있어서,
    상기 금속 박막층은 금(Au), 알루미늄(Al) 및 주석(Sn) 중에 어느 하나인 것을 특징으로 하는 Au 박막에 급속 열처리 공정을 통한 금속 나노 패턴 형성법을 이용한 태양 전지 제조 방법.
  3. 제 1항 또는 제 2항에 있어서,
    상기 금속 박막층의 두께는 5㎚ 내지 10㎚인 것을 특징으로 하는 Au 박막에 급속 열처리 공정을 통한 금속 나노 패턴 형성법을 이용한 태양 전지 제조 방법.
  4. 제 1항에 있어서,
    상기 금속 박막층을 형성하는 단계는
    화학기상층착법(CVD) 또는 물리기상증착법(PVD)을 이용함을 특징으로 하는 Au 박막에 급속 열처리 공정을 통한 금속 나노 패턴 형성법을 이용한 태양 전지 제조 방법.
  5. 제 1항 또는 제 2항에 있어서,
    상기 열처리 단계는
    상기 금속 박막층을 400℃ 내지 550℃에서 10분간 유지함을 특징으로 하는 Au 박막에 급속 열처리 공정을 통한 금속 나노 패턴 형성법을 이용한 태양 전지 제조 방법.
  6. 제 1항에 있어서,
    상기 나노 와이어는 폭이 30㎚ 내지 100㎚이고, 높이가 5㎛ 내지 10㎛인 것을 특징으로 하는 Au 박막에 급속 열처리 공정을 통한 금속 나노 패턴 형성법을 이용한 태양 전지 제조 방법.
  7. 제 1항에 있어서,
    상기 반도체 기판을 건식 식각하는 단계는
    플라즈마 식각법을 이용함을 특징으로 하는 Au 박막에 급속 열처리 공정을 통한 금속 나노 패턴 형성법을 이용한 태양 전지 제조 방법.
  8. 제 1항에 있어서,
    상기 다수의 금속 파티클을 제거하는 단계는
    산을 포함하는 세정용액을 이용하여 상기 다수의 금속 파티클을 제거함을 특징으로 하는 Au 박막에 급속 열처리 공정을 통한 금속 나노 패턴 형성법을 이용한 태양 전지 제조 방법.
  9. 제1도전형 반도체 기판;
    상기 반도체 기판의 상면에 형성되어 빛의 경로를 증가시키는 다수의 나노 와이어;
    상기 나노 와이어 표면에 제2도전형 불순물이 도핑 되어 형성된 제2도전형 불순물 도핑 영역;
    상기 반도체 기판의 하면에 형성된 제1전극; 및
    상기 제2도전형 불순물 도핑 영역의 표면에 형성된 제2전극을 포함하고,
    상기 나노 와이어는 상기 반도체 기판의 상면에 금속 파티클을 형성하고, 상기 반도체 기판을 건식 식각하여 형성됨을 특징으로 하는 Au 박막에 급속 열처리 공정을 통한 금속 나노 패턴 형성법을 이용한 태양 전지.
KR1020120122739A 2012-10-31 2012-10-31 Au 박막에 급속 열처리 공정을 통한 금속 나노 패턴 형성법 KR101408872B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120122739A KR101408872B1 (ko) 2012-10-31 2012-10-31 Au 박막에 급속 열처리 공정을 통한 금속 나노 패턴 형성법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120122739A KR101408872B1 (ko) 2012-10-31 2012-10-31 Au 박막에 급속 열처리 공정을 통한 금속 나노 패턴 형성법

Publications (2)

Publication Number Publication Date
KR20140057715A true KR20140057715A (ko) 2014-05-14
KR101408872B1 KR101408872B1 (ko) 2014-06-20

Family

ID=50888265

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120122739A KR101408872B1 (ko) 2012-10-31 2012-10-31 Au 박막에 급속 열처리 공정을 통한 금속 나노 패턴 형성법

Country Status (1)

Country Link
KR (1) KR101408872B1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100536593B1 (ko) * 2002-12-05 2005-12-14 삼성전자주식회사 선택적인 막 제거를 위한 세정 용액 및 그 세정 용액을사용하여 실리사이드 공정에서 막을 선택적으로 제거하는방법
JP2007327081A (ja) * 2006-06-06 2007-12-20 Toyota Central Res & Dev Lab Inc 接着方法、半導体装置の製造方法、及び半導体装置
KR101652402B1 (ko) * 2010-05-26 2016-08-30 삼성전자주식회사 나노와이어 구조의 태양전지 및 제조방법
KR101250450B1 (ko) * 2010-07-30 2013-04-08 광주과학기술원 마이크로 나노 조합구조의 제조방법 및 마이크로 나노 조합구조가 집적된 광소자의 제조방법

Also Published As

Publication number Publication date
KR101408872B1 (ko) 2014-06-20

Similar Documents

Publication Publication Date Title
JP6746854B2 (ja) ワイドバンドギャップ半導体材料含有のエミッタ領域を有する太陽電池
TWI746424B (zh) 以改良之前接觸式異質接面製程來製造太陽能電池的方法及其太陽能電池
TWI414074B (zh) 具有用於表面鈍化之結晶矽ｐ－ｎ同質接面及非晶矽異質接面的太陽能電池
TWI411119B (zh) 製造具有用於表面鈍化之結晶矽ｐ－ｎ同質接面及非晶矽異質接面之太陽能電池的方法
US8816194B2 (en) Photoelectric conversion device and manufacturing method thereof
TW201532299A (zh) 具有差異化p型及n型區域架構之太陽能電池射極區的製造
KR101768907B1 (ko) 태양 전지 제조 방법
US20150179837A1 (en) Solar cell and method for manufacturing the same
TWI509826B (zh) 背接觸式太陽能電池及其製造方法
TWI699900B (zh) 具有鈍化層之太陽能電池及其製造方法
CN110265487B (zh) 用于太阳能电池的无气泡的多晶硅
TW201532298A (zh) 使用自對準植入體及覆蓋體之太陽能電池射極區之製備
TW201707220A (zh) 太陽能電池及其製造方法
JP2014154656A (ja) 結晶シリコン型太陽電池、およびその製造方法
TW201308625A (zh) 背電極太陽能電池的製作方法
KR101408872B1 (ko) Au 박막에 급속 열처리 공정을 통한 금속 나노 패턴 형성법
TWI469377B (zh) 太陽能電池及其製造方法
TWI686958B (zh) 太陽能電池及其製造方法
JP2017507496A (ja) バックコンタクト型Ｓｉ薄膜太陽電池
KR101480924B1 (ko) Mombe를 이용한 태양 전지의 제조 방법 및 이에 따른 태양 전지
KR101385669B1 (ko) 실리콘 기판의 나노 및 마이크로 복합 구조체를 갖는 태양 전지의 제조 방법 및 이에 따른 태양 전지
KR101375781B1 (ko) 나노 및 마이크로 실리콘 복합 구조체의 sod 도핑과 패시베이션 공정을 통한 캐리어 수명이 향상된 태양 전지의 제조 방법 및 이에 따른 태양 전지
KR101366737B1 (ko) 번들 제거를 통한 실리콘 나노 및 마이크로 구조체의 무반사 특성이 향상된 태양 전지의 제조 방법 및 이에 따른 태양 전지
TWI490922B (zh) 形成多晶矽薄膜的方法及其形成的多晶矽薄膜
KR20120002123A (ko) 태양전지 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170327

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170803

Year of fee payment: 19