KR20140056077A

KR20140056077A - 전류 차동 보호

Info

Publication number: KR20140056077A
Application number: KR1020130129895A
Authority: KR
Inventors: 얀 판; 윌리엄 제임스 프리멜라니
Original assignee: 제너럴 일렉트릭 캄파니
Priority date: 2012-10-31
Filing date: 2013-10-30
Publication date: 2014-05-09
Also published as: CA2831115A1; BR102013027968A2; EP2728693B1; JP2014093942A; JP6247894B2; MX2013012748A; US20140118000A1; KR102114772B1; EP2728693A1; CN103795143A; MX347959B; CN103795143B; US8963558B2; CA2831115C

Abstract

다단자 송전선용 전류 차동 보호 시스템은 로컬 단자에서 전류를 감지하는 전류 센서와, 로컬 단자와 원격 단자들을 시간 동기화하는 컨트롤러와, 차동 전류가 임계 값을 초과하면, 다단자 송전선에서의 고장을 검출하는 고장 검출 모듈을 포함한다. 컨트롤러는 원격 단자들과 타임 스탬프 데이터를 교환하는 시간 측정 교환 모듈과, 타임 스탬프 데이터를 원격 단자들과 교환하는 상위 범위 클럭과, 로컬 단자에서 전류를 인덱싱하는 하위 범위 클럭을 포함한다. 상위 범위 클럭의 제1 기간은 하위 범위 클럭의 제2 기간의 N 배이고, N은 다단자 시스템에서 단자들의 개수이다. 컨트롤러는 원격 단자들 및 로컬 단자로부터의 타임 스탬프 데이터에 근거하여 평균 시간 오프셋을 판단하는 클럭 오프셋 계산 모듈을 포함한다.

Description

전류 차동 보호{CURRENT DIFFERENTIAL PROTECTION}

시스템의 실시예들은 일반적으로 전력 시스템에 관한 것으로, 특히, 전력 시스템의 보호 시스템에 관한 것이다.

전력 시스템의 디지털 측정들이 여러 지점들에서 동기화되어 있다면 많은 전력 시스템의 감시, 보호 및 제어 기능들이 더욱 효과적이고 정확하게 수행될 수 있다. 일반적으로 그러한 측정들은 물리적으로 먼 거리만큼 떨어져 있는 샘플링 클럭들을 정확하게 동기화시키기 어렵기 때문에 그저 어느 정도만 동기화될 뿐이다. 통상적으로 원격 위치들에서 샘플링 클럭들을 동기화시키기 위해 디지털 통신을 사용하는 경우 메시지 전달 시간의 불확실성 때문에 정확성이 제한된다. 특히, 디지털 통신은 한 쌍의 위치들 사이에서 여러 방향에서 상이한 지연을 가질 수 있어서, 클럭 동기화 시 오류가 생기게 한다.

클럭 동기화는, 다단자 송전선들(multi-terminal transmission lines)에 중요할 뿐만 아니라, 전력 지연, 연속하는 이벤트들의 판단, 경제적인 송전 및 클럭들의 동기화를 요구하는 어떤 다른 상황과 같은 다른 많은 애플리케이션에서 중요하다. 지리학적 위치 결정 시스템(GPS)을 활용하는 것이 한가지 해결책이지만, 이것은 추가적인 하드웨어를 필요로 하며 비용이 증가한다. 여러 위치에서 여러 단자들 간의 통신은 또 다른 해결책이지만, 통신에서 주요 과제는 클럭 롤오버(clock rollover)로 인해 야기된다. 일반적으로, 클럭들은 클럭이 측정할 수 있는 최대 시간에 제한을 설정해 놓은 통신 대역폭을 절감하기 위해 제한된 개수의 비트로 활용된다. 클럭들은 최대 시간에 제한을 받기 때문에, 이로 인해 다단자 클럭들을 안정하되 클럭들이 전체 클럭 범위를 따라서 균일하게 분산된 비-동기화 상태로 수렴하게 만드는 독립적인 클럭 롤오버하게 만든다.

이러한 이유와 다른 이유 때문에, 개선된 차동 보호 시스템(differential protection system)이 필요하다.

본 발명의 실시예에 따르면, 다단자 송전선용 전류 차동 보호 시스템이 제시된다. 전류 차동 보호 시스템은 로컬 단자에서 전류를 감지하는 전류 센서와, 로컬 단자와 원격 단자들을 시간 동기화하는 컨트롤러와, 차동 전류가 임계 값을 초과하면 다단자 송전선에서 고장을 검출하는 고장 검출 모듈을 포함한다. 상기 컨트롤러롤러는 타임 스탬프 데이터를 원격 단자들과 교환하는 시간 측정 교환 모듈을 포함한다. 상기 컨트롤러는 또한 로컬 시간 측정들을 상기 시간 측정 교환 모듈에 제공하는 상위 범위 클럭과 로컬 단자에서 전류를 인덱싱하는 하위 범위 클럭을 포함한다. 상기 상위 범위 클럭의 제1 기간은 하위 범위 클럭의 제2 기간의 N 배이며, N은 다단자 시스템에서 단자들의 개수이다. 상기 컨트롤러는 또한 원격 단자들 및 로컬 단자로부터 타임 스탬프 데이터에 기반하여 평균 시간 오프셋을 판단하는 클럭 오프셋 계산 모듈 및 평균 시간 오프셋에 기반하여 상기 상위 범위 클럭 및 하위 범위 클럭에 대한 위상 및 주파수 신호들을 판단하는 위상-주파수 고정 루프를 더 포함한다.

본 발명의 다른 실시예에 따르면, 다단자 송전선을 보호하는 방법이 제시된다. 이 방법은 로컬 단자에서 전류를 감지하는 단계 및 원격 단자들과 타임 스탬프 데이터를 교환하는 단계를 포함한다. 이 방법은 또한 로컬 시간 측정들을 제공하는 상위 범위 클럭을 활용하는 단계 및 상기 로컬 단자에서 전류를 인덱싱하는 하위 범위 클럭을 활용하는 단계를 포함하며, 상기 상위 범위 클럭의 제1 기간은 상기 하위 범위 클럭의 제2 기간의 N 배이고, N은 상기 다단자 시스템의 단자들의 개수이다. 상기 방법은 또한 상기 원격 단자들과 상기 로컬 단자로부터 타임 스탬프 데이터에 기반하여 평균 시간 오프셋을 판단하는 단계와, 상기 평균 시간 오프셋에 기반하여 상기 상위 범위 클럭과 상기 하위 범위 클럭에 대한 위상 및 주파수 신호들을 판단하는 단계, 및 차동 전류가 임계 값을 초과하면 상기 다단자 송전선에서 고장을 검출하는 단계를 포함한다.

도 1은 다단자 송전 시스템의 블록도이다.
도 2는 본 발명의 실시예에 따라 다단자 송전 시스템의 각 단자에서 활용된 컨트롤러의 블록도이다.
도 3은 두 단자 클럭들 사이에서 시간 이동 오류(time shift error)의 도해적 표현(graphical representation)을 도시한다.
도 4는 클럭 롤오버 시나리오에 따라 두 단자들 사이의 통신 지연의 도해적 표현을 도시한다.
도 5a 및 도 5b는 메시지 전송 및/또는 메시지 수신 시간에 따라 단자에서 클록 롤오버의 도해적 표현이다.
도 6은 본 발명의 실시예에 따라 두 단자들 사이의 통신 시 시간 지연을 판단하는 방법에 수반된 단계들을 나타내는 흐름도이다.
도 7은 본 발명의 실시예에 따른 클럭 동기화 시스템의 개략도이다.
도 8은 세 단자 시스템의 클럭 동기화의 시뮬레이션 결과의 도해적 표현이다.

본 발명의 이러한 특징, 양태 및 장점은 첨부 도면을 참조하여 다음의 상세한 설명을 읽어볼 때 더욱 자세히 이해될 것이며, 도면 전체에서 유사한 문자는 유사한 부품을 나타낸다.

본 명세서에서 개시된 실시예들은 송전 시스템의 다단자들에서 클럭들의 동기화를 가능하게 해주는 전력 시스템 보호 시스템에 관한 것이다. 클럭 동기화의 실시예들이 송전 시스템의 맥락에서 기술될 것이지만, 본 기술에서 통상의 지식을 가진 자들에게 시스템은 배전 시스템, 전력 중계기, 연속적 이벤트의 판단, 경제적인 전력 지령, 및 클럭들의 동기화를 필요로 하는 기타 다른 상황과 같은 다른 애플리케이션에 사용될 수 있다는 것을 인식할 것이다.

본 명세서에서 사용된 바와 같은 용어 "모듈" 또는 "컨트롤러"는 소프트웨어, 하드웨어, 또는 펌웨어, 또는 이들의 어떤 조합, 또는 어떤 시스템, 프로세스, 또는 본 명세서에서 기술된 프로세스들을 수행하거나 용이하게 하는 기능을 지칭한다.

도 1은 다단자 송전 시스템(30)의 블록도로, 다단자 송전 시스템은 세 개의 단자(46, 48 및 50)와, 이들 단자들의 송전선(58) 및 통신선(60a, 60b, 및 60c)을 포함한다. 일 실시예에서, 두 개의 통신선은 통신 다중화 목적을 위해 두 단자들 사이에서 활용될 수 있다. 전류 센서들(52, 54, 56)은 전류 신호들을 각각의 로컬 중계기들 또는 컨트롤러들(40, 42, 44)에 제공한다. 일 실시예에서, 컨트롤러들(40, 42, 44)은 원격 단자들 및 연관된 로컬 단자로부터 전류 측정치를 수신하고, 송전선(58) 상에서 고장 상황을 식별한다. 일반적으로, 전류 차동 계전 방식(current differential relaying)은 키르호프의 전류 법칙의 기본 응용예이다. 그래서, 컨트롤러들(40, 42, 44)은 로컬 전류와 원격 전류와의 사이의 차이에 기반하여 고장 검출 로직을 응용한다.

본 명세서에서 고장 검출 로직의 한 가지 간단한 예가 제시된다. 이 예에서, 만일 로컬 위상 전류 I1과 원격 위상 전류 I2 및 I3의 차를 나타내는 차동 전류 I_diff가 임계치 I_t를 초과하면, 고장이 검출된다. 본 명세서에서 원격 단자들은 역방향으로 원격 전류들(I2 및 I3)을 측정하며 그래서 그의 극성은 반대로 된다. 그러므로, 차동 전류 I_diff는 세 전류의 벡터 합으로서 주어진다.

그러나, 만일 원격 단자들도 로컬 단자와 동일한 방향에서 전류를 측정하면, 차동 전류는 세 전류들의 벡터 뺄셈이 될 것이다. 임계치는 송전선을 통해 흐를 수 있는 최소 차동 전류 I_min와 그 최소 전류 I_min 를 벗어나 허용가능한 바이어스 값인 제한 전류 I_r와의 합이다.

제한 전류 I_r는 다음과 같이 주어질 수 있다.

여기서, k는 일정한 값 또는 차동 전류의 값에 따른 변수이다. 제한 전류 I_r을 판단하는 다른 방법들은 다음과 같이 주어질 수 있다: Ir= k*maximum(I1,I2,I3...), 및 I_r=sqrt(I1*I1+I2*I2+I3*I3).

각각의 전류 센서 이외에, 각 단자(46, 48, 및 50)는 또한, 다른 컴포넌트들 중에서도, 각각의 회로 차단기(46a, 48a, 및 50a) 및 각각의 버스(46b, 48b, 및 50b)를 포함한다. 회로 차단기들(46a, 48a 및 50a)은 고장 상황에서 각각의 버스(46b, 48b 및 50b)와 송전선(58) 사이의 연결을 차단한다. 송전선들이 세 개의 위상을 가진 일 실시예에서, 각각의 전류 센서들(52, 54, 및 56)은 세개의 센서들을 포함하며, 각 센서는 송전선의 각 위상 전류를 감지한다.

일 실시예에서, 각각의 컨트롤러들(40, 42, 및 44)은 적어도 하나의 마이크로프로세서, 마이크로컨트롤러, 그래픽스 프로세서, 디지털 신호 프로세서(DSP), 어느 다른 형태의 프로세서 또는 프로세싱 회로와 같은 프로세서를 포함할 수 있지만, 이것으로 제한되지 않는다. 프로세서는 또한 랜덤 액세스 메모리(RAM), 플래시 메모리, 하나 이상의 하드 드라이브들, 및/또는 제거가능한 미디어 및 디스플레이를 처리하는 하나 이상의 드라이브들을 포함할 수 있다.

도 2는 본 발명의 실시예에 따라서 다단자 송전 시스템의 각 단자에서 활용된 컨트롤러(80)의 블록도이다. 컨트롤러(80)는 각각의 전류 센서(도시되지 않음)로부터 전류 신호(84)를 수신하는 아날로그-디지털(A/D) 변환기(82)와 원격 단자로부터 시간 신호(87) 및 인덱스된 전류 신호(88)를 수신하는 수신기(86)를 포함한다. 각각의 단자에서, 세 위상 전류들, 즉, 페이저(phasor)들은 사이클당 K 배로 샘플링된다. 컨트롤러(80)는 또한 클럭(90) 및 시간 스탬핑 및 동기화 모듈(94)을 포함한다. 클럭(90)은 어떤 일반적인 클럭이 아니지만 카운터에 기반을 두고 있으며 통신 대역폭을 절감하기 위해 최대 시간에 제한을 받는다. 일 실시예에서, 클럭(90)은 다음 단락들에서 설명되는 바와 같은 이중 범위 클럭이다.

일 실시예에서, 시간 스탬핑 및 동기화 모듈(94)은 세 가지 기능을 갖고 있다. 세 가지 기능은 i) 두 상이한 단자들 간의 클럭 동기화하는 것, ii) 페이저 태깅(phasor tagging)하는 것 및 로컬 전류 측정치를 인덱싱하는 것, 및 iii) 로컬 단자 및 원격 단자들에서 인덱싱된 전류 측정치를 정렬하는 것이다. 클럭 동기화는 위상-주파수 고정 루프(phase-frequency locked loop (PFLL))를 이용하여 이루어진다. 인덱싱 및 정렬은 순차 번호에 따라 로컬 페이저들을 태깅함으로써 이루어진다. 예를 들면, 만일 최대의 순서 번호가 K이면, 각 시간 사이클에서 페이저들은 K 배 샘플링되며 적절한 인덱스 번호로 태깅된다. 그래서, 만일 상이한 두 단자들에서 두 클럭들이 동기되지 않았으며 또한 시간 차가 존재하면, 또는 신호를 한 단자에서 다른 단자로 전송할 때 시간 지연이 있으며, 인덱스 미스매치가 일어날 것이다.

차동 전류 계산기(96)는 로컬 단자와 원격 단자로부터 정렬된 전류 측정치를 활용하여 차동 전류 값을 판단한다. 더욱이, 고장 검출 로직(98)은 차동 전류 값을 임계 값과 비교하고 출력 신호(100)를 회로 차단기에 송신하며 또한 고장 검출을 디스플레이할 수 있다. 송신기(102)는 인덱스된 전류 측정치(104) 및 로컬 시간 신호(106)를 다른 단자들에 전송한다. 본 명세서에서 컨트롤러(80)의 컴포넌트들은 예시적인 목적으로 도시될 뿐이며 몇몇 컴포넌트들은 요건에 따라 변경, 추가 또는 제거될 수 있다는 것을 알아야 한다. 예를 들면, 일 실시예에서, 수신기(86)는 하나 보다 많은 단자로부터 신호들을 수신할 수 있으며 이에 따라서 컴포넌트들이 변경될 것이다.

도 3은 두 단자 클럭들 사이에서 시간 이동 오류(time shift error)를 나타내는 그래프 구성(120)을 도시한다. 구성(120)에서, 수평 축(122)은 실제 시간을 나타내며 수직 축(124)은 클럭 시간을 나타낸다. 클럭(A)와 클럭(B)라는 두 클럭이 있는데, 하나는 단자(A)에서 하나는 단자(B)에서 각각 발생한다. 클럭들은 T_clock의 주기에 따라 롤 오버된다(즉, 기간 T_clock 이후, 클럭의 카운터는 리셋된다). 도시된 실시예에서, 클럭(B)은 클럭(A)에 비해 뒤지거나 또는 시간 T_BA 만큼 시간 이동된다. 이것은 클럭(B)의 주파수가 클럭(A)의 주파수와 동기되어 있기 때문이며 또한 통신 지연으로 인해 클럭(A)이 롤 오버된 후 클럭(B)가 롤 오버하기 때문이다. 그러나, 다른 실시예에서, 클럭(A)은 두 클럭들이 서로 동기화되므로 클럭(B)에 비해 뒤지는 것이라고 간주될 수 있다. 일 실시예에서, 동기화란 각각의 컨트롤러에서 통신의 지연이 입력으로서 PFLL에 공급되고 그에 따라 각각의 클럭 시간들이 조절되었음을 의미한다는 것을 이제 알아야 한다. 그래서, 클럭(A) 이후에 클럭(B)이 롤 오버되는 경우 T_BA의 값은 양의 값을 가지며, 클럭(A)에 앞서 클럭(B)가 롤 오버하면 음의 값을 갖는다. 더욱이, 이 로직에 따르면, T_BA의 값은 항시 -T_clock/2 보다 크며, T_clock/2 보다 적다. 구성(120)으로부터 알 수 있는 바와 같이, 시간 t1에서, 클럭(A) 카운터는 N1을 가리키는 반면에 클럭(B) 카운터는 N2를 가리키고 있다. 그래서, 단자들(A 및 B)에서 전류 신호들(I_A 및 I_B)은 그에 따라 인덱스될 것이며(즉, 시간 t1에서, I_A는 인덱스된 I_A(N1)일 것이며), 반면 I_B는 인덱스된 I_B(N2)일 것이다. 이것은 두 단자들(I_A(N1) 및 I_B(N1))로부터 동일한 인덱스된 전류 신호들이 서로 비교될 때 이들이 동일한 순간의 시간 t1에서 발생하지 않기에 에러가 유발되며 회로 차단기의 고장 오검출 또는 거짓 트립을 일으킬 수 있다. 그래서, 두 클럭들의 시간 동기화가 중요하다.

도 4는 클럭 롤오버 시나리오에 따라 두 단자들 간의 통신 지연을 나타내는 그래프 구성(130)을 도시한다. 구성(130)에서, 단자들(A 및 B)의 두 클럭들에 관련한 두 클럭 시간들(132 및 134)이 각기 도시된다. 단자(A)와 단자(B) 사이에서 매번의 왕복 메시지 교환 마다, 4 번의 로컬 시간 측정들이 이루어진다. 예를 들면, 단자(A)와 단자(B) 사이의 왕복 메시지 교환 동안, 다음과 같은 네 번의 측정들이 이루어진다.

i) T1 - 메시지가 단자(A)에서 단자(B)로 송신될 때 클럭(A)에 의해 측정된 시간.

ii) T2 - 메시지가 단자(A)로부터 수신될 때 클럭(B)에 의해 측정된 시간.

iii) T3 - 반환 메시지가 단자(B)로부터 단자(A)로 송신될 때 클럭(B)에 의해 측정된 시간.

iv) T4 - 반환 메시지가 수신될 때 클럭(A)에 의해 측정된 시간.

단자(A)에서 단자(B)로의 통신 지연이 단자(B)에서 단자(A)로의 지연과 동일하다면, B에 비해 A의 위상 오차는 다음으로부터 계산될 수 있다:

전술한 수학식은 시간 T1, T2, T3 및 T4가 카운터 값들이라고 간주된다면 더 쉽게 이해될 것이다. 그러나, 클럭들의 롤오버 상태 때문에, 클럭들 간의 상대적 오프셋, 통신 지연, 그리고 처리 지연을 포함하는 여러 변수들에 종속하는 전류 측정들의 타이밍에 대해 롤오버 이벤트들의 타이밍에 따라서 여러 상이한 응답이 있을 수 있다. 실제 전류 측정과 메시지가 실제로 원격 단자에 송신될 때와의 시간 차이가 존재한다는 것을 알아야 한다. 예를 들면, 1 내지 10의 카운트가 기본이라면, 만일 T1이 카운트 8이면, 실제 전류 측정은 카운트 7에서 발생할 수도 있다.

차동 전류 계산에 영향을 미칠 수 있는 두 사례의 롤오버가 있다: 즉, i) 한 쌍의 측정 중 제1 측정 이전(즉, T1 또는 T2 이전)의 롤오버와, ii) 한 쌍의 측정들 사이(즉, T1과 T4와의 사이 또는 T2와 T3와의 사이)에서의 롤오버.

설명 목적 상, 첫 사례는 도 5a에 예시되며 두 번째 사례는 도 5b에 예시된다. 도 5a는 단자에서 실제 전류 측정 시간 T0 이전에 클럭 롤오버의 구성(142)을 도시한다. 구성(142)은 또한 메시지가 단자(2)에서 수신될 때의 시간인 t2를 도시한다. 구성(142)으로부터 롤오버 사례는 T0과 T1과의 사이에서 발생함을 알 수 있다. 도 5b는 단자(A)에서 실제 전류 측정 시간 T0와, 메시지가 각기 송신 및 수신된 시간 T1 및 T4에서 클럭 롤오버의 구성(144)을 도시한다. 두 구성(142 및 144)에서, 수평 축(148)은 초 단위의 실제 시간을 나타내며 수직 축(144)은 카운트 수 단위의 클럭 시간을 나타낸다. 구성(144)으로부터 롤오버 사례는 T1과 T4와의 사이에서 발생한다는 것을 알 수 있으며, 여기서 T1의 값은 T4의 값보다 크다. 이것은 시간 T1에서 클럭(A)의 카운터가 거의 최대 카운트이며 새로운 카운트가 T4 동안 시작하기 때문에 발생한다. 그러므로, T1과 T4와의 사이에서 클럭(A)의 롤오버를 검출하고 이의 보상을 위한 알고리즘은 다음과 같다:

마찬가지로, T2와 T3와의 사이에서 클럭(B)의 롤오버를 검출하고 이의 보상을 위한 알고리즘은 다음과 같다:

첫 사례의 경우, T1 이전에 클럭(A)의 롤오버는 T1과 T4의 두 곳에서 -T_clock 의 오차를 유발하며 T2 이전에 클럭(B)의 롤오버는 T2과 T3의 두 곳에서 T_clock의 오차를 유발할 것이고, 그래서 T_AB에서 -T_clock의 오차를 일으킬 것이다. T_AB의 유효 범위는 -T_clock/2 내지 T_clock/2 이며, + 또는 -T_clock의 오차는 이 범위를 벗어난 결과를 가져올 것이다. 그러므로, 아래와 같은 교정이 활용된다:

도 6은 전술한 바와 같이 두 단자들 사이에서 통신 시 시간 지연을 판단하는 방법을 설명하는 흐름도(150)를 도시한다. 이 방법은 단계(151)에서 T1과 T4를 비교함으로써 T1과 T4와의 사이에서 롤오버가 발생하는지를 판단하는 것을 포함한다. 만일 롤오버가 발생하면, 이 방법은 단계(152)로 진행하며, 그렇지 않으면 이 방법은 단계(153)로 진행한다. 단계(152)에서, T1과 T4 사이에서 롤오버가 발생하면 또는 T1이 T4보다 크면, 시간 T4는 T4+T_clock로 변경된다. 단계(153)에서, T2와 T3 사이에서 롤오버가 발생하는지 판단되며 만일 대답이 예이면 이 방법은 단계(154)로 진행하며 그렇지 않으면 단계(156)로 진행한다. 단계(154)에서, 만일 롤오버가 T2와 T3 사이에서 발생하면 또는 T2가 T3보다 크면, 시간 T3은 T3+T_clock으로 변경된다. 이 방법은 또한 단계(156)에서 수학식 T_AB=(T1+T4-T2-T3)/2를 활용함으로써 단계(156)에서 제1 시간 지연을 판단하는 것을 포함한다. 단계(157)에서, T_AB가 T_clock/2 보다 큰지 판단함으로써 클럭 롤오버가 T1 이전에 발생하는지 판단하며 만일 클럭 롤오버 발생하면 이 방법은 단계(158)로 진행하며 그렇지 않으면 단계(159)로 진행한다. 단계(158)에서, 제1 지연은 T_AB = T_AB - T_clock 으로 변경된다. 단계(159)에서, 다시 T_AB 가 (-T_clock/2) 보다 작은지 판단함으로써 클럭 롤오버가 T2 이전에 발생하는지의 여부가 판단되며, 만일 예이면 이 방법은 단계(160)로 진행하고 그렇지 않으면 이 방법은 종료한다. 마지막으로, 단계(160)에서, 만일 클럭 롤오버가 T2 이전에 발생하면, 시간 지연 T_AB는 또한 T_AB = T_AB + T_clock 으로 변경된다. 결과적인 시간 이동 추정 또는 변경된 시간 지연은 PFLL로의 위상 입력으로서 사용되어 두 단자들에서 클럭들을 동기화하고 통신 지연을 보상한다.

도 6에서 논의된 알고리즘은 두 단자 시스템들에 사용된다. 2개 보다 많은 단자를 갖는 다단자 시스템에서, 링 통신 시스템이 활용될 수 있다. 이 경우, 클럭들은 제1 클럭으로부터 마지막 클럭에 이르기 까지 시간 지연이 전파하는 결과를 가져오는 링 방식으로 서로 동기한다. 예로서, 세 단자 시스템에서, 단자(A)는 메시지를 단자(B)에게 송신하고 그로부터 수신하며; 단자(B)는 메시지를 단자(C)에 송신하고 그로부터 수신하며 단자(C)는 메시지를 다시 단자(A)에게 송신하고 그로부터 수신한다. 이러한 경우, 시간 지연은 하나의 클럭에서 다른 클럭으로 전파하기 때문에, 제1 클럭부터 마지막 클럭까지의 전체 지연은 클것이다. 더욱이, 큰 시간 지연 때문에 클럭들의 기간 T_clock이 작을 때, 클럭들은 결코 서로 동기화하지 않을 일이 발생할 수 있다. 이것은 페이저들의 오류적인 태깅을 유발하고 회로 차단기들의 거짓 트립핑을 발생시킬 수 있다.

본 발명의 실시예에 따르면, 이중 범위 클럭은 클럭들을 동기화하는데 활용된다. 이중 범위 클럭은 상위 범위 클럭 및 하위 범위 클럭을 포함한다. 하위 범위 클럭은 페이저 태깅 용도로 활용되며 상위 범위 클럭은 도 6에서 설명된 바와 같이 시간 또는 클럭 동기화 용도로 활용된다. 더욱이, 링 통신 네트워크 상에서 각 단자는 가장 가까운 두 단자들과 동기화한다. 예를 들면, 링 통신 네트워크에서 순서대로 A, B, C 및 D라는 단자들이 있다면, 단자(A)는 단자들(B 및 D)와 동기하고, 단자(B)는 단자들(A 및 C)와 등등으로 동기할 것이다.

도 7은 본 발명의 실시예에 따른 클럭 동기화 시스템(180)을 도시한다. 클럭 동기화 시스템(180)은 상이한 두 단자들에 배치된 두 컨트롤러(182, 184)를 포함한다. 각각의 컨트롤러(182, 184)는 시간 측정 교환 모듈(186), 클럭 오프셋 계산 모듈(188), 위상-주파수 고정 루프(PFLL)(190), 및 각기 상위 및 하위 범위를 갖는 이중 클럭들(192 및 194)을 포함한다. 컨트롤러들(182, 184)은 또한 도 2에 도시된 바와 같은 다른 컴포넌트들을 갖는다. 그러나, 간략성을 기하기 위해, 여기서는 클럭 동기화와 관련한 컴포넌트들만이 도시된다. 시간 측정 교환 모듈(186)은 원격 단자로부터 시간 신호들(예를 들면, T1, T2, T3 등)을 수신하고 전송한다. 비록 도 7에서 단지 두 단자들 사이의 통신이 도시될 지라도, 시간 측정 교환 모듈(186)은 둘보다 많은 단자들과 통신할 수 있으며 시간 신호들을 교환할 수 있다. 예로서, 시간 측정 교환 모듈(186)이 세 단자들과 통신한다고 가정한다. 그러면 클럭 오프셋 계산 모듈(188)은 도 6의 알고리즘을 활용하며 또한 세 단자들 사이의 시간 지연을 평균함으로써 전체 시간 지연을 판단한다. 세 단자 시스템(A-B-C)의 경우, 클럭 오프셋 계산 모듈(188)은 먼저 도 6의 알고리즘을 활용하여 먼저 두 시간 지연 T_AB 및 T_AC을 판단하고 그 다음으로 관계식을 이용하여 평균 시간 지연 T_A _, _BC을 판단할 것이다:

그러므로, 클럭 오프셋 계산 모듈(188)은 평균 시간 오프셋 또는 전체 시간 지연을 위상 입력으로서 PFLL(190)에 제공한다. 예시적인 PFLL(190)은 제너럴 일렉트릭 캄파니에 양도되고 본 명세서에서 참조문헌으로 인용된 허여된 미국 특허 제 5,958,060 호에 개시되어 있다. PFLL(190)은 신호를 클럭들(192, 194)에 제공하여 이들의 주파수를 조절한다. 클럭(194)은 페이저들을 태깅하도록 제1 클럭 신호를 제공하며 클럭(192)은 제2 클럭 신호를 클럭 동기화 목적을 위해 시간 측정 교환 모듈(186)에 제공한다.

클럭(192)의 제1 기간은 클럭(194)의 제2 기간의 N 배와 같도록 유지된다 (여기서, N은 클럭 동기화에 사용된 단자들의 개수이다). 예로서, 만일 4 개의 단자들이 있고 클럭(194)이 12 카운트와 같은 기간을 갖는다면, 클럭(192)은 48 카운트의 기간을 가질 것이며, 즉, 클럭(194)은 12 카운트 이후 롤오버할 것이며 반면 클럭(192)은 48 카운트 이후 롤오버할 것이다.

도 8은 세 단자 시스템의 클럭 동기화의 시뮬레이션 결과를 보여주는 두 개의 그래프 구성(200 및 202)을 도시한다. 구성(200 및 202)의 수평 축(204)은 초 단위의 실제 시간을 나타내며, 수직 축(206)은 카운트 수 단위의 클럭 시간을 나타낸다. 구성(200)은 클록 동기화에 이용된 세 단자들에서 상위 범위 클럭들에 관련한 세 클럭 파형(208, 210 및 212)을 도시하며, 반면에 구성(202)은 페이저 태깅에 이용된 세 단자들에서 하위 범위 클럭들에 관련한 세 클럭 파형들(214, 216 및 218)을 도시한다. 클럭 파형들(214, 216 및 218)은 T=16 카운트에 관련한 기간을 가지면, 반면에 클럭 파형들(208, 210 및 212)은 NT=3*16=48 카운트에 관련한 기간을 갖는다. 알 수 있는 바와 같이, 비록 클럭 파형들(208, 210 및 212)이 서로 동기화되어 있지 않을지라도, 클럭 파형들(214, 216 및 218)은 짧은 시간 이후 동기화가 이루어지게 되며, 그래서 동기화된 페이저 태깅을 유발할 것이다.

본 발명의 디지털 전류 차동 보호 시스템의 장점들 중 하나는 지리학적 위치결정 시스템(GPS)을 사용하지 않고도 다단자에서 클럭들의 동기화를 포함한다. 더욱이, 디지털 전류 차동 보호 시스템은 몇 개의 단자에라도 적용될 수 있다.

본 명세서에서 본 발명의 소정 특징들만이 예시되고 설명되었지만, 본 기술에서 통상의 지식을 가진 자들이라면 많은 변형과 변경을 만들어 낼 것이다. 그러므로, 첨부의 청구범위는 본 발명의 진정한 정신 내에 속하는 것으로서 그러한 모든 변형과 변경을 망라하고자 함은 물론이다.

Claims

다단자 송전선용 전류 차동 보호 시스템으로서,
로컬 단자에서 전류를 감지하는 전류 센서와,
상기 로컬 단자 및 원격 단자들을 시간 동기화하는 컨트롤러와,
차동 전류가 임계 값을 초과하면, 상기 다단자 송전선에서 고장을 검출하는 고장 검출 모듈을 포함하되,
상기 컨트롤러는,
원격 단자들과 타임 스탬프 데이터를 교환하는 시간 측정 교환 모듈과,
로컬 시간 측정들을 상기 시간 측정 교환 모듈에 제공하는 상위 범위 클럭과,
상기 로컬 단자에서 전류를 인덱싱하는 하위 범위 클럭 - 상기 상위 범위 클럭의 제1 기간은 상기 하위 범위 클럭의 제2 기간의 N 배이고, N은 다단자 시스템에서 단자들의 개수임 - 과,
원격 단자들 및 상기 로컬 단자로부터의 타임 스탬프 데이터에 기반하여 평균 시간 오프셋을 판단하는 클럭 오프셋 계산 모듈과,
상기 평균 시간 오프셋에 기반하여 상기 상위 범위 클럭 및 상기 하위 범위 클럭의 위상 신호 및 주파수 신호를 판단하는 위상-주파수 고정 루프를 포함하는
전류 차동 보호 시스템.
제 1 항에 있어서,
상기 클럭 오프셋 계산 모듈은 상기 로컬 단자와 각각의 원격 단자 사이의 통신 시간 지연을 평균화함으로써 평균 시간 오프셋을 판단하도록 구성된
전류 차동 보호 시스템.
제 2 항에 있어서,
상기 시간 측정 교환 모듈은 상기 로컬 단자에서 메시지 송신 시간 및 메시지 수신 시간과 원격 단자들에서 메시지 송신 시간 및 메시지 수신 시간을 포함하는 타임 스탬프 데이터를 교환하도록 구성된
전류 차동 보호 시스템.
제 3 항에 있어서,
상기 클럭 오프셋 계산 모듈은 상기 원격 단자에서 상기 메시지 송신 시간과 메시지 수신 시간과의 합과 상기 로컬 단자에서 상기 메시지 송신 시간과 메시지 수신 시간과의 합의 감산에 근거하여 상기 로컬 단자와 각각의 상기 원격 단자와의 사이의 통신 시간 지연을 판단하도록 구성된
전류 차동 보호 시스템.
제 4 항에 있어서,
상기 클럭 오프셋 계산 모듈은 상기 상위 범위 클럭의 롤오버 사례들에 근거하여 통신 시간 지연을 판단하도록 구성된
전류 차동 보호 시스템.
제 5 항에 있어서,
상기 클록 오프셋 계산 모듈은 상기 상위 범위 클럭이 상기 메시지 송신 시간과 상기 메시지 수신 시간과의 사이에서 롤 오버하면 상기 메시지 수신 시간을 상기 상위 범위 클럭의 상기 제1 기간 만큼 조절하도록 구성된
전류 차동 보호 시스템.
제 6 항에 있어서,
상기 클럭 오프셋 계산 모듈은 상기 상위 범위 클럭이 상기 메시지 송신 시간 이전에 롤오버하면 상기 통신 시간 지연을 조절하도록 구성된
전류 차동 보호 시스템.
제 1 항에 있어서,
상기 고장 검출 모듈은 상기 로컬 단자에서 전류와 상기 원격 단자들 중 적어도 하나의 단자에서의 제2 전류와의 벡터 합에 의해 상기 차동 전류를 판단하도록 구성된
전류 차동 보호 시스템.
제 1 항에 있어서,
상기 고장 검출 모듈은 상기 다단자 송전선을 통해 흐를 수 있는 최소 차동 전류와 상기 최소 차동 전류를 벗어나 허용가능한 제한 전류와의 합에 의해 상기 임계 값을 판단하도록 구성된
전류 차동 보호 시스템.
제 1 항에 있어서,
상기 로컬 단자에서 상기 전류를 샘플링하는 아날로그-디지털 변환기를 더 포함하는
전류 차동 보호 시스템.
제 10 항에 있어서,
상기 컨트롤러는 상기 아날로그-디지털 변환기의 샘플링 주파수에 근거하여 상기 로컬 단자에서 전류를 인덱싱하도록 구성된
전류 차동 보호 시스템.
다단자 송전선을 보호하는 방법으로서,
로컬 단자에서 전류를 감지하는 단계와,
타임 스탬프 데이터를 원격 단자들과 교환하는 단계와,
로컬 시간 측정들을 제공하기 위해 상위 범위 클럭을 활용하는 단계와,
상기 로컬 단자에서의 전류를 인덱싱하기 위해 하위 범위 클럭을 활용하는 단계 -상기 상위 범위 클럭의 제1 기간은 상기 하위 범위 클럭의 제2 기간의 N 배이고, N은 다단자 시스템에서 단자들의 개수임 - 와,
원격 단자들과 상기 로컬 단자로부터의 타임 스탬프 데이터에 근거하여 평균 시간 오프셋을 판단하는 단계와,
상기 평균 시간 오프셋에 근거하여 상기 상위 범위 클럭과 상기 하위 범위 클럭에 대한 위상 신호 및 주파수 신호를 판단하는 단계와,
차동 전류가 임계 값을 초과하면 상기 다단자 송전선에서 고장을 검출하는
다단자 송전선을 보호하는 방법.
제 12 항에 있어서,
상기 평균 시간 오프셋을 판단하는 단계는 상기 로컬 단자와 각각의 상기 원격 단자 사이에서 통신 시간 지연들을 평균하는 단계를 포함하는
다단자 송전선을 보호하는 방법.
제 13 항에 있어서,
상기 타임 스탬프 데이터를 교환하는 단계는 상기 로컬 단자에서 메시지 송신 및 메시지 수신 시간들과 원격 단자들에서 메시지 송신 및 메시지 수신 시간들을 교환하는 단계를 포함하는
다단자 송전선을 보호하는 방법.
제 14 항에 있어서,
상기 평균 시간 오프셋을 판단하는 단계는 상기 원격 단자에서 상기 메시지 송신 시간과 메시지 수신 시간과의 합과 상기 로컬 단자에서 상기 메시지 송신 시간과 메시지 수신 시간과의 합과의 감산에 따라서 상기 원격 단자와 각각의 원격 단자 사이의 상기 통신 시간 지연을 판단하는 단계를 포함하는
다단자 송전선을 보호하는 방법.
제 15 항에 있어서,
상기 평균 시간 오프셋을 판단하는 단계는 상위 범위 클럭의 롤오버 사례들에 근거하여 상기 통신 시간 지연을 판단하는 단계를 포함하는
다단자 송전선을 보호하는 방법.
제 16 항에 있어서,
상기 평균 시간 오프셋을 판단하는 단계는 상기 상위 범위 클럭이 상기 메시지 송신 시간과 상기 메시지 수신 시간과의 사이에서 롤 오버하면 상기 메시지 수신 시간을 상기 상위 범위 클럭의 상기 제1 기간 만큼 조절하는 단계를 포함하는
다단자 송전선을 보호하는 방법.
제 17 항에 있어서,
상기 평균 시간 오프셋을 판단하는 단계는 상기 상위 범위 클럭이 상기 메시지 송신 시간 이전에 롤오버하면 상기 상위 범위 클럭의 상기 제1 기간 만큼 상기 통신 시간 지연을 조절하는 단계를 포함하는
다단자 송전선을 보호하는 방법.
제 12 항에 있어서,
상기 다단자 송전선에서의 고장을 검출하는 단계는 상기 로컬 단자에서 전류와 상기 원격 단자들 중 적어도 하나의 단자에서의 제2 전류와의 벡터 합에 의해 상기 차동 전류를 판단하는 단계를 포함하는
다단자 송전선을 보호하는 방법.
제 12 항에 있어서,
상기 다단자 송전선에서의 고장을 검출하는 단계는 상기 다단자 송전선을 통해 흐를 수 있는 최소 차동 전류와 상기 최소 차동 전류를 벗어나 허용가능한 제한 전류와의 합에 의해 상기 임계 값을 판단하는 단계를 포함하는
다단자 송전선을 보호하는 방법.