KR20140054628A - Manufacture method of printed circuit board - Google Patents

Manufacture method of printed circuit board Download PDF

Info

Publication number
KR20140054628A
KR20140054628A KR1020120120339A KR20120120339A KR20140054628A KR 20140054628 A KR20140054628 A KR 20140054628A KR 1020120120339 A KR1020120120339 A KR 1020120120339A KR 20120120339 A KR20120120339 A KR 20120120339A KR 20140054628 A KR20140054628 A KR 20140054628A
Authority
KR
South Korea
Prior art keywords
plating layer
photosensitive film
base substrate
forming
via hole
Prior art date
Application number
KR1020120120339A
Other languages
Korean (ko)
Inventor
장용순
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020120120339A priority Critical patent/KR20140054628A/en
Publication of KR20140054628A publication Critical patent/KR20140054628A/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/064Photoresists
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/421Blind plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1476Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning

Abstract

The present invention relates to a method for manufacturing a printed circuit board and, more particularly, to a method for manufacturing a printed circuit board capable of forming a fine circuit. The present invention includes the steps of: providing a base substrate which includes copper foils laminated on both sides thereof (S1); laminating a photosensitive film on one side of the base substrate and exposing and developing the photosensitive film (S2); adding a penetration prevention plating layer on the exposed part (S3); forming a via hole on the base substrate with the penetration prevention plating layer (S4); forming a first plating layer on both sides of the base substrate including the inside of the via hole (S5); patterning the photosensitive film by laminating and exposing the photosensitive film on the first plating layer (S6); and forming a second plating layer on the first plating layer (S7).

Description

인쇄회로기판의 제조방법{MANUFACTURE METHOD OF PRINTED CIRCUIT BOARD}TECHNICAL FIELD [0001] The present invention relates to a method of manufacturing a printed circuit board,

본 발명은 인쇄회로기판의 제조방법에 관한 것으로, 더욱 상세하게는 미세회로를 형성할 수 있는 인쇄회로기판의 제조방법에 관한 것이다. The present invention relates to a method of manufacturing a printed circuit board, and more particularly, to a method of manufacturing a printed circuit board capable of forming a fine circuit.

인쇄회로기판(Printed Circuit Board; PCB)은 페놀수지 절연판 또는 에폭시 수지 절연판 등 절연재에 형성된 회로패턴을 통하여 실장된 부품들을 상호 전기적으로 연결하고 전원 등을 공급하는 동시에 부품들을 기계적으로 고정시켜주는 역할을 수행하는 것으로서, 인쇄회로기판에는 절연기판의 한쪽 면에만 회로층을 형성한 단면 PCB, 양쪽 면에 회로층을 형성한 양면 PCB 및 다층으로 배선한 MLB(다층 인쇄회로기판;Multi Layered Board)가 있다.Printed Circuit Board (PCB) is used to electrically connect components mounted through a circuit pattern formed on an insulating material such as a phenol resin insulating plate or an epoxy resin insulating plate, supply the power supply, and mechanically fix the components A printed circuit board has a single-sided PCB on which a circuit layer is formed on only one side of an insulating substrate, a double-sided PCB on which circuit layers are formed on both sides, and an MLB (Multi Layered Board) .

이러한 인쇄회로기판에 회로패턴을 형성하는 방법으로는 서브트렉티브(Subtractive)공법, 어디티브(additive)공법, 세미 어디티브(Semi-additive) 공법, 및 수정된 세미 어디티브 공법(Modified semi-additive) 공법 등이 있으며, 이에 의해 절연재의 일면 및 양면에 회로패턴을 형성할 수 있다.As a method of forming a circuit pattern on such a printed circuit board, there are a Subtractive method, an additive method, a Semi-additive method and a Modified semi-additive method ) Method, whereby a circuit pattern can be formed on one surface and both surfaces of the insulating material.

그러나, 반도체용 기판이 미세 회로화되면서 더 이상 서브트렉티브 공법으로 미세 회로를 형성할 수 없게 되었다. 따라서, 미세회로를 구현하기 위하여 SAP 공법을 사용하는 경향이 증가하고 있다.However, as the semiconductor substrate becomes a microcircuit, the microcircuit can no longer be formed by the subtractive process. Therefore, there is an increasing tendency to use SAP techniques to implement microcircuits.

일반적으로 SAP 공법으로 인쇄회로기판을 제조하는 공정은 일면에 동박을 갖는 절연재를 제공하고, 동박을 노출하는 비아홀을 형성한 후, 절연재의 일면 및 비아홀 내벽에 시드층을 형성한다. 이후, 전해도금공정을 수행하여 도금층을 형성하고, 이를 패터닝하여 배선패턴을 형성하는 방식으로 이루어진다.Generally, a process for manufacturing a printed circuit board by a SAP method includes providing an insulating material having a copper foil on one surface, forming a via hole exposing the copper foil, and then forming a seed layer on one surface of the insulating material and an inner wall of the via hole. Thereafter, an electrolytic plating process is performed to form a plating layer, and patterning is performed to form a wiring pattern.

그러나 기판상에 비아홀을 형성하는 과정에서는 레이저 드릴을 사용할 경우 구리 박막이 너무 얇게 되면 가공되는 비아홀 하부의 구리가 손상되어 비아홀이 관통되는 문제점이 있다. However, in the process of forming the via hole on the substrate, when the copper thin film is too thin when the laser drill is used, there is a problem that the copper under the via hole to be processed is damaged and the via hole penetrates.

이에 따라, 최근에는 상기한 문제점을 보완하도록 약 5㎛ 이상의 구리 박막이 사용되고 있다. Accordingly, in recent years, a copper thin film of about 5 탆 or more has been used to compensate for the above problems.

하지만, 베이스기판에 구리박막을 전부 5㎛ 이상으로 적층시킬 경우 구리 박막이 두꺼워지게 되어 회로 형성을 위한 에칭 공정에서 제거해야할 시드층이 두꺼워져 미세회로를 구성하기 어려운 문제점이 있다. However, when the copper thin film is entirely stacked on the base substrate at a thickness of 5 μm or more, the copper thin film becomes thick, and the seed layer to be removed in the etching process for forming a circuit becomes thick, making it difficult to form a microcircuit.

특허문헌1 : 대한민국공개특허 제 2008-0101762호Patent Document 1: Korean Patent Publication No. 2008-0101762

본 발명은 상기와 같은 문제점을 감안하여 안출된 것으로, 레이저에 의한 홀 가공 과정에서 홀이 형성되는 영역에만 구리 박막을 두껍게 하고, 회로가 형성될 영역의 구리 박막은 홀이 형성되는 영역보다 상대적으로 얇게 형성함으로써, 미세회로의 구현이 가능한 인쇄회로기판의 제조방법을 제공하는데 목적이 있다.SUMMARY OF THE INVENTION The present invention has been conceived in view of the above problems, and it is an object of the present invention to provide a method of manufacturing a semiconductor device, in which a copper thin film is thickened only in a region where holes are formed, The present invention also provides a method of manufacturing a printed circuit board capable of realizing a fine circuit.

본 발명의 다른 목적은, 베이스기판 표면에 적층되는 통상적인 구리 박막의 두께보다 얇은 구리 박막의 적층으로 인해 제조원가를 절감할 수 있는 인쇄회로기판의 제조방법을 제공하는데 있다.Another object of the present invention is to provide a method of manufacturing a printed circuit board which can reduce the manufacturing cost due to the lamination of a copper thin film which is thinner than the thickness of a typical copper thin film laminated on the surface of a base substrate.

이와 같은 목적을 달성하기 위해 본 발명은, 양면에 동박이 적층된 베이스기판을 제공하는 단계(S1); 상기 베이스기판 일면에 감광성 필름을 라미네이션하고, 상기 감광성 필름을 노광, 현상하는 단계(S2); 상기 노광 부위에 관통방지도금층을 추가하는 단계(S3); 상기 관통방지도금층이 형성된 베이스기판에 비아홀을 형성하는 단계(S4); 상기 비아홀 내부를 포함한 베이스기판 양면에 제 1도금층을 형성하는 단계(S5); 상기 제 1도금층상에 감광성 필름을 적층하고, 노광하여 패터닝하는 단계(S6); 그리고 상기 제 1도금층상에 제 2도금층을 형성하는 단계(S7); 를 포함한다. In order to achieve the above object, the present invention provides a method of manufacturing a semiconductor device, comprising: (S1) providing a base substrate on which copper foils are stacked on both sides; (S2) of laminating a photosensitive film on one surface of the base substrate and exposing and developing the photosensitive film; (S3) of adding a penetration-resistant plating layer to the exposed portion; (S4) forming a via hole in the base substrate on which the penetration preventing plating layer is formed; (S5) forming a first plating layer on both sides of the base substrate including the inside of the via hole; Laminating a photosensitive film on the first plating layer, exposing and patterning (S6); And forming a second plating layer on the first plating layer (S7); .

상기 S2단계 후에는 상기 도금층에 감광성필름을 적층하고, 적층된 감광성 필름에 마스킹을 하는 단계가 더 진행될 수 있다. After the step S2, a step of laminating a photosensitive film on the plating layer and masking the laminated photosensitive film may be further performed.

이때, 상기 마스킹이 진행된 후 상기 감광성필름에 노광이 진행된 다음 마스킹을 제거하는 단계가 더 진행될 수 있다. At this time, the step of removing the masking after the exposure of the photosensitive film is performed after the progress of the masking may be further performed.

또한 상기 S3단계 후에는 상기 도금층에서 감광성필름을 제거하고 상기 베이스기판에 비아홀을 형성한 단계가 더 진행될 수 있다. After the step S3, a step of removing the photosensitive film from the plating layer and forming a via hole in the base substrate may be further performed.

또한 상기 S5단계 후에는 상기 제 1도금층에 감광성필름을 적층하고, 상기 감광성필름에 마스킹과 노광이 순차적으로 진행된 다음, 상기 마스킹을 제거하는 단계가 더 진행될 수 있다. After the step S5, the photosensitive film is laminated on the first plating layer, and the masking and exposure are successively performed on the photosensitive film, followed by removing the masking.

그리고 마지막 공정으로서 상기 S7단계 후에는 제 2도금층과 제 1도금층 사이에 존재하는 잔사를 에칭하여 제거하는 단계가 더 진행될 수 있다. As a final step, after the step S7, a step of etching and removing a residue existing between the second plating layer and the first plating layer may be further performed.

또한 상기 관통방지도금층이 형성된 부위의 제 2도금층은 상기 베이스기판을 기준으로 반대면에 형성된 제 2도금층 보다 확장된 면적으로 이루어질 수 있다. The second plating layer in the portion where the penetration preventing plating layer is formed may have an area larger than that of the second plating layer formed on the opposite surface with respect to the base substrate.

본 발명의 실시예에 따른 인쇄회로기판의 제조방법은 레이저에 의한 홀 가공 과정에서 홀이 형성되는 영역에만 구리 박막을 두껍게 하고, 회로가 형성될 영역의 구리 박막은 홀이 형성되는 영역보다 상대적으로 얇게 형성함으로써, 작업 공정의 단순화는 물론 균일한 박막층의 구현이 가능하게 됨에 따라 미세회로의 구현이 가능한 효과를 제공한다. In the method of manufacturing a printed circuit board according to an embodiment of the present invention, a copper thin film is thickened only in a region where a hole is formed in a hole process by a laser, and a copper thin film in a region where a circuit is to be formed is relatively By forming the thin film, it is possible to realize a uniform thin film layer as well as a simplification of a working process, thereby providing an effect of realizing a microcircuit.

또한 베이스기판에 적층되는 구리의 사용을 크게 줄여 제조원가를 크게 절감할 수 있는 효과가 있다. In addition, the use of copper deposited on the base substrate can be greatly reduced, and the manufacturing cost can be greatly reduced.

도 1a 내지 도 1m은 본 발명의 실시예에 따른 인쇄회로기판의 제조방법을 보인 공정예시도.BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1A to FIG. 1M illustrate a process example of a method of manufacturing a printed circuit board according to an embodiment of the present invention.

이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1a 내지 도 1m은 본 발명의 실시예에 따른 인쇄회로기판의 제조방법을 보인 공정예시도이다. FIGS. 1A to 1M are views illustrating a method of manufacturing a printed circuit board according to an embodiment of the present invention.

도시된 바와 같이, 본 발명의 실시예에 따른 인쇄회로기판의 제조방법은 베이스기판(10)의 양측면으로 구리 동박이 적층된 도금층(12)이 구성된다. 도금층(12)은 미세회로를 형성하기 위하여 3㎛ 이하의 두께로 적층된다.As shown in the figure, a method of manufacturing a printed circuit board according to an embodiment of the present invention includes a plating layer 12 in which copper copper foil is laminated on both sides of a base substrate 10. The plating layer 12 is laminated to a thickness of 3 탆 or less to form a fine circuit.

이러한 베이스기판의 도금층(12)에는 DPR(Dry Photo Resist)도포 즉, 감광성필름(14)이 라미네이션된다. 감광성필름(14)이 라미네이션된 후에는 감광성필름(14)을 노광하게 된다. DPR (dry photo resist) coating, that is, the photosensitive film 14 is laminated on the plating layer 12 of the base substrate. After the photosensitive film 14 is laminated, the photosensitive film 14 is exposed.

이때, 감광성필름(14)을 노광할 때에는 노광 부위를 제외하고 감광성필름(14)에 마스킹(16)이 적층된다. 다시 말해, 마스킹(16)은 노광부위를 제외한 나머지 감광성필름(14)에 적층된다. At this time, when the photosensitive film 14 is exposed, the masking 16 is laminated on the photosensitive film 14 except for the exposed portion. In other words, the masking 16 is laminated on the remaining photosensitive film 14 except for the exposed portion.

마스킹(16) 적층이 완료되면, 마스킹(16)이 적층되지 않은 부위에 노광이 진행되어 감광성필름(14)의 일부를 제거하게 되고, 노광이 완료된 후에는 마스킹(16)을 감광성필름(14)으로부터 제거하게 된다. After the completion of the stacking of the masking 16, exposure is performed to a portion where the masking 16 is not laminated, thereby removing a part of the photosensitive film 14. After the exposure is completed, the masking 16 is removed from the photosensitive film 14, .

다음으로, 감광성필름(14)에서 노광 현상이 진행된 도금층(12)에는 감광성필름(14)을 제거하고, 구리 동박으로 이루어진 관통방지도금층(18)이 적층된다. Next, the photosensitive film 14 is removed from the plating layer 12 on which the exposure development has progressed in the photosensitive film 14, and the penetration preventing plating layer 18 made of copper copper is laminated.

관통방지도금층(18)은 베이스기판(10)에 비아홀(20)을 형성하는 과정에서 베이스기판(10)이 완전히 관통되지 않도록 도금층(12)의 강도 및 내열성을 보완하는 역할을 한다. The penetration preventing plating layer 18 serves to compensate the strength and heat resistance of the plating layer 12 so that the base substrate 10 is not completely penetrated in the process of forming the via hole 20 in the base substrate 10.

즉, 베이스기판(10)에 비아홀(20)을 형성하는 과정에서는 통상적으로 베이스기판의 절연층(미부호)은 뚫고 도금층(12)은 용융시킬 수 없는 레이저 드릴을 사용하게 된다. 그런데, 레이저가 베이스기판(10)의 절연층을 뚫는 과정에서는 비교적 고온의 열이 발생하게 되는데, 이렇게 발생된 열은 베이스기판의 도금층이 3㎛ 이하로 적층되어 있는 경우 도금층(12)의 두께가 너무 얇아 비아홀(20)을 완전히 관통시킬 수 있게 된다. In other words, in the process of forming the via hole 20 in the base substrate 10, a laser drill which can not melt the plated layer 12 through the insulating layer (not shown) of the base substrate is usually used. However, in the process of laser drilling the insulating layer of the base substrate 10, relatively high temperature heat is generated. In the case where the plating layer of the base substrate is laminated to 3 m or less, the thickness of the plating layer 12 is So that the via hole 20 can be completely penetrated.

따라서, 관통방지도금층(18)은 도금층(12)의 강도 및 내열성을 증대시켜 레이저를 통해 비아홀(20)을 가공하더라도 열에 의해 비아홀(20)이 관통되지 않도록 약 2㎛ 정도의 두께로 적층될 수 있다. Therefore, the penetration preventing plating layer 18 can increase the strength and heat resistance of the plating layer 12, and even if the via hole 20 is processed through the laser, it can be laminated to a thickness of about 2 탆 so that the via hole 20 is not penetrated by heat have.

이와 같이, 도금층(12)과 관통방지도금층(18)의 총 두께가 5㎛정도가 되면 레이저를 통해 비아홀(20)을 가공하더라도 비아홀(20)이 완전히 관통되지 않게 된다. When the total thickness of the plating layer 12 and the penetration preventing plating layer 18 is about 5 占 퐉, the via hole 20 is not completely penetrated even if the via hole 20 is processed through the laser.

이때, 도금층(12)과 관통방지도금층(18)이 적층된 상태에서의 두께가 5㎛보다 현저히 작은 4㎛ 내외일 경우에는 레어저 가공시 발생되는 열원에 의해 비아홀(20)이 관통될 수도 있어 이들의 총 두께가 5㎛ 내외의 두께를 유지하는 것이 바람직하겠다. At this time, when the thickness of the plating layer 12 and the penetration preventing plating layer 18 are 4 μm or less, which is significantly smaller than 5 μm, the via hole 20 may be penetrated by a heat source generated during the roughing process It is preferable that the total thickness of these layers is kept within about 5 탆.

또한 관통방지도금층(18)이 도금층(12) 일면에 적층된 후의 단면은 관통방지도금층(18)의 적층부위가 비아홀(20) 주변보다 돌출된 단턱을 이루게 된다. The cross section after the penetration preventing plating layer 18 is laminated on one surface of the plating layer 12 has a stepped portion where the layered portion of the penetration preventing plating layer 18 protrudes from the periphery of the via hole 20.

관통방지도금층(18)이 적층된 후에는 비아홀(20) 내부를 포함하여 베이스기판의 양면에 제 1도금층(22)이 적층된다. After the penetration preventing plating layer 18 is laminated, the first plating layer 22 is laminated on both sides of the base substrate including the inside of the via hole 20.

제 1도금층(Seed Layer)(22)은 베이스기판(10)에 적층된 도금층(12) 및 관통방지도금층(18)과 동일 금속재인 구리를 소재로 할 수 있다. The first plating layer 22 may be made of copper, which is the same metallic material as the plating layer 12 and the penetration preventing plating layer 18 laminated on the base substrate 10.

제 1도금층(22)이 적층된 후에는 제 1도금층(22)에 감광성필름(24)을 적층할 수 있다. 또한 감광성필름(24)에는 마스킹(25)과 노광이 순차적으로 진행된 다음, 마스킹(25)을 제거하여 패터닝할 수 있다. After the first plating layer 22 is laminated, the photosensitive film 24 may be laminated on the first plating layer 22. Further, the photosensitive film 24 may be patterned by removing the masking 25 after the masking 25 and exposure are sequentially performed.

다음으로, 제 1도금층(22)상에는 제 2도금층(26)이 적층된다. 이때, 제 1도금층(22)은 베이스기판(10)의 양측면에 적층되어 있으므로 제 2도금층(26)의 경우 제 1도금층(22)의 양측면에 동시 적층할 수 있다. Next, a second plating layer 26 is laminated on the first plating layer 22. At this time, since the first plating layer 22 is laminated on both sides of the base substrate 10, the second plating layer 26 can be laminated on both sides of the first plating layer 22 simultaneously.

제 2도금층(26)이 적층된 후에는 감광성필름(24)을 NaOH 나 아민계 약품을 이용하여 제거하고, 에칭을 통해 제 1도금층(22) 중 불필요한 부분을 제거할 수 있다.After the second plating layer 26 is laminated, the photosensitive film 24 may be removed using NaOH or an amine-based chemical, and an unnecessary portion of the first plating layer 22 may be removed through etching.

이렇게 감광성필름(24)과 제 1도금층(22) 중 불필요한 부분이 제거된 후에는 제 1도금층(22)의 일부가 잔사(잔여물)로 남을 수 있다. 이러한 잔사는 에칭(식각)을 통해 제거하게 된다. After the unnecessary portions of the photosensitive film 24 and the first plating layer 22 are removed, a part of the first plating layer 22 may remain as a residue. These residues are removed by etching.

따라서, 베이스기판(10)에 비아홀(20)을 가공하는 과정에서 관통방지도금층(18)과 도금층(12)이 충분한 강도 및 내열성을 확보하게 됨으로써, 비아홀(20) 가공에 따른 불량률을 크게 줄일 수 있게 된다. Therefore, the through-hole prevention plating layer 18 and the plating layer 12 ensure sufficient strength and heat resistance in the process of forming the via hole 20 in the base substrate 10, thereby significantly reducing the defective rate due to the processing of the via hole 20 .

또한 비아홀(20)이 가공되는 위치에만 도금층(12)과 관통방지도금층(18)이 구성됨에 따라 구리 사용을 최소화시킬 수 있어 제조원가도 절감할 수 있게 된다. In addition, since the plating layer 12 and the penetration preventing plating layer 18 are formed only at the position where the via hole 20 is processed, the use of copper can be minimized and the manufacturing cost can be reduced.

이상에서 본 발명의 실시예에 따른 인쇄회로기판의 제조방법에 대해 설명하였으나 본 발명은 이에 한정하지 아니하며 당업자라면 그 응용과 변형이 가능함은 물론이다.Although the method of manufacturing a printed circuit board according to an embodiment of the present invention has been described above, the present invention is not limited thereto.

10: 베이스기판 12: 도금층
14,24: 감광성필름 16,25: 마스킹
18: 관통방지도금층 20: 비아홀
22: 제 1도금층 26: 제 2도금층
10: base substrate 12: plated layer
14,24: Photosensitive film 16,25: Masking
18: penetration preventing plating layer 20: via hole
22: first plating layer 26: second plating layer

Claims (7)

양면에 동박이 적층된 베이스기판을 제공하는 단계(S1);
상기 베이스기판 일면에 감광성 필름을 라미네이션하고, 상기 감광성 필름을 노광, 현상하는 단계(S2);
상기 노광 부위에 관통방지도금층을 추가하는 단계(S3);
상기 관통방지도금층이 형성된 베이스기판에 비아홀을 형성하는 단계(S4);
상기 비아홀 내부를 포함한 베이스기판 양면에 제 1도금층을 형성하는 단계(S5);
상기 제 1도금층상에 감광성 필름을 적층하고, 노광하여 패터닝하는 단계(S6); 그리고
상기 제 1도금층상에 제 2도금층을 형성하는 단계(S7); 를 포함하는 인쇄회로기판의 제조방법.
(S1) providing a base substrate on which copper foils are stacked on both sides;
(S2) of laminating a photosensitive film on one surface of the base substrate and exposing and developing the photosensitive film;
(S3) of adding a penetration-resistant plating layer to the exposed portion;
(S4) forming a via hole in the base substrate on which the penetration preventing plating layer is formed;
(S5) forming a first plating layer on both sides of the base substrate including the inside of the via hole;
Laminating a photosensitive film on the first plating layer, exposing and patterning (S6); And
Forming a second plating layer on the first plating layer (S7); And a step of forming the printed circuit board.
제 1항에 있어서,
상기 S2단계는 상기 도금층에 감광성필름을 적층하고, 적층된 감광성 필름에 마스킹을 하는 단계가 더 포함되는 인쇄회로기판의 제조방법.
The method according to claim 1,
Wherein the step (S2) further includes the step of laminating a photosensitive film on the plating layer and masking the laminated photosensitive film.
제 2항에 있어서,
상기 마스킹이 진행된 후 상기 감광성필름에 노광이 진행된 다음 마스킹을 제거하는 단계가 더 진행되는 인쇄회로기판의 제조방법.
3. The method of claim 2,
Further comprising the step of removing the masking after the exposure of the photosensitive film is performed after the masking has progressed.
제 1항에 있어서,
상기 S3단계 후에는 상기 도금층에서 감광성필름을 제거하고 상기 베이스기판에 비아홀을 형성한 단계가 더 진행되는 인쇄회로기판의 제조방법.
The method according to claim 1,
After the step S3, removing the photosensitive film from the plating layer and forming a via hole in the base substrate.
제 1항에 있어서,
상기 S5단계 후에는 상기 제 1도금층에 감광성필름을 적층하고, 상기 감광성필름에 마스킹과 노광이 순차적으로 진행된 다음, 상기 마스킹을 제거하는 단계가 더 진행되는 인쇄회로기판의 제조방법.
The method according to claim 1,
And after the step S5, a photosensitive film is laminated on the first plating layer, and the masking and exposure are sequentially performed on the photosensitive film, followed by removing the masking.
제 1항에 있어서,
상기 S7단계 후에는 제 2도금층과 제 1도금층 사이에 존재하는 잔사를 에칭하여 제거하는 단계가 더 진행되는 인쇄회로기판의 제조방법.
The method according to claim 1,
And after the step S7, etching and removing the residue existing between the second plating layer and the first plating layer is further performed.
제 1항에 있어서,
상기 관통방지도금층이 형성된 부위의 제 2도금층은 상기 베이스기판을 기준으로 반대면에 형성된 제 2도금층 보다 확장된 면적으로 이루어진 인쇄회로기판의 제조방법.
The method according to claim 1,
Wherein the second plating layer of the portion where the penetration preventing plating layer is formed has an area larger than a second plating layer formed on the opposite surface with respect to the base substrate.
KR1020120120339A 2012-10-29 2012-10-29 Manufacture method of printed circuit board KR20140054628A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120120339A KR20140054628A (en) 2012-10-29 2012-10-29 Manufacture method of printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120120339A KR20140054628A (en) 2012-10-29 2012-10-29 Manufacture method of printed circuit board

Publications (1)

Publication Number Publication Date
KR20140054628A true KR20140054628A (en) 2014-05-09

Family

ID=50886452

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120120339A KR20140054628A (en) 2012-10-29 2012-10-29 Manufacture method of printed circuit board

Country Status (1)

Country Link
KR (1) KR20140054628A (en)

Similar Documents

Publication Publication Date Title
KR100990588B1 (en) A printed circuit board comprising landless via and method for manufacturing the same
US7524429B2 (en) Method of manufacturing double-sided printed circuit board
JP2007123902A (en) Method of manufacturing rigid flexible printed circuit board
JP6189592B2 (en) Component-embedded printed circuit board and manufacturing method thereof
US9848492B2 (en) Printed circuit board and method of manufacturing the same
KR100861620B1 (en) Fabricating method of printed circuit board
US9883599B2 (en) Manufacturing method for multi-layer circuit board having cavity
KR101136396B1 (en) PCB within cavity and Fabricaring method of the same
JP2013106034A (en) Manufacturing method of printed circuit board
KR101516078B1 (en) Printed circuit board and method of mamufacturing the same
KR101304359B1 (en) Method of manufacturing a cavity printed circuit board
US7992296B2 (en) PCB and manufacturing method thereof
KR20180013017A (en) Printed circuit board
KR101875943B1 (en) Printed circuit board and manufacturing method therefor
KR101317597B1 (en) Method for forming via hole and outer circuit layer of printed circuit board
KR20110093406A (en) Pcb within cavity and fabricaring method of the same
KR20090123032A (en) Method of manufacturing printed circuit board embedded with semiconductor chip
KR101987378B1 (en) Method of manufacturing printed circuit board
KR20140054628A (en) Manufacture method of printed circuit board
KR101171100B1 (en) Manufacturing method for circuit board
KR100745520B1 (en) Multi-layered printed circuit board and the manufacturing method thereof
US20150230340A1 (en) Embedded board and method of manufacturing the same
KR20030042339A (en) Method for creating through holes in printed wiring board
US20130146337A1 (en) Multi-layered printed circuit board and manufacturing method thereof
JP2006186178A (en) Method for manufacturing rigid flexible printed circuit board

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application