KR20140044561A - 인쇄회로기판 및 그를 이용한 반도체 패키지와, 그 인쇄회로기판 및 반도체 패키지의 제조방법 - Google Patents

인쇄회로기판 및 그를 이용한 반도체 패키지와, 그 인쇄회로기판 및 반도체 패키지의 제조방법 Download PDF

Info

Publication number
KR20140044561A
KR20140044561A KR1020120110678A KR20120110678A KR20140044561A KR 20140044561 A KR20140044561 A KR 20140044561A KR 1020120110678 A KR1020120110678 A KR 1020120110678A KR 20120110678 A KR20120110678 A KR 20120110678A KR 20140044561 A KR20140044561 A KR 20140044561A
Authority
KR
South Korea
Prior art keywords
insulating material
resin
pcb substrate
substrate
semiconductor chip
Prior art date
Application number
KR1020120110678A
Other languages
English (en)
Inventor
김영순
김준한
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020120110678A priority Critical patent/KR20140044561A/ko
Priority to US13/826,296 priority patent/US20140098507A1/en
Priority to TW102130241A priority patent/TW201419950A/zh
Publication of KR20140044561A publication Critical patent/KR20140044561A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 인쇄회로기판 및 그를 이용한 반도체 패키지와, 그 인쇄회로기판 및 반도체 패키지의 제조방법에 관한 것이다.
본 발명에 따른 반도체 패키지의 제조방법은, PCB 기판 상에 소정 패턴의 회로를 형성하는 단계; 상기 회로가 형성된 기판 위에 제1 절연 물질을 도포하는 단계; 상기 제1 절연 물질이 도포된 기판을 노광 및 현상하여 소정 부위를 제외한 나머지 부분의 제1 절연 물질을 제거하는 단계; 상기 제1 절연 물질의 제거에 의해 노출된 회로 부분에 솔더 범프를 형성하는 단계; 상기 솔더 범프가 형성된 회로 부분을 포함한 PCB 기판 상에 제2 절연물질을 충전(充塡)하여 솔더 범프를 포함한 PCB 기판 상면부의 일정 영역을 몰딩하는 단계; 그 일측면에 콘택부가 형성되어 있는 반도체 칩을 상기 PCB 기판 위에 실장하는 단계; 및 상기 반도체 칩에 열압착을 가하여, 상기 솔더 범프에 의해 상기 콘택부를 솔더링하고, 상기 콘택부를 제외한 반도체 칩의 나머지 부분은 상기 제2 절연 물질에 의해 접합시킴으로써 상기 반도체 칩과 상기 PCB 기판이 일체화된 패키지를 완성하는 단계를 포함한다.

Description

인쇄회로기판 및 그를 이용한 반도체 패키지와, 그 인쇄회로기판 및 반도체 패키지의 제조방법{Printed circuit board and semiconductor package using the same, and method for manufacturing the printed circuit board and semiconductor package}
본 발명은 인쇄회로기판 및 그를 이용한 반도체 패키지와, 그 인쇄회로기판 및 반도체 패키지의 제조방법에 관한 것으로서, 특히 플립 칩 상호접합(flip chip interconnection) 후의 언더필(underfill) 공정에 따른 보이드(void) 발생 문제, 반도체 칩(플립 칩)과 솔더 범프의 상호 접합을 진행할 시 범프 간 단락(short) 발생 문제 등을 해결할 수 있는, 인쇄회로기판 및 그를 이용한 반도체 패키지와, 그 인쇄회로기판 및 반도체 패키지의 제조방법에 관한 것이다.
반도체의 고집적화가 가속화됨에 따라 패키징 방법에 있어서도 새로운 방법이 요구되고 있으며, 이러한 추세에 따라 기존의 와이어 본딩(wire bonding) 방식에서 플립 칩 본딩(flip chip bonding) 방식으로 변경되었다. 플립 칩 본딩 방식으로도 28nm 이하 공정에서 생산되는 칩의 입력/출력에 대응하기 위해서는 TSV (through silicon via)가 적용되어야 하며, 따라서 새로운 형태의 패키징 방식이 필요하다.
플립 칩 본딩 방식을 적용할 시, 고신뢰성을 위하여 본딩 부위를 충전 (filling) 하여야 하는데, 범프 피치(bump pitch)가 지속적으로 감소됨에 따라 언더필(underfill) 적용 시 보이드(void)가 발생되는 문제점이 있으며, 이로 인한 심각한 불량이 발생할 수 있다.
솔더 레지스트의 가장 기본적인 목적은 PCB 내부의 회로를 보호함으로써 신뢰성을 확보하는 것이다. 하지만 이러한 목적으로 사용되는 잉크 또는 필름 형태의 솔더 레지스트로 인해 PCB 제작 공정 진행 시, 많은 부작용이 파생된다.
즉, 경화되지 않은 상태의 솔더 레지스트를 경화하기 위하여 높은 자외선 (UV) 광량이 경화에 참여해야 하고, 이로 인해 원하지 않는 부위에(선택적 오픈 영역) 솔더 레지스트 잔존물이 존재하게 되며, 이로 인한 변색 및 미도금 같은 불량이 발생한다.
한편, 종래 반도체 패키지 제조방식에 있어서, 도 1a에서와 같이 반도체 칩(플립 칩)(105)과 솔더 범프(104)의 상호 접합을 진행할 시, 솔더 범프(104)의 체적의 변화가 발생하여, 도 1b에 도시된 바와 같이, 솔더 범프(104)가 옆으로 퍼지게 된다. 이와 같은 부피 팽창은 일반적으로는 문제가 되지 않으나, 도 2a 및 도 2b에 도시된 바와 같이, 범프가 파인 피치(fine pitch) 범프(104')인 경우에는 범프 간 단락(short)이 발생하게 되는 문제가 있다. 도 1a 내지 도 2b에서 참조번호 101은 PCB 기판, 102는 회로 부분, 103은 솔더 레지스트, 105c는 콘택부를 각각 나타낸다.
한국 공개특허공보 공개번호 10-2011-0124562 한국 공개특허공보 공개번호 10-2011-0110016
본 발명은 상기와 같은 문제점을 감안하여 창출된 것으로서, PCB 제조 공정에서 솔더 범프 형성 후 비-스테이지(b-stage) 상태인 프리어플라이 언더필 (preapply underfill) 재료를 이용하여 PCB 기판 상면부를 몰딩함으로써, 종래 PCB 제조 방식에서의 플립 칩 상호접합(flip chip interconnection) 후의 언더필 공정에 따른 보이드(void) 문제, 반도체 칩(플립 칩)과 솔더 범프의 상호 접합을 진행할 시 범프 간 단락(short) 문제 등을 해결할 수 있는, 인쇄회로기판 및 그를 이용한 반도체 패키지와, 그 인쇄회로기판 및 반도체 패키지의 제조방법을 제공함에 그 목적이 있다.
상기의 목적을 달성하기 위하여 본 발명에 따른 인쇄회로기판은,
상면에 소정 패턴의 회로가 형성된 PCB 기판;
상기 회로 부분에 형성되며, 반도체 칩을 상기 PCB 기판과 접합시키기 위한 솔더 범프;
상기 솔더 범프를 포함한 상기 PCB 기판의 상면부의 일정 영역을 상기 반도체 칩이 상기 PCB 기판에 접합되기 전에 몰딩하는 제2 절연 물질; 및
상기 제2 절연 물질을 에워싸도록 상기 PCB 기판 상에 형성되며, 상기 제2 절연 물질의 외부 유출을 제한하는 제1 절연 물질을 포함하는 점에 그 특징이 있다.
여기서, 상기 제2 절연 물질로는 NCF(non conductive film or paste)가 사용될 수 있다.
또한, 상기 제2 절연 물질로는 B-스테이지의 열경화성 수지가 사용될 수 있다.
이때, 상기 열경화성 수지는 에폭시 수지, 아미노 수지, 페놀 수지, 우레아 수지, 멜라민 수지, 불포화 폴리에스텔 수지, 폴리우레탄 수지, 폴리이미드 수지 를 포함할 수 있다.
또한, 상기 제1 절연 물질은 연속적인 차단벽 형태 또는 불연속적인 차단벽 형태로 형성될 수 있다.
이때, 상기 제1 절연 물질로는 솔더 레지스트가 사용될 수 있다.
또한, 상기의 목적을 달성하기 위하여 본 발명에 따른 인쇄회로기판의 제조방법은,
a) PCB 기판 상에 소정 패턴의 회로를 형성하는 단계;
b) 상기 회로가 형성된 기판 위에 제1 절연 물질을 도포하는 단계;
c) 상기 제1 절연 물질이 도포된 기판을 노광 및 현상하여 소정 부위를 제외한 나머지 부분의 제1 절연 물질을 제거하는 단계;
d) 상기 제1 절연 물질의 제거에 의해 노출된 회로 부분에 솔더 범프를 형성하는 단계; 및
e) 상기 솔더 범프가 형성된 회로 부분을 포함한 PCB 기판 상에 제2 절연물질을 충전(充塡)하여 솔더 범프를 포함한 PCB 기판 상면부의 일정 영역을 몰딩하는 단계;를 포함하는 점에 그 특징이 있다.
여기서, 상기 단계 b)에서 상기 제1 절연 물질로는 솔더 레지스트가 사용될 수 있다.
또한, 상기 단계 c)에서 상기 제1 절연 물질을 제거함에 있어서, 상기 소정 패턴의 회로가 형성되어 있는 기판의 중심부의 제1 절연 물질은 제거하고, 그 중심부를 제외한 기판의 가장자리 부분의 제1 절연 물질은 남긴다.
이때, 상기 기판의 가장자리 부분의 제1 절연 물질은 연속적인 차단벽 형태 또는 불연속적인 차단벽 형태로 남겨질 수 있다.
또한, 상기 단계 e)에서 상기 제2 절연 물질을 단층 또는 복수의 층으로 형성할 수 있다.
또한, 상기 단계 e)에서 상기 제2 절연 물질로는 NCF(non conductive film or paste)가 사용될 수 있다.
또한, 상기 제2 절연 물질로는 B-스테이지의 열경화성 수지가 사용될 수 있다.
이때, 상기 열경화성 수지는 에폭시 수지, 아미노 수지, 페놀 수지, 우레아 수지, 멜라민 수지, 불포화 폴리에스텔 수지, 폴리우레탄 수지, 폴리이미드 수지를 포함할 수 있다.
또한, 상기의 목적을 달성하기 위하여 본 발명에 따른 반도체 패키지는,
상면에 소정 패턴의 회로가 형성된 PCB 기판;
상기 회로 부분에 형성되며, 반도체 칩을 상기 PCB 기판과 접합시키기 위한 솔더 범프;
상기 솔더 범프를 포함한 상기 PCB 기판의 상면부의 일정 영역을 상기 반도체 칩이 상기 PCB 기판에 접합되기 전에 몰딩하는 제2 절연 물질;
상기 제2 절연 물질을 에워싸도록 상기 PCB 기판 상에 형성되며, 상기 제2 절연 물질의 외부 유출을 제한하는 제1 절연 물질; 및
상기 솔더 범프와 솔더링되는 콘택부를 가지며, 상기 콘택부를 제외한 나머지 부분은 상기 제2 절연 물질과 접합됨으로써 상기 PCB 기판과 일체화되어 하나의 패키지를 형성하는 반도체 칩을 포함하는 점에 그 특징이 있다.
여기서, 상기 제2 절연 물질로는 NCF(non conductive film or paste)가 사용될 수 있다.
또한, 상기 제2 절연 물질로는 B-스테이지의 열경화성 수지가 사용될 수 있다.
이때, 상기 열경화성 수지는 에폭시 수지, 아미노 수지, 페놀 수지, 우레아 수지, 멜라민 수지, 불포화 폴리에스텔 수지, 폴리우레탄 수지, 폴리이미드 수지 를 포함할 수 있다.
또한, 상기 제1 절연 물질은 연속적인 차단벽 형태 또는 불연속적인 차단벽 형태로 형성될 수 있다.
이때, 상기 제1 절연 물질로는 솔더 레지스트가 사용될 수 있다.
또한, 상기의 목적을 달성하기 위하여 본 발명에 따른 반도체 패키지의 제조방법은,
a) PCB 기판 상에 소정 패턴의 회로를 형성하는 단계;
b) 상기 회로가 형성된 기판 위에 제1 절연 물질을 도포하는 단계;
c) 상기 제1 절연 물질이 도포된 기판을 노광 및 현상하여 소정 부위를 제외한 나머지 부분의 제1 절연 물질을 제거하는 단계;
d) 상기 제1 절연 물질의 제거에 의해 노출된 회로 부분에 솔더 범프를 형성하는 단계;
e) 상기 솔더 범프가 형성된 회로 부분을 포함한 PCB 기판 상에 제2 절연물질을 충전(充塡)하여 솔더 범프를 포함한 PCB 기판 상면부의 일정 영역을 몰딩하는 단계;
f) 그 일측면에 상기 솔더 범프와의 접합을 위한 콘택부가 형성되어 있는 반도체 칩의 상기 콘택부가 상기 솔더 범프와 대면하여 접촉되도록 반도체 칩을 상기 PCB 기판 위에 실장하는 단계; 및
g) 상기 반도체 칩에 열압착을 가하여, 상기 솔더 범프에 의해 상기 콘택부를 솔더링하고, 상기 콘택부를 제외한 반도체 칩의 나머지 부분은 상기 제2 절연 물질에 의해 접합시킴으로써 상기 반도체 칩과 상기 PCB 기판이 일체화된 하나의 패키지를 완성하는 단계를 포함하는 점에 그 특징이 있다.
여기서, 상기 단계 b)에서 상기 제1 절연 물질로는 솔더 레지스트가 사용될 수 있다.
또한, 상기 단계 c)에서 상기 제1 절연 물질을 제거함에 있어서, 상기 소정 패턴의 회로가 형성되어 있는 기판의 중심부의 제1 절연 물질은 제거하고, 그 중심부를 제외한 기판의 가장자리 부분의 제1 절연 물질은 남긴다.
이때, 상기 기판의 가장자리 부분의 제1 절연 물질은 연속적인 차단벽 형태 또는 불연속적인 차단벽 형태로 남겨질 수 있다.
또한, 상기 단계 e)에서 상기 제2 절연 물질을 단층 또는 복수의 층으로 형성할 수 있다.
또한, 상기 단계 e)에서 상기 제2 절연 물질로는 NCF(non conductive film or paste)가 사용될 수 있다.
또한, 상기 제2 절연 물질로는 B-스테이지의 열경화성 수지가 사용될 수 있다.
이때, 상기 열경화성 수지는 에폭시 수지, 아미노 수지, 페놀 수지, 우레아 수지, 멜라민 수지, 불포화 폴리에스텔 수지, 폴리우레탄 수지, 폴리이미드 수지를 포함할 수 있다.
이와 같은 본 발명에 의하면, 솔더 범프 형성 후 비-스테이지(b-stage) 상태인 프리어플라이 언더필(preapply underfill) 재료를 이용하여 PCB 기판 상면부를 몰딩함으로써, 종래 PCB 제조 방식에서의 플립 칩 상호접합(flip chip interconnection) 후의 언더필 공정에 따른 보이드(void) 문제, 반도체 칩(플립 칩)과 솔더 범프의 상호 접합을 진행할 시 범프 간 단락(short) 문제 등을 해결할 수 있는 장점이 있다.
도 1a 및 도 1b는 종래 방식에 따른 반도체 패키지의 제조 과정에 있어서, 반도체 칩을 솔더 범프를 통해 기판에 접합하는 과정을 보여주는 도면.
도 2a 및 도 2b는 종래 방식에 따른 반도체 패키지의 제조 과정에서의 반도체 칩과 기판과의 상호접합 시, 미세 피치의 솔더 범프 간에 단락(short)이 발생한 상태를 보여주는 도면.
도 3a는 본 발명의 실시 예에 따른 인쇄회로기판의 구조를 보여주는 도면.
도 3b는 본 발명의 실시 예에 따른 반도체 패키지의 구조를 보여주는 도면.
도 4는 본 발명의 실시 예에 따른 인쇄회로기판 및 반도체 패키지의 제조방법의 실행 과정을 통합적으로 보여주는 흐름도.
도 5a 내지 도 5g는 본 발명에 따른 인쇄회로기판 및 반도체 패키지의 제조방법에 따라 인쇄회로기판 및 반도체 패키지를 제조하는 과정을 통합하여 순차적으로 보여주는 도면.
본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정되어 해석되지 말아야 하며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야 한다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다. 또한, 명세서에 기재된 "…부", "…기", "모듈", "장치" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어 또는 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다.
이하 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명한다.
도 3a 및 도 3b는 본 발명의 실시 예에 따른 인쇄회로기판과 그를 이용한 반도체 패키지의 구조를 각각 보여주는 도면이다.
도 3a를 참조하면, 본 발명에 따른 인쇄회로기판은, PCB 기판(501), 솔더 범프(504), 제2 절연 물질(505) 및 제1 절연 물질(503)을 포함하여 구성된다.
상기 PCB 기판(501)은 그 내부 구조가 단층 또는 복수의 층(multi-layer) 구조로 형성될 수 있으며, 상하 양면 중 적어도 일면(본 실시 예에서는 상면으로 설정)에 소정 패턴의 회로(502)가 형성된다.
상기 솔더 범프(504)는 상기 회로(502) 부분에 형성되며, 후술되는 반도체 칩(506)(도 3b 참조)을 상기 PCB 기판(501)과 접합시키는 역할을 한다.
상기 제2 절연 물질(505)은 상기 솔더 범프(504)를 포함한 상기 PCB 기판 (501)의 상면부의 일정 영역을 상기 반도체 칩(506)이 상기 PCB 기판(501)에 접합되기 전에 몰딩한다. 여기서, 이와 같은 제2 절연 물질(505)로는 NCF(non conductive film or paste)가 사용될 수 있다.
또한, 상기 제2 절연 물질(505)로는 B-스테이지의 열경화성 수지가 사용될 수 있다.
이때, 상기 열경화성 수지는 에폭시 수지, 아미노 수지, 페놀 수지, 우레아 수지, 멜라민 수지, 불포화 폴리에스텔 수지, 폴리우레탄 수지, 폴리이미드 수지 를 포함할 수 있다.
상기 제1 절연 물질(503)은 상기 제2 절연 물질(505)을 에워싸도록 상기 PCB 기판(501) 상에 형성되며, 상기 제2 절연 물질(505)의 외부 유출을 제한하고, 외부의 충격으로부터 제2 절연 물질(505)을 보호한다.
여기서, 상기 제1 절연 물질(503)은 연속적인 차단벽 형태 또는 불연속적인 차단벽 형태로 형성될 수 있다. 이와 같은 제1 절연 물질(503)로는 솔더 레지스트 (solder resist)가 사용될 수 있다.
도 3b를 참조하면, 이는 상기 도 3a의 인쇄회로기판을 이용한 본 발명의 실시 예에 따른 반도체 패키지로서, 상기 도 3a에서의 인쇄회로기판에 반도체 칩 (506)이 더 부가된 구조를 갖는다. 따라서, 상기 도 3a에서의 인쇄회로기판과 동일한 구성 요소(참조번호 501∼505)에 대한 설명은 생략하기로 하고, 다른 부분에 대해서만 설명하기로 한다.
위에서 설명한 바와 같이, 본 발명에 따른 반도체 패키지는 도 3a에서의 인쇄회로기판의 구성 요소(참조번호 501∼505)를 동일하게 가지면서, 반도체 칩(506)을 더 포함하여 구성된다.
상기 반도체 칩(506)은 상기 솔더 범프(504)와 솔더링되는 콘택부(506c)를 가지며, 그 콘택부(506c)를 제외한 나머지 부분은 상기 제2 절연 물질(505)과 접합됨으로써 상기 PCB 기판(501)과 일체화되어 하나의 패키지를 형성한다.
이상과 같은 본 발명의 반도체 패키지에 있어서의 제1 절연 물질(503) 및 제2 절연 물질(505)과 관련된 모든 사항도 물론 상기 도 3a의 인쇄회로기판에서의 제1 절연 물질(503) 및 제2 절연 물질(505)과 동일하게 적용됨은 당연하다.
그러면, 이상과 같은 구성을 갖는 본 발명에 따른 인쇄회로기판 및 반도체 패키지의 제조방법에 대하여 설명해 보기로 한다.
여기서, 본 발명에 따른 반도체 패키지의 제조방법은 본 발명에 따른 인쇄회로기판의 제조방법을 그대로 동일하게 가지면서, 나중에 반도체 칩을 기판측에 접합하는 공정을 더 갖는 점에서 차이가 있는바, 따라서 본 발명에 따른 인쇄회로기판의 제조방법과 반도체 패키지의 제조방법에 대하여 한꺼번에 동시에 설명하기로 한다.
도 4는 본 발명의 실시 예에 따른 인쇄회로기판 및 반도체 패키지의 제조방법의 실행 과정을 통합적으로 보여주는 흐름도이고, 도 5a 내지 도 5g는 본 발명에 따른 인쇄회로기판 및 반도체 패키지의 제조방법에 따라 인쇄회로기판 및 반도체 패키지를 제조하는 과정을 통합하여 순차적으로 보여주는 도면이다.
도 4 및 도 5a 내지 도 5g를 참조하면, 본 발명에 따른 인쇄회로기판 및 반도체 패키지의 제조방법에 따라, 먼저 PCB 기판(501) 상에 소정 패턴의 회로(502)를 형성한다(단계 S401). 이러한 소정 패턴의 회로(502)를 형성하기 위해 소정 패턴의 마스크를 이용한 포토리소그래피(photolithography)가 사용될 수 있다.
상기 회로(502) 형성 후, 그 회로(502)가 형성된 기판(501) 위에 제1 절연 물질(503)을 도포한다(단계 S402). 여기서, 이와 같은 제1 절연 물질(503)로는 솔더 레지스트(solder resist)가 사용될 수 있다.
상기 제1 절연 물질(503)의 도포가 완료되면, 그 제1 절연 물질(503)이 도포된 기판(501)을 노광 및 현상하여 소정 부위를 제외한 나머지 부분의 제1 절연 물질(503)을 제거한다(단계 S403). 여기서, 이와 같은 제1 절연 물질(503)을 제거함에 있어서, 상기 소정 패턴의 회로(502)가 형성되어 있는 기판(501)의 중심부의 제1 절연 물질(503)은 제거하고, 그 중심부를 제외한 기판(501)의 가장자리 부분의 제1 절연 물질(503)은 남긴다. 이때, 상기 기판(501)의 가장자리 부분의 제1 절연 물질(503)은 연속적인 차단벽 형태 또는 불연속적인 차단벽 형태로 남겨질 수 있다. 이는 후속 공정에서 프리어플라이 언더필 재료로서의 제2 절연 물질(505)을 충전할 시, 이 제2 절연 물질(505)이 외부로 유실됨 없이 안정적으로 원하는 위치에만 채워질 수 있도록 하기 위한 것이다.
이상에 의해 기판(501)의 가장 자리 부분을 제외한 나머지 부분의 제1 절연 물질(503)의 제거가 완료되면, 그 제1 절연 물질(503)의 제거에 의해 노출된 회로 (502) 부분에 솔더 범프(504)를 형성한다(단계 S404)(도 5d 참조). 여기서, 이와 같은 솔더 범프(504)를 형성하기 위해, 상기 제1 절연 물질(503)이 제거되어 노출된 기판(501)의 상면 영역에, 예를 들면 포토 레지스트(photo resist)를 도포한 후, 소정 패턴의 마스크를 이용한 포토리소그래피 공정을 수행함으로써 도 5d에 도시된 바와 같이, 회로(502) 부분에 솔더 범프(504)를 형성할 수 있다.
이렇게 하여 솔더 범프(504)의 형성이 완료되면, 그 솔더 범프(504)가 형성된 회로(502) 부분을 포함한 PCB 기판(501) 상에 프리어플라이 언더필(preapply underfill) 재료로서의 제2 절연 물질(505)을 충전(充塡)하여, 도 5e에서와 같이 솔더 범프(504)를 포함한 PCB 기판(501) 상면부의 일정 영역을 몰딩한다(단계 S405).
이상과 같이, 본 발명의 방법은 솔더 범프(504)의 형성 후 프리어플라이 언더필(preapply underfill) 재료로서의 제2 절연 물질(505)을 이용하여 PCB 기판 (501) 상면부를 몰딩함으로써, 종래 PCB 제조 방식에서의 플립 칩 상호접합(flip chip interconnection) 후의 언더필 공정에 따른 보이드(void) 발생 문제, 반도체 칩(플립 칩)과 솔더 범프의 상호 접합을 진행할 시 범프 간 단락(short) 문제 등을 해결할 수 있게 된다.
여기서, 또한 도 5e에는 제2 절연 물질(505)이 솔더 범프(504)의 상단부와 동일한 높이로 충전된 상태로 도시되어 있으나, 반드시 이와 같이 제2 절연 물질(505)이 솔더 범프(504)의 상단부와 동일한 높이로 충전되는 것으로 한정되는 것은 아니며, 경우에 따라서는 제2 절연 물질(505)이 솔더 범프(504)의 상단부 높이보다 더 높게, 또는 더 낮게 충전될 수도 있다.
또한, 이때 상기 제2 절연 물질(505)을 단층 또는 복수의 층으로 형성할 수 있다. 이는 상기 제2 절연 물질(505)로 B-스테이지의 필름 형태의 것이 사용되는 경우로서, 롤러(미도시)에 의해 도 5d의 상태에서 필름을 1회만 부착할 경우는 단층으로 형성되고, 여러 번 복수회 부착할 경우는 복수의 층으로 형성될 수 있다. 특히, 복수의 층으로 형성할 경우는 바람직하게는 필름을 미리 복수의 층으로 만든 후, 그것을 도 5d의 PCB 기판(501) 상에 부착시킴으로써 도 5e와 같은 상태로 만든다.
또한, 이때 상기 제2 절연 물질(505)로는 NCF(non conductive film or paste)가 사용될 수 있다.
또한, 상기 제2 절연 물질(505)로는 B-스테이지의 열경화성 수지가 사용될 수 있다. 이와 같이 제2 절연 물질(505)로 B-스테이지의 열경화성 수지가 사용될 경우는, 페이스트(paste) 상태인 B-스테이지의 열경화성 수지를 적당한 도구(예컨대, 막대와 같은 도구)를 이용하여 상기 솔더 범프(504)가 형성된 회로(502) 부분을 포함한 PCB 기판(501) 상에 충전한다.
이때, 상기 열경화성 수지는 에폭시 수지, 아미노 수지, 페놀 수지, 우레아 수지, 멜라민 수지, 불포화 폴리에스텔 수지, 폴리우레탄 수지, 폴리이미드 수지를 포함할 수 있다.
이상은 본 발명에 따른 인쇄회로기판의 제조방법에 따른 인쇄회로기판의 제조 과정을 설명한 것이다.
전술한 바와 같이, 본 발명에 따른 반도체 패키지의 제조방법은 이상의 설명과 같은 인쇄회로기판의 제조방법을 그대로 동일하게 갖는다. 그러면서, 이후에 설명되는 과정을 더 포함한다.
즉, 상기 단계 S405에서의 제2 절연 물질(505)의 충전에 의한 몰딩이 완료된 후, 그 일측면에 솔더 범프(504)와의 접합을 위한 콘택부(506c)가 형성되어 있는 반도체 칩(506)의 상기 콘택부(506c)가 상기 솔더 범프(504)와 대면하여 접촉되도록 반도체 칩(506)을 PCB 기판(501) 위에 실장한다(단계 S406).
그런 후, 상기 반도체 칩(506)에 열압착을 가하여 상기 반도체 칩(506)과 상기 기판(501)을 상호 접합시켜 패키지를 완성한다(단계 S407). 이때, 열압착에 의해 상기 솔더 범프(504)가 용융되어 상기 콘택부(506c)를 솔더링하고, 그 콘택부 (506c)를 제외한 반도체 칩(506)의 나머지 부분은 상기 제2 절연 물질(505)에 의해 접합됨으로써 상기 반도체 칩(506)과 상기 PCB 기판(501)이 일체화된 하나의 패키지를 완성하게 된다.
이상의 설명에서와 같이, 본 발명에 따른 인쇄회로기판의 제조방법은 솔더 범프 형성 후 프리어플라이 언더필(preapply underfill) 재료로서의 비-스테이지 (B-stage)의 열경화성 수지를 이용하여 PCB 기판 상면부를 몰딩함으로써, 종래 PCB 제조 방식에서의 플립 칩 상호접합(flip chip interconnection) 후의 언더필 공정에 따른 보이드(void) 발생 문제, 반도체 칩(플립 칩)과 솔더 범프의 상호 접합을 진행할 시 범프 간 단락(short) 문제 등을 해결할 수 있는 장점이 있다.
이상, 바람직한 실시예를 통하여 본 발명에 관하여 상세히 설명하였으나, 본 발명은 이에 한정되는 것은 아니며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양하게 변경, 응용될 수 있음은 당업자에게 자명하다. 따라서, 본 발명의 진정한 보호 범위는 다음의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술적 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
101,501...PCB 기판 102,502...회로 부분
103...솔더 레지스트 104,504...솔더 범프
503...제1 절연 물질 505...제2 절연 물질
105,506...반도체 칩 105c,506c...콘택부

Claims (28)

  1. 상면에 소정 패턴의 회로가 형성된 PCB 기판;
    상기 회로 부분에 형성되며, 반도체 칩을 상기 PCB 기판과 접합시키기 위한 솔더 범프;
    상기 솔더 범프를 포함한 상기 PCB 기판의 상면부의 일정 영역을 상기 반도체 칩이 상기 PCB 기판에 접합되기 전에 몰딩하는 제2 절연 물질; 및
    상기 제2 절연 물질을 에워싸도록 상기 PCB 기판 상에 형성되며, 상기 제2 절연 물질의 외부 유출을 제한하는 제1 절연 물질을 포함하는 인쇄회로기판.
  2. 제1항에 있어서,
    상기 제2 절연 물질은 NCF(non conductive film or paste)인 인쇄회로기판.
  3. 제1항에 있어서,
    상기 제2 절연 물질은 B-스테이지의 열경화성 수지인 인쇄회로기판.
  4. 제3항에 있어서,
    상기 열경화성 수지는 에폭시 수지, 아미노 수지, 페놀 수지, 우레아 수지, 멜라민 수지, 불포화 폴리에스텔 수지, 폴리우레탄 수지, 폴리이미드 수지 중 어느 하나인 인쇄회로기판.
  5. 제1항에 있어서,
    상기 제1 절연 물질은 연속적인 차단벽 형태 또는 불연속적인 차단벽 형태로 형성된 인쇄회로기판.
  6. 제1항에 있어서,
    상기 제1 절연 물질은 솔더 레지스트인 인쇄회로기판.
  7. a) PCB 기판 상에 소정 패턴의 회로를 형성하는 단계;
    b) 상기 회로가 형성된 기판 위에 제1 절연 물질을 도포하는 단계;
    c) 상기 제1 절연 물질이 도포된 기판을 노광 및 현상하여 소정 부위를 제외한 나머지 부분의 제1 절연 물질을 제거하는 단계;
    d) 상기 제1 절연 물질의 제거에 의해 노출된 회로 부분에 솔더 범프를 형성하는 단계; 및
    e) 상기 솔더 범프가 형성된 회로 부분을 포함한 PCB 기판 상에 제2 절연물질을 충전(充塡)하여 솔더 범프를 포함한 PCB 기판 상면부의 일정 영역을 몰딩하는 단계;를 포함하는 인쇄회로기판의 제조방법.
  8. 제7항에 있어서,
    상기 단계 b)에서 상기 제1 절연 물질은 솔더 레지스트인, 인쇄회로기판의 제조방법.
  9. 제7항에 있어서,
    상기 단계 c)에서 상기 제1 절연 물질을 제거함에 있어서, 상기 소정 패턴의 회로가 형성되어 있는 기판의 중심부의 제1 절연 물질은 제거하고, 그 중심부를 제외한 기판의 가장자리 부분의 제1 절연 물질은 남기는, 인쇄회로기판의 제조방법.
  10. 제9항에 있어서,
    상기 기판의 가장자리 부분의 제1 절연 물질은 연속적인 차단벽 형태 또는 불연속적인 차단벽 형태로 남기는, 인쇄회로기판의 제조방법.
  11. 제7항에 있어서,
    상기 단계 e)에서 상기 제2 절연 물질을 단층 또는 복수의 층으로 형성하는, 인쇄회로기판의 제조방법.
  12. 제7항에 있어서,
    상기 단계 e)에서 상기 제2 절연 물질은 NCF(non conductive film or paste) 인, 인쇄회로기판의 제조방법.
  13. 제7항에 있어서,
    상기 제2 절연 물질은 B-스테이지의 열경화성 수지인, 인쇄회로기판의 제조방법.
  14. 제13항에 있어서,
    상기 열경화성 수지는 에폭시 수지, 아미노 수지, 페놀 수지, 우레아 수지, 멜라민 수지, 불포화 폴리에스텔 수지, 폴리우레탄 수지, 폴리이미드 수지 중 어느 하나인, 인쇄회로기판의 제조방법.
  15. 상면에 소정 패턴의 회로가 형성된 PCB 기판;
    상기 회로 부분에 형성되며, 반도체 칩을 상기 PCB 기판과 접합시키기 위한 솔더 범프;
    상기 솔더 범프를 포함한 상기 PCB 기판의 상면부의 일정 영역을 상기 반도체 칩이 상기 PCB 기판에 접합되기 전에 몰딩하는 제2 절연 물질;
    상기 제2 절연 물질을 에워싸도록 상기 PCB 기판 상에 형성되며, 상기 제2 절연 물질의 외부 유출을 제한하는 제1 절연 물질; 및
    상기 솔더 범프와 솔더링되는 콘택부를 가지며, 상기 콘택부를 제외한 나머지 부분은 상기 제2 절연 물질과 접합됨으로써 상기 PCB 기판과 일체화되어 하나의 패키지를 형성하는 반도체 칩을 포함하는 반도체 패키지.
  16. 제15항에 있어서,
    상기 제2 절연 물질은 NCF(non conductive film or paste)인 반도체 패키지.
  17. 제15항에 있어서,
    상기 제2 절연 물질은 B-스테이지의 열경화성 수지인 반도체 패키지.
  18. 제17항에 있어서,
    상기 열경화성 수지는 에폭시 수지, 아미노 수지, 페놀 수지, 우레아 수지, 멜라민 수지, 불포화 폴리에스텔 수지, 폴리우레탄 수지, 폴리이미드 수지 중 어느 하나인 반도체 패키지.
  19. 제15항에 있어서,
    상기 제1 절연 물질은 연속적인 차단벽 형태 또는 불연속적인 차단벽 형태로 형성된 반도체 패키지.
  20. 제15항에 있어서,
    상기 제1 절연 물질은 솔더 레지스트인 반도체 패키지.
  21. a) PCB 기판 상에 소정 패턴의 회로를 형성하는 단계;
    b) 상기 회로가 형성된 기판 위에 제1 절연 물질을 도포하는 단계;
    c) 상기 제1 절연 물질이 도포된 기판을 노광 및 현상하여 소정 부위를 제외한 나머지 부분의 제1 절연 물질을 제거하는 단계;
    d) 상기 제1 절연 물질의 제거에 의해 노출된 회로 부분에 솔더 범프를 형성하는 단계;
    e) 상기 솔더 범프가 형성된 회로 부분을 포함한 PCB 기판 상에 제2 절연물질을 충전(充塡)하여 솔더 범프를 포함한 PCB 기판 상면부의 일정 영역을 몰딩하는 단계;
    f) 그 일측면에 상기 솔더 범프와의 접합을 위한 콘택부가 형성되어 있는 반도체 칩의 상기 콘택부가 상기 솔더 범프와 대면하여 접촉되도록 반도체 칩을 상기 PCB 기판 위에 실장하는 단계; 및
    g) 상기 반도체 칩에 열압착을 가하여, 상기 솔더 범프에 의해 상기 콘택부를 솔더링하고, 상기 콘택부를 제외한 반도체 칩의 나머지 부분은 상기 제2 절연 물질에 의해 접합시킴으로써 상기 반도체 칩과 상기 PCB 기판이 일체화된 하나의 패키지를 완성하는 단계를 포함하는 반도체 패키지의 제조방법.
  22. 제21항에 있어서,
    상기 단계 b)에서 상기 제1 절연 물질은 솔더 레지스트인 반도체 패키지의 제조방법.
  23. 제21항에 있어서,
    상기 단계 c)에서 상기 제1 절연 물질을 제거함에 있어서, 상기 소정 패턴의 회로가 형성되어 있는 기판의 중심부의 제1 절연 물질은 제거하고, 그 중심부를 제외한 기판의 가장자리 부분의 제1 절연 물질은 남기는 반도체 패키지의 제조방법.
  24. 제23항에 있어서,
    상기 기판의 가장자리 부분의 제1 절연 물질은 연속적인 차단벽 형태 또는 불연속적인 차단벽 형태로 남기는 반도체 패키지의 제조방법.
  25. 제21항에 있어서,
    상기 단계 e)에서 상기 제2 절연 물질을 단층 또는 복수의 층으로 형성하는 반도체 패키지의 제조방법.
  26. 제21항에 있어서,
    상기 단계 e)에서 상기 제2 절연 물질은 NCF(non conductive film or paste)인 반도체 패키지의 제조방법.
  27. 제21항에 있어서,
    상기 제2 절연 물질은 B-스테이지의 열경화성 수지인 반도체 패키지의 제조방법.
  28. 제27항에 있어서,
    상기 열경화성 수지는 에폭시 수지, 아미노 수지, 페놀 수지, 우레아 수지, 멜라민 수지, 불포화 폴리에스텔 수지, 폴리우레탄 수지, 폴리이미드 수지 중 어느 하나인 반도체 패키지의 제조방법.
KR1020120110678A 2012-10-05 2012-10-05 인쇄회로기판 및 그를 이용한 반도체 패키지와, 그 인쇄회로기판 및 반도체 패키지의 제조방법 KR20140044561A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120110678A KR20140044561A (ko) 2012-10-05 2012-10-05 인쇄회로기판 및 그를 이용한 반도체 패키지와, 그 인쇄회로기판 및 반도체 패키지의 제조방법
US13/826,296 US20140098507A1 (en) 2012-10-05 2013-03-14 Printed circuit board, semiconductor package using the same, and method for manufacturing the printed circuit board and the semiconductor package
TW102130241A TW201419950A (zh) 2012-10-05 2013-08-23 印刷電路板與使用其之半導體封裝件以及印刷電路板與使用其之半導體封裝件的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120110678A KR20140044561A (ko) 2012-10-05 2012-10-05 인쇄회로기판 및 그를 이용한 반도체 패키지와, 그 인쇄회로기판 및 반도체 패키지의 제조방법

Publications (1)

Publication Number Publication Date
KR20140044561A true KR20140044561A (ko) 2014-04-15

Family

ID=50432508

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120110678A KR20140044561A (ko) 2012-10-05 2012-10-05 인쇄회로기판 및 그를 이용한 반도체 패키지와, 그 인쇄회로기판 및 반도체 패키지의 제조방법

Country Status (3)

Country Link
US (1) US20140098507A1 (ko)
KR (1) KR20140044561A (ko)
TW (1) TW201419950A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10910339B2 (en) 2018-08-20 2021-02-02 Samsung Electronics Co., Ltd. Flip chip bonding method

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12040298B2 (en) 2021-07-09 2024-07-16 Changxin Memory Technologies, Inc. Packaging method and packaging structure thereof
CN115602555A (zh) * 2021-07-09 2023-01-13 长鑫存储技术有限公司（Cn） 一种封装方法及其封装结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10910339B2 (en) 2018-08-20 2021-02-02 Samsung Electronics Co., Ltd. Flip chip bonding method

Also Published As

Publication number Publication date
TW201419950A (zh) 2014-05-16
US20140098507A1 (en) 2014-04-10

Similar Documents

Publication Publication Date Title
KR102060624B1 (ko) 더미 커넥터를 구비한 반도체 패키지와 이를 형성하는 방법
US6190940B1 (en) Flip chip assembly of semiconductor IC chips
US20170179041A1 (en) Semiconductor package with trenched molding-based electromagnetic interference shielding
JP5113114B2 (ja) 配線基板の製造方法及び配線基板
US11955346B2 (en) Semiconductor device with a multi-layered encapsulant and associated systems, devices, and methods
CN101499445A (zh) 半导体器件及其制造方法
US11158600B2 (en) Lithography process for semiconductor packaging and structures resulting therefrom
KR20140027731A (ko) 솔더 레지스트 형성 방법 및 패키지용 기판
KR101587918B1 (ko) 땜납 실장 기판과 그 제조방법, 및 반도체 장치
TWI736072B (zh) 封裝結構與其形成方法
US10586764B2 (en) Semiconductor package with programmable signal routing
JP5571817B2 (ja) 印刷回路基板及び印刷回路基板の製造方法
US20170221867A1 (en) Semiconductor device
KR20140044561A (ko) 인쇄회로기판 및 그를 이용한 반도체 패키지와, 그 인쇄회로기판 및 반도체 패키지의 제조방법
KR20130030054A (ko) 인쇄회로기판 및 그 제조방법
JP4416776B2 (ja) パッケージ基板、半導体パッケージ及び半導体パッケージ作製方法
JP2017098319A (ja) プリント配線板、プリント配線板の製造方法および半導体装置
JP2007059851A (ja) 半導体装置の製造方法
JP2011199208A (ja) 回路基板およびこれを用いた半導体装置
US20140126166A1 (en) Method of forming solder resist post, method of manufacturing electronic device package usong solder resist post, and electronic device package manufactured by using methods
US20140174811A1 (en) Printed circuit board and manufacturing method thereof
JP2007053256A (ja) バンプ付き半導体素子とこれを回路基板に実装した半導体デバイス、これらの製造方法
JP2011155173A (ja) 膜形成方法、膜形成用基板、回路配線形成方法、及び回路配線形成用基板