KR20140040883A - Jig for performance testing machine of semiconductor package - Google Patents
Jig for performance testing machine of semiconductor package Download PDFInfo
- Publication number
- KR20140040883A KR20140040883A KR1020120107093A KR20120107093A KR20140040883A KR 20140040883 A KR20140040883 A KR 20140040883A KR 1020120107093 A KR1020120107093 A KR 1020120107093A KR 20120107093 A KR20120107093 A KR 20120107093A KR 20140040883 A KR20140040883 A KR 20140040883A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor package
- jig
- pin
- pin block
- blocks
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
- G01R31/2867—Handlers or transport devices, e.g. loaders, carriers, trays
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2896—Testing of IC packages; Test features related to IC packages
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Environmental & Geological Engineering (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
Description
본 발명은 반도체 패키지 성능 검사기용 지그에 관한 것이다.The present invention relates to a jig for a semiconductor package performance tester.
반도체 패키지 모듈은 시장의 다양한 요구에 대응하기 위해 다기능화, 소형화, 결합화 과정을 거치고 있으며, 이에 따라 다양한 형태의 반도체 패키지 모듈이 개발되고 있다.The semiconductor package module undergoes a multifunctional, miniaturized, and combined process in order to respond to various demands of the market. Accordingly, various types of semiconductor package modules are being developed.
그리고, 반도체 패키지 모듈은 제조시 전기적 특성에 대한 성능 검사를 필요로 한다.In addition, the semiconductor package module requires a performance test for electrical characteristics during manufacturing.
한편, 종래에는 반도체 패키지 모듈은 패턴이 형성되어 있는 인쇄회로기판에 소켓을 장착하여 고정시킨 후 반도체 패키지 모듈을 소켓에 장착하고, 소켓에 고정되어 있는 핀과 반도체 패키지 모듈의 리드가 전기적으로 접속되도록 하여 성능 검사를 실시하였다.Meanwhile, in the related art, a semiconductor package module is fixed by mounting a socket on a printed circuit board on which a pattern is formed, and then mounting the semiconductor package module to the socket, so that the pins fixed to the socket and the leads of the semiconductor package module are electrically connected. The performance test was carried out.
그런데, 최근 다양한 형태의 반도체 패키지 모듈이 개발되고 있어, 반도체 패키지 모듈의 성능 검사를 위해서는 반도체 패키지 모듈의 성능 검사를 위한 소켓 또한 별도로 제작되어야 하는 문제가 있다.However, recently, various types of semiconductor package modules have been developed, and there is a problem that a socket for a performance test of the semiconductor package module must also be separately manufactured for the performance test of the semiconductor package module.
즉, 인쇄회로기판에 소켓을 장착하고 소켓에 반도체 패키지 모듈을 장착한 후 성능 검사를 실시하는 종래의 방식에 의하면 다양한 종류의 반도체 패키지 모듈의 성능 검사를 위해서는 각각의 소켓을 제작하여야 하는 문제가 있다.That is, according to the conventional method of mounting a socket on a printed circuit board, mounting a semiconductor package module on the socket, and performing a performance test, each socket has to be manufactured for the performance test of various types of semiconductor package modules. .
더하여, 반도체 패키지 모듈의 리드부가 소켓에 삽입 장착되는 경우 리드부의 크기에 따라 반도체 패키지 모듈과 소켓의 전기적 접속이 안정적이지 못한 문제가 있다.In addition, when the lead portion of the semiconductor package module is inserted into the socket, there is a problem that the electrical connection between the semiconductor package module and the socket is not stable depending on the size of the lead portion.
반도체 패키지의 종류에 관계없이 반도체 패키지가 장착될 수 있는 반도체 패키지 성능 검사기용 지그를 제공한다.Provided are a jig for a semiconductor package performance inspector in which a semiconductor package can be mounted regardless of the type of semiconductor package.
본 발명의 일 실시예에 따른 반도체 패키지 성능 검사기용 지그는 가이드부가 구비되는 바디와, 상기 가이드부에 슬라이딩 이동 가능하게 설치되며, 반도체 패키지가 장착되는 장착대 및 상기 장착대의 외측에 배치되되 상기 가이드부에 슬라이딩 이동 가능하게 설치되며, 상기 반도체 패키지에 구비되는 접속핀에 접촉되는 복수개의 핀을 구비하는 핀블럭을 포함한다.The jig for semiconductor package performance tester according to an embodiment of the present invention is installed to be slidably movable in the guide part, the body provided with the guide part, the mounting part on which the semiconductor package is mounted, and the outside of the mounting part. A pin block is installed to be slidably movable and includes a pin block having a plurality of pins in contact with a connection pin provided in the semiconductor package.
상기 바디에는 상기 반도체 패키지의 저면을 지지토록 돌출 형성되는 지지대가 구비될 수 있다.The body may be provided with a support protruding to support the bottom surface of the semiconductor package.
상기 지지대에는 상면에 안착된 상기 반도체 패키지를 고정시키기 위한 고정부재가 구비될 수 있다.The support may be provided with a fixing member for fixing the semiconductor package seated on the upper surface.
상기 장착대는 상기 지지대의 양측에 배치되는 제1,2 장착대로 구성되며, 상기 제1,2 장착대 중 적어도 하나는 상기 가이드부를 따라 슬라이딩 이동될 수 있다.The mount may include first and second mounts disposed at both sides of the support, and at least one of the first and second mounts may slide along the guide.
상기 핀블럭은 상기 장착대의 외측에 배치되는 제1,2 핀블럭으로 구성되며, 상기 제1,2 핀블럭 중 적어도 하나는 상기 가이드부를 따라 슬라이딩 이동될 수 있다.The pin block may include first and second pin blocks disposed outside the mount, and at least one of the first and second pin blocks may be slidably moved along the guide part.
상기 제1,2 핀블럭은 복수개의 핀이 관통되도록 고정 설치되는 제1,2 설치바와, 상기 제1,2 설치바가 삽입 배치되는 삽입부가 형성되는 제1,2 핀블럭 바디를 더 구비할 수 있다.The first and second pin blocks may further include first and second installation blocks to which the plurality of pins are penetrated, and first and second pin block bodies having insertion portions into which the first and second installation bars are inserted. have.
상기 제1,2 핀블럭의 양단부에는 상기 제1,2 설치바의 고정을 위한 조임부재가 구비될 수 있다.Fastening members for fixing the first and second installation bars may be provided at both ends of the first and second pin blocks.
슬라이딩 이동 가능하게 설치되는 장착대와 핀블럭을 통해 반도체 패키지의 종류에 관계없이 반도체 패키지를 장착하여 반도체 패키지의 성능이 검사되도록 할 수 있다.Regardless of the type of the semiconductor package, the performance of the semiconductor package may be inspected by mounting the pin and the pin block slidably movable.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지 성능 검사기용 지그를 나타내는 개략 사시도이다.
도 2는 본 발명의 일 실시예에 따른 반도체 패키지 성능 검사기용 지그를 나타내는 개략 단면도이다.
도 3 및 도 4는 본 발명의 일 실시예에 따른 반도체 패키지 성능 검사기용 지그의 작동을 설명하기 위한 설명도이다.1 is a schematic perspective view illustrating a jig for a semiconductor package performance tester according to an exemplary embodiment of the present invention.
2 is a schematic cross-sectional view illustrating a jig for a semiconductor package performance tester according to an exemplary embodiment of the present invention.
3 and 4 are explanatory views for explaining the operation of the jig for semiconductor package performance tester according to an embodiment of the present invention.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. However, the embodiments of the present invention can be modified into various other forms, and the scope of the present invention is not limited to the embodiments described below. Further, the embodiments of the present invention are provided to more fully explain the present invention to those skilled in the art. The shape and size of elements in the drawings may be exaggerated for clarity.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지 성능 검사기용 지그를 나타내는 개략 사시도이고, 도 2는 본 발명의 일 실시예에 따른 반도체 패키지 성능 검사기용 지그를 나타내는 개략 단면도이고, 도 3 및 도 4는 본 발명의 일 실시예에 따른 반도체 패키지 성능 검사기용 지그의 작동을 설명하기 위한 설명도이다.
1 is a schematic perspective view showing a jig for a semiconductor package performance tester according to an embodiment of the present invention, Figure 2 is a schematic cross-sectional view showing a jig for a semiconductor package performance tester according to an embodiment of the present invention, Figure 3 and Figure 4 is an explanatory diagram for explaining the operation of the jig for semiconductor package performance tester according to an embodiment of the present invention.
도 1 내지 도 4를 참조하면, 본 발명의 일 실시예에 따른 반도체 패키지 성능 검사기용 지그(100)는 일예로서, 바디(120), 장착대(140) 및 핀블럭(160)을 포함하여 구성될 수 있다.
1 to 4, the
여기서, 먼저 방향에 대한 용어를 정의하면, 길이 방향은 도 1에서 X 방향을 의미하며, 폭 방향은 도 1에서 Y 방향을 의미하며, 높이 방향은 도 1에서 Z 방향을 의미한다.
Here, when the terms for the direction are first defined, the length direction means the X direction in FIG. 1, the width direction means the Y direction in FIG. 1, and the height direction means the Z direction in FIG. 1.
바디(120)에는 가이드부(122)가 구비될 수 있다. 가이드부(122)는 폭 방향으로 배치되도록 바디(120)에 구비되며 길이 방향을 따라 복수개가 이격 배치될 수 있다.The
한편, 바디(120)에는 반도체 패키지(S)의 저면을 지지토록 돌출 형성되는 지지대(124)가 구비될 수 있다. 지지대(124)는 바디(120)의 폭 방향 중심부로부터 높이 방향으로 돌출 형성될 수 있다. 그리고, 지지대(124)는 반도체 패키지(S)의 종류에 관계없이 반도체 패키지(S)의 저면을 지지할 수 있도록 길이 방향으로 바디(120)와 동일한 길이를 가질 수 있다.On the other hand, the
또한, 지지대(124)에는 상면에 안착된 반도체 패키지(S)를 고정시키기 위한 고정부재(124a)가 구비될 수 있다. 고정부재(124a)는 탄성 변형 가능하도록 설치되는 클립으로 이루어질 수 있다.In addition, the
결국, 반도체 패키지(S)는 고정부재(124a)에 의해 지지대(124)에 고정될 수 있다.As a result, the semiconductor package S may be fixed to the
또한, 바디(120)의 양측에는 핀블럭(160)의 이탈을 방지하기 위한 돌출턱(126)이 형성될 수 있다. 즉, 돌출턱(126)은 바디(120)의 폭 방향 가장자리에 형성될 수 있다.In addition, protruding
이에 따라, 핀블럭(160)의 이동이 규제되어 슬라이딩 이동되는 핀블럭(160)이 바디(120)로부터 이탈되는 것이 방지될 수 있다.
Accordingly, the movement of the
장착대(140)는 가이드부(122)에 슬라이딩 이동 가능하게 설치되며, 장착대(140)에는 반도체 패키지(S)가 장착될 수 있다. 즉, 장착대(140)는 반도체 패키지(S)의 저면을 지지하며, 폭 방향으로 이동 가능하게 설치될 수 있다.The
한편, 장착대(140)는 지지대(124)의 폭 방향 양측에 배치되는 제1,2 장착대(142,144)로 구성될 수 있다.On the other hand, the mounting table 140 may be composed of first and
그리고, 제1,2 장착대(142,144)에는 가이드부(122)가 관통되어 설치될 수 있도록 가이드부(122)에 대응되는 위치에 가이드홀(142a, 144a)이 형성될 수 있다.In addition,
이와 같이, 반도체 패키지(S)는 지지대(124)와 제1,2 장착대(142,144)에 의해 저면이 지지되어 보다 안정적으로 고정 장착될 수 있는 것이다. 다시 말해, 제1,2 장착대(142,144)가 바디(120)의 폭 방향으로 슬라이딩 이동 가능하게 설치되므로, 반도체 패키지(S)의 종류에 관계없이 반도체 패키지(S)가 보다 안정적으로 장착될 수 있는 것이다.As such, the bottom surface of the semiconductor package S may be supported by the
한편, 본 실시예에서는 제1,2 장착대(142,144) 모두가 슬라이딩 이동 가능하게 설치되는 경우를 예로 들어 설명하고 있으나, 이에 한정되지 않으며 제1,2 장착대(142,144) 중 어느 하나만이 슬라이딩 이동 가능하게 설치될 수도 있다. 예를 들어 제1 장착대(142)는 고정 설치되고, 제2 장착대(144)만이 슬라이딩 이동 가능하게 설치될 수도 있을 것이다.
Meanwhile, in the present embodiment, the case in which all of the first and
핀블럭(160)은 장착대(140)의 외측에 배치되되 가이드부(122)에 슬라이딩 이동 가능하게 설치되며, 반도체 패키지(S)에 구비되는 리드부(R)에 접촉되는 복수개의 접속핀(170)을 구비할 수 있다.The
한편, 핀블럭(160)은 장착대(140)의 외측에 배치되는 제1,2 핀블럭(162,164)로 구성된다. 즉, 핀블럭(160)은 제1 장착대(142)의 외측에 배치되는 제1 핀블럭(162)과, 제2 장착대(144)의 외측에 배치되는 제2 핀블럭(164)으로 구성될 수 있다.The
한편, 제1,2 핀블럭(162,164)는 지지대(124)를 기준으로 대칭인 형상을 가지므로, 여기서는 제1 핀블럭(162)에 대한 설명만 하고, 제2 핀블럭(164)에 대해서는 제1 핀블럭(162)의 설명에 갈음하기로 한다.Meanwhile, since the first and
제1 핀블럭(162)은 복수개의 접속핀(170)이 관통되도록 고정 설치되는 제1 설치바(162a)와, 제1 설치바(162a)가 삽입 배치되는 삽입부(162c)가 형성되는 제1 핀블럭 바디(162b)를 구비할 수 있다.The
그리고, 제1 핀블럭 바디(162b)의 삽입부(162c)를 형성하는 측벽(162e)에는 접속핀(170)이 삽입되는 설치홈(162f)이 형성될 수 있다.In addition, an
한편, 제1 핀블럭 바디(162b)의 양단부에는 제1 설치바(162a)가 상부측으로 이탈되는 것을 방지하도록 덮개부재(162g)가 구비될 수 있다.On the other hand, the
또한, 제1 핀블럭 바디(162b)의 양단부에는 제1 설치바(162a)의 고정을 위한 조임부재(162h)가 구비될 수 있다. 즉, 조임부재(162h)는 상기한 덮개부재(162g)에 설치되는 나사로 구성될 수 있다.In addition, both ends of the first
한편, 제1 설치바(162a)는 단면이 사각형 형상을 가질 수 있으며, 제1 설치바(162a)가 삽입되는 삽입부(162c)도 단면이 사각형 형상을 가질 수 있다. 이와 같이 제1 설치바(162a)의 단면이 사각형 형상을 가지므로, 제1 설치바(162a)가 회전되는 것을 방지할 수 있다.Meanwhile, the
결국, 제1 설치바(162a)의 단면이 사각형 형상을 가지고, 조임부재(162h)에 의해 제1 설치바(162a)가 고정되므로, 접속핀(170)과 반도체 패키지(S)의 리드부(R)의 접촉이 보다 안정적으로 이루어질 수 있다.As a result, the cross section of the
한편, 제1 핀블럭 바디(162b)는 가이드부(122)를 따라 슬라이딩 이동 가능하게 설치될 수 있다. 이를 위해 제1 핀블럭 바디(162b)에는 가이드부(122)가 관통되는 관통홀(162i)이 형성될 수 있다.On the other hand, the first
이와 같이, 제1 핀블럭 바디(162b)가 폭 방향으로 이동되므로, 반도체 패키지(S)의 크기에 관계없이 반도체 패키지(S)의 리드부(R)와 제1 핀블럭(162)에 구비되는 접속핀(170)이 안정적으로 접속될 수 있다.As described above, since the first
다만, 본 실시예에서는 제1,2 핀블럭(162,164) 모두가 슬라이딩 이동 가능하게 설치되는 경우를 예로 들어 설명하고 있으나, 이에 한정되지 않으며 제1,2 핀블럭(162,164) 중 어느 하나만이 슬라이딩 이동 가능하게 설치될 수도 있다. 예를 들어 제1 핀블럭(162)은 고정 설치되고, 제2 핀블럭(164)만이 슬라이딩 이동 가능하게 설치될 수도 있을 것이다.
In this embodiment, the first and second pin blocks 162 and 164 are all slidably moved as an example, but the present invention is not limited thereto and only one of the first and second pin blocks 162 and 164 is slidably moved. It may be installed as possible. For example, the
상기한 바와 같이, 슬라이딩 이동 가능하게 설치되는 장착대(140)와 핀블럭(160)을 통해 반도체 패키지(S)의 종류에 관계없이 반도체 패키지(S)가 안정적으로 장착될 수 있다.As described above, the semiconductor package S may be stably mounted regardless of the type of the semiconductor package S through the
또한, 반도체 패키지(S)의 리드부(R)가 핀블럭(160)에 구비되는 접속핀(170)에 접촉되므로, 반도체 패키지(S)의 리드부(R)가 삽입 장착되는 소켓 등과 비교하여 보다 안정적인 접속을 구현할 수 있다.In addition, since the lead portion R of the semiconductor package S is in contact with the
즉, 반도체 패키지(S)의 리드부(R)가 소켓 등의 리드부 삽입홈에 삽입 장착되는 경우 리드부(R)의 계속적인 설치에 의한 소켓 등의 리드부 삽입홈의 변형이 발생될 수 있으며, 이에 따라 반도체 패키지(S)의 리드부(R)와의 전기적 접속이 안정적으로 이루어지지 않을 수 있다. 하지만, 리드부(R)와 접속핀(170)이 단순히 접촉에 의해 전기적으로 접속되므로, 반도체 패키지(S)의 리드부(R) 크기에 관계없이 보다 안정적인 전기적 접속이 이루어질 수 있는 것이다.
That is, when the lead portion R of the semiconductor package S is inserted into the lead portion insertion groove such as the socket, deformation of the lead portion insertion groove such as the socket may occur due to the continuous installation of the lead portion R. As a result, electrical connection with the lead part R of the semiconductor package S may not be performed stably. However, since the lead part R and the
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, It will be obvious to those of ordinary skill in the art.
100 : 반도체 패키지 성능 검사용 지그
120 : 바디
140 : 장착대
160 : 핀블럭100: jig for semiconductor package performance inspection
120: body
140: mount
160: Pin Block
Claims (7)
상기 가이드부에 슬라이딩 이동 가능하게 설치되며, 반도체 패키지가 장착되는 장착대; 및
상기 장착대의 외측에 배치되되 상기 가이드부에 슬라이딩 이동 가능하게 설치되며, 상기 반도체 패키지에 구비되는 리드부에 접촉되는 복수개의 접속핀을 구비하는 핀블럭;
을 포함하는 반도체 패키지 성능 검사기용 지그.A body having a guide part;
A mounting table which is installed to be slidably movable in the guide part and in which a semiconductor package is mounted; And
A pin block disposed on the outside of the mount and slidably installed in the guide part, the pin block including a plurality of connection pins contacting the lead part of the semiconductor package;
Jig for semiconductor package performance checker comprising a.
상기 바디에는 상기 반도체 패키지의 저면을 지지토록 돌출 형성되는 지지대가 구비되는 반도체 패키지 성능 검사기용 지그.The method of claim 1,
Jig for the semiconductor package performance tester is provided with a support body protruding to support the bottom surface of the semiconductor package.
상기 지지대에는 상면에 안착된 상기 반도체 패키지를 고정시키기 위한 고정부재가 구비되는 반도체 패키지 성능 검사기용 지그.3. The method of claim 2,
Jig for semiconductor package performance tester is provided with a fixing member for fixing the semiconductor package seated on the upper surface.
상기 장착대는 상기 지지대의 양측에 배치되는 제1,2 장착대로 구성되며,
상기 제1,2 장착대 중 적어도 하나는 상기 가이드부를 따라 슬라이딩 이동되는 반도체 패키지 성능 검사기용 지그.3. The method of claim 2,
The mounting bracket is composed of the first and second mounting blocks disposed on both sides of the support,
At least one of the first and second mounts jig for the semiconductor package performance tester is slidingly moved along the guide portion.
상기 핀블럭은 상기 장착대의 외측에 배치되는 제1,2 핀블럭으로 구성되며,
상기 제1,2 핀블럭 중 적어도 하나는 상기 가이드부를 따라 슬라이딩 이동되는 반도체 패키지 성능 검사기용 지그.The method of claim 1,
The pin block is composed of first and second pin blocks disposed on the outside of the mount,
At least one of the first and second pin blocks jig for the semiconductor package performance tester is slidingly moved along the guide portion.
상기 제1,2 핀블럭은 복수개의 접속핀이 관통되도록 고정 설치되는 제1,2 설치바와, 상기 제1,2 설치바가 삽입 배치되는 삽입부가 형성되는 제1,2 핀블럭 바디를 더 구비하는 반도체 패키지 성능 검사기용 지그.6. The method of claim 5,
The first and second pin blocks may further include first and second installation blocks to which the plurality of connection pins are penetrated, and first and second pin block bodies having insertion portions into which the first and second installation bars are inserted. Jig for semiconductor package performance checker.
상기 제1,2 핀블럭의 양단부에는 상기 제1,2 설치바의 고정을 위한 조임부재가 구비되는 반도체 패키지 성능 검사기용 지그.The method according to claim 6,
A jig for a semiconductor package performance tester having fastening members for fixing the first and second installation bars at both ends of the first and second pin blocks.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120107093A KR20140040883A (en) | 2012-09-26 | 2012-09-26 | Jig for performance testing machine of semiconductor package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120107093A KR20140040883A (en) | 2012-09-26 | 2012-09-26 | Jig for performance testing machine of semiconductor package |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20140040883A true KR20140040883A (en) | 2014-04-04 |
Family
ID=50650804
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020120107093A KR20140040883A (en) | 2012-09-26 | 2012-09-26 | Jig for performance testing machine of semiconductor package |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20140040883A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102159271B1 (en) * | 2019-10-01 | 2020-09-23 | 홍성호 | Pin block socket device for connector checker |
-
2012
- 2012-09-26 KR KR1020120107093A patent/KR20140040883A/en not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102159271B1 (en) * | 2019-10-01 | 2020-09-23 | 홍성호 | Pin block socket device for connector checker |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20160092366A (en) | Pin block and test appartus with the same | |
JP2017223630A (en) | socket | |
JP2008309787A (en) | Probe assembly for probe card | |
TW201716783A (en) | A probe pin | |
KR100847508B1 (en) | Needle and probe card having the needle | |
KR100884475B1 (en) | A device for testing for display panel | |
JP7314633B2 (en) | Probe pins, inspection fixtures and inspection units | |
KR20100099065A (en) | Test socket | |
KR101690622B1 (en) | Probe for testing LED and Contact device having it | |
JP4820394B2 (en) | Test socket | |
WO2019116512A1 (en) | Socket, inspection jig, inspection unit, and inspection device | |
KR20140040883A (en) | Jig for performance testing machine of semiconductor package | |
JP2007127488A (en) | Probe card | |
KR100705658B1 (en) | Device for adjusting space of handeler a memory module | |
JP2010266344A (en) | Conveying carrier tool for semiconductor device testing device | |
KR100515979B1 (en) | Probe guide assembly | |
JP6567954B2 (en) | Socket for electrical parts | |
KR20090123410A (en) | Carry board assembly for testing solid state disk storage | |
JPH07111176A (en) | Connector inspection jig | |
KR101532761B1 (en) | Connector for probe card inspection | |
JP2016213010A (en) | Electric component socket | |
JP2008014730A (en) | Semiconductor inspection device | |
JP2020169928A (en) | Electrical contactor and electrical connecting device | |
KR20150124554A (en) | ZIF Connector | |
JP4276163B2 (en) | IC socket |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |