KR20140021983A - 멀티-칩 모듈 파워 클립 - Google Patents

멀티-칩 모듈 파워 클립 Download PDF

Info

Publication number
KR20140021983A
KR20140021983A KR1020130096042A KR20130096042A KR20140021983A KR 20140021983 A KR20140021983 A KR 20140021983A KR 1020130096042 A KR1020130096042 A KR 1020130096042A KR 20130096042 A KR20130096042 A KR 20130096042A KR 20140021983 A KR20140021983 A KR 20140021983A
Authority
KR
South Korea
Prior art keywords
integrated circuit
dual channel
channel mosfet
module
leads
Prior art date
Application number
KR1020130096042A
Other languages
English (en)
Other versions
KR102114785B1 (ko
Inventor
청-린 우
스티븐 샙
비질디스 도스도스
슈레쉬 벨라니
성근 윤
Original Assignee
훼어촤일드 세미컨덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 훼어촤일드 세미컨덕터 코포레이션 filed Critical 훼어촤일드 세미컨덕터 코포레이션
Publication of KR20140021983A publication Critical patent/KR20140021983A/ko
Application granted granted Critical
Publication of KR102114785B1 publication Critical patent/KR102114785B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

멀티-칩 리드리스 모듈(200)은 수지(250) 내에 캡슐화된 집적회로(IC,150), 이중 n-채널 모스펫(110), 리드들(210,211,212), 게이트 리드들(213,213), 및 소오스 리드들(217-220)을 포함한다. 상기 IC(150) 및 상기 이중 n-채널 모스펫(110)은 상기 리드들 상에 엎드려지게 장착된다. IC 리드들(210,211,212)은 평면 금속들로 만들어지며, 상기 리드들을 구리 필러들 또는 구리 스터드들에 조립하기 위해 플립 칩 기술을 사용하여 각각 상기 IC(150) 상의 상기 전극들 TEST, VDD 및 VM에 연결된다.

Description

멀티-칩 모듈 파워 클립{Multi-chip module power clip}
본 발명은 멀티-칩 리드리스 모듈과 그 제조 방법에 관한 것이다.
리튬이온 전지를 위한 여러 가지 보호 메카니즘들이 존재한다. 만약 리튬이온 전지가 과충전되면, 강력한 발열 반응들이 가능하며, 화재의 발생 가능성이 증가한다. 리튬이온 전지가 과충전되는 것을 방지하기 위해서 배터리 보호 회로가 사용된다. 도 1에서 보여지는 예의 배터리 보호 회로는 흔히 다른 구성들 중에서 2개의 전계효과 트랜지스터(field effect transistor; FET) 스위치들(22,24)과 하나의 제어 집적회로(integrated circuit; IC)(20)를 포함한다. 하나의 FET이 전류가 배터리 속으로 흐르는 것을 방지해주며, 반면에 다른 FET은 상기 제어 IC가 이것을 가능하게 하지 않는다면 전류가 배터리로부터 흐르는 것을 방지해준다.
제어 IC들과 모스펫들을 포함하는 멀티-칩 모듈들이 존재한다. 그러나 수많은 개선들이 이루어졌다. 예를 들어, 일부 종래의 멀티-칩 모듈들은 패키지들이 네개의 측면 상에 리드들을 포함한다. 이것은 모듈들을 더 커지게 하고 있으며, 이러한 모듈들은 휴대폰들과 같은 작은 전자 장치들에 사용되어 지기 때문에 바람직하지 않다. 멀티-칩 모듈들의 크기들은 축소될 수 있지만, 이것은 이들 패키지들에서 사용될 수 있는 칩들의 허용전류(current carrying capacity)를 축소시킨다.
예를 들어, 본 특허와 동일한 양수인에게 양도되었으며, 여기에 참조로서 결합된 미국 특허 제7,868,432호를 참조하라. 이것은 조밀한 멀티-칩 모듈에 이르는 특징들을 개시한다. 첫째로, 파워 모스펫들을 위한 리드프레임 구조의 다이 장착 패드가 상기 멀티-칩 모듈의 하나의 에지로부터 다른 쪽으로 완전히 연장될 수 있다. 이것은 상기 다이 장착 패드 상에서 대형 파워 칩을 허용함으로써 파워 모스펫들의 전류 정격을 증가시킨다. 둘째로 상기 파워 칩 또는 상기 IC 칩 중의 어느 하나로부터 상기 리드프레임 구조로의 "하향 결합(down bonds}"이 없다. 셋째로, 상기 IC와 상기 파워 모스펫들 사이의 연결들이 칩-대-칩 내부연결들(예를 들어, 와이어 내부연결들)에 의해 이루어진다. 넷째, 외부 리드들과 상기 모스펫 다이 장착 패드들에 인접한 신호 전달 요소들의 수가 감소된다. 상기 외부 리드들을 감소시키고 "하향 결합"을 제거함으로써, 상기 패키지 내의 영역은 보다 큰 파워 모스펫들을 고려하여 증가된다. 상기 파워 모스펫들의 증가된 크기는 전력 손실을 줄여주고 발열을 줄여주는 온-저항을 감소시킨다. 이것은 궁극적으로 배터리의 유용한 에너지를 증가시킨다.
그러나, 상기 예시적인 장치의 수많은 장점들조차도 개선될 수 있다. 상기 '432 장치는 기생 인덕턴스, 저항 및 커패시턴스를 유발하며 성능에 불리하게 영향을 주는 수많은 와이어 본드들을 갖는다. 다른 본딩 기술들은 소오스 전기 저항을 감소시킬 수 있다. 상기 집적 회로는 배치(batch) 수율을 향상시키기 위해 조립 동안에 더 잘 보호되어 질 수 있다. 보다 더 작아지며 개선된 전체 패키지를 갖는 것은 바람직하다.
멀티-칩 리드리스 모듈은 단일 다이 상에 두개의 n-채널 모스펫(MOSFET)들을 가지며, 공통 드레인을 공유한다. 상기 모듈은 또한 제어 집적 회로를 포함한다. 상기 장치들은 와이어 본딩 없이 상기 모스펫들과 집적회로를 상기 리드프레임에 연결하기 위해, 상기 모스펫들과 상기 집적회로를 위한 솔더 범프들, 구리 스터드들 또는 구리 필러들과 같은 높은 접촉 표면을 위한 플립 칩 기술을 사용하여 조립된다. 상기 장치들은 상기 장치들을 내부연결하고 캡슐화(encapsulating) 수지 외부로 연장하도록 상기 리드들 상에 엎어지도록(face down) 배치된다.
상기 모듈 내에서 상기 장치들은 복수의 리드들을 갖는 리드프레임 상에 조립된다. 각 리드는 상기 모듈의 외부 바닥 표면 상의 외부의 노출된 접촉 표면을 갖는다. 각 리드들은 전기적 파워를 상기 집적회로에 전달하고, 그리고 상기 이중 채널 모스펫에 전달하며, 또한 전기적 신호를 상기 집적회로 및 상기 이중 채널 모스펫로 전달하고 또한 이들로부터 전달받는다. 상기 모듈은 상기 모듈을 형성하고 그리고 상기 모듈의 상기 외부 바닥 표면 상의 상기 리드들의 노출된 접촉 표면을 한정하기 위해 상기 리드프레임, 상기 집적회로 및 상기 이중 채널 모스펫를 절연 수지로 캡슐화함으로써 제조된다. 상기 리드프레임 상의 상기 리드들은 상기 모듈의 풋프린트(footprint)를 축소하고, 그것의 저항을 낮추며, 기생 커패시턴스 및 인덕턴스를 감소시키도록 구성된다. 이러한 목적을 위해, 제1 리드가 상기 집적회로의 제1 전극 및 하나의 이중 채널 모스펫의 게이트에 연결되며, 제2 리드는 상기 집적회로의 제2 전극 및 나머지 다른 이중 채널 모스펫의 게이트에 연결되며, 제3 리드는 상기 집적회로의 제3 전극 및 상기 이중 채널 모스펫의 하나의 상기 소오스에 연결되며, 제4 리드는 상기 집적회로의 제4 전극 및 나머지 다른 이중 채널 모스펫의 소오스에 연결된다.
상기 이중 채널 모스펫는 공통 웨이퍼 상에서 만들어진 두개의 모스펫 다이를 갖는다. 상기 두개의 다이들은 상기 웨이퍼로부터는 분리되지만 서로로부터는 분리되지 않는다. 그렇게 하여 각 모스펫은 그 자신의 소오스 및 게이트 전극을 가지며, 공통 드레인 전극을 공유한다. 상기 제어 집적회로는 상기 이중 채널 모스펫와 VDD, VM, 및 TEST와 같은 외부의 시스템 노드들에 연결하기 위한 하나 이상의 전극들을 갖는다. 상기 제어 집적회로 상의 전극들은 이것을 상기 모스펫들의 게이트들 및 소오스들에 연결시킨다. 상기 집적 회로는 상기 모스펫들을 턴온 및 턴오프하기 위한 회로들을 포함한다.
상기 제어 집적회로 및 상기 이중 채널 모스펫은 이후 캡슐화 및 절연 수지로 몰드되는 상기 리드프레임의 상기 리드들 상에 엎어지도록(face down) 장착된다. 그리하여 아무런 본드 와이어들이 사용되지 않는다. 조립 동안에 리드프레임들의 어레이가 제공된다. 상기 어레이는 조립 및 몰딩 동안에 상기 리드프레임을 잡아주기 위한 대향하는 레일들(opposing rails) 및 타이 바들(tie bars)을 포함하는 금속 시트로부터 찍어낸다. 상기 IC 및 모스펫은 상기 리드들 상에 납땜되고 고정된다. 리드프레임들의 어레이들은 몰드의 캐비티들 내에 위치하며, 상기 몰드는 이송 몰딩 기계 내에 위치한다. 상기 기계는 용융된 캡슐화 및 절연 수지를 상기 수지가 냉각 및 큐어링되는 상기 몰드 속으로 이송시킨다. 이후, 상기 몰드는 개방되고, 상기 몰딩된 장치들은 하나 이상의 마무리 기계들에 의해 그들의 리드프레임으로부터 분리된다. 상기 캡슐화 및 절연 수지는 상기 리드들의 외부 접촉 표면들이 다른 장치들 또는 시스템 구성요소들과의 접촉을 위해 노출되는 외부 바닥 표면을 한정해준다.
본 발명의 바람직한 실시예들은 와이어 본딩된 모듈들에 비하여 축소된 크기의 멀티-칩 모듈이라는 장점을 갖는다. 이것은 싱귤레이트되지 않은(non-singulated) 이중 채널 모스펫에 의해 가능하도록 이루어질 수 있다. 상기 다이 상에서 두개의 인접한 모스펫들 사이의 물리적 거리는 매우 작지만 상기 모스펫들의 전기적 작동을 서로로부터 효과적으로 분리하기에는 충분히 크다. 싱귤레이트되지 않은 모스펫에 의해 제공된 공통 드레인은 공정 단계들과 상기 모스펫들의 드레인들을 연결하기 위한 물질들을 제거한다. 상기 IC와 이중 채널 모스펫을 플립 칩 장착함으로써, 바람직한 실시예들은 본드 와이어들을 제거하며, 기생 인덕턴스 및 커패시턴스를 감소시킨다. 낮아진 인덕턴스 및 커패시턴스는 상기 모듈이 보다 효과적인 고 주파수들에서 동작하도록 해준다. 상기 멀티-칩 모듈은 본드 와이어들을 사용하며 장치들을 누어지도록(face up) 장착하는 모듈들에 비하여 적은 외부 접촉들을 가지며 작은 공간을 점한다. 이것은 상기 바람직한 실시예들에게 종래의 와이어 본딩된 모듈에 비하여 작아진 풋프린트들의 장점을 부여한다. 또한 상기 바람직한 실시예들은 싱귤레이트되지 않은 모스펫들과 와이어들이 없기 때문에 낮아진 동작(RSS) 저항이라는 장점을 갖는다. 상기 바람직한 실시예들은 상기 공통 드레인에 단일 드레인 클립 또는 히트 싱크를 부착함으로써 전기적 및 열적 성능을 향상시킨다.
도 1a는 상기 멀티-칩 모듈의 전기 배선도이다.
도 1b는 상기 멀티-칩 모듈의 전기 배선도이다.
도 2a는 캡슐화 및 절연 수지를 개략적으로 보여주는 멀티-칩 모듈의 투시도이다.
도 2b는 멀티-칩 모듈의 투시도이다.
도 3은 개개의 리드프레임의 투시도이다.
도 4는 리드프레임 상에 조립된 IC 및 모스펫을 보여주는 확대 평면도이다.
도 5는 이중 채널 모스펫의 두개의 드레인에 부착된 클립을 보여준다.
도 6a는 게이트 및 소오스 접촉 영역들의 하나를 통하여 얻어진 이중 채널 모스펫의 단면도이다.
도 6b는 게이트 및 소오스 접촉 영역들을 둘러싸는 보호층을 보여주는 이중 채널 모스펫의 평면도이다.
휴대폰 배터리와 같은 배터리의 충전을 조정하기 위한 파워 반도체 스위치 및 제어 IC의 집적이 개시된다. 본 발명의 실시예들에서, 작은 형상 인자(form factor) 멀티-칩 모듈이 개시되며, 이것은 소형 회로 보드 상에 장착될 수 있다. 상기 소형 회로 보도는 배터리 팩의 단자 말단에 연결될 수 있다. 상기 멀티-칩 모듈은 배터리 보호 회로의 일부를 형성할 수 있다.
도 1은 종래의 배터리 보호 회로를 보여준다. 도 1에서 보여지는 회로를 생성하기 위해 일부는 디스크리트 구성요소들(discrete components)을 사용하였다. 도 1에서 보여지는 회로를 형성하기 위해 많은 디스크리트 구성요소들이 사용될 때는, 상기 보호 회로는 상대적으로 대단히 큰 공간을 점하게 될 것이다. 예를 들어, 8개의 최저 솔더 패드들이 바로 상기 디스크리트 IC 및 파워 모스펫을 위해 상기 회로 보도 상에 요구될 수 있다. 예를 들어, 여기에 참조로 결합된 미국 특허 제7,868,432호를 참조하라.
도 2a 및 2b로 돌아가면, 멀티-칩 리드리스(leadless) 모듈(200)은 수지(250)로 캡슐화된 집적회로(IC,150), 이중 n-채널 모스펫(110), IC 리드들(210,211,212), 게이트 리드들(213,214), 및 소오스 리드들(217-220)을 포함하는 그 구성요소들을 보여준다. 상기 IC(150) 및 상기 이중 n-채널 모스펫(110)은 상기 리드들 상에 엎어지도록 장착된다. IC 리드들(210,211,212)은 평면 금속으로 만들어지며, 상기 IC(150) 상에서 각기 전극들, TEST, VDD 및 VM에 연결된다. 그렇게 하여, 상기 IC(150)는 그것의 리드들(210, 211, 및 212)에 플립 칩 부착된다. 전기적 및 기계적 연결이, 상기 IC(150)로부터 상기 리드들 또는 패드들로 연장되는 구리 필러들(pillars) 또는 구리 스터드들(studs)을 포함하지만 이에 한정되지 않는 하나 이상의 종래 방법들을 사용하여 이루어진다. 소오스 리드들(217,219)은 소오스 패드(215)의 일부이며; 소오스 리드들(218,220)은 소오스 패드(216)의 일부이다. 상기 소오스 패드들은 각기 상기 이중 n-채널 모스펫(110)의 소오스들에 부착된다. 상기 소오스들 및 게이트들은 엎어지며(face down), 상기 공통 드레인(114)은 누워진다(face up). 선택적으로 드레인 클립 또는 히트 싱크(280)가 상기 공통 드레인에 부착될 수도 있다. 도 5를 참조하라. 이러한 드레인 클립 또는 히트 싱크는 캡슐화 수지(250)의 상부 표면(254) 상으로 연장되고, 노출될 수도 있다. 상기 공통 드레인 클립은 열을 방출할 뿐만 아니라 상기 두개의 드레인들 사이에서 저항을 줄여줌으로써 상기 드레인들 사이에서 전기적 저항에 기인하여 원하지 않은 열의 발생을 방지해준다. 상기 클립이 노출되면, 상기 소자는 상기 리드프레임의 소오스 패드들(215,216)과 상기 드레인 클립(280)에 의해 이중으로 냉각된다. 상기 클립은 상기 이중 채널 모스펫으로부터 효과적으로 열을 전달할 수 있는 금속 또는 금속 합금 또는 다른 물질들로 만들어질 수 있다.
도 2b에서 보여지듯이, 상기 리드들 및 소오스 패드들(210-220)은 상기 캡슐화 수지(250)의 바닥 표면(252) 상에 노출되는 외부 접촉 표면을 가진다. 상기 215 및 216 패드들은 리드프레임의 상부로부터 반식각(half etched) 된다. 전체 구리 리드프레임은 상기 소오스 접촉 면적을 한정하며, 이것은 상기 다이에서 소오스 접촉의 개구부와 매치된다. 리드프레임의 상부에서의 반식각의 이점은 범프드(bumped) 웨이퍼(솔더 또는 필러 범프)를 사용하지 않고 리드프레임 상에 직접 플립 칩 다이를 허용해준다. 한편, 어떤 솔더 본드 라인 두께를 제어하고 유지하는 것은 쉽다.
도 3으로 돌아가면, 리드프레임(100)은 그의 리드들(210-220)을 보여준다. 특히, 리드들(218,220)은 리드 핑거(216(f))를 갖는 하나의 소오스 패드(216)와 일체가 된다. 비슷하게, 리드들(217,219)은 리드 핑거(215(f))를 갖는 다른 소오스 패드(215)와 일체가 된다. 도 4로 돌아가면, 상기 IC(150) 및 상기 이중 채널 모스펫(110)의 윤곽들이 상기 리드들 위로 중첩된다. 상기 리드들에서 파선들은, 상기 리드들을 상기 수지 속으로 고정시키기 위해 상기 캡슐화 수지(250)를 수용하는 얕은 캐비티(cavity)들을 제공하기 위해 반식각된 상기 리드들의 상부 표면들을 나타낸다. 상기 리드들은 상기 수지의 주변부 근처에 배치된 각 리드의 일단과, 상기 수지 내에서 보다 깊은 위치에 배치되며 상기 구성요소 장치들(110,150) 중의 하나의 하나 이상의 전극들에 연결된 타단을 구비하는 어레이로 배열된다.
상기 IC(150)는 7개의 전극을 갖는다. 이것은 구리 필러들 또는 구리 스터드들(160-166)이 대응하는 리드들(210-216)에 부착되도록 엎어지며 플립 칩 장착된다. 상기 구리 필러들/스터드들(160-166)을 사용하는 상기 플립 칩 장착은 조립 동안에 상기 IC(150)를 보호한다. 종래의 와이어 본드 연결들에 대해서는, 상기 IC는 다이 패드에 다이 어태치되어야(die attached) 하며, 이어서 이것의 상부 접촉들로부터 다이 패드를 갖는 리드프레임의 주변 리드들로 와이어 본드된다. 상기 종래의 다이 어태치 공정은, 부착력들의 충격을 그것을 깨트릴 수 있는 다이의 중심에 집중시킨다. 반면에 플립 칩 장착된 IC는 상기 IC(150)를 리드들(210-215)에 부착하는 7개의 필러들/스터드들(160-166)을 갖는다. 이들 다중의 접촉점들은 상기 7개의 필러들 또는 스터드들을 가로질러 상기 다이의 영향을 분산시키며, 상기 IC(150)의 중심에 충격력을 집중시키지 않는다.
리드(210)는 상기 IC TEST 전극에 연결하는 필러/스터드(160)를 수용한다. 리드(210)는 상기 TEST 전극으로부터 상기 수지(250)의 주변으로 연장된다. 리드(211)는 상기 IC(150)의 VDD 전극에 연결하는 필러/스터드(161)를 수용한다. 리드(211)는 상기 수지(250)의 상부 에지까지 연장된다. 리드(212)는 상기 VM 전극에 연결하는 필러/스터드(162)를 수용한다. 리드(212)는 상기 수지(250)의 바닥 에지까지 연장된다. 리드(213)는 상기 IC 상의 게이트 제어 전극과 하나의 모스펫의 게이트 전극에 연결하는 필러/스터드(163)들 수용한다. 리드(213)는 상기 IC(150)로부터 상기 수지의 바닥 에지까지 연장된다. 다른 리드(214)는 다른 모스펫의 게이트와 상기 IC의 다른 게이트 제어 전극에 연결하는 필러/스터드(164)를 수용한다. 리드(214)는 리드(213)와 비교하여 반대 방향으로 연장되며, 상기 수지(250)의 반대(상부) 에지에서 끝난다. 상기 소오스 패드(215)는 상기 IC 상에서 전극을 향하는 핑거(215(f))를 갖는다. 상기 IC의 필러/스터드(165)는 상기 리드(215)의 핑거(215(f))로 연장된다. 상기 소오스 패드(215)는 상기 핑거(215(f))를 가로지르는 방향으로 상기 소오스 패드로부터 연장되며, 상기 패키지의 하나의 에지에서 끝나는 두개의 외부 리드들(217,219)을 갖는다. 결과적으로, 상기 외부 소오스 리드들(217,219)은 상기 소오스 패드(215) 및 상기 소오스 핑거(215(f))를 경유하여 상기 필러/스터드(165) 아래에서 상기 IC의 전극들 중의 하나에 연결된다. 소오스 패드(216)는 IC(150)의 다른 전극으로 향하는 대응하는 핑거(216(f))를 갖는다. 필러/스터드(116)는 상기 IC(150)로부터 연장되어 핑거(216(f))에 부착된다. 리드들(218,220)은 리드들(217,219)의 끝부분에 대향하는 패키지의 에지까지 연장된다. 결과적으로, 상기 외부 소오스 리드들(218,220)은 상기 소오스 패드(216)와 상기 소오스 핑거(216(f))를 경유하여 상기 필러/스터드(166) 아래에서 상기 IC의 전극들 중의 다른 하나에 연결된다. 하나의 모스펫의 상기 소오스는 상기 패키지의 하나의 측면 상에서 두개의 외부 핀들과 그리고 상기 IC(150)의 내부 전극에 연결되며, 다른 모스펫의 상기 소오스는 상기 패키지의 다른 측면 상에서 두개의 다른 외부 핀들과 그리고 상기 IC(150)의 다른 내부 전극에 연결된다. 비슷한 방식으로, 상기 패키지의 대향하는 측면 상에 외부 핀들을 갖는 두개의 다른 리드들은 상기 모스펫들의 게이트들을 내부 IC 전극들에 연결시킨다.
당업자들은 반도체들 및 집적회로들에 도전성 범프들 및 필러들을 적용하는 여러 가지 방법들에 익숙하다. 예를 들어, 구리 필러들을 형성하는 대표적으로 알려진 방법이며, 여기에서 참조로서 결합된 미국 특허 제7,208,834호를 참조하라. 또한, 예를 들어, 구리 범프들을 포함하는 금속 범프들을 형성하는 대표적으로 알려진 방법이며, 여기서 참조로서 결합된 미국 특허 제8,058735호 및 제6,617,655호를 참조하라.
당업자들은 이중 채널 모스펫이 게이트 영역들에 의해 분리된 고농도로 도핑된 소오스 영역들을 포함하는 수많은 셀들을 포함하는 세포 구조라는 것을 이해할 것이다. 상기 고농도로 도핑된 소오스 영역은 보다 저농도로 도핑된 드리프트 영역 위에 있다. 바닥 표면은 금속층을 갖는 고농도로 도핑된 드레인 영역이다. 설명의 간략화를 위해, 상기 소자는 트랜치 게이트 이중 모스펫으로 가정하자. 전류 경로는 상기 트랜치들에 인접하며 상기 드리프트 영역을 통과하여 설정된 채널들을 따라 수직적이다. 상기 드리프트 영역의 도핑은 상기 소자의 온 저항과 항복 전압을 결정한다.
도 6a 및 6b로 돌아가면, 각 모스펫에서, 상기 게이트 영역들은 게이트 신호를 전달하기 위해 일원화된 게이트 전극 구조를 형성하기 위해 전기적으로 함께 연결된다. 상기 게이트 전극들은 제조 동안에 상기 소오스 영역들로부터 전기적으로 분리된다. 예를 들어, 전형적인 게이트 트랜치 공정에서, 상기 게이트들은 고농도로 도핑된 소오스 영역 내에서 트랜치들 내에 매립된다. 상기 트랜치의 측벽들 및 상부들은 절연된다.
상기 게이트 트랜치들 상의 상부 절연은 상기 트랜치 게이트 전극들로부터 분리된 상대적으로 큰 소오스 접촉 영역의 생성을 허용한다. 각 트랜치의 일단은 고농도로 도핑된 폴리실리콘을 갖는 매립되며 절연된 헤더(header) 트랜치(518,519)에 연결된다. 상기 헤더 트랜치들은 각각 상대적으로 큰 게이트 접촉 영역들(501,502)에서 종결된다. 상기 소오스 전극은 상기 소오스 영역들의 상부들을 덮는 알루미늄층과 같은 금속층을 포함한다.
상기 공정의 말미에서, 상기 이중 모스펫(110)의 상부는 보호층(507)으로 덮힌다. 상기 보호층은 상기 게이트 전극 접촉 영역 및 소오스 전극 접촉 영역(505,506)을 위한 접촉 영역들(501,502)을 정의하도록 포토레지스트로 패턴화된다. 상기 접촉 영역들(501,502,505,506) 위의 상기 보호층(507)이 제거되고, 비전착성(electroless) 니켈 골드(ENIG) 또는 Ti/Ni/Ag와 같은 언더 범프 금속(under bump metal)이 상기 소오스 패드들 및 상기 게이트 리드들에 대한 솔더링을 위한 접촉 영역들 상에 퇴적된다. 상기 보호층은 유리, BPSG, 실리콘 나이트라이드, 또는 폴리이미드를 포함하지만 이에 한정되지 않는 폴리머 물질로 이루어진다.
상기 패키지를 조립하기 위해, 상기 모스펫(110) 및 상기 IC(150)는 구리 필러들 또는 구리 범프들로 입력 및 출력 전극들을 갖도록 제조된다. 바람직한 실시예에서, 상기 IC(150)는 솔더 범프들 또는 구리 스터드들/필러들을 가지며, 상기 모스펫은 직접 패드들(215,216) 상에 플립 칩 장착된다. 상기 리드리스 리드프레임이 도 4에 도시된다. 상기 IC(150)와 상기 모스펫(110)이 모두 상기 리드프레임의 상기 리드들과 패드들 상에 엎어지게 장착된다. 상기 필러들 및 범프들의 상부들은 솔더층들을 가질 수 있다. 전기적 접착제가 상기 리드들 상에 상기 소자들을 고정하기 위해 상기 리드들과 패드들 및/또는 상기 필러들과 범프들에 적용될 수 있다. 상기 솔더층은 리플로되어 영구적으로 상기 리드프레임의 리드들과 패드들에 상기 필러들과 범프들을 부착시킨다. 당업자들은 다중의 리드프레임들이 대향하여 연장된 레일들 사이에 배치된 어레이들로 통상적으로 제조될 수 있다는 것을 이해할 수 있을 것이다. 상기 리드프레임은 타이 바들에 의해 상기 레일들 사이에서 지지된다. 상기 소자들이 조립되고,상기 리드프레임들에 영구적으로 부착된 후, 상기 어레이는 차례차례 이송 몰딩 기계 내에 위치한, 이송 몰드 내에 위치한다. 상기 기계는 절연 수지로 상기 소자들을 캡슐화하기 위해 상기 몰드로 용융된 절연 수지를 전달한다. 상기 몰드는 냉각 및 큐어링되고, 상기 리드 프레임 내의 캡슐화된 소자들은 그들의 각각 타이 바들과 레일들로부터 분리된다.

Claims (21)

  1. 멀티-칩 리드리스(leadless) 모듈로서,
    복수 개의 전극들을 갖는 집적회로;
    제1 및 제2 소오스 전극들, 제1 및 제2 게이트 전극들 및 공통 드레인 전극을 갖는 이중 채널 모스펫(MOSFET);
    복수 개의 리드들을 갖는 리드프레임으로서, 각 리드는 상기 집적회로 및 상기 이중 채널 모스펫으로 전기적 파워를 전달하기 위해서, 또는 상기 집적회로 및 상기 이중 채널 모스펫으로 또는 이들로부터 전기적 신호를 전달하기 위해서 상기 모듈의 외부 바닥 표면 상에 노출된 접촉 표면을 갖는, 상기 리드프레임;
    상기 리드프레임, 상기 집적회로 및 상기 이중 채널 모스펫을 모듈 속으로 박아 넣으며, 상기 모듈의 상기 외부 바닥 표면 상에서 상기 리드들의 노출된 접촉 표면들을 한정하는 캡슐화 및 절연 수지;를 포함하며,
    제1 리드는 상기 집적회로의 제1 전극과 하나의 이중 채널 모스펫의 게이트에 연결되며, 제2 리드는 상기 집적회로의 제2 전극과 다른 하나의 이중 채널 모스펫의 게이트에 연결되며, 제3 리드는 상기 집적회로의 제3 전극과 상기 이중 채널 모스펫들 중의 하나의 소오스에 연결되며, 제4 리드는 상기 집적회로의 제4 전극과 다른 하나의 이중 채널 모스펫의 소오스에 연결되는 것을 특징으로 하는 멀티-칩 리드리스 모듈.
  2. 제1 항에 있어서, 하나 이상의 다른 리드들이 상기 집적회로의 대응하는 하나 이상의 다른 전극들에 각각 연결되는 것을 특징으로 하는 멀티-칩 리드리스 모듈.
  3. 제1 항에 있어서, 상기 리드프레임은 하나 이상의 반식각된(half-etched) 패드들을 포함하며, 각 패드는 플립 칩 장착된 모스펫들을 수용하는 것을 특징으로 하는 멀티-칩 리드리스 모듈.
  4. 제1 항에 있어서, 상기 집적회로는 상기 리드프레임의 리드들에 부착하기 위해 하나 이상의 높아진(raised) 표면을 포함하는 것을 특징으로 하는 멀티-칩 리드리스 모듈.
  5. 제4 항에 있어서, 상기 리드프레임은 두개의 외부 리드들과 상기 집적회로의 제2 전극을 향하여 연장되는 내부 핑거를 갖는 제2 소오스 패드를 포함하는 것을 특징으로 하는 멀티-칩 리드리스 모듈.
  6. 제1 항에 있어서, 상기 집적회로는 Vdd, Vm, 및 TEST 용 전극들를 포함하는 것을 특징으로 하는 멀티-칩 리드리스 모듈.
  7. 제1 항에 있어서, 상기 리드프레임은 반식각된 것을 특징으로 하는 멀티-칩 리드리스 모듈.
  8. 제1 항에 있어서, 상기 이중 채널 모스펫의 드레인들에 부착된 클립을 더 포함하는 것을 특징으로 하는 멀티-칩 리드리스 모듈.
  9. 멀티-칩 리드리스(leadless) 모듈의 제조 방법으로서,
    복수 개의 전극들을 갖는 집적회로를 제공하는 단계;
    제1 및 제2 소오스 전극들, 제1 및 제2 게이트 전극들 및 공통 드레인 전극을 갖는 이중 채널 모스펫(MOSFET)을 제공하는 단계;
    복수 개의 리드들을 갖는 리드프레임을 제공하는 단계로서, 각 리드는 상기 집적회로 및 상기 이중 채널 모스펫으로 전기적 파워를 전달하기 위해서, 또는 상기 집적회로 및 상기 이중 채널 모스펫으로 또는 이들로부터 전기적 신호를 전달하기 위해서 상기 모듈의 외부 바닥 표면 상에 노출된 접촉 표면을 갖는, 상기 리드프레임을 제공하는 단계;
    제1 리드를 상기 집적회로의 제1 전극과 하나의 이중 채널 모스펫의 게이트에 연결하며, 제2 리드를 상기 집적회로의 제2 전극과 다른 하나의 이중 채널 모스펫의 게이트에 연결하며, 제3 리드를 상기 집적회로의 제3 전극과 상기 이중 채널 모스펫들 중의 하나의 소오스에 연결하며, 제4 리드를 상기 집적회로의 제4 전극과 다른 하나의 이중 채널 모스펫의 소오스에 연결함으로써, 상기 리드프레임 상에 상기 집적회로와 상기 이중 채널 모스펫을 조립하는 단계; 및
    상기 리드프레임 및 상기 소자들을, 상기 모듈의 상기 외부 바닥 표면 상에서 상기 리드들의 접촉 표면들을 노출시키는 절연 수지 내로 캡슐화하는 단계; 를 포함하는 멀티-칩 리드리스 모듈의 제조 방법.
  10. 제9 항에 있어서, 하나 이상의 다른 리드들을 상기 집적회로의 대응하는 하나 이상의 다른 전극들에 각각 연결하는 단계를 더 포함하는 것을 특징으로 하는 멀티-칩 리드리스 모듈의 제조 방법.
  11. 제9 항에 있어서, 상기 집적회로와 상기 이중 채널 모스펫은 상기 집적회로와 상기 이중 채널 모스펫을 상기 리드들에 연결하기 위한 필러들 또는 범프들을 포함하는 것을 특징으로 하는 멀티-칩 리드리스 모듈의 제조 방법.
  12. 제9 항에 있어서, 하나 이상의 패드들을 반식각하고, 각 반식각된 패드 상에 모스펫을 플립 칩 장착하는 단계를 더 포함하는 것을 특징으로 하는 멀티-칩 리드리스 모듈의 제조 방법.
  13. 제9 항에 있어서, 상기 리드프레임은 두개의 외부 리드들과 상기 집적회로의 제2 전극을 향하여 연장되는 내부 핑거를 갖는 제2 소오스 패드를 포함하는 것을 특징으로 하는 멀티-칩 리드리스 모듈의 제조 방법.
  14. 제9 항에 있어서, 상기 집적회로와 상기 이중 채널 모스펫을 상기 리드프레임 상에 조립하기 전에 상기 리드프레임을 반식각하는 단계를 더 포함하는 것을 특징으로 하는 멀티-칩 리드리스 모듈의 제조 방법.
  15. 제9 항에 있어서, 상기 이중 채널 모스펫의 드레인들에 클립을 부착하는 단계를 더 포함하는 것을 특징으로 하는 멀티-칩 리드리스 모듈의 제조 방법.
  16. 멀티-칩 리드리스(leadless) 모듈로서,
    복수 개의 전극들을 갖는 집적회로;
    제1 및 제2 소오스 전극들, 제1 및 제2 게이트 전극들 및 공통 드레인 전극을 갖는 이중 채널 모스펫(MOSFET);
    복수 개의 리드들을 갖는 리드프레임으로서, 각 리드는 상기 집적회로 및 상기 이중 채널 모스펫으로 전기적 파워를 전달하기 위해서, 또는 상기 집적회로 및 상기 이중 채널 모스펫으로 또는 이들로부터 전기적 신호를 전달하기 위해서 상기 모듈의 외부 바닥 표면 상에 노출된 접촉 표면을 갖는, 상기 리드프레임;
    상기 리드프레임, 상기 집적회로 및 상기 이중 채널 모스펫을 모듈 속으로 박아 넣으며, 상기 모듈의 상기 외부 바닥 표면 상에서 상기 리드들의 노출된 접촉 표면들을 한정하는 캡슐화 및 절연 수지;를 포함하며,
    제1 리드는 상기 집적회로의 제1 전극과 하나의 이중 채널 모스펫의 게이트에 연결되며, 제2 리드는 상기 집적회로의 제2 전극과 다른 하나의 이중 채널 모스펫의 게이트에 연결되며, 제3 리드는 상기 집적회로의 제3 전극과 상기 이중 채널 모스펫들 중의 하나의 소오스에 연결되는 것을 특징으로 하는 멀티-칩 리드리스 모듈.
  17. 제16 항에 있어서, 하나 이상의 다른 리드들이 상기 집적회로의 대응하는 하나 이상의 다른 전극들에 각각 연결되는 것을 특징으로 하는 멀티-칩 리드리스 모듈.
  18. 제16 항에 있어서, 상기 리드프레임은 하나 이상의 반식각된 패드들을 포함하며, 각 패드는 플립 칩 장착된 모스펫들을 수용하는 것을 특징으로 하는 멀티-칩 리드리스 모듈.
  19. 제16 항에 있어서, 상기 집적회로는 상기 리드프레임의 리드들에 부착하기 위해 하나 이상의 높아진(raised) 표면을 포함하는 것을 특징으로 하는 멀티-칩 리드리스 모듈.
  20. 제16 항에 있어서, 상기 리드프레임은 반식각된 것을 특징으로 하는 멀티-칩 리드리스 모듈.
  21. 제16 항에 있어서, 상기 이중 채널 모스펫의 드레인들에 부착된 클립을 더 포함하는 것을 특징으로 하는 멀티-칩 리드리스 모듈.
KR1020130096042A 2012-08-13 2013-08-13 멀티-칩 모듈 파워 클립 KR102114785B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/584,015 2012-08-13
US13/584,015 US8723300B2 (en) 2012-08-13 2012-08-13 Multi-chip module power clip

Publications (2)

Publication Number Publication Date
KR20140021983A true KR20140021983A (ko) 2014-02-21
KR102114785B1 KR102114785B1 (ko) 2020-05-25

Family

ID=50065591

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130096042A KR102114785B1 (ko) 2012-08-13 2013-08-13 멀티-칩 모듈 파워 클립

Country Status (3)

Country Link
US (1) US8723300B2 (ko)
KR (1) KR102114785B1 (ko)
CN (2) CN103681572B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103828041B (zh) * 2011-09-29 2016-07-06 夏普株式会社 半导体装置
US8723300B2 (en) * 2012-08-13 2014-05-13 Fairchild Semiconductor Corporation Multi-chip module power clip
US9245831B1 (en) * 2014-11-05 2016-01-26 Alpha And Omega Semiconductor (Cayman) Ltd. Top-exposed semiconductor package and the manufacturing method
EP2980845B1 (en) 2014-08-01 2019-11-27 Nexperia B.V. A leadless semiconductor package and method
DE102015104996B4 (de) * 2015-03-31 2020-06-18 Infineon Technologies Austria Ag Halbleitervorrichtungen mit Steuer- und Lastleitungen von entgegengesetzter Richtung
US10128170B2 (en) 2017-01-09 2018-11-13 Silanna Asia Pte Ltd Conductive clip connection arrangements for semiconductor packages
US10262928B2 (en) * 2017-03-23 2019-04-16 Rohm Co., Ltd. Semiconductor device
US20190206741A1 (en) * 2017-12-29 2019-07-04 Texas Instruments Incorporated Method and structure to eliminate substrate coupling in common drain devices
US11075137B2 (en) 2018-05-02 2021-07-27 Semiconductor Components Industries, Llc High power module package structures

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001351941A (ja) * 2000-04-13 2001-12-21 Fairchild Semiconductor Corp Ｍｏｓｆｅｔデバイス上のフリップクリップアタッチおよび銅クリップアタッチ
JP2002076340A (ja) * 2000-09-04 2002-03-15 Sanyo Electric Co Ltd Ｍｏｓｆｅｔを用いた保護回路装置およびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101019217A (zh) * 2004-06-03 2007-08-15 国际整流器公司 具有公共引线框架上的倒装芯片设备的半导体设备模块
US7301235B2 (en) 2004-06-03 2007-11-27 International Rectifier Corporation Semiconductor device module with flip chip devices on a common lead frame
US7898092B2 (en) 2007-11-21 2011-03-01 Alpha & Omega Semiconductor, Stacked-die package for battery power management
US7868432B2 (en) 2006-02-13 2011-01-11 Fairchild Semiconductor Corporation Multi-chip module for battery power control
US7781872B2 (en) * 2007-12-19 2010-08-24 Fairchild Semiconductor Corporation Package with multiple dies
US8018054B2 (en) * 2008-03-12 2011-09-13 Fairchild Semiconductor Corporation Semiconductor die package including multiple semiconductor dice
US8723300B2 (en) * 2012-08-13 2014-05-13 Fairchild Semiconductor Corporation Multi-chip module power clip

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001351941A (ja) * 2000-04-13 2001-12-21 Fairchild Semiconductor Corp Ｍｏｓｆｅｔデバイス上のフリップクリップアタッチおよび銅クリップアタッチ
JP2002076340A (ja) * 2000-09-04 2002-03-15 Sanyo Electric Co Ltd Ｍｏｓｆｅｔを用いた保護回路装置およびその製造方法

Also Published As

Publication number Publication date
CN203596346U (zh) 2014-05-14
US8723300B2 (en) 2014-05-13
CN103681572A (zh) 2014-03-26
CN103681572B (zh) 2017-07-04
KR102114785B1 (ko) 2020-05-25
US20140042599A1 (en) 2014-02-13

Similar Documents

Publication Publication Date Title
US8723300B2 (en) Multi-chip module power clip
US7843044B2 (en) Semiconductor device
KR101399481B1 (ko) 배터리 전력 제어를 위한 멀티 칩 모듈
US9824949B2 (en) Packaging solutions for devices and systems comprising lateral GaN power transistors
US9842797B2 (en) Stacked die power converter
US8358017B2 (en) Semiconductor package featuring flip-chip die sandwiched between metal layers
US8815649B2 (en) Multi-layer lead frame package and method of fabrication
US7569920B2 (en) Electronic component having at least one vertical semiconductor power transistor
US6423623B1 (en) Low Resistance package for semiconductor devices
JP4426955B2 (ja) 半導体装置
US8742490B2 (en) Vertical power transistor die packages and associated methods of manufacturing
US20070045785A1 (en) Reversible-multiple footprint package and method of manufacturing
US20120228696A1 (en) Stacked die power converter
US6441484B2 (en) Semiconductor device having switching elements around a central control circuit
CN114823597A (zh) 半导体器件封装和制造半导体器件封装的方法
TWI641142B (zh) 絕緣的凸塊接合
US9281265B2 (en) Packaging structure of a semiconductor device
US9379045B2 (en) Common drain power clip for battery pack protection mosfet
CN112530919B (zh) 公共源极平面网格阵列封装
CN115842015A (zh) 用于功率变换器的封装结构及其制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant