CN115842015A - 用于功率变换器的封装结构及其制造方法 - Google Patents

用于功率变换器的封装结构及其制造方法 Download PDF

Info

Publication number
CN115842015A
CN115842015A CN202210686347.0A CN202210686347A CN115842015A CN 115842015 A CN115842015 A CN 115842015A CN 202210686347 A CN202210686347 A CN 202210686347A CN 115842015 A CN115842015 A CN 115842015A
Authority
CN
China
Prior art keywords
power device
die
package structure
control circuit
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210686347.0A
Other languages
English (en)
Inventor
章安达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Joulwatt Technology Co Ltd
Original Assignee
Joulwatt Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Joulwatt Technology Co Ltd filed Critical Joulwatt Technology Co Ltd
Priority to CN202210686347.0A priority Critical patent/CN115842015A/zh
Publication of CN115842015A publication Critical patent/CN115842015A/zh
Priority to US18/208,235 priority patent/US20230411236A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices

Abstract

本申请公开了用于功率变换器的封装结构及封装方法。所述封装结构包括：至少一个功率器件管芯，所述至少一个功率器件管芯包括位于第一表面上的第一焊盘区和支撑区，以及位于第二表面上的第二焊盘区，所述第一表面与所述第二表面彼此相对；以及控制电路管芯，所述控制电路管芯位于所述至少一个功率器件管芯的支撑区上。所述封装结构利用至少一个功率器件管芯的第一表面上提供支撑区以形成堆叠结构，以减小封装结构的芯片面积以及改善芯片的耐压性能和散热性能。

Description

用于功率变换器的封装结构及其制造方法
技术领域
本发明涉及芯片封装领域，具体地，涉及用于功率变换器的封装结构及其制造方法。
背景技术
半导体的封装工艺包括将半导体管芯(semiconductor die)放置在引线框上、采用键合线(bonding wire)将半导体管芯的焊盘连接至引线框的引脚上、以及采用封装料包封半导体管芯和引线框的一部分，从而形成可以作为商品销售的完整半导体芯片(semiconductor chip)。随着封装技术的发展，已经开始采用系统级封装(System inPackage，缩写为SIP)技术，其中，将有源器件和/或无源器件的多个管芯集成在单个封装结构中。系统级封装可以在单个封装结构中提供基本完整的系统功能，不仅可以实现芯片的小型化，而且还可以减少芯片外围元件的数量。例如，在智能手机等电子设备中，系统级封装已经获得广泛的应用。
然而，在功率变换器中，采用系统级封装仍然存在着相当大的挑战。功率变换器包括控制电路和功率器件，其中，功率器件在控制电路的控制下周期性地导通或断开。在功率变换器中，功率器件的工作电压(例如，场效应晶体管的源漏电压VDS)高于控制电路的工作电压，功率器件可能对控制电路的正常工作造成干扰，甚至有可能由于高压击穿造成控制电路的损坏。此外，功率器件还会产生大量的热量，如果封装结构的散热设计不良将会导致控制电路的热稳定性劣化。
例如，美国德克萨斯仪器股份有限公司的中国专利申请201580059661.4公开了一种功率变换器的集成封装结构，其中，将控制电路和多个功率器件平铺在硅基板(siliconslab)上。该集成封装结构采用多个管芯的平铺布局，有利于控制电路和多个功率器件之间的高压隔离，但二者的平铺布局导致芯片面积过大。进一步地，该集成封装结构采用硅平板作为独立的支撑部件，硅平板采用图案化工艺制作以形成容纳芯片的凹部，不仅导致封装结构的成本过高，而且硅平板设置在功率器件下方导致功率器件的热量积聚。
因此，期望进一步改进功率变换器的封装结构以减小芯片面积以及提高芯片可靠性。
发明内容
有鉴于此，本发明提出了一种用于功率变换器的封装结构及其制造方法，其中，在功率器件管芯的第一表面上提供支撑区以形成堆叠结构，因而可以减小封装结构的芯片面积以及改善芯片的耐压性能和散热性能。
根据本发明的第一方面，提供一种用于功率变换器的封装结构，包括：至少一个功率器件管芯，所述至少一个功率器件管芯包括位于第一表面上的第一焊盘区和支撑区，以及位于第二表面上的第二焊盘区，所述第一表面与所述第二表面彼此相对；以及控制电路管芯，所述控制电路管芯位于所述至少一个功率器件管芯的支撑区上。
优选地，所述第一焊盘区至少部分围绕所述支撑区。
优选地，所述至少一个功率器件管芯包括多个场效应晶体管。
优选地，所述至少一个功率器件管芯包括单个管芯，所述多个场效应晶体管形成在所述单个管芯中。
优选地，所述至少一个功率器件管芯包括多个管芯，所述多个场效应晶体管分别形成在所述多个管芯的相应管芯中。
优选地，还包括：管芯垫，所述管芯垫支撑所述控制电路管芯的中间部分，所述多个管芯支撑所述控制电路管芯的周边部分。
优选地，所述管芯垫为十字形，所述多个管芯采用所述管芯垫彼此隔开且分别与所述管芯垫的侧边邻接。
优选地，所述多个场效应晶体管的源极焊盘和栅极焊盘位于所述第一焊盘区，所述多个场效应晶体管的漏极焊盘位于所述第二焊盘区。
优选地，所述多个场效应晶体管的源极焊盘和栅极焊盘彼此呈镜像对称形状。
优选地，还包括：粘接层，用于将所述控制电路管芯固定在所述至少一个功率器件管芯的支撑区上。
优选地，在所述封装结构的内部，所述控制电路管芯的第一组焊盘连接至所述多个场效应晶体管的源极和栅极。
优选地，所述至少一个功率器件管芯还包括：至少一个检测焊盘，其中，在所述封装结构的内部，所述控制电路管芯的第二组焊盘连接至所述至少一个检测焊盘。
优选地，所述至少一个检测焊盘提供温度检测信号和/或电流检测信号。
优选地，还包括：引线框，所述引线框包括多个引脚，其中，在所述封装结构的内部，采用键合线，将所述引线框的所述多个引脚连接至所述控制电路管芯的一组焊盘，以及连接至所述多个场效应晶体管的源极。
优选地，所述多个场效应晶体管的漏极焊盘与所述引线框的多个引脚一起提供所述封装结构的外部电连接。
根据本发明的第二方面，提供一种用于功率变换器的封装结构制造方法，包括：形成至少一个功率器件管芯；将控制电路管芯固定在所述至少一个功率器件管芯上；进行引线键合，将所述至少一个功率器件管芯和所述控制电路管芯彼此电连接；以及采用封装料覆盖所述至少一个功率器件管芯和所述控制电路管芯，其中，所述至少一个功率器件管芯包括位于第一表面上的第一焊盘区和支撑区，以及位于第二表面上的第二焊盘区，所述第一表面与所述第二表面彼此相对，所述至少一个功率器件管芯的支撑区提供所述控制电路管芯的安装表面。
优选地，所述进行引线键合还包括：采用键合线，将所述至少一个功率器件管芯和所述控制电路管芯中的至少一个电连接至引线框上。
优选地，所述至少一个功率器件管芯的至少一个焊盘与所述引线框的多个引脚一起提供所述封装结构的外部电连接。
根据本发明实施例的功率变换器的封装结构，采用系统级封装设计以实现芯片的小型化以及减少芯片外围元件的数量。在系统级封装设计中，将控制电路管芯堆叠在功率器件管芯上方，因而可以减小芯片面积，以及在封装结构内部进行一些焊盘的引线键合，因而可以减少封装结构的外部引脚的数量。
进一步地，在该封装结构中，将功率器件管芯的焊盘彼此形成镜像对称形状以提供支撑区作为控制电路管芯的安装表面，因而，功率器件管芯可以兼作控制电路管芯的支撑部件。该封装结构无需提供独立的支撑部件也无需执行支撑部件相关的图案化工艺，不仅由于省去支撑部件而节省封装结构的制造成本，而且由于可以直接暴露以及利用功率器件管芯的焊盘进行散热而改善芯片的散热性能。
进一步地，在该封装结构中，功率器件管芯为垂直器件，具有位于彼此相对的两个表面上的不同焊盘区。采用控制电路管芯堆叠在功率器件管芯的支撑区上方的设计，以及将功率器件管芯的高压焊盘设计在远离控制电路管芯的表面上，可以利用二者的堆叠结构改善封装结构的耐压性能。
在优选的实施例中，采用多个功率器件管芯的支撑区共同形成控制电路管芯的安装表面，将大尺寸的控制电路管芯与小尺寸的功率器件管芯的面积彼此适配，因而可以提供更佳的设计自由度。
在优选的实施例中，采用引线框的多个引脚以及多个功率器件管芯的焊盘一起提供封装结构的外部连接，直接暴露功率器件管芯的焊盘而改善芯片的散热性能，并且可以减少引线框的引脚数量和键合成本。
在优选的实施例中，采用管芯垫支撑控制电路管芯，不仅可以提高封装结构的机械强度，而且可以利用高导热能力的管芯垫改善控制电路管芯的散热性能，提高控制电路管芯的热稳定性。采用附加的管芯垫隔开多个功率器件管芯，因而可以利用多个管芯之间的距离改善封装结构的耐压性能。
在优选的实施例中，在功率器件管芯中集成检测电阻以检测流经场效应晶体管的电流，和/或集成温度敏感元件以检测场效应晶体管的温度。控制电路管芯的一组焊盘与功率器件管芯的检测焊盘在封装结构内部相连接，因而，控制电路管芯可以实现精确的过流保护和过温保护，进一步提高系统级封装设计的智能化和集成化。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其它目的、特征和优点将更为清楚，在附图中：
图1示出功率变换器的示意性框图。
图2a和图2b分别示出根据本发明第一实施例的的功率器件管芯的俯视图和底视图。
图3a和图3b分别示出根据本发明第二实施例的的功率器件管芯的俯视图和底视图。
图4a和图4b分别示出根据本发明第三实施例的封装结构的立体图和底视图。
图5a和图5b分别示出根据本发明第四实施例的封装结构的立体图和底视图。
图6a至图6e示出根据本发明第五实施例的封装结构制造方法的不同阶段的截面图。
具体实施方式
以下基于实施例对本发明进行描述，但是本发明并不仅仅限于这些实施例。在下文对本发明的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本发明。为了避免混淆本发明的实质，公知的方法、过程、流程、元件和电路并没有详细叙述。
此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。除非上下文明确要求，否则整个说明书和权利要求书中的“包括”、“包含”等类似词语应当解释为包含的含义而不是排他或穷举的含义；也就是说，是“包括但不限于”的含义。在本发明的描述中，需要理解的是，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。此外，在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
本发明可以各种形式呈现，以下将描述其中一些实施例。
图1示出功率变换器的主要模块的示意性框图。功率变换器100包括功率器件管芯110、控制电路管芯120、以及附加的储能元件。例如，储能元件包括电感器和/或电容器。
功率器件管芯110包括至少一个功率器件。多个功率器件与储能元件相连接，在功率变换器的工作期间，基于多个功率器件的开关控制原理，储能元件进行周期性充电和放电，因而，在功率器件管芯110输出端产生期望的输出电压和/或输出电流。控制电路管芯120提供开关控制信号用于控制多个功率器件的导通状态。
控制电路管芯120包括逻辑模块121。控制电路管芯120经由输入端子接收多个通道的输入信号IN1至IN4，以及经由输出端子提供多个通道的开关控制信号G1至G4。控制电路管芯120还可以包括输入端子以接收多个通道的检测信号S1至S4。在控制电路管芯120的内部，逻辑模块121根据输入信号IN1至IN4以及检测信号S1至S4产生开关控制信号G1至G4。
尽管未在图中示出，但控制电路管芯120还可以包括附加的检测模块和保护模块。检测模块接收检测信号，检测信号例如表征功率器件管芯110的电流大小、温度参数、开路参数，检测模块根据检测信号判断功率器件管芯110是否存在过流、过热、开路等异常工作状态。保护模块与检测模块相连接，根据检测模块确定的异常工作状态执行保护动作。保护模块例如包括带隙电路和钳位电路，其中，在功率器件管芯110存在异常工作状态时，采用带隙电路产生带隙电压，对功率器件管芯110钳位于带隙电压相关的保护电压以实现钳位保护。
在下文的实施例中，以场效应晶体管作为功率器件的实例进行描述。在替代的实施例中，功率器件例如是双极型晶体管。在场效应晶体管作为功率器件的情形下，功率器件管芯110经由输入端子接收开关控制信号G1至G4，经由供电端子接收供电电压VDD，经由输出端子提供输出信号OUT1至OUT4，以及用于表征场效应晶体管的源极电流的检测信号S1至S4。
第一实施例
图2a和图2b分别示出根据本发明第一实施例的的功率器件管芯的俯视图和底视图。
功率器件管芯110包括采用半导体衬底形成的场效应晶体管M1至M4。在本实施例中，半导体衬底由单晶硅制成，厚度例如为50微米。在替代的实施例中，半导体衬底可以由由例如硅锗、砷化镓、氮化镓或用作半导体器件材料的其它III-V和II-IV化合物制成。
在功率器件管芯110的内部，分别形成场效应晶体管M1至M4的源区、漏区和栅叠层。在本实施例中，场效应晶体管M1至M4分别是垂直器件，包括位于功率器件管芯110的第一表面上的栅极焊盘21和源极焊盘22，以及位于功率器件管芯110的第二表面上的漏极焊盘23。场效应晶体管M1至M4中的每个场效应晶体管的焊盘21至23分别与栅极导体、源区和漏区相连接，以及在场效应晶体管的导通状态下提供沿着厚度方向流动的沟道电流。在一个替代的实施例中，场效应晶体管M1至M4分别是垂直器件，源极焊盘22和漏极焊盘23的位置互换。在另一个替代的实施例中，场效应晶体管M1至M4分别是横向器件，在第一表面上形成与栅极导体、源区和漏区相连接的多个焊盘，以及在场效应晶体管的导通状态下提供沿着横向方向流动的沟道电流。
在功率器件管芯110的第一表面上，场效应晶体管M1至M4各自的焊盘采用不对称布局，即，场效应晶体管M1至M4各自的栅极焊盘21和源极焊盘22靠近第一表面的周边部分。场效应晶体管M1至M4的栅极焊盘21和源极焊盘22彼此形成镜像对称形状，以共同形成位于第一表面的周边部分的焊盘区11。进一步地，场效应晶体管M1至M4的焊盘区11至少部分围绕第一表面的中间部分，以形成用于支撑控制电路管芯120的支撑区12。
在功率器件管芯110的第二表面上，场效应晶体管M1至M4的焊盘采用均匀分布以形成焊盘区13。例如，场效应晶体管M1的漏极焊盘23位于焊盘区13中。
优选地，场效应晶体管M1至M4各自的栅极焊盘21、源极焊盘22和漏极焊盘23的面积彼此不同。根据焊盘承载电流不同的特点，栅极焊盘21的面积可以小于源极焊盘22的面积。场效应晶体管M1的漏极焊盘23的面积可以大于源极焊盘22的面积，从而为场效应晶体管M1提供足够的散热面积，并且，场效应晶体管M1的漏极焊盘23承受的工作电压高于源极焊盘21承受的工作电压。
在本实施例中，将场效应晶体管M1至M4的焊盘彼此形成镜像对称形状，从而在功率器件管芯110的第一表面提供支撑区12，作为控制电路管芯120的安装表面，因而，功率器件管芯110可以兼作控制电路管芯120的支撑部件。不仅由于省去支撑部件而节省封装结构的制造成本，而且由于可以直接暴露以及利用场效应晶体管M1至M4的焊盘进行散热而改善芯片的散热性能。进一步地，采用垂直器件结构的功率器件管芯，因而可以将功率器件管芯110的高压焊盘设计在远离控制电路管芯120的表面上，利用二者的堆叠结构改善封装结构100的耐压性能。
在上述的实施例中，描述了单个功率器件管芯110包括多个场效应晶体管M1至M4，单个功率器件管芯110中的多个场效应晶体管的焊盘彼此形成镜像对称形状以共同提供支撑区，从而作为控制电路管芯120的安装表面。在替代的实施例中，多个功率器件管芯110分别包括单个场效应晶体管，多个功率器件管芯110彼此邻接或彼此隔开且多个场效应晶体管的焊盘彼此形成镜像对称形状以共同提供支撑区，从而作为控制电路管芯120的安装表面。
第二实施例
图3a和图3b分别示出根据本发明第二实施例的的功率器件管芯的俯视图和底视图。
功率器件管芯210包括采用单个半导体衬底形成的场效应晶体管M1至M4。场效应晶体管M1至M4分别是垂直器件，包括位于功率器件管芯210的第一表面上的焊盘21和22、以及24至26，以及位于功率器件管芯210的第二表面上的焊盘23，因而可以提供沿着厚度方向流动的沟道电流。
根据第二实施例的功率器件管芯210与根据第一实施例的功率器件管芯210的内部结构和焊盘布局基本相同，以下仅描述二者的不同之处。
在功率器件管芯210内部，不仅形成场效应晶体管M1至M4，而且还集成有检测电阻和温度敏感元件。例如，检测电阻与场效应晶体管的电流端串联连接，用于将流经场效应晶体管的电流转换成电压信号，温度敏感元件例如是温敏电阻或温敏晶体管，与场效应晶体管的位置邻近，用于将场效应晶体管附近的温度转换成电压信号或电流信号。以检测流经场效应晶体管的电流，以及集成温度敏感元件以检测场效应晶体管的温度。
在功率器件管芯210的第一表面上，在焊盘区11中还形成附加的检测焊盘24至26。例如，检测电阻连接在场效应晶体管M1的源极焊盘22和检测焊盘24之间，温敏电阻连接在检测焊盘24和26之间。在本实施例中，控制电路管芯120的一组焊盘与功率器件管芯210的检测焊盘24至26在封装结构内部相连接，因而，控制电路管芯120可以实现精确的过流保护和过温保护，进一步提高系统级封装设计的智能化和集成化。
第三实施例
图4a和图4b分别示出根据本发明第三实施例的封装结构的立体图和底视图。
为了清楚起见，在图中未示出封装料，以便观察到封装结构内部的多个管芯。可以理解，在实际的封装结构中，封装料将覆盖功率器件管芯和控制电路管芯，并且在封装结构的底部和/或侧壁暴露引线框的引脚，用于提供外部电连接。
封装结构100包括功率器件管芯110、控制电路管芯120、以及引线框130。控制电路管芯120堆叠在功率器件管芯110上。例如，采用绝缘粘接层将控制电路管芯120固定在功率器件管芯110的支撑区上。采用第一组键合线51将控制电路管芯120和功率器件管芯110彼此电连接，采用第二组键合线52将控制电路管芯120和功率器件管芯110分别与引线框130电连接。
返回参见图2a和图2b，功率器件管芯110包括在单个硅衬底上形成的场效应晶体管M1至M4。场效应晶体管M1至M4分别是垂直器件，包括位于功率器件管芯110的第一表面上的栅极焊盘21和源极焊盘22，以及位于功率器件管芯110的第二表面上的漏极焊盘23，因而可以提供沿着厚度方向流动的沟道电流。
在功率器件管芯110的第一表面上，场效应晶体管M1至M4各自的焊盘采用不对称布局，即，场效应晶体管M1至M4各自的栅极焊盘21和源极焊盘22靠近第一表面的周边部分。进一步地，场效应晶体管M1至M4的栅极焊盘21和源极焊盘22彼此形成镜像对称形状，以共同形成位于第一表面的周边部分的焊盘区11。因而，场效应晶体管M1至M4彼此邻接的平整表面一起提供大面积的支撑区12，作为控制电路管芯120的安装表面。
继续参见图4a和图4b，控制电路管芯120包括逻辑模块，以及可选的检测模块和控制模块。控制电路管芯120的第一组焊盘31经由第一组键合线51连接至功率器件管芯110中场效应晶体管的栅极焊盘21和源极焊盘22，因而可以向功率器件管芯110中场效应晶体管的栅极焊盘21提供开关控制信号，以及从功率器件管芯110中场效应晶体管的源极焊盘22接收检测信号。控制电路管芯120的第二组焊盘32用于接收外部的输入信号。逻辑模块控制电路管芯120的逻辑模块根据输入信号以及检测信号产生开关控制信号。
引线框130包括第一组引脚41和第二组引脚42。引线框130可以由铜组成，例如，采用冲压形成引线框的多个引脚。功率器件管芯110的源极焊盘22经由第二组键合线52连接至引线框130的第一组引脚41。控制电路管芯120的第二组焊盘32经由第二组键合线52连接至引线框130的第二组引脚42。在本实施例中，引线框130的第一组引脚41和第二组引脚42位于封装组件100的不同侧边。利用彼此不同的侧边位置实现第一组引脚41和第二组引脚42彼此之间的电隔离，可以改善封装结构100的耐压性能。
进一步地，引线框130的第一组引脚41和第二组引脚42、以及功率器件管芯110的漏极焊盘23的底部齐平。
在本实施例中，引线框130的第一组引脚41和第二组引脚42、以及功率器件管芯110的漏极焊盘23均在封装结构100的底部暴露，因而可以一起提供外部电连接。进一步地，功率器件管芯110的漏极焊盘23的直接暴露有利于改善功率器件管芯110的散热性能。在替代的实施例中，引线框130的第一组引脚41和第二组引脚42在封装结构100的侧壁延伸出来，功率器件管芯110的漏极焊盘23在封装结构100的底部暴露。
在上述的实施例中，描述了单个功率器件管芯110包括多个场效应晶体管M1至M4，单个功率器件管芯110中的多个场效应晶体管的焊盘彼此形成镜像对称形状以共同提供支撑区，从而作为控制电路管芯120的安装表面。
第四实施例
图5a和图5b分别示出根据本发明第四实施例的封装结构的立体图和底视图。
为了清楚起见，在图中未示出封装料，以便观察到封装结构内部的多个管芯。可以理解，在实际的封装结构中，封装料将覆盖功率器件管芯和控制电路管芯，并且在封装结构的底部和/或侧壁暴露引线框的引脚，用于提供外部电连接。
封装结构300包括多个功率器件管芯310、控制电路管芯320、引线框330、以及管芯垫301。控制电路管芯320堆叠在功率器件管芯310上。例如，采用绝缘粘接层，将控制电路管芯320固定在多个功率器件管芯310共同形成的支撑区上。采用第一组键合线51将控制电路管芯320和多个功率器件管芯310彼此电连接，采用第二组键合线52将控制电路管芯320和多个功率器件管芯310分别与引线框330电连接。
在本实施例中，多个功率器件管芯310彼此隔开。在多个功率器件管芯310中，分别采用半导体衬底形成单个场效应晶体管。场效应晶体管M1至M4分别是垂直器件，包括位于相应功率器件管芯310的第一表面上的栅极焊盘21和源极焊盘22，以及位于相应功率器件管芯310的第二表面上的漏极焊盘23，因而可以提供沿着厚度方向流动的沟道电流。
在功率器件管芯310的第一表面上，场效应晶体管M1至M4各自的焊盘采用不对称布局，即，场效应晶体管M1至M4各自的栅极焊盘21和源极焊盘22靠近相应的功率器件管芯310的第一表面侧边以分别形成位于相应的功率器件管芯310的第一表面侧边部分的焊盘区11。进一步地，场效应晶体管M1至M4的栅极焊盘21和源极焊盘22彼此形成镜像对称形状，因而，场效应晶体管M1至M4彼此邻近的平整表面一起提供大面积的支撑区，作为控制电路管芯320的安装表面。
继续参见图5a和图5b，控制电路管芯320包括逻辑模块，以及可选的检测模块和控制模块。控制电路管芯320的第一组焊盘31经由第一组键合线51连接至功率器件管芯310中场效应晶体管的栅极焊盘21和源极焊盘22，因而可以向功率器件管芯310中场效应晶体管的栅极焊盘21提供开关控制信号，以及从功率器件管芯310中场效应晶体管的源极焊盘22接收检测信号。控制电路管芯320的第二组焊盘32用于接收外部的输入信号。逻辑模块控制电路管芯320的逻辑模块根据输入信号以及检测信号产生开关控制信号。
管芯垫301包括彼此相对的第一表面和第二表面。管芯垫301的第一表面与多个功率器件管芯310的第一表面齐平，与多个功率器件管芯310的支撑区一起提供控制电路管芯320的安装表面。管芯垫301的第二表面与多个功率器件管芯310的漏极焊盘23的底部齐平，并且暴露于封装结构的底部，从而提供控制电路管芯320的散热路径。例如，采用绝缘粘接层，将控制电路管芯320固定在管芯垫301的第一表面上。
管芯垫301位于多个功率器件管芯310之间，从而将多个功率器件管芯310彼此隔开。优选地，管芯垫301为十字形，该十字形包括方形的中间部分及从中间部分的侧边垂直延伸的分枝部分。管芯垫301的分枝部分的侧边与多个功率器件管芯310邻接。
引线框330包括第一组引脚41和第二组引脚42。引线框130可以由铜组成，例如，采用冲压形成引线框的多个引脚。功率器件管芯310的源极焊盘22经由第二组键合线52连接至引线框330的第一组引脚41。控制电路管芯320的第二组焊盘32经由第二组键合线52连接至引线框330的第二组引脚42。在本实施例中，引线框330的多个引脚之间的引脚间距足够大以提供期望的耐压性能，第一组引脚41和第二组引脚42位于封装组件300的相同侧边。
进一步地，引线框330的第一组引脚41和第二组引脚42、管芯垫301、以及功率器件管芯310的漏极焊盘23的底部齐平。
在本实施例中，引线框130的第一组引脚41和第二组引脚42、以及功率器件管芯110的漏极焊盘23均在封装结构300的底部暴露，因而可以一起提供外部电连接。进一步地，功率器件管芯310的漏极焊盘23的直接暴露有利于改善功率器件管芯310的散热性能。管芯垫301在封装结构300的底部的直接暴露有利于改善控制电路管芯320的散热性能。在替代的实施例中，引线框330的第一组引脚41和第二组引脚42在封装结构300的侧壁延伸出来，管芯垫301和功率器件管芯310的漏极焊盘23在封装结构300的底部暴露。
在上述的实施例中，描述了多个功率器件管芯310分别包括单个场效应晶体管，多个功率器件管芯310彼此隔开并且多个场效应晶体管的焊盘彼此形成镜像对称形状。多个功率器件管芯310和管芯垫301共同提供支撑区，从而作为控制电路管芯320的安装表面。
第四实施例
图6a至图6e示出根据本发明第五实施例的封装结构制造方法的不同阶段的截面图。该制造方法例如用于形成根据本发明第三实施例的封装结构。
在步骤S01中，形成具有支撑区的功率器件管芯110，如图6a所示。
功率器件管芯110包括采用单个半导体衬底形成的场效应晶体管M1至M4。场效应晶体管M1至M4分别是垂直器件，包括位于功率器件管芯110的第一表面上的栅极焊盘21和源极焊盘22，以及位于功率器件管芯110的第二表面上的漏极焊盘23，因而可以提供沿着厚度方向流动的沟道电流。
在功率器件管芯110的第一表面上，场效应晶体管M1至M4各自的焊盘采用不对称布局，即，场效应晶体管M1至M4各自的栅极焊盘21和源极焊盘22靠近第一表面的周边部分。进一步地，场效应晶体管M1至M4的栅极焊盘21和源极焊盘22彼此形成镜像对称形状，以共同形成位于第一表面的周边部分的焊盘区11。因而，场效应晶体管M1至M4彼此邻接的平整表面一起提供大面积的支撑区12，作为控制电路管芯120的安装表面。
在步骤S02中，在功率器件管芯110的支撑区上形成绝缘粘接层101，如图6b所示。
在该步骤中，绝缘粘接层101通过点胶工艺(Dispensing)形成在功率器件管芯110的支撑区上，一次点胶工艺形成的环氧树脂层的厚度约为10微米。可以通过多次点胶工艺获取期望厚度的绝缘粘接层101。绝缘粘接层101例如为环氧树脂。
在步骤S03中，将控制电路管芯120固定在功率器件管芯110的支撑区上，如图6c所示。
在该步骤中，将控制电路管芯120放置在绝缘粘接层101上。在绝缘粘接层101固化后，即实现控制电路管芯120的固定。
控制电路管芯120的位置与功率器件管芯110的支撑区对齐。控制电路管芯120堆叠在功率器件管芯110的上方。功率器件管芯110中的场效应晶体管M1至M4的栅极焊盘21和源极焊盘22围绕在控制电路管芯120周围。
在步骤S04中，进行引线键合，将功率器件管芯110和控制电路管芯120连接至引线框上，如图6d所示。
在该步骤中，采用第一组键合线51将控制电路管芯120的第一组焊盘31连接至功率器件管芯110中场效应晶体管的栅极焊盘21和源极焊盘22，以及采用第二组键合线52将控制电路管芯120和功率器件管芯110分别与引线框130电连接。由于功率器件管芯110的栅极焊盘21和源极焊盘22邻近控制电路管芯120的侧边，因此，第一组键合线51的长度可以减小，从而减小寄生效应。
在步骤S05中，采用封装料覆盖功率器件管芯110和控制电路管芯120，如图6e所示。
在该步骤中，根据封装料的材料不同，可以分为树脂封装和陶瓷封装。在采用树脂封装时，将功率器件管芯110和控制电路管芯120和引线框一起放置在模具中，将熔融树脂挤入模具，树脂覆盖功率器件管芯110和控制电路管芯120，以及覆盖键合线。在树脂固化后即形成封装结构100。
引线框130的多个引脚以及功率器件管芯110的漏极焊盘23均在封装结构100的底部暴露，因而可以一起提供外部电连接。进一步地，功率器件管芯110的漏极焊盘23的直接暴露有利于改善功率器件管芯110的散热性能。
以上所述仅为本发明的优选实施例，并不用于限制本发明，对于本领域技术人员而言，本发明可以有各种改动和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (18)

1.一种用于功率变换器的封装结构，包括：
至少一个功率器件管芯，所述至少一个功率器件管芯包括位于第一表面上的第一焊盘区和支撑区，以及位于第二表面上的第二焊盘区，所述第一表面与所述第二表面彼此相对；以及
控制电路管芯，所述控制电路管芯位于所述至少一个功率器件管芯的支撑区上。
2.根据权利要求1所述的封装结构，其中，所述第一焊盘区至少部分围绕所述支撑区。
3.根据权利要求1所述的封装结构，其中，所述至少一个功率器件管芯包括多个场效应晶体管。
4.根据权利要求3所述的封装结构，其中，所述至少一个功率器件管芯包括单个管芯，所述多个场效应晶体管形成在所述单个管芯中。
5.根据权利要求3所述的封装结构，其中，所述至少一个功率器件管芯包括多个管芯，所述多个场效应晶体管分别形成在所述多个管芯的相应管芯中。
6.根据权利要求5所述的封装结构，还包括：
管芯垫，所述管芯垫支撑所述控制电路管芯的中间部分，所述多个管芯支撑所述控制电路管芯的周边部分。
7.根据权利要求6所述的封装结构，其中，所述管芯垫为十字形，所述多个管芯采用所述管芯垫彼此隔开且分别与所述管芯垫的侧边邻接。
8.根据权利要求3所述的封装结构，其中，所述多个场效应晶体管的源极焊盘和栅极焊盘位于所述第一焊盘区，所述多个场效应晶体管的漏极焊盘位于所述第二焊盘区。
9.根据权利要求8所述的封装结构，其中，所述多个场效应晶体管的源极焊盘和栅极焊盘彼此呈镜像对称形状。
10.根据权利要求3所述的封装结构，还包括：
粘接层，用于将所述控制电路管芯固定在所述至少一个功率器件管芯的支撑区上。
11.根据权利要求3所述的封装结构，其中，在所述封装结构的内部，所述控制电路管芯的第一组焊盘连接至所述多个场效应晶体管的源极和栅极。
12.根据权利要求3所述的封装结构，其中，所述至少一个功率器件管芯还包括：至少一个检测焊盘，
其中，在所述封装结构的内部，所述控制电路管芯的一组焊盘连接至所述至少一个检测焊盘。
13.根据权利要求12所述的封装结构，其中，所述至少一个检测焊盘提供温度检测信号和/或电流检测信号。
14.根据权利要求3所述的封装结构，还包括：
引线框，所述引线框包括多个引脚，
其中，在所述封装结构的内部，采用键合线，将所述引线框的所述多个引脚连接至所述控制电路管芯的第二组焊盘，以及连接至所述多个场效应晶体管的源极。
15.根据权利要求14所述的封装结构，其中，所述多个场效应晶体管的漏极焊盘与所述引线框的多个引脚一起提供所述封装结构的外部电连接。
16.一种用于功率变换器的封装结构制造方法，包括：
形成至少一个功率器件管芯；
将控制电路管芯固定在所述至少一个功率器件管芯上；
进行引线键合，将所述至少一个功率器件管芯和所述控制电路管芯彼此电连接；以及
采用封装料覆盖所述至少一个功率器件管芯和所述控制电路管芯，
其中，所述至少一个功率器件管芯包括位于第一表面上的第一焊盘区和支撑区，以及位于第二表面上的第二焊盘区，所述第一表面与所述第二表面彼此相对，所述至少一个功率器件管芯的支撑区提供所述控制电路管芯的安装表面。
17.根据要求16所述的封装结构制造方法，其中，所述进行引线键合还包括：采用键合线，将所述至少一个功率器件管芯和所述控制电路管芯中的至少一个电连接至引线框上。
18.根据权利要求17所述的封装结构制造方法，其中，所述至少一个功率器件管芯的至少一个焊盘与所述引线框的多个引脚一起提供所述封装结构的外部电连接。
CN202210686347.0A 2022-06-16 2022-06-16 用于功率变换器的封装结构及其制造方法 Pending CN115842015A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210686347.0A CN115842015A (zh) 2022-06-16 2022-06-16 用于功率变换器的封装结构及其制造方法
US18/208,235 US20230411236A1 (en) 2022-06-16 2023-06-09 Package structure for power convertor and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210686347.0A CN115842015A (zh) 2022-06-16 2022-06-16 用于功率变换器的封装结构及其制造方法

Publications (1)

Publication Number Publication Date
CN115842015A true CN115842015A (zh) 2023-03-24

Family

ID=85575339

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210686347.0A Pending CN115842015A (zh) 2022-06-16 2022-06-16 用于功率变换器的封装结构及其制造方法

Country Status (2)

Country Link
US (1) US20230411236A1 (zh)
CN (1) CN115842015A (zh)

Also Published As

Publication number Publication date
US20230411236A1 (en) 2023-12-21

Similar Documents

Publication Publication Date Title
US8358017B2 (en) Semiconductor package featuring flip-chip die sandwiched between metal layers
US9842797B2 (en) Stacked die power converter
US9159720B2 (en) Semiconductor module with a semiconductor chip and a passive component and method for producing the same
KR101834389B1 (ko) 웨이퍼 레벨의 적층형 다이 패키지
JP3516789B2 (ja) 半導体パワーモジュール
US7923827B2 (en) Semiconductor module for a switched-mode power supply and method for its assembly
US20120228696A1 (en) Stacked die power converter
US6744124B1 (en) Semiconductor die package including cup-shaped leadframe
US9305872B2 (en) DC-DC converter having terminals of semiconductor chips directly attachable to circuit board
KR102114785B1 (ko) 멀티-칩 모듈 파워 클립
WO1999065077A9 (en) Low resistance package for semiconductor devices
US11574855B2 (en) Package with dies mounted on opposing surfaces of a leadframe
US6858922B2 (en) Back-to-back connected power semiconductor device package
KR20070066970A (ko) 고 파워 밀도 디바이스를 위한 패키지
US10485139B2 (en) Power module, thermal dissipation structure of the power module and contact method of the power module
CN115985868A (zh) 具有双侧冷却的功率模块封装
US20090127681A1 (en) Semiconductor package and method of fabricating the same
US20150162287A1 (en) Electronic Device
CN217719586U (zh) 电子器件
US9275944B2 (en) Semiconductor package with multi-level die block
US20130256920A1 (en) Semiconductor device
CN115842015A (zh) 用于功率变换器的封装结构及其制造方法
CN112530919A (zh) 公共源极平面网格阵列封装
CN219917172U (zh) 电子器件和功率电子模块
US11984388B2 (en) Semiconductor package structures and methods of manufacture

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination