KR20140018465A - 반도체 패키지 검사 장치 및 그 검사 방법 - Google Patents

반도체 패키지 검사 장치 및 그 검사 방법 Download PDF

Info

Publication number
KR20140018465A
KR20140018465A KR1020120083014A KR20120083014A KR20140018465A KR 20140018465 A KR20140018465 A KR 20140018465A KR 1020120083014 A KR1020120083014 A KR 1020120083014A KR 20120083014 A KR20120083014 A KR 20120083014A KR 20140018465 A KR20140018465 A KR 20140018465A
Authority
KR
South Korea
Prior art keywords
semiconductor package
size
edge
package
image
Prior art date
Application number
KR1020120083014A
Other languages
English (en)
Other versions
KR101358370B1 (ko
Inventor
유정수
구자민
Original Assignee
한미반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한미반도체 주식회사 filed Critical 한미반도체 주식회사
Priority to KR1020120083014A priority Critical patent/KR101358370B1/ko
Publication of KR20140018465A publication Critical patent/KR20140018465A/ko
Application granted granted Critical
Publication of KR101358370B1 publication Critical patent/KR101358370B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2896Testing of IC packages; Test features related to IC packages
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/2872Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • G01R31/308Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • G01R31/311Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Electromagnetism (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

반도체 패키지 검사 장치 및 그 검사 방법이 개시된다. 본 발명의 실시 예에 따른 반도체 패키지 검사 방법은 반도체 패키지 영상을 입력받고, 입력된 반도체 패키지 영상의 복수의 관심영역에서 반도체 패키지 내측에서 외측으로 향하는 제1 방향 및 외측에서 내측으로 향하는 제2 방향의 에지를 각각 검출하고, 검출된 제1 방향 및 제2 방향의 에지를 근거로 하여 반도체 패키지의 크기를 각각 산출하고, 산출된 반도체 패키지의 각 크기를 근거로 하여 반도체 패키지의 크기가 정상인지 불량인지를 판단하는 것을 포함할 수 있다.

Description

반도체 패키지 검사 장치 및 그 검사 방법{SEMICONDUCTOR PACKAGE INSPECTION APPARATUS AND INSPECTION METHOD THEREOF}
본 발명은 반도체 패키지 검사 장치 및 그 검사 방법에 관한 것으로, 더욱 상세하게는 반도체 패키지에 대한 외관 검사를 수행하는 반도체 패키지 검사 장치 및 그 검사 방법에 관한 것이다.
오늘날 전자 분야에서 전자 제품이 소형화됨에 따라 사용되는 반도체 패키지도 소형화 및 집적화가 되고 있다.
이러한 반도체 패키지는 예를 들면 QFN(Quad Flat Non-leads) 패키지를 포함한다. 이 QFN 패키지는 기존의 소형 패키지보다 얇고 작은 크기를 갖지만 생산 비용은 기존의 소형 패키지와 비슷하여 많은 주목을 받고 있다. QFN 패키지는 보드의 공간을 최소화시키고 전기와 열 효과를 증대시킬 수 있는 특징을 가지고 있어 전자제품의 시장이 커짐에 따라 QFN 패키지의 사용량도 증가하고 있다.
QFN 패키지를 일련의 공정을 통하여 제조한 후에 출하 전에 비전 검사를 이용하여 외관 검사를 수행한다. 외관 검사는 QFN 패키지를 CCD 카메라로 영상을 취득 후 영상 처리 및 분석을 통하여 QFN 패키지의 정상 유무를 판단하는 과정이다.
일반적인 QFN 패키지는 몰드부, 반도체 칩이 실장되는 패드부, 및 몰드부의 4측면에 각각 마련되는 리드부를 포함한다.
상기한 구성을 가진 QFN 패키지에 대한 외관 검사 항목 중에는 QFN 패키지의 크기가 설계치수에 맞는지를 검사하는 항목이 있다.
공개특허 10-2010-0116887호에 따르면, 반도체칩 패키지 상의 두 모서리부분을 에지선 검출영역으로 설정하고, 꼭지점에서 직교형으로 만나는 한 쌍의 직선을 검출하여, 각 기준점에서 직교하는 4개의 직선을 에지선으로 검출하는 반도체칩 패키지의 에지 검출 방법을 개시한다.
한편, 공개특허 10-2010-0053076호에 따르면, 데이터베이스화된 광학적 임계치수를 이용하여 불량 자재를 검출하는 방법 및 검출 시스템에 대하여 상세히 설명한다. 이 문헌에 따르면, 광학적임계치수를 이용하여 현장 검출하여 디바이스 불량을 생산라인 안에서 검출하여 불량 자재를 최종 공정까지 작업하지 않도록 광을 조사하여 패턴에 반사되어 재구성되어 나오는 반사광을 검출하여 광학적 임계치수 데이터를 얻는 것을 개시하고 있다.
자재의 크기가 설계치수에 맞는지 검사를 위해 더욱 정확하고 용이한 검사가 요구된다. 특히, QFN 패키지의 경우 패키지의 외곽부근에 헤어 라인 버(Hair line burr)가 있는 경우, QFN 패키지의 크기 검사시 QFN 패키지의 크기가 실제보다 큰 것으로 잘못 판단할 우려가 있고, 리드의 옵셋 불량이 있는 경우엔 실제보다 크기가 작은 것으로 잘못 판단할 수도 있다. 따라서, QFN 패키지가 정상임에도 불량인 것으로 잘못 판단하여 오버 킬(Over kill)이 발생할 수 있다.
본 발명의 실시 예들은 반도체 패키지의 디멘션에 대한 검출 성능을 향상시켜 반도체 패키지의 크기 검사를 보다 정확히 수행할 수 있는 반도체 패키지 검사 장치 및 그 검사 방법을 제공하고자 한다.
본 발명의 일 측면에 따르면, 반도체 패키지 영상을 입력받고, 상기 입력된 반도체 패키지 영상의 복수의 관심영역에서 상기 반도체 패키지 내측에서 외측으로 향하는 제1 방향 및 상기 외측에서 상기 내측으로 향하는 제2 방향의 에지를 각각 검출하고, 상기 검출된 제1 방향 및 제2 방향의 에지를 근거로 하여 상기 반도체 패키지의 크기를 각각 산출하고, 상기 산출된 반도체 패키지의 각 크기를 근거로 하여 상기 반도체 패키지의 크기가 정상인지 불량인지를 판단하는 것을 포함하는 반도체 패키지 검사 방법이 제공될 수 있다.
상기 산출된 반도체 패키지의 각 크기값들 중 허용값 이내인 크기값이 적어도 하나 존재하면, 상기 반도체 패키지의 크기가 정상인 것으로 판단할 수 있다.
상기 제1 방향의 에지 검출시 상기 복수의 관심영역에서 영상의 밝기가 낮은 값에서 높은 값으로 변하는 지점을 에지로 판단하고, 상기 제2 방향의 에지 검출시 상기 복수의 관심영역에서 영상의 밝기가 높은 값에서 낮은 값으로 변하는 지점을 에지로 판단할 수 있다.
상기 복수의 관심영역에서 검출된 에지들을 잇는 에지 라인들에 의해 둘러싸인 크기를 상기 반도체 패키지의 크기로 판단할 수 있다.
본 발명의 다른 측면에 따르면, 광원부; 상기 광원부로부터 출사된 광을 반도체 패키지로 반사시키는 빔 스플리터; 상기 광원부에서 출사되어 상기 반도체 패키지에서 반사된 광과 상기 반도체 패키지에서 반사된 광을 집광시키는 광학 렌즈; 상기 광학 렌즈에 의해 집광된 광에 의해 상기 반도체 패키지를 촬영하는 카메라; 상기 카메라(50)로부터 입력된 반도체 패키지 영상을 근거로 상기 반도체 패키지의 크기가 정상인지 불량인지를 검사하는 검사부를 포함하고, 상기 검사부는 상기 입력된 반도체 패키지 영상에서 상기 반도체 패키지 내측에서 외측으로 향하는 방향 및 상기 외측에서 상기 내측으로 향하는 방향으로 각각의 에지를 검출하여 상기 반도체 패키지의 크기를 산출하고, 상기 산출된 반도채 패키지의 각 크기값을 근거로 하여 상기 반도체 패키지의 크기가 정상인지 불량인지를 판단하는 반도체 패키지 검사 장치가 제공될 수 있다.
상기 검사부는 상기 입력된 반도체 패키지 영상의 복수의 관심영역에서 상기 반도체 패키지 내측에서 외측으로 향하는 방향 및 상기 외측에서 상기 내측으로 향하는 방향으로 각각의 에지를 검출할 수 있다.
상기 검사부는 상기 상기 산출된 반도채 패키지의 각 크기값들 중 허용값 이내인 크기값이 있는지를 판단하고, 상기 판단결과에 따라 상기 반도체 패키지의 크기가 정상인지 불량인지를 판단할 수 있다.
상기 검사부는, 상기 산출된 각 크기값들 중 허용값 이내인 크기값이 적어도 하나 존재하면, 상기 반도체 패키지의 크기가 정상인 것으로 판단할 수 있다.
상기 검사부는, 상기 제1 방향의 에지 검출시 상기 복수의 관심영역에서 영상의 밝기가 낮은 값에서 높은 값으로 변하는 지점을 에지로 판단하고, 상기 제2 방향의 에지 검출시 상기 복수의 관심영역에서 영상의 밝기가 높은 값에서 낮은 값으로 변하는 지점을 에지로 판단할 수 있다.
상기 검사부는, 상기 복수의 관심영역에서 검출된 에지들을 잇는 에지 라인들에 의해 둘러싸인 크기를 상기 반도체 패키지의 크기로 판단할 수 있다.
본 발명의 실시 예들은 반도체 패키지 검사 장치는 반도체 패키지 영상의 디멘션 검출을 위한 복수의 관심영역에서 반도체 패키지 내측에서 외측으로 향하는 제1 방향 및 반도체 패키지 외측에서 내측으로 향하는 제2 방향으로 각각 에지를 검출하기 때문에 반도체 패키지의 디멘션에 대한 검출 성능을 향상시킬 수 있어 반도체 패키지의 크기 검사를 보다 정확히 수행할 수 있다. 따라서, 반도체 패키지에 대한 오버 킬을 감소시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지 검사 장치의 구성도이다.
도 2는 본 발명의 일 실시예에 따른 반도체 패키지 검사 장치에 의해 검사되는 QFN 패키지의 저면도이다.
도 3은 본 발명의 일 실시예에 따른 반도체 패키지 검사 장치에 의해 검사되는 QFN 패키지의 영상을 나타낸 도면이다.
도 4는 도 3에 도시된 QFN 패키지 영상에 관심영역을 설정하는 것을 설명하기 위한 도면이다.
도 5는 본 발명의 일 실시예에 따른 반도체 패키지 검사 장치에서 QFN 패키지 영상에 설정된 관심영역들에서 QFN 패키지 내측에서 외측으로 향하는 제1 방향으로 각각 에지를 검출하는 것을 설명하기 위한 도면이다.
도 6은 도 5에서 제1 방향의 에지 검출에 의해 구해진 QFN 패키지의 크기를 나타낸 도면이다.
도 7은 본 발명의 일 실시예에 따른 반도체 패키지 검사 장치에서 QFN 패키지 영상에 설정된 관심영역들에서 QFN 패키지 외측에서 내측으로 향하는 제2 방향으로 각각 에지를 검출하는 것을 설명하기 위한 도면이다.
도 8은 도 7에서 제2 방향의 에지 검출에 의해 구해진 QFN 패키지의 크기를 나타낸 도면이다.
도 9는 본 발명의 일 실시예에 따른 반도체 패키지 검사 장치에서 QFN 패키지의 외곽 부근에 헤어 라인 버(Hair line burr)가 있는 경우, QFN 패키지의 크기를 판단하는 것을 설명하기 위한 도면이다.
도 10은 본 발명의 일 실시예에 따른 반도체 패키지 검사 장치에서 QFN 패키지에서 옵셋(offset) 불량 또는 리드 불량이 있는 경우, QFN 패키지의 크기를 판단하는 것을 설명하기 위한 도면이다.
도 11은 본 발명의 일 실시예에 따른 반도체 패키지 검사 장치의 제어방법을 설명하기 위한 제어흐름도이다.
이하에서는 본 발명의 실시 예들을 첨부 도면을 참조하여 상세히 설명한다. 아래에서 소개하는 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 사상을 충분히 전달하기 위해 제시하는 것이다. 본 발명은 제시하는 실시 예만으로 한정되지 않고 다른 형태로도 구체화될 수 있다. 도면은 본 발명을 명확히 하기 위해 설명과 관계 없는 부분의 도시를 생략할 수 있고, 이해를 돕기 위해 구성요소의 크기 등을 다소 과장하여 표현할 수 있다.
도 1은 본 발명의 실시 예에 따른 반도체 패키지 검사 장치의 개략적인 구성도이다.
도 1에 도시된 바와 같이, 반도체 패키지 검사 장치는 광원부(10,30), 빔 스플리터(20), 광학 렌즈(40), 카메라(50) 및 검사부(60)를 포함할 수 있다.
광원부(10,30)은 동축 조명 광원(10)과 측사 조명 광원(30)을 포함할 수 있다.
동축 조명 광원(10)으로는 복수 개의 발광 다이오드(Light Emitting Diode : LED)로 이루어지는 백색 광원 또는 메탈 할라이드 램프(Metal Halide Lamp) 등 가시 범위 전역에 걸쳐 발광하는 고휘도 조명을 사용할 수 있다.
빔 스플리터(20)는 동축 조명 광원(10)으로부터 출사된 광을 빔 스플리터(20) 하부에 위치한 반도체 패키지(100)로 반사한다.
측사 조명 광원(30)은 동축 조명 광원(10)과 마찬가지로 복수 개의 발광 다이오드 또는 메탈 할라이드 램프 등으로 이루어지며, 반도체 패키지(100)의 측면에서 광을 조사한다. 측사 조명 광원(30)은 평면에 대하여, 예를 들면 10°~ 45°의 각도를 가지도록 회전 가능하게 설치된다.
측사 조명 광원(30)은 2개의 광원을 사용하여 반도체 패키지(100)의 좌,우 측면에서 광을 조사하는 것으로 도시하였지만, 4개의 광원을 사용하여 좌, 우, 앞, 뒤의 4 측면에서 광을 조사하도록 형성할 수 있다.
측사 조명에 의해, 반도체 패키지(100)의 외곽을 그림자 없이 추출할 수 있을 뿐만 아니라, 측사 조명의 각도를 조절하여 반도체 패키지(100)의 원하는 부분의 콘트라스트(Contrast)가 높게 나타나도록 할 수 있어 반도체 패키지(100) 내의 각 경계선을 명확히 추출해낼 수 있다. 측사 조명을 이용하면 경계 부분에서 반사된 빛이 많기 때문에 카메라(50)를 통해 취득한 영상에서 윤곽선의 콘트라스트가 윤곽선 외의 콘트라스트 보다 높게 나타나, 반도체 패키지(100)의 외관 검사 항목에 대한 정보를 보다 정확히 얻을 수 있다.
광학 렌즈(40)는 동축 조명 광원(10)에서 출사되어 반도체 패키지(100)에서 반사된 광과, 측사 조명 광원(30)에서 출사되어 반도체 패키지(100)에서 반사된 광을 집광시켜 카메라(50)로 전달한다.
카메라(50)는 반도체 패키지(100)에 대한 영상을 촬영하기 위한 것으로, 반도체 패키지(100)에 반사되는 반사광과, 반도체 패키지(100) 표면에 존재하는 이물질이나 결함에 의하여 반사되는 광 등을 촬영한다. 카메라(50)는 CCD(Charge Coupled Device) 또는 CMOS(Complementary Metal Oxide Semiconductor) 등의 촬상 소자로 이루어진다.
카메라(50)에서 촬상된 반도체 패키지 영상은 검사부(60)로 제공된다.
검사부(60)는 카메라(50)에서 촬영된 반도체 패키지의 영상을 입력받아 반도체 패키지(100)의 크기가 정상인지 불량인지를 검사한다.
보다 구체적으로는 검사부(60)는 반도체 패키지 영상을 입력받고, 입력된 반도체 패키지 영상에 미리 설정된 4개의 관심영역(Region Of Interest ; ROI)에서 반도체 패키지 내측에서 외측으로 향하는 제1 방향 및 반도체 패키지 외측에서 내측으로 향하는 제2 방향으로 각각 에지를 검출하며, 제1 방향으로 각각 검출된 에지값들을 근거로 하여 반도체 패키지에 대한 제1 크기값을 산출하며, 제2 방향으로 각각 검출된 에지값들을 근거로 하여 반도체 패키지에 대한 제2 크기값을 산출하며, 제1 크기값과 제2 크기값 중 허용값 이내인 크기값이 있는지를 판단하며, 판단결과에 따라 반도체 패키지의 크기가 정상인지 불량인지를 판단한다.
도 2는 본 발명의 일 실시예에 따른 반도체 패키지 검사 장치에 의해 검사되는 QFN 패키지의 저면도이다.
도 2에 도시된 바와 같이, 반도체 패키지 검사 장치에 의해 검사되는 QFN 패키지(100)는 패드부(101), 리드부(102) 및 몰드부(103)를 포함할 수 있다.
패드부(101)는 일반적으로 금속 등의 도전성 재료로 이루어지며, 반도체 칩이 실장된다. 패드부(101)는 일반적으로 대략 정사각형이고, QFN 패키지(100)에 포함된 PCB 및 반도체 칩 사이의 전기 및/또는 열적 연결에 사용된다.
리드부(102)는 패드부(101)의 둘레에 배치되어 반도체 패키지의 입출력 신호를 전달한다.
리드부(102)의 리드(101a)들은 패드부(101)를 향해 돌출하는 형태이며, 반도체 칩이 형성된 칩 패드와 와이어를 통해 연결된다.
리드부(102)는 구부러지는 경향이 적고 QFN 패키지를 PCB(printed circuit board)에 결합하게 구성되도록 리드 프레임과 외관을 형성하는 몰드부(103)와 실질적으로 동일 평면에 마련된다. 리드부(102)는 몰드부(103)의 4개의 측면에 배치된다.
또한, 임의의 특정 QFN 패키지(100)에 포함된 리드부(102)의 리드(102a)들의 수는 QFN 패키지(100)의 사이즈에 따라 변한다. 예를 들면, 하나의 4×4 QFN 패키지(즉, QFN 패키지(100))는 16개의 리드(예컨대, 각 사이드에 4개의 리드)를 포함할 수 있다.
도 3은 본 발명의 일 실시예에 따른 반도체 패키지 검사 장치에 의해 검사되는 QFN 패키지의 영상을 나타낸 도면이다.
도 3에 도시된 바와 같이, 반도체 패키지 검사 장치의 카메라에 의해 획득된 QFN 패키지 영상(도 3a) 및 이 QFN 패키지 영상의 이진화 영상(도 3b)을 나타낸다.
카메라에 의해 획득한 QFN 패키지 영상은 흑백 이미지로서 각 픽셀의 밝기에 따라서 0~255까지의 값을 갖는다.
QFN 패키지 영상은 배경에 비해서 어둡기 때문에 문턱값(Threshold) 를 사용하여 특정값 보다 큰 값을 1로 하고 작은 값을 0으로 만든 이진 영상(Binary Image)을 만들 수 있고 이를 이용하여 반도체 패키지 영상과 배경 영상을 분리할 수 있다.
즉, 카메라로부터 획득한 QFN 패키지 영상에서 표면배경은 영상 내에서 가장 낮은 명암값을 가지며 몰드부는 가장 높은 명암값을 갖는다. 이진화 방법을 이용하여 임계값으로 이진화시키면, 도 3b와 같이 QFN 패키지와 배경을 분리할 수 있다.
이후 QFN 패키지의 디멘전(dimension) 검출을 수행한다. 즉, 이진화 기법을 이용하여 전체 영상에서 QFN 패키지 영역을 분리한 후 디멘전(dimension) 검출을 위해 QFN 패키지 외곽을 구한다.
QFN 패키지에 해당하는 이진 영상을 사용하면 반도체 패키지의 외곽정보인 너비와 높이 등을 얻을 수 있다. 일단 너비와 높이가 계산이 되면 이를 통하여 QFN 패키지의 크기를 계산하는 것이 가능하다.
QFN 패키지의 이진화 영상에는 너비와 높이에 대응하는 리드부와 패드부 등 다른 구조물이 있는 경우가 많기 때문에 전체 영상을 분석하면 QFN 패키지의 외곽과 함께 영상에 있는 모든 구조물을 분석한 후에 분리해야 한다.
그러나 이는 이미지 프로세싱의 계산 측면에서 효율적이지 않다. 따라서 QFN 패키지의 외곽에 대응하는 부분에 관심영역(ROI)을 사용한다면 이를 관심영역으로 된 부분에서만 영상을 처리하여 이에 소요되는 처리 시간 등을 줄여주고 다른 구조물의 이미지를 분석할 필요가 없게 된다.
도 4는 도 3에 도시된 QFN 패키지 영상에 관심영역을 설정하는 것을 설명하기 위한 도면이다.
도 4에 도시된 바와 같이, QFN 패키지의 외곽을 구하기 위해 도 3에 도시된 QFN 패키지 영상(도 3a)에 4개의 관심영역(ROI_1 내지 ROI 4)이 사용자에 의해 설정된다. 이때, 4개의 관심영역(ROI)은 도 3에 도시된 QFN 패키지 영상(도 3a)에 대하여 미리 설정되어 있을 수 있다.
설정된 4개의 관심영역(ROI_1 내지 ROI 4)은 QFN 패키지의 외곽을 포함할 수 있도록 배치된다. 각 관심영역(ROI_1)(ROI_2)(ROI_3)(ROI_4)은 몰드부(103)의 4측면에 하나씩 배치되도록 설정된다.
즉 QFN 패키지가 가진 4개의 측면을 모두 검사하기 위하여 4개의 관심영역이 설정된다. 즉, QFN 패키지의 패드부를 기준으로 전후 및 좌우 위치에 각 1개씩의 관심영역이 QFN 패키지의 외곽에 마련되도록 설정된다. 도 4에서 알 수 있듯이 QFN 패키지 영상에 생성된 직사각형의 부분은 사용자가 직접 화면에 그려서 생성한 관심영역을 보여준다.
이 4개의 관심영역(ROI_1 내지 ROI 4)을 대상으로 이 관심영역들 내의 영상에 에지 검출을 통해 QFN 패키지의 외곽을 검출할 수 있다. QFN 패키지의 외곽은 QFN 패키지의 너비와 높이를 포함하며, 이 QFN 패키지의 너비와 높이를 구함에 따라 QFN 패키지의 크기를 산출할 수 있다.
도 5는 본 발명의 일 실시예에 따른 반도체 패키지 검사 장치에서 QFN 패키지 영상에 설정된 관심영역들에 대하여, QFN 패키지 내측에서 외측으로 향하는 제1 방향으로 각각 에지를 검출하는 것을 설명하기 위한 도면이다.
도 5에 도시된 바와 같이, QFN 패키지 영상에 설정된 제1 관심영역 내지 제4 관심영역에 대하여 화살표 방향과 같이 QFN 패키지 내측에서 외측으로 향하는 제1 방향으로 각각 에지를 검출한다.
에지는 경계선 혹은 윤곽선을 의미한다. 영상에서의 에지란 영상의 밝기가 낮은 값에서 높은 값으로, 또는 이와 반대로 변하는 지점에 존재하는 부분을 가리킨다. 결국 에지는 영상 안에 있는 객체의 경계(boundary)를 가리키는 것으로서, 모양(shape), 방향성(direction)을 탐지할 수 있는 등 여러 정보가 담겨있다. 에지 검출이란 에지에 해당하는 화소를 찾는 과정이다.
제1 관심영역 내지 제4 관심영역에서 제1 방향의 에지를 검출하여 4개의 에지 라인(EL 1 내지 EL 4)을 검출할 수 있다. 이때, 제1 방향의 에지 검출은 영상의 밝기가 낮은 값에서 높은 값으로 변하는 지점을 검출하는 것을 포함한다.
제1 에지라인(EL 1)과 제2 에지라인(EL 2)은 QFN 패키지의 너비를 나타내기 위한 것으로, 제1 에지라인(EL 1)과 제2 에지라인(EL 2)간의 거리가 QFN 패키지의 너비이다.
제3 에지라인(EL 3)과 제4 에지라인(EL 4)는 QFN 패키지의 높이를 나타내기 위한 것으로, 제3 에지라인(EL 3)과 제4 에지라인(EL 4)간의 거리가 QFN 패키지의 높이이다.
도 6은 도 5에서 제1 방향의 에지 검출에 의해 구해진 QFN 패키지의 크기를 나타낸 도면이다.
도 6에 도시된 바와 같이, 4개의 관심영역에서 검출된 에지라인들(EL1 내지 EL 4)을 이으면, 사각형 점선 형태로 나타낼 수 있으며, 이는 QFN 패키지의 크기를 나타낸다. 따라서, QFN 패키지 내측에서 외측으로 향하는 제1 방향으로 에지 검출을 통해 QFN 패키지의 제1 크기값을 구할 수 있다.
도 7은 본 발명의 일 실시예에 따른 반도체 패키지 검사 장치에서 QFN 패키지 영상에 설정된 관심영역들에 대하여, QFN 패키지 외측에서 내측으로 향하는 제2 방향으로 각각 에지를 검출하는 것을 설명하기 위한 도면이다.
도 7에 도시된 바와 같이, QFN 패키지 영상에 설정된 제1 관심영역 내지 제4 관심영역에서 화살표 방향과 같이 QFN 패키지 외측에서 내측으로 향하는 제2 방향으로 각각 에지를 검출한다.
제1 관심영역 내지 제4 관심영역에서 제2 방향의 에지를 검출하여 4개의 에지 라인(EL 1′내지 EL 4′)을 검출할 수 있다. 이때, 제1 방향의 에지 검출은 영상의 밝기가 높은 값에서 낮은 값으로 변하는 지점을 검출하는 것을 포함한다.
제1 에지라인(EL 1′)과 제2 에지라인(EL 2′)간의 거리는 QFN 패키지의 너비를 나타낸다. 제3 에지라인(EL 3′)과 제4 에지라인(EL 4′)간의 거리는 QFN 패키지의 높이를 나타낸다.
도 8은 도 7에서 제2 방향의 에지 검출에 의해 구해진 QFN 패키지의 크기를 나타낸 도면이다.
도 8에 도시된 바와 같이, 4개의 관심영역에서 검출된 에지라인들(EL 1′내지 EL 4′)를 이으면, 사각형 점선 형태로 나타낼 수 있으며, 이는 QFN 패키지의 크기를 나타낸다. 따라서, QFN 패키지 외측에서 내측측으로 향하는 제2 방향으로 에지 검출을 통해 QFN 패키지의 제2 크기값을 구할 수 있다.
도 9는 본 발명의 일 실시예에 따른 반도체 패키지 검사 장치에서 QFN 패키지의 외곽 부근에 헤어 라인 버(Hair line burr)가 있는 경우, QFN 패키지의 크기를 판단하는 것을 설명하기 위한 도면이다.
도 9에 도시된 바와 같이, 관심영역(ROI) 내에서 QFN 패키지 내측에서 외측으로 향하는 제1 방향으로 에지 검출하면 제1 에지 라인(EL_in_out)이 검출된다.
한편, QFN 패키지 외측에서 내측으로 향하는 제2 방향으로 에지 검출하면 QFN 패키지 외측에 위치한 헤어 라인 버(HLB)에 의해 제1 에지 라인(EL_in_out)보다 외측에 제2 에지 라인(EL_out_in)이 검출되어, 이를 패키지의 외곽선으로 인식하게 된다.
헤어 라인 버에 의해 영향에 의해 잘못 검출된 제2 에지 라인(EL_out_in)을 기준으로 QFN 패키지의 크기를 산출하는 경우에는 QFN 패키지의 크기가 정상임에도 QFN 패키지의 크기를 실제보다 더 큰 것으로 잘못 판단하여 불량으로 인식하게 되므로 오버 킬이 발생할 수 있다.
하지만, 본 발명의 일 실시예에서는 제1 에지 라인(EL_in_out)을 더 검출하기 때문에 제2 에지 라인(EL_out_in)을 기준으로 산출된 QFN 패키지의 크기가 허용 범위를 벗어나더라도 제1 에지 라인(EL_in_out)을 기준으로 산출된 QFN 패키지의 크기가 허용범위 이내이면 QFN 패키지의 크기가 정상인 것으로 판단할 수 있어 오버 킬을 대폭 줄일 수 있다.
도 10은 본 발명의 일 실시예에 따른 반도체 패키지 검사 장치에서 QFN 패키지에서 옵셋(offset) 불량 또는 리드 불량이 있는 경우, QFN 패키지의 크기를 판단하는 것을 설명하기 위한 도면이다.
도 10에 도시된 바와 같이, 설정된 관심영역(ROI) 내에서 QFN 패키지 내측에서 외측으로 향하는 제1 방향으로 에지를 검출하면 리드의 크기 불량 등이 있는 경우 제1 에지 라인(EL_in_out)이 검출되어 이를 패키지의 외곽선으로 인식하게 된다. 따라서, 이러한 경우, 리드부를 QFN 패키지의 디멘션으로 인식하기 때문에 상대적으로 적은 크기로 인식하게 된다.
한편, QFN 패키지 외측에서 내측으로 향하는 제2 방향으로 에지 검출하면 제 에지 라인(EL_in_out)보다 외측에 제2 에지 라인(EL_out_in)이 검출된다.
최초 설정된 관심영역(ROI)에서는 리드의 크기가 불량일 경우 검출 방법(방향)에 따라 QFN 패키지의 크기를 산출하는 경우에는 QFN 패키지의 크기가 정상임에도 불량인 것으로 잘못 판단하는 오버 킬이 발생할 수 있다.
하지만, 본 발명의 일 실시예에서는 제2 에지 라인(EL_out_in)을 더 검출하기 때문에 제1 에지 라인(EL_in_out)을 기준으로 산출된 QFN 패키지의 크기가 허용 범위를 벗어나더라도 제2 에지 라인(EL_out_in)을 기준으로 산출된 QFN 패키지의 크기가 허용범위 이내이면 QFN 패키지의 크기가 정상인 것으로 판단할 수 있어 오버 킬을 대폭 줄일 수 있다.
물론, 관심영역(ROI)을 매번 패키지마다 적절하게 설정하는 경우 리드의 불량에 따라 패키지의 크기를 잘못 인식하는 문제는 해결할 수가 있겠지만, 한 두 개의 패키지가 아닌 많은 QFN 자재를 매번 각각 개별로 관심영역(ROI)을 설정하기에는 많은 노력과 시간이 소요되는 문제가 있다.
상기한 경우에서 살펴볼 수 있듯이, 검출 방향에 따라 QFN 패키지 상에 헤어라인 버가 존재하거나, 리드의 불량에 의해 패키지의 크기가 잘못 인식될 수 있는 우려가 있었으나, 실제로 이 들의 경우는 모두 패키지의 크기는 정상이었다.
따라서, 본 발명에서는 상술한 오버킬을 방지하고자, 반도체 패키지 영상 중 복수의 관심영역에서 반도체 패키지 내측에서 외측 방향으로 에지를 검출하고, 패키지의 검출 방향을 반도체 패키지의 외측에서 내측 방향으로 에지를 각각 검출하여 실제 패키지의 설계치수에 근접한 값을 패키지의 실제치수라 판단한다. 이때, 검출된 에지들을 잇는 에지 라인들에 의해 둘러싸인 크기를 반도체 패키지의 크기로 간주하며, 각각의 검출한 크기들 중 허용값 이내의 크기가 하나라도 존재한다면, 반도체 패키지의 크기가 정상인 것으로 판단한다.
이하에서는 검사부(60)가 4개의 관심영역에 대하여 제1 방향 및 제2 방향으로 각각 에지를 스캔하는 방식으로 반도체 패키지의 크기를 검출하고, 기준치와 비교하여 반도체 패키지의 크기 검사결과 반도체 패키지의 크기가 정상인지 불량인지를 판단하는 것을 설명한다.
도 11은 본 발명의 일 실시예에 따른 반도체 패키지 검사 장치의 제어방법을 설명하기 위한 제어흐름도이다.
도 11을 살펴보면, 반도체 패키지 검사 장치의 검사부(60)는 먼저, 카메라(50)로부터 반도체 패키지 영상을 입력 받는다(200). 카메라에 의해 획득한 반도체 패키지 영상은 각 픽셀의 밝기에 따라서 0~255까지의 값을 갖는 흑백 이미지이다.
검사부(60)는 반도체 패키지 부분과 배경 부분을 분리할 수 있도록 카메라(50)로부터 입력된 반도체 패키지 영상을 이진화한다(202). 예를 들면, 임계값을 사용하여 특정값 보다 큰 값을 1로 하고 작은 값을 0 으로 하는 방식으로 반도체 패키지 부분과 배경 부분이 분리된 이진화 영상을 만드는 과정이다.
반도체 패키지 영상을 이진화한 후 검사부(60)는 이진화된 반도체 패키지 영상에 대하여 반도체 패키지의 너비와 높이를 검출할 수 있도록 사용자에 의해 설정된 4개의 관심영역에 대하여 반도체 패키지 내측에서 외측으로 향하는 제1 방향으로 에지 검출을 수행한다(204). 4개의 관심영역은 반도체 패키지의 외곽에 마련되도록 반도체 패키지의 패드부를 기준으로 전후 및 좌우 위치에 각 1개씩 배치되어 있다. 관심영역은 패키지의 설계치수에 고려하여 미리 설정되어 있는 것이 바람직하다.
각 관심영역에 대하여 제1 방향으로 영상의 밝기가 낮은 값에서 높은 값으로 변하는 지점을 검출하는 방식으로, 제1 관심영역(ROI_1) 내지 제4 관심영역(ROI_4)에 대하여 4개의 에지 라인(RL 1 내지 RL 4)을 검출한다. 에지 라인은 검출된 에지들을 잇는 직선이다.
제1 방향으로 에지 검출을 수행한 후 제1 방향의 에지 검출에 의해 구해진 에지라인(RL 1 내지 RL 4)을 근거로 하여 반도체 패키지의 크기를 산출한다(206). 반도체 패키지의 크기는 이 4개의 에지 라인(RL 1 내지 RL 4)이 이루는 사각형의 크기이다.
또한, 제1 방향의 에지 검출에 의해 반도체 패키지의 크기(Size 1)를 산출한 후 검사부(60)는 4개의 관심영역에 대하여 반도체 패키지 외측에서 내측으로 향하는 제2 방향으로 에지 검출을 수행한다(208).
각 관심영역에 대하여 제2 방향으로 영상의 밝기가 낮은 값에서 높은 값으로 변하는 지점을 검출하는 방식으로, 제1 관심영역(ROI_1) 내지 제4 관심영역(ROI_4)에 대하여 4개의 에지 라인(RL 1′내지 RL 4′)을 검출한다.
제2 방향의 에지 검출을 수행한 후 제2 방향의 에지 검출에 의해 구해진 에지라인(RL 1′내지 RL 4′)을 근거로 하여 반도체 패키지의 크기(Size 2)를 산출한다(210). 반도체 패키지의 크기는 이 4개의 에지 라인(RL 1′내지 RL 4′)이 이루는 사각형의 크기이다.
제1 방향의 에지 검출에 의해 반도체 패키지의 제1 크기값(Size 1) 및 제2 방향의 에지 검출에 의해 반도체 패키지의 제2 크기값(Size 2)을 산출한 후 검사부(60)는 반도체 패키지의 제1 크기값 및 제2 크기값 중 설계치수를 만족하는 허용값 이내인 크기값이 있는지를 판단한다(212).
작동모드 212의 판단결과, 반도체 패키지의 제1 크기값 또는 제2 크기값 중 설계치수를 만족하는 허용값 이내인 크기값이 있으면, 실제치수를 만족하는 크기를 반도체 패키지의 실제 크기로 간주하여 반도체 패키지를 정상으로 판단한다.
한편, 작동모드 212의 판단결과, 반도체 패키지의 제1 크기값 및 제2 크기값 중 설계치수를 만족하는 허용값 이내인 크기값이 없으면, 반도체 패키지를 불량으로 판단한다. 다만, 제1크기값 및 제2 크기값들 중 설계치수(허용값)에 가까운 크기를 측정한 반도체 패키지의 실제 크기로 간주한다.
이상과 같이, 본 발명의 일 실시예에서는 제1 방향의 에지 검출에 의해 반도체 패키지의 제1 크기값(Size 1) 및 제2 방향의 에지 검출에 의해 반도체 패키지의 제2 크기값(Size 2)을 산출하고, 이 중 설계치수를 만족하는 허용값 이내인 크기값이 있으면, 반도체 패키지를 정상인 것으로 판단하기 때문에 사용자가 관심영역을 잘못 설정한다든지 헤어 라인 버가 있는 경우에도 반도체 패키지에 대한 오버 킬을 대폭 줄일 수 있다.
10 : 동축 조명 광원 20 : 빔 스플리터
30 : 측사 조명 광원 40 : 광학 렌즈
50 : 카메라 60 : 검사부
100 : 반도체 패키지

Claims (10)

  1. 반도체 패키지 영상을 입력받고,
    상기 입력된 반도체 패키지 영상의 복수의 관심영역에서 상기 반도체 패키지 내측에서 외측으로 향하는 제1 방향 및 상기 외측에서 상기 내측으로 향하는 제2 방향의 에지를 각각 검출하고,
    상기 검출된 제1 방향 및 제2 방향의 에지를 근거로 하여 상기 반도체 패키지의 크기를 각각 산출하고,
    상기 산출된 반도체 패키지의 각 크기를 근거로 하여 상기 반도체 패키지의 크기가 정상인지 불량인지를 판단하는 것을 포함하는 반도체 패키지 검사 방법.
  2. 제1항에 있어서,
    상기 산출된 반도체 패키지의 각 크기값들 중 허용값 이내인 크기값이 적어도 하나 존재하면, 상기 반도체 패키지의 크기가 정상인 것으로 판단하는 반도체 패키지 검사 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 제1 방향의 에지 검출시 상기 복수의 관심영역에서 영상의 밝기가 낮은 값에서 높은 값으로 변하는 지점을 에지로 판단하고, 상기 제2 방향의 에지 검출시 상기 복수의 관심영역에서 영상의 밝기가 높은 값에서 낮은 값으로 변하는 지점을 에지로 판단하는 반도체 패키지 검사 방법.
  4. 제3항에 있어서,
    상기 복수의 관심영역에서 검출된 에지들을 잇는 에지 라인들에 의해 둘러싸인 크기를 상기 반도체 패키지의 크기로 판단하는 반도체 패키지의 검사방법.
  5. 광원부;
    상기 광원부로부터 출사된 광을 반도체 패키지로 반사시키는 빔 스플리터;
    상기 광원부에서 출사되어 상기 반도체 패키지에서 반사된 광과 상기 반도체 패키지에서 반사된 광을 집광시키는 광학 렌즈;
    상기 광학 렌즈에 의해 집광된 광에 의해 상기 반도체 패키지를 촬영하는 카메라; 및
    상기 카메라(50)로부터 입력된 반도체 패키지 영상을 근거로 상기 반도체 패키지의 크기가 정상인지 불량인지를 검사하는 검사부를 포함하고,
    상기 검사부는 상기 입력된 반도체 패키지 영상에서 상기 반도체 패키지 내측에서 외측으로 향하는 방향 및 상기 외측에서 상기 내측으로 향하는 방향으로 각각의 에지를 검출하여 상기 반도체 패키지의 크기를 산출하고, 상기 산출된 반도채 패키지의 각 크기값을 근거로 하여 상기 반도체 패키지의 크기가 정상인지 불량인지를 판단하는 반도체 패키지 검사 장치.
  6. 제5항에 있어서,
    상기 검사부는 상기 입력된 반도체 패키지 영상의 복수의 관심영역에서 상기 반도체 패키지 내측에서 외측으로 향하는 방향 및 상기 외측에서 상기 내측으로 향하는 방향으로 각각의 에지를 검출하는 반도체 패키지 검사 장치.
  7. 제5항 또는 제6항에 있어서,
    상기 검사부는 상기 상기 산출된 반도채 패키지의 각 크기값들 중 허용값 이내인 크기값이 있는지를 판단하고, 상기 판단결과에 따라 상기 반도체 패키지의 크기가 정상인지 불량인지를 판단하는 반도체 패키지 검사 장치.
  8. 제7항에 있어서,
    상기 검사부는, 상기 산출된 각 크기값들 중 허용값 이내인 크기값이 적어도 하나 존재하면, 상기 반도체 패키지의 크기가 정상인 것으로 판단하는 반도체 패키지 검사 장치.
  9. 제6항에 있어서,
    상기 검사부는, 상기 제1 방향의 에지 검출시 상기 복수의 관심영역에서 영상의 밝기가 낮은 값에서 높은 값으로 변하는 지점을 에지로 판단하고, 상기 제2 방향의 에지 검출시 상기 복수의 관심영역에서 영상의 밝기가 높은 값에서 낮은 값으로 변하는 지점을 에지로 판단하는 반도체 패키지 검사 장치.
  10. 제6항 또는 제9항에 있어서,
    상기 검사부는, 상기 복수의 관심영역에서 검출된 에지들을 잇는 에지 라인들에 의해 둘러싸인 크기를 상기 반도체 패키지의 크기로 판단하는 반도체 패키지 검사 장치.
KR1020120083014A 2012-07-30 2012-07-30 반도체 패키지 검사 장치 및 그 검사 방법 KR101358370B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120083014A KR101358370B1 (ko) 2012-07-30 2012-07-30 반도체 패키지 검사 장치 및 그 검사 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120083014A KR101358370B1 (ko) 2012-07-30 2012-07-30 반도체 패키지 검사 장치 및 그 검사 방법

Publications (2)

Publication Number Publication Date
KR20140018465A true KR20140018465A (ko) 2014-02-13
KR101358370B1 KR101358370B1 (ko) 2014-02-18

Family

ID=50266459

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120083014A KR101358370B1 (ko) 2012-07-30 2012-07-30 반도체 패키지 검사 장치 및 그 검사 방법

Country Status (1)

Country Link
KR (1) KR101358370B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101972745B1 (ko) * 2017-12-15 2019-04-25 남정훈 반도체칩 카운팅 방법
KR20190102888A (ko) 2018-02-27 2019-09-04 주식회사 선반도체 동축 반사형 회절 검사 장치 및 방법
KR102109799B1 (ko) * 2019-02-22 2020-05-12 제너셈(주) 마킹 검사 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100121250A (ko) * 2009-05-08 2010-11-17 호서대학교 산학협력단 큐에프엔 반도체 패키지의 외형 결함 검사를 위한 비전 시스템 및 이를 이용한 결함 분류 방법
KR101204345B1 (ko) * 2010-10-19 2012-11-23 (주)아이엠에스나노텍 칩 엘이디 표면 검사 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101972745B1 (ko) * 2017-12-15 2019-04-25 남정훈 반도체칩 카운팅 방법
KR20190102888A (ko) 2018-02-27 2019-09-04 주식회사 선반도체 동축 반사형 회절 검사 장치 및 방법
KR102109799B1 (ko) * 2019-02-22 2020-05-12 제너셈(주) 마킹 검사 방법

Also Published As

Publication number Publication date
KR101358370B1 (ko) 2014-02-18

Similar Documents

Publication Publication Date Title
US10705028B2 (en) Method of inspecting foreign substance on substrate
JP5256251B2 (ja) 測定対象物の検査方法
KR101175595B1 (ko) 비접촉식 부품검사장치 및 부품검사방법
TWI618925B (zh) Defect inspection method and defect inspection system
JP5124705B1 (ja) はんだ高さ検出方法およびはんだ高さ検出装置
KR100941878B1 (ko) 반도체 패키지의 외관 검사를 위한 광학 시스템
JP2004340832A (ja) 回路基板の外観検査方法及び回路基板の外観検査装置
US10533952B2 (en) Method of inspecting a terminal of a component mounted on a substrate and substrate inspection apparatus
KR101622628B1 (ko) 부품이 실장된 기판 검사방법 및 검사장치
KR101358370B1 (ko) 반도체 패키지 검사 장치 및 그 검사 방법
US20220207686A1 (en) System and method for inspecting an object for defects
JP4910128B2 (ja) 対象物表面の欠陥検査方法
US9626752B2 (en) Method and apparatus for IC 3D lead inspection having color shadowing
JP2004109018A (ja) 回路パターン検査方法および検査装置
US20090279775A1 (en) Method of inspecting mounting states of electronic components
KR101375213B1 (ko) 동심원방식을 이용한 led모듈의 렌즈편심 검사방법
CN109219730B (zh) 使用多视图立体视觉进行引脚角度检查的系统和方法
JP4967132B2 (ja) 対象物表面の欠陥検査方法
US10466179B2 (en) Semiconductor device inspection of metallic discontinuities
CN212963247U (zh) 检测系统
WO2024121903A1 (ja) 画像処理装置
JP2010117142A (ja) 欠陥検査装置および欠陥検査方法
JP2003161608A (ja) 半導体チップ実装用パッド部の評価方法及びその装置
JP2570508B2 (ja) はんだ付検査装置
Ko et al. Enhancement of placement accuracy for SMD via development of a new illumination system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161228

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee