KR20140016481A - 반도체 장치 및 그의 구동방법 - Google Patents

반도체 장치 및 그의 구동방법 Download PDF

Info

Publication number
KR20140016481A
KR20140016481A KR1020120083003A KR20120083003A KR20140016481A KR 20140016481 A KR20140016481 A KR 20140016481A KR 1020120083003 A KR1020120083003 A KR 1020120083003A KR 20120083003 A KR20120083003 A KR 20120083003A KR 20140016481 A KR20140016481 A KR 20140016481A
Authority
KR
South Korea
Prior art keywords
voltage
internal
signal
unit
generation
Prior art date
Application number
KR1020120083003A
Other languages
English (en)
Inventor
이정훈
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120083003A priority Critical patent/KR20140016481A/ko
Priority to US13/684,015 priority patent/US8674752B2/en
Publication of KR20140016481A publication Critical patent/KR20140016481A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/468—Regulating voltage or current wherein the variable actually regulated by the final control device is dc characterised by reference voltage circuitry, e.g. soft start, remote shutdown
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Abstract

내부전압의 디벨로핑 타임(developing time)을 측정하기 위한 반도체 장치 및 그의 구동방법에 관한 것으로, 인에이블신호와 전압설정코드에 응답하여 내부전압을 생성하기 위한 내부전압 생성부; 인에이블신호와 전압설정코드에 응답하여 내부전압의 생성 개시 시점을 정의하기 위한 인에이블 설정 로직부; 내부전압과 비교용 기준전압을 비교하고, 그 비교결과에 따라 내부전압의 생성 완료 시점을 정의하기 위한 비교부; 인에이블 설정 로직부의 출력신호와 비교부의 출력신호에 응답하여 전압설정코드에 의해 정의된 전압레벨구간에 대응하는 내부전압의 디벨로핑 타임(developing time)을 측정결과신호로서 출력하기 위한 측정결과신호 생성부; 및 측정결과신호를 외부로 제공하기 위한 패드를 포함하는 반도체 장치가 제공된다.

Description

반도체 장치 및 그의 구동방법{SEMICONDUCTOR DEVICE AND METHOD OF DRIVING THE SAME}
본 발명은 반도체 설계 기술에 관한 것으로, 더욱 상세하게는 내부적으로 생성되는 전압의 디벨로핑 타임(developing time)을 측정하기 위한 반도체 장치 및 그의 구동방법에 관한 것이다.
일반적으로, 디램(DRAM : Dynamic Random Access Memory)과 같은 반도체 메모리 장치는 메모리 동작에 필요한 기준전압을 내부적으로 생성하여 이용한다. 그런데, 최근에는 저전력화되고 있는 추세에 따라 기준전압을 생성하기 위한 기준전압 생성회로의 인에이블 구간을 제한하고 있다. 따라서, 기준전압 생성회로가 인에이블되어 기준전압을 생성시 기준전압이 예정된 초기 레벨에서 소원하는 타겟 레벨까지 도달하는데 필요한 시간 - 이하에서는 디벨로핑 타임(developing time)이라 칭함 - 을 정확히 알 수 있다면, 시스템 설계시 중요한 정보로 이용할 수 있다. 예컨대, 만약 기준전압의 디벨로핑 타임에 대한 정확한 정보를 알고 있다면, 셀프 리프레쉬(self-refresh) 모드가 종료된 이후 라이트 동작에 대한 프로그래밍시 유용하게 이용될 수 있다.
종래에는 기준전압의 디벨로핑 타임을 측정하기 위하여 테스트 장비 또는 오실로스코프 등을 이용했다. 그러나, 테스트 장비 또는 오실로스코프 등을 이용하여 기준전압의 디벨로핑 타임을 측정하기 위해서는 테스트 장비 또는 오실로스코프의 프로브 팁(probe tip)을 해당 패드에 연결하기 때문에, 프로브 팁에 의한 로딩과 기타 다른 기생 로딩 등으로 인하여 기준전압의 디벨로핑 타임을 정확하게 측정하기 어려운 문제점이 있다.
본 발명은 내부적으로 생성되는 기준전압의 디벨로핑 타임(developing time)을 왜곡없이 정확하게 측정할 수 있는 반도체 장치 및 그의 구동방법을 제공하는데 그 목적이 있다.
본 발명의 일 측면에 따르면, 본 발명은 인에이블신호에 응답하여 내부전압을 생성하기 위한 내부전압 생성부; 인에이블신호에 응답하여 내부전압의 생성 개시 시점을 정의하기 위한 인에이블 설정 로직부; 내부전압이 타겟 레벨에 도달했는지를 모니터링하고, 그 모니터링결과에 따라 내부전압의 생성 완료 시점을 정의하기 위한 모니터링부; 및 인에이블 설정 로직부의 출력신호와 모니터링부의 출력신호에 응답하여 내부전압의 디벨로핑 타임(developing time)에 대응하는 측정결과신호를 생성하기 위한 측정결과신호 생성부를 포함한다.
본 발명의 다른 측면에 따르면, 본 발명은 인에이블신호와 전압설정코드에 응답하여 내부전압을 생성하기 위한 내부전압 생성부; 인에이블신호와 전압설정코드에 응답하여 내부전압의 생성 개시 시점을 정의하기 위한 인에이블 설정 로직부; 내부전압과 비교용 기준전압을 비교하고, 그 비교결과에 따라 내부전압의 생성 완료 시점을 정의하기 위한 비교부; 인에이블 설정 로직부의 출력신호와 비교부의 출력신호에 응답하여 전압설정코드에 의해 정의된 전압레벨구간에 대응하는 내부전압의 디벨로핑 타임(developing time)을 측정결과신호로서 출력하기 위한 측정결과신호 생성부; 및 측정결과신호를 외부로 제공하기 위한 패드를 포함
본 발명의 또 다른 측면에 따르면, 본 발명은 인에이블신호가 활성화되면, 내부전압 생성부는 제1 전압설정코드에 대응하는 하위 전압레벨의 내부전압을 생성하는 단계; 제1 전압설정코드에서 제2 전압설정코드로 변경되면, 인에이블 설정 로직부는 내부전압의 생성 개시 시점을 정의하고, 내부전압 생성부는 내부전압을 제2 전압설정코드에 대응하는 상위 전압레벨로 디벨로핑(developing)하는 단계; 모니터링부는 내부전압이 예정된 상위 전압레벨에 도달하였는지를 모니터링하고, 그 모니터링 결과에 따라 내부전압의 생성 완료 시점을 정의하는 단계; 및 측정결과신호 생성부는 내부전압의 생성 개시 시점 및 생성 완료 시점에 대응하는 측정결과신호를 생성하는 단계를 포함한다.
내부적으로 생성되는 기준전압의 디벨로핑 타임(developing time)을 측정하여 DC 레벨 형태의 신호를 외부로 출력함으로써, 테스트 장치 또는 오실로스코프 등을 직접 이용하여 측정할 때보다 프로브 팁(probe tip)의 로딩에 의한 왜곡없이 정확한 측정 결과를 얻을 수 있는 효과가 있다. 더 나아가 기준전압의 디벨로핑 타임을 정확하게 얻을 수 있음에 따라 시스템 설계시 유용한 정보로 이용할 수 있는 효과도 있다.
도 1은 본 발명의 요지를 개념적으로 설명하기 위한 블록 구성도이다.
도 2는 본 발명의 실시예에 따른 반도체 장치의 블록 구성도이다.
도 3은 도 2에 도시된 분배전압 생성부의 내부 구성도이다.
도 4는 본 발명의 실시예에 따른 반도체 장치의 구동방법을 설명하기 위한 타이밍도이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 1에는 본 발명의 요지를 개념적으로 설명하기 위한 블록 구성도가 도시되어 있다.
도 1을 참조하면, 반도체 장치(100)는 내부회로(도면에 미도시)에 이용되는 내부용 기준전압(이하 '내부 기준전압'이라 함)(INT_VREF)을 생성하기 위한 내부 기준전압 생성부(110)와, 인에이블신호(IntVrefMeasEn)에 응답하여 내부 기준전압(INT_VREF)의 생성 개시 시점을 정의하기 위한 인에이블 설정 로직부(120)와, 인에이블신호(IntVrefMeasEn)에 응답하여 내부 기준전압(INT_VREF)이 타겟 레벨에 도달했는지를 모니터링하고 그 모니터링결과에 따라 내부 기준전압(INT_VREF)의 생성 완료 시점을 정의하기 위한 모니터링부(130)와, 인에이블 설정 로직부(120)의 출력신호(DVP_ON)와 모니터링부(130)의 출력신호(DVP_OFF)에 응답하여 내부 기준전압(INT_VREF)의 디벨로핑 타임(developing time)에 대응하는 DC 레벨의 측정결과신호(DVP_OUT)를 패드(150)로 출력하기 위한 측정결과신호 생성부(140)를 포함한다.
여기서, 모니터링부(130)는 기준전압 대비 내부전압을 지속적으로 검출하여 내부전압의 생성 완료 시점을 정의할 수 있다.
이하에서는 도 1에 도시된 반도체 장치(100)에 기초하여 더욱 자세한 실시예를 설명한다.
도 2에는 본 발명의 실시예에 따른 반도체 장치(200)가 블록 구성도로 도시되어 있다.
도 2를 참조하면, 반도체 장치(200)는 인에이블신호(IntVrefMeasEn)와 전압설정코드(MRS3<4:10>)에 응답하여 내부 기준전압(INT_VREF)을 생성하기 위한 내부 기준전압 생성부(210)와, 인에이블신호(IntVrefMeasEn)와 전압설정코드(MRS3<4:10>)에 응답하여 내부 기준전압(INT_VREF)의 생성 개시 시점을 정의하기 위한 인에이블 설정 로직부(220)와, 인에이블신호(IntVrefMeasEn)에 응답하여 내부 기준전압(INT_VREF)의 타겟 레벨에 대응하는 비교용 기준전압(이하 '비교 기준전압'이라 함)(COM_VREF)을 생성하기 위한 비교 기준전압 생성부(230)와, 내부 기준전압(INT_VREF)과 비교 기준전압(COM_VREF)을 비교하고 그 비교결과에 따라 내부 기준전압(INT_VREF)의 생성 완료 시점을 정의하기 위한 비교부(240)와, 인에이블 설정 로직부(220)의 출력신호(DVP_ON)와 비교부(240)의 출력신호(DVP_OFF)에 응답하여 전압설정코드(MRS3<4:10>)에 의해 정의된 전압레벨구간에 대응하는 내부 기준전압(INT_VREF)의 디벨로핑 타임을 측정결과신호(DVP_OUT)로서 출력하기 위한 측정결과신호 생성부(250)와, 측정결과신호(DVP_OUT)를 외부로 제공하기 위한 패드(260)를 포함한다.
여기서, 내부 기준전압 생성부(210)는 인에이블신호(IntVrefMeasEn)에 따라 인에이블된 상태에서 전압설정코드(MRS3<4:10>)에 대응하는 내부 기준전압(INT_VREF)을 생성한다. 특히, 내부 기준전압 생성부(210)는 전압설정코드(MRS3<4:10>)에 정의된 하위 전압레벨을 초기 레벨로서 생성하고 전압설정코드(MRS3<4:10>)에 정의된 상위 전압레벨을 타겟 레벨로서 생성한다. 이때, 하위 전압레벨과 상위 전압레벨 사이의 전압레벨구간이 내부 기준전압(INT_VREF)의 디벨로핑 타임을 측정하고자 하는 구간에 대응한다.
그리고, 인에이블 설정 로직부(220)는 인에이블신호(IntVrefMeasEn)에 따라 인에이블된 상태에서 상위 전압레벨에 대응하는 전압설정코드(MRS3<4:10>)가 입력될 때 디벨로핑 개시신호(DVP_ON)를 활성화한다. 다시 말해, 인에이블 설정 로직부(220)는 인에이블된 상태에서 상위 전압레벨에 대응하는 전압설정코드(MRS3<4:10>)가 인가되는 경우 디벨로핑 개시신호(DVP_ON)를 활성화하고, 그 이외의 전압설정코드(MRS3<4:10>)가 인가되는 경우 디벨로핑 개시신호(DVP_ON)를 비활성화한다.
또한, 비교 기준전압 생성부(230)는 인에이블신호(IntVrefMeasEn)에 응답하여 복수의 분배전압(REFOUT<0:m>)을 생성하기 위한 분배전압 생성부(231)와, 전압선택코드(RefLvlSelt<0:n>)에 응답하여 복수의 분배전압(REFOUT<0:m>) 중 어느 하나를 선택하여 출력하기 위한 선택부(233)를 포함한다. 분배전압 생성부(231)는 내부 기준전압(INT_VREF)의 타겟 레벨에 대응하는 복수의 분배전압(REFOUT<0:m>)을 생성한다. 여기서, 내부 기준전압(INT_VREF)의 타겟 레벨은 내부 기준전압(INT_VREF)의 디벨로핑 타임을 측정하고자 하는 전압레벨구간에서 기 설정된 상위 전압레벨을 말하므로, 분배전압 생성부(231)는 기 설정된 상위 전압레벨들에 대응하는 복수의 분배전압(REFOUT<0:m>)을 생성한다. 선택부(233)는 전압설정코드(MRS3<4:10>)에 따라 복수의 분배전압(REFOUT<0:m>) 중에서 현재 내부 기준전압(INT_VREF)의 타겟 레벨에 대응하는 분배전압을 선택하여 비교부(240)에게 제공한다. 이때, 만약 분배전압 생성부(231)를 통해 8개의 분배전압(REFOUT<0:7>)이 생성된다면, 8개의 분배전압(REFOUT<0:7>) 중 어느 하나를 선택하기 위하여 3개의 전압선택코드(RefLvlSelt<0:2>)가 인가될 것이다. 예컨대, 선택부(233)는 멀티플렉서(Multiplexer)를 포함하여 구성된다.
또 비교부(240)는 내부 기준전압(INT_VREF)과 비교 기준전압(COM_VREF)을 비교하고, 그 비교결과 내부 기준전압(INT_VREF)이 비교 기준전압(COM_VREF)에 도달했을 때 디벨로핑 종료신호(DVP_OUT)를 활성화한다. 다시 말해, 비교부(240)는 내부 기준전압(INT_VREF)이 비교 기준전압(COM_VREF)보다 낮은 경우 디벨로핑 종료신호(DVP_OUT)를 비활성화하고 내부 기준전압(INT_VREF)이 비교 기준전압(COM_VREF)보다 높은 경우 디벨로핑 종료신호(DVP_OUT)를 활성화한다. 예컨대, 비교부(250)는 일반적인 차동 증폭기(differential amplifier)를 포함하여 구성된다.
또 측정결과신호 생성부(250)는 디벨로핑 개시신호(DVP_ON)에 응답하여 패드(260)를 고전압(예:VDDQ)으로 구동하기 위한 풀업 구동부(251)와, 디벨로핑 종료신호(DVP_OUT)에 응답하여 패드(260)를 저전압(예:VSSQ)으로 구동하기 위한 풀다운 구동부(253)를 포함한다. 풀업 구동부(251)는 디벨로핑 개시신호(DVP_ON)를 게이트 입력으로 하며 고전압단과 패드(260) 사이에 소오스와 드레인이 접속된 PMOS 트랜지스터를 포함한다. 풀다운 구동부(253는 디벨로핑 종료신호(DVP_OUT)를 게이트 입력으로 하며 저전압단과 패드(260) 사이에 소오스와 드레인이 접속된 NMOS 트랜지스터를 포함한다. 이와 같이 구성되는 측정결과신호 생성부(250)는 디벨로핑 개시신호(DVP_ON)와 디벨로핑 종료신호(DVP_OUT)에 응답하여 DC 레벨의 측정결과신호(DVP_OUT)를 패드(260)로 출력한다.
또 패드(260)는 측정결과신호(DVP_OUT)를 외부로 출력하기 위한 전용 패드가 이용될 수도 있고, 내부 기준전압(INT_VREF)의 디벨로핑 타임을 측정할 때 이용되지 않는 미전용 패드를 이용할 수도 있다. 예컨대, 미전용 패드는 데이터 입출력 패드(DQ pad)와 같이 다른 동작모드에서 이용되는 패드를 말한다. 이때, 미전용 패드를 본 발명에서 이용할 경우에는 내부 기준전압 생성부(210)에 가장 가깝게 배치된 패드를 이용하는 것이 좋다.
한편, 도 3에는 분배전압 생성부(231)의 내부 구성도가 도시되어 있다.
도 3을 참조하면, 분배전압 생성부(231)는 고전압(예:VDDQ)단과 저전압(예:VSSQ)단 사이에 걸린 전압을 예정된 분배비로 분배하여 복수의 분배전압(REFOUT<0:m>)을 생성하기 위한 분배부(231A)와, 반전된 인에이블신호(IntVrefMeasEn)에 응답하여 고전압단과 분배부(231A)의 일단을 선택적으로 연결하기 위한 제1 스위칭부(231B)와, 인에이블신호(IntVrefMeasEn)에 응답하여 저전압단과 분배부(231A)의 타단을 선택적으로 연결하기 위한 제2 스위칭부(231C)를 포함한다. 분배부(231A)는 복수의 가변 저항이 직렬로 연결되며, 각각의 가변 저항 사이의 노드가 각각의 분배전압(REFOUT<0:m>)을 출력하기 위한 출력노드이다. 제1 스위칭부(231B)는 반전된 인에이블신호(IntVrefMeasEn)를 게이트 입력으로 하며 고전압단과 분배부(231A)의 일단 사이에 소오스와 드레인이 접속된 PMOS 트랜지스터를 포함한다. 제2 스위칭부(231C)는 인에이블신호(IntVrefMeasEn)를 게이트 입력으로 하며 저전압단과 분배부(231A)의 타단 사이에 소오스 드레인이 접속된 NMOS 트랜지스터를 포함한다. 이와 같이 구성되는 분배전압 생성부(231)는 저항 소자로 구현하였기 때문에 프로세스 변동(Process Variation)에 강인한 장점을 가진다.
이하, 상기와 같은 구성을 가지는 본 발명의 실시예에 따른 반도체 장치(200)의 동작을 도 4를 참조하여 설명한다.
도 4에는 본 발명의 실시예에 따른 반도체 장치의 구동방법을 설명하기 위한 타이밍도가 도시되어 있다.
도 4를 참조하면, 일단 인에이블신호(IntVrefMeasEn)가 활성화되면, 내부 기준전압 생성부(210), 인에이블 설정 로직부(220), 비교 기준전압 생성부(230), 비교부(240)가 인에이블된다. 그러면, 인에이블 설정 로직부(220)는 디벨로핑 개시신호(DVP_ON)를 비활성화하고, 비교 기준전압 생성부(230)는 전압설정코드(MRS3<4:10>)에 응답하여 내부 기준전압(INT_VREF)의 타겟 레벨에 대응하는 비교 기준전압(COM_VREF)을 생성하고, 비교부(240)는 디벨로핑 종료신호(DVP_OUT)를 비활성화한다.
이러한 상태에서, 하위 전압레벨에 대응하는 전압설정코드(MRS3<4:10>)가 입력되면, 내부 기준전압 생성부(210)는 하위 전압레벨의 내부 기준전압(INT_VREF)을 생성한다. 이때, 인에이블 설정 로직부(220)는 하위 전압레벨에 대응하는 전압설정코드(MRS3<4:10>)가 입력됨에 따라 디벨로핑 개시신호(DVP_ON)를 계속 비활성화한다.
이후, 하위 전압레벨의 전압설정코드(MRS3<4:10>)가 상위 전압레벨에 대응하는 전압설정코드(MRS3<4:10>)로 변경되면, 내부 기준전압 생성부(210)는 하위 전압레벨의 내부 기준전압(INT_VREF)에서 상위 전압레벨의 내부 기준전압(INT_VREF)으로 디벨로핑한다. 이때, 인에이블 설정 로직부(220)는 상위 전압레벨에 대응하는 전압설정코드(MRS3<4:10>)가 입력됨에 따라 디벨로핑 개시신호(DVP_ON)를 활성화한다. 그리고, 측정결과신호 생성부(250)는 디벨로핑 개시신호(DVP_ON)에 따라 측정결과신호(DVP_OUT)를 활성화한다. 더욱 자세하게는, 디벨로핑 개시신호(DVP_ON)가 논리 로우 레벨로 활성화됨에 따라 풀업 구동부(251)가 고전압(예:VDDQ)으로 패드(260)를 구동한다. 이때, 패드(260)를 통해 논리 하이 레벨의 측정결과신호(DVP_OUT)가 출력된다.
그리고, 비교부(240)는 내부 기준전압(INT_VREF)이 비교 기준전압(COM_VREF)에 도달하는지를 지속적으로 감시한다. 감시 결과 내부 기준전압(INT_VREF)이 비교 기준전압(COM_VREF)에 도달하면, 비교부(240)는 디벨로핑 종료신호(DVP_OUT)를 활성화한다. 그러면, 측정결과신호 생성부(250)는 디벨로핑 종료신호(DVP_OUT)에 따라 측정결과신호(DVP_OUT)를 비활성화한다. 더욱 자세하게는, 디벨로핑 종료신호(DVP_OUT)가 논리 하이 레벨로 활성화됨에 따라 풀다운 구동부(253)가 저전압(예:VSSQ)으로 패드(260)를 구동한다. 이때, 패드(260)를 통해 논리 로우 레벨의 측정결과신호(DVP_OUT)가 출력된다.
결론적으로, 디벨로핑 개시신호(DVP_ON)가 활성화된 시점부터 디벨로핑 종료신호((DVP_OUT)가 활성화된 시점까지가 예정된 전압레벨구간(VLP)에 대응하는 내부 기준전압(INT_VREF)의 디벨로핑 타임이 되며, 그 디벨로핑 타임은 DC 레벨로 출력되는 측정결과신호(DVP_OUT)의 활성화 구간으로 정의된다.
이와 같은 본 발명의 실시예에 따르면, 내부 기준전압의 디벨로핑 타임에 대응하는 측정결과신호를 DC 레벨의 형태로 외부로 제공할 수 있으므로 테스트시 정확한 측정이 가능한 이점이 있다.
본 발명의 기술 사상은 상기 실시예에 따라 구체적으로 기술되었으나, 이상에서 설명한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 여러 가지 치환, 변형 및 변경으로 다양한 실시예가 가능함을 이해할 수 있을 것이다.
예컨대, 본 발명의 실시예에서는 내부적으로 생성되는 기준전압을 예로 들어 설명하였지만, 반드시 이에 한정되는 것은 아니며, 디스에이블 상태에서 인에이블 상태로 전환됨에 따라 디벨로핑 과정을 통해 타겟 레벨에 도달하게 되는 내부전압 생성회로에 적용 가능하다.
또한, 본 발명의 실시예에 따르면, 내부 기준전압 생성부(210)에는 인에이블 설정 로직부(220)에 인가되는 전압설정코드(MRS3<4:10>)가 동일하게 인가되는 것으로 예를 들어 설명하였지만, 반드시 이에 한정되는 것은 아니며, 전압설정코드(MRS3<4:10>) 중 불필요한 코드를 제외한 나머지 코드, 예컨대 전압설정코드(MRS3<4:10>) 중 최상위 비트(MSB)가 전압레벨과 무관한 경우 최상위 비트(MSB)를 제외한 나머지 코드(MRS3<4:9>)만이 인에이블 설정 로직부(220)에 인가될 수도 있다.
200 : 반도체 장치 210 : 내부 기준전압 생성부
220 : 인에이블 설정 로직부 230 : 비교 기준전압 생성부
231 : 분배전압 생성부 231A : 분배부
231B : 제1 스위칭부 231C : 제2 스위칭부
233 : 선택부 240 : 비교부
250 : 측정결과신호 생성부 251 : 풀업 구동부
253 : 풀다운 구동부 260 : 패드

Claims (16)

  1. 인에이블신호에 응답하여 내부전압을 생성하기 위한 내부전압 생성부;
    상기 인에이블신호에 응답하여 상기 내부전압의 생성 개시 시점을 정의하기 위한 인에이블 설정 로직부;
    상기 내부전압이 타겟 레벨에 도달했는지를 모니터링하고, 그 모니터링결과에 따라 상기 내부전압의 생성 완료 시점을 정의하기 위한 모니터링부; 및
    상기 인에이블 설정 로직부의 출력신호와 상기 모니터링부의 출력신호에 응답하여 상기 내부전압의 디벨로핑 타임(developing time)에 대응하는 측정결과신호를 생성하기 위한 측정결과신호 생성부
    를 포함하는 반도체 장치.
  2. 제1항에 있어서,
    상기 내부전압은 내부회로에서 이용되는 내부용 기준전압인 것을 특징으로 하는 반도체 장치.
  3. 제1항에 있어서,
    상기 모니터링부는,
    기준전압을 생성하기 위한 기준전압 생성부; 및
    상기 기준전압과 상기 내부전압을 비교하고, 그 비교결과에 따라 상기 내부전압의 생성 완료 시점을 정의하기 위한 비교부를 포함하는 반도체 장치.
  4. 제1항에 있어서,
    상기 모니터링부는 상기 인에이블신호에 응답하여 인에이블되는 반도체 장치.
  5. 제1항에 있어서,
    상기 측정결과신호는 DC 레벨의 신호인 것을 특징으로 하는 반도체 장치.
  6. 제1항에 있어서,
    상기 측정결과신호를 외부로 제공하기 위한 패드를 더 포함하는 반도체 장치.
  7. 인에이블신호와 전압설정코드에 응답하여 내부전압을 생성하기 위한 내부전압 생성부;
    상기 인에이블신호와 상기 전압설정코드에 응답하여 상기 내부전압의 생성 개시 시점을 정의하기 위한 인에이블 설정 로직부;
    상기 내부전압과 비교용 기준전압을 비교하고, 그 비교결과에 따라 상기 내부전압의 생성 완료 시점을 정의하기 위한 비교부;
    상기 인에이블 설정 로직부의 출력신호와 상기 비교부의 출력신호에 응답하여 상기 전압설정코드에 의해 정의된 전압레벨구간에 대응하는 상기 내부전압의 디벨로핑 타임(developing time)을 측정결과신호로서 출력하기 위한 측정결과신호 생성부; 및
    상기 측정결과신호를 외부로 제공하기 위한 패드
    를 포함하는 반도체 장치.
  8. 제7항에 있어서,
    상기 내부전압은 내부회로에서 이용되는 내부용 기준전압인 것을 특징으로 하는 반도체 장치.
  9. 제7항에 있어서,
    상기 인에이블신호에 응답하여 상기 비교용 기준전압을 생성하기 위한 비교 기준전압 생성부를 더 포함하는 반도체 장치.
  10. 제9항에 있어서,
    상기 비교 기준전압 생성부는,
    상기 인에이블신호에 응답하여 전압 분배 방식으로 복수의 분배전압을 생성하기 위한 분배전압 생성부; 및
    전압선택코드에 응답하여 상기 복수의 분배전압 중 어느 하나를 상기 비교용 기준전압으로서 출력하기 위한 선택부를 포함하는 반도체 장치.
  11. 제7항에 있어서,
    상기 측정결과신호는 DC 레벨의 신호인 것을 특징으로 하는 반도체 장치.
  12. 제11항에 있어서,
    상기 측정결과신호 생성부는,
    상기 인에이블 설정 로직부의 출력신호에 응답하여 상기 패드를 고전압으로 구동하기 위한 풀업 구동부; 및
    상기 비교부의 출력신호에 응답하여 상기 패드를 저전압으로 구동하기 위한 풀다운 구동부를 포함하는 반도체 장치.
  13. 인에이블신호가 활성화되면, 내부전압 생성부는 제1 전압설정코드에 대응하는 하위 전압레벨의 내부전압을 생성하는 단계;
    제1 전압설정코드에서 제2 전압설정코드로 변경되면, 인에이블 설정 로직부는 상기 내부전압의 생성 개시 시점을 정의하고, 상기 내부전압 생성부는 상기 내부전압을 상기 제2 전압설정코드에 대응하는 상위 전압레벨로 디벨로핑(developing)하는 단계;
    모니터링부는 상기 내부전압이 상기 예정된 상위 전압레벨에 도달하였는지를 모니터링하고, 그 모니터링 결과에 따라 상기 내부전압의 생성 완료 시점을 정의하는 단계; 및
    측정결과신호 생성부는 상기 내부전압의 생성 개시 시점 및 생성 완료 시점에 대응하는 측정결과신호를 생성하는 단계
    를 포함하는 반도체 장치의 구동방법.
  14. 제13항에 있어서,
    상기 측정결과신호를 생성하는 단계는 상기 하위 전압레벨로부터 상기 상위 전압레벨까지의 전압레벨구간에 대응하는 상기 내부전압의 디벨로핑 타임(developing time)을 DC 레벨의 상기 측정결과신호로서 외부로 제공하는 반도체 장치의 구동방법.
  15. 제13항 또는 제14항에 있어서,
    상기 내부전압은 내부회로에서 이용되는 내부용 기준전압인 것을 특징으로 하는 반도체 장치의 구동방법.
  16. 제13항에 있어서,
    상기 내부전압의 생성 완료 시점을 정의하는 단계는,
    상기 인에이블신호에 응답하여 복수의 분배전압을 생성하는 단계;
    상기 복수의 분배전압 중 어느 하나를 비교용 기준전압으로서 선택하는 단계; 및
    상기 비교용 기준전압과 상기 내부전압을 비교하고, 그 비교결과에 따라 상기 내부전압의 생성 완료 시점을 정의하는 단계를 포함하는 반도체 장치의 구동방법.
KR1020120083003A 2012-07-30 2012-07-30 반도체 장치 및 그의 구동방법 KR20140016481A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120083003A KR20140016481A (ko) 2012-07-30 2012-07-30 반도체 장치 및 그의 구동방법
US13/684,015 US8674752B2 (en) 2012-07-30 2012-11-21 Semiconductor device and method for driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120083003A KR20140016481A (ko) 2012-07-30 2012-07-30 반도체 장치 및 그의 구동방법

Publications (1)

Publication Number Publication Date
KR20140016481A true KR20140016481A (ko) 2014-02-10

Family

ID=49994294

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120083003A KR20140016481A (ko) 2012-07-30 2012-07-30 반도체 장치 및 그의 구동방법

Country Status (2)

Country Link
US (1) US8674752B2 (ko)
KR (1) KR20140016481A (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100653682B1 (ko) 2000-05-16 2006-12-04 삼성전자주식회사 반도체 메모리 장치
KR20040070615A (ko) 2003-02-04 2004-08-11 삼성전자주식회사 내부 전압 측정 회로를 가지는 반도체 메모리 장치 및이에 대한 내부 전압 측정 방법
KR20050060902A (ko) 2003-12-17 2005-06-22 삼성전자주식회사 센스 앰프를 이용한 칩 내부의 전압 강하 측정 회로
US7302600B2 (en) * 2004-06-30 2007-11-27 Marvell International Ltd. Power supply detection method, apparatus, and system
US7971086B2 (en) * 2007-02-06 2011-06-28 D. S. P. Group Ltd. Integrated waking/while-awake power management system with breaking distance timer for high wake-up latency portion of hardware

Also Published As

Publication number Publication date
US20140028385A1 (en) 2014-01-30
US8674752B2 (en) 2014-03-18

Similar Documents

Publication Publication Date Title
JP2007108016A (ja) 試験方法および試験装置
KR0136898B1 (ko) 정확한 특성시험을 행하는 반도체 장치
US9910072B2 (en) Power-supply voltage sensing device
KR100798804B1 (ko) 반도체 메모리 장치
US20170168109A1 (en) Semiconductor device and method of diagnosing semiconductor device
US10763838B2 (en) Semiconductor device and semiconductor system for detecting voltage-drop level
TW201306044A (zh) 半導體積體電路
KR100845773B1 (ko) 반도체 메모리 장치의 파워 업 신호 트립 포인트 측정 회로 및 이를 이용한 파워 업 신호 트립 포인트 레벨 측정 방법
US9130544B2 (en) Period signal generation circuits
KR20090112998A (ko) 온 다이 터미네이션 테스트 장치 및 온 다이 터미네이션테스트 방법
KR20120068228A (ko) 반도체 장치 및 그 동작방법
US7791945B2 (en) Semiconductor memory device including apparatus for detecting threshold voltage
US20170160317A1 (en) On-die measurement technique for i/o dc parameters vol and voh
KR20140016481A (ko) 반도체 장치 및 그의 구동방법
JP2011171666A (ja) 半導体装置及び半導体装置の試験方法
US9509311B2 (en) Semiconductor device and operation method thereof
KR100892725B1 (ko) 반도체 메모리 장치의 셀프 리프레쉬 주기 측정 회로
KR20140104181A (ko) 반도체 메모리 시스템
US7898270B2 (en) Circuit for testing internal voltage of semiconductor memory apparatus
KR100689804B1 (ko) 반도체 메모리 장치의 고전압 발생회로
KR100640785B1 (ko) 반도체메모리소자
KR20140080310A (ko) 반도체 장치, 메모리 장치 및 이를 포함하는 테스트 시스템
KR101163033B1 (ko) 비트라인 프리차지 전원 발생 회로
US20070070672A1 (en) Semiconductor device and driving method thereof
KR100554846B1 (ko) 네가티브 워드라인 전압 검출 회로

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid