KR20140010659A - 반도체 장치 및 그를 포함하는 반도체 시스템 - Google Patents

반도체 장치 및 그를 포함하는 반도체 시스템 Download PDF

Info

Publication number
KR20140010659A
KR20140010659A KR1020120077193A KR20120077193A KR20140010659A KR 20140010659 A KR20140010659 A KR 20140010659A KR 1020120077193 A KR1020120077193 A KR 1020120077193A KR 20120077193 A KR20120077193 A KR 20120077193A KR 20140010659 A KR20140010659 A KR 20140010659A
Authority
KR
South Korea
Prior art keywords
reference voltage
semiconductor device
voltage
signal
external controller
Prior art date
Application number
KR1020120077193A
Other languages
English (en)
Inventor
변희진
권기창
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120077193A priority Critical patent/KR20140010659A/ko
Publication of KR20140010659A publication Critical patent/KR20140010659A/ko

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14Implementation of control logic, e.g. test mode decoders
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50Marginal testing, e.g. race, voltage or current testing
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004Voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

최적의 기준전압을 제공하기 위한 반도체 장치 및 그를 포함하는 반도체 시스템에 관한 것으로, 기준전압 요청신호에 응답하여 미리 측정 및 저장해 둔 전압정보 - 임의의 버퍼가 인터페이스되는 신호의 논리 레벨을 판별할 때 기준이 되는 기준전압에 대응함 - 를 제공하기 위한 반도체 장치; 및 기준전압 요청신호를 반도체 장치에게 인가하며, 반도체 장치로부터 제공된 전압정보에 기초하여 반도체 장치에서 이용되는 기준전압을 튜닝하기 위한 외부 컨트롤러를 포함하는 반도체 시스템이 제공된다.

Description

반도체 장치 및 그를 포함하는 반도체 시스템{SEMICONDUCTOR DEVICE AND SEMICONDUCTOR SYSTEM WITH THE SAME}
본 발명은 반도체 설계 기술에 관한 것으로, 더욱 상세하게는 반도체 장치 및 그를 포함하는 반도체 시스템에 관한 것이다.
일반적으로, 디램(DRAM : Dynamic Random Access Memory)과 같은 반도체 장치는 외부 컨트롤러와 각종 신호를 인터페이스하기 위한 버퍼를 포함한다. 이러한 버퍼는 기준전압에 기초하여 입출력되는 신호의 논리 레벨 상태를 판별한다. 다시 말해, 버퍼는 인터페이스되는 신호의 전압레벨이 기준전압보다 높으면 논리 하이 레벨로 판별하고, 반대로 입출력되는 신호의 전압레벨이 기준전압보다 낮으면 논리 로우 레벨로 판별한다. 여기서, 기준전압은 스펙(spec.)으로 정해져 있으며, 예컨대 'VDD/2'를 사용한다.
그러나, 기준전압의 최적 값은 버퍼의 동작 특성상 버퍼마다 상이한 값을 가질 수 있다. 이는 버퍼를 구성하는 트랜지스터(transistor), 레지스터(resistor) 등이 공정/전압/온도(PVT) 조건에 따라 변동(variation)하기 때문이다. 그로 인해, 논리 하이 레벨을 판별하기 위한 상위 전압 레벨(VIH)과 논리 로우 레벨을 판별하기 위한 하위 전압 레벨(VIL) 사이의 범위가 버퍼마다 상이해 지고, 최적으로 동작하는 기준전압 레벨은 상위 전압 레벨(VIH)과 하위 전압 레벨(VIL)의 중간값이므로, 결국 버퍼마다 최적의 기준전압이 상이해 지는 것이다.
따라서, 외부 컨트롤러는 반도체 장치마다 기준전압의 최적 값을 알 수 없기 때문에, 반도체 장치는 스펙으로 정해져 있는 'VDD/2'를 동일하게 사용한다. 그로 인하여, 반도체 장치는 인터페이스 특성 열화를 그대로 감수한 채 인터페이스 동작을 수행해야 하는 문제점이 있다.
한편, 종래에는 상기와 같은 문제점을 해결하기 위하여 각각의 반도체 장치에 대한 최적의 기준전압을 트레이닝(training) 방식을 통해 결정하기도 한다. 그러나, 최적의 기준전압이 필요할 때마다 트레이닝 동작을 실시하는 것은 장시간의 시간 낭비를 초래하는 문제점이 있다.
본 발명은 최적의 기준전압을 이용하여 인터페이스 동작을 수행하면서도 최적의 기준전압 정보를 외부 컨트롤러에게 손쉽게 제공하는 반도체 장치 및 그를 포함하는 반도체 시스템을 제공하는 것이다.
본 발명의 일 측면에 따르면, 본 발명은 기준전압에 대응하는 전압정보를 저장하기 위한 저장부; 및 외부 컨트롤러로부터 인가된 기준전압 요청신호에 응답하여 저장부에 저장된 전압정보를 외부 컨트롤러에게 제공하기 위한 전압정보 제공부를 포함한다.
본 발명의 다른 측면에 따르면, 본 발명은 기준전압 요청신호에 응답하여 미리 측정 및 저장해 둔 전압정보 - 임의의 버퍼가 인터페이스되는 신호의 논리 레벨을 판별할 때 기준이 되는 기준전압에 대응함 - 를 제공하기 위한 반도체 장치; 및 기준전압 요청신호를 반도체 장치에게 인가하며, 반도체 장치로부터 제공된 전압정보에 기초하여 반도체 장치에서 이용되는 기준전압을 튜닝하기 위한 컨트롤러를 포함한다.
최적의 기준전압을 미리 측정 및 저장해 두었다가 외부 컨트롤러의 요청시 저장된 기준전압 정보를 제공함으로써, 외부 컨트롤러는 반도체 장치별로 최적의 기준접압을 튜닝할 수 있다. 따라서, 각각의 반도체 장치는 최적의 기준전압을 이용하여 최적의 인터페이스 동작을 수행할 수 있는 효과가 있다.
한편, 외부 컨트롤러의 요청시 반도체 장치가 추가적인 트레이닝(training) 동작이나 테스트 동작을 실시하지 않아도 되기 때문에 소모되는 시간 낭비를 세이브할 수 있는 효과도 있다.
도 1은 본 발명의 실시예에 따른 반도체 시스템의 블록 구성도이다.
도 2는 도 1에 도시된 반도체 장치의 일예를 보인 블록 구성도이다.
도 3은 도 1에 도시된 반도체 장치의 다른 예를 보인 블록 구성도이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 1에는 본 발명의 실시예에 따른 반도체 시스템이 블록 구성도로 도시되어 있다.
도 1을 참조하면, 반도체 시스템은 기준전압 요청신호(VREF_MRS)에 응답하여 미리 측정 및 저장해 둔 전압정보 - 후술하는 기준전압(VREF)에 대응하는 정보임 - 를 제공하기 위한 반도체 장치(100)와, 기준전압 요청신호(VREF_MRS)를 반도체 장치(100)에게 인가하며 반도체 장치(100)로부터 제공된 전압정보(VREF_INF)에 기초하여 반도체 장치(100)에서 이용되는 기준전압(VREF)을 튜닝하기 위한 외부 컨트롤러(200)를 포함한다.
여기서, 기준전압(VREF)은 반도체 장치(100)에 구비된 버퍼(도면에 미도시)가 자신을 통해 인터페이스되는 신호의 논리 레벨 상태를 판별할 때 기준이 되는 전압을 말한다. 다시 말해, 버퍼는 인터페이스되는 신호의 전압레벨이 기준전압(VREF)보다 높으면 논리 하이 레벨로 판별하고, 반대로 입출력되는 신호의 전압레벨이 기준전압(VREF)보다 낮으면 논리 로우 레벨로 판별한다.
한편, 도 2에는 도 1에 도시된 반도체 장치(100)의 일예를 보인 블록 구성도가 도시되어 있다.
도 2를 참조하면, 반도체 장치(100)는 대응하는 버퍼가 최적으로 동작하기 위한 최적의 기준전압(VREF)을 측정하기 위한 기준전압 측정부(110)와, 기준전압 측정부(110)에 의해 측정된 최적의 기준전압(VREF)을 디지털값으로 변환하기 위한 신호 변환부(120)와, 신호 변환부(120)로부터 출력되는 디지털값의 전압정보(VREF_DGT)를 테스트 모드신호(TM)에 응답하여 저장하기 위한 레지스터(130)와, 외부 컨트롤러(200)로부터 인가된 기준전압 요청신호(VREF_MRS)에 응답하여 레지스터(130)에 저장된 전압정보(VREF_INF)를 외부 컨트롤러(200)에게 제공하기 위한 전압정보 제공부(140)를 포함한다.
여기서, 기준전압 측정부(110)는 해당 테스트 모드시 테스트를 통해 최적의 기준전압을 측정하도록 구현되거나, 또는 트레이닝(training) 방식을 통해 최적의 기준전압을 측정하도록 구현될 수 있다.
한편, 도 3에는 반도체 장치(100)의 다른 예를 보인 블록 구성도가 도시되어 있다. 특히, 도 3에는 디지털값으로 변환된 전압정보(VREF_DGT)를 저장하기 위한 회로의 다른 예를 보여준다.
도 3을 참조하면, 인에이블신호(EN_RUPTURE)에 응답하여 신호 변환부(120)로부터 출력되는 전압정보(VREF_DGT)에 대응하는 퓨즈를 프로그램하는 퓨즈 회로(130')가 구비된다. 나머지 구성들(110, 120, 140)은 도 2와 동일하므로 자세한 설명은 생략한다.
이하, 상기와 같은 구성을 가지는 본 발명의 실시예에 따른 반도체 시스템의 동작을 설명한다.
일단, 반도체 장치(100)의 기준전압 측정부(110)는 대응하는 버퍼가 최적으로 동작하기 위한 기준전압(VREF)을 미리 측정한다. 예컨대, 기준전압 측정부(110)는 예정된 테스트 모드에 진입하면 예정된 테스트 과정을 통해 최적의 기준전압(VREF)을 측정할 수 있고, 또는 외부 컨트롤러(200)의 제어에 따라 트레이닝 방식을 통해 최적의 기준전압(VREF)을 측정할 수 있다.
그리고, 신호 변환부(120)가 기준전압 측정부(110)로부터 측정된 최적의 기준전압(VREF)을 디지털값의 전압정보(VREF_DGT)로 변환한다. 이때, 레지스터(130)는 테스트 모드신호(TM)에 응답하여 디지털값의 전압정보(VREF_DGT)를 저장한다. 또는, 퓨즈 회로(130')는 인에이블신호(EN_RUPTURE)에 응답하여 디지털값의 전압정보(VREF_DGT)에 대응하는 퓨즈를 프로그램한다.
이러한 상태에서, 외부 컨트롤러(200)로부터 기준전압 요청신호(VREF_MRS)가 인가되면, 전압정보 제공부(140)는 레지스터(130) 또는 퓨즈 회로(130')에 미리 저장해 둔 전압정보(VREF_INF)를 외부 컨트롤러(200)에게 제공한다.
따라서, 외부 컨트롤러(200)는 반도체 장치(100)로부터 제공된 전압정보(VREF_INF)에 기초하여 반도체 장치(100)에서 이용되는 기준전압(VREF)을 튜닝한다.
이와 같은 본 발명의 실시예에 따르면, 외부 컨트롤러(200)는 요청 즉시 반도체 장치(100)로부터 최적의 기준전압(VREF)을 제공받을 수 있으므로, 반도체 장치(100)의 최적화를 위한 별도의 트레이닝 과정 또는 다수의 테스트 과정을 거치지 않고도 반도체 장치(100)로부터 제공되는 최적의 기준전압(VREF)에 기초하여 손쉽게 튜닝할 수 있고, 그로 인하여 반도체 장치(100)는 최적화된 상태로 인터페이스 동작을 수행할 수 있는 이점이 있다.
본 발명의 기술 사상은 상기 실시예에 따라 구체적으로 기술되었으나, 이상에서 설명한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 여러 가지 치환, 변형 및 변경으로 다양한 실시예가 가능함을 이해할 수 있을 것이다.
예컨대, 본 발명의 실시예에서는 반도체 장치에서 미리 측정된 최적의 기준전압을 레지스터 또는 퓨즈 회로에 저장되는 것을 예로 들어 설명하고 있지만, 반드시 이에 한정되는 것은 아니며, 아날로그값 또는 디지털값을 저장할 수 있는 회로라면 모두 적용 가능하다.
또한, 본 발명의 실시예에서는 외부 컨트롤러의 요청시 반도체 장치로부터 디지털 값의 전압정보가 제공되는 것을 예로 들어 설명하고 있지만, 반드시 이에 한정되는 것은 아니며, 외부 컨트롤러와 반도체 장치 간에 이미 협의만 되어 있다면 어떤 포멧의 정보라도 적용 가능하다.
100 : 반도체 장치 110 : 기준전압 측정부
120 : 신호 변환부 130 : 레지스터
140 : 전압정보 제공부 200 : 외부 컨트롤러

Claims (5)

  1. 제어신호에 응답하여 기준전압에 대응하는 전압정보를 저장하기 위한 저장부; 및
    외부 컨트롤러로부터 인가된 기준전압 요청신호에 응답하여 상기 저장부에 저장된 상기 전압정보를 상기 외부 컨트롤러에게 제공하기 위한 전압정보 제공부
    를 포함하는 반도체 장치.
  2. 제1항에 있어서,
    상기 기준전압은 임의의 버퍼가 인터페이스되는 신호의 논리 레벨 상태를 판별할 때 기준이 되는 전압인 것을 특징으로 하는 반도체 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 기준전압을 측정하기 위한 기준전압 측정부; 및
    상기 기준전압 측정부에 의해 측정된 상기 기준전압을 디지털값으로 변환하여 상기 전압정보로서 출력하기 위한 신호 변환부를 더 포함하는 반도체 장치.
  4. 제1항 또는 제2항에 있어서,
    상기 저장부는 테스트 신호 - 상기 제어신호에 대응함 - 에 응답하여 상기 전압정보를 저장하기 위한 레지스터(register)를 포함하거나, 또는 인에이블신호 - 상기 제어신호에 대응함 - 에 응답하여 상기 전압정보에 대응하는 퓨즈(fuse)를 프로그램하기 위한 퓨즈 회로를 포함하는 반도체 장치.
  5. 기준전압 요청신호에 응답하여 미리 측정 및 저장해 둔 전압정보 - 임의의 버퍼가 인터페이스되는 신호의 논리 레벨을 판별할 때 기준이 되는 기준전압에 대응함 - 를 제공하기 위한 반도체 장치; 및
    상기 기준전압 요청신호를 상기 반도체 장치에게 인가하며, 상기 반도체 장치로부터 제공된 상기 전압정보에 기초하여 상기 반도체 장치에서 이용되는 상기 기준전압을 튜닝하기 위한 외부 컨트롤러
    를 포함하는 반도체 시스템.
KR1020120077193A 2012-07-16 2012-07-16 반도체 장치 및 그를 포함하는 반도체 시스템 KR20140010659A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120077193A KR20140010659A (ko) 2012-07-16 2012-07-16 반도체 장치 및 그를 포함하는 반도체 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120077193A KR20140010659A (ko) 2012-07-16 2012-07-16 반도체 장치 및 그를 포함하는 반도체 시스템

Publications (1)

Publication Number Publication Date
KR20140010659A true KR20140010659A (ko) 2014-01-27

Family

ID=50143207

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120077193A KR20140010659A (ko) 2012-07-16 2012-07-16 반도체 장치 및 그를 포함하는 반도체 시스템

Country Status (1)

Country Link
KR (1) KR20140010659A (ko)

Similar Documents

Publication Publication Date Title
TWI770128B (zh) 免於變動之晶粒上電壓降檢測器
US8169764B2 (en) Temperature compensation in integrated circuit
US7440306B2 (en) Method for programming one-time programmable memory of integrated circuit
JP2011101143A (ja) 半導体装置及びそのシステムとキャリブレーション方法
US8290728B2 (en) Method and apparatus for integrated circuit temperature control
CN108431785B (zh) 存储器控制器
JP5359886B2 (ja) 温度測定装置及び方法
US10408687B2 (en) Semiconductor device, temperature sensor and power supply voltage monitor
KR100856069B1 (ko) 반도체 메모리 장치 및 그의 구동방법
KR20110097470A (ko) 온도센서
US8947132B2 (en) Semiconductor device and semiconductor system including the same
EP2711800B1 (en) I/O cell calibration
US7549796B2 (en) Digital temperature detection circuit adapted for use with semiconductor device
TWI534805B (zh) 用以應力編程一積體電路之方法和系統
KR100914294B1 (ko) 오토 리프래쉬 제어 장치
JP6012491B2 (ja) 不揮発性半導体記憶装置及び半導体装置
US7952381B2 (en) Semiconductor device
KR20140010659A (ko) 반도체 장치 및 그를 포함하는 반도체 시스템
US7490025B2 (en) Integrated circuit with self-proofreading function, measuring device using the same and method for self-recording parameter
KR100864633B1 (ko) 반도체 메모리 테스트 장치 및 반도체 메모리 테스트 방법
US20110026561A1 (en) Temperature information outputting circuit and a semiconductor memory apparatus using the same
KR100877106B1 (ko) 온도 정보 출력 장치
KR100498502B1 (ko) 기준 데이터를 스택시켜 레이턴시를 보상하는 반도체메모리 장치 및 그 테스트 방법
US20230068821A1 (en) Monitoring circuit, integrated circuit including the same, and operating method of monitoring circuit
US7428474B2 (en) Integrated circuit with self-proofreading function and measuring device using the same

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination