KR20140008739A - 박막 트랜지스터 기판 및 이의 제조 방법 - Google Patents
박막 트랜지스터 기판 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR20140008739A KR20140008739A KR1020120075704A KR20120075704A KR20140008739A KR 20140008739 A KR20140008739 A KR 20140008739A KR 1020120075704 A KR1020120075704 A KR 1020120075704A KR 20120075704 A KR20120075704 A KR 20120075704A KR 20140008739 A KR20140008739 A KR 20140008739A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- electrode
- photosensitive organic
- pattern
- data
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 66
- 239000010409 thin film Substances 0.000 title claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 title abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 26
- 239000000463 material Substances 0.000 claims abstract description 8
- 239000010408 film Substances 0.000 claims description 55
- 239000011368 organic material Substances 0.000 claims description 47
- 239000004020 conductor Substances 0.000 claims description 30
- 230000001681 protective effect Effects 0.000 claims description 27
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- 150000001875 compounds Chemical class 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 6
- 238000002161 passivation Methods 0.000 claims description 5
- 238000004380 ashing Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 abstract description 79
- 239000011241 protective layer Substances 0.000 abstract description 8
- 229910001182 Mo alloy Inorganic materials 0.000 description 30
- 239000004973 liquid crystal related substance Substances 0.000 description 20
- 229910021417 amorphous silicon Inorganic materials 0.000 description 16
- 229910000838 Al alloy Inorganic materials 0.000 description 15
- 230000005684 electric field Effects 0.000 description 11
- 229910052782 aluminium Inorganic materials 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 229910052804 chromium Inorganic materials 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 229910052750 molybdenum Inorganic materials 0.000 description 6
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 6
- 229910001887 tin oxide Inorganic materials 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000002834 transmittance Methods 0.000 description 4
- 229910000881 Cu alloy Inorganic materials 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 3
- 239000003517 fume Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- MSDNMOYJBGKQDH-UHFFFAOYSA-N [Zn+2].[O-2].[In+3].[O-2].[Zn+2] Chemical compound [Zn+2].[O-2].[In+3].[O-2].[Zn+2] MSDNMOYJBGKQDH-UHFFFAOYSA-N 0.000 description 1
- WGCXSIWGFOQDEG-UHFFFAOYSA-N [Zn].[Sn].[In] Chemical compound [Zn].[Sn].[In] WGCXSIWGFOQDEG-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 공정을 간소화하고 제조 비용을 절감할 수 있는 박막 트랜지스터 기판 및 이의 제조 방법에 관한 것으로, 본 발명의 박막 트랜지스터 기판은 기판; 기판 상에 형성된 게이트 라인 및 게이트 전극; 상기 게이트 전극을 포함한 상기 기판 전면에 형성된 게이트 절연막; 상기 게이트 라인과 데이터 라인의 교차 영역에 형성된 박막 트랜지스터 및 상기 게이트 절연막을 사이에 두고 상기 게이트 라인과 교차하여 화소 영역을 정의하는 데이터 라인; 상기 게이트 절연막 상에 형성되어 상기 박막 트랜지스터와 직접 접속하는 화소 전극 및 상기 화소 전극과 동일 물질로 상기 데이터 라인의 전면을 덮도록 형성된 투명 전도성 패턴; 상기 투명 전도성 패턴을 완전히 덮도록 형성된 감광성 유기물 패턴; 상기 감광성 유기물 패턴을 포함한 상기 기판 전면에 형성된 보호막; 및 상기 보호막을 사이에 두고 상기 화소 전극과 중첩되는 복수 개의 슬릿 형태의 공통 전극을 포함한다.
Description
본 발명은 박막 트랜지스터 기판에 관한 것으로 특히, 공정을 간소화하여 제조 비용을 절감할 수 있는 박막 트랜지스터 기판 및 이의 제조 방법에 관한 것이다.
정보화 사회가 발전함에 따라 표시 장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display Device), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시 장치로 활용되고 있다.
그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 특징 및 장점으로 인하여 이동형 화상 표시 장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 액정 표시 장치가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송 신호를 수신하여 디스플레이하는 텔레비젼 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.
이러한 액정 표시 장치는 전계를 이용하여 유전 이방성을 갖는 액정의 광투과율을 조절하여 화상을 표시하는 것으로, 컬러 필터가 형성된 컬러 필터 기판, 박막 트랜지스터가 형성된 박막 트랜지스터 기판 및 컬러 필터 기판과 박막 트랜지스터 기판 사이에 형성된 액정층을 포함하여 이루어진다.
컬러 필터 기판은 컬러 구현을 위한 R, G, B 컬러 필터, 빛샘 방지를 위한 블랙 매트릭스 및 박막 트랜지스터 기판과 컬러 필터 기판 사이의 셀 갭을 유지하기 위한 컬럼 스페이서가 형성된다. 그리고, 박막 트랜지스터 기판에는 화소 신호가 개별적으로 공급되는 다수의 화소 전극이 매트릭스 형태로 형성된다. 또한 박막 트랜지스터 기판에는 다수의 화소 전극을 개별적으로 구동하기 위한 박막 트랜지스터, 박막 트랜지스터를 제어하는 게이트 라인 및 박막 트랜지스터에 화소 신호를 공급하는 데이터 라인이 형성된다.
액정 표시 장치에서 가장 많이 사용되는 대표적인 구동 모드(Mode)는 액정 방향자가 90°트위스트 되도록 배열한 후 전압을 가하여 액정 방향자를 제어하는 TN(Twisted Nematic) 모드와, 한 기판 상에 나란하게 배열된 화소 전극과 공통 전극 간의 수평 전계에 의해 액정이 구동되는 횡전계(In-Plane Switching) 모드 등이 있다. 횡전계 모드는 화소 전극과 공통 전극을 박막 트랜지스터 기판의 개구부에 서로 교번하도록 형성하여, 화소 전극과 공통 전극 사이에 발생하는 횡전계에 의해 액정이 배향되도록 한 것이다.
그런데, 횡전계 모드 액정 표시 장치는 시야각은 넓으나 개구율 및 투과율이 낮으므로, 상기와 같은 문제점을 개선하기 위해 프린지 전계(Fringe Field Switching; FFS) 모드 액정 표시 장치가 제안되었다. 프린지 전계 모드 액정 표시 장치는 화소 영역에 통전극 형태의 공통 전극을 형성하고 공통 전극 상에 슬릿 형태로 복수개의 화소 전극을 형성하거나, 반대로 화소 전극을 통전극 형태로 형성하고 공통 전극을 복수개의 슬릿 형태로 형성함으로써, 화소 전극과 공통 전극 사이에 형성되는 프린지 전계에 의해 액정 분자를 동작시킨다.
이하, 첨부된 도면을 참조하여, 일반적인 프린지 전계 모드 액정 표시 장치의 제조 방법을 설명하면 다음과 같다.
도 1은 일반적인 프린지 전계 모드의 박막 트랜지스터 기판의 단면도이다.
도 1을 참조하면, 일반적인 프린지 전계 모드 박막 트랜지스터 기판의 제조 방법은 제 1 마스크를 이용해서 기판(10) 상에 게이트 라인(미도시), 게이트 전극(10a), 게이트 패드 하부 전극(10b) 및 공통 라인(미도시)을 형성하는 단계, 제 2 마스크를 이용해서 액티브층(13a)과 오믹접촉층(13b)이 차례로 적층된 반도체층(13)을 형성하는 단계, 제 3 마스크를 이용해서 소스, 드레인 전극(14a, 14b), 데이터 라인(DL) 및 데이터 패드 하부 전극(14c)을 형성하는 단계, 소스, 드레인 전극(14a, 14b), 데이터 라인(DL) 및 데이터 패드 하부 전극(14c)을 덮도록 기판(10) 전면에 차례로 제 1, 제 2 보호막(15a, 15b)을 형성하는 단계를 포함합니다.
그리고, 제 4 마스크를 이용해서 제 1, 제 2 보호막(15a, 15b)을 선택적으로 제거하여 드레인 전극(14b)을 노출시키는 화소 콘택홀, 게이트 패드 하부 전극(10b)을 노출시키는 게이트 콘택홀 및 데이터 패드 하부 전극(14c)을 노출시키는 데이터 콘택홀을 형성하는 단계, 제 5 마스크를 이용하여 제 2 보호막(15b) 상에 화소 콘택홀을 통해 드레인 전극(14b)과 접속하는 화소 전극(16)을 형성하는 단계, 제 6 마스크를 이용하여 게이트 콘택홀에 대응되는 게이트 패드 하부 전극(10b)과 데이터 콘택홀에 대응되는 데이터 패드 하부 전극(14c)을 노출시키는 제 3 보호막(15c)을 형성하는 단계, 제 7 마스크를 이용하여 제 3 보호막(15c)을 사이에 두고 화소 전극(16)과 프린지 전계를 생성하는 공통 전극(18a)과 게이트 패드 하부 전극(10b)과 접속하는 게이트 패드 상부 전극(18b) 및 데이터 패드 하부 전극(14c)과 접속하는 데이터 패드 상부 전극(18c)을 형성하는 단계를 포함한다.
그리고, 도시하지는 않았지만, R, G, B 컬러 필터, 블랙 매트릭스 및 컬럼 스페이서를 포함하는 컬러 필터 기판을 제조하는 단계까지 포함하면 일반적인 액정 표시 장치는 총 12개의 마스크를 이용하여 형성된다. 따라서, 공정이 복잡하고 제조 비용이 증가한다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로, 총 5개의 마스크를 이용하여 형성된 박막 트랜지스터 기판 및 이의 제조 방법을 제공하는데, 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 박막 트랜지스터 기판은 기판; 기판 상에 형성된 게이트 라인 및 게이트 전극; 상기 게이트 전극을 포함한 상기 기판 전면에 형성된 게이트 절연막; 상기 게이트 라인과 데이터 라인의 교차 영역에 형성된 박막 트랜지스터 및 상기 게이트 절연막을 사이에 두고 상기 게이트 라인과 교차하여 화소 영역을 정의하는 데이터 라인; 상기 게이트 절연막 상에 형성되어 상기 박막 트랜지스터와 직접 접속하는 화소 전극 및 상기 화소 전극과 동일 물질로 상기 데이터 라인의 전면을 덮도록 형성된 투명 전도성 패턴; 상기 투명 전도성 패턴을 완전히 덮도록 형성된 감광성 유기물 패턴; 상기 감광성 유기물 패턴을 포함한 상기 기판 전면에 형성된 보호막; 및 상기 보호막을 사이에 두고 상기 화소 전극과 중첩되는 복수 개의 슬릿 형태의 공통 전극을 포함한다.
상기 감광성 유기물 패턴은 포토 레지스트(Photo Resist; PR) 또는 광활성 화합물(Photo Active Compound; PAC)로 형성된다.
상기 공통 전극은 상기 데이터 라인과 중첩되는 상기 보호막 상에도 형성된다.
상기 게이트 라인의 일 끝단에 형성된 게이트 패드 하부 전극; 상기 데이터 라인의 일 끝단에 형성된 데이터 패드 하부 전극; 상기 게이트 절연막 및 보호막을 선택적으로 제거하여 각각 상기 게이트 패드 하부 전극 및 데이터 패드 하부 전극을 노출시키는 게이트 콘택홀 및 데이터 콘택홀; 및 상기 게이트 콘택홀 및 데이터 콘택홀을 통해 각각 상기 게이트 패드 하부 전극 및 데이터 패드 하부 전극과 접속하는 게이트 패드 상부 전극 및 데이터 패드 상부 전극을 더 포함한다.
또한, 동일 목적을 달성하기 위한 박막 트랜지스터 기판의 제조 방법은 기판 상에 게이트 라인 및 게이트 전극을 형성하는 단계; 상기 게이트 전극을 포함한 상기 기판 전면에 게이트 절연막을 형성하고, 상기 게이트 절연막을 사이에 두고 상기 게이트 라인과 교차하는 데이터 라인 및 상기 게이트 라인과 데이터 라인의 교차 영역에 박막 트랜지스터를 형성하는 단계; 상기 게이트 절연막 상에 상기 박막 트랜지스터와 직접 접속하는 화소 전극을 형성함과 동시에 상기 데이터 라인의 전면에 투명 전도성 패턴을 형성하는 단계; 상기 투명 전도성 패턴을 완전히 덮도록 감광성 유기물 패턴을 형성하는 단계; 상기 감광성 유기물 패턴을 포함한 상기 기판 전면에 보호막을 형성하는 단계; 및 상기 보호막을 사이에 두고 상기 화소 전극과 중첩되는 복수 개의 슬릿 형태의 공통 전극을 형성하는 단계를 포함한다.
상기 감광성 유기물 패턴을 형성하는 단계는 상기 박막 트랜지스터 및 데이터 라인을 포함한 상기 기판 전면에 투명 전도성 물질층을 증착하고, 투명 전도성 물질층 상에 감광성 유기물을 도포하는 단계; 상기 감광성 유기물을 노광 및 현상하여, 제 1 감광성 유기물 패턴을 형성하는 단계; 상기 제 1 감광성 유기물 패턴을 마스크로 이용하여 상기 투명 전도성 물질층을 패터닝하여, 상기 박막 트랜지스터와 직접 접속하는 화소 전극 및 상기 데이터 라인의 전면에 투명 전도성 패턴을 형성하는 단계; 상기 제 1 감광성 유기물 패턴을 애싱하여 상기 투명 전도성 패턴 상에만 남아있는 제 2 감광성 유기물 패턴을 형성하는 단계; 및 상기 제 2 감광성 유기물 패턴에 큐어링 공정을 진행하여 상기 투명 전도성 패턴을 완전히 덮는 감광성 유기물 패턴을 형성하는 단계를 포함한다.
상기 큐어링 공정은 200℃ 내지 250℃에서 20분 내지 40분 동안 진행한다.
상기 공통 전극을 형성하는 단계는 상기 데이터 라인과 중첩되는 상기 보호막 상에도 상기 공통 전극을 형성한다.
상기 게이트 라인의 일 끝단에 게이트 패드 하부 전극을 형성하는 단계; 상기 데이터 라인의 일 끝단에 데이터 패드 하부 전극을 형성하는 단계; 상기 게이트 절연막 및 보호막을 선택적으로 제거하여 각각 상기 게이트 패드 하부 전극 및 데이터 패드 하부 전극을 노출시키는 게이트 콘택홀 및 데이터 콘택홀을 형성하는 단계; 및 상기 게이트 콘택홀 및 데이터 콘택홀을 통해 각각 상기 게이트 패드 하부 전극 및 데이터 패드 하부 전극과 접속하는 게이트 패드 상부 전극 및 데이터 패드 상부 전극을 형성하는 단계를 더 포함한다.
상기와 같은 본 발명의 박막 트랜지스터 기판 및 이의 제조 방법은 다음과 같은 효과를 갖는다.
첫째, 총 5 마스크 공정으로 박막 트랜지스터 기판을 형성함으로써, 공정을 단순화하고 제조 비용을 절감할 수 있다.
둘째, 제 3 마스크를 이용하여 개구 영역에 화소 전극을 형성함과 동시에 데이터 라인 상에 투명 전도성 패턴을 형성하여, 데이터 라인에 단선된 부위가 발생하였어도 투명 전도성 패턴을 통해 단선 부위를 리페어할 수 있다. 특히, 투명 전도성 패턴이 데이터 라인의 화소 신호를 차폐하여 화소 신호가 인접한 화소 영역에 영향을 미치는 것을 방지할 수 있다.
셋째, 드레인 전극과 화소 전극이 콘택홀 없이 직접 접속함으로써, 표시 장치의 개구율을 향상시킬 수 있다.
도 1은 일반적인 프린지 전계 모드의 박막 트랜지스터 기판의 단면도.
도 2는 본 발명의 박막 트랜지스터 기판의 단면도.
도 3a 내지 도 3h는 본 발명의 박막 트랜지스터 기판의 공정 단면도.
도 2는 본 발명의 박막 트랜지스터 기판의 단면도.
도 3a 내지 도 3h는 본 발명의 박막 트랜지스터 기판의 공정 단면도.
이하, 본 발명의 박막 트랜지스터 기판을 설명하면 다음과 같다.
도 2는 본 발명의 박막 트랜지스터 기판의 단면도이다.
도 2와 같이, 본 발명의 박막 트랜지스터 기판은 기판(100) 상에 게이트 절연막(120)을 사이에 두고 서로 교차하여 화소 영역을 정의하는 게이트 라인(미도시) 및 데이터 라인(DL), 게이트 라인(미도시)과 데이터 라인(DL)의 교차 영역에 형성된 박막 트랜지스터, 박막 트랜지스터와 직접 접속하는 통 전극 형태의 화소 전극(160a), 데이터 라인(DL)의 전면을 덮도록 형성된 투명 전도성 패턴(160b), 투명 전도성 패턴(160b)을 완전히 덮도록 형성된 감광성 유기물 패턴(200c), 감광성 유기물 패턴(200c)을 포함한 기판(100) 전면에 형성된 보호막(150) 및 보호막(150)을 사이에 두고 화소 전극(160a)과 중첩되는 슬릿 형태의 공통 전극(180a)을 포함한다.
특히, 게이트 라인(미도시) 및 데이터 라인(DL)의 일 끝단에 각각 게이트 패드 및 데이터 패드가 형성되며, 게이트 패드(GP)는 게이트 드라이버(미도시)로부터 스캔 신호를 게이트 라인(미도시)에 공급하고, 데이터 패드(DP)는 데이터 드라이버(미도시)로부터의 화소 신호를 데이터 라인(DL)에 공급한다.
게이트 패드(GP)는 게이트 라인(미도시)의 일 끝단에 형성된 게이트 패드 하부 전극(100b)과, 게이트 절연막(120)과 보호막(150)을 관통하는 게이트 콘택홀(미도시)을 통해 게이트 패드 하부 전극(100b)과 접속된 게이트 패드 상부 전극(180b)을 포함한다. 그리고, 데이터 패드(DP)는 데이터 라인(DL)과 접속된 데이터 패드 하부 전극(140c)과, 보호막(150)을 관통하는 데이터 콘택홀(미도시)을 통해 데이터 패드 하부 전극(140c)과 접속된 데이터 패드 상부 전극(180c)을 포함한다.
게이트 라인(미도시)과 데이터 라인(DL)의 교차 영역에 형성된 박막 트랜지스터는 게이트 라인(미도시)에 공급되는 스캔 신호에 응답하여 데이터 라인(DL)에 공급되는 화소 신호가 화소 전극(160a)에 충전되어 유지되게 한다. 이를 위해 박막 트랜지스터는 게이트 전극(100a), 소스 전극(140a), 드레인 전극(140b) 및 반도체층(130)을 포함한다.
게이트 전극(100a)은 게이트 라인(미도시)의 스캔 신호가 공급되도록 게이트 라인(미도시)에서 돌출 형성되거나, 게이트 라인(미도시)의 일부 영역으로 정의되며, 게이트 전극(100a)과 게이트 라인(미도시)은 불투명 전도성 물질층으로 형성된다.
이 때, 불투명 전도성 물질층은 Al/Cr, Al/Mo, Al(Nd)/Al, Al(Nd)/Cr, Mo/Al(Nd)/Mo, Cu/Mo, Ti/Al(Nd)/Ti, Mo/Al, Mo/Ti/Al(Nd), Cu 합금/Mo, Cu 합금/Al, Cu 합금/Mo 합금, Cu 합금/Al 합금, Al/Mo 합금, Mo 합금/Al, Al 합금/Mo 합금, Mo 합금/Al 합금, Mo/Al 합금 등과 같이 이중층 이상이 적층된 구조이거나, Mo, Ti, Cu, AlNd, Al, Cr, Mo 합금, Cu 합금, Al 합금 등의 단일층 구조로 형성된다.
반도체층(130)은 비정질 실리콘층을 패터닝하여 형성된 액티브층(130a)과 불순물 비정질 실리콘층을 패터닝하여 형성된 오믹 콘택층(130b)이 차례로 적층된 구조이다. 상기와 같은 반도체층(130)은 산화 실리콘(SiOx), 질화 실리콘(SiNx) 등과 같은 무기 절연 물질로 형성된 게이트 절연막(120)을 사이에 두고 게이트 전극(100a)과 중첩되며, 오믹 콘택층(130b)은 소스, 드레인 전극(140a, 140b)과 액티브층(130a) 사이의 전기 접촉 저항을 감소시키는 역할을 한다. 특히, 오믹 콘택층(130b)의 일부 영역을 제거하여 액티브층(130a)을 노출시켜 채널이 형성된다.
데이터 라인(DL)은 차례로 적층된 비정질 실리콘층, 불순물 비정질 실리콘층 및 불투명 전도성 물질층을 포함하여 이루어져, 게이트 절연막(120)을 사이에 두고 게이트 라인(미도시)와 교차한다. 소스 전극(140a)은 데이터 라인(DL)과 접속되어 데이터 라인(DL)의 화소 신호를 공급받고, 드레인 전극(140b)은 채널을 사이에 두고 소스 전극(140a)과 마주하도록 이격 형성되어 데이터 라인(DL)으로부터의 화소 신호를 화소 전극(160a)에 공급한다.
화소 전극(160a)은 게이트 절연막(120) 상에 형성되어 콘택홀 없이 드레인 전극(140b)과 직접 접속된다. 특히, 화소 전극(160a)과 동일 층, 즉, 데이터 라인(DL) 상에도 화소 전극(160a)과 동일 물질로 투명 전도성 패턴(160b)이 형성된다. 이 때, 화소 전극(160a)과 투명 전도성 패턴(160b)은 틴 옥사이드(Tin Oxide: TO), 인듐 틴 옥사이드(Indium Tin Oxide: ITO), 인듐 징크 옥사이드(Indium Zinc Oxide: IZO), 인듐 틴 징크 옥사이드(Indium Tin Zind Oxide: ITZO) 등과 같은 투명 전도성 물질로 형성된다.
특히, 투명 전도성 패턴(160b)은 데이터 라인(DL)의 전면을 덮도록 형성되어, 데이터 라인(DL)의 화소 신호를 차폐한다. 따라서, 데이터 라인(DL)의 화소 신호가 인접한 화소 영역에 영향을 미치는 것을 방지할 수 있다. 또한, 데이터 라인(DL)의 비정질 실리콘층, 불순물 비정질 실리콘층 및 불투명 전도성 물질층에 단선된 부위가 발생하였어도 투명 전도성 패턴(160b)이 데이터 라인(DL)의 전면을 덮도록 형성되므로, 단선 부위를 리페어할 수 있다.
그리고, 투명 전도성 패턴(160b) 상에는 감광성 유기물 패턴(200c)이 형성된다. 특히, 감광성 유기물 패턴(200c)은 화소 전극(160a)과 투명 전도성 패턴(160b)을 형성하기 위한 포토 레지스트(Photo Resist; PR) 또는 광활성 화합물(Photo Active Compound; PAC)로 형성된다.
구체적으로, 데이터 라인(DL)을 포함한 기판(100) 전면에 투명 전도성 물질을 형성하고, 투명 전도성 물질 상에 포토 레지스트 또는 광활성 화합물을 형성하여, 화소 전극(160a)과 투명 전도성 패턴(160b)을 형성한 후, 포토 레지스트 또는 광활성 화합물을 제거하기 않고 남겨놓는다. 특히, 화소 전극(160a)에 대응되는 감광성 유기물 패턴(200c)은 제거되고, 투명 전도성 패턴(160c) 상에만 남아있다.
이 때, 감광성 유기물 패턴(200c)은 투명 전도성 패턴(140b)의 상부뿐만 아니라, 투명 전도성 패턴(140b)의 측면을 덮도록 게이트 절연막(120)까지 플로우(Flow)되어 투명 전도성 패턴(140b)을 완전히 덮으므로, 감광성 유기물 패턴(200c)과 게이트 절연막(120)의 단차가 낮아진다. 이에 따라, 감광성 유기물 패턴(200c)을 포함한 기판(100) 전면에 형성되는 보호막(150)이 감광성 유기물 패턴(200c)의 단차부에서 단선되는 것을 방지할 수 있다.
그리고, 보호막(150) 상에는 복수 개의 슬릿 형태의 공통 전극(180a)이 형성되어, 보호막(150)을 사이에 두고 화소 전극(160a)과 공통 전극(180a)이 프린지 전계를 형성한다. 그리고, 프린지 전계에 의해 액정 분자들이 유전 이방성에 의해 회전하며, 액정 분자들의 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라지게 됨으로써 화상이 구현된다.
특히, 보호막(150)은 산화 실리콘(SiOx), 질화 실리콘(SiNx) 등과 같은 무기 절연 물질로 형성되므로, 일반적인 유기 보호막에 비해 얇은 두께로 형성된다. 그런데, 상술한 바와 같이, 감광성 유기물 패턴(200c)과 게이트 절연막(120)의 단차가 낮아져 보호막(150)이 더 얇은 두께로 형성할 수 있으므로, 구동 전압이 낮아져 소비 전력을 감소시킬 수 있다.
한편, 공통 전극(180a)과 동일 물질로 형성된 게이트 패드 상부 전극(180b) 및 데이터 패드 상부 전극(180c)은 게이트 콘택홀(미도시) 및 데이터 콘택홀(미도시)을 통해 각각 게이트 패드 하부 전극(100b) 및 데이터 패드 하부 전극(140c)과 접속되어 게이트 패드 및 데이터 패드가 형성된다.
이 때, 공통 전극(180a), 게이트 패드 상부 전극(180b) 및 데이터 패드 상부 전극(180c)은 틴 옥사이드(Tin Oxide: TO), 인듐 틴 옥사이드(Indium Tin Oxide: ITO), 인듐 징크 옥사이드(Indium Zinc Oxide: IZO), 인듐 틴 징크 옥사이드(Indium Tin Zind Oxide: ITZO) 등과 같은 투명 전도성 물질층으로 형성된다.
특히, 도면에서는 데이터 패드 하부 전극(140c)이 데이터 라인(DL)과 동일 층에 형성된 것을 도시하였으나, 데이터 패드 하부 전극(140c)은 게이트 라인(미도시)과 동일 층에 형성될 수 있으며, 이 경우에는 데이터 패드 하부 전극(140c)과 데이터 라인(DL)을 전기적으로 접속시키기 위한 링크부를 더 형성할 수도 있다.
상기와 같은 본 발명의 박막 트랜지스터 기판은 화소 전극(160a)을 형성함과 동시에 데이터 라인(DL) 상에 투명 전도성 패턴(160b)을 형성하여, 데이터 라인(DL)에 단선된 부위가 발생하였어도 투명 전도성 패턴(160b)을 통해 단선 부위를 리페어할 수 있다. 특히, 투명 전도성 패턴(160b)이 데이터 라인(DL)의 화소 신호를 차폐하여 화소 신호가 인접한 화소 영역에 영향을 미치는 것을 방지할 수 있다. 또한, 드레인 전극(140b)과 화소 전극(160a)이 콘택홀 없이 직접 접속함으로써, 표시 장치의 개구율을 향상시킬 수 있다.
이하, 본 발명에 따른 박막 트랜지스터 기판의 제조 방법을 상세히 설명하면 다음과 같다.
도 3a 내지 도 3h는 본 발명의 박막 트랜지스터 기판의 공정 단면도이다.
도 3a와 같이, 기판(100) 상에 게이트 전극(100a) 및 게이트 라인(미도시)을 형성하고, 게이트 라인(미도시)의 일 끝단에 게이트 패드 하부 전극(110b)을 형성한다. 구체적으로, 기판(100) 상에 스퍼터링(Sputtering) 방법 등의 증착 방법으로 불투명 전도성 물질층을 형성한다. 그리고, 제 1 마스크를 이용하여 불투명 전도성 물질층을 패터닝하여, 게이트 전극(100a), 게이트 라인(미도시) 및 게이트 패드 하부 전극(110b)을 형성한다.
이 때, 불투명 전도성 물질층은 Al/Cr, Al/Mo, Al(Nd)/Al, Al(Nd)/Cr, Mo/Al(Nd)/Mo, Cu/Mo, Ti/Al(Nd)/Ti, Mo/Al, Mo/Ti/Al(Nd), Cu 합금/Mo, Cu 합금/Al, Cu 합금/Mo 합금, Cu 합금/Al 합금, Al/Mo 합금, Mo 합금/Al, Al 합금/Mo 합금, Mo 합금/Al 합금, Mo/Al 합금 등과 같이 이중층 이상이 적층된 구조이거나, Mo, Ti, Cu, AlNd, Al, Cr, Mo 합금, Cu 합금, Al 합금 등의 단일층 구조로 형성될 수 있다.
이어, 도 3b와 같이, 게이트 전극(100a), 게이트 라인(미도시) 및 게이트 패드 하부 전극(110b)을 포함한 기판(100) 전면에 산화 실리콘(SiOx), 질화 실리콘(SiNx) 등과 같은 무기 절연 물질로 게이트 절연막(120)을 형성한다. 그리고, 게이트 전극(100a)에 대응되는 게이트 절연막(120) 상에 비정질 실리콘층, 불순물 비정질 실리콘층 및 불투명 전도성 물질층을 차례로 형성한다.
이어, 제 2 마스크를 이용하여 비정질 실리콘층, 불순물 비정질 실리콘층 및 불투명 전도성 물질층을 패터닝하여 반도체층(130), 소스, 드레인 전극(140a, 140b), 데이터 라인(DL) 및 데이터 패드 하부 전극(140c)을 형성한다.
반도체층(130)은 비정질 실리콘층, 불순물 비정질 실리콘층을 패터닝하여 각각 형성된 액티브층(130a) 및 오믹 콘택층(130b)이 차례로 적층된 구조이다. 그리고, 데이터 라인(DL)은 게이트 절연막(120)을 사이에 두고 게이트 라인(미도시)과 교차하여 화소 영역을 정의하며, 차례로 적층된 비정질 실리콘층, 불순물 비정질 실리콘층 및 불투명 전도성 물질층을 포함한다.
소스, 드레인 전극(140a, 140b)은 불투명 전도성 물질층을 패터닝하여 반도체층(130)에 대응되는 영역에 이격 형성되며, 소스 전극(140a)은 데이터 라인(DL)과 연결되어 화소 신호를 인가받는다. 그리고, 소스, 드레인 전극(140a, 140b)의 이격된 영역에 대응되는 오믹 콘택층(130b)이 제거되어 채널이 형성된다. 데이터 패드 하부 전극(140c)은 데이터 라인(DL)의 일 끝단에 형성되며, 데이터 라인(DL)과 마찬가지로 차례로 적층된 비정질 실리콘층, 불순물 비정질 실리콘층 및 불투명 전도성 물질층을 포함한다.
이 때, 불투명 전도성 물질층은 Al/Cr, Al/Mo, Al(Nd)/Al, Al(Nd)/Cr, Mo/Al(Nd)/Mo, Cu/Mo, Ti/Al(Nd)/Ti, Mo/Al, Mo/Ti/Al(Nd), Cu 합금/Mo, Cu 합금/Al, Cu 합금/Mo 합금, Cu 합금/Al 합금, Al/Mo 합금, Mo 합금/Al, Al 합금/Mo 합금, Mo 합금/Al 합금, Mo/Al 합금 등과 같이 이중층 이상이 적층된 구조이거나, Mo, Ti, Cu, AlNd, Al, Cr, Mo 합금, Cu 합금, Al 합금 등의 단일층 구조로 형성될 수 있다.
한편, 도면에서는 데이터 패드 하부 전극(140c)이 데이터 라인(DL)과 동일 층에 형성된 것을 도시하였으나, 데이터 패드 하부 전극(140c)은 게이트 패드 전극(110b)과 동일 층에 형성될 수 있으며, 이 경우에는 데이터 패드 하부 전극(140c)과 데이터 라인(DL)을 전기적으로 접속시키기 위한 링크부를 더 형성할 수도 있다.
이어, 도 3c와 같이, 소스, 드레인 전극(140a, 140b), 데이터 라인(DL) 및 데이터 패드 하부 전극(140c)을 포함한 기판(100) 전면에 투명 전도성 물질층(160)을 증착한다. 이 때, 투명 전도성 물질층(160)은 틴 옥사이드(Tin Oxide: TO), 인듐 틴 옥사이드(Indium Tin Oxide: ITO), 인듐 징크 옥사이드(Indium Zinc Oxide: IZO), 인듐 틴 징크 옥사이드(Indium Tin Zind Oxide: ITZO) 등과 같은 물질이다. 그리고, 투명 전도성 물질층(160) 전면에 감광성 유기물(200)을 도포한다. 이 때, 감광성 유기물(200)은 포토 레지스트(Photo Resist; PR) 또는 광활성 화합물(Photo Active Compound; PAC)인 것이 바람직하다.
그리고, 도 3d와 같이, 제 3 마스크를 이용하여 감광성 유기물(200)을 노광하여 제 1 감광성 유기물 패턴(200a)을 형성한다. 이 때, 제 3 마스크는 하프톤 마스크로, 제 1 감광성 유기물 패턴(200a)은 이중 단차를 갖는다. 즉, 제 1 감광성 유기물 패턴(200a)은 화소 전극이 형성될 개구 영역 및 데이터 라인(DL)에 대응되는 영역을 제외한 나머지 영역을 노출시키며, 제 1 감광성 유기물 패턴(200a)의 두께는 데이터 라인(DL)에 대응되는 영역이 개구 영역보다 두껍다.
이어, 제 1 감광성 유기물 패턴(200a)을 마스크로 이용하여 투명 전도성 물질층(160)을 패터닝하여 개구 영역에 통 전극 형태의 화소 전극(160a)을 형성한다. 화소 전극(160a)은 박막 트랜지스터의 드레인 전극(140b)과 콘택홀 없이 직접 접속하므로, 표시 장치의 개구율을 향상시킬 수 있다.
동시에, 데이터 라인(DL) 상에도 투명 전도성 패턴(160b)이 형성된다. 이 때, 투명 전도성 패턴(160b)은 데이터 라인(DL)의 전면을 덮도록 형성되어, 데이터 라인(DL)의 화소 신호를 차폐하여 화소 신호가 인접한 화소 영역에 영향을 미치는 것을 방지할 수 있다. 또한, 데이터 라인(DL)에 단선된 부위가 발생하였어도 데이터 라인(DL)의 전면을 덮도록 형성되므로, 단선 부위를 리페어할 수 있다.
그리고, 산소 플라즈마를 이용한 애싱(Ashing) 공정으로 제 1 감광성 유기물 패턴(200a)을 애싱하여, 도 3e와 같이, 제 2 감광성 유기물 패턴(200b)을 형성한다. 이 때, 제 2 감광성 유기물 패턴(200b)은 투명 전도성 패턴(160b) 상에만 남게되어 화소 전극(160a)이 노출된다. 특히, 제 2 감광성 유기물 패턴(200b)은 애싱을 통해 두께뿐만 아니라 폭 역시 줄어들어 투명 전도성 패턴(160b)의 가장자리가 노출된다.
따라서, 도 3f와 같이, 제 2 감광성 유기물 패턴(200b)에 큐어링(Curing) 공정을 진행하여 투명 전도성 패턴(160b)을 완전히 덮는 감광성 유기물 패턴(200c)을 형성한다. 이 때, 큐어링 공정은 오븐이나 핫 플레이트를 이용하여 200℃ 내지 250℃에서 20분 내지 40분 동안 진행한다. 상기와 같은 큐어링 공정을 통해 투명 전도성 패턴(160b) 상의 제 2 감광성 유기물 패턴(200b)이 플로우(Flow)되어 투명 전도성 패턴(140b)을 완전히 덮는 감광성 유기물 패턴(200c)이 형성되며, 큐어링 공정 후 감광성 유기물 패턴(200c)을 경화시키는 공정을 진행한다.
상술한 바와 같이, 감광성 유기물 패턴(200b)은 투명 전도성 패턴(140b)의 상부뿐만 아니라, 투명 전도성 패턴(140b)의 측면을 덮도록 게이트 절연막(120)까지 플로우(Flow)되어 투명 전도성 패턴(140b)을 완전히 덮으므로, 감광성 유기물 패턴(200c)과 게이트 절연막(120)의 단차가 낮아진다. 이에 따라, 후술할 보호막이 감광성 유기물 패턴(200c)의 단차부에서 단선되는 것을 방지할 수 있다. 특히, 큐어링 공정을 통해 감광성 유기물 패턴(200c)에서 발생되는 흄(Fume)을 방출시켜, 후술할 보호막 공정 시, 감광성 유기물 패턴(200c)에서 흄이 방출되는 것을 방지하여, 보호막의 막질을 개선할 수 있다.
이어, 도 3g와 같이, 포토 레지스트 패턴(200c)을 포함한 기판(100) 전면에 보호막(150)을 형성한다. 보호막(150)은 산화 실리콘(SiOx), 질화 실리콘(SiNx) 등과 같은 무기 절연 물질로 형성된다. 그리고, 제 4 마스크를 이용하여, 게이트 절연막(120) 및 보호막(150)을 선택적으로 제거하여, 게이트 패드 하부 전극(100b) 및 데이터 패드 하부 전극(140c)을 각각 노출시키는 게이트 콘택홀(150a) 및 데이터 콘택홀(150b)을 형성한다.
그리고, 도 3h와 같이, 게이트 콘택홀(150a) 및 데이터 콘택홀(150b)을 포함한 기판(100) 전면에 투명 전도성 물질을 증착하고, 제 5 마스크를 이용하여 투명 전도성 물질을 패터닝하여, 공통 전극(180a), 게이트 패드 상부 전극(180b) 및 데이터 패드 상부 전극(180c)을 형성한다. 공통 전극(180a)은 화소 전극(160a)과 중첩되도록 복수 개의 슬릿 형태로 형성되며, 제 3 포토 레지스트 패턴(200c)과 중첩되는 영역에도 형성된다. 게이트 패드 상부 전극(180b)은 게이트 콘택홀(150a)을 통해 게이트 패드 하부 전극(100b)과 접속하며, 데이터 패두 상부 전극(180c)은 데이터 콘택홀(150b)을 통해 데이터 패드 하부 전극(140c)과 접속한다.
상기와 같은 본 발명의 박막 트랜지스터 기판은 보호막(150)을 사이에 두고 화소 전극(160a)과 공통 전극(180a)이 프린지 전계를 형성한다. 그리고, 프린지 전계에 의해 액정 분자들이 유전 이방성에 의해 회전하며, 액정 분자들의 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라지게 됨으로써 화상이 구현된다.
상기와 같은 본 발명의 박막 트랜지스터 기판의 제조 방법은 총 5 마스크 공정으로 박막 트랜지스터 기판을 형성함으로써, 공정을 단순화하고 제조 비용을 절감할 수 있다. 또한, 화소 전극(160a)을 형성함과 동시에 데이터 라인(DL) 상에 투명 전도성 패턴(160b)을 형성하여, 데이터 라인(DL)에 단선된 부위가 발생하였어도 투명 전도성 패턴(160b)을 통해 단선 부위를 리페어할 수 있다.
더욱이, 투명 전도성 패턴(160b)이 데이터 라인(DL)의 화소 신호를 차폐하여 화소 신호가 인접한 화소 영역에 영향을 미치는 것을 방지할 수 있으며, 드레인 전극(140b)과 화소 전극(160a)이 콘택홀 없이 직접 접속함으로써, 표시 장치의 개구율을 향상시킬 수 있다.
한편, 이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
DL: 데이터 라인 100: 기판
100a: 게이트 전극 100b: 게이트 패드 하부 전극
120: 게이트 절연막 130: 반도체층
130a: 액티브층 130b: 오믹 콘택층
140a: 소스 전극 140b: 드레인 전극
140c: 데이터 패드 하부 전극 150: 보호막
150a: 게이트 콘택홀 150b: 데이터 콘택홀
160: 투명 전도성 물질층 160a: 화소 전극
160b: 투명 전도성 패턴 180a: 공통 전극
180b: 데이터 패드 상부 전극 180c: 게이트 패드 상부 전극
200: 감광성 유기물 200a: 제 1 감광성 유기물 패턴
200b: 제 2 감광성 유기물 패턴 200c: 감광성 유기물 패턴
100a: 게이트 전극 100b: 게이트 패드 하부 전극
120: 게이트 절연막 130: 반도체층
130a: 액티브층 130b: 오믹 콘택층
140a: 소스 전극 140b: 드레인 전극
140c: 데이터 패드 하부 전극 150: 보호막
150a: 게이트 콘택홀 150b: 데이터 콘택홀
160: 투명 전도성 물질층 160a: 화소 전극
160b: 투명 전도성 패턴 180a: 공통 전극
180b: 데이터 패드 상부 전극 180c: 게이트 패드 상부 전극
200: 감광성 유기물 200a: 제 1 감광성 유기물 패턴
200b: 제 2 감광성 유기물 패턴 200c: 감광성 유기물 패턴
Claims (9)
- 기판;
기판 상에 형성된 게이트 라인 및 게이트 전극;
상기 게이트 전극을 포함한 상기 기판 전면에 형성된 게이트 절연막;
상기 게이트 라인과 데이터 라인의 교차 영역에 형성된 박막 트랜지스터 및 상기 게이트 절연막을 사이에 두고 상기 게이트 라인과 교차하여 화소 영역을 정의하는 데이터 라인;
상기 게이트 절연막 상에 형성되어 상기 박막 트랜지스터와 직접 접속하는 화소 전극 및 상기 화소 전극과 동일 물질로 상기 데이터 라인의 전면을 덮도록 형성된 투명 전도성 패턴;
상기 투명 전도성 패턴을 완전히 덮도록 형성된 감광성 유기물 패턴;
상기 감광성 유기물 패턴을 포함한 상기 기판 전면에 형성된 보호막; 및
상기 보호막을 사이에 두고 상기 화소 전극과 중첩되는 복수 개의 슬릿 형태의 공통 전극을 포함하는 것을 특징으로 하는 박막 트랜지스터 기판. - 제 1 항에 있어서,
상기 감광성 유기물 패턴은 포토 레지스트(Photo Resist; PR) 또는 광활성 화합물(Photo Active Compound; PAC)로 형성되는 것을 특징으로 하는 박막 트랜지스터 기판. - 제 1 항에 있어서,
상기 공통 전극은 상기 데이터 라인과 중첩되는 상기 보호막 상에도 형성되는 것을 특징으로 하는 박막 트랜지스터 기판. - 제 1 항에 있어서,
상기 게이트 라인의 일 끝단에 형성된 게이트 패드 하부 전극;
상기 데이터 라인의 일 끝단에 형성된 데이터 패드 하부 전극;
상기 게이트 절연막 및 보호막을 선택적으로 제거하여 각각 상기 게이트 패드 하부 전극 및 데이터 패드 하부 전극을 노출시키는 게이트 콘택홀 및 데이터 콘택홀; 및
상기 게이트 콘택홀 및 데이터 콘택홀을 통해 각각 상기 게이트 패드 하부 전극 및 데이터 패드 하부 전극과 접속하는 게이트 패드 상부 전극 및 데이터 패드 상부 전극을 더 포함하는 것을 특징으로 하는 박막 트랜지스터 기판. - 기판 상에 게이트 라인 및 게이트 전극을 형성하는 단계;
상기 게이트 전극을 포함한 상기 기판 전면에 게이트 절연막을 형성하고, 상기 게이트 절연막을 사이에 두고 상기 게이트 라인과 교차하는 데이터 라인 및 상기 게이트 라인과 데이터 라인의 교차 영역에 박막 트랜지스터를 형성하는 단계;
상기 게이트 절연막 상에 상기 박막 트랜지스터와 직접 접속하는 화소 전극을 형성함과 동시에 상기 데이터 라인의 전면에 투명 전도성 패턴을 형성하는 단계;
상기 투명 전도성 패턴을 완전히 덮도록 감광성 유기물 패턴을 형성하는 단계;
상기 감광성 유기물 패턴을 포함한 상기 기판 전면에 보호막을 형성하는 단계; 및
상기 보호막을 사이에 두고 상기 화소 전극과 중첩되는 복수 개의 슬릿 형태의 공통 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법. - 제 5 항에 있어서,
상기 감광성 유기물 패턴을 형성하는 단계는
상기 박막 트랜지스터 및 데이터 라인을 포함한 상기 기판 전면에 투명 전도성 물질층을 증착하고, 투명 전도성 물질층 상에 감광성 유기물을 도포하는 단계;
상기 감광성 유기물을 노광 및 현상하여, 제 1 감광성 유기물 패턴을 형성하는 단계;
상기 제 1 감광성 유기물 패턴을 마스크로 이용하여 상기 투명 전도성 물질층을 패터닝하여, 상기 박막 트랜지스터와 직접 접속하는 화소 전극 및 상기 데이터 라인의 전면에 투명 전도성 패턴을 형성하는 단계;
상기 제 1 감광성 유기물 패턴을 애싱하여 상기 투명 전도성 패턴 상에만 남아있는 제 2 감광성 유기물 패턴을 형성하는 단계; 및
상기 제 2 감광성 유기물 패턴에 큐어링 공정을 진행하여 상기 투명 전도성 패턴을 완전히 덮는 감광성 유기물 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법. - 제 6 항에 있어서,
상기 큐어링 공정은 200℃ 내지 250℃에서 20분 내지 40분 동안 진행하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법. - 제 5 항에 있어서,
상기 공통 전극을 형성하는 단계는 상기 데이터 라인과 중첩되는 상기 보호막 상에도 상기 공통 전극을 형성하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법. - 제 5 항에 있어서,
상기 게이트 라인의 일 끝단에 게이트 패드 하부 전극을 형성하는 단계;
상기 데이터 라인의 일 끝단에 데이터 패드 하부 전극을 형성하는 단계;
상기 게이트 절연막 및 보호막을 선택적으로 제거하여 각각 상기 게이트 패드 하부 전극 및 데이터 패드 하부 전극을 노출시키는 게이트 콘택홀 및 데이터 콘택홀을 형성하는 단계; 및
상기 게이트 콘택홀 및 데이터 콘택홀을 통해 각각 상기 게이트 패드 하부 전극 및 데이터 패드 하부 전극과 접속하는 게이트 패드 상부 전극 및 데이터 패드 상부 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120075704A KR101960379B1 (ko) | 2012-07-11 | 2012-07-11 | 박막 트랜지스터 기판 및 이의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120075704A KR101960379B1 (ko) | 2012-07-11 | 2012-07-11 | 박막 트랜지스터 기판 및 이의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140008739A true KR20140008739A (ko) | 2014-01-22 |
| KR101960379B1 KR101960379B1 (ko) | 2019-03-20 |
Family
ID=50142407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120075704A KR101960379B1 (ko) | 2012-07-11 | 2012-07-11 | 박막 트랜지스터 기판 및 이의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101960379B1 (ko) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040082975A (ko) * | 2003-03-19 | 2004-09-30 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | 액정 표시 장치 및 그 제조 방법 |
| KR20050122654A (ko) * | 2004-06-25 | 2005-12-29 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터 어레이 기판 및 그 제조방법 |
-
2012
- 2012-07-11 KR KR1020120075704A patent/KR101960379B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040082975A (ko) * | 2003-03-19 | 2004-09-30 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | 액정 표시 장치 및 그 제조 방법 |
| KR20050122654A (ko) * | 2004-06-25 | 2005-12-29 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터 어레이 기판 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101960379B1 (ko) | 2019-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101611923B1 (ko) | 액정 표시 장치 및 이의 제조 방법 | |
| US7436474B2 (en) | Thin film transistor array panel and liquid crystal display including the panel | |
| KR101992884B1 (ko) | 액정 표시 장치 및 이의 제조 방법 | |
| US8854567B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| KR101274706B1 (ko) | 액정표시장치 및 그 제조방법 | |
| US8169580B2 (en) | Viewing angle-controllable liquid crystal display device and fabrication method thereof | |
| KR101622655B1 (ko) | 액정 표시 장치 및 이의 제조 방법 | |
| JP2008165230A (ja) | フリンジフィールド型液晶表示パネル及びその製造方法 | |
| KR20140037782A (ko) | 어레이 기판, 디스플레이 패널, 및 어레이 기판의 제조 방법 | |
| JP2012212157A (ja) | 液晶表示装置及びその製造方法 | |
| US20100020257A1 (en) | Liquid crystal display device and manufacturing method thereof | |
| US7894010B2 (en) | Liquid crystal display panel and method for fabricating the same | |
| KR20120110888A (ko) | 액정표시장치의 어레이기판 및 이의 제조방법 | |
| KR101849569B1 (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| KR101888432B1 (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| KR20120136239A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| KR101960363B1 (ko) | 액정 표시 장치 및 이의 제조 방법 | |
| KR20080062647A (ko) | 박막 트랜지스터 어레이 기판 및 그의 제조방법 | |
| KR20140142064A (ko) | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 | |
| KR101818457B1 (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| KR102218945B1 (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| KR20120132853A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| KR20130019570A (ko) | 액정 표시 장치 및 이의 제조 방법 | |
| KR101960379B1 (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| KR20130052798A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |