KR20140008529A - Solar cell, solar cell manufacturing method, and solar cell module - Google Patents
Solar cell, solar cell manufacturing method, and solar cell module Download PDFInfo
- Publication number
- KR20140008529A KR20140008529A KR1020137032991A KR20137032991A KR20140008529A KR 20140008529 A KR20140008529 A KR 20140008529A KR 1020137032991 A KR1020137032991 A KR 1020137032991A KR 20137032991 A KR20137032991 A KR 20137032991A KR 20140008529 A KR20140008529 A KR 20140008529A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- insulating layer
- conductive layer
- insulating
- photoelectric conversion
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 238000006243 chemical reaction Methods 0.000 claims abstract description 126
- 239000010410 layer Substances 0.000 claims description 789
- 238000000034 method Methods 0.000 claims description 168
- 239000000463 material Substances 0.000 claims description 160
- 239000000758 substrate Substances 0.000 claims description 160
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 132
- 229910052710 silicon Inorganic materials 0.000 claims description 131
- 239000010703 silicon Substances 0.000 claims description 129
- 239000010409 thin film Substances 0.000 claims description 112
- 230000015572 biosynthetic process Effects 0.000 claims description 79
- 238000007747 plating Methods 0.000 claims description 78
- 230000008018 melting Effects 0.000 claims description 76
- 238000002844 melting Methods 0.000 claims description 76
- 239000004065 semiconductor Substances 0.000 claims description 51
- 238000000137 annealing Methods 0.000 claims description 44
- 230000008569 process Effects 0.000 claims description 36
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 32
- 230000000977 initiatory effect Effects 0.000 claims description 20
- 239000010949 copper Substances 0.000 claims description 16
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 12
- 229910052802 copper Inorganic materials 0.000 claims description 12
- 239000007769 metal material Substances 0.000 claims description 12
- 238000012545 processing Methods 0.000 claims description 4
- 239000002344 surface layer Substances 0.000 claims 1
- 239000010408 film Substances 0.000 description 65
- 229910052751 metal Inorganic materials 0.000 description 51
- 239000002184 metal Substances 0.000 description 51
- 229910021417 amorphous silicon Inorganic materials 0.000 description 38
- 239000002245 particle Substances 0.000 description 30
- 239000007788 liquid Substances 0.000 description 27
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 25
- 238000009792 diffusion process Methods 0.000 description 20
- 238000010438 heat treatment Methods 0.000 description 18
- 238000005245 sintering Methods 0.000 description 18
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 18
- 239000013078 crystal Substances 0.000 description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 15
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 14
- 239000012535 impurity Substances 0.000 description 14
- 230000002829 reductive effect Effects 0.000 description 14
- 229910052814 silicon oxide Inorganic materials 0.000 description 13
- 229910052709 silver Inorganic materials 0.000 description 13
- 239000004332 silver Substances 0.000 description 13
- 238000007639 printing Methods 0.000 description 12
- 238000005520 cutting process Methods 0.000 description 11
- 239000007789 gas Substances 0.000 description 11
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 11
- 239000000243 solution Substances 0.000 description 11
- 238000004544 sputter deposition Methods 0.000 description 11
- 230000008859 change Effects 0.000 description 10
- 230000000052 comparative effect Effects 0.000 description 9
- 238000009713 electroplating Methods 0.000 description 9
- 239000010419 fine particle Substances 0.000 description 9
- 230000003287 optical effect Effects 0.000 description 9
- 230000002093 peripheral effect Effects 0.000 description 9
- 239000002019 doping agent Substances 0.000 description 8
- 238000001035 drying Methods 0.000 description 8
- 230000001965 increasing effect Effects 0.000 description 8
- 239000011810 insulating material Substances 0.000 description 8
- 238000007650 screen-printing Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000007613 environmental effect Effects 0.000 description 7
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 239000000203 mixture Substances 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 230000002940 repellent Effects 0.000 description 6
- 239000005871 repellent Substances 0.000 description 6
- 238000012360 testing method Methods 0.000 description 6
- 238000005406 washing Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 5
- 229910003437 indium oxide Inorganic materials 0.000 description 5
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 5
- 230000031700 light absorption Effects 0.000 description 5
- 230000014759 maintenance of location Effects 0.000 description 5
- 230000003405 preventing effect Effects 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 4
- 229910002113 barium titanate Inorganic materials 0.000 description 4
- 239000011230 binding agent Substances 0.000 description 4
- 238000003486 chemical etching Methods 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 229910010272 inorganic material Inorganic materials 0.000 description 4
- 239000011147 inorganic material Substances 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 238000010248 power generation Methods 0.000 description 4
- 239000002904 solvent Substances 0.000 description 4
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical compound [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 229910001431 copper ion Inorganic materials 0.000 description 3
- -1 for example Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 230000007774 longterm Effects 0.000 description 3
- 239000000395 magnesium oxide Substances 0.000 description 3
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 3
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 3
- 239000002923 metal particle Substances 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000000843 powder Substances 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 3
- 229910001887 tin oxide Inorganic materials 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- 239000011787 zinc oxide Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910003564 SiAlON Inorganic materials 0.000 description 2
- FAPWRFPIFSIZLT-UHFFFAOYSA-M Sodium chloride Chemical compound [Na+].[Cl-] FAPWRFPIFSIZLT-UHFFFAOYSA-M 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 230000002378 acidificating effect Effects 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000004090 dissolution Methods 0.000 description 2
- 239000008393 encapsulating agent Substances 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000010348 incorporation Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- KFZMGEQAYNKOFK-UHFFFAOYSA-N isopropyl alcohol Natural products CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 2
- ORUIBWPALBXDOA-UHFFFAOYSA-L magnesium fluoride Chemical compound [F-].[F-].[Mg+2] ORUIBWPALBXDOA-UHFFFAOYSA-L 0.000 description 2
- 229910001635 magnesium fluoride Inorganic materials 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 238000007665 sagging Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000000391 spectroscopic ellipsometry Methods 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 239000011135 tin Substances 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- 229910021642 ultra pure water Inorganic materials 0.000 description 2
- 239000012498 ultrapure water Substances 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 206010021143 Hypoxia Diseases 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- BJXXCWDIBHXWOH-UHFFFAOYSA-N barium(2+);oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[O-2].[O-2].[O-2].[O-2].[O-2].[O-2].[O-2].[O-2].[O-2].[O-2].[Ba+2].[Ba+2].[Ba+2].[Ba+2].[Ba+2].[Ta+5].[Ta+5].[Ta+5].[Ta+5] BJXXCWDIBHXWOH-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008033 biological extinction Effects 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 229910000365 copper sulfate Inorganic materials 0.000 description 1
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 1
- JZCCFEFSEZPSOG-UHFFFAOYSA-L copper(II) sulfate pentahydrate Chemical compound O.O.O.O.O.[Cu+2].[O-]S([O-])(=O)=O JZCCFEFSEZPSOG-UHFFFAOYSA-L 0.000 description 1
- PTVDYARBVCBHSL-UHFFFAOYSA-N copper;hydrate Chemical compound O.[Cu] PTVDYARBVCBHSL-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000005038 ethylene vinyl acetate Substances 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000002803 fossil fuel Substances 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000002427 irreversible effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000012788 optical film Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 229920001200 poly(ethylene-vinyl acetate) Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 239000004814 polyurethane Substances 0.000 description 1
- 229920002635 polyurethane Polymers 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 150000003378 silver Chemical class 0.000 description 1
- 239000011780 sodium chloride Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 239000012798 spherical particle Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000004065 wastewater treatment Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
- H01L31/022433—Particular geometry of the grid contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
- H01L31/022475—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers composed of indium tin oxide [ITO]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/042—PV modules or arrays of single PV cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
- H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
- H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
- H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1884—Manufacture of transparent electrodes, e.g. TCO, ITO
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Life Sciences & Earth Sciences (AREA)
- Sustainable Energy (AREA)
- Manufacturing & Machinery (AREA)
- Sustainable Development (AREA)
- Photovoltaic Devices (AREA)
Abstract
본 발명의 태양 전지는, 광전 변환부 (50) 와 집전극 (70) 을 갖는다. 광전 변환부 (50) 는 제 1 주면 및 제 2 주면을 가지며, 집전극 (70) 은 광전 변환부 (50) 의 제 1 주면 상에 형성되어 있다. 집전극 (70) 은, 광전 변환부 (50) 측으로부터 순서대로 제 1 도전층 (71) 과 제 2 도전층 (72) 을 포함하고, 또한, 제 1 도전층 (71) 과 상기 제 2 도전층 (72) 의 사이에 절연층 (9) 을 포함한다. 절연층 (9) 에는 개구가 형성되어 있고, 절연층 (9) 에 형성된 개구를 통하여 제 1 도전층 (71) 과 제 2 도전층 (72) 이 도통되어 있다. 본 발명의 태양 전지에 있어서, 광전 변환부의 제 1 주면, 제 2 주면 또는 측면에, 광전 변환부의 표리의 단락이 제거된 절연 영역을 가지고 있고, 절연 영역 표면의 적어도 일부가 절연층으로 덮여 있다.The solar cell of the present invention has a photoelectric conversion portion (50) and a collector electrode (70). The photoelectric conversion unit 50 has a first main surface and a second main surface, and the current collector electrode 70 is formed on the first main surface of the photoelectric conversion unit 50. The collector electrode 70 includes a first conductive layer 71 and a second conductive layer 72 in order from the side of the photoelectric conversion portion 50 and also includes a first conductive layer 71, And an insulating layer 9 between the layers 72. [ An opening is formed in the insulating layer 9 and the first conductive layer 71 and the second conductive layer 72 are connected to each other through an opening formed in the insulating layer 9. In the solar cell of the present invention, the first main surface, the second main surface, or the side surface of the photoelectric conversion portion has an insulating region from which the front and the back of the photoelectric conversion portion are removed, and at least a part of the surface of the insulating region is covered with the insulating layer.
Description
본 발명은, 태양 전지 및 그 제조 방법에 관한 것이다. 또한, 본 발명은 태양 전지 모듈에 관한 것이다.The present invention relates to a solar cell and a manufacturing method thereof. The present invention also relates to a solar cell module.
에너지 문제나 지구 환경 문제가 심각화되는 가운데, 화석 연료를 대신하는 대체 에너지로서 태양 전지가 주목받고 있다. 태양 전지에서는, 반도체 접합 등으로 이루어지는 광전 변환부에 대한 광 조사에 의해 발생한 캐리어 (전자 및 정공) 를 외부 회로에 취출함으로써, 발전이 이루어진다. 광전 변환부에서 발생한 캐리어를 효율적으로 외부 회로로 취출하기 위해서, 태양 전지의 광전 변환부 상에는 집전극이 형성된다.As energy problems and global environmental problems become serious, solar cells are attracting attention as alternative energy sources for fossil fuels. In solar cells, carriers (electrons and holes) generated by light irradiation to a photoelectric conversion portion made of a semiconductor junction or the like are taken out to an external circuit for power generation. A collector electrode is formed on the photoelectric conversion portion of the solar cell in order to efficiently take out carriers generated in the photoelectric conversion portion to an external circuit.
예를 들어, 단결정 실리콘 기판이나 다결정 실리콘 기판을 사용한 결정 실리콘계의 태양 전지에서는, 수광면에 가는 금속으로 이루어지는 집전극이 형성된다. 또, 결정 실리콘 기판 상에, 비정질 실리콘층 및 투명 전극층을 갖는 헤테로 접합 태양 전지라도, 투명 전극층 상에 집전극이 형성된다.For example, in a crystalline silicon solar cell using a single crystal silicon substrate or a polycrystalline silicon substrate, a collector electrode made of a thin metal is formed on the light receiving surface. Further, even in a heterojunction solar cell having an amorphous silicon layer and a transparent electrode layer on a crystalline silicon substrate, a collector electrode is formed on the transparent electrode layer.
태양 전지의 집전극은, 일반적으로 스크린 인쇄법에 의해, 은 페이스트를 패턴 인쇄함으로써 형성된다. 이 방법은, 공정 자체는 단순하지만, 은의 재료 비용이 큰 점이나, 수지를 함유하는 은 페이스트 재료가 사용되기 때문에, 집전극의 저항률이 높아진다는 문제가 있다. 은 페이스트를 사용하여 형성된 집전극의 저항률을 작게 하기 위해서는, 은 페이스트를 두껍게 인쇄할 필요가 있다. 그러나, 인쇄 두께를 크게 하면, 전극의 선폭도 커지기 때문에, 전극의 세선화가 곤란하고, 집전극에 의한 차광 손실이 커진다.The collector electrode of the solar cell is generally formed by pattern printing a silver paste by a screen printing method. This method has a problem in that the resistivity of the collector electrode is increased because the process itself is simple but the material cost of silver is large but the silver paste material containing the resin is used. In order to reduce the resistivity of the collector electrode formed by using the silver paste, it is necessary to print the silver paste to a large thickness. However, if the printing thickness is increased, the line width of the electrode also becomes larger, so it is difficult to thin the electrode, and the shielding loss by the collector electrode becomes large.
이들의 과제를 해결하기 위한 수법으로서, 재료 비용 및 프로세스 비용의 면에서 우수한 도금법에 의해, 집전극을 형성하는 방법이 알려져 있다. 예를 들어, 특허문헌 1 ∼ 3 에서는, 광전 변환부를 구성하는 투명 전극 상에, 구리 등으로 이루어지는 금속층이 도금법에 의해 형성된 태양 전지가 개시되어 있다. 특허문헌 1, 2 에서는, 먼저, 광전 변환부의 투명 전극층 상에, 집전극의 형상에 대응하는 개구부를 갖는 레지스트 재료층 (절연층) 이 형성되고, 투명 전극층의 레지스트 개구부에, 전기 도금에 의해 금속층이 형성된다. 그 후, 레지스트가 제거됨으로써, 소정 형상의 집전극이 형성된다.As a method for solving these problems, there is known a method of forming a collector electrode by a plating method which is superior in terms of material cost and process cost. For example,
또, 특허문헌 3 에서는, 투명 전극 상에 SiO2 등의 절연층을 형성한 후, 절연층을 관통하는 홈을 형성하여 투명 전극층의 표면 또는 측면을 노출시켜, 투명 전극의 노출부와 도통하도록 금속 집전극을 형성하는 방법이 개시되어 있다. 구체적으로는, 투명 전극층의 노출부에 광 도금법 등에 의해 금속 시드를 형성하고, 이 금속 시드를 기점으로 하여 전기 도금에 의해 금속 전극을 형성하는 방법이 제안되어 있다. 이와 같은 방법에 의하면, 특허문헌 1, 2 와 같이 레지스트를 사용할 필요가 없기 때문에, 재료 비용 및 프로세스 비용면에서 보다 유리하다. 또, 저저항의 금속 시드를 형성함으로써, 투명 전극층과 집전극 사이의 접촉 저항을 저하시킬 수 있다.In Patent Document 3, on the transparent electrode, SiO 2 And then forming a groove through the insulating layer to expose the surface or the side surface of the transparent electrode layer to form the metal collector electrode so as to be electrically connected to the exposed portion of the transparent electrode. Specifically, a method has been proposed in which a metal seed is formed on the exposed portion of the transparent electrode layer by photolithography or the like, and the metal electrode is formed by electroplating using the metal seed as a starting point. According to this method, since it is not necessary to use a resist as in
그런데, 태양 전지의 광전 변환부의 형성에 있어서는, 일반적으로, 반도체층, 투명 전극층, 금속 전극층 등의 박막이, 플라즈마 CVD 법이나 스퍼터법 등에 의해 기판 표면에 형성된다. 이들의 박막은, 기판 표면뿐만 아니라, 측면이나 이면으로도 돌아들어가 버려, 표면과 이면 사이의 단락이나 리크를 발생하는 경우가 있다. 이와 같은 돌아들어감을 방지하기 위해서, 예를 들어 특허문헌 4 에서는, 결정 실리콘 기판의 주단부(周端部)를 마스크로 덮으면서 반도체층이나 투명 전극층을 형성하는 방법이 제안되어 있다.In forming a photoelectric conversion portion of a solar cell, a thin film of a semiconductor layer, a transparent electrode layer, a metal electrode layer, or the like is generally formed on the surface of the substrate by a plasma CVD method, a sputtering method, or the like. These thin films may be turned not only on the surface of the substrate but also on the side surface or the back surface, resulting in a short circuit or leakage between the surface and the back surface. For example, in Patent Document 4, a method of forming a semiconductor layer or a transparent electrode layer by covering the peripheral end portion of a crystalline silicon substrate with a mask has been proposed.
또, 특허문헌 5, 6 에서는, 기판 상에 반도체 박막이나 전극을 형성한 후에, 소정의 가공을 실시하여, 단락을 방지하는 방법이 개시되어 있다. 구체적으로는, 특허문헌 5 에서는, 레이저 조사에 의해 홈을 형성한 후, 그 홈을 따라 결정 실리콘 기판을 할단함으로써, 광전 변환부의 측면이 할단면으로 이루어지는 태양 전지를 형성하는 방법이 개시되어 있다. 특허문헌 6 에서는, 결정 실리콘 기판 상에 형성된 반도체층 및 투명 전극층을 레이저 조사에 의해 제거하여, 홈을 형성하는 방법이 제안되어 있다. 특허문헌 5 의 할단면이나 특허문헌 6 의 홈의 표면에는, 반도체 박막이나 전극이 존재하지 않기 때문에, 돌아들어감에 의한 단락의 문제가 해결된다.Patent Documents 5 and 6 disclose a method of forming a semiconductor thin film or an electrode on a substrate and then performing predetermined processing to prevent short circuiting. Specifically, Patent Document 5 discloses a method of forming a solar cell in which a groove is formed by laser irradiation and then a crystal silicon substrate is cut along the groove, whereby the side surface of the photoelectric conversion portion is formed as a cut-off surface. Patent Document 6 proposes a method of forming grooves by removing a semiconductor layer and a transparent electrode layer formed on a crystalline silicon substrate by laser irradiation. Since the semiconductor thin film and the electrode do not exist on the surface of the groove of Patent Document 5 or the groove of Patent Document 6, the problem of short circuit due to the sagging is solved.
또한, 특허문헌 6 에서는, 투명 전극층과 도전형의 반도체층을 레이저 조사에 의해 제거하는 형태가 도시되어 있지만, 레이저 조사에 의해 이들의 층만을 선택적으로 제거하는 것은 곤란하다. 그 때문에, 일반적으로는 레이저 조사에 의해 형성된 홈은, 결정 실리콘 기판의 표면 또는 내부에까지 도달하고 있다.In Patent Document 6, the transparent electrode layer and the conductive semiconductor layer are removed by laser irradiation, but it is difficult to selectively remove only those layers by laser irradiation. Therefore, in general, the grooves formed by the laser irradiation reach the surface or the inside of the crystal silicon substrate.
상기 특허문헌 3 의 방법에 의하면, 고가의 레지스트 재료를 사용하지 않고, 도금법에 의해 세선 패턴의 집전극이 형성 가능하다. 그러나, 특허문헌 3 과 같이, 전해 도금의 기점이 되는 금속 시드를 광 도금법에 의해 형성하는 방법은, 반도체 접합의 n 층측에는 적용 가능하지만, p 층측에 적용할 수는 없다. 일반적으로, 헤테로 접합 태양 전지에서는, n 형 단결정 실리콘 기판을 사용하고, p 층측의 헤테로 접합을 광 입사측으로 하는 구성의 특성이 가장 높은 것이 알려져 있지만, 특허문헌 3 의 방법은, p 층측을 광 입사측으로 하는 헤테로 접합 태양 전지에 있어서의 광 입사측의 집전극의 형성에는 적합하지 않다는 문제가 있다. 또, 특허문헌 3 에서는, 절연층과 투명 전극층을 관통하는 홈 내에서, 투명 전극층의 측면과 금속 집전극이 접하고 있지만, 투명 전극층의 두께는 일반적으로 100 nm 정도이기 때문에, 양자의 접촉 면적이 작다. 그 때문에, 투명 전극과 집전극 사이의 저항이 높아져, 집전극으로서의 기능을 충분히 발휘할 수 없다는 문제가 있다.According to the method of Patent Document 3, it is possible to form a fine line-shaped current collector electrode by a plating method without using an expensive resist material. However, as in Patent Document 3, a method of forming a metal seed as a starting point of electrolytic plating by photolithography can be applied to the n-layer side of the semiconductor junction, but it can not be applied to the p-layer side. In general, in the heterojunction solar cell, it is known that the n-type single crystal silicon substrate is used and the heterojunction of the p-layer side is the light incident side. However, in the method of Patent Document 3, There is a problem in that it is not suitable for the formation of the collector electrode on the light incidence side in the heterojunction solar cell to be formed on the side of the light- In Patent Document 3, the side surface of the transparent electrode layer contacts the metal collecting electrode in the groove passing through the insulating layer and the transparent electrode layer, but since the thickness of the transparent electrode layer is generally about 100 nm, the contact area of both is small . Therefore, there is a problem that the resistance between the transparent electrode and the collector electrode becomes high, and the function as the collector electrode can not be sufficiently exhibited.
또, 특허문헌 4 ∼ 6 과 같이 마스크를 사용하는 방법이나 홈을 형성하는 방법에 의해, 표면과 이면 사이의 단락이나 리크를 방지하는 방법에서는, 실리콘 기판 상의 반도체층이나 투명 전극층이 제거되고, 실리콘 기판의 주면 또는 측면의 일부가 노출된 상태가 된다. 투명 전극의 재료로서 사용되는 ITO 등은, 실리콘 기판으로의 구리의 확산을 방지하는 확산 블록층으로서 작용하지만 (예를 들어 비특허문헌 1), 특허문헌 1 ∼ 3 에 개시되어 있는 바와 같은 도금법에 의한 집전극의 형성이 이루어지면, 실리콘 기판의 노출부로부터, 도금액 중의 금속 성분 등이 실리콘 기판 내에 확산되어, 전기적 특성에 악영향을 줄 우려가 있다.In the method of preventing a short circuit or leakage between the front surface and the back surface by using a mask or a method of forming a groove as in Patent Documents 4 to 6, the semiconductor layer and the transparent electrode layer on the silicon substrate are removed, The main surface or a part of the side surface of the substrate is exposed. ITO or the like used as the material of the transparent electrode functions as a diffusion block layer for preventing diffusion of copper into the silicon substrate (for example, Non-Patent Document 1), but the plating method disclosed in
상기와 같이, 도금법에 의한 집전극의 형성은, 재료 비용 및 프로세스 비용의 면에서 우수하지만, 종래 제안되고 있는 방법에서는, 레지스트를 사용하지 않고 도금법에 의해 저저항의 집전극을 형성하는 것은 곤란했다. 또, 기판 표리의 단락이나 리크의 방지와, 도금액 중의 금속 성분 등의 실리콘 기판 내로의 확산 방지의 양립에 대해서도, 유효한 해결 수단을 찾지 못하고 있는 것이 현상황이다.As described above, the formation of the collector electrode by the plating method is excellent in terms of material cost and process cost, but it has been difficult to form a collector electrode of low resistance by the plating method without using a resist in the conventionally proposed method . In addition, effective solutions for the prevention of short circuit and leakage of the front and back surfaces of the substrate and the prevention of diffusion into the silicon substrate such as metal components in the plating solution have not been found.
본 발명은, 상기의 문제점을 해결하여, 태양 전지의 재료 비용 및 프로세스 비용이 저감 가능한 도금법에 의해 집전극을 형성하고, 또한 태양 전지의 변환 효율을 향상시키는 것을 목적으로 한다.An object of the present invention is to solve the above problems and to improve the conversion efficiency of a solar cell by forming a collector electrode by a plating method capable of reducing material cost and process cost of the solar cell.
본 발명자들은 상기 과제를 감안하여 예의 검토한 결과, 소정의 구성에 의해, 도금액으로부터의 금속 성분의 확산에 의한 문제를 억제하면서, 도금법에 의해 집전극을 저렴하게 형성할 수 있는 것을 알아내어, 본 발명에 이르렀다.As a result of intensive studies in view of the above problems, the inventors of the present invention have found out that a collector electrode can be formed at low cost by a plating method while suppressing the problem caused by diffusion of a metal component from a plating solution, Has reached the invention.
즉, 본 발명은, 광전 변환부와 집전극을 갖는 태양 전지에 관한 것으로, 광전 변환부는 제 1 주면 및 제 2 주면을 가지며, 상기 집전극은 상기 광전 변환부의 제 1 주면 상에 형성되어 있다. 광전 변환부의 제 1 주면측의 최표면층은, 도전형 반도체층 또는 투명 전극층이다. 집전극은, 상기 광전 변환부측으로부터 순서대로 제 1 도전층과 제 2 도전층을 포함하고, 또한, 상기 제 1 도전층과 상기 제 2 도전층의 사이에 절연층을 포함한다. 절연층은 개구가 형성되어 있고, 절연층에 형성된 개구를 통하여 상기 제 1 도전층과 제 2 도전층이 도통되어 있다.That is, the present invention relates to a solar cell having a photoelectric conversion portion and a collector electrode, wherein the photoelectric conversion portion has a first main surface and a second major surface, and the collector electrode is formed on a first main surface of the photoelectric conversion portion. The outermost layer on the first main surface side of the photoelectric conversion portion is a conductive type semiconductor layer or a transparent electrode layer. The collector electrode includes a first conductive layer and a second conductive layer in this order from the side of the photoelectric conversion portion and further includes an insulating layer between the first conductive layer and the second conductive layer. The insulating layer has an opening, and the first conductive layer and the second conductive layer are electrically connected through an opening formed in the insulating layer.
본 발명의 태양 전지는, 광전 변환부의 제 1 주면, 제 2 주면 또는 측면에, 제 1 주면측의 최표면층을 구성하는 성분과 제 2 주면측의 최표면층을 구성하는 성분의 단락이 제거된 절연 영역을 가지며, 절연 영역 표면의 적어도 일부가, 절연층으로 덮여 있다. 당해 절연 영역은, 집전극보다 외주의 영역에 형성되어 있는 것이 바람직하다.The solar cell of the present invention is characterized in that a component constituting the outermost layer on the first main surface side and a component constituting the outermost layer on the second main surface side are formed on the first major surface, Region, and at least a part of the surface of the insulating region is covered with an insulating layer. It is preferable that the insulating region is formed in an outer peripheral region of the collector electrode.
본 발명의 바람직한 형태에 있어서, 광전 변환부의 제 1 주면 또는 측면에 절연 영역이 형성되어 있고, 또한, 그 표면의 적어도 일부가 절연층으로 덮여 있다. 당해 형태에 있어서, 절연 영역은, 제 1 주면의 최표면층을 구성하는 성분이 부착되어 있지 않은 것에 의해, 단락이 제거되어 있는 것이 바람직하다. 또한, 태양 전지의 「광전 변환부」란, 반도체층이나 금속 혹은 금속 산화물 등으로 이루어지는 전극 등이 적층되어 광 기전력을 발생시키는 부분을 가리키고, 이들을 적층하기 위해서 사용되는 유리 기판 등의 절연 기재는, 광전 변환부에는 포함되지 않는다.In a preferred aspect of the present invention, an insulating region is formed on the first main surface or side surface of the photoelectric conversion portion, and at least a part of the surface of the insulating region is covered with an insulating layer. In this aspect, it is preferable that the insulating region is free of a short circuit because the component constituting the outermost layer of the first main surface is not attached. The " photoelectric conversion portion " of a solar cell refers to a portion where a semiconductor layer, an electrode made of a metal or a metal oxide or the like is laminated to generate a photovoltaic power, and an insulating substrate such as a glass substrate, It is not included in the photoelectric conversion portion.
절연층은, 광전 변환부의 제 1 주면에 있어서, 상기 절연층이 제 1 도전층 비형성 영역 상에도 형성되어 있는 것이 바람직하다. 또, 절연 영역 표면의 전부가, 상기 절연층으로 덮여 있는 것이 바람직하다.It is preferable that the insulating layer is formed also on the first conductive layer non-formation region on the first main surface of the photoelectric conversion portion. It is preferable that all of the surface of the insulating region is covered with the insulating layer.
본 발명의 바람직한 형태에 있어서, 광전 변환부의 제 1 주면측의 최표면층은 투명 전극층이다. 또, 일 실시형태에 있어서, 광전 변환부는, 1 도전형 결정 실리콘 기판의 1 주면 상에, 실리콘계 박막, 및 최표면층으로서의 투명 전극층을 이 순서대로 가지며, 투명 전극층 상에 집전극을 가지고 있다.In a preferred form of the present invention, the outermost layer on the first main surface side of the photoelectric conversion portion is a transparent electrode layer. In one embodiment, the photoelectric conversion portion has a silicon-based thin film and a transparent electrode layer as the outermost layer in this order on one main surface of the one-conductivity-type silicon substrate, and has a collector electrode on the transparent electrode layer.
일 실시형태에 있어서, 제 1 도전층은 저융점 재료를 함유하고, 상기 저융점 재료의 열 유동 개시 온도 T1 은 상기 광전 변환부의 내열 온도보다 저온이다. 또, 광전 변환부의 최표면층이 투명 전극층인 경우, 저융점 재료의 열 유동 개시 온도 T1 은 250 ℃ 이하인 것이 바람직하다. 또, 저융점 재료는 금속 재료를 함유하는 것이 바람직하다.In one embodiment, the first conductive layer contains a low-melting-point material, and the heat-flow initiation temperature T 1 Is lower than the heat-resistant temperature of the photoelectric conversion portion. When the outermost layer of the photoelectric conversion portion is a transparent electrode layer, it is preferable that the heat-flow initiation temperature T 1 of the low melting point material is 250 캜 or lower. The low melting point material preferably contains a metallic material.
본 발명의 바람직한 형태에 있어서, 제 2 도전층은 구리를 주성분으로 한다.In a preferred aspect of the present invention, the second conductive layer contains copper as a main component.
또한, 본 발명은, 상기 태양 전지를 구비하는 태양 전지 모듈에 관한 것이다.The present invention also relates to a solar cell module including the solar cell.
또한, 본 발명은 상기 태양 전지의 제조 방법에 관한 것이다. 본 발명의 제조 방법은, 광전 변환부 상에 제 1 도전층이 형성되는 제 1 도전층 형성 공정 ； 제 1 도전층 상에 절연층이 형성되는 절연층 형성 공정 ； 절연층에 형성된 개구를 통하여, 도금법에 의해 제 1 도전층과 도통하는 제 2 도전층이 형성되는 도금 공정을 이 순서대로 갖는다.The present invention also relates to a method of manufacturing the solar cell. The manufacturing method of the present invention includes a first conductive layer forming step of forming a first conductive layer on a photoelectric conversion portion, an insulating layer forming step of forming an insulating layer on the first conductive layer, And a plating step in which a second conductive layer which is electrically continuous with the first conductive layer is formed by a plating method.
본 발명의 제조 방법에서는, 절연층 형성 공정보다 전에, 절연 영역이 형성되는 것이 바람직하다. 절연 영역의 형성은, 제 1 도전층 형성 공정 후, 절연층 형성 공정 전에 실시되는 것이 특히 바람직하다. 또, 절연층 형성 공정에 있어서, 절연 영역의 적어도 일부가 절연층에 의해 덮이는 것이 바람직하다.In the manufacturing method of the present invention, it is preferable that an insulating region is formed before the insulating layer forming step. It is particularly preferable that the insulating region is formed after the first conductive layer forming step and before the insulating layer forming step. In the insulating layer forming step, it is preferable that at least a part of the insulating region is covered with the insulating layer.
헤테로 접합 태양 전지와 같이 실리콘 기판을 사용한 태양 전지에서는, 절연 영역은, 실리콘 기판이 노출되도록 형성되는 것이 바람직하다. 일 실시형태에 있어서, 절연 영역의 형성은, 광전 변환부에 형성된 홈을 따라 광전 변환부를 할단하는 방법에 의해 이루어진다.In a solar cell using a silicon substrate such as a heterojunction solar cell, the insulating region is preferably formed such that the silicon substrate is exposed. In one embodiment, the formation of the insulating region is performed by a method of dividing the photoelectric conversion portion along the groove formed in the photoelectric conversion portion.
본 발명에 의하면, 도금법에 의해 집전극이 형성 가능하기 때문에, 집전극이 저저항화되어, 태양 전지의 변환 효율을 향상할 수 있다. 또, 광전 변환부에 절연 영역이 형성되어 있기 때문에, 단락에 의한 변환 특성의 저하가 억제되고, 절연 영역이 절연층에 의해 덮여 있기 때문에, 태양 전지의 신뢰성이 우수하다. 또한, 도금법에 의해 집전극이 형성될 때에, 절연 영역 상에 절연층이 형성되어 있기 때문에 기판으로의 불순물의 확산이 억제된다. 그 때문에, 본 발명의 태양 전지는, 초기 변환 특성이 우수함과 함께, 신뢰성도 우수하다.According to the present invention, since the collector electrode can be formed by plating, the resistance of the collector electrode can be lowered and the conversion efficiency of the solar cell can be improved. In addition, since the insulating region is formed in the photoelectric conversion portion, deterioration of conversion characteristics due to short circuit is suppressed and the insulating region is covered with the insulating layer, so that the reliability of the solar cell is excellent. Further, when the collector electrode is formed by the plating method, since the insulating layer is formed on the insulating region, diffusion of impurities into the substrate is suppressed. Therefore, the solar cell of the present invention has excellent initial conversion characteristics and excellent reliability.
도 1 은, 본 발명의 태양 전지의 일 형태를 나타내는 모식적 단면도이다.
도 2 는, 일 실시형태에 관련된 헤테로 접합 태양 전지를 나타내는 모식적 단면도이다.
도 3 은, 태양 전지의 제조 공정에 있어서, 마스크를 사용하지 않고 실리콘계 박막 및 전극층까지가 형성된 상태를 나타내는 모식적 단면도이다.
도 4 는, 일 실시형태의 태양 전지의 제조 공정을 나타내는 모식적 단면도이다.
도 5 는, 일 실시형태의 태양 전지의 제조 공정을 나타내는 모식적 단면도이다.
도 6 은, 일 실시형태의 태양 전지의 제조 공정을 나타내는 모식적 단면도이다.
도 7 은, 일 실시형태의 태양 전지의 제조 공정을 나타내는 모식적 단면도이다.
도 8 은, 저융점 재료의 가열시의 형상 변화의 일례를 나타내는 개념도이다.
도 9 는, 저융점 재료 분말의 가열시의 형상 변화, 및 네킹에 대해 설명하기 위한 개념도이다.
도 10 은, 소결 네킹이 발생한 금속 미립자의 SEM 사진이다.
도 11 은, 도금 장치의 구조 모식도이다.
도 12 는, 참고예의 태양 전지의 제조 공정을 나타내는 모식적 단면도이다.
도 13 은, 실시예에 있어서의 절연층의 광학 특성을 나타내는 도면이다.1 is a schematic cross-sectional view showing one embodiment of a solar cell of the present invention.
2 is a schematic cross-sectional view showing a heterojunction solar cell according to one embodiment.
3 is a schematic cross-sectional view showing a state in which a silicon-based thin film and an electrode layer are formed without using a mask in a manufacturing process of a solar cell.
4 is a schematic cross-sectional view showing a manufacturing process of a solar cell according to an embodiment.
5 is a schematic cross-sectional view showing a manufacturing process of a solar cell according to an embodiment.
6 is a schematic cross-sectional view showing a manufacturing process of a solar cell according to an embodiment.
7 is a schematic cross-sectional view showing a manufacturing process of a solar cell according to an embodiment.
Fig. 8 is a conceptual diagram showing an example of the shape change at the time of heating of the low melting point material.
Fig. 9 is a conceptual diagram for explaining the shape change and necking of the low melting point material powder upon heating. Fig.
10 is an SEM photograph of metal fine particles having sintered necking.
11 is a structural schematic diagram of the plating apparatus.
12 is a schematic cross-sectional view showing a manufacturing process of a solar cell in Reference Example.
13 is a diagram showing the optical characteristics of the insulating layer in the examples.
도 1 에 모식적으로 나타내는 바와 같이, 본 발명의 태양 전지 (100) 는, 광전 변환부 (50) 의 제 1 주면 상에 집전극 (70) 을 구비한다. 광전 변환부의 최표면층 (61) 은, 도전형 반도체층 또는 투명 전극층이다. 집전극 (70) 은, 광전 변환부 (50) 측으로부터 순서대로, 제 1 도전층 (71) 과 제 2 도전층 (72) 을 포함한다. 제 1 도전층 (71) 과 제 2 도전층 (72) 의 사이에는 절연층 (9) 이 형성되어 있다. 제 2 도전층 (72) 의 일부는, 예를 들어 절연층 (9) 의 개구부를 통하여, 제 1 도전층 (71) 에 도통되어 있다.As schematically shown in FIG. 1, the
광전 변환부 (50) 의 제 1 주면, 제 2 주면 및 측면 중 적어도 어느 것에, 절연 영역 (5x) 이 형성되어 있다. 절연 영역 표면의 적어도 일부는, 절연층 (9) 으로 덮여 있다.An
이하, 본 발명의 일 실시형태인 헤테로 접합 결정 실리콘 태양 전지 (이하, 「헤테로 접합 태양 전지」라고 기재하는 경우가 있다) 를 예로 하여, 본 발명을 보다 상세하게 설명한다. 헤테로 접합 태양 전지는, 1 도전형의 단결정 실리콘 기판의 표면에, 단결정 실리콘과는 밴드 갭이 상이한 실리콘계 박막을 가짐으로써, 확산 전위가 형성된 결정 실리콘계 태양 전지이다. 실리콘계 박막으로서는 비정질의 것이 바람직하다. 그 중에서도, 확산 전위를 형성하기 위한 도전형 비정질 실리콘계 박막과 결정 실리콘 기판의 사이에, 얇은 진성(眞性)의 비정질 실리콘층을 개재시킨 것은, 변환 효율이 가장 높은 결정 실리콘 태양 전지의 형태의 하나로서 알려져 있다.BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, the present invention will be described in more detail with reference to a heterojunction crystal silicon solar cell (hereinafter sometimes referred to as a "heterojunction solar cell") which is an embodiment of the present invention. The heterojunction solar cell is a crystalline silicon solar cell having a diffusion potential formed by having a silicon-based thin film having a bandgap different from that of monocrystalline silicon on the surface of a single-crystal silicon substrate of one conductivity type. The silicon-based thin film is preferably amorphous. Among them, a thin intrinsic amorphous silicon layer interposed between the conductive amorphous silicon thin film and the crystalline silicon substrate for forming the diffusion potential is one of the types of crystalline silicon solar cells having the highest conversion efficiency .
도 2 는, 본 발명의 일 실시형태에 관련된 결정 실리콘계 태양 전지의 모식적 단면도이다. 결정 실리콘계 태양 전지 (101) 는, 광전 변환부 (50) 로서 1 도전형 단결정 실리콘 기판 (1) 의 일방의 면 (광 입사측의 면) 에, 도전형 실리콘계 박막 (3a) 및 광 입사측 투명 전극층 (6a) 을 이 순서대로 갖는다. 1 도전형 단결정 실리콘 기판 (1) 의 타방의 면 (광 입사측과 반대측의 면) 에는, 도전형 실리콘계 박막 (3b) 및 이면측 투명 전극층 (6b) 을 이 순서대로 갖는 것이 바람직하다. 광전 변환부 (50) 의 제 1 주면측의 최표면층은, 투명 전극층 (6a) 이며, 이 투명 전극층 상에는, 제 1 도전층 (71) 및 제 2 도전층 (72) 을 포함하는 집전극 (70) 이 형성되어 있다. 제 1 도전층 (71) 과 제 2 도전층 (72) 의 사이에는 절연층 (9) 이 형성되어 있다.2 is a schematic cross-sectional view of a crystalline silicon-based solar cell according to an embodiment of the present invention. Based silicon
도 2 에 나타내는 실시형태에서는, 광전 변환부 (50) 를 구성하는 결정 실리콘 기판 (1) 의 측면에, 실리콘계 박막 및 투명 전극층이 제거된 절연 영역 (5x) 을 가지고 있고, 절연 영역 (5x) 은 절연층 (9) 으로 덮여 있다.In the embodiment shown in Fig. 2, the silicon-based thin film and the
1 도전형 단결정 실리콘 기판 (1) 과 도전형 실리콘계 박막 (3a, 3b) 의 사이에는, 진성 실리콘계 박막 (2a, 2b) 을 갖는 것이 바람직하다. 이면측 투명 전극층 (6b) 상에는 이면 금속 전극층 (8) 을 갖는 것이 바람직하다.It is preferable that intrinsic silicon based
먼저, 본 발명의 결정 실리콘계 태양 전지에 있어서의, 1 도전형 단결정 실리콘 기판 (1) 에 대해 설명한다. 일반적으로 단결정 실리콘 기판은, 도전성을 갖게 하기 위해서, 실리콘에 대해 전하를 공급하는 불순물을 함유하고 있다. 단결정 실리콘 기판은, 실리콘 원자에 전자를 도입하기 위한 원자 (예를 들어 인) 를 함유시킨 n 형과, 실리콘 원자에 정공을 도입하는 원자 (예를 들어 붕소) 를 함유시킨 p 형이 있다. 즉, 본 발명에 있어서의 「1 도전형」이란, n 형 또는 p 형 중 어느 일방인 것을 의미한다.First, a single-conductive-type single-
헤테로 접합 태양 전지에서는, 단결정 실리콘 기판에 입사한 광이 가장 많이 흡수되는 입사측의 헤테로 접합을 역접합으로 하여 강한 전장을 형성함으로써, 전자·정공쌍을 효율적으로 분리 회수할 수 있다. 그 때문에, 광 입사측의 헤테로 접합은 역접합인 것이 바람직하다. 한편, 정공과 전자를 비교한 경우, 유효 질량 및 산란 단면적이 작은 전자 쪽이, 일반적으로 이동도가 크다. 이상의 관점에서, 헤테로 접합 태양 전지에 사용되는 단결정 실리콘 기판 (1) 은, n 형 단결정 실리콘 기판인 것이 바람직하다. 단결정 실리콘 기판 (1) 은, 광 차폐의 관점에서, 표면에 텍스처 구조를 갖는 것이 바람직하다.In the heterojunction solar cell, the electron-hole pairs can be efficiently separated and recovered by forming a strong electric field by reversely bonding the heterojunction on the incident side where the light incident on the single crystal silicon substrate is absorbed most. Therefore, the heterojunction on the light incidence side is preferably reverse-coupled. On the other hand, in the case of comparing holes and electrons, electrons having a small effective mass and a small scattering cross-sectional area generally have high mobility. From the above viewpoint, the single
텍스처가 형성된 1 도전형 단결정 실리콘 기판 (1) 의 표면에, 실리콘계 박막이 제막된다. 실리콘계 박막의 제막 방법으로서는, 플라즈마 CVD 법이 바람직하다. 플라즈마 CVD 법에 의한 실리콘계 박막의 형성 조건으로서는, 기판 온도 100 ∼ 300 ℃, 압력 20 ∼ 2600 Pa, 고주파 파워 밀도 0.004 ∼ 0.8 W/㎠ 가 바람직하게 사용된다. 실리콘계 박막의 형성에 사용되는 원료 가스로서는, SiH4, Si2H6 등의 실리콘 함유 가스, 또는 실리콘계 가스와 H2 의 혼합 가스가 바람직하게 사용된다.A silicon-based thin film is formed on the surface of the texture-formed single-conductive-
도전형 실리콘계 박막 (3) 은, 1 도전형 또는 역도전형의 실리콘계 박막이다. 예를 들어, 1 도전형 단결정 실리콘 기판 (1) 으로서 n 형이 사용되는 경우, 1 도전형 실리콘계 박막, 및 역도전형 실리콘계 박막은, 각각 n 형, 및 p 형이 된다. p 형 또는 n 형 실리콘계 박막을 형성하기 위한 도펀트 가스로서는, B2H6 또는 PH3 등이 바람직하게 사용된다. 또, P 나 B 와 같은 불순물의 첨가량은 미량이라도 되기 때문에, 미리 SiH4 나 H2 로 희석된 혼합 가스를 사용하는 것이 바람직하다. 도전형 실리콘계 박막의 제막시에, CH4, CO2, NH3, GeH4 등의 이종 원소를 함유하는 가스를 첨가하고, 실리콘계 박막을 합금화함으로써, 실리콘계 박막의 에너지 갭을 변경할 수도 있다.The conductive silicon-based thin film 3 is a silicon-based thin film of one conductivity type or reverse conductivity type. For example, when the n-type is used as the one-conductivity-type single-
실리콘계 박막으로서는, 비정질 실리콘 박막, 미결정 실리콘 (비정질 실리콘과 결정질 실리콘을 함유하는 박막) 등을 들 수 있다. 그 중에서도 비정질 실리콘계 박막을 사용하는 것이 바람직하다. 예를 들어, 1 도전형 단결정 실리콘 기판 (1) 으로서 n 형 단결정 실리콘 기판을 사용한 경우의 광전 변환부 (50) 의 바람직한 구성으로서는, 투명 전극층 (6a)/p 형 비정질 실리콘계 박막 (3a)/i 형 비정질 실리콘계 박막 (2a)/n 형 단결정 실리콘 기판 (1)/i 형 비정질 실리콘계 박막 (2b)/n 형 비정질 실리콘계 박막 (3b)/투명 전극층 (6b) 의 순서의 적층 구성을 들 수 있다. 이 경우, 전술한 이유에서, p 층측을 광 입사면으로 하는 것이 바람직하다.Examples of the silicon-based thin film include an amorphous silicon thin film, microcrystalline silicon (a thin film containing amorphous silicon and crystalline silicon), and the like. Among them, it is preferable to use an amorphous silicon-based thin film. For example, as a preferable structure of the
진성 실리콘계 박막 (2a, 2b) 으로서는, 실리콘과 수소로 구성되는 i 형 수소화 비정질 실리콘이 바람직하다. 단결정 실리콘 기판 상에, CVD 법에 의해 i 형 수소화 비정질 실리콘이 제막되면, 단결정 실리콘 기판에 대한 불순물 확산을 억제하면서 표면 패시베이션을 유효하게 실시할 수 있다. 또, 막 중의 수소량을 변화시킴으로써, 에너지 갭에 캐리어 회수를 실시하는데 있어서 유효한 프로파일을 갖게 할 수 있다.As the intrinsic silicon based
p 형 실리콘계 박막은, p 형 수소화 비정질 실리콘층, p 형 비정질 실리콘 카바이드층, 또는 p 형 비정질 실리콘 옥사이드층인 것이 바람직하다. 불순물 확산의 억제나 직렬 저항 저하의 관점에서는 p 형 수소화 비정질 실리콘층이 바람직하다. 한편, p 형 비정질 실리콘 카바이드층 및 p 형 비정질 실리콘 옥사이드층은, 와이드갭의 저굴절률층이기 때문에, 광학적인 로스를 저감할 수 있는 점에 있어서 바람직하다.The p-type silicon-based thin film is preferably a p-type hydrogenated amorphous silicon layer, a p-type amorphous silicon carbide layer, or a p-type amorphous silicon oxide layer. A p-type hydrogenated amorphous silicon layer is preferable from the viewpoints of inhibiting the diffusion of impurities and decreasing series resistance. On the other hand, since the p-type amorphous silicon carbide layer and the p-type amorphous silicon oxide layer are low-refractive-index layers having a wide gap, it is preferable that the optical loss can be reduced.
헤테로 접합 태양 전지 (101) 의 광전 변환부 (50) 는, 도전형 실리콘계 박막 (3a, 3b) 상에, 투명 전극층 (6a, 6b) 을 구비하는 것이 바람직하다. 투명 전극층은, 투명 전극층 형성 공정에 의해 형성된다. 투명 전극층 (6a, 6b) 은, 도전성 산화물을 주성분으로 한다. 도전성 산화물로서는, 예를 들어, 산화아연이나 산화인듐, 산화주석을 단독 또는 혼합하여 사용할 수 있다. 도전성, 광학 특성, 및 장기 신뢰성의 관점에서, 산화인듐을 함유한 인듐계 산화물이 바람직하고, 그 중에서도 산화인듐주석 (ITO) 을 주성분으로 하는 것이 보다 바람직하게 사용된다. 여기서 「주성분으로 하는」이란, 함유량이 50 중량％ 보다 많은 것을 의미하고, 70 중량％ 이상이 바람직하고, 90 중량％ 이상이 보다 바람직하다. 투명 전극층은, 단층이어도 되고, 복수의 층으로 이루어지는 적층 구조여도 된다.The
투명 전극층에는, 도핑제를 첨가할 수 있다. 예를 들어, 투명 전극층으로서 산화아연이 사용되는 경우, 도핑제로서는, 알루미늄이나 갈륨, 붕소, 규소, 탄소 등을 들 수 있다. 투명 전극층으로서 산화인듐이 사용되는 경우, 도핑제로서는, 아연이나 주석, 티탄, 텅스텐, 몰리브덴, 규소 등을 들 수 있다. 투명 전극층으로서 산화주석이 사용되는 경우, 도핑제로서는, 불소 등을 들 수 있다.A doping agent may be added to the transparent electrode layer. For example, when zinc oxide is used as the transparent electrode layer, examples of the doping agent include aluminum, gallium, boron, silicon, carbon, and the like. When indium oxide is used as the transparent electrode layer, examples of the doping agent include zinc, tin, titanium, tungsten, molybdenum, and silicon. When tin oxide is used as the transparent electrode layer, fluorine and the like can be mentioned as a doping agent.
도핑제는, 광 입사측 투명 전극층 (6a) 및 이면측 투명 전극층 (6b) 의 일방 혹은 양방에 첨가할 수 있다. 특히, 광 입사측 투명 전극층 (6a) 에 도핑제를 첨가하는 것이 바람직하다. 광 입사측 투명 전극층 (6a) 에 도핑제를 첨가함으로써, 투명 전극층 자체가 저저항화됨과 함께, 투명 전극층 (6a) 과 집전극 (70) 의 사이에서의 저항 손실을 억제할 수 있다.The dopant may be added to one or both of the light incident side
광 입사측 투명 전극층 (6a) 의 막두께는, 투명성, 도전성, 및 광 반사 저감의 관점에서, 10 nm 이상 140 nm 이하인 것이 바람직하다. 투명 전극층 (6a) 의 역할은, 집전극 (70) 으로의 캐리어의 수송이며, 그러기 위해 필요한 도전성이 있으면 되고, 막두께는 10 nm 이상인 것이 바람직하다. 막두께를 140 nm 이하로 함으로써, 투명 전극층 (6a) 에서의 흡수 로스가 작고, 투과율의 저하에 수반되는 광전 변환 효율의 저하를 억제할 수 있다. 또, 투명 전극층 (6a) 의 막두께가 상기 범위 내이면, 투명 전극층 내의 캐리어 농도 상승도 방지할 수 있기 때문에, 적외역의 투과율 저하에 수반되는 광전 변환 효율의 저하도 억제된다.The film thickness of the light incidence side
투명 전극층의 제막 방법은, 특별히 한정되지 않지만, 스퍼터법 등의 물리 기상 퇴적법이나, 유기 금속 화합물과 산소 또는 물과의 반응을 이용한 화학 기상 퇴적 (MOCVD) 법 등이 바람직하다. 어느 제막 방법에 있어서도, 열이나 플라즈마 방전에 의한 에너지를 이용할 수도 있다.The method of forming the transparent electrode layer is not particularly limited, but a physical vapor deposition method such as a sputtering method and a chemical vapor deposition (MOCVD) method using a reaction between an organic metal compound and oxygen or water are preferable. In any of the film forming methods, energy by heat or a plasma discharge may be used.
투명 전극층 제막시의 기판 온도는 적절히 설정된다. 예를 들어, 실리콘계 박막으로서 비정질 실리콘계 박막이 사용되는 경우, 기판 온도는 200 ℃ 이하가 바람직하다. 기판 온도를 200 ℃ 이하로 함으로써, 비정질 실리콘층으로부터의 수소의 탈리나, 그것에 수반되는 실리콘 원자에 대한 단글링 본드의 발생을 억제할 수 있고, 결과적으로 변환 효율을 향상시킬 수 있다.The substrate temperature at the time of forming the transparent electrode layer is appropriately set. For example, when an amorphous silicon-based thin film is used as the silicon-based thin film, the substrate temperature is preferably 200 DEG C or less. By setting the substrate temperature to 200 占 폚 or less, it is possible to suppress the desorption of hydrogen from the amorphous silicon layer and the generation of a shorting bond to silicon atoms accompanied therewith, and as a result, the conversion efficiency can be improved.
이면측 투명 전극층 (6b) 상에는, 이면 금속 전극층 (8) 이 형성되는 것이 바람직하다. 이면 금속 전극층 (8) 으로서는, 근적외로부터 적외역의 반사율이 높고, 또한 도전성이나 화학적 안정성이 높은 재료를 사용하는 것이 바람직하다. 이와 같은 특성을 만족시키는 재료로서는, 은이나 알루미늄 등을 들 수 있다. 이면 금속 전극층의 제막 방법은, 특별히 한정되지 않지만, 스퍼터법이나 진공 증착법 등의 물리 기상 퇴적법이나, 스크린 인쇄 등의 인쇄법 등이 적용 가능하다.It is preferable that the back surface
도 3 은, 일 실시형태에 의해, 실리콘 기판 (1) 상에, 실리콘계 박막 (2, 3) ； 투명 전극층 (6) ； 및 이면 금속 전극층 (8) 까지가 형성된 상태를 모식적으로 나타내는 단면도이다. 도 3 에서는, 1 도전형 단결정 실리콘 기판 (1) 의 이면측에 진성 실리콘계 박막 (2b) 및 1 도전형 실리콘계 박막 (3b) 이 형성된 후, 광 입사 측에 진성 실리콘계 박막 (2a) 및 역도전형 실리콘계 박막 (3a) 이 형성되고, 그 후, 광 입사측의 투명 전극층 (6a), 그리고 이면측의 투명 전극층 (6b) 및 이면 금속 전극층 (8) 까지가 형성된 경우의 구조를 모식적으로 나타내고 있다 (또한, 결정 실리콘계 태양 전지의 각 층의 형성 순서는, 도 3 에 나타내는 형태에 한정되는 것은 아니다).3 is a cross-sectional view schematically showing a state in which silicon-based thin films 2 and 3, a transparent electrode layer 6, and a back
마스크를 사용하지 않고, CVD 법이나 스퍼터법 등에 의해 상기 각 층이 형성된 경우, 1 도전형 단결정 실리콘 기판 (1) 의 이면측의 진성 실리콘계 박막 (2b), 1 도전형 실리콘계 박막 (3b), 투명 전극층 (6b) 및 이면 금속 전극층 (8) 은, 제막시의 돌아들어감에 의해, 1 도전형 결정 실리콘 기판 (1) 의 측면 및 광 입사면에까지 형성되어 있다. 또, 1 도전형 단결정 실리콘 기판 (1) 의 광 입사면에 형성된 진성 실리콘계 박막 (2a), 역도전형 실리콘계 박막 (3a), 및 투명 전극층 (6a) 은, 제막시의 돌아들어감에 의해, 1 도전형 단결정 실리콘 기판 (1) 의 측면 및 이면측에까지 형성되어 있다. 이와 같은 돌아들어감이 발생한 경우, 도 3 에서도 이해되는 바와 같이, 표면측의 반도체층이나 전극층과 이면측의 반도체층이나 전극층이, 단락된 상태가 되어, 태양 전지의 특성이 저하될 우려가 있다.When the respective layers are formed by a CVD method, a sputtering method, or the like without using a mask, the intrinsic silicon-based
본 발명에서는, 광전 변환부의 최표면층이 제거된 절연 영역이 형성됨으로써, 돌아들어감에 의한 단락의 문제를 해결할 수 있다. 여기서, 본 명세서에 있어서, 「절연 영역」은, 광전 변환부의 표면에 형성된 단일 혹은 복수의 특정 영역을 가리키는 용어이며, 제 1 주면측의 최표면층과 제 2 주면측의 최표면층의 단락이 제거된 영역을 의미한다. 전형적으로는, 절연 영역은, 광전 변환부의 제 1 주면 및/또는 제 2 주면의 최표면층을 구성하는 성분이 제거되고, 당해 성분이 부착되어 있지 않은 영역이다. 또한, 「부착되어 있지 않은 영역」이란, 당해 층을 구성하는 재료 원소가 전혀 검출되지 않는 영역에 한정되는 것이 아니고, 재료의 부착량이 주변의 「형성부」와 비교해서 현저하게 적고, 당해 층 자체가 갖는 특성 (전기적 특성, 광학 특성, 기계적 특성 등) 이 발현되지 않는 영역도, 「부착되어 있지 않은 영역」에 포함된다. 또한, 도 2 에 나타내는 헤테로 접합 태양 전지의 경우, 절연 영역은, 광전 변환부의 최표면층인 투명 전극층 (6) 이나 이면 금속 전극층 (8) 이 부착되어 있지 않은 것에 더하여, 도전형 실리콘계 박막 (3) 도 부착되어 있지 않은 것이 바람직하다.According to the present invention, since the insulating region from which the outermost layer of the photoelectric conversion portion is removed is formed, the problem of short circuit due to receding can be solved. In the present specification, the term " insulating region " refers to a single or plural specific regions formed on the surface of the photoelectric conversion portion, and is a term in which the short- Area. Typically, the insulating region is a region in which the component constituting the outermost layer of the first major surface and / or the second major surface of the photoelectric conversion portion is removed, and the component is not attached. The " unattached area " is not limited to a region where no material element constituting the layer is detected at all, and the adhesion amount of the material is remarkably small as compared with the surrounding " forming portion " A region in which the characteristics (electrical characteristics, optical characteristics, mechanical characteristics, etc.) of the semiconductor layer are not expressed is also included in the " non-attached region ". In the case of the heterojunction photovoltaic cell shown in Fig. 2, the insulating region is not provided with the transparent electrode layer 6 or the back
절연 영역의 형성 방법은 특별히 한정되지 않고, 예를 들어, 전극층이나 반도체 박막 등을 제막할 때에 마스크 등을 사용함으로써, 소정 영역에, 전극층이나 반도체 박막 등이 부착되지 않도록 제막을 실시하는 방법 ； 레이저 조사, 기계 연마, 화학 에칭 등에 의해 소정 영역의 전극층이나 반도체 박막 등을 제거하는 방법 ； 각 층을 제막 후에, 기판마다 단부를 할단하여, 전극층이나 반도체 박막 등이 부착되어 있지 않은 할단면을 형성하는 방법 등을 들 수 있다.The method of forming the insulating region is not particularly limited and a method of forming a film so that an electrode layer or a semiconductor thin film is not adhered to a predetermined region by using a mask or the like when forming an electrode layer or a semiconductor thin film, A method of removing an electrode layer or a semiconductor thin film in a predetermined region by irradiation, mechanical polishing, chemical etching or the like; after each layer is formed, an end portion is cut out for each substrate to form a cut surface without an electrode layer or a semiconductor thin film And the like.
도 4(A1) 은, 마스크를 사용함으로써, 전극층이나 반도체 박막 등이 부착되어 있지 않은 절연 영역이 형성된 경우의 일례를 나타내는 모식적 단면도이다. 당해 실시형태에서는, 투명 전극층이나 반도체 박막 등의 제막시에, 결정 실리콘 기판의 외주부를 차폐하는 마스크를 사용하여, 결정 실리콘 기판의 외주부 (제막면측), 측면, 및 제막면의 뒤쪽으로의, 투명 전극층이나 반도체 박막 등의 돌아들어감을 방지할 수 있다. 당해 형태에서는, 광 입사측과 이면측에서, 투명 전극층 및 도전형 실리콘계 박막이 분리되어 있기 때문에, 광 입사면과 이면의 단락을 방지할 수 있다.Fig. 4 (A1) is a schematic cross-sectional view showing an example in which an insulating region to which an electrode layer, a semiconductor thin film or the like is not attached is formed by using a mask. In this embodiment, when forming a transparent electrode layer or a semiconductor thin film or the like, a mask for shielding the outer peripheral portion of the crystal silicon substrate is used, and the outer peripheral portion (film forming face side) and the side face of the crystalline silicon substrate, It is possible to prevent the electrode layer, the semiconductor thin film, and the like from running around. In this embodiment, since the transparent electrode layer and the conductive silicon-based thin film are separated from each other on the light incidence side and the back side, short-circuiting between the light incidence surface and the back surface can be prevented.
도 4(A1) 에 나타내는 실시형태에서는, 실리콘계 박막 (2, 3) 의 제막시와, 투명 전극층 (6) 및 이면 금속 전극층 (8) 의 제막시에서, 차폐 영역이 상이한 마스크를 사용함으로써, 광 입사측인 제 1 주면측에 투명 전극층 (6) 이 제막되어 있지 않은 투명 전극층 제거 영역 (511x) 이 형성된다. 또, 마찬가지로, 제 2 주면측에는 투명 전극층 및 이면 금속 전극층이 제막되어 있지 않은 투명 전극층 제거 영역 (512x) 이 형성된다. 또한, 이들의 투명 전극층 제거 영역의 외측 및 결정 실리콘 기판의 측면에는, 투명 전극층 및 실리콘계 박막 모두 제막되어 있지 않은 도전형 반도체층 제거 영역 (521x, 522x, 523x) 이 형성된다. 이와 같이, 마스크의 형상 등에 따라, 절연 영역의 형상은 적절히 변경할 수 있다.In the embodiment shown in Fig. 4 (A1), by using masks having different shielding regions at the time of film formation of the silicon-based thin films 2 and 3 and at the time of film formation of the transparent electrode layer 6 and the back
도 4(B1) 은, 마스크를 사용하여, 투명 전극층이나 반도체 박막 등이 부착되어 있지 않은 절연 영역이 형성되는 다른 실시형태를 나타내는 모식적 단면도이다. 이 실시형태에서는, 실리콘계 박막 (2, 3) 의 제막시에는 마스크를 사용하지 않고, 투명 전극층 (6) 및 이면 금속 전극층 (8) 의 제막시에 마스크를 사용하고 있다. 그 때문에, 결정 실리콘 기판 (1) 의 표리에서 도전형 실리콘계 박막 (3a, 3b) 이 단락되어 있지만, 최표면층인 투명 전극층 및 이면 금속 전극층이 형성되어 있지 않은 투명 전극층 제거 영역 (513x, 514x, 515x) 이 형성되기 때문에, 투명 전극층의 단락은 발생하지 않았다.Fig. 4B1 is a schematic cross-sectional view showing another embodiment in which an insulating region without a transparent electrode layer, a semiconductor thin film or the like is formed using a mask. In this embodiment, a mask is not used at the time of forming the silicon-based thin films 2 and 3, and a mask is used at the time of forming the transparent electrode layer 6 and the
도 4(C1) 은, 마스크를 사용하여, 투명 전극층이나 반도체 박막 등이 부착되어 있지 않은 절연 영역이 형성되는 다른 실시형태를 나타내는 모식적 단면도이다. 이 실시형태에서는, 실리콘계 박막 (2, 3) 의 제막시와, 투명 전극층 (6) 및 이면 금속 전극층 (8) 의 제막시에서, 차폐 영역이 상이한 마스크를 사용함으로써, 광 입사측인 제 1 주면측에, 도전형 실리콘계 박막 (3a) 이 제막되어 있지 않은 도전형층 제거 영역 (501x) 이 형성된다. 또, 마찬가지로, 제 2 주면측에도, 도전형 실리콘계 박막 (3b) 이 제막되어 있지 않은 도전형층 제거 영역 (502x) 이 형성된다. 또한, 이들의 도전형층 제거 영역의 외측 및 결정 실리콘 기판의 측면에는, 투명 전극층 및 실리콘계 박막 모두 제막되어 있지 않은 도전형 반도체층 제거 영역 (524x, 525x, 526x) 이 형성된다.Fig. 4 (C1) is a schematic cross-sectional view showing another embodiment in which an insulating region without a transparent electrode layer or a semiconductor thin film is formed using a mask. In this embodiment, by using a mask having a different shielding region at the time of film formation of the silicon-based thin films 2 and 3 and at the time of film formation of the transparent electrode layer 6 and the back
도 5(A1) 및 (B1) 은, 각각, 반도체 박막이나 투명 전극층을 제막 후에, 절연 영역이 형성된 경우의 예를 나타내는 모식적 단면도이다. 도 5(A1) 에서는, 실리콘 기판 (1) 의 측면에, 투명 전극층 (6) 및 실리콘계 박막 (2, 3) 이 제거된 도전형 반도체층 제거 영역 (527x) 이 형성되어 있다. 도 5(B1) 에서는, 광 입사측인 제 1 주면측에 투명 전극층 (6a) 이 제거된 투명 전극층 제거 영역 (515x) 이 형성되어 있고, 제 2 주면측에는, 이면 금속 전극층 (8), 투명 전극층 (6b) 및 실리콘계 박막 (2b, 3b) 이 제거된 도전형 반도체층 제거 영역 (528x) 이 형성되어 있다.5 (A1) and (B1) are schematic cross-sectional views each showing an example in which an insulating region is formed after film formation of a semiconductor thin film or a transparent electrode layer. 5A1, a conductive type semiconductor
이들의 절연 영역은, 각 층을 제막 후에, 레이저 조사, 기계 연마, 화학 에칭 등에 의해 소정 영역에 부착된 투명 전극층이나 반도체 박막 등을 제거함으로써 형성된다. 이들의 박막 제거 영역에서는, 실리콘 기판 (1) 의 일부가 삭제되어 있어도 된다. 예를 들어, 레이저 조사에 의해 투명 전극층이나 반도체 박막 등이 제거되는 경우, 일반적으로는, 도 5(A1) 에 나타내는 도전형 반도체층 제거 영역 (527x) 이나, 도 6(A1) 에 나타내는 도전형 반도체층 제거 영역 (529x) 과 같이, 실리콘 기판 (1) 의 내측에까지 이르는 홈이 형성된다.These insulating regions are formed by removing a transparent electrode layer or a semiconductor thin film or the like attached to a predetermined region by laser irradiation, mechanical polishing, chemical etching or the like after film formation of each layer. In the thin film removing region, a part of the
투명 전극층이나 반도체 박막 각 층을 제막 후에, 기판마다 단부를 할단하는 방법에 의해서도, 전극층이나 반도체 박막 등이 부착되어 있지 않은 절연 영역 (할단면) 을 형성할 수 있다. 기판마다 단부를 할단하여, 할단면을 형성하는 방법으로서는, 스크러버나 다이싱 소 등을 사용하여, 기판의 단부를 절단 제거하는 방법 등을 들 수 있다. 바람직하게는, 기판 표면에 홈을 형성하고, 이 홈을 중심으로 하여, 구부림 절단하는 방법이 이용된다.An insulating region (free end face) free of an electrode layer or a semiconductor thin film or the like can be formed also by a method of forming the transparent electrode layer or the semiconductor thin film layer and then cutting the end portion of each substrate. As a method for forming the end surface by cutting the end portion of each substrate, a method of cutting off the end portion of the substrate by using a scrubber, a dicing saw or the like can be given. Preferably, a method is used in which grooves are formed on the surface of the substrate and the grooves are cut around the grooves.
도 6(A1) 및 (B1) 은, 홈 (529x) 을 중심으로 하여 구부림 절단이 실시되는 경우의 공정을 모식적으로 나타내는 도면이다. 먼저, 도 6(A1) 에 나타내는 바와 같이, 실리콘 기판 (1) 의 주면에, 홈 (529x) 이 형성된다. 홈의 형성 방법은 특별히 한정되지 않지만, 레이저 광 조사가 바람직하다.Figs. 6A1 and 6B are diagrams schematically showing a process in the case where bending cutting is performed around the
이와 같은 홈을 형성하기 위한 레이저로서는, 결정 실리콘 기판이 흡수 가능한 광의 파장으로, 홈 (529x) 의 형성에 충분한 출력을 갖는 것이 적용 가능하다. 예를 들어, YAG 레이저나 Ar 레이저의 제 3 고조파 등의 파장이 400 nm 이하인 UV 레이저가 바람직하고, 레이저 파워는 1 ∼ 20 W 정도가 바람직하다. 레이저 광의 광 직경으로서는, 예를 들어, 20 ∼ 200 ㎛ 의 것을 사용할 수 있다. 이와 같은 조건의 레이저 광을 조사함으로써, 레이저 광의 광 직경과 대략 동일한 폭을 갖는 홈 (529x) 을 형성할 수 있다. 홈의 깊이는, 홈을 따른 분할을 실시하기 쉬운 깊이를 적절히 설정할 수 있다.As the laser for forming such a groove, it is applicable that the crystal silicon substrate has an output sufficient for forming the
이와 같이 하여 형성된 홈 (529x) 을 중심으로 하여, 실리콘 기판 (1) 이 할단된다. 할단 방법으로서는, 예를 들어, 실리콘 기판의 주변부 (홈의 외측) 를 유지 부재로 사이에 끼고, 접어 구부리는 방법 등을 들 수 있다. 일반적으로, 결정 실리콘 기판은 소정의 배향면을 갖도록 잘라져 있기 때문에, 할단의 기점이 되는 홈이 형성되어 있으면, 기판면과 직교하는 방향으로 용이하게 할단된다. 이와 같이 기판이 할단됨으로써, 도 6(B1) 에 나타내는 바와 같이, 투명 전극층이나 반도체 박막 등이 부착되어 있지 않은 할단면 (520x) 을 형성할 수 있다.The
상기와 같이, 절연 영역은, 투명 도전층이 실질적으로 부착되어 있지 않은 투명 전극층 제거 영역 (511x ∼ 515x), 및 투명 전극층에 더하여 도전형 반도체층도 부착되어 있지 않은 도전형 반도체층 제거 영역 (520x ∼ 529x) 중 어느 것이어도 된다. 또한, 상기의 설명예에서는, 도전형 실리콘계 박막 (3a, 3b) 에 더하여, 진성 실리콘계 박막 (2a, 2b) 도 제거된 예를 나타냈지만, 도전형 반도체층 제거 영역은, 진성 실리콘계 박막이 제거되어 있지 않아도 된다. 또, 도전형 반도체층 제거 영역은, 527x, 529x 로서 도시된 바와 같이, 실리콘 기판 (1) 의 내측에까지 이르는 것이어도 된다.As described above, the insulating region includes the transparent electrode
또한, 절연 영역은, 예를 들어, 도 5(B1) 에 나타내는 바와 같이, 이면 금속 전극층이 제거되어, 실질적으로 부착되어 있지 않은 영역 (528x) 이어도 된다. 또, 헤테로 접합 태양 전지와 같이, 도전형 반도체층 (3) 상에 투명 전극층 (6) 이 형성되는 경우에는, 단락 방지 효과를 보다 향상시키는 관점에서, 투명 전극층과 도전형 반도체층의 양방이 제거되도록 절연 영역이 형성되는 것이 바람직하다.In addition, the insulating region may be a
절연 영역은, 기판의 주면, 측면 중 어느 것에 형성되어도 된다. 기판의 주면에 절연 영역이 형성되는 경우, 편면에만 절연 영역이 형성되어 있어도 되고, 양면에 절연 영역이 형성되어 있어도 된다. 절연 영역의 수나 형상은 특별히 한정되지 않지만, 높은 태양 전지 성능을 실현하는 관점에서, 표리의 단락을 확실하게 제거할 수 있도록 절연 영역이 형성되는 것이 바람직하다.The insulating region may be formed on either the main surface or the side surface of the substrate. When an insulating region is formed on the main surface of the substrate, an insulating region may be formed only on one surface or an insulating region may be formed on both surfaces. The number and shape of the insulating regions are not particularly limited, but from the viewpoint of achieving high solar cell performance, it is preferable that an insulating region is formed so as to reliably eliminate a short circuit of front and rear.
태양 전지 성능 향상의 관점에서, 절연 영역은, 집전극 (70) 보다 외주의 영역에 형성되는 것이 바람직하다. 특히, 유효 발전 면적을 크게 하는 관점에서는, 제 1 주면 및/또는 제 2 주면의 단부에 보다 가까운 위치 (예를 들어 단부로부터 5 mm 이하의 영역) 에 절연 영역이 형성되는 것이 바람직하고, 기판의 측면에 절연 영역이 형성되는 것이 특히 바람직하다.From the viewpoint of improving the solar cell performance, it is preferable that the insulating region is formed in the peripheral region of the
이후에 상세히 기술하는 바와 같이, 본 발명에 있어서는, 절연 영역 상에 절연층이 형성됨으로써, 도금법에 의해 집전극이 형성될 때의, 기판으로의 불순물의 확산이 억제된다. 그 때문에, 절연 영역은 절연층의 제막시에 그 표면이 덮이는 위치 및 형상으로 형성되는 것이 바람직하다. 이러한 관점에서, 절연 영역은, 절연층이 형성되는 측의 면, 즉 제 1 주면측에 형성되는 것이 바람직하다. 또, 절연 영역이 측면에 형성되는 경우도, 절연층 제막시의 돌아들어감에 의해, 절연 영역의 표면을 절연층으로 덮을 수 있다. 절연 영역이 제 2 주면측에 형성되는 경우에는, 제 2 주면의 단부에 보다 가까운 위치에 절연 영역이 형성되는 것이 바람직하다. 제 2 주면의 단부에 가까운 위치이면, 제 1 주면측에 절연층 (9) 이 제막될 때의 이면으로의 돌아들어감에 의해, 절연 영역 상에 절연층 (9) 을 형성할 수 있다 (예를 들어 도 4(C2) 참조).As described later in detail, in the present invention, the insulating layer is formed on the insulating region, so that diffusion of impurities into the substrate when the collecting electrode is formed by the plating method is suppressed. Therefore, it is preferable that the insulating region is formed in such a position and shape that the surface of the insulating layer covers the insulating layer. From this viewpoint, it is preferable that the insulating region is formed on the side of the insulating layer, that is, on the first main surface side. Also in the case where the insulating region is formed on the side surface, the surface of the insulating region can be covered with the insulating layer by turning around at the time of forming the insulating layer. When the insulating region is formed on the second main surface side, it is preferable that the insulating region is formed closer to the end portion of the second main surface. The insulating
상기의 절연 영역의 형성 방법 중에서도, 생산성의 관점 및 단락을 확실하게 제거하는 관점에서는, 기판을 할단하는 방법이 특히 바람직하다. 후술하는 바와 같이, 기판의 할단면이 절연층 (9) 에 의해 덮임으로써, 리크 전류가 방지됨과 함께, 모듈화를 위해서 탭 등의 인터 커넥터를 접속할 때의 단락도 효율적으로 억제할 수 있어, 모듈화 공정을 간략화하는 것이 가능해진다.Of the above-described methods for forming an insulating region, a method of separating a substrate is particularly preferable from the viewpoint of productivity and from the viewpoint of reliably eliminating a short circuit. As described later, when the end face of the substrate is covered with the insulating
이상과 같이 형성된 광전 변환부의 제 1 주면 상에, 집전극 (70) 이 형성된다. 도 2 에 나타내는 헤테로 접합 태양 전지의 실시형태에서는, 광 입사측의 투명 전극층 (6a) 상에 집전극 (70) 이 형성된다. 집전극 (70) 은, 제 1 도전층 (71) 과 제 2 도전층 (72) 을 포함한다.On the first main surface of the photoelectric conversion portion formed as described above, the
제 1 도전층 (71) 과 제 2 도전층 (72) 의 사이에는, 절연층 (9) 이 형성된다. 집전극 (70) 에 있어서, 제 2 도전층 (72) 의 일부는, 제 1 도전층 (71) 에 도통되어 있다. 여기서 「일부가 도통되어 있다」란, 전형적으로는 절연층에 개구부가 형성되고, 그 개구부에 제 2 도전층의 재료가 충전되어 있음으로써, 도통되어 있는 상태이다. 그 외에, 절연층 (9) 의 일부의 막두께가, 수 nm 정도로 매우 얇아짐으로써, 제 2 도전층 (72) 이 제 1 도전층 (71) 에 도통되어 있는 것도 포함한다. 예를 들어, 제 1 도전층 (71) 이 알루미늄 등의 저융점 금속 재료를 함유하는 경우, 당해 금속 재료의 표면에 형성된 산화 피막을 통하여 제 1 도전층 (71) 과 제 2 도전층의 사이가 도통되어 있는 상태를 들 수 있다.An insulating
절연층 (9) 에, 제 1 도전층과 제 2 도전층을 도통시키기 위한 개구부를 형성하는 방법은 특별히 제한되지 않고, 레이저 조사, 기계적인 구멍 뚫기, 화학 에칭 등의 방법을 채용할 수 있다. 일 실시형태에서는, 제 1 도전층 중의 저융점 재료를 열 유동시킴으로써, 그 위에 형성된 절연층에 개구부를 형성하는 방법을 들 수 있다.The method for forming the opening for conducting the first conductive layer and the second conductive layer on the insulating
제 1 도전층 중의 저융점 재료의 열 유동에 의해 개구를 형성하는 방법으로서는, 저융점 재료를 함유하는 제 1 도전층 (71) 상에 절연층 (9) 을 형성 후, 저융점 재료의 열 유동 개시 온도 T1 이상으로 가열 (어닐) 하여 제 1 도전층의 표면 형상에 변화가 생기게 하고, 그 위에 형성되어 있는 절연층 (9) 에 개구 (균열) 를 형성하는 방법 ； 혹은, 저융점 재료를 함유하는 제 1 도전층 (71) 상에 절연층 (9) 을 형성할 때에 온도 T1 이상으로 가열함으로써, 저융점 재료를 열유동시켜, 절연층의 형성과 동시에 개구를 형성하는 방법을 들 수 있다.As a method of forming the opening by the heat flow of the low melting point material in the first conductive layer, the insulating
이하, 제 1 도전층 중의 저융점 재료의 열유동을 이용하여, 절연층에 개구를 형성하는 방법을 도면에 의거하여 설명한다. 도 7 은, 태양 전지의 광전 변환부 (50) 상에의 집전극 (70) 의 형성 방법의 일 실시형태를 나타내는 공정 개념도이다. 도 7 에 나타내는 실시형태에서는, 먼저, 광전 변환부 (50) 가 준비된다 (광전 변환부 준비 공정, 도 7(A)). 예를 들어, 헤테로 접합 태양 전지의 경우에는, 전술한 바와 같이, 1 도전형 실리콘 기판 상에, 실리콘계 박막 및 투명 전극층을 구비하는 광전 변환부가 준비된다.Hereinafter, a method of forming an opening in the insulating layer using the heat flow of the low melting point material in the first conductive layer will be described with reference to the drawings. 7 is a process conceptual diagram showing an embodiment of a method of forming the collecting
광전 변환부의 1 주면 상에, 저융점 재료 (711) 를 함유하는 제 1 도전층 (71) 이 형성된다 (제 1 도전층 형성 공정, 도 7(B)). 그 후, 광전 변환부에 절연 영역이 형성된다 (도 7(C)). 또한, 도 7(C) 에서는, 기판을 할단하는 방법에 의해 절연 영역을 형성하는 예가 도시되어 있다. 절연 영역 형성 후에, 제 1 도전층 (71) 상에, 절연층 (9) 이 형성된다 (절연층 형성 공정, 도 7(D)). 절연층 (9) 은, 제 1 도전층 (71) 상에만 형성되어 있어도 되고, 광전 변환부 (50) 의 제 1 도전층 (71) 이 형성되어 있지 않은 영역 (제 1 도전층 비형성 영역) 상에도 형성되어 있어도 된다. 특히, 헤테로 접합 태양 전지와 같이, 광전 변환부 (50) 의 표면에 투명 전극층이 형성되어 있는 경우에는, 제 1 도전층 비형성 영역 상에도 절연층 (9) 이 형성되는 것이 바람직하다. 또, 본 발명에 있어서는, 이 절연층 형성 공정에 있어서, 도 7(C) 의 절연 영역 형성 공정에서 형성된 절연 영역 (5x) 상에도 절연층 (9) 이 형성되는 것이 바람직하다.A first
절연층 (9) 이 형성된 후, 가열에 의한 어닐이 실시된다 (어닐 공정, 도 7(E)). 어닐 공정에 의해, 제 1 도전층 (71) 이 어닐 온도 Ta 로 가열되고, 저융점 재료가 열유동함으로써 표면 형상이 변화되고, 그것에 따라 제 1 도전층 (71) 상에 형성된 절연층 (9) 에 변형이 생긴다. 절연층 (9) 의 변형은, 전형적으로는, 절연층에의 개구부 (9h) 의 형성이다. 개구부 (9h) 는, 예를 들어 균열상으로 형성된다.After the insulating
어닐 후에, 도금법에 의해 제 2 도전층 (72) 이 형성된다 (도금 공정, 도 7(F)). 제 1 도전층 (71) 은 절연층 (9) 에 의해 피복되어 있지만, 절연층 (9) 에 개구부 (9h) 가 형성된 부분에서는, 제 1 도전층 (71) 이 노출된 상태이다. 그 때문에, 제 1 도전층이 도금액에 노출되게 되어, 이 개구부 (9h) 를 기점으로 하여 금속의 석출이 가능해진다. 이와 같은 방법에 의하면, 집전극의 형상에 대응하는 개구부를 갖는 레지스트 재료층을 형성하지 않아도, 집전극의 형상에 대응하는 제 2 도전층을 도금법에 의해 형성할 수 있다. 또한, 투명 전극층이나 실리콘계 박막 등이 제거되어 실리콘 기판 (1) 이 노출되어 있는 절연 영역 (5x) 이, 사전에 절연층 (9) 에 의해 덮이기 때문에, 태양 전지 특성의 저하를 일으킬 수 있는 불순물 (예를 들어, 구리 이온 등) 이, 도금 공정 중에, 절연 영역 (5x) 으로부터 결정 실리콘 기판으로 확산되는 것을 방지할 수 있다.After the annealing, the second
또한, 도 7 에서는, 제 1 도전층 형성 후에, 결정 실리콘 기판 (1) 을 할단하여 절연 영역 (5x) 을 형성하는 방법이 도시되어 있지만, 절연 영역 (5x) 의 형성은, 절연층 형성 공정 전이면, 어느 단계에서 실시되어도 된다. 예를 들어, 투명 전극층 (6a) 을 형성 후, 제 1 도전층 형성 전에 절연 영역 (5x) 이 형성되어도 된다. 또, 도 2 에 나타내는 바와 같이 이면 금속 전극층 (8) 이 형성되는 경우, 절연 영역 (5x) 은, 이면 금속 전극층 (8) 형성의 전후 어디에 형성되어도 된다. 절연 영역 형성 공정이, 절연층 형성 공정 전에 실시되면, 절연 영역 (5x) 을, 용이하게 절연층 (9) 으로 덮을 수 있다.7 shows a method of forming the
또 절연 영역 형성 공정은, 제 1 도전층 형성 공정 후에 실시되는 것이 보다 바람직하고, 절연층 형성 공정의 직전에 실시되는 것이 특히 바람직하다. 절연 영역의 형성이, 절연층 (9) 형성의 직전에 실시됨으로써, 절연 영역 형성으로부터 절연층 형성까지의 시간을 짧게 할 수 있기 때문에, 결정 실리콘 기판에의 불순물의 혼입을 보다 효과적으로 억제할 수 있어, 보다 높은 성능의 태양 전지를 제조하기 쉬워진다.Further, the insulating region forming step is more preferably performed after the first conductive layer forming step, and particularly preferably immediately before the insulating layer forming step. Since the formation of the insulating region is performed immediately before the formation of the insulating
제 1 도전층 (71) 은, 도금법에 의해 제 2 도전층이 형성될 때의 도전성 하지층으로서 기능하는 층이다. 그 때문에, 제 1 도전층은 전해 도금의 하지층으로서 기능할 수 있는 정도의 도전성을 가지고 있으면 된다. 또한, 본 명세서에 있어서는, 체적 저항률이 10-2 Ω·cm 이하이면 도전성이라고 정의한다. 또, 체적 저항률이, 102Ω·cm 이상이면, 절연성이라고 정의한다.The first
제 1 도전층 (71) 의 막두께는, 비용적인 관점에서 20 ㎛ 이하가 바람직하고, 10 ㎛ 이하가 보다 바람직하다. 한편, 제 1 도전층 (71) 의 라인 저항을 원하는 범위로 하는 관점에서, 막두께는 0.5 ㎛ 이상이 바람직하고, 1 ㎛ 이상이 보다 바람직하다.The thickness of the first
도 7 에 나타내는 실시형태에 있어서, 제 1 도전층 (71) 은, 열유동 개시 온도 T1 의 저융점 재료를 함유한다. 열유동 개시 온도란, 가열에 의해 재료가 열유동을 발생시켜, 저융점 재료를 함유하는 층의 표면 형상이 변화되는 온도이며, 전형적으로는 융점이다. 고분자 재료나 유리에서는, 융점보다 저온에서 재료가 연화하여 열유동을 발생시키는 경우가 있다. 이와 같은 재료에서는, 열유동 개시 온도 = 연화점이라고 정의할 수 있다. 연화점이란, 점도가 4.5 × 106 Pa·s 가 되는 온도이다 (유리의 연화점의 정의와 동일하다).In the embodiment shown in Figure 7, the first
저융점 재료는, 어닐 공정에 있어서 열유동을 발생하고, 제 1 도전층 (71) 의 표면 형상에 변화를 일으키게 하는 것이 바람직하다. 그 때문에, 저융점 재료의 열유동 개시 온도 T1 은, 어닐 온도 Ta 보다 저온인 것이 바람직하다. 또, 본 발명에 있어서는, 광전 변환부 (50) 의 내열 온도보다 저온의 어닐 온도 Ta 에서 어닐 공정이 실시되는 것이 바람직하다. 따라서, 저융점 재료의 열유동 개시 온도 T1 은, 광전 변환부의 내열 온도보다 저온인 것이 바람직하다.It is preferable that the low melting point material causes a heat flow in the annealing process and causes a change in the surface shape of the first
광전 변환부의 내열 온도란, 당해 광전 변환부를 구비하는 태양 전지 (「태양 전지 셀」또는 「셀」이라고도 한다) 혹은 태양 전지 셀을 사용하여 제조한 태양 전지 모듈의 특성이 불가역적으로 저하되는 온도이다. 예를 들어, 도 2 에 나타내는 헤테로 접합 태양 전지 (101) 에서는, 광전 변환부 (50) 를 구성하는 단결정 실리콘 기판 (1) 은, 500 ℃ 이상의 고온으로 가열된 경우에도 특성 변화를 일으키기 어렵지만, 투명 전극층 (6) 이나 비정질 실리콘계 박막 (2, 3) 은 250 ℃ 정도로 가열되면, 열 열화를 발생하거나, 도프 불순물의 확산을 일으켜, 태양 전지 특성의 불가역적인 저하를 발생하는 경우가 있다. 그 때문에, 헤테로 접합 태양 전지에 있어서는, 제 1 도전층 (71) 은, 열유동 개시 온도 T1 이 250 ℃ 이하인 저융점 재료를 함유하는 것이 바람직하다.The heat-resistant temperature of the photoelectric conversion portion refers to a temperature at which the characteristics of a solar cell module manufactured using a solar cell (also referred to as a "solar cell" or a "cell") having the photoelectric conversion portion or a solar cell are irreversibly reduced . For example, in the heterojunction
저융점 재료의 열유동 개시 온도 T1 의 하한은 특별히 한정되지 않는다. 어닐 공정에 있어서의 제 1 도전층의 표면 형상의 변화량을 크게 하여, 절연층 (9) 에 개구부 (9h) 를 용이하게 형성하는 관점에서는, 제 1 도전층의 형성 공정에 있어서, 저융점 재료는 열유동을 발생하지 않는 것이 바람직하다. 예를 들어, 도포나 인쇄에 의해 제 1 도전층이 형성되는 경우에는, 건조를 위해서 가열이 실시되는 경우가 있다. 이 경우에는, 저융점 재료의 열유동 개시 온도 T1 은, 제 1 도전층의 건조를 위한 가열 온도보다 고온인 것이 바람직하다. 이러한 관점에서, 저융점 재료의 열유동 개시 온도 T1 은, 80 ℃ 이상이 바람직하고, 100 ℃ 이상이 보다 바람직하다.The lower limit of the heat-flow initiation temperature T 1 of the low melting point material is not particularly limited. From the viewpoint of increasing the amount of change in the surface shape of the first conductive layer in the annealing process and easily forming the
저융점 재료는, 열유동 개시 온도 T1 이 상기 범위이면, 유기물이어도 되고, 무기물이어도 된다. 저융점 재료는, 전기적으로는 도전성이어도 되고, 절연성이어도 되지만, 도전성을 갖는 금속 재료인 것이 바람직하다. 저융점 재료가 금속 재료이면, 제 1 도전층의 저항치를 작게 할 수 있기 때문에, 전기 도금에 의해 제 2 도전층이 형성되는 경우에, 제 2 도전층의 막두께의 균일성을 높일 수 있다. 또, 저융점 재료가 금속 재료이면, 광전 변환부 (50) 와 집전극 (70) 의 사이의 접촉 저항을 저하시키는 것도 가능해진다.The low-melting-point material may be an organic material or an inorganic material as long as the thermal-flow initiation temperature T 1 is within the above range. The low-melting-point material may be electrically conductive or insulating, but is preferably a metallic material having conductivity. When the low melting point material is a metallic material, the resistance value of the first conductive layer can be made small, and therefore, when the second conductive layer is formed by electroplating, the uniformity of the film thickness of the second conductive layer can be enhanced. Further, if the low-melting-point material is a metallic material, the contact resistance between the
저융점 재료로서는, 저융점 금속 재료의 단체 혹은 합금, 복수의 저융점 금속 재료의 혼합물을 바람직하게 사용할 수 있다. 저융점 금속 재료로서는, 예를 들어, 인듐이나 비스무트, 갈륨 등을 들 수 있다.As the low melting point material, a single low melting point metal material or alloy, or a mixture of plural low melting point metal materials can be preferably used. Examples of the low melting point metal material include indium, bismuth and gallium.
제 1 도전층 (71) 은, 상기의 저융점 재료에 더하여, 저융점 재료보다 상대적으로 고온의 열유동 개시 온도 T2 를 갖는 고융점 재료를 함유하는 것이 바람직하다. 제 1 도전층 (71) 이 고융점 재료를 가짐으로써, 제 1 도전층과 제 2 도전층을 효율적으로 도통시킬 수 있어 태양 전지의 변환 효율을 향상시킬 수 있다. 예를 들어, 저융점 재료로서 표면 에너지가 큰 재료가 사용되는 경우, 어닐 공정에 의해 제 1 도전층 (71) 이 고온에 노출되어, 저융점 재료가 액상 상태가 되면, 도 8 에 개념적으로 나타내는 바와 같이, 저융점 재료의 입자가 집합하여 조대한 입상(粒狀)이 되어, 제 1 도전층 (71) 에 단선을 발생하는 경우가 있다. 이에 대해, 고융점 재료는 어닐 공정에서의 가열에 의해서도 액상 상태가 되지 않기 때문에, 제 1 도전층 형성 재료 중에 고융점 재료를 함유함으로써, 도 8 에 나타내는 바와 같은 저융점 재료의 조대화에 의한 제 1 도전층의 단선이 억제될 수 있다.The first
고융점 재료의 열유동 개시 온도 T2 는, 어닐 온도 Ta 보다 높은 것이 바람직하다. 즉, 제 1 도전층 (71) 이 저융점 재료 및 고융점 재료를 함유하는 경우, 저융점 재료의 열유동 개시 온도 T1, 고융점 재료의 열유동 개시 온도 T2, 및 어닐 공정에 있어서의 어닐 온도 Ta 는, T1＜Ta＜T2 를 만족시키는 것이 바람직하다. 고융점 재료는, 절연성 재료여도 되고 도전성 재료여도 되지만, 제 1 도전층의 저항을 보다 작게 하는 관점에서 도전성 재료가 바람직하다. 또, 저융점 재료의 도전성이 낮은 경우에는, 고융점 재료로서 도전성이 높은 재료를 사용함으로써, 제 1 도전층 전체로서의 저항을 작게 할 수 있다. 도전성의 고융점 재료로서는, 예를 들어, 은, 알루미늄, 구리 등의 금속 재료의 단체 혹은, 복수의 금속 재료를 바람직하게 사용할 수 있다.The heat-flow initiation temperature T 2 of the high melting point material Is preferably higher than the annealing temperature Ta. That is, when the first
제 1 도전층 (71) 이 저융점 재료와 고융점 재료를 함유하는 경우, 그 함유비는, 상기와 같은 저융점 재료의 조대화에 의한 단선의 억제나, 제 1 도전층의 도전성, 절연층에의 개구부의 형성 용이성 (제 2 도전층의 금속 석출의 기점수의 증대) 등의 관점에서, 적절히 조정된다. 그 최적치는, 사용되는 재료나 입경의 조합에 따라 상이하지만, 예를 들어, 저융점 재료와 고융점 재료의 중량비 (저융점 재료 ： 고융점 재료) 는, 5 ： 95 ∼ 67 ： 33 의 범위이다. 저융점 재료 ： 고융점 재료의 중량비는, 10 ： 90 ∼ 50 ： 50 이 보다 바람직하고, 15 ： 85 ∼ 35 ： 65 가 더욱 바람직하다.When the first
제 1 도전층 (71) 의 재료로서, 금속 입자 등의 입자상 저융점 재료가 사용되는 경우, 어닐 공정에서의 절연층에의 개구의 형성을 용이하게 하는 관점에서, 저융점 재료의 입경 DL 은, 제 1 도전층의 막두께 d 의 1/20 이상인 것이 바람직하고, 1/10 이상인 것이 보다 바람직하다. 저융점 재료의 입경 DL 은, 0.25 ㎛ 이상이 바람직하고, 0.5 ㎛ 이상이 보다 바람직하다. 또, 제 1 도전층 (71) 이, 스크린 인쇄 등의 인쇄법에 의해 형성되는 경우, 입자의 입경은, 스크린판의 메시 사이즈 등에 따라 적절히 설정될 수 있다. 예를 들어, 입경은, 메시 사이즈보다 작은 것이 바람직하고, 메시 사이즈의 1/2 이하가 보다 바람직하다. 또한, 입자가 비구형인 경우, 입경은, 입자의 투영 면적과 등면적의 원의 직경 (투영 면적 원 상당 직경, Heywood 직경) 에 의해 정의된다.When a particulate low melting point material such as metal particles is used as the material of the first
저융점 재료의 입자의 형상은 특별히 한정되지 않지만, 편평상 등의 비구형이 바람직하다. 또, 구형의 입자를 소결 등의 수법에 의해 결합시켜 비구형으로 한 것도 바람직하게 사용된다. 일반적으로, 금속 입자가 액상 상태가 되면, 표면 에너지를 작게 하기 때문에, 표면 형상이 구형이 되기 쉽다. 어닐 공정 전의 제 1 도전층의 저융점 재료가 비구형이면, 어닐 공정에 의해 열유동 개시 온도 T1 이상으로 가열되면, 입자가 구형에 가까워지기 때문에, 제 1 도전층의 표면 형상의 변화량이 보다 커진다. 그 때문에, 제 1 도전층 (71) 상의 절연층 (9) 에 대한 개구부의 형성이 용이해진다.The shape of the particles of the low-melting-point material is not particularly limited, but is preferably a non-spherical shape such as a flat shape. It is also preferable to combine spherical particles by sintering or the like to make them non-spherical. Generally, when the metal particles are in the liquid phase state, the surface energy is reduced, and therefore, the surface shape is likely to become spherical. If the low melting point material of the first conductive layer before the annealing process is non-spherical, the annealing process causes the heat transfer starting temperature T 1 Or more, the particles become closer to the spherical shape, so that the amount of change in the surface shape of the first conductive layer becomes larger. This makes it easier to form openings in the insulating
전술한 바와 같이, 제 1 도전층 (71) 은 도전성이며, 체적 저항률이 10-2 Ω·cm 이하이면 된다. 제 1 도전층 (71) 의 체적 저항률은, 10-4 Ω·cm 이하인 것이 바람직하다. 제 1 도전층이 저융점 재료만을 갖는 경우에는, 저융점 재료가 도전성을 가지고 있으면 된다. 제 1 도전층이, 저융점 재료 및 고융점 재료를 함유하는 경우에는, 저융점 재료 및 고융점 재료 중, 적어도 어느 일방이 도전성을 가지고 있으면 된다. 예를 들어, 저융점 재료/고융점 재료의 조합으로서는, 절연성/도전성, 도전성/절연성, 도전성/도전성을 들 수 있지만, 제 1 도전층을 보다 저저항으로 하기 위해서는, 저융점 재료 및 고융점 재료의 쌍방이 도전성을 갖는 재료인 것이 바람직하다.As described above, the first
제 1 도전층 (71) 의 재료로서 상기와 같은 저융점 재료와 고융점 재료의 조합 이외에, 재료의 크기 (예를 들어, 입경) 등을 조정함으로써, 어닐 공정에서의 가열에 의한 제 1 도전층의 단선을 억제하여, 변환 효율을 향상시키는 것도 가능하다. 예를 들어, 은, 구리, 금 등의 높은 융점을 갖는 재료도, 입경이 1 ㎛ 이하의 미립자이면, 융점보다 저온의 200 ℃ 정도 혹은 그 이하의 온도 T1' 에서 소결 네킹 (미립자의 융착) 을 발생하기 때문에, 본 발명의 「저융점 재료」로서 사용할 수 있다. 이와 같은 소결 네킹을 발생하는 재료는, 소결 네킹 개시 온도 T1' 이상으로 가열되면, 미립자의 외주부 부근에 변형이 생기기 때문에, 제 1 도전층의 표면 형상을 변화시켜, 절연층 (9) 에 개구부를 형성할 수 있다. 또, 미립자가 소결 네킹 개시 온도 이상으로 가열된 경우여도, 융점 T2' 미만의 온도이면 미립자는 고상 상태를 유지하기 때문에, 도 8 에 나타내는 바와 같은 재료의 조대화에 의한 단선은 발생하기 어렵다. 즉, 금속 미립자 등의 소결 네킹을 발생하는 재료는, 본 발명에 있어서의 「저융점 재료」이면서, 「고융점 재료」로서의 측면도 가지고 있다고 할 수 있다.As the material of the first
이와 같은 소결 네킹을 발생하는 재료에서는, 소결 네킹 개시 온도 T1' = 열유동 개시 온도 T1 이라고 정의할 수 있다. 도 9 는, 소결 네킹 개시 온도에 대해 설명하기 위한 도면이다. 도 9(A) 는, 소결 전의 입자를 모식적으로 나타내는 평면도이다. 소결 전인 점에서, 입자는 서로 점으로 접촉하고 있다. 도 9(B) 및 도 9(C) 는, 소결이 개시된 후의 입자를, 각 입자의 중심을 통과하는 단면에서 잘랐을 때의 상태를 모식적으로 나타내는 단면도이다. 도 9(B) 는 소결 개시 후 (소결 초기 단계), 도 9(C) 는, (B) 로부터 소결이 진행된 상태를 나타내고 있다. 도 9(B) 에 있어서, 입자 A (반경 rA) 와 입자 B (반경 rB) 의 입계는 길이 aAB 의 점선으로 나타내고 있다.In the material for generating such sintered necking, the sintering necking start temperature T 1 '= the heat-flow start temperature T 1 . 9 is a view for explaining the sintering necking start temperature. 9 (A) is a plan view schematically showing particles before sintering. At the point before sintering, the particles are in point contact with each other. Figs. 9 (B) and 9 (C) are cross-sectional views schematically showing a state in which particles after sintering are started are cut at a cross section passing through the center of each particle. Fig. Fig. 9 (B) shows a state in which sintering has proceeded from (B) after the start of sintering (initial stage of sintering) and Fig. In Fig. 9 (B), the grain boundaries of the particle A (radius r A ) and the particle B (radius r B ) are represented by the dotted line of length a AB .
소결 네킹 개시 온도 T1' 는, rA 와 rB 중 큰 쪽의 값 max(rA, rB) 와, 입계의 길이 aAB 의 비, aAB/max(rA, rB) 가, 0.1 이상이 될 때의 온도로 정의된다. 즉, 적어도 1 쌍의 입자의 aAB/max(rA, rB) 가 0.1 이상이 되는 온도를 소결 네킹 개시 온도라고 한다. 또한, 도 9 에서는 단순화를 위해서, 입자를 구형으로서 나타내고 있지만, 입자가 구형이 아닌 경우에는, 입계 근방에 있어서의 입자의 곡률 반경을 입자의 반경으로 간주한다. 또, 입계 근방에 있어서의 입자의 곡률 반경이 장소에 따라 상이한 경우에는, 측정점 중에서 가장 큰 곡률 반경을, 그 입자의 반경으로 간주한다. 예를 들어, 도 10(A) 에 나타내는 바와 같이, 소결을 일으킨 1 쌍의 미립자 A, B 사이에는, 길이 aAB 의 입계가 형성되어 있다. 이 경우, 입자 A 의 입계 근방의 형상은, 점선으로 나타낸 가상원 A 의 호로 근사된다. 한편, 입자 B 의 입계 근방은, 일방이 파선으로 나타낸 가상원 B1 의 호로 근사되고, 타방이 실선으로 나타낸 가상원 B2 의 호로 근사된다. 도 10(B) 에 나타내는 바와 같이, rB2＞rB1 이기 때문에, rB2 를 입자 B 의 반경 rB 로 간주한다. 또한, 상기의 가상원은, 단면 혹은 표면의 관찰 이미지의 흑백 2 치화 처리에 의해 경계를 정하고, 입계 근방의 경계의 좌표에 기초하여 최소 이승법에 의해 중심 좌표 및 반경을 산출하는 방법에 의해, 결정할 수 있다.The sintering necking start temperature T 1 'is expressed as r A And r B value of the larger one of the max (r A, r B), and that the grain boundary length of a AB ratio, a AB / max (r A, r B), is defined as the temperature at the time is at least 0.1. That is, a temperature at which a AB / max (r A , r B ) of at least one pair of grains is 0.1 or more is referred to as a sintering necking start temperature. In Fig. 9, for the sake of simplification, the particles are shown as spherical. However, when the particles are not spherical, the radius of curvature of the particles in the vicinity of the grain boundary is regarded as the radius of the particles. When the radius of curvature of the particle in the vicinity of the grain boundary differs depending on the place, the largest radius of curvature among the measuring points is regarded as the radius of the particle. For example, as shown in Fig. 10 (A), a grain boundary having a length a AB is formed between a pair of fine particles A and B which have undergone sintering. In this case, the shape of the grain A in the vicinity of the grain boundary is approximated by an arc of an imaginary circle A indicated by a dotted line. On the other hand, the vicinity of the grain boundary of the particle B is approximated by an arc of an imaginary circle B 1 indicated by a dashed line on one side and by an arc of an imaginary circle B 2 indicated by a solid line on the other. As shown in Fig. 10 (B), r B2 > r B1 , R B2 is regarded as the radius r B of the particle B. The imaginary circle can be obtained by a method in which a boundary is determined by black and white binarization processing of an observation image of a cross section or a surface and a center coordinate and a radius are calculated by a least squares method based on the coordinates of a boundary near the grain boundary, You can decide.
또한, 상기의 정의에 의해 소결 네킹 개시 온도를 엄밀하게 측정하는 것이 곤란한 경우에는, 미립자를 함유하는 제 1 도전층을 형성하고, 그 위에 절연층을 형성하여, 가열에 의해 절연층에 개구부 (균열) 가 생기는 온도를 소결 네킹 개시 온도로 간주할 수 있다. 후술하는 바와 같이, 절연층 형성시에 가열이 실시되는 경우에는, 절연층 형성시의 기판의 가열에 의해 개구부 (균열) 가 생기는 온도를 소결 네킹 개시 온도로 간주할 수 있다.When it is difficult to precisely measure the sintering necking starting temperature by the above definition, a first conductive layer containing fine particles is formed, an insulating layer is formed thereon, and an opening (crack ) Can be regarded as the sintering necking start temperature. As will be described later, when heating is performed at the time of forming the insulating layer, the temperature at which the opening (crack) occurs due to the heating of the substrate at the time of forming the insulating layer can be regarded as the sintering necking start temperature.
제 1 도전층의 형성 재료에는, 상기의 저융점 재료 (및 고융점 재료) 에 더하여, 바인더 수지 등을 함유하는 페이스트 등을 바람직하게 사용할 수 있다. 또, 스크린 인쇄법에 의해 형성된 제 1 도전층의 도전성을 충분히 향상시키기 위해서는, 열처리에 의해 제 1 도전층을 경화시키는 것이 바람직하다. 따라서, 페이스트에 함유되는 바인더 수지로서는, 상기 건조 온도에서 경화시킬 수 있는 재료를 사용하는 것이 바람직하고, 에폭시계 수지, 페놀계 수지, 아크릴계 수지 등이 적용 가능하다. 이 경우, 경화와 함께 저융점 재료의 형상이 변화되고, 도 7(E) 에 나타내는 바와 같이, 가열시에, 저융점 재료 근방의 절연층에 개구 (균열) 가 생기기 쉬워지기 때문이다. 또한, 바인더 수지와 도전성의 저융점 재료의 비율은, 이른바 파코레이션의 역치 (도전성이 발현되는 저융점 재료 함유량에 상당하는 비율의 임계값) 이상이 되도록 설정하면 된다.As a material for forming the first conductive layer, a paste containing a binder resin or the like may be preferably used in addition to the low melting point material (and the high melting point material). In order to sufficiently improve the conductivity of the first conductive layer formed by the screen printing method, it is preferable to cure the first conductive layer by heat treatment. Therefore, as the binder resin contained in the paste, it is preferable to use a material which can be cured at the above-mentioned drying temperature, and an epoxy resin, a phenol resin, an acrylic resin and the like are applicable. In this case, the shape of the low-melting-point material is changed with the curing, and as shown in Fig. 7 (E), an opening (crack) tends to occur in the insulating layer in the vicinity of the low- melting- The ratio of the binder resin to the conductive low-melting-point material may be set so as to be equal to or higher than a so-called threshold value of the parcharation (a ratio of the ratio of the content of the low-melting-point material in which conductivity is expressed).
제 1 도전층 (71) 은, 잉크젯법, 스크린 인쇄법, 도선 접착법, 스프레이법, 진공 증착법, 스퍼터법 등의 공지 기술에 의해 제조할 수 있다. 제 1 도전층 (71) 은, 빗살무늬 등의 소정 형상으로 패턴화되어 있는 것이 바람직하다. 패턴화된 제 1 도전층의 형성에는, 생산성의 관점에서 스크린 인쇄법이 적합하다. 스크린 인쇄법에서는, 금속 입자로 이루어지는 저융점 재료를 함유하는 인쇄 페이스트, 및 집전극의 패턴 형상에 대응한 개구 패턴을 갖는 스크린판을 사용하여, 집전극 패턴을 인쇄하는 방법이 바람직하게 사용된다.The first
한편, 인쇄 페이스트로서, 용제를 함유하는 재료가 사용되는 경우에는, 용제를 제거하기 위한 건조 공정이 필요하게 된다. 이 경우의 건조 온도는, 저융점 재료의 열유동 개시 온도 T1 보다 저온인 것이 바람직하다. 건조 시간은, 예를 들어 5 분간 ∼ 1 시간 정도로 적절히 설정될 수 있다.On the other hand, when a material containing a solvent is used as a printing paste, a drying process for removing the solvent is required. In this case, the drying temperature is a temperature at which the heat-flow initiation temperature T 1 It is preferable that the temperature is lower. The drying time may be appropriately set to, for example, about 5 minutes to 1 hour.
제 1 도전층은, 복수의 층으로 구성되어도 된다. 예를 들어, 광전 변환부 표면의 투명 전극층과의 접촉 저항이 낮은 하층과, 저융점 재료를 함유하는 상층으로 이루어지는 적층 구조여도 된다. 이와 같은 구조에 의하면, 투명 전극층과의 접촉 저항의 저하에 수반되는 태양 전지의 곡선 인자 향상을 기대할 수 있다. 또, 저융점 재료 함유층과, 고융점 재료 함유층의 적층 구조로 함으로써, 제 1 도전층의 가일층의 저저항화를 기대할 수 있다.The first conductive layer may be composed of a plurality of layers. For example, it may be a laminated structure including a lower layer having a low contact resistance with the transparent electrode layer on the surface of the photoelectric conversion portion and an upper layer containing a low melting point material. According to such a structure, improvement of the curvature factor of the solar cell accompanied with a decrease in the contact resistance with the transparent electrode layer can be expected. Further, by making the lamination structure of the low-melting-point material-containing layer and the high-melting-point material-containing layer, it is possible to reduce the resistance of the single layer of the first conductive layer.
이상, 제 1 도전층이 인쇄법에 의해 형성되는 경우를 중심으로 설명했지만, 제 1 도전층의 형성 방법은 인쇄법에 한정되는 것은 아니다. 예를 들어, 제 1 도전층은, 패턴 형상에 대응한 마스크를 사용하여, 증착법이나 스퍼터법에 의해 형성되어도 된다.The case where the first conductive layer is formed by the printing method has been described above. However, the method of forming the first conductive layer is not limited to the printing method. For example, the first conductive layer may be formed by a vapor deposition method or a sputtering method using a mask corresponding to the pattern shape.
(절연층)(Insulation layer)
제 1 도전층 (71) 상에는, 절연층 (9) 이 형성된다. 여기서, 제 1 도전층 (71) 이 소정의 패턴 (예를 들어 빗살무늬) 으로 형성된 경우, 광전 변환부 (50) 의 표면 상에는, 제 1 도전층이 형성되어 있는 제 1 도전층 형성 영역과, 제 1 도전층이 형성되어 있지 않은 제 1 도전층 비형성 영역이 존재한다. 본 발명에 있어서, 절연층 (9) 은, 적어도 제 1 도전층 형성 영역, 및 제 1 도전층 비형성 영역의 절연 영역 (5x) 에 형성된다.On the first
절연층 (9) 은, 절연 영역 (5x) 의 적어도 일부를 덮도록 형성된다. 또, 도 4 의 각 실시형태 등에 나타내는 바와 같이, 절연 영역이 복수 존재하는 경우에는, 그 중 적어도 1 개의 절연 영역이 절연층 (9) 에 의해 덮인다. 또한, 「1 개의 절연 영역」이란, 광전 변환부의 주면 또는 측면에, 임의의 일 공정에 의해 형성된 영역을 의미한다. 예를 들어, 마스크에 의해 절연 영역이 형성되는 경우, 도 4(A1) 의 도시예에서는, 절연 영역 (511x, 521x, 522x, 523x, 512x) 의 각각이 1 개의 절연 영역이다. 도 4(A2) 에서는, 이들의 절연 영역 중, 제 1 주면측의 절연 영역 (511x, 521x) 및 측면의 절연 영역 (522x) 의 전체, 그리고 제 2 주면측의 절연 영역 (523x) 의 전부가 절연층 (9) 에 의해 덮인 예가 도시되어 있다. 레이저 조사에 의해 절연 영역이 형성된 도 5(A1) 의 도시예에서는, 1 개의 절연 영역 (527x) 이 형성되어 있고, 도 5(A2) 에서는, 절연 영역 (527x) 의 전체가 절연층 (9) 으로 덮여 있다. 도 5(B1) 의 도시예에서는, 제 1 주면측에 절연 영역 (515x), 제 2 주면측에 절연 영역 (528x) 이 형성되어 있고, 도 5(B2) 에서는, 제 1 주면측의 절연 영역 (515x) 의 전체가 절연층 (9) 으로 덮여 있다. 기판의 할단에 의해 절연 영역이 형성된 도 6(B1) 의 도시예에서는, 레이저 조사에 의해 형성된 절연 영역 (529'x) 과, 절연 영역으로서의 할단면 (520x) 이 형성되어 있고, 도 6(B2) 에서는, 이들의 절연 영역 전체가 절연층 (9) 으로 덮여 있다.The insulating
본 발명에 있어서는, 불순물의 확산 억제 효과를 보다 높이는 관점에서, 절연 영역의 전체가 절연층으로 덮이는 것이 특히 바람직하다. 또, 결정 실리콘 기판 (1) 의 표면 또는 측면에 절연층이 직접 형성되는 경우, 절연층의 재료나 제법을 적절히 선택함으로써 결정 실리콘의 표면 패시베이션 효과 등을 얻을 수 있다. 또한, 절연 영역을 덮는 절연층의 재료는, 제 1 도전층 형성 영역 상에 형성되는 절연층의 재료와 동일하거나, 상이해도 되지만, 생산성의 관점에서 동일한 재료가 사용되는 것이 바람직하다. 동일한 재료가 사용되는 경우, 절연 영역을 덮는 절연층과, 제 1 도전층 형성 영역 상의 절연층은, 동시에 형성되는 것이 바람직하다.In the present invention, from the viewpoint of further enhancing the effect of suppressing the diffusion of impurities, it is particularly preferable that the entire insulating region is covered with the insulating layer. When the insulating layer is directly formed on the surface or the side surface of the
또한, 본 발명에 있어서는, 제조 공정의 간략화 등의 관점에서, 제 1 도전층 상에 절연층 (9) 이 형성될 때에, 절연 영역 전체가 절연층 (9) 으로 덮이는 것이 바람직하다. 한편, 절연층 형성 공정에 있어서 절연 영역의 일부가 절연층 (9) 에 의해 덮이고, 다른 부분이 절연층에 의해 덮이지 않는 경우에는, 그 전후에 다른 공정을 형성하여, 절연 영역의 전체가 절연층으로 덮이도록 해도 된다.In the present invention, it is preferable that the entire insulating region is covered with the insulating
또한, 본 발명에서는, 절연 영역 (5x) 이외의 제 1 도전층 비형성 영역 상에도 절연층이 형성되어 있는 것이 바람직하고, 제 1 주면의 제 1 도전층 비형성 영역의 전체면에 절연층이 형성되어 있는 것이 특히 바람직하다. 절연층이 제 1 도전층 비형성 영역에도 형성되어 있는 경우, 도금법에 의해 제 2 도전층이 형성될 때에, 광전 변환부를 도금액으로부터 화학적 및 전기적으로 보호하는 것이 가능해진다. 또, 도금액 중의 불순물의 결정 실리콘 기판으로의 확산을 억제할 수 있어 장기 신뢰성의 향상을 기대할 수 있다.In the present invention, it is preferable that an insulating layer is also formed on the first conductive layer non-forming region other than the
예를 들어, 도 2 에 나타내는 헤테로 접합 태양 전지와 같이 광전 변환부 (50) 의 제 1 주면측에 투명 전극층 (6a) 이 형성되어 있는 경우에는, 투명 전극층 (6a) 의 표면에 절연층 (9) 이 형성됨으로써, 투명 전극층과 도금액과의 접촉이 억제되어, 투명 전극층 상에의 금속층 (제 2 도전층) 의 석출을 방지할 수 있다. 또, 생산성의 관점에서도, 제 1 도전층 형성 영역과 제 1 도전층 비형성 영역의 전체에 절연층이 형성되는 것이 보다 바람직하다.For example, when the
절연층 (9) 의 재료로서는, 전기적으로 절연성을 나타내는 재료가 사용된다. 또, 절연층 (9) 은, 도금액에 대한 화학적 안정성을 갖는 재료인 것이 바람직하다. 도금액에 대한 화학적 안정성이 높은 재료를 사용함으로써, 제 2 도전층 형성시의 도금 공정 중에, 용해 등에 의한 절연층의 변질이나, 막 박리 등의 문제를 일으키기 어렵고, 광전 변환부 표면에의 데미지가 생기기 어려워진다. 또, 제 1 도전층 비형성 영역 상에도 절연층 (9) 이 형성되는 경우, 절연층은, 광전 변환부 (50) 와의 부착 강도가 큰 것이 바람직하다. 예를 들어, 헤테로 접합 태양 전지에서는, 절연층 (9) 은, 광전 변환부 (50) 표면의 투명 전극층 (6a) 과의 부착 강도가 큰 것이 바람직하다. 투명 전극층과 절연층의 부착 강도를 크게 함으로써, 도금 공정 중에, 절연층이 박리되기 어려워져, 투명 전극층 상에의 금속의 석출을 방지할 수 있다.As the material of the insulating
절연층 (9) 에는, 광 흡수가 적은 재료를 사용하는 것이 바람직하다. 절연층 (9) 은, 광전 변환부 (50) 의 광 입사면측에 형성되기 때문에, 절연층에 의한 광 흡수가 작으면, 보다 많은 광을 광전 변환부에 취입하는 것이 가능해진다. 예를 들어, 절연층 (9) 이 투과율 90 ％ 이상의 충분한 투명성을 갖는 경우, 절연층에서의 광 흡수에 의한 광학적인 손실이 작아, 제 2 도전층 형성 후에 절연층을 제거하지 않고, 그대로 태양 전지로서 사용할 수 있다. 그 때문에, 태양 전지의 제조 공정을 단순화할 수 있어 생산성을 보다 향상시키는 것이 가능해진다. 절연층 (9) 이 제거되지 않고 그대로 태양 전지로서 사용되는 경우, 절연층 (9) 은 투명성에 더하여, 충분한 내후성, 및 열·습도에 대한 안정성을 갖는 재료를 사용하는 것이 보다 바람직하다.As the insulating
절연층의 재료는, 무기 절연성 재료여도 되고, 유기 절연성 재료여도 된다. 무기 절연성 재료로서는, 예를 들어, 산화실리콘, 질화실리콘, 산화티탄, 산화알루미늄, 산화마그네슘, 산화아연 등의 재료를 사용할 수 있다. 유기 절연성 재료로서는, 예를 들어, 폴리에스테르, 에틸렌아세트산비닐 공중합체, 아크릴, 에폭시, 폴리우레탄 등의 재료를 사용할 수 있다. 어닐 공정에 있어서의 제 1 도전층의 표면 형상의 변화에 수반하여 생기는 계면의 응력 등에 의한, 절연층에의 개구의 형성을 용이하게 하는 관점에서, 절연층의 재료는, 파단 신장이 작은 무기 재료인 것이 바람직하다. 이와 같은 무기 재료 중에서도, 도금액 내성이나 투명성의 관점에서는, 산화실리콘, 질화실리콘, 산화질화실리콘, 산화알루미늄, 사이알론 (SiAlON), 산화이트륨, 산화마그네슘, 티탄산바륨, 산화사마륨, 탄탈산바륨, 산화탄탈, 불화마그네슘, 산화티탄, 티탄산스트론튬 등이 바람직하게 사용된다. 그 중에서도, 전기적 특성이나 투명 전극층과의 밀착성 등의 관점에서는, 산화실리콘, 질화실리콘, 산화질화실리콘, 산화알루미늄, 사이알론 (SiAlON), 산화이트륨, 산화마그네슘, 티탄산바륨, 산화사마륨, 탄탈산바륨, 산화탄탈, 불화마그네슘 등이 바람직하고, 굴절률을 적절히 조정할 수 있는 관점에서는, 산화실리콘이나 질화실리콘 등이 특히 바람직하게 사용된다. 또한, 이들의 무기 재료는, 화학량론적 (stoichiometric) 조성을 갖는 것에 한정되지 않고, 산소 결손 등을 포함하는 것이어도 된다.The material of the insulating layer may be an inorganic insulating material or an organic insulating material. As the inorganic insulating material, for example, materials such as silicon oxide, silicon nitride, titanium oxide, aluminum oxide, magnesium oxide, and zinc oxide can be used. As the organic insulating material, for example, materials such as polyester, ethylene-vinyl acetate copolymer, acrylic, epoxy, and polyurethane can be used. From the viewpoint of facilitating the formation of openings in the insulating layer due to the stress of the interface or the like caused by the change of the surface shape of the first conductive layer in the annealing process, the material of the insulating layer is preferably an inorganic material . Among these inorganic materials, from the viewpoint of the plating solution resistance and transparency, it is preferable to use a metal oxide such as silicon oxide, silicon nitride, silicon oxynitride, aluminum oxide, SiAlON, yttrium oxide, magnesium oxide, barium titanate, barium tantalate, Tantalum, magnesium fluoride, titanium oxide, strontium titanate, and the like are preferably used. Among them, silicon oxide, silicon nitride, silicon oxynitride, aluminum oxide, SiAlON, yttrium oxide, magnesium oxide, barium titanate, barium titanate, barium titanate, tantalum oxide and the like are preferable from the viewpoints of electrical characteristics and adhesion with the transparent electrode layer. , Tantalum oxide, magnesium fluoride, and the like are preferable, and silicon oxide, silicon nitride and the like are particularly preferably used from the viewpoint that the refractive index can be appropriately adjusted. These inorganic materials are not limited to those having a stoichiometric composition, and may contain oxygen deficiency or the like.
절연층 (9) 의 막두께는, 절연층의 재료나 형성 방법에 따라 적절히 설정된다. 절연층 (9) 의 막두께는, 어닐 공정에 있어서의 제 1 도전층의 표면 형상의 변화에 수반하여 생기는 계면의 응력 등에 의해, 절연층에 개구부가 형성될 수 있을 정도로 얇은 것이 바람직하다. 이러한 관점에서, 절연층 (9) 의 막두께는, 1000 nm 이하가 바람직하고, 500 nm 이하가 보다 바람직하다. 또, 제 1 도전층 비형성부에 있어서의 절연층 (9) 의 광학 특성이나 막두께를 적절히 설정함으로써, 광 반사 특성을 개선하고, 태양 전지 셀 내부에 도입되는 광량을 증가시켜, 변환 효율을 보다 향상시키는 것이 가능해진다. 이와 같은 효과를 얻기 위해서는, 절연층 (9) 의 굴절률이, 광전 변환부 (50) 표면의 굴절률보다 낮은 것이 바람직하다. 또, 절연층 (9) 에 바람직한 반사 방지 특성을 부여하는 관점에서, 막두께는 30 nm ∼ 250 nm 의 범위 내에서 설정되는 것이 바람직하고, 50 nm ∼ 250 nm 의 범위 내에서 설정되는 것이 보다 바람직하다. 또한, 제 1 도전층 형성 영역 상의 절연층의 막두께와 제 1 도전층 비형성 영역 상의 절연층의 막두께는 상이해도 된다. 예를 들어, 제 1 도전층 형성 영역에서는, 어닐 공정에서의 개구부의 형성을 용이하게 하는 관점에서 절연층의 막두께가 설정되고, 제 1 도전층 비형성 영역에서는, 적절한 반사 방지 특성을 갖는 광학 막두께가 되도록 절연층의 막두께가 설정되어도 된다. 또, 제 1 도전층 비형성 영역 중, 절연 영역에서는, 실리콘 기판 표면을 도금액으로부터 확실하게 보호하기 위해서, 제 1 도전층 형성 영역보다 절연층의 막두께가 커지도록 설정되어도 된다.The thickness of the insulating
헤테로 접합 태양 전지와 같이, 광전 변환부 (50) 의 표면에 투명 전극층 (일반적으로는 굴절률 ： 1.9 ∼ 2.1 정도) 을 갖는 경우, 계면에서의 광 반사 방지 효과를 높여 태양 전지 셀 내부에 도입되는 광량을 증가시키기 위해서, 절연층의 굴절률은, 공기 (굴절률 = 1.0) 와 투명 전극층의 중간적인 값인 것이 바람직하다. 또, 태양 전지 셀이 봉지되어 모듈화되는 경우, 절연층의 굴절률은, 봉지제와 투명 전극층의 중간적인 값인 것이 바람직하다. 이러한 관점에서, 절연층 (9) 의 굴절률은, 예를 들어 1.4 ∼ 1.9 가 바람직하고, 1.5 ∼ 1.8 이 보다 바람직하고, 1.55 ∼ 1.75 가 더욱 바람직하다. 절연층의 굴절률은, 절연층의 재료, 조성 등에 따라 원하는 범위로 조정될 수 있다. 예를 들어, 산화실리콘의 경우에는, 산소 함유량을 작게 함으로써, 굴절률이 높아진다. 또한, 본 명세서에 있어서의 굴절률은, 특별히 언급이 없는 한, 파장 550 nm 의 광에 대한 굴절률이며, 분광 엘립소메트리에 의해 측정되는 값이다. 또, 절연층의 굴절률에 따라, 반사 방지 특성이 향상되도록 절연층의 광학 막두께 (굴절률 × 막두께) 가 설정되는 것이 바람직하다.When a transparent electrode layer (generally having a refractive index of about 1.9 to 2.1) is provided on the surface of the
절연층은, 공지된 방법을 이용하여 형성할 수 있다. 예를 들어, 산화실리콘이나 질화실리콘 등의 무기 절연성 재료의 경우에는, 플라즈마 CVD 법, 스퍼터법 등의 건식법이 바람직하게 사용된다. 또, 유기 절연성 재료의 경우에는, 스핀 코트법, 스크린 인쇄법 등의 습식법이 바람직하게 사용된다. 이들의 방법에 의하면, 핀홀 등의 결함이 적어, 치밀한 구조의 막을 형성하는 것이 가능해진다.The insulating layer can be formed using a known method. For example, in the case of an inorganic insulating material such as silicon oxide or silicon nitride, a dry method such as a plasma CVD method or a sputtering method is preferably used. In the case of an organic insulating material, a wet method such as a spin coating method or a screen printing method is preferably used. According to these methods, defects such as pinholes are few, and a film of a dense structure can be formed.
상기 제막 방법 중에서도, 절연 영역 (5x) 상에 절연층을 형성할 수 있는 방법이 바람직하게 사용된다. 예를 들어, 실리콘 기판을 할단하는 방법 등에 의해, 기판 측면에 절연 영역 (5x) 이 형성되어 있는 경우에는, 기판의 측면에도 절연층이 형성되는 방법이 바람직하게 채용된다. 기판의 측면에도 절연층을 형성하는 방법으로서는, CVD 법이나 스퍼터법 등이 바람직하다. 그 중에서도, 보다 치밀한 구조의 막을 형성하는 관점에서, 절연층 (9) 은 플라즈마 CVD 법으로 형성되는 것이 바람직하다. 이 방법에 의해, 200 nm 정도의 두꺼운 것뿐만 아니고, 30 ∼ 100 nm 정도의 얇은 막두께의 절연층을 형성한 경우도, 치밀성이 높은 구조의 막을 형성할 수 있다.Among the above film forming methods, a method capable of forming an insulating layer on the
예를 들어, 도 2 에 나타내는 바와 같이, 광전 변환부 (50) 의 표면에 텍스처 구조 (요철 구조) 를 갖는 경우, 텍스처의 오목부나 볼록부에도 정밀도 좋게 막 형성할 수 있는 관점에서도, 절연층은 플라즈마 CVD 법에 의해 형성되는 것이 바람직하다. 치밀성이 높은 절연층을 사용함으로써, 도금 처리시의 투명 전극층에 대한 데미지를 저감할 수 있는 것에 더하여, 투명 전극층 상에의 금속의 석출을 방지할 수 있다. 또, 절연 영역 (5x) 으로부터의 구리 이온 등의 불순물이 실리콘 기판 (1) 내에 침입하는 것을 방지하기 위한 보호막으로서의 기능에도 우수하다. 또한, 치밀성이 높은 절연막은, 도 2 의 결정 실리콘계 태양 전지에 있어서의 실리콘계 박막 (3) 과 같이, 광전 변환부 (50) 내부의 층에 대해서도, 물이나 산소 등의 베리어층으로서 기능할 수 있기 때문에, 태양 전지의 장기 신뢰성의 향상의 효과도 기대할 수 있다.For example, as shown in FIG. 2, in the case where the
또한, 제 1 도전층 (71) 과 제 2 도전층 (72) 의 사이에 있는 절연층 (9), 즉 제 1 도전층 형성 영역 상의 절연층 (9) 의 형상은, 반드시 연속된 층형상이 아니어도 되고, 섬 형상이어도 된다. 또한, 본 명세서에 있어서의 「섬 형상」이라는 용어는, 표면의 일부에, 절연층 (9) 이 형성되어 있지 않은 비형성 영역을 갖는 상태를 의미한다.The shape of the insulating
본 발명에 있어서, 절연층 (9) 은, 제 1 도전층 (71) 과 제 2 도전층 (72) 의 부착력의 향상에도 기여할 수 있다. 예를 들어, 하지 전극층인 Ag 층 상에 도금법에 의해 Cu 층이 형성되는 경우, Ag 층과 Cu 층의 부착력은 작지만, 산화실리콘 등의 절연층 상에 Cu 층이 형성됨으로써, 제 2 도전층의 부착력이 높아지고, 태양 전지의 신뢰성을 향상하는 것이 기대된다.In the present invention, the insulating
본 발명의 일 실시형태에 있어서, 제 1 도전층 (71) 상에 절연층 (9) 이 형성된 후, 제 2 도전층 (72) 이 형성되기 전에 어닐 공정이 실시된다. 어닐 공정에서는, 제 1 도전층 (71) 이 저융점 재료의 열유동 개시 온도 T1 보다 고온으로 가열되고, 저융점 재료가 유동 상태로 되기 때문에, 제 1 도전층의 표면 형상이 변화된다. 이 변화에 수반하여, 그 위에 형성되는 절연층 (9) 에 개구부 (9h) 가 형성된다. 따라서, 그 후의 도금 공정에 있어서, 제 1 도전층 (71) 의 표면의 일부가, 도금액에 노출되어 도통되기 때문에, 도 7(F) 에 나타내는 바와 같이, 이 도통부를 기점으로 하여 금속을 석출시키는 것이 가능해진다.In one embodiment of the present invention, after the insulating
또한, 개구부는 주로 제 1 도전층 (71) 의 저융점 재료 (711) 상에 형성된다. 저융점 재료가 절연성 재료인 경우, 개구부의 바로 아래는 절연성이지만, 저융점 재료의 주변에 존재하는 도전성의 고융점 재료에도 도금액이 침투되기 때문에, 제 1 도전층과 도금액을 도통시키는 것이 가능하다.Further, the openings are mainly formed on the low-melting-
어닐 공정에 있어서의 어닐 온도 (가열 온도) Ta 는, 저융점 재료의 열유동 개시 온도 T1 보다 고온, 즉 T1 ＜ Ta 인 것이 바람직하다. 어닐 온도 Ta 는, T1 ＋ 1 ℃ ≤ Ta ≤ T1 ＋ 100 ℃ 를 만족시키는 것이 보다 바람직하고, T1 ＋ 5 ℃ ≤ Ta ≤ T1 ＋ 60 ℃ 를 만족시키는 것이 더욱 바람직하다. 어닐 온도는, 제 1 도전층의 재료의 조성이나 함유량 등에 따라 적절히 설정될 수 있다.The annealing temperature (heating temperature) Ta in the annealing step is set so that the heat-flow start temperature T 1 Higher temperature, ie T 1 ≪ Ta. The annealing temperature Ta is represented by T 1 + 1 ° C ≤ Ta ≤ T 1 + 100 ° C is more preferable, and T 1 + 5 ° C? Ta? T 1 + 60 < 0 > C. The annealing temperature can be appropriately set in accordance with the composition or the content of the material of the first conductive layer.
또, 전술한 바와 같이, 어닐 온도 Ta 는, 광전 변환부 (50) 의 내열 온도보다 저온인 것이 바람직하다. 광전 변환부의 내열 온도는, 광전 변환부의 구성에 따라 상이하다. 예를 들어, 헤테로 접합 태양 전지나, 실리콘계 박막 태양 전지와 같이 비정질 실리콘 박막을 갖는 경우의 내열 온도는 250 ℃ 정도이다. 그 때문에, 광전 변환부가 비정질 실리콘계 박막을 구비하는 헤테로 접합 태양 전지나, 실리콘계 박막 태양 전지의 경우, 비정질 실리콘계 박막 및 그 계면에서의 열 데미지 억제의 관점에서, 어닐 온도는 250 ℃ 이하로 설정되는 것이 바람직하다. 보다 고성능의 태양 전지를 실현하기 위해서는 어닐 온도는 200 ℃ 이하로 하는 것이 보다 바람직하고, 180 ℃ 이하로 하는 것이 더욱 바람직하다. 이것에 수반하여, 제 1 도전층 (71) 의 저융점 재료의 열유동 개시 온도 T1 은, 250 ℃ 미만인 것이 바람직하고, 200 ℃ 미만이 보다 바람직하고, 180 ℃ 미만이 더욱 바람직하다.As described above, it is preferable that the annealing temperature Ta is lower than the heat-resistant temperature of the
한편, 1 도전형 결정 실리콘 기판의 1 주면 상에 역도전형의 확산층을 갖는 결정 실리콘 태양 전지는, 비정질 실리콘 박막이나 투명 전극층을 가지고 있지 않기 때문에, 내열 온도는 800 ℃ ∼ 900 ℃ 정도이다. 그 때문에, 250 ℃ 보다 고온의 어닐 온도 Ta 에서 어닐 공정이 실시되어도 된다.On the other hand, a crystalline silicon solar cell having a diffusion layer of the inverse conductivity type on one main surface of a 1-conductive-type crystalline silicon substrate does not have an amorphous silicon thin film or a transparent electrode layer, and therefore has a heat-resistant temperature of about 800 ° C to 900 ° C. Therefore, the annealing process may be performed at an annealing temperature Ta higher than 250 ° C.
또한, 절연층에 대한 개구부의 형성 방법은, 상기와 같이, 절연층 형성 후에 어닐 처리를 실시하는 방법에 한정되지 않는다. 예를 들어, 도 7 의 파선 화살표로 나타내는 바와 같이, 절연층 (9) 의 형성과 동시에 개구부 (9h) 를 형성할 수도 있다.The method of forming openings in the insulating layer is not limited to the method of annealing after forming the insulating layer as described above. For example, the
예를 들어, 기판을 가열하면서 절연층이 형성됨으로써, 절연층의 형성과 대략 동시에 개구부가 형성된다. 여기서, 「절연층의 형성과 대략 동시」란, 절연층 형성 공정 외에, 어닐 처리 등의 별도의 공정이 실시되고 있지 않은 상태, 즉, 절연층의 제막 중, 혹은 제막 직후의 상태를 의미한다. 제막 직후란, 절연층의 제막 종료 후 (가열 정지 후) 부터, 기판이 냉각되어 실온 등으로 되돌아올 때까지의 사이도 포함하는 것으로 한다. 또, 저융점 재료 상의 절연층에 개구부가 형성되는 경우, 저융점 재료 상의 절연층의 제막이 종료된 후여도, 그 주변에 절연층이 제막되는 것에 추종하여, 저융점 재료 주변의 절연층에 변형이 생겨, 개구부가 형성되는 경우도 포함하는 것으로 한다.For example, since the insulating layer is formed while heating the substrate, an opening portion is formed substantially simultaneously with the formation of the insulating layer. Here, " substantially simultaneous with the formation of the insulating layer " means a state in which, in addition to the insulating layer forming step, no additional step such as annealing is performed, that is, a state during or after the formation of the insulating layer. Immediately after the film formation includes the period from the end of film formation (after stopping the heating) of the insulating layer until the substrate is cooled and returned to room temperature or the like. When the opening portion is formed in the insulating layer on the low-melting-point material, even after the formation of the insulating layer on the low-melting-point material is completed, the insulating layer around the low-melting-point material is deformed And a case where an opening is formed is also included.
절연층의 형성과 대략 동시에 개구부를 형성하는 방법으로서는, 예를 들어, 절연층 형성 공정에 있어서, 제 1 도전층 (71) 의 저융점 재료 (711) 의 열유동 개시 온도 T1 보다 높은 온도 Tb 로 기판을 가열하면서, 제 1 도전층 (71) 상에 절연층 (9) 을 제막하는 방법이 이용된다. 저융점 재료가 유동 상태로 되어 있는 제 1 도전층 상에 절연층 (9) 이 제막되기 때문에, 제막과 동시에 제막 계면에 응력이 발생하고, 예를 들어 균열 형상의 개구가 절연층에 형성된다.As a method for forming the opening at substantially the same time as the formation of the insulating layer, for example, in the step of forming the insulating layer, the heat-flow start temperature T 1 of the low
또한, 절연층 형성시의 기판 온도 Tb (이하, 「절연층 형성 온도」) 란, 절연층의 제막 개시 시점의 기판 표면 온도 (「기판 가열 온도」라고도 한다) 를 나타낸다. 일반적으로, 절연층의 제막 중의 기판 표면 온도의 평균치는, 통상적으로 제막 개시 시점의 기판 표면 온도 이상이 된다. 따라서, 절연층 형성 온도 Tb 가, 저융점 재료의 열유동 개시 온도 T1 보다 고온이면, 절연층에 개구부 등의 변형을 형성할 수 있다.The substrate temperature Tb at the time of forming the insulating layer (hereinafter, referred to as " insulating layer forming temperature ") refers to the substrate surface temperature at the start of film formation of the insulating layer (also referred to as " substrate heating temperature "). Generally, the average value of the substrate surface temperature during the formation of the insulating layer is usually equal to or higher than the substrate surface temperature at the start of film formation. Therefore, when the insulating layer forming temperature Tb is lower than the thermal-flow-starting temperature T 1 If the temperature is higher, deformation such as openings can be formed in the insulating layer.
예를 들어, 절연층 (9) 이 CVD 법이나 스퍼터법 등의 건식법에 의해 형성되는 경우에는, 절연층 제막 중의 기판 표면 온도를 저융점 재료의 열유동 개시 온도 T1 보다 고온으로 함으로써, 개구부를 형성할 수 있다. 또, 절연층 (9) 이 코팅 등의 습식법에 의해 형성되는 경우에는, 용매를 건조시킬 때의 기판 표면 온도를 저융점 재료의 열유동 개시 온도 T1 보다 고온으로 함으로써, 개구부를 형성할 수 있다. 또한, 습식법에 의해 절연층이 형성되는 경우의 「제막 개시 시점」이란, 용매의 건조 개시 시점을 가리킨다. 절연층 형성 온도 Tb 의 바람직한 범위는, 상기 어닐 온도 Ta 의 바람직한 범위와 동일하다.For example, when the insulating
기판 표면 온도는, 예를 들어, 제막면측의 기판 표면에 서모 라벨이나 열전쌍을 첩부하여 측정할 수 있다. 또, 히터 등의 가열 수단의 온도는, 기판의 표면 온도가 원하는 범위가 되도록 적절히 조정하면 된다.The substrate surface temperature can be measured, for example, by attaching a thermo-label or a thermocouple to the substrate surface on the film-formation surface side. The temperature of the heating means such as the heater may be appropriately adjusted so that the surface temperature of the substrate is in a desired range.
플라즈마 CVD 법에 의해 절연층 (9) 이 형성되는 경우, 치밀한 막을 형성하는 관점에서, 절연층 형성 온도 Tb 는, 130 ℃ 이상이 바람직하고, 140 ℃ 이상이 보다 바람직하고, 150 ℃ 이상이 더욱 바람직하다. 또, 절연층 제막시의 기판 표면의 최고 도달 온도는, 광전 변환부의 내열 온도보다 저온인 것이 바람직하다.When the insulating
플라즈마 CVD 에 의한 제막 속도는, 보다 치밀한 막을 형성하는 관점에서, 1 nm/초 이하가 바람직하고, 0.5 nm/초 이하가 보다 바람직하고, 0.25 nm/초 이하가 더욱 바람직하다. 플라즈마 CVD 에 의해, 산화실리콘이 형성되는 경우의 제막 조건으로서는, 기판 온도 145 ℃ ∼ 250 ℃, 압력 30 Pa ∼ 300 Pa, 파워 밀도 0.01 W/㎠ ∼ 0.16 W/㎠ 가 바람직하다.The film formation rate by plasma CVD is preferably 1 nm / second or less, more preferably 0.5 nm / second or less, and most preferably 0.25 nm / second or less, from the viewpoint of forming a dense film. As the film formation conditions in the case where silicon oxide is formed by plasma CVD, the substrate temperature is preferably 145 ° C to 250 ° C, the pressure is 30 Pa to 300 Pa, and the power density is 0.01 W / cm 2 to 0.16 W / cm 2.
절연층의 형성과 대략 동시에 개구부가 형성된 후, 개구부의 형성이 불충분한 지점이 있는 경우 등은, 추가로 전술한 어닐 공정이 실시되어도 된다.When the formation of the openings is insufficient after forming the openings substantially simultaneously with the formation of the insulating layer, the above-described annealing process may be further performed.
(제 2 도전층)(Second conductive layer)
상기와 같이, 개구부 (9h) 를 갖는 절연층 (9) 이 형성된 후, 제 1 도전층 형성 영역의 절연층 (9) 상에 제 2 도전층 (72) 이 도금법에 의해 형성된다. 이 때, 제 2 도전층으로서 석출시키는 금속은, 도금법으로 형성할 수 있는 재료이면 특별히 한정되지 않고, 예를 들어, 구리, 니켈, 주석, 알루미늄, 크롬, 은, 금, 아연, 납, 팔라듐 등, 혹은 이들의 혼합물을 사용할 수 있다.As described above, after the insulating
태양 전지의 동작시 (발전시) 에는, 전류는 주로 제 2 도전층을 흐른다. 그 때문에, 제 2 도전층에서의 저항 손실을 억제하는 관점에서, 제 2 도전층의 라인 저항은, 가능한 한 작은 것이 바람직하다. 구체적으로는, 제 2 도전층의 라인 저항은, 1 Ω／cm 이하인 것이 바람직하고, 0.5 Ω／cm 이하인 것이 보다 바람직하다. 한편, 제 1 도전층의 라인 저항은, 전기 도금시의 하지층으로서 기능할 수 있을 정도로 작으면 되고, 예를 들어, 5 Ω／cm 이하로 하면 된다.During operation of the solar cell (during power generation), the current mainly flows through the second conductive layer. Therefore, from the viewpoint of suppressing resistance loss in the second conductive layer, it is preferable that the line resistance of the second conductive layer is as small as possible. Specifically, the line resistance of the second conductive layer is preferably 1 Ω / cm or less, more preferably 0.5 Ω / cm or less. On the other hand, the line resistance of the first conductive layer should be small enough to function as a ground layer at the time of electroplating, and may be, for example, 5 Ω / cm or less.
제 2 도전층은, 무전해 도금법, 전해 도금법 중 어느 것으로도 형성될 수 있지만, 생산성의 관점에서, 전해 도금법을 이용하는 것이 바람직하다. 전해 도금법에서는, 금속의 석출 속도를 크게 할 수 있기 때문에, 제 2 도전층을 단시간에 형성할 수 있다.The second conductive layer can be formed by any of an electroless plating method and an electrolytic plating method, but from the viewpoint of productivity, it is preferable to use an electrolytic plating method. In the electrolytic plating method, since the deposition rate of the metal can be increased, the second conductive layer can be formed in a short time.
산성 구리 도금을 예로 하여, 전해 도금법에 의한 제 2 도전층의 형성 방법을 설명한다. 도 11 은, 제 2 도전층의 형성에 사용되는 도금 장치 (10) 의 개념도이다. 광전 변환부 상에 제 1 도전층 및 절연층이 형성되어 어닐 처리가 실시된 기판 (12) 과, 양극 (13) 이, 도금조 (11) 중의 도금액 (16) 에 침지되어 있다. 기판 (12) 상의 제 1 도전층 (71) 은, 기판 홀더 (14) 를 통하여 전원 (15) 과 접속되어 있다. 양극 (13) 과 기판 (12) 의 사이에 전압을 인가함으로써, 절연층 (9) 으로 덮여 있지 않은 제 1 도전층 상, 즉 어닐 처리에 의해 절연층에 생긴 개구부를 기점으로 하여, 선택적으로 구리를 석출시킬 수 있다.The method of forming the second conductive layer by the electrolytic plating method will be explained by taking the acidic copper plating as an example. 11 is a conceptual diagram of the
산성 구리 도금에 사용되는 도금액 (16) 은 구리 이온을 함유한다. 예를 들어 황산구리, 황산, 물을 주성분으로 하는 공지된 조성의 것이 사용 가능하고, 이것에 0.1 ∼ 10 A/d㎡ 의 전류를 흘림으로써, 제 2 도전층인 금속을 석출시킬 수 있다. 적절한 도금 시간은, 집전극의 면적, 전류 밀도, 음극 전류 효율, 설정 막두께 등에 따라 적절히 설정된다.The plating
제 2 도전층은, 복수의 층으로 구성시켜도 된다. 예를 들어, Cu 등의 도전율이 높은 재료로 이루어지는 제 1 도금층을, 절연층을 통하여 제 1 도전층 상에 형성한 후, 화학적 안정성이 우수한 제 2 도금층을 제 1 도금층의 표면에 형성함으로써, 저저항으로 화학적 안정성이 우수한 집전극을 형성할 수 있다.The second conductive layer may be composed of a plurality of layers. For example, a first plating layer made of a material having high conductivity such as Cu is formed on the first conductive layer through an insulating layer, and then a second plating layer having excellent chemical stability is formed on the surface of the first plating layer, A collector electrode having excellent chemical stability can be formed by a resistor.
도금 공정의 후에는, 도금액 제거 공정을 형성하고, 기판 (12) 의 표면에 잔류된 도금액을 제거하는 것이 바람직하다. 도금액 제거 공정을 형성함으로써, 어닐 공정에서 형성된 절연층 (9) 의 개구부 (9h) 이외를 기점으로 하여 석출할 수 있는 금속을 제거할 수 있다. 개구부 (9h) 이외를 기점으로 하여 석출하는 금속으로서는, 예를 들어 절연층 (9) 의 핀홀 등을 기점으로 하는 것을 들 수 있다. 도금액 제거 공정에 의해 이와 같은 금속이 제거되고, 차광 손실이 저감되기 때문에, 태양 전지 특성을 보다 향상시키는 것이 가능해진다.After the plating process, it is preferable to form a plating liquid removing step and remove the plating liquid remaining on the surface of the
도금액의 제거는, 예를 들어, 도금조로부터 꺼내진 기판 (12) 의 표면에 잔류된 도금액을 에어 블로우식의 에어 세정에 의해 제거한 후, 수세를 실시하고, 또한 에어 블로우에 의해 세정액을 날려 버리는 방법에 의해 실시할 수 있다. 수세 전에 에어 세정을 실시하여 기판 (12) 표면에 잔류하는 도금액량을 저감함으로써, 수세시에 반입되는 도금액의 양을 감소시킬 수 있다. 그 때문에, 수세에 필요로 하는 세정액의 양을 감소할 수 있음과 함께, 수세에 수반하여 발생하는 폐수 처리의 수고도 저감할 수 있는 점에서, 세정에 의한 환경 부하나 비용이 저감됨과 함께, 태양 전지의 생산성을 향상시킬 수 있다.The removal of the plating liquid can be carried out, for example, by removing the plating liquid remaining on the surface of the
여기서, 일반적으로, ITO 등의 투명 전극층이나, 산화실리콘 등의 절연층은 친수성이고, 기판 (12) 의 표면, 즉 광전 변환부 (50) 의 표면이나 절연층 (9) 의 표면의 물과의 접촉각은, 10 °정도 혹은 그 이하인 경우가 많다. 한편, 에어 블로우 등에 의한 도금액의 제거를 용이하게 하는 관점에서는, 기판 (12) 의 표면의 물과의 접촉각을 20 °이상으로 하는 것이 바람직하다. 기판 표면의 접촉각을 크게 하기 위해서, 기판 (12) 표면에 발수 처리가 실시되어도 된다. 발수 처리는, 예를 들어 표면에의 발수층을 형성함으로써 실시된다. 발수 처리에 의해, 기판 표면의 도금액에 대한 습윤성을 저하시킬 수 있다.In general, a transparent electrode layer such as ITO or an insulating layer such as silicon oxide is hydrophilic and has a hydrophilic property with respect to the surface of the
또한, 절연층 (9) 의 표면에 대한 발수 처리 대신에, 발수성을 갖는 절연층 (9) 이 형성되어도 된다. 즉, 물과의 접촉각 θ 큰 (예를 들어 20 °이상) 절연층 (9) 이 형성됨으로써, 별도의 발수 처리 공정을 생략할 수 있기 때문에, 태양 전지의 생산성을 보다 향상시킬 수 있다. 절연층에 발수성을 갖게 하는 방법으로서는, 예를 들어, 절연층의 제막 조건 (예를 들어, 제막실에 도입하는 실리콘 원료 가스와 산소 원료 가스의 유량비) 을 변경한 플라즈마 CVD 법에 의해, 절연층으로서의 산화실리콘층을 제막하는 방법을 들 수 있다.Instead of the water repellent treatment for the surface of the insulating
본 발명에 있어서는, 집전극 형성 후 (도금 공정 후) 에 절연층 제거 공정이 실시되어도 된다. 예를 들어, 절연층으로서 광 흡수가 큰 재료가 사용되는 경우에는, 절연층의 광 흡수에 의한 태양 전지 특성의 저하를 억제하기 위해서, 절연층 제거 공정이 실시되는 것이 바람직하다. 절연층의 제거 방법은, 절연층 재료의 특성에 따라 적절히 선택된다. 예를 들어, 화학적인 에칭이나 기계적 연마에 의해 절연층이 제거될 수 있다. 또, 재료에 따라서는 애싱 (회화(灰化)) 법도 적용 가능하다. 이 때, 광 취입 효과를 보다 향상시키는 관점에서, 제 1 도전층 비형성 영역 상의 절연층이 모두 제거되는 것이 보다 바람직하다. 또한, 절연층으로서 산화실리콘 등의 광 흡수가 작은 재료가 사용되는 경우에는, 절연층 제거 공정이 실시될 필요는 없다.In the present invention, the insulating layer removing step may be performed after the formation of the current collector electrode (after the plating step). For example, when a material with high light absorption is used as the insulating layer, it is preferable that the insulating layer removing step be performed in order to suppress deterioration of solar cell characteristics due to light absorption of the insulating layer. The method of removing the insulating layer is appropriately selected according to the characteristics of the insulating layer material. For example, the insulating layer can be removed by chemical etching or mechanical polishing. In addition, the ashing (ashing) method is also applicable to some materials. At this time, from the viewpoint of further improving the light-receiving effect, it is more preferable that all the insulating layers on the first conductive layer non-forming region are removed. When a material having a small optical absorption such as silicon oxide is used as the insulating layer, the insulating layer removing step need not be performed.
이상, 헤테로 접합 태양 전지의 광 입사측에 집전극 (70) 이 형성되는 경우를 중심으로 설명했지만, 이면측에도 동일한 집전극이 형성되어도 된다. 헤테로 접합 태양 전지와 같이 결정 실리콘 기판을 사용한 태양 전지는, 전류량이 크기 때문에, 일반적으로, 투명 전극층/집전극간의 접촉 저항의 손실에 의한 발전 로스가 현저해지는 경향이 있다. 이에 대하여, 본 발명에서는, 제 1 도전층과 제 2 도전층을 갖는 집전극은, 투명 전극층과의 접촉 저항이 낮기 때문에, 접촉 저항에서 기인하는 발전 로스를 저감시키는 것이 가능해진다.Although the explanation has been made on the case where the
또, 본 발명은, 헤테로 접합 태양 전지 이외의 결정 실리콘 태양 전지나, GaAs 등의 실리콘 이외의 반도체 기판이 사용되는 태양 전지, 비정질 실리콘계 박막이나 결정질 실리콘계 박막의 pin 접합 혹은 pn 접합 상에 투명 전극층이 형성된 실리콘계 박막 태양 전지나, CIS, CIGS 등의 화합물 반도체 태양 전지, 색소 증감 태양 전지나 유기 박막 (도전성 폴리머) 등의 유기 박막 태양 전지와 같은 각종의 태양 전지에 적용 가능하다.The present invention also relates to a method of manufacturing a solar cell including a crystalline silicon solar cell other than a heterojunction solar cell, a solar cell using a semiconductor substrate other than silicon such as GaAs, a transparent electrode layer formed on a pin junction or a pn junction of an amorphous silicon thin film or a crystalline silicon thin film It is applicable to various solar cells such as silicon-based thin film solar cells, compound semiconductor solar cells such as CIS and CIGS, organic thin film solar cells such as dye-sensitized solar cells and organic thin films (conductive polymers).
결정 실리콘 태양 전지로서는, 1 도전형 (예를 들어 p 형) 결정 실리콘 기판의 1 주면 상에 역도전형 (예를 들어 n 형) 의 확산층을 가지며, 확산층 상에 상기 집전극을 갖는 구성을 들 수 있다. 이와 같은 결정 실리콘 태양 전지는, 1 도전형층의 이면측에 p＋ 층 등의 도전형층을 구비하는 것이 일반적이다. 이와 같은 구성에 있어서는, 최표면층인 도전형 반도체층 (n 형의 확산층 혹은 p＋ 층) 이 제거된 절연 영역을 형성함으로써, 실리콘 기판 표리의 도전형층의 단락을 방지함과 함께, 도금 공정에서의 실리콘 기판으로의 구리 등의 확산을 억제할 수 있다. 또한, 광전 변환부가 비정질 실리콘층이나 투명 전극층을 포함하지 않는 경우에는, 제 1 도전체층 중의 저융점 재료의 열유동 개시 온도 T1, 및 어닐 온도 Ta, 기판 온도 Tb 는, 250 ℃ 보다 높아도 된다.Examples of the crystalline silicon solar cell include a structure in which a diffusion layer (for example, n-type) is provided on one main surface of a 1-conductivity type (for example, p-type) crystal silicon substrate and the collector electrode is provided on the diffusion layer have. Such a crystalline silicon solar cell is generally provided with a conductive type layer such as a p + layer on the back side of the one conductivity type layer. In such a structure, by forming the insulating region from which the conductive type semiconductor layer (n-type diffusion layer or p + layer) as the outermost layer is removed, shorting of the conductive type layers on the front and back sides of the silicon substrate can be prevented, Diffusion of copper or the like into the silicon substrate can be suppressed. In the case where the photoelectric conversion portion does not include the amorphous silicon layer or the transparent electrode layer, the thermal flow starting temperature T 1 , the annealing temperature Ta, and the substrate temperature Tb of the low melting point material in the first conductor layer may be higher than 250 ° C.
또, 결정 실리콘 태양 전지에서는, 광 입사측인 제 1 주면 상에 빗살무늬 등의 소정 형상으로 패터닝된 집전극이 형성되고, 이면측에 금속 전극층이 형성되는 경우가 있다. 이와 같은 형태에서는, 금속 전극층의 돌아들어감에 의해, 표리의 단락이 생기기 쉽기 때문에, 제 2 주면 또는 측면에 절연 영역을 형성함으로써, 금속 전극층과 제 1 주면측의 확산형층 (예를 들어 n 층) 과의 단락을 방지할 수 있다.In a crystalline silicon solar cell, a collector electrode patterned in a predetermined shape such as a comb-like pattern is formed on the first main surface on the light incidence side, and a metal electrode layer is formed on the back surface side in some cases. In such a configuration, the metal electrode layer and the diffusion type layer (for example, the n-type layer) on the first main surface side are formed by forming the insulating region on the second main surface or side surface, Can be prevented from being short-circuited.
비정질 실리콘 박막이나 결정질 실리콘 박막 등을 사용한 실리콘계 박막 태양 전지나, CIGS, CIS 등의 화합물 태양 전지, 유기 박막 태양 전지, 색소 증감 태양 전지 등의 박막 태양 전지에서는, 수광면의 표면 저항을 감소시키기 위해서, 광전 변환부의 수광면측 표면에 투명 전극층이 형성된다. 이와 같은 구성에 있어서도, 최표면층인 투명 전극층이 제거된 절연 영역을 형성함으로써, 단락을 방지함과 함께, 도금 공정에 의해, 생산성 높게 집전극을 형성할 수 있다.In a thin film solar cell such as a silicon-based thin film solar cell using an amorphous silicon thin film or a crystalline silicon thin film, a compound solar cell such as CIGS or CIS, an organic thin film solar cell, or a dye-sensitized solar cell, A transparent electrode layer is formed on the light-receiving surface side surface of the photoelectric conversion portion. In such a structure as well, by forming the insulating region from which the transparent electrode layer as the outermost layer is removed, it is possible to prevent short-circuiting and to form the collector electrode with high productivity by the plating process.
본 발명의 태양 전지는, 실용에 제공하는데 있어서, 모듈화되는 것이 바람직하다. 태양 전지의 모듈화는, 적절한 방법에 의해 이루어진다. 예를 들어, 집전극에 탭 등의 인터 커넥터를 통하여 버스 바가 접속됨으로써, 복수의 태양 전지 셀이 직렬 또는 병렬로 접속되고, 봉지제 및 유리판에 의해 봉지됨으로써 모듈화가 이루어진다. 특히, 기판의 표면 및 측면에 절연층이 형성되어 있는 경우에는, 모듈화시의 단락이 억제되기 때문에, 모듈화 공정에 있어서의 생산성도 우수하다.The solar cell of the present invention is preferably modularized in practical use. Modularization of the solar cell is performed by an appropriate method. For example, a bus bar is connected to a collector electrode through an interconnector such as a tap, so that a plurality of solar cells are connected in series or in parallel, and sealed by an encapsulating agent and a glass plate to perform modularization. Particularly, when the insulating layer is formed on the front surface and the side surface of the substrate, since the short circuit during modularization is suppressed, the productivity in the modularization process is also excellent.
실시예Example
이하, 도 2 에 나타내는 헤테로 접합 태양 전지에 관한 실시예를 들어, 본 발명을 구체적으로 설명하지만, 본 발명은 이하의 실시예에 한정되는 것은 아니다.Hereinafter, the present invention will be described concretely with reference to examples of the heterojunction solar cell shown in FIG. 2, but the present invention is not limited to the following examples.
［실시예 1］[Example 1]
실시예 1 에서는, 도 7 에 나타내는 방법에 의해, 헤테로 접합형 태양 전지의 절연 처리 및 집전극의 형성이 실시되었다.In Example 1, the hetero-junction type solar cell was subjected to an insulating treatment and a collector electrode were formed by the method shown in Fig.
(광전 변환부의 형성)(Formation of photoelectric conversion portion)
1 도전형 단결정 실리콘 기판으로서, 입사면의 면방위가 (100) 이고, 두께가 200 ㎛ 의 n 형 단결정 실리콘 웨이퍼를 사용하고, 이 실리콘 웨이퍼를 2 중량％ 의 HF 수용액에 3 분간 침지하여, 표면의 산화 실리콘막이 제거된 후, 초순수에 의한 린스가 2 회 실시되었다. 이 실리콘 기판을, 70 ℃ 로 유지된 5/15 중량％ 의 KOH/이소프로필알코올 수용액에 15 분간 침지하고, 웨이퍼의 표면을 에칭함으로써 텍스처가 형성되었다. 그 후에 초순수에 의한 린스가 2 회 실시되었다. 원자간력 현미경 (AFM 퍼시픽 나노테크놀로지사 제조) 에 의해, 웨이퍼의 표면 관찰을 실시한 결과, 웨이퍼의 표면은 에칭이 가장 진행되고 있고, (111) 면이 노출된 피라미드형의 텍스처가 형성되어 있었다.Type single crystal silicon substrate having a plane orientation of the incident plane of 100 and a thickness of 200 占 퐉 is used as the single-crystal single-crystal silicon substrate and the silicon wafer is immersed in a 2% by weight HF aqueous solution for 3 minutes, After the silicon oxide film was removed, rinsing with ultra pure water was performed twice. The silicon substrate was immersed in a 5/15 wt% KOH / isopropyl alcohol aqueous solution maintained at 70 DEG C for 15 minutes, and the surface of the wafer was etched to form a texture. Thereafter, rinsing with ultrapure water was carried out twice. As a result of observing the wafer surface by an atomic force microscope (manufactured by AFM Pacific Nanotechnology Co., Ltd.), etching was most advanced on the surface of the wafer, and a pyramidal texture in which the (111) plane was exposed was formed.
에칭 후의 웨이퍼가 CVD 장치에 도입되고, 그 광 입사측에, 진성 실리콘계 박막 (2a) 으로서 i 형 비정질 실리콘이 5 nm 의 막두께로 제막되었다. i 형 비정질 실리콘의 제막 조건은, 기판 온도 ： 170 ℃, 압력 ： 120 Pa, SiH4/H2 유량비 ： 3/10, 투입 파워 밀도 ： 0.011 W/㎠ 였다. 또한, 본 실시예에 있어서의 박막의 막두께는, 유리 기판 상에 동일 조건으로 제막된 박막의 막두께를, 분광 엘립소메트리 (상품명 M2000, 제이·에이·우람사 제조) 로 측정함으로써 구해진 제막 속도로부터 산출된 값이다.The etched wafer was introduced into the CVD apparatus, and i-type amorphous silicon film 5 nm thick was formed as the intrinsic silicon based
i 형 비정질 실리콘층 (2a) 상에, 역도전형 실리콘계 박막 (3a) 으로서 p 형 비정질 실리콘이 7 nm 의 막두께로 제막되었다. p 형 비정질 실리콘층 (3a) 의 제막 조건은, 기판 온도가 150 ℃, 압력 60 Pa, SiH4/B2H6 유량비가 1/3, 투입 파워 밀도가 0.01 W/㎠ 였다. 또한, 상기에서 말하는 B2H6 가스 유량은, H2 에 의해 B2H6 농도가 5000 ppm 까지 희석된 희석 가스의 유량이다.On the i-type
다음으로 웨이퍼의 이면측에, 진성 실리콘계 박막 (2b) 으로서 i 형 비정질 실리콘층이 6 nm 의 막두께로 제막되었다. i 형 비정질 실리콘층 (2b) 의 제막 조건은, 상기의 i 형 비정질 실리콘층 (2a) 의 제막 조건과 동일했다. i 형 비정질 실리콘층 (2b) 상에, 1 도전형 실리콘계 박막 (3b) 으로서 n 형 비정질 실리콘층이 8 nm 의 막두께로 제막되었다. n 형 비정질 실리콘층 (3b) 의 제막 조건은, 기판 온도 ： 150 ℃, 압력 ： 60 Pa, SiH4/PH3 유량비 ： 1/2, 투입 파워 밀도 ： 0.01 W/㎠ 였다. 또한, 상기에서 말하는 PH3 가스 유량은, H2 에 의해 PH3 농도가 5000 ppm 까지 희석된 희석 가스의 유량이다.Next, an i-type amorphous silicon layer was formed to a thickness of 6 nm as the intrinsic silicon-based
이 위에 투명 전극층 (6a 및 6b) 으로서, 각각 산화인듐주석 (ITO, 굴절률 ： 1.9) 이 100 nm 의 막두께로 제막되었다. 타겟으로서 산화인듐과 산화주석의 소결체를 사용하고, 기판 온도 ： 실온, 압력 ： 0.2 Pa 의 아르곤 분위기 중에서, 0.5 W/㎠ 의 파워 밀도를 인가하여 투명 전극층의 제막이 실시되었다. 이면측 투명 전극층 (6b) 상에는, 이면 금속 전극층 (8) 으로서, 스퍼터법에 의해 은이 500 nm 의 막두께로 형성되었다.On this, indium tin oxide (ITO, refractive index: 1.9) was formed as a
또한, 상기의 실리콘계 박막, 투명 전극층 및 이면 금속 전극은, 모두 마스크를 사용하지 않고, 웨이퍼의 전체면 (CVD 및 스퍼터 제막시에 플라즈마에 노출되는 면측의 전체면) 에 제막되었다.In addition, the silicon-based thin film, the transparent electrode layer, and the back metal electrode were all formed on the entire surface of the wafer (the entire surface side exposed to the plasma at the time of CVD and sputtering) without using a mask.
상기에 의해 형성된 광전 변환부의 광 입사측 투명 전극층 (6a) 상에, 제 1 도전층 (71) 및 제 2 도전층 (72) 을 갖는 집전극 (70) 이 이하와 같이 형성되었다.A
(제 1 도전층의 형성)(Formation of first conductive layer)
제 1 도전층 (71) 의 형성에는, 저융점 재료로서의 SnBi 금속 분말 (입경 DL = 25 ∼ 35 ㎛, 융점 T1 = 141 ℃) 과 고융점 재료로서의 은 분말 (입경 DH = 2 ∼ 3 ㎛, 융점 T2 = 971 ℃) 을, 20 ： 80 의 중량비로 함유하고, 또한 고융점 재료의 바인더 수지로서 에폭시계 수지를 함유하는 인쇄 페이스트가 사용되었다. 이 인쇄 페이스트를, 집전극 패턴에 대응하는 개구폭 (L = 80 ㎛) 을 갖는 ＃230 메시 (개구폭 ： l = 85 ㎛) 의 스크린판을 사용하여, 스크린 인쇄하고, 90 ℃ 에서 건조가 실시되었다.For forming the first
(절연 영역의 형성 ： 실리콘 웨이퍼의 할단) (Formation of an insulating region: separation of a silicon wafer)
먼저, 웨이퍼를 레이저 가공 장치로 이동하고, 레이저 광에 의해 웨이퍼의 외주부의 전둘레에 걸쳐서, 도 6(A1) 에 나타내는 바와 같이 홈을 형성했다. 홈의 위치는 웨이퍼의 단으로부터 0.5 mm 로 했다. 레이저 광으로서는, YAG 레이저의 제 3 고조파 (파장 355 nm) 를 사용하고, 홈의 깊이는 웨이퍼의 두께의 3 분의 1 정도로 했다. 계속해서 도 6(B1) 에 나타내는 바와 같이, 홈을 따라 웨이퍼를 구부려 단부를 할단하고, 웨이퍼의 외주부를 제거했다. 이 공정에 의해, 웨이퍼의 측면에는, 실리콘계 박막, 투명 전극층 및 이면 금속 전극 모두 부착되어 있지 않은 절연 영역이 형성되었다.First, the wafer was moved to a laser machining apparatus, and grooves were formed as shown in Fig. 6 (A1) over the entire circumference of the outer periphery of the wafer by the laser beam. The position of the groove was 0.5 mm from the end of the wafer. As the laser beam, the third harmonic of the YAG laser (wavelength: 355 nm) was used, and the depth of the groove was about one-third of the thickness of the wafer. Subsequently, as shown in Fig. 6 (B1), the wafer was bent along the groove to remove the edge portion, and the outer peripheral portion of the wafer was removed. By this process, an insulating region where neither the silicon-based thin film, the transparent electrode layer nor the back electrode was attached was formed on the side surface of the wafer.
(절연층의 형성)(Formation of insulating layer)
제 1 도전층 (71) 이 형성 후에 단부가 할단된 웨이퍼가, CVD 장치에 투입되고, 절연층 (9) 으로서 산화 실리콘층 (굴절률 ： 1.5) 이, 플라즈마 CVD 법에 의해 120 nm 의 두께로 광 입사면측에 형성되었다.A wafer having its ends cut off after formation of the first
절연층 (9) 의 제막 조건은, 기판 온도 ： 135 ℃, 압력 133 Pa, SiH4/CO2 유량비 ： 1/20, 투입 파워 밀도 ： 0.05 W/㎠ (주파수 13.56 MHz) 였다. 이 조건에서 광 입사면측에 형성된 절연층의 굴절률 (n) 및 소쇠 계수 (k) 는 도 13 에 나타내는 바와 같았다. 그 후, 절연층 형성 후의 웨이퍼가 열풍 순환형 오븐에 도입되고, 대기 분위기에 있어서, 180 ℃ 에서 20 분간, 어닐 처리가 실시되었다.The film formation conditions of the insulating
이상과 같이 어닐 공정까지 실시된 기판 (12) 이, 도 11 에 나타내는 바와 같이, 도금조 (11) 에 투입되었다. 도금액 (16) 에는, 황산구리 5 수화물, 황산, 및 염화나트륨이, 각각 120 g/ℓ, 150 g/ℓ, 및 70 mg/ℓ 의 농도가 되도록 조제된 용액에, 첨가제 (카미무라 공업 제조 ： 품번 ESY-2B, ESY-H, ESY-1A) 가 첨가된 것이 사용되었다. 이 도금액을 사용하여, 온도 40 ℃, 전류 3 A/d㎡ 의 조건에서 도금이 실시되고, 제 1 도전층 (71) 상의 절연층 상에, 10 ㎛ 정도의 두께로 제 2 도전층 (72) 으로서 구리가 균일하게 석출되었다. 제 1 도전층이 형성되어 있지 않은 영역에의 구리의 석출은 거의 볼 수 없었다.As described above, the
［참고예 1］[Reference Example 1]
실시예 1 과 마찬가지로, 웨이퍼의 전체면에, 마스크를 사용하지 않고, 실리콘계 박막, 투명 전극층 및 이면 금속 전극이 제막되어, 광전 변환부가 형성되었다. 그 후, 실시예 1 과 마찬가지로 제 1 도전층의 형성이 실시되었다. 제 1 도전층 형성 후, 실리콘 웨이퍼의 할단이 실시되지 않은 것 이외에는, 실시예 1 과 마찬가지로, 절연층의 형성 및 제 2 도전층의 형성이 실시되었다.The silicon-based thin film, the transparent electrode layer, and the back metal electrode were formed on the entire surface of the wafer without using a mask to form the photoelectric conversion portion. Thereafter, as in Example 1, the formation of the first conductive layer was carried out. After the formation of the first conductive layer, formation of the insulating layer and formation of the second conductive layer were performed in the same manner as in Example 1 except that the cutting of the silicon wafer was not performed.
제 2 전극층 형성 후의 기판을 레이저 가공 장치로 이동하고, YAG 레이저의 제 3 고조파를 사용하여, 실시예 1 과 마찬가지로 기판의 외주부의 전둘레에 걸쳐서 홈을 형성하고, 기판의 단부를 할단했다. 이와 같이 하여 얻어진 참고예 1 의 태양 전지는, 실시예 1 의 태양 전지와 대략 동일한 구성을 갖지만, 실시예 1 에서는, 기판의 측면이 절연층으로 덮여 있는데 대해, 참고예 1 에서는, 기판의 측면이 노출되어 있는 점에서 상이했다.The board | substrate after 2nd electrode layer formation was moved to the laser processing apparatus, the groove | channel was formed over the all periphery of the outer peripheral part of a board | substrate similarly to Example 1 using the 3rd harmonic of a YAG laser, and the edge part of the board | substrate was cut off. Although the solar cell of Reference Example 1 thus obtained has substantially the same structure as that of the solar cell of Example 1, in
［실시예 2］[Example 2]
각 층의 제막시에 마스크가 사용된 것 이외에는, 실시예 1 과 마찬가지로 하여 각 층의 제막이 실시되고, 도 4(A1) 에 모식적으로 나타내는 단면을 갖는 광전 변환부가 형성되었다. 그 후, 실리콘 웨이퍼의 할단이 실시되지 않은 것 이외에는 실시예 1 과 마찬가지로 하여, 제 1 도전층, 절연층, 및 제 2 도전층이 순차 형성되었다. 얻어진 태양 전지의 단면은, 도 4(A2) 에 모식적으로 나타내는 바와 같이, 제 1 주면측의 셀 외주부 약 2 mm 의 폭의 투명 전극층 제거 영역 (511x) 및 도전형 반도체층 제거 영역 (521x), 그리고 측면의 도전형 반도체층 제거 영역 (522x) 모두가 절연층으로 덮여 있었다. 또한, 절연층 제막시에 마스크가 사용되지 않았기 때문에, 제 2 주면측의 투명 전극층 제거 영역 (512x) 및 도전형 반도체층 제거 영역 (523x) 도 절연층으로 덮여 있었다.Film formation of each layer was carried out in the same manner as in Example 1 except that a mask was used at the time of film formation of each layer, and a photoelectric conversion portion having a cross-section schematically shown in Fig. 4 (A1) was formed. Thereafter, the first conductive layer, the insulating layer, and the second conductive layer were sequentially formed in the same manner as in Example 1, except that the cutting of the silicon wafer was not performed. As shown schematically in Fig. 4 (A2), the obtained solar cell has a transparent electrode
［참고예 2］[Reference example 2]
참고예 2 에서는, 도전성 실리콘 박막의 제막시에는 마스크를 사용하지 않고, 투명 전극층 및 이면 금속 전극 제막시에 마스크를 사용한 것 이외에는 상기 실시예 2 와 마찬가지로 하여, 도 12(A1) 에 모식적으로 나타내는 단면을 갖는 광전 변환부가 형성되었다. 도 12(A1) 에 나타내는 형태에서는, 기판 표리의 도전형 반도체층 (3a, 3b) 은 단락되어 있다. 한편, 셀 외주부 약 2 mm 의 영역 (513x, 515x), 및 측면 (514x) 에서는, 전극층 (6a, 6b 및 8) 이 형성되어 있지 않기 때문에, 표리의 전극층의 단락은 제거되어 있다.In Reference Example 2, a conductive silicon thin film was formed in the same manner as in Example 2 except that a mask was not used and a mask was used at the time of film formation of the transparent electrode layer and the rear surface metal electrode. A photoelectric conversion portion having a cross section was formed. In the embodiment shown in Fig. 12 (A1), the
그 후, 실시예 2 와 마찬가지로 하여, 제 1 주면측의 투명 전극층 상에, 제 1 도전층, 절연층, 및 제 2 도전층이 순차 형성되었다. 절연층 제막시에, 투명 전극층 형성시와 동일한 마스크가 사용되었기 때문에, 얻어진 태양 전지는, 도 12(A2) 에 모식적으로 나타내는 단면을 가지고 있고, 전극층 제거 영역 (영역 513x, 514x, 및 515x) 은 절연층에 의해 덮여 있지 않았다.Thereafter, in the same manner as in Example 2, a first conductive layer, an insulating layer, and a second conductive layer were sequentially formed on the transparent electrode layer on the first main surface side. 12B. Since the same mask as that used for the formation of the transparent electrode layer was used at the time of forming the insulating layer, the obtained solar cell had a cross section schematically shown in Fig. 12A2, and the electrode layer removal regions (
［비교예 1］[Comparative Example 1]
제 1 도전층 형성용의 인쇄 페이스트로서, 저융점 재료를 함유하지 않는 은 페이스트 (즉 금속 재료 분말과 은 분말의 비율을 0 ： 100 으로 한 것) 가 사용된 점을 제외하고, 참고예 1 과 마찬가지로 하여 제 1 도전층 (은 전극) (71) 의 형성까지 실시되었다. 그 후, 절연층 형성 공정, 어닐 공정, 제 2 도전층 형성 공정 모두 실시하지 않고, 이 은 전극을 집전극으로 하는 결정 실리콘계 태양 전지가 제조되었다.Except that silver paste not containing a low-melting-point material (that is, the ratio of the metal powder to the silver powder was 0: 100) was used as the printing paste for forming the first conductive layer. In the same manner, the first conductive layer (silver electrode) 71 was formed. Thereafter, a crystal silicon-based solar cell using this silver electrode as a current collector electrode was produced without performing both the insulating layer forming step, the annealing step and the second conductive layer forming step.
［비교예 2］[Comparative Example 2]
절연층을 형성하지 않고, 제 2 도전층을 포토리소그래피법을 이용하여 형성한 점을 제외하고 참고예 1 과 마찬가지로 하여 결정 실리콘계 태양 전지가 제조되었다.A silicon-based solar cell was produced in the same manner as in Reference Example 1, except that the insulating layer was not formed and the second conductive layer was formed by photolithography.
제 1 도전층까지 형성된 웨이퍼 기판에, 스핀 코트법에 의해 포토레지스트를 기판 전체면에 도포했다. 포토레지스트를 건조시킨 후, 제 1 도전층에 대응한 개구 패턴을 갖는 포토마스크를 통하여 포토레지스트에 자외선을 조사했다. 또한, 현상액에 침지함으로써, 제 1 도전층 상에 포토레지스트의 개구 패턴을 형성했다. 그 후, 도금 장치에 도입하고, 제 1 도전층에 통전함으로써 포토레지스트의 개구 패턴부에 제 2 도전층을 형성했다. 그 후, 포토레지스트를 레지스트 박리액에 의해 제거하고, 참고예 1 과 마찬가지로 절연 처리를 실시했다.On the wafer substrate formed up to the first conductive layer, a photoresist was applied to the entire surface of the substrate by a spin coat method. After the photoresist was dried, the photoresist was irradiated with ultraviolet rays through a photomask having an opening pattern corresponding to the first conductive layer. Further, by immersing in a developing solution, an opening pattern of photoresist was formed on the first conductive layer. Thereafter, this was introduced into a plating apparatus, and the second conductive layer was formed in the opening pattern portion of the photoresist by energizing the first conductive layer. Thereafter, the photoresist was removed by the resist stripping solution, and insulation treatment was carried out in the same manner as in Reference Example 1. [
［평가］[evaluation]
이상과 같이 하여 얻어진 실시예, 참고예 및 비교예의 결정 실리콘계 태양 전지에, AM 1.5 의 스펙트럼 분포를 갖는 솔라 시뮬레이터를 사용하여, 25 ℃ 하에서 의사 태양광을 100 mW/㎠ 의 에너지 밀도로 조사하여, 태양 전지 특성의 측정을 실시했다. 또한, 당 결정 실리콘계 태양 전지를 1 매 포함하는 미니 모듈을 제조하고, 이 미니 모듈을, 온도 85 도, 습도 85 ％ 의 환경하에 1000 시간 방치하는 환경 시험을 실시했다.A solar simulator having a spectrum distribution of AM 1.5 was used to irradiate the crystalline silicon-based solar cells of the examples, reference examples and comparative examples thus obtained with an energy density of 100 mW / cm 2 at 25 캜, The solar cell characteristics were measured. Further, a mini module including one piece of silicon crystal solar cell was manufactured, and the mini module was subjected to an environmental test in which the temperature was allowed to stand at 85 ° C and 85% humidity for 1000 hours.
미니 모듈의 구조는, 백시트/봉지재/배선 부재 접속이 완료된 결정 실리콘계 태양 전지/봉지재/유리이며, 결정 실리콘계 태양 전지에 첩부한 배선 부재를 통하여 외부의 측정기와 접속하고, 솔라 시뮬레이터를 사용하여 태양 전지 특성의 측정을 실시했다. 환경 시험 전후에서, 태양 전지 출력을 비교하고, 변환 효율의 유지율 = (환경 시험 후 변환 효율) ÷ (환경 시험 전 변환 효율) 을 구했다. 또한, 비교예 1 에서는 환경 시험은 실시하지 않았다.The structure of the mini module is a crystalline silicon based solar cell / encapsulant / glass which has been connected to the back sheet / sealant / wiring member and is connected to an external measuring instrument through a wiring member attached to the crystalline silicon based solar cell, And the solar cell characteristics were measured. Before and after the environmental test, the solar cell outputs were compared and the conversion efficiency maintenance rate = (conversion efficiency after environmental test) / (conversion efficiency before environmental test) was obtained. In Comparative Example 1, no environmental test was conducted.
상기 각 실시예, 참고예 및 비교예의 태양 전지의 출력 특성 (개방 전압 (Voc), 단락 전류 밀도 (Jsc), 곡선 인자 (FF) 및 변환 효율 (Eff)) 의 측정 결과, 및 변환 효율의 유지율을 표 1 에 나타낸다.The measurement results of the output characteristics (open-circuit voltage (Voc), short-circuit current density (Jsc), curve factor (FF) and conversion efficiency (Eff)) of the solar cells of the above- Are shown in Table 1.
실시예 1 및 실시예 2 와, 비교예 1 과의 비교에서, 본 발명의 결정 실리콘계 태양 전지는, 종래의 은 페이스트만의 집전극에 비해, 변환 효율 (Eff) 이 향상되어 있다. 이것은, 제 1 도전층을 하지로 하여 제 2 도전층이 형성되기 때문에, 집전극의 저항이 낮아져, 곡선 인자 (FF) 가 향상되었기 때문이라고 생각된다.In comparison with Example 1, Example 2, and Comparative Example 1, the crystal silicon-based solar cell of the present invention has an improvement in conversion efficiency Eff as compared with a conventional silver-paste-only collector electrode. This is considered to be because the resistance of the collector electrode is lowered and the curve factor (FF) is improved because the second conductive layer is formed with the first conductive layer as the base.
또 참고예 1 과 비교예 2 를 비교하면, Jsc 이외의 변환 특성은 거의 동일한 정도이지만, 환경 시험 후의 유지율은, 참고예 1 이 0.97 로, 비교예 5 의 0.92 를 웃돌고 있었다. 이것은, 참고예 1 에서는, 도금 공정에 있어서, 기판의 표면 및 측면이 절연층으로 덮여 있기 때문에, 도금액 중의 불순물의 실리콘 기판으로의 확산이 억제되었기 때문이라고 생각된다.Moreover, when the reference example 1 and the comparative example 2 were compared, the conversion characteristic other than Jsc was about the same grade, but the retention rate after environmental test was 0.97 of the comparative example 5, and exceeded 0.92 of the comparative example 5. This is considered to be because diffusion of impurities in the plating liquid into the silicon substrate is suppressed because the surface and the side surface of the substrate are covered with the insulating layer in the plating process in Reference Example 1. [
또한, 실시예 1 과 참고예 1 을 비교하면, 변환 특성은 거의 동일한 정도이지만, 실시예 1 에서는, 유지율이 0.99 로 상승하고 있다. 이것은, 절연층 형성 전에 웨이퍼를 할단하여 절연 영역이 형성되고, 당해 절연 영역 상 (웨이퍼 측면) 에 절연층이 형성되기 때문에, 태양 전지의 측면이 절연층에 의해 보호되어 있기 때문이라고 생각된다. 마찬가지로, 실시예 2 에 있어서도, 절연 영역이 절연층에 의해 보호되어 있기 때문에, 높은 유지율을 나타냈다고 생각된다.In comparison between Example 1 and Reference Example 1, the conversion characteristics were almost the same, but in Example 1, the retention rate rose to 0.99. This is considered to be because the insulating layer is formed by cutting the wafer before forming the insulating layer, and the insulating layer is formed on the insulating region (wafer side), so that the side surface of the solar cell is protected by the insulating layer. Likewise, also in the second embodiment, it is considered that since the insulating region is protected by the insulating layer, it exhibits a high retention ratio.
참고예 2 에서는, 실리콘 기판의 표리의 도전형 실리콘계 박막이 접촉되어 있음에도 불구하고, 비교예 2 보다 높은 변환 효율 및 유지율을 나타냈다. 이것은, 도전형 실리콘계 박막은, 투명 전극층보다 저항이 높기 때문에, 도전형 실리콘계 박막을 통한 단락은, 투명 전극층을 통한 단락에 비해 그 영향이 작기 때문이라고 생각된다. 이 결과로부터, 헤테로 접합 태양 전지에 있어서, 변환 특성 및 신뢰성의 관점에서, 절연 영역은, 투명 전극층과 도전형 반도체층의 양방이 제거되어 있는 것이 바람직하지만, 투명 전극층만이 제거된 경우여도, 변환 특성 및 신뢰성의 향상의 효과가 얻어지는 것을 알 수 있다. 한편, 실시예 2 와 참고예 2 를 비교하면, 실시예 2 쪽이 높은 유지율을 나타냈다. 이것은, 실시예 2 에서는, 단락이 제거된 절연 영역 상에도 절연층이 형성되고, 그 표면이 보호되어 있는 것에서 기인한다고 생각된다.In Reference Example 2, although the conductive type silicon-based thin films on the front and back surfaces of the silicon substrate were in contact with each other, the conversion efficiency and the retention ratio were higher than those of Comparative Example 2. This is presumably because the conductivity type silicon-based thin film has a resistance higher than that of the transparent electrode layer, so that the short-circuiting through the conductive-type silicon-based thin film is less affected by short-circuiting through the transparent electrode layer. From these results, it is preferable that in the heterojunction solar cell, both the transparent electrode layer and the conductive semiconductor layer are removed from the insulating region in view of the conversion characteristics and reliability, but even if only the transparent electrode layer is removed, The effect of improving the characteristics and reliability can be obtained. On the other hand, when Example 2 was compared with Reference Example 2, the Example 2 exhibited a high retention ratio. This is considered to be due to the fact that the insulating layer is formed also on the insulating region from which the short circuit is removed in the second embodiment, and the surface of the insulating layer is protected.
이상, 실시예를 사용하여 설명한 바와 같이, 본 발명에 의하면, 실리콘 기판으로의 불순물의 혼입을 억제하면서, 도금법에 의해 태양 전지의 집전극을 제조할 수 있기 때문에, 고출력의 태양 전지를 저비용으로 제공하는 것이 가능해진다.INDUSTRIAL APPLICABILITY As described above using the embodiments, according to the present invention, a collector electrode of a solar cell can be manufactured by a plating method while suppressing the incorporation of impurities into a silicon substrate, thereby providing a high output solar cell at low cost .
1 : 1 도전형 단결정 실리콘 기판
2 : 진성 실리콘계 박막
3 : 도전형 실리콘계 박막
6 : 투명 전극층
7 : 집전극
71 : 제 1 도전층
711 : 저융점 재료
72 : 제 2 도전층
8 : 이면 금속 전극층
9 : 절연층
9h : 개구부
50 : 광전 변환부
5x : 절연 영역
100 : 태양 전지
101 : 헤테로 접합 태양 전지
10 : 도금 장치
11 : 도금조
12 : 기판
13 : 양극
14 : 기판 홀더
15 : 전원
16 : 도금액1: 1 conductive single crystal silicon substrate
2: intrinsic silicon based thin film
3: conductive type silicon-based thin film
6: transparent electrode layer
7: collecting electrode
71: first conductive layer
711: Low melting point material
72: second conductive layer
8: back metal electrode layer
9: insulation layer
9h: opening
50: Photoelectric conversion section
5x: isolation region
100: solar cell
101: Heterojunction solar cell
10: Plating device
11: Plating tank
12: substrate
13: anode
14: substrate holder
15: Power supply
16: plating solution
Claims (20)
상기 광전 변환부는 제 1 주면 및 제 2 주면을 가지며, 상기 집전극은 상기 광전 변환부의 제 1 주면 상에 형성되어 있고,
상기 광전 변환부의 제 1 주면측의 최표면층은, 도전형 반도체층 또는 투명 전극층이며,
상기 집전극은, 상기 광전 변환부측으로부터 순서대로 제 1 도전층과 제 2 도전층을 포함하고, 또한, 상기 제 1 도전층과 상기 제 2 도전층의 사이에 절연층을 포함하고,
상기 절연층은 개구가 형성되어 있고, 절연층에 형성된 상기 개구를 통하여 상기 제 1 도전층과 상기 제 2 도전층이 도통되어 있고,
상기 광전 변환부의 제 1 주면, 제 2 주면 또는 측면에, 제 1 주면측의 최표면층을 구성하는 성분과 제 2 주면측의 최표면층을 구성하는 성분의 단락이 제거된 절연 영역을 가지며,
상기 절연 영역 표면의 적어도 일부가, 상기 절연층으로 덮여 있는, 태양 전지.1. A solar cell having a photoelectric conversion portion and a collector electrode,
Wherein the photoelectric conversion portion has a first main surface and a second major surface, the collector electrode is formed on a first main surface of the photoelectric conversion portion,
The outermost layer on the first main surface side of the photoelectric conversion portion is a conductive type semiconductor layer or a transparent electrode layer,
Wherein the collector electrode includes a first conductive layer and a second conductive layer in order from the side of the photoelectric conversion portion and further includes an insulating layer between the first conductive layer and the second conductive layer,
Wherein the insulating layer is formed with an opening, the first conductive layer and the second conductive layer are electrically connected through the opening formed in the insulating layer,
Wherein a component constituting the outermost layer on the first main surface side and an insulating region in which a component constituting the outermost layer on the second main surface side is short-circuited is removed on the first main surface, the second main surface or the side surface of the photoelectric conversion portion,
And at least a part of the surface of the insulating region is covered with the insulating layer.
상기 절연 영역이, 상기 집전극보다 외주의 영역에 형성되어 있는, 태양 전지.The method of claim 1,
Wherein the insulating region is formed in a region of the outer periphery of the collector electrode.
상기 광전 변환부의 제 1 주면에 있어서, 상기 절연층이 제 1 도전층 비형성 영역 상에도 형성되어 있는, 태양 전지.3. The method according to claim 1 or 2,
Wherein the insulating layer is also formed on the first conductive layer non-formation region on the first main surface of the photoelectric conversion portion.
상기 광전 변환부의 제 1 주면 또는 측면에 상기 절연 영역을 가지며,
제 1 주면 또는 측면의 절연 영역은, 제 1 주면의 최표면층을 구성하는 성분이 부착되어 있지 않고, 또한, 그 표면의 적어도 일부가 상기 절연층으로 덮여 있는, 태양 전지.The method according to any one of claims 1 to 3,
Wherein the photoelectric conversion portion has the insulating region on a first main surface or side surface thereof,
Wherein the insulating layer on the first major surface or the side surface is free of components constituting the outermost layer of the first main surface and at least a part of the surface of the insulating layer is covered with the insulating layer.
상기 절연 영역 표면 전체가, 상기 절연층으로 덮여 있는, 태양 전지.The method according to any one of claims 1 to 4,
And the entire surface of the insulating region is covered with the insulating layer.
상기 광전 변환부의 제 1 주면측의 최표면층이 투명 전극층인, 태양 전지.6. The method according to any one of claims 1 to 5,
Wherein the outermost surface layer on the first main surface side of the photoelectric conversion portion is a transparent electrode layer.
상기 광전 변환부는, 1 도전형 결정 실리콘 기판의 1 주면 상에, 실리콘계 박막, 및 상기 최표면층으로서의 투명 전극층을 이 순서대로 가지며,
상기 투명 전극층 상에 상기 집전극을 갖는, 태양 전지.The method according to claim 6,
Wherein the photoelectric conversion portion has a silicon-based thin film and a transparent electrode layer as the outermost layer in this order on one main surface of a 1-conductive-type silicon substrate,
And the collector electrode on the transparent electrode layer.
상기 제 1 도전층은 저융점 재료를 함유하고, 상기 저융점 재료의 열유동 개시 온도 T1 은 상기 광전 변환부의 내열 온도보다 저온인, 태양 전지.The method according to any one of claims 1 to 7,
Wherein the first conductive layer contains a low-melting-point material, and the heat-flow initiation temperature T 1 of the low-melting-point material is lower than the heat-resistant temperature of the photoelectric conversion portion.
상기 제 1 도전층은 저융점 재료를 함유하고, 상기 저융점 재료의 열유동 개시 온도 T1 이 250 ℃ 이하인, 태양 전지.The method according to claim 6 or 7,
Wherein the first conductive layer contains a low-melting-point material and the heat-flow initiation temperature T 1 of the low-melting-point material is 250 캜 or lower.
상기 저융점 재료가 금속 재료를 함유하는, 태양 전지.10. The method according to claim 8 or 9,
Wherein the low melting point material contains a metallic material.
상기 제 2 도전층이 구리를 주성분으로 하는, 태양 전지.11. The method according to any one of claims 1 to 10,
The solar cell, wherein the second conductive layer contains copper as a main component.
상기 광전 변환부 상에 제 1 도전층이 형성되는 제 1 도전층 형성 공정 ；
상기 제 1 도전층 상에 절연층이 형성되는 절연층 형성 공정 ；
상기 절연층에 형성된 개구를 통하여, 도금법에 의해 제 1 도전층과 도통하는 제 2 도전층이 형성되는 도금 공정을 이 순서대로 가지며,
또한, 상기 절연층 형성 공정보다 전에, 상기 광전 변환부의 제 1 주면, 제 2 주면 또는 측면에, 상기 절연 영역이 형성되고,
상기 절연층 형성 공정에 있어서, 상기 절연 영역의 적어도 일부가 절연층에 의해 덮이는, 태양 전지의 제조 방법.12. A method for producing the solar cell according to any one of claims 1 to 11,
A first conductive layer forming step of forming a first conductive layer on the photoelectric conversion part;
An insulating layer forming step of forming an insulating layer on the first conductive layer;
And a plating step of forming a second conductive layer through the opening formed in the insulating layer by a plating method, the second conductive layer being in communication with the first conductive layer,
The insulating region may be formed on the first main surface, the second main surface, or the side surface of the photoelectric conversion portion before the insulating layer forming step,
Wherein at least a part of the insulating region is covered with an insulating layer in the insulating layer forming step.
상기 절연 영역의 형성이, 제 1 도전층 형성 공정 후, 절연층 형성 공정 전에 실시되는, 태양 전지의 제조 방법.The method of claim 13,
Wherein the formation of the insulating region is performed after the first conductive layer forming step and before the insulating layer forming step.
상기 절연 영역의 형성에 있어서, 광전 변환부에 홈이 형성된 후, 상기 홈을 따라 광전 변환부를 할단하는 방법에 의해, 광전 변환부의 측면에, 상기 최표면층을 구성하는 성분이 부착되어 있지 않은 할단면이 형성되는, 태양 전지의 제조 방법.The method according to claim 13 or 14,
In the formation of the insulating region, a groove is formed in the photoelectric conversion portion, and then the photoelectric conversion portion is cut along the groove. By this method, on the side surface of the photoelectric conversion portion, Is formed on the surface of the solar cell.
상기 제 1 도전층은 열유동 개시 온도 T1 이 상기 광전 변환부의 내열 온도보다 저온인 저융점 재료를 함유하고,
상기 절연층 형성 공정 후에, 상기 저융점 재료의 열유동 개시 온도 T1 보다 고온의 어닐 온도 Ta 에서 가열 처리가 실시됨으로써 상기 개구가 형성되는, 태양 전지의 제조 방법.16. The method according to any one of claims 13 to 15,
Wherein the first conductive layer contains a low melting point material whose thermal flow starting temperature T 1 is lower than the heat resistant temperature of the photoelectric conversion portion,
After the insulating layer forming process, the heat flow start temperature T 1 of the low melting point material The said opening is formed by heat-processing at higher temperature annealing temperature Ta, The manufacturing method of the solar cell.
상기 제 1 도전층은 열유동 개시 온도 T1 이 상기 광전 변환부의 내열 온도보다 저온인 저융점 재료를 함유하고,
상기 절연층 형성 공정에 있어서, 상기 저융점 재료의 열유동 개시 온도 T1 보다 고온의 기판 온도 Tb 에서 상기 절연층이 형성됨으로써, 절연층의 형성과 동시에 상기 개구가 형성되는, 태양 전지의 제조 방법.16. The method according to any one of claims 13 to 15,
Wherein the first conductive layer contains a low melting point material whose thermal flow starting temperature T 1 is lower than the heat resistant temperature of the photoelectric conversion portion,
Wherein the insulating layer is formed at a substrate temperature Tb which is higher than a thermal flow starting temperature T 1 of the low melting point material in the insulating layer forming step so that the opening is formed simultaneously with the formation of the insulating layer .
상기 절연층 형성 공정에 있어서, 상기 광전 변환부의 제 1 도전층 비형성 영역 상에도 절연층이 형성되는, 태양 전지의 제조 방법.18. The method according to any one of claims 13 to 17,
Wherein in the step of forming the insulating layer, an insulating layer is also formed on the first conductive layer non-formation region of the photoelectric conversion portion.
상기 광전 변환부는, 1 도전형 결정 실리콘 기판의 1 주면 상에, 실리콘계 박막 및 투명 전극층을 이 순서대로 가지며, 상기 투명 전극층 상에 상기 집전극이 형성되는, 태양 전지의 제조 방법.19. The method according to any one of claims 13 to 18,
Wherein the photoelectric conversion unit has a silicon-based thin film and a transparent electrode layer in this order on one main surface of a 1-conductive-type crystalline silicon substrate, and the collector electrode is formed on the transparent electrode layer.
상기 1 도전형 결정 실리콘 기판이 노출되도록 상기 절연 영역이 형성되는, 태양 전지의 제조 방법.The method of claim 19,
Wherein the insulating region is formed to expose the one-conductivity type silicon substrate.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012100355 | 2012-04-25 | ||
| JPJP-P-2012-100355 | 2012-04-25 | ||
| PCT/JP2012/083291 WO2013161127A1 (en) | 2012-04-25 | 2012-12-21 | Solar cell, solar cell manufacturing method, and solar cell module |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140008529A true KR20140008529A (en) | 2014-01-21 |
| KR101423018B1 KR101423018B1 (en) | 2014-07-24 |
Family
ID=49482486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020137032991A KR101423018B1 (en) | 2012-04-25 | 2012-12-21 | Solar cell, solar cell manufacturing method, and solar cell module |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US9722101B2 (en) |
| EP (1) | EP2765615B1 (en) |
| JP (1) | JP5425349B1 (en) |
| KR (1) | KR101423018B1 (en) |
| CN (1) | CN103703567B (en) |
| MY (1) | MY170628A (en) |
| TW (1) | TWI437720B (en) |
| WO (1) | WO2013161127A1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190008390A (en) * | 2016-11-23 | 2019-01-23 | 엘지전자 주식회사 | Solar cell and method for manufacturing the same |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014192408A1 (en) * | 2013-05-29 | 2014-12-04 | 株式会社カネカ | Method for manufacturing crystalline-silicon solar cell and method for manufacturing crystalline-silicon solar-cell module |
| JP6491602B2 (en) * | 2013-10-30 | 2019-03-27 | 株式会社カネカ | Method for manufacturing solar cell and method for manufacturing solar cell module |
| JP6524504B2 (en) * | 2013-11-08 | 2019-06-05 | パナソニックＩｐマネジメント株式会社 | Solar cell |
| TWI464894B (en) * | 2014-02-12 | 2014-12-11 | Nexpower Technology Corp | Thin film solar panels for the prevention and treatment of thermal damage |
| JP6294694B2 (en) * | 2014-02-12 | 2018-03-14 | 株式会社カネカ | SOLAR CELL, MANUFACTURING METHOD THEREOF, AND SOLAR CELL MODULE |
| JP6313086B2 (en) * | 2014-03-27 | 2018-04-18 | 株式会社カネカ | Crystalline silicon solar cell and method for manufacturing the same, method for manufacturing solar cell module, method for manufacturing concentrating solar cell module |
| JP2015192077A (en) * | 2014-03-28 | 2015-11-02 | 株式会社カネカ | Plasma cvd device, and method of manufacturing solar battery using the same |
| JP6345968B2 (en) * | 2014-03-31 | 2018-06-20 | 株式会社カネカ | Manufacturing method of solar cell |
| JP6360340B2 (en) * | 2014-03-31 | 2018-07-18 | 株式会社カネカ | Manufacturing method of solar cell module |
| WO2015152020A1 (en) * | 2014-03-31 | 2015-10-08 | 株式会社カネカ | Solar cell module and method for manufacturing same |
| JP6568518B2 (en) * | 2014-05-02 | 2019-08-28 | 株式会社カネカ | Crystalline silicon solar cell manufacturing method and crystalline silicon solar cell module manufacturing method |
| EP3522045B1 (en) * | 2014-05-27 | 2022-08-31 | Maxeon Solar Pte. Ltd. | Shingled solar cell module |
| WO2016052046A1 (en) * | 2014-09-30 | 2016-04-07 | 株式会社カネカ | Solar cell, method for manufacturing same, solar cell module, and method for manufacturing same |
| JP6592447B2 (en) | 2014-10-06 | 2019-10-16 | 株式会社カネカ | SOLAR CELL AND SOLAR CELL MODULE, AND SOLAR CELL AND SOLAR CELL MODULE MANUFACTURING METHOD |
| JP6219913B2 (en) * | 2014-11-28 | 2017-10-25 | エルジー エレクトロニクス インコーポレイティド | Solar cell and manufacturing method thereof |
| JP2016119401A (en) * | 2014-12-22 | 2016-06-30 | 日東電工株式会社 | Photoelectric conversion element and photoelectric conversion device including the same |
| JP6438980B2 (en) * | 2015-02-13 | 2018-12-19 | 株式会社カネカ | SOLAR CELL, MANUFACTURING METHOD THEREOF, AND SOLAR CELL MODULE |
| CN107318269B (en) * | 2015-03-31 | 2020-02-14 | 株式会社钟化 | Solar cell, method for manufacturing same, solar cell module, and wiring board |
| NL2015534B1 (en) * | 2015-09-30 | 2017-05-10 | Tempress Ip B V | Method of manufacturing a solar cell. |
| WO2017078164A1 (en) * | 2015-11-04 | 2017-05-11 | 株式会社カネカ | Method for manufacturing crystalline silicon-based solar cell and method for manufacturing crystalline silicon-based solar cell module |
| US9525081B1 (en) * | 2015-12-28 | 2016-12-20 | Inventec Solar Energy Corporation | Method of forming a bifacial solar cell structure |
| JP6677801B2 (en) * | 2016-04-13 | 2020-04-08 | 株式会社カネカ | Crystalline silicon-based solar cell, method of manufacturing the same, and solar cell module |
| EP3472871A4 (en) * | 2016-06-21 | 2020-01-29 | NewSouth Innovations Pty Limited | A copper-based chalcogenide photovoltaic device and a method of forming the same |
| JP2018026388A (en) * | 2016-08-08 | 2018-02-15 | パナソニックＩｐマネジメント株式会社 | Solar battery and method for manufacturing the same |
| KR101994368B1 (en) * | 2016-09-21 | 2019-06-28 | 삼성에스디아이 주식회사 | Method of forming electrode pattern for solar cell, electrode manufactured using the same and solar cell |
| WO2018181499A1 (en) * | 2017-03-31 | 2018-10-04 | 株式会社カネカ | Photoelectric conversion element and photoelectric conversion element manufacturing method |
| CN108039378A (en) * | 2017-11-15 | 2018-05-15 | 君泰创新（北京）科技有限公司 | The preparation method of solar cell top electrode |
| JP2021144960A (en) * | 2018-06-05 | 2021-09-24 | パナソニック株式会社 | Solar cell and method for manufacturing solar cell |
| DE102018123484A1 (en) * | 2018-09-24 | 2020-03-26 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Method for separating a semiconductor component with a pn junction and semiconductor component with a pn junction |
| WO2020145568A1 (en) * | 2019-01-09 | 2020-07-16 | 엘지전자 주식회사 | Solar cell preparation method |
| CN110379894A (en) * | 2019-06-14 | 2019-10-25 | 晋能光伏技术有限责任公司 | A kind of anti-short circuit production method of heterojunction solar battery conductive membrane layer |
| CN111916533B (en) * | 2020-08-28 | 2023-03-24 | 苏州联诺太阳能科技有限公司 | Preparation method of sliced cell, sliced cell and photovoltaic module |
| CN112750915B (en) * | 2021-03-03 | 2022-11-11 | 中国电子科技集团公司第十八研究所 | Thin film gallium arsenide solar cell upper electrode and preparation method thereof |
| CN114582983A (en) * | 2022-05-06 | 2022-06-03 | 晋能光伏技术有限责任公司 | Heterojunction solar cell and preparation method thereof |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4412900A (en) * | 1981-03-13 | 1983-11-01 | Hitachi, Ltd. | Method of manufacturing photosensors |
| US4586988A (en) | 1983-08-19 | 1986-05-06 | Energy Conversion Devices, Inc. | Method of forming an electrically conductive member |
| JPH0666426A (en) | 1992-08-17 | 1994-03-08 | Toshiba Corp | Heat-cooking apparatus |
| US5330585A (en) * | 1992-10-30 | 1994-07-19 | Spectrolab, Inc. | Gallium arsenide/aluminum gallium arsenide photocell including environmentally sealed ohmic contact grid interface and method of fabricating the cell |
| JP3349308B2 (en) | 1995-10-26 | 2002-11-25 | 三洋電機株式会社 | Photovoltaic element |
| JPH09199738A (en) * | 1996-01-19 | 1997-07-31 | Hitachi Ltd | Solar cell |
| US6242080B1 (en) * | 1997-07-09 | 2001-06-05 | Canon Kabushiki Kaisha | Zinc oxide thin film and process for producing the film |
| US6091019A (en) * | 1997-09-26 | 2000-07-18 | Sanyo Electric Co., Ltd. | Photovoltaic element and manufacturing method thereof |
| EP0986109A4 (en) * | 1998-03-25 | 2005-01-12 | Tdk Corp | SOLAR battery module |
| JP2000058885A (en) | 1998-08-03 | 2000-02-25 | Sanyo Electric Co Ltd | Solar battery and manufacture thereof |
| JP3825585B2 (en) | 1999-07-26 | 2006-09-27 | 三洋電機株式会社 | Photovoltaic element manufacturing method |
| KR100790956B1 (en) * | 2000-10-06 | 2008-01-03 | 신에쯔 한도타이 가부시키가이샤 | Solar cell and method of manufacture thereof |
| JP4439477B2 (en) | 2005-03-29 | 2010-03-24 | 三洋電機株式会社 | Photovoltaic element and manufacturing method thereof |
| US7755157B2 (en) | 2005-03-29 | 2010-07-13 | Sanyo Electric Co., Ltd. | Photovoltaic device and manufacturing method of photovoltaic device |
| JP2009152222A (en) * | 2006-10-27 | 2009-07-09 | Kyocera Corp | Manufacturing method of solar cell element |
| US20090223549A1 (en) | 2008-03-10 | 2009-09-10 | Calisolar, Inc. | solar cell and fabrication method using crystalline silicon based on lower grade feedstock materials |
| JP5421701B2 (en) * | 2009-09-09 | 2014-02-19 | 株式会社カネカ | Crystalline silicon solar cell and manufacturing method thereof |
| JP2011077454A (en) * | 2009-10-01 | 2011-04-14 | Kaneka Corp | Crystal silicon system solar cell and method of manufacturing the same |
| EP2312641A1 (en) | 2009-10-13 | 2011-04-20 | Ecole Polytechnique Fédérale de Lausanne (EPFL) | Device comprising electrical contacts and its production process |
| JP2011091131A (en) * | 2009-10-21 | 2011-05-06 | Kaneka Corp | Method of manufacturing crystal silicon based solar cell |
| JP5535709B2 (en) * | 2010-03-19 | 2014-07-02 | 三洋電機株式会社 | SOLAR CELL, SOLAR CELL MODULE USING THE SOLAR CELL, AND SOLAR CELL MANUFACTURING METHOD |
| US9076909B2 (en) | 2010-06-18 | 2015-07-07 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion device and method for manufacturing the same |
| WO2012029847A1 (en) | 2010-08-31 | 2012-03-08 | 三洋電機株式会社 | Photovoltaic cell production method and photovoltaic module production method |
| US9773928B2 (en) | 2010-09-10 | 2017-09-26 | Tesla, Inc. | Solar cell with electroplated metal grid |
| JP6066426B2 (en) | 2014-11-06 | 2017-01-25 | アイダエンジニアリング株式会社 | Semi-solid metal material press molding apparatus and method |
-
2012
- 2012-12-21 KR KR1020137032991A patent/KR101423018B1/en active IP Right Grant
- 2012-12-21 MY MYPI2014001185A patent/MY170628A/en unknown
- 2012-12-21 US US14/346,261 patent/US9722101B2/en active Active
- 2012-12-21 CN CN201280035808.2A patent/CN103703567B/en active Active
- 2012-12-21 EP EP12875253.2A patent/EP2765615B1/en active Active
- 2012-12-21 JP JP2013540157A patent/JP5425349B1/en active Active
- 2012-12-21 WO PCT/JP2012/083291 patent/WO2013161127A1/en active Application Filing
-
2013
- 2013-03-22 TW TW102110356A patent/TWI437720B/en active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190008390A (en) * | 2016-11-23 | 2019-01-23 | 엘지전자 주식회사 | Solar cell and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2765615A1 (en) | 2014-08-13 |
| CN103703567B (en) | 2015-04-01 |
| TWI437720B (en) | 2014-05-11 |
| CN103703567A (en) | 2014-04-02 |
| EP2765615B1 (en) | 2018-05-23 |
| EP2765615A4 (en) | 2015-07-22 |
| JPWO2013161127A1 (en) | 2015-12-21 |
| JP5425349B1 (en) | 2014-02-26 |
| US20150075601A1 (en) | 2015-03-19 |
| KR101423018B1 (en) | 2014-07-24 |
| US9722101B2 (en) | 2017-08-01 |
| TW201349530A (en) | 2013-12-01 |
| MY170628A (en) | 2019-08-21 |
| WO2013161127A1 (en) | 2013-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101423018B1 (en) | Solar cell, solar cell manufacturing method, and solar cell module | |
| KR101329222B1 (en) | Solar cell, manufacturing method thereof, and solar cell module | |
| US10964826B2 (en) | Solar cell and production method therefor, and solar cell module | |
| JP5695283B1 (en) | SOLAR CELL, MANUFACTURING METHOD THEREOF, AND SOLAR CELL MODULE | |
| JP5759639B2 (en) | SOLAR CELL AND ITS MANUFACTURING METHOD, SOLAR CELL MODULE AND ITS MANUFACTURING METHOD | |
| JP6164939B2 (en) | SOLAR CELL, MANUFACTURING METHOD THEREOF, AND SOLAR CELL MODULE | |
| JP6096054B2 (en) | Manufacturing method of solar cell | |
| US9761752B2 (en) | Solar cell, solar cell module, method for manufacturing solar cell, and method for manufacturing solar cell module | |
| JP6196031B2 (en) | SOLAR CELL, MANUFACTURING METHOD THEREOF, AND SOLAR CELL MODULE | |
| JP6139261B2 (en) | SOLAR CELL, MANUFACTURING METHOD THEREOF, AND SOLAR CELL MODULE | |
| JP2014232820A (en) | Solar cell and method for manufacturing the same, and solar cell module | |
| JP6030928B2 (en) | Manufacturing method of solar cell | |
| JP6097068B2 (en) | SOLAR CELL, MANUFACTURING METHOD THEREOF, AND SOLAR CELL MODULE | |
| JP6178621B2 (en) | SOLAR CELL, MANUFACTURING METHOD THEREOF, AND SOLAR CELL MODULE |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| A302 | Request for accelerated examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20170616 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20190617 Year of fee payment: 6 |