KR20130141504A - 링 발진기를 이용한 저장 소자 판독 - Google Patents

링 발진기를 이용한 저장 소자 판독 Download PDF

Info

Publication number
KR20130141504A
KR20130141504A KR1020137011186A KR20137011186A KR20130141504A KR 20130141504 A KR20130141504 A KR 20130141504A KR 1020137011186 A KR1020137011186 A KR 1020137011186A KR 20137011186 A KR20137011186 A KR 20137011186A KR 20130141504 A KR20130141504 A KR 20130141504A
Authority
KR
South Korea
Prior art keywords
ring oscillator
storage elements
data
storage
array
Prior art date
Application number
KR1020137011186A
Other languages
English (en)
Inventor
로버트 브룩스
Original Assignee
휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. filed Critical 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피.
Publication of KR20130141504A publication Critical patent/KR20130141504A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Logic Circuits (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Read Only Memory (AREA)

Abstract

데이터 저장 소자와 함께 이용하기 위한 방법 및 장치가 제공된다. 링 발진기가 어레이 내부의 선택된 소자에 결합되어 피드백 루프가 정의된다. 링 발진기의 발진 주기는 기준값과 비교된다. 그에 따라서 선택된 소자 내부에 저장된 데이터 값이 결정된다. 링 발진기에 의해 액세스 및 판독될 때, 저장된 데이터 값은 본질적으로 변경되지 않는다. 멤리스터 또는 다른 저장 소자를 갖는 메모리 어레이가 본 발명의 사상에 따라 이용될 수 있다.

Description

링 발진기를 이용한 저장 소자 판독{STORAGE ELEMENT READING USING RING OSCILLATOR}
다양한 유형의 전자 메모리가 알려져 있다. 전형적으로, 데이터 값은 전기적 시그널링(electrical signaling)을 이용하여 메모리에 저장되고 그로부터 검색된다. 이러한 메모리 내부의 저장 소자(storage elements) 또는 "셀(cells)"은 개별적인 기입 및 판독 동작이 수행될 수 있도록 개별적으로 어드레스 지정될 수 있다.
그러나 최근에 개발된 일부 유형의 저장 소자는 그 속에 저장된 데이터 값이 공지의 시그널링 기술에 의해 바람직하지 않게 변경되거나 혹은 악영향을 받을 수 있다. 본 기술은 이와 관련한 이런 저런 내용을 다룬다.
본 실시예들은 예시로서 첨부 도면을 참조하여 설명될 것이다.
도 1은 일 실시예에 따른 데이터 저장 장치의 블록도이다.
도 2는 다른 실시예에 따른 데이터 저장 시스템의 블록도이다.
도 3a는 일 실시예에 따른 방법의 일부분을 묘사하는 흐름도이다.
도 3b는 도 3a의 방법의 다른 부분을 묘사하는 흐름도이다.
도 4는 다른 실시예에 따른 방법을 묘사하는 흐름도이다.
서언( INTRODUCTION )
데이터 저장 소자와 함께 이용하기 위한 방법 및 장치가 제시된다. 링 발진기가 어레이 내부의 선택된 저장 소자에 결합되어 피드백 루프가 정의된다. 링 발진기의 발진 주기가 측정되어 기준값과 비교된다. 선택된 소자 내부에 저장된 데이터 값은 이 비교 결과에 따라서 결정된다. 링 발진기를 이용하여 액세스 및 판독될 때 저장된 데이터 값은 본질적으로 변경되지 않고 유지된다. 멤리스터 혹은 다른 저장 소자를 갖는 메모리 어레이가 본 사상에 따라 이용될 수 있다.
일 실시예로, 본 장치는 개별 로우 어드레스 라인 및 컬럼 어드레스 라인에 의해 개별적으로 어드레스 지정될 수 있는 복수의 저장 소자를 포함한다. 또한 이 장치는 피드백 경로를 형성하기 위해 로우 어드레스 라인 및 컬럼 어드레스 라인에 의해 저장 소자에 선택적으로 결합되도록 구성된 링 발진기를 포함한다. 링 발진기는 저장 소자들 중 자신이 결합되는 하나의 저장 소자 내부에 저장된 데이터 값에 대응하는 발진 주기를 특징으로 갖는다.
다른 실시예로, 데이터 값을 저장하는 시스템이 복수의 저장 소자로 이루어진 어레이를 포함한다. 또한 이 시스템은 입력 노드 및 출력 노드의 특징을 갖는 링 발진기를 포함한다. 링 발진기는 저장 소자들 중 입력 및 출력 노드를 이용해 링 발진기에 결합된 선택된 저장 소자 내부에 저장된 데이터 값에 따른 특성 주기로 동작한다. 본 시스템은 복수의 저장 소자의 어레이에 대해 사전에 결정된 기준값과 특성 주기를 비교하도록 구성된 제어 회로망을 더 포함한다. 제어 회로망은 비교 결과에 따라 데이터 값을 나타내는 디지털 신호를 제공하도록 또한 구성된다.
또 다른 실시예로, 메모리 어레이의 모든 저장 소자를 제 1 값으로 프로그래밍하는 것을 포함한다. 이 방법은 또한 메모리 어레이 중 선택된 저장 소자를 제 1 값과는 다른 제 2 값으로 프로그래밍하는 것을 포함한다. 이 방법은 선택된 저장 소자에 결합된 링 발진기에 대해 제 1 발진 주기 "P1"를 측정하는 것을 더 포함한다. 선택적으로, 이 방법은 모든 저장 소자를 제 2 값으로 프로그래밍하는 것과, 선택된 저장 소자를 제 1 값으로 프로그래밍하는 것을 포함한다. 또한 이 방법은 선택된 저장 소자에 결합된 링 발진기에 대해 제 2 발진 주기 "P2"를 측정하는 것을 포함한다. 이 방법은 제 1 발진 주기 P1 및 제 2 발진 주기 P2를 이용하여 어레이에 대해 기준 전압 "V"을 계산하는 것을 더 포함한다.
또 다른 실시예로, 데이터 저장 어레이를 액세스하는 방법은 피드백 루프가 정의되도록 링 발진기의 입력 노드 및 출력 노드를 이용해 데이터 저장 어레이 중 선택된 저장 소자에 링 발진기를 결합시키는 것을 포함한다. 이 방법은 또한 링 발진기의 발진 주기를 측정하는 것을 포함한다. 이 방법은 측정된 발진 주기를 데이터 저장 어레이에 대해 사전에 결정된 기준값과 비교하는 것을 더 포함한다. 이 방법은 전술한 비교에 따라 선택된 저장 소자내에 저장된 데이터 값을 결정하는 것을 추가로 포함한다.
제 1 실시예의 장치
지금부터 도 1을 참조하면, 이 도면은 장치(100)의 블록도를 도시한다. 장치(100)는 예시적인 것이며 본 사상과 관련하여 비제한적인 것이다. 따라서, 다른 장치, 디바이스 또는 시스템이 본 사상에 따라서 구성되거나 동작될 수 있다.
장치(100)는 데이터 저장 소자(104)로 이루어진 메모리 어레이(102)(간단히 '어레이'라고도 부름)를 포함한다. 데이터 저장 소자(104)의 각각은(본원에서는 저장 소자(104)로도 부름)는 적어도 하나의 전기적 특성의 대응 값을 이용하여 적어도 두 개의 별개의 데이터 값을 저장하도록 구성된다. 이러한 전기적 특성은 저항, 캐패시턴스, 인덕턴스 혹은 이들 둘 이상의 조합을 포함한다. 일 예로, 각각의 저장 소자(104)는 전기 저항에서의 비휘발성 조정을 이용하여 1비트의 2진(즉, 기수가 2임) 데이터-"0" 혹은 "1"의 값-를 저장할 수 있다. 일 예로서, 일부 혹은 모든 저장 소자(104)는 저항성 메모리 또는 "멤리스터"(106)로 정의된다. 다른 저장 소자 유형 및/또는 데이터 저장 체계(기수가 3인 경우, 기수가 8인 경우, 기수가 16인 경우 등등)도 이용될 수 있다.
어레이(102)는 단순화를 위해 4x3 배열로서 총 12개의 저장 소자(104)를 포함하는 것으로 묘사되어 있다. 그러나, 1000x1000(즉, 1k x 1k) 이상의 임의의 실제 사이즈의 어레이와 구성이 본 사상에 의해 고려될 수 있을 유의해야 한다. 각각의 저장 소자(104)는 대응하는 로우 어드레스 라인(108)과 컬럼 어드레스 라인(110)을 이용해 개별적으로 어드레스 지정될 수 있다. 임의의 특정 저장 소자(104)가 액세스될 수 있고, 데이터 값이 특정 로우 어드레스 라인(108) 및 특정 컬럼 어드레스 라인(110)을 이용해 기입 및 판독될 수 있다.
장치(100)는 로우 어드레스 라인(108)을 이용해 장치(100)나 다른 엔티티의 여러 가지 측면을 저장 소자(104) 중 선택된 저장 소자에 결합하도록 구성된 로우 스위치 네트워크(112)를 또한 포함한다. 로우 스위치 네트워크(112)는, 비제한적인 예로서, 전계 효과 트랜지스터(FETs), 패스(pass) FETs, 패스 게이트, 다이오드, 바이폴라 트랜지스터, 전기 기계 스위치 또는 다른 장치나 엔티티를 포함할 수 있다. 전기 및 그 관련 분야에 통상의 지식을 가진 사람이라면, 다양한 적당한 스위치와 소자가 로우 스위치 네트워크(112)를 정의하는 데 이용될 수 있으며 본 사상의 이해를 위해 이 이상의 상술은 필요치 않음을 이해할 수 있다.
장치(100)는 컬럼 어드레스 라인(110)을 이용해 장치(100)나 다른 엔티티의 측면을 저장 소자(104) 중 선택된 저장 소자에 결합하도록 구성된 컬럼 스위치 네트워크(114)를 또한 포함한다. 컬럼 스위치 네트워크(114)는, 예를 들어, FETs, 패스 FETs, 패스 게이트, 다이오드, 바이폴라 트랜지스터, 전기 기계 스위치 등을 포함할 수 있다. 전기 및 그 관련 분야에 통상의 지식을 가진 사람이라면, 컬럼 스위치 네트워크(114)가 다양하게 정의될 수 있으며 본 사상의 이해를 위해 이 이상의 상술은 필요치 않음을 이해할 수 있다.
장치(100)는 링 발진기(116)를 더 포함한다. 링 발진기(116)는 직렬 회로 배열로 결합된 홀수의 논리 인버터 게이트로 정의되거나 이를 포함할 수 있다. 링 발진기(116)는 또한 입력 노드(118)와 출력 노드(120)로 정의된다. 링 발진기(116)는 로우 스위치 네트워크(112)와 컬럼 스위치 네트워크(114)에 의해 저장 소자(104) 중 선택된 저장 소자에 접속되도록 구성된다. 선택된 저장 소자(104)는 입력 노드(118), 출력 노드(120), 로우 스위치 네트워크(112) 및 컬럼 스위치 네트워크(114)에 의해 링 발진기(116)에 결합될 때 피드백 경로 혹은 루프의 일부를 정의한다.
특히, 선택된 저장 소자(104)는 링 발진기(116)에 대한 피드백 루프에서 직렬 회로 소자이다. 선택된 저장 소자(104)가 로우 스위치 네트워크(112) 및 컬럼 스위치 네트워크(114)에 의해 링 발진기(116)에 결합될 때까지 피드백 루프는 존재하지 않는다. 이러한 피드백 경로의 전기 특성은 링 발진기(116)의 동작 주파수 및 그 대응 주기에 영향을 미치고, 이것은 이하에 더 설명될 것이다.
장치(100)는 또한 메모리 어레이 콘트롤러(콘트롤러)(122)를 포함한다. 콘트롤러(122)는 다양하게 정의될 수 있으며, 마이크로콘트롤러, 마이크로프로세서, 상태 머신, ASIC(application-specific IC) 또는 다른 적당한 구성성분을 포함할 수 있다. 콘트롤러(122)는 장치(100)의 다양한 정규 동작을 제어하도록 구성된다.
콘트롤러(122)의 비제한적인 동작 예로서, 어레이(102) 내부에 데이터 값을 저장시키기, 어레이(102)로부터 데이터 값을 판독하기, 링 발진기(106)의 동작을 가능하게 하거나 감시하기, 로우 스위치 네트워크(112) 및 컬럼 스위치 네트워크(114)의 동작을 제어하기, 장치(100)의 다른 공급원(124)으로부터 데이터 값을 수신하고 데이터 값을 다른 공급원으로 제공하기 등등이 있다. 그 밖의 정규 동작들도 콘트롤러(122)에 의해 제어될 수 있다.
특히, 콘트롤러(122)는 적절한 전기적 시그널링에 의해 저장 소자(104)에 데이터 값을 저장(기입 또는 프로그램)시키도록 구성된다. 일 예로, 이러한 데이터 기입 신호는 선택된 저장 소자(104)의 비휘발성 전기 저항을 증가 혹은 감소시키도록 포맷된 직류(DC) 펄스로 정의된다. 콘트롤러(122)는 또한 링 발진기(116)에 의해 저장 소자(104)내에 저장된 데이터 값을 검색(판독)하도록 구성된다. 링 발진기(116)를 이용한 어레이(102)의 동작과 관련한 추가 논의는 이하에 제공된다.
제 1 실시예의 시스템
도 2를 살펴보면, 이 도면은 데이터 저장 시스템(200)의 블록도를 도시한다. 이 시스템(200)은 예시적인 것이며 본 사상과 관련하여 비제한적인 것이다. 따라서, 다른 장치, 디바이스 또는 시스템이 본 사상에 따라서 구성 및/또는 동작될 수 있다.
시스템(200)은 복수의 메모리 서브 어레이(memory sub-arrays)(202)를 포함한다. 각각의 서브 어레이(202)는 예를 들어 장치(100)로 정의될 수 있다. 다른 서브 어레이 아키텍처도 이용 가능하다. 구체적으로, 각각의 서브 어레이(202)는 링 발진기(에컨대 116)로 판독 가능한 복수의 저장 소자(예컨대 104)를 포함한다. 그러므로 각각의 서브 어레이(202)는 데이터 값을 저장 및 검색하도록 구성된다.
이 시스템(200)은 또한 마스터 콘트롤러(master controller)(204)를 포함한다. 마스터 콘트롤러(204)는 서브 어레이(202)를 이용하여 데이터의 저장 및 검색을 제어하도록 구성된다. 마스터 콘트롤러(204)는 특정 메모리 서브 어레이(202)를 선택적으로 어드레스 지정하고 서브 어레이(202)와 다른 리소스(206) 사이에 데이터 값을 양방향 통신하도록 구성된다. 다른 리소스의 비제한적인 예로서, 시스템(200) 외부의 엔티티, 마이크로프로세서, 네트워크 혹은 인터넷에 접속된 통신 회로, 다른 데이터 저장 시스템 등을 들 수 있다.
데이터 저장 시스템(200)은 단순화를 위해 총 10개의 메모리 서브 어레이(202)를 포함한다. 그러나, 본 사상은 임의의 현실적인 개수의 서브 어레이를 갖는 다양한 데이터 저장 시스템을 예견하며, 이때 서브 어레이의 각각은 링 발진기에 의해 판독되는 개별 어드레스 지정 가능한 저장 소자를 구비한다.
제 1 실시예의 방법
도 3a를 살펴보면, 이 도면은 본 사상의 일 예에 따른 방법의 일부분의 흐름도를 도시한다. 도 3a의 방법은 특정 동작 및 실행 순서를 포함한다. 그러나, 다른 동작을 포함하고/하거나 도시된 동작 중 하나 이상의 동작을 생략하고/하거나 다른 실행 순서로 진행하는 다른 방법도 본 사상에 따라 이용될 수 있다. 그러므로, 도 3a의 방법은 예시적인 것이며 사실상 비제한적인 것이다. 도 3a의 방법을 이해함에 있어 도 1도 마찬가지로 참조된다.
단계(300)에서, 메모리 어레이 내의 모든 소자가 "0"의 값으로 프로그램된다. 예시를 위해, 어레이(102)의 모든 저장 소자(104)는 제 1 데이터 값 "0"을 저장하도록 프로그램(즉, 기입)된다. 이러한 프로그래밍은 메모리 어레이 콘트롤러(122)에 의해 제기된 전기 신호로 수행된다. 일 예로, 각각의 저장 소자(104)는 모든 저장 소자(104)가 프로그램될 때까지 순차적으로 어드레스된다. 다른 예에서는, 저장 소자(104)의 두 개 이상 혹은 모두가 동시에 프로그램된다.
단계(302)에서, 메모리 어레이 내부의 소자 "E"가 선택되어 "1"의 값으로 프로그램된다. 본 예시에서, 마찬가지로 "E"로 표시된 저장 소자(104)는 로우 어드레스 라인(108) 및 대응 컬럼 어드레스 라인(110)에 의해 개별적으로 어드레스된다. 이때 콘트롤러(122)는 적절한 전기적 시그널링을 제기하여 특정 저장 소자 "E"에 제 2 데이터 값 "1"을 기입한다. 특정 저장 소자 "E"는 무작위인 것으로 예시를 위한 것이다. 본 사상과 관련없는 다양한 선택 체계가 이용될 수 있다.
단계(304)에서, 선택된 소자 "E"는 메모리 어레이의 링 발진기의 출력 노드에 결합된다. 본 예시를 위해, 저장 소자 "E"가 링 발진기(116)의 출력 노드(120)에 결합되도록 로우 스위치 네트워크(112)는 콘트롤러(122)에 의해 신호된다.
단계(306)에서, 선택된 소자 "E"는 메모리 어레이의 링 발진기의 입력 노드에 결합된다. 본 예시를 위해, 저장 소자 "E"가 링 발진기(116)의 입력 노드(118)에 결합되도록 컬럼 스위치 네트워크(114)는 콘트롤러(122)에 의해 신호된다. 이제 저장 소자 "E"는 링 발진기(116)에 결합되어 있는 피드백 루프의 일부이다.
단계(308)에서, 링 발진기에 대해 발진 주기 "P1"가 측정된다. 본 예시에서, 콘트롤러(122)는 링 발진기(116)에 대해 발진 주기(즉, 주파수의 역수) "P1"을 감지 및 측정한다. 다음, 콘트롤러(122)는 값 "P1"을 캐시 메모리 혹은 다른 저장장치 내에 레지스터 값으로서 내부적으로 저장한다. 콘트롤러(122) 내부의 특정 형태의 저장 장치는 본 사상과 관련이 없다. 일단 값 "P1"이 측정 및 저장되면, 링 발진기(116)는 저장 소자 "E"로부터 분리된다.
단계(310)에서, 메모리 어레이 내의 모든 소자는 "1"의 값으로 프로그램된다. 본 예시를 위해, 어레이(102) 내의 모든 저장 소자(104)는 제 2 데이터 값 "1"로 프로그램된다. 이러한 프로그래밍은 메모리 어레이 콘트롤러(122)에 의해 제기된 전기 신호에 의해 수행된다. 일 예로, 각각의 저장 소자(104)는 모든 저장 소자(104)가 프로그램될 때까지 순차로 어드레스된다. 다른 예에서는, 둘 이상 혹은 모든 저장 소자(104)가 동시에 프로그램된다.
단계(312)에서, 메모리 어레이 내부의 소자 "E"는 선택되어 "0"의 값으로 프로그램된다. 본 예시에서, 저장 소자 "E"는 개별적으로 어드레스되고, 이때 콘트롤러(122)는 이 저장 소자 "E"에 제 1 데이터 값 "0"을 기입한다. 이제 도 3b를 살펴보면, 이 도면은 도 3a의 방법의 다른 부분을 갖는 흐름도를 도시한다.
단계(314)에서, 선택된 소자 "E"는 메모리 어레이의 링 발진기의 출력 노드에 결합된다. 본 예시를 위해, 저장 소자 "E"가 링 발진기(116)의 출력 노드(120)에 결합되도록 로우 스위치 네트워크(112)는 콘트롤러(122)에 의해 신호된다.
단계(316)에서, 선택된 소자 "E"는 메모리 어레이의 링 발진기의 입력 노드에 결합된다. 본 예시에서, 저장 소자 "E"가 링 발진기(116)의 입력 노드(118)에 결합되도록 컬럼 스위치 네트워크(114)는 콘트롤러(122)에 의해 신호된다.
단계(318)에서, 링 발진기에 대해 발진 주기 "P0"가 측정된다. 본 예시에서, 콘트롤러(122)는 링 발진기(116)에 대해 발진 주기 "P0"을 감지 및 측정한다. 다음, 콘트롤러(122)는 값 "P0"을 캐시 메모리 등의 내부에 레지스터 값으로서 내부적으로 저장한다. 일단 값 "P0"이 측정 및 저장되면, 링 발진기(116)는 저장 소자 "E"로부터 분리된다.
단계(320)에서, 발진 주기 "P1"및 "P0"을 이용하여 메모리 어레이에 대해 기준값 "V"이 계산된다. 본 예시에서, 콘트롤러(122)는 수학식 V=(P1+P0)/2에 따라 기준값 "V"를 계산한다. 따라서, 각각의 발진 주기 "P1" 및 "P0"의 평균값이 결정된다. 이후, 결과값 "V"는 이후에 설명되는 것처럼 다른 이용을 위해 콘트롤러(122)에 내부적으로 저장된다.
제 2 실시예의 방법
도 4를 살펴보면, 이 도면은 본 사상에 따른 다른 실시예의 방법의 흐름도를 도시한다. 도 4의 방법은 특정 동작 및 실행 순서를 포함한다. 그러나, 다른 동작을 포함하고/하거나 도시된 동작 중 하나 이상을 생략하거고/하거나 다른 실행 순서로 진행하는 다른 방법도 본 사상에 따라 이용될 수 있다. 따라서, 도 4의 방법은 예시적인 것이며 사실상 비제한적인 것이다. 마찬가지로, 도 4의 방법을 이해하기 위해 도 1이 참조된다.
단계(400)에서, 메모리 어레이의 콘트롤러는 판독될 저장 소자의 어드레스를 수신한다. 예시를 위해, 메모리 어레이 콘트롤러(122)는 "G"로 표시된 저장 소자(104)에 저장되어 있는 데이터 값을 판독하라는 다른 리소드(124)로부터의 요구를 수신한다. 수신된 요구는 특정 저장 소자 "G"에 대한 어드레스 혹은 다른 적절한 식별자를 포함한다. 또다시 예시를 위해, 어레이(102)는 2진(즉, 기수가 2임) 데이터 값을 저장하도록 구성되어 있다. 그러나, 본 사상은 다른 체계의 데이터 값(예컨대, 기수가 3인 경우, 기수가 8인 경우 등등)을 저장하도록 구성된 저장 어레이도 예측한다.
단계(402)에서, 콘트롤러는 수신된 어드레스로부터 저장 소자 "G"의 로우 및 컬럼을 결정한다. 본 예시에서, 콘트롤러(102)는 단계(400)에서 수신된 어드레스(또는 다른 식별자 정보)를 이용하여, 특정 저장 소자 "G"에 대한 로우 및 컬럼 "교차점"을 결정한다.
단계(404)에서, 저장 소자 "G"의 로우는 어레이의 링 발진기의 출력에 결합된다. 본 예시에서, 콘트롤러(122)는 로우 스위치 네트워크(112)에서 신호하여, 저장 소자 "G"를 링 발진기(116)의 출력 노드(120)에 결합시킨다.
단계(406)에서, 저장 소자 "G"의 컬럼은 링 발진기의 입력에 결합된다. 본 예시에서, 콘트롤러(122)는 컬럼 스위치 네트워크(114)에서 신호하여, 저장 소자 "G"를 링 발진기(116)의 입력 노드(118)에 결합시킨다.
단계(408)에서, 링 발진기에 대해 발진 주기 "PM"이 측정된다. 본 예시에서, 콘트롤러(122)는 링 발진기(116)에 대해 발진 주기(즉, 주파수의 역수) "PM"을 측정한다. 이때 콘트롤러(122)는 값 "PM"을 내부적으로 저장한다. 일단 값 "PM"이 측정 및 저장되면, 링 발진기(116)는 저장 소자 "G"로부터 분리된다.
단계(410)에서, 측정된 값 "PM"은 어레이에 대해 사전에 측정된 기준값 "V"와 비교된다. 본 예시를 위해, 콘트롤러(122)는 내부 저장장치로부터 어레이(102)에 대한 사전 결정된 기준값 "V"를 검색한다. 다음, 콘트롤러(122)는 이 값 "V"을 방금 측정된 값 "PM"과 비교한다. 만약 "PM"값이 "V"값 이상이면, 본 방법은 이하의 단계(412)로 진행한다. 만약 "PM"값이 "V"값 미만이면, 본 방법은 이하의 단계(414)로 진행한다.
단계(412)에서, 콘트롤러는 "0"의 값을 돌려 보낸다. 본 예시를 위해, 콘트롤러(122)는 다른 리소스(124)로 "0"의 값 혹은 다른 제 1 값을 돌려보낸다. 이제 도 4의 방법은 한 가지 동작 사례가 완료되었다.
단계(414)에서, 콘트롤러는 "1"의 값을 돌려 보낸다. 본 예시를 위해, 콘트롤러(122)는 다른 리소스(124)로 "1"의 값 혹은 다른 제 2 값을 돌려보낸다. 이제 도 4의 방법은 한 가지 동작 사례가 완료되었다.
전술한 방법 및 장치는 본 사상에 의해 고려되는 임의의 개수의 실시예들에 대한 예시이다. 일반적으로 그리고 제한없이, 데이터 저장 어레이, 장치 및 시스템이 고려된다. 이러한 어레이는 개별적으로 어드레스 지정 가능한 복수의 저장 소자를 포함하되, 이들 저장 소자의 각각은 프로그램 가능하고 비휘발성인 전기 특성에 의해 (2진, 3진, 8진 등등) 데이터 값을 저장하도록 구성된다. 이러한 전기 특성은 저항, 캐패시턴스, 인덕턴스 혹은 이들 특성의 둘 이상의 조합을 포함한다. 아나 이상의 예에서, 저장 소자는 멤리스터로 정의된다. 다른 저장 소자도 이용될 수 있다.
링 발진기는 어레이의 저장 소자에 선택적으로 결합됨으로써 피드백 루프가 정의되고 링 발진기는 그에 따라 발진한다. 발진 주기는 선택된 저장 소자의 현재의 전기 특성, 즉, 그 속에 저장된 데이터 값에 대응한다. 다음, 발진 주기가 콘트롤러 혹은 다른 적절한 리소스에 의해 측정되고, 어레이에 대한 기준값과 비교된다. 이 비교는 개별 저장 소자 내부에 저장된 특정 데이터 값을 허용 한계(tolerance) 내에서 결정하기 위해 이용된다. 다음, 이 데이터 값은 다른 리소스로 통신되어, 내부적 계산 혹은 동작 등등에 이용된다.
선택된 저장 소자의 RC(resistive-capacitive) 시상수는 데이터 저장 어레이의 나머지의 기생(parasitic) 시상수보다 훨씬 작다. 그 결과로, 링 발진기의 발진 주기는 선택된 저장 소자의 현재 상태에 의해 가장 영향을 받는 반면, 기생 특성은 무시해도 될 정도의 영향을 갖는다. 따라서 신뢰성있는 데이터 판독 동작이 본 사상에 따라 수행된다.
본 사상은 또한 오로지 저항(즉, 전압 대 전류) 측정을 이용하는 공지된 기술과 별개이다. 구체적으로, 공지된 기술에서는 이러한 소자들의 어레이의 종합 저항으로부터 선택된 저장 소자의 전기 저항을 확인하는 것이 어렵다. 이 문제는 본 사상의 링 발진기 동작에 의해 사실상 방지된다.
링 발진기에 의해 판독된 저장된 데이터 값은 발진하는 전기 신호의 특성으로 인해 기본적으로 변하지 않고 유지된다. 이것은 특히 직류 신호를 통해 프로그램된 멤리스터를 갖는 실시예에서 유용하지만, 이때 비휘발성 전기 저항은 저 레벨의 교류 신호로 처리될 때 기본적으로 변경없이 유지된다.
일반적으로, 전술한 내용은 예시적인 것으로서 제한적인 것이 아니다. 당업자에게는 전술한 설명을 읽음으로써 제시된 예들 이외의 많은 실시예들 및 응용들이 명확할 것이다. 본 발명의 범주는 전술한 설명을 참조하여 결정되는 것이 아니며, 첨부된 특허청구범위에 의해 권리가 부여된 등가물들의 모든 범주와 함께 특허청구범위를 참조하여 결정되어져야 한다. 미래의 기술 발전이 본원에 논의된 기술 분야에서 발생할 것이고, 개시된 시스템 및 방법은 이러한 미래의 구현예들에 포함되는 것으로 예측 및 의도된다. 요컨대, 본 발명은 다양한 변형과 수정이 가능하며, 첨부된 특허청구범위에 의해서만 한정됨을 이해해야 한다.

Claims (16)

  1. 각각의 로우 어드레스 라인(row address lines) 및 컬럼 어드레스 라인(column address lines)에 의해 개별적으로 어드레스 지정 가능한 복수의 저장 소자(storage elements)와,
    피드백 루프를 수립하기 위해 상기 로우 어드레스 라인 및 상기 칼럼 어드레스 라인에 의해 상기 저장 소자에 선택적으로 결합되도록 구성된 링 발진기(ring oscillator)―상기 링 발진기는 상기 링 발진기에 결합된 상기 저장 소자 중 하나의 저장 소자 내부에 저장된 데이터 값에 대응하는 발진 주기의 특징을 가짐―를 포함하는
    장치.
  2. 제1항에 있어서,
    상기 발진 주기에 따라 디지털 신호를 제공하도록 구성된 제어 회로―상기 제어 회로는 상기 복수의 저장 소자에 대해 사전 결정된 기준값에 따라 동작함―를 더 포함하는
    장치.
  3. 제2항에 있어서,
    상기 제어 회로는 상기 복수의 저장 소자 내에 각각의 데이터 값을 저장시키도록 더 구성된
    장치.
  4. 제1항에 있어서,
    상기 복수의 저장 소자의 하나 이상이 각각의 멤리스터(memristors)로 정의되는
    장치.
  5. 제1항에 있어서,
    상기 링 발진기에 결합된 상기 저장 소자 내부에 저장된 데이터 값은 상기 링 발진기로의 결합동안 변함없이 유지되는
    장치.
  6. 제1항에 있어서,
    상기 로우 어드레스 라인에 의해 상기 링 발진기의 출력 노드 또는 입력 노드를 상기 복수의 저장 소자 중 선택된 저장 소자에 결합시키도록 구성된 로우 스위칭 네트워크와,
    상기 컬럼 어드레스 라인에 의해 상기 링 발진기의 상기 출력 노드와 상기 입력 노드 중 결합되지 않은 나머지 노드를 상기 복수의 저장 소자 중 선택된 저장 소자에 결합시키도록 구성된 컬럼 스위칭 네트워크를 더 포함하는
    장치.
  7. 제1항에 있어서,
    상기 장치는 기수가 2 이상인 데이터 체계에 따른 데이터 값을 저장하도록 구성된 데이터 저장 어레이를 정의하는
    장치.
  8. 데이터 값을 저장하는 시스템으로서,
    복수의 저장 소자의 어레이와,
    입력 노드 및 출력 노드를 특징으로 하는 링 발진기―상기 링 발진기는 상기 복수의 저장 소자 중 상기 입력 노드 및 상기 출력 노드에 의해 상기 링 발진기에 결합된 선택된 하나의 저장 소자 내에 저장된 데이터 값에 따른 특성 주기로 동작함―와,
    상기 특성 주기를 상기 복수의 저장 소자의 어레이에 대해 사전 결정된 기준값과 비교하도록 구성된 제어 회로―상기 제어 회로는 상기 비교에 따라 상기 데이터 값을 나타내는 디지털 신호를 제공하도록 또한 구성됨―를 포함하는
    시스템.
  9. 제8항에 있어서,
    상기 복수의 저장 소자 중 상기 선택된 하나의 저장 소자는 상기 링 발진기의 직렬 회로 피드백의 일부를 정의하는
    시스템.
  10. 메모리 어레이의 모든 저장 소자를 제 1 값으로 프로그래밍하는 단계와,
    상기 메모리 어레이 중 선택된 저장 소자를 상기 제 1 값과 다른 제 2 값으로 프로그래밍하는 단계와,
    상기 선택된 저장 소자에 결합된 링 발진기에 대해 제 1 발진 주기 "P1"를 측정하는 단계와,
    상기 모든 저장 소자를 상기 제 2 값으로 프로그래밍하는 단계와,
    상기 선택된 저장 소자에 결합된 상기 링 발진기에 대해 제 2 발진 주기 "P2" 를 측정하는 단계와,
    상기 제 1 발진 주기 P1 및 상기 제 2 발진 주기 P2를 이용하여 상기 메모리 어레이에 대해 기준값 "V"을 계산하는 단계를 포함하는
    방법.
  11. 제10항에 있어서,
    피드백 루프가 정의되도록 상기 링 발진기를 상기 선택된 저장 소자에 결합하는 단계를 더 포함하는
    방법.
  12. 제10항에 있어서,
    상기 기준값을 계산하는 단계는 V=(P1+P2)/2에 따라 수행되는
    방법.
  13. 제10항에 있어서,
    상기 메모리 어레이의 저장 소자 중 하나의 저장 소자에 저장된 데이터 값을 결정하는 동안에 상기 기준값을 이용하는 단계를 더 포함하는
    방법.
  14. 제10항에 있어서,
    상기 메모리 어레이의 저장 소자 중 적어도 하나는 멤리스터인
    방법.
  15. 데이터 저장 어레이를 액세스하는 방법으로서,
    피드백 루프가 정의되도록 링 발진기의 입력 노드 및 출력 노드에 의해 상기 데이터 저장 어레이 중 선택된 저장 소자에 링 발진기를 결합하는 단계와,
    상기 링 발진기에 대해 발진 주기를 측정하는 단계와,
    상기 측정된 발진 주기를 상기 데이터 저장 어레이에 대해 사전 결정된 기준값과 비교하는 단계와,
    상기 비교에 따라 상기 선택된 저장 소자 내에 저장된 데이터 값을 결정하는 단계를 포함하는
    방법.
  16. 제15항에 있어서,
    상기 링 발진기가 상기 데이터 저장 어레이의 저장 소자에 결합되지 않았을 때에는 피드백 루프가 존재하지 않는
    방법.
KR1020137011186A 2010-11-01 2010-11-01 링 발진기를 이용한 저장 소자 판독 KR20130141504A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2010/054922 WO2012060807A1 (en) 2010-11-01 2010-11-01 Storage element reading using ring oscillator

Publications (1)

Publication Number Publication Date
KR20130141504A true KR20130141504A (ko) 2013-12-26

Family

ID=46024722

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137011186A KR20130141504A (ko) 2010-11-01 2010-11-01 링 발진기를 이용한 저장 소자 판독

Country Status (7)

Country Link
US (1) US8923073B2 (ko)
JP (1) JP5529352B2 (ko)
KR (1) KR20130141504A (ko)
CN (1) CN103201795B (ko)
DE (1) DE112010005970T5 (ko)
GB (1) GB2498281B (ko)
WO (1) WO2012060807A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9239604B2 (en) * 2012-08-31 2016-01-19 Vixs Systems, Inc. Video processing device with ring oscillator for power adjustment and methods for use therewith
JP2016514338A (ja) * 2013-03-28 2016-05-19 ヒューレット−パッカード デベロップメント カンパニー エル．ピー．Ｈｅｗｌｅｔｔ‐Ｐａｃｋａｒｄ Ｄｅｖｅｌｏｐｍｅｎｔ Ｃｏｍｐａｎｙ， Ｌ．Ｐ． 記憶デバイス読み出し装置及び方法
US9857409B2 (en) 2013-08-27 2018-01-02 Synopsys, Inc. Negative bias thermal instability stress testing of transistors
US9424951B2 (en) * 2013-08-27 2016-08-23 Synopsys, Inc. Dynamic static random access memory (SRAM) array characterization using an isolated bit-line
US20150063010A1 (en) * 2013-08-27 2015-03-05 Synopsys, Inc. Negative bias thermal instability stress testing for static random access memory (sram)
TWI548203B (zh) * 2014-01-08 2016-09-01 新唐科技股份有限公司 電壓產生器以及振盪裝置與操作方法
WO2016171697A1 (en) * 2015-04-23 2016-10-27 Hewlett Packard Enterprise Development Lp Resistive elements to operate as a matrix of probabilities
US9541605B1 (en) 2015-12-15 2017-01-10 International Business Machines Corporation Magnetic tunnel junction loaded ring oscillators for MRAM characterization

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4831592A (en) * 1986-07-09 1989-05-16 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US5144525A (en) * 1990-09-27 1992-09-01 Tektronix, Inc. Analog acquisition system including a high speed timing generator
JP2768172B2 (ja) * 1992-09-30 1998-06-25 日本電気株式会社 半導体メモリ装置
KR100631935B1 (ko) 2000-06-30 2006-10-04 주식회사 하이닉스반도체 반도체 메모리 장치의 셀프 리프레시 회로
JP4088954B2 (ja) 2002-03-04 2008-05-21 日本電気株式会社 半導体記憶装置の読み出し回路
FR2875329A1 (fr) 2004-09-15 2006-03-17 St Microelectronics Sa Lecture de l'etat d'un element de memorisation non volatile
US7489204B2 (en) 2005-06-30 2009-02-10 International Business Machines Corporation Method and structure for chip-level testing of wire delay independent of silicon delay
US7349271B2 (en) 2005-10-13 2008-03-25 International Business Machines Corporation Cascaded test circuit with inter-bitline drive devices for evaluating memory cell performance
US7376001B2 (en) 2005-10-13 2008-05-20 International Business Machines Corporation Row circuit ring oscillator method for evaluating memory cell performance
US7869253B2 (en) 2006-08-21 2011-01-11 Qimonda Ag Method of determining a memory state of a resistive memory cell and device measuring the memory state of a resistive memory cell
US7414904B2 (en) * 2006-12-12 2008-08-19 International Business Machines Corporation Method for evaluating storage cell design using a wordline timing and cell access detection circuit
US7409305B1 (en) 2007-03-06 2008-08-05 International Business Machines Corporation Pulsed ring oscillator circuit for storage cell read timing evaluation
US7813167B2 (en) 2008-03-21 2010-10-12 Micron Technology, Inc. Memory cell
KR100884983B1 (ko) * 2007-06-26 2009-02-23 주식회사 동부하이텍 표준 셀 라이브러리의 성능 개선을 위한 측정 장치
US7760565B2 (en) * 2007-07-24 2010-07-20 International Business Machines Corporation Wordline-to-bitline output timing ring oscillator circuit for evaluating storage array performance
US7876598B2 (en) 2008-02-28 2011-01-25 Qimonda Ag Apparatus and method for determining a memory state of a resistive n-level memory cell and memory device
US8214699B2 (en) * 2008-06-27 2012-07-03 International Business Machines Corporation Circuit structure and method for digital integrated circuit performance screening
KR100942973B1 (ko) 2008-06-30 2010-02-17 주식회사 하이닉스반도체 반도체 메모리 장치 및 그의 리셋 제어 회로
US7782107B2 (en) 2008-06-30 2010-08-24 Oracle America, Inc. Method and apparatus for an event tolerant storage circuit
JP2010102779A (ja) 2008-10-24 2010-05-06 Hitachi Ltd 半導体記憶装置
US7929338B2 (en) 2009-02-24 2011-04-19 International Business Machines Corporation Memory reading method for resistance drift mitigation

Also Published As

Publication number Publication date
DE112010005970T5 (de) 2013-08-29
JP5529352B2 (ja) 2014-06-25
GB2498281A (en) 2013-07-10
CN103201795B (zh) 2015-10-21
GB2498281B (en) 2015-04-08
US20130176767A1 (en) 2013-07-11
CN103201795A (zh) 2013-07-10
WO2012060807A1 (en) 2012-05-10
US8923073B2 (en) 2014-12-30
GB201305158D0 (en) 2013-05-01
JP2013546112A (ja) 2013-12-26

Similar Documents

Publication Publication Date Title
KR20130141504A (ko) 링 발진기를 이용한 저장 소자 판독
KR102233871B1 (ko) 판독 교정을 갖는 비휘발성 저장 시스템
US10896123B2 (en) Enhancing the effectiveness of read scan performance and reliability for non-volatile memory
US9741447B2 (en) Semiconductor device including fuse circuit
JP5478861B2 (ja) 相変化物質をプログラミングする方法
US9595325B2 (en) Apparatus and methods for sensing hard bit and soft bits
TWI482169B (zh) 後端記憶體系統介面之動態最佳化
US20200127687A1 (en) Decoding optimization for channel mismatch
US9673798B1 (en) Digital pulse width detection based duty cycle correction
US10388340B2 (en) Apparatuses, circuits, and methods for biasing signal lines
US9583207B2 (en) Adaptive data shaping in nonvolatile memory
KR20220148866A (ko) 메모리 셀을 위한 카운터 기반 감지 증폭기 방법
US10447247B1 (en) Duty cycle correction on an interval-by-interval basis
US9514812B2 (en) Apparatus and method for reading a storage device with a ring oscillator and a time-to-digital circuit
US11398287B2 (en) Input/output circuit internal loopback
JP2015046211A (ja) 半導体装置
US20160085627A1 (en) Memory System, Error Correction Device, and Error Correction Method
CN115512747A (zh) 用于具有相邻平面干扰检测的智能验证的设备和方法
CN113674783A (zh) 用于电气距离的被动补偿
US20160350023A1 (en) Re-initializing memory arrays
JP6239056B2 (ja) 抵抗性メモリおよびそのメモリセル
US20240071486A1 (en) Drift compensation for codewords in memory
CN118120014A (zh) 多命令存储器存取
CN115713958A (zh) 数据读取方法、存储器以及设备
JP2014203469A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal