KR20130131367A - 도광체 코팅을 갖는 조명 디바이스 - Google Patents

도광체 코팅을 갖는 조명 디바이스 Download PDF

Info

Publication number
KR20130131367A
KR20130131367A KR1020137015015A KR20137015015A KR20130131367A KR 20130131367 A KR20130131367 A KR 20130131367A KR 1020137015015 A KR1020137015015 A KR 1020137015015A KR 20137015015 A KR20137015015 A KR 20137015015A KR 20130131367 A KR20130131367 A KR 20130131367A
Authority
KR
South Korea
Prior art keywords
light
layer
light turning
turning film
display
Prior art date
Application number
KR1020137015015A
Other languages
English (en)
Inventor
데루오 사사가와
브라이언 더블유 알버클
윌리엄 커밍스
이온 비타
케빈 리
라쉬미 라오
Original Assignee
퀄컴 엠이엠에스 테크놀로지스 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 엠이엠에스 테크놀로지스 인크. filed Critical 퀄컴 엠이엠에스 테크놀로지스 인크.
Publication of KR20130131367A publication Critical patent/KR20130131367A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/001—Optical devices or arrangements for the control of light using movable or deformable optical elements based on interference in an adjustable optical cavity
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B1/00—Optical elements characterised by the material of which they are made; Optical coatings for optical elements
    • G02B1/10—Optical coatings produced by application to, or surface treatment of, optical elements
    • G02B1/11—Anti-reflection coatings
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/0001—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems
    • G02B6/0011—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems the light guides being planar or of plate-like form
    • G02B6/0033—Means for improving the coupling-out of light from the light guide
    • G02B6/005—Means for improving the coupling-out of light from the light guide provided by one optical element, or plurality thereof, placed on the light output side of the light guide
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49826—Assembling or joining

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)
  • Micromachines (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Planar Illumination Modules (AREA)

Abstract

이 개시물은 도광체를 이용하여 광을 배포함으로써 조명을 제공하는 시스템들, 방법들 및 장치를 제공한다. 하나의 양태에서, 도광체는 광 터닝 막 (128) 을 광 투과성 지지 층 (129) 위에 구비한다. 일부 구현예들에서, 광 터닝 막은 액체 상태로 성막된 재료로 형성될 수도 있다. 일부 구현예들에서, 광 터닝 막은 감광성 재료로 형성될 수도 있으며, 그것은 글라스, 이를테면 스핀-온 글라스일 수도 있거나, 또는 중합체일 수도 있다. 일부 다른 구현예들에서, 글라스 재료는 감광성이 아니다. 광 터닝 막은 광 터닝 특징부들을 규정하는 오목부들 (131) 을 가질 수도 있고 보호 층이 그들 오목부들 위에 형성될 수도 있다. 보호 층은 또한 글라스 재료, 이를테면 스핀-온 글라스로 형성될 수도 있다. 도광체 막 내의 광 터닝 특징부들은 도광체 밖으로 광을 재지향시키도록 구성될 수도 있다. 일부 구현예들에서, 재지향된 광은 디스플레이를 조명하기 위해 인가될 수도 있다.

Description

도광체 코팅을 갖는 조명 디바이스{ILLUMINATION DEVICE WITH LIGHT GUIDE COATING}
이 개시물은 디스플레이들을 위한 조명 디바이스들을 포함하여, 광을 분배하는 도광체들을 갖는 조명 디바이스들에, 그리고 전기기계식 시스템들에 관한 것이다.
전기기계 시스템들 (Electromechanical systems; EMS) 은 전기적 및 기계적 엘리먼트들, 액추에이터들, 트랜스듀서들, 센서들, 광학적 컴포넌트들 (예를 들어, 거울들) 및 일렉트로닉스를 갖는 디바이스들을 포함한다. 전기기계 시스템들은 마이크로스케일들 및 나노스케일들을 포함하지만 그것들로 제한되지는 않는 다양한 스케일들로 제조될 수 있다. 예를 들어, 마이크로전자기계 시스템들 (microelectromechanical systems; MEMS) 의 디바이스들은 약 1 미크론부터 수백 미크론 이상까지의 범위의 사이즈들을 갖는 구조들을 포함할 수 있다. 나노전자기계 시스템들 (Nanoelectromechanical system; NEMS) 의 디바이스들은, 예를 들어, 수백 나노미터보다 작은 사이즈들을 포함한, 미크론보다 작은 사이즈들을 갖는 구조들을 포함할 수 있다. 전기기계적 엘리먼트들은 기판들 및/또는 성막된 재료 층들의 부분들을 식각하는, 또는 전기적 및 전기기계적 디바이스들을 형성하기 위해 층들을 추가하는 성막 (deposition), 에칭, 리소그라피, 및/또는 다른 마이크로머시닝 프로세스들을 이용하여 생성될 수도 있다.
전기기계 시스템들의 디바이스의 하나의 유형은 간섭 변조기 (interferometric modulator; IMOD) 라고 불린다. 본원에서 사용되는 바와 같이, 용어 간섭 변조기 또는 간섭형 광 변조기 (interferometric light modulator) 는 광 간섭의 원리들을 이용하여 광을 선택적으로 흡수 및/또는 반사하는 디바이스를 지칭한다. 일부 구현예들에서, 간섭 변조기는 한 쌍의 도전성 판들을 포함할 수도 있으며, 그 판들 중 하나 또는 양쪽 모두는 전체적으로 또는 부분적으로 투광성 및/또는 반사성일 수도 있고, 적절한 전기적 신호의 인가 시 상대 운동이 가능할 수도 있다. 일 구현예에서, 하나의 판은 기판 상에 성막된 정지 층을 포함할 수도 있고 다른 판은 정지 층으로부터 에어 갭에 의해 분리된 반사성 멤브레인을 포함할 수도 있다. 하나의 판의 다른 판에 대한 포지션은 간섭 변조기 상에 입사하는 광의 광 간섭을 변화시킬 수 있다. 간섭 변조기 디바이스들은 적용들의 넓은 범위를 가지고, 현존 제품들을 개선하고 새로운 제품들, 특히 디스플레이 능력들을 갖는 새로운 제품들을 만드는데 사용될 것이 예상된다.
반사된 주변 광은 일부 디스플레이 디바이스들, 이를테면 간섭 변조기들에 의해 형성된 화소들을 이용하는 디스플레이 디바이스들에서 이미지들을 형성하는데 이용된다. 이들 디스플레이들의 인지된 밝기는 관람자 쪽으로 반사되는 광의 양에 의존한다. 낮은 주변 광 조건들에서, 인위적 광원로부터의 광은 반사 화소들을 조명하는데 사용되며, 그 화소들은 그러면 이미지를 형성하기 위해 광을 관람자 쪽으로 반사시킨다. 시장의 요구와 설계 기준을 충족하기 위해, 새로운 조명 디바이스들이 반사형 및 투과형 디스플레이들을 포함하여, 디스플레이 디바이스들의 필요를 충족시키기 위해 계속 개발 중에 있다.
본 개시물의 시스템들, 방법들 및 디바이스들 각각은 여러 혁신적 양태들을 가지며, 그것들 중 단일 하나만이 본원에서 개시된 소망의 속성들을 단독으로 담당하는 것은 아니다.
본 개시물에서 설명되는 주제의 하나의 혁신적 양태는 조명 시스템에서 구현될 수 있다. 조명 시스템은 광 투과성 지지 층; 및 그 지지 층 상의 광 터닝 (light turning) 막을 갖는 도광체를 구비한다. 광 터닝 막은 지지 층 상에 액상으로 성막가능하다. 복수의 광 터닝 특징부들은 광 터닝 막의 주 표면 상의 오목부 (indentation) 들 내에 형성된다. 그 광 터닝 막은 글라스 재료로 형성될 수도 있다. 글라스 재료는 스핀-온 글라스일 수도 있다. 스핀-온 글라스는 일부 구현예들에서 감광성 (photodefinable) 일 수도 있다. 일부 구현예들에서, 광 터닝 막을 형성하는 재료는 감광성 중합체일 수도 있다.
본 개시물에서 설명되는 주제의 다른 혁신적 양태는 조명 시스템에서 구현될 수 있다. 그 조명 시스템은 도광체를 구비하며, 그 도광체는 광 투과성 지지 층; 및 광 터닝 특징부들을 위한 오목부들 (indentations) 을 수용하는 수단을 구비한다. 오목부들을 수용하는 수단은 액체 상태로 성막가능하다. 오목부들을 수용하는 수단은 스핀-온 글라스 또는 감광성 중합체로 형성된 광 터닝 막일 수도 있다.
이 개시물에서 설명되는 주제의 또 다른 혁신적 양태는 조명 시스템을 형성하는 방법으로 구현될 수 있다. 그 방법은 광 투과성 지지 층을 제공하는 단계; 광 터닝 막을 형성하기 위해 지지 층 상에 액상 재료를 성막하는 단계; 및 광 터닝 막 내에 복수의 광 터닝 특징부들을 형성하기 위해 상기 광 터닝 막 내에 오목부들을 규정하는 단계를 포함한다. 액상 재료를 성막하는 단계는 스핀-온 성막을 수행하는 단계를 포함할 수 있다. 오목부들을 규정하는 단계는 레티클을 통해 상기 광 터닝 막을 광에 노광시키는 단계와 오목부들을 형성하기 위해 현상 에치 (development etch) 에 광 터닝 막을 노출시키는 단계를 포함할 수 있다.
본 명세서에서 설명된 주제의 하나 이상의 구현예들의 세부사항들은 첨부 도면들 및 아래의 설명에서 언급된다. 다른 특징들, 양태들, 및 이점들은 상세한 설명, 도면들, 청구항들로부터 명확하게 될 것이다. 다음의 도면들의 상대적 치수들은 스케일대로 그려지지 않았을 수도 있음에 주의한다.
도 1은 간섭 변조기 (IMOD) 디스플레이 디바이스의 일련의 화소들에서의 2 개의 인접 화소들을 묘사하는 등각투상도의 일 예를 도시한다.
도 2는 3x3 간섭 변조기 디스플레이를 통합하는 전자 디바이스를 예시하는 시스템 블록도의 일 예를 도시한다.
도 3은 도 1의 간섭 변조기에 대한 가동 반사 층 포지션 대 인가된 전압을 예시하는 다이어그램의 일 예를 도시한다.
도 4는 갖가지 공통 및 세그먼트 전압들이 인가되는 경우에 간섭 변조기의 갖가지 상태들을 예시하는 테이블의 일 예를 도시한다.
도 5a는 도 2의 3x3 간섭 변조기 디스플레이에서의 디스플레이 데이터의 프레임을 예시하는 다이어그램의 일 예를 도시한다.
도 5b는 도 5a에 예시된 디스플레이 데이터의 프레임을 쓰는데 이용될 수도 있는 공통 및 세그먼트 신호들에 대한 타이밍도의 일 예를 도시한다.
도 6a는 도 1의 간섭 변조기 디스플레이의 부분 단면의 일 예를 도시한다.
도 6b 내지 도 6e는 간섭 변조기들의 여러가지 구현예들의 단면들의 예들을 도시한다.
도 7은 간섭 변조기에 대한 제조 프로세스를 예시하는 흐름도의 일 예를 도시한다.
도 8a 내지 도 8e는 간섭 변조기를 제조하는 방법에서의 여러 가지 스테이지들의 단면 개략도들의 예들을 도시한다.
도 9a는 조명 시스템의 단면의 일 예를 도시한다.
도 9b는 광 터닝 특징부의 단면의 일 예를 도시한다.
도 10은 도광체 위에 배치된 패시베이션 층이 제공된 조명 시스템의 단면의 일 예를 도시한다.
도 11은 광학적 디커플링 층들이 제공된 조명 시스템의 단면의 일 예를 도시한다.
도 12는 도광체 상에 직접 위치된 패시베이션 층에 대한 반사율 대 두께의 선도를 도시한다.
도 13은 광 터닝 특징부 상에 직접 위치된 패시베이션 층에 대한 반사율 대 두께의 선도를 도시한다.
도 14는 다수의 패시베이션 층들을 갖는 조명 시스템의 단면의 일 예를 도시한다.
도 15a 및 도 15b는 광 터닝 특징부 및 위에 놓인 패시베이션 층을 갖는 도광체의 단면의 일 예를 도시한다.
도 16a 및 도 16b는 광 터닝 특징부 및 위에 놓인 패터닝된 패시베이션 층을 갖는 도광체를 갖는 조명 시스템의 단면의 일 예를 도시한다.
도 17은 다층 도광체가 제공된 조명 시스템의 단면의 일 예를 도시한다.
도 18a 내지 도 18f는 조명 시스템을 제조하는 프로세스 시퀀스에서의 갖가지 스테이지들에서 조명 시스템의 단면들의 예들을 도시한다.
도 19는 조명 시스템에 대한 제조 프로세스를 예시하는 흐름도의 일 예를 도시한다.
도 20a 및 도 20b는 복수의 간섭 변조기들을 구비하는 디스플레이 디바이스를 예시하는 시스템 블록도들의 예들을 도시한다.
여러 도면들에서의 유사한 참조 번호들 및 지정들은 유사한 엘리먼트들을 나타낸다.
다음의 상세한 설명은 혁신적 양태들을 설명할 목적을 위한 특정한 구현예들을 지향한다. 그러나, 본원에서의 가르침들은 수많은 상이한 방법들로 적용될 수 있다. 설명되는 구현예들은 이미지를, 동작 (예를 들어, 비디오) 이든 또는 정지 (예를 들어, 스틸 이미지) 이든, 그리고 텍스트형이든, 그래픽이든 또는 그림이든 디스플레이하도록 구성되는 임의의 디바이스로 구현될 수도 있다. 더 상세하게는, 구현예들은, 모바일 전화기들, 멀티미디어 인터넷 가능 (enabled) 셀룰러 전화기들, 모바일 텔레비전 수신기들, 무선 디바이스들, 스마트폰들, 블루투스 디바이스들, 개인휴대 정보단말들 (PDAs), 무선 전자 메일 수신기들, 핸드헬드 또는 휴대용 컴퓨터들, 넷북들, 노트북들, 스마트북들, 테블릿들, 프린터들, 복사기들, 스캐너들, 팩시밀리 디바이스들, GPS 수신기들/네비게이터들, 카메라들, MP3 플레이어들, 캠코더들, 게임 콘솔들, 손목시계들, 클록들, 계산기들, 텔레비전 모니터들, 평판 디스플레이들, 전자 판독 디바이스들 (예를 들어, e-리더들), 컴퓨터 모니터들, 오토 디스플레이들 (예를 들어, 오도미터 (odometer) 등), 조종석 컨트롤들 (cockpit controls) 및/또는 디스플레이들, 카메라 뷰 디스플레이들 (예를 들어, 차량에서의 후방 카메라 (rear view camera) 의 디스플레이), 전자 사진들, 전자 광고판들 또는 표지판들, 프로젝터들, 건축 구조물들, 전자레인지들 (microwaves), 냉장고들, 스테레오 시스템들, 카세트 레코더들 또는 플레이어들, DVD 플레이어들, CD 플레이어들, VCR들, 라디오들, 휴대용 메모리 칩들, 주차 미터기들, 세탁기들, 드라이어들, 세탁기/건조기들, 주차 미터기들, 패키징 (예를 들어, 전기기계 시스템들, MEMS, 및 비-MEMS), 미적 구조들 (예를 들어, 한 점의 보석류에 대한 이미지들의 디스플레이) 및 다양한 전기기계 시스템 디바이스들과 같은 것들이지만 그것들로 제한되지 않는 다양한 전자 디바이스들로 구현될 수도 있거나 또는 그런 전자 디바이스들에 연관될 수도 있다는 것이 의도된다. 본원에서의 가르침들은 또한 전자 스위칭 디바이스들, 무선 주파수 필터들, 센서들, 가속도계들, 자이로스코프들, 움직임 센싱 디바이스들, 자력계들, 소비자 가전기기들을 위한 관성 컴포넌트들, 소비자 가전기기 제품들의 부품들, 버렉터들 (varactors), 액정 디바이스들, 전기영동 디바이스들, 드라이브 체계들, 제조 프로세스들, 전자 테스트 장비와 같은 것들이지만 그것들로 제한되지는 않는 비-디스플레이 애플리케이션들에서 사용될 수 있다. 따라서, 그 가르침들은 도면들에서 단독으로 묘사된 구현예들로 제한되도록 의도되지는 않고, 대신 이 기술분야의 통상의 지식을 가진자에게 쉽사리 명백할 바와 같이 넓은 적용 가능성을 가진다.
일부 구현예들에서, 조명 시스템에는 광을 배포하기 위한 도광체가 제공된다. 도광체는 지지 층 위의 광 터닝 막을 구비할 수 있다. 일부 구현예들에서, 광 터닝 막은 지지 층 상에 액체로서 성막될 수 있는 재료로 형성될 수도 있다. 광 터닝 막을 형성하는 재료는 감광성 재료일 수 있으며, 그 감광성 재료는 글라스, 이를테면 스핀-온 글라스일 수도 있거나, 또는 중합체일 수도 있다. 일부 다른 구현예들에서, 광 터닝 막은, 감광성이 아닌 글라스 재료, 이를테면 스핀-온 글라스일 수도 있다.
광 터닝 막은, 광을 도광체 내에서 전파하여, 도광체 밖으로 재지향시키도록 구성될 수 있는 광 터닝 특징부들을 규정하는 오목부들을 구비할 수도 있다. 예를 들어, 광 터닝 특징부들을 형성하는 오목부들의 측면들은 도광체 밖으로 광을 반사시키는 패싯 (facet) 들을 형성할 수도 있다. 일부 구현예들에서, 오목부들의 측면들은 반사 코팅으로 코팅될 수도 있다. 위에 놓인 보호 층, 이를테면 패시베이션 층은, 반사 코팅을 주변의 화학 반응제들로부터 보호하기 위해 그 반사 코팅 위에 제공될 수도 있다. 일부 구현예들에서, 보호 층은 또한 글라스 재료, 이를테면 스핀-온 글라스로 형성될 수도 있다. 일부 구현예들에서, 광 터닝 특징부들에 의해 재지향된 광은 디스플레이, 이를테면 간섭 변조기 디스플레이일 수 있는 반사형 디스플레이를 조명하기 위해 인가될 수도 있다.
이 개시물에서 설명되는 주제의 특정 구현예들은 다음의 잠재적 이점들 중 하나 이상을 실현하기 위해 구현될 수 있다. 전형적인 광 터닝 막들은 화학 기상 증착 재료들로 형성될 수도 있다. 그런 막들은 도광체들을 제조하는 것에 대한 성막 공정의 상대적 느림 및 결과적인 낮은 스루풋으로 인해 제조를 위해 많은 비용이 들 수 있다. 덧붙여서, 그런 광 터닝 막들 내에 광 터닝 특징부들을 규정하는데 이용되는 에치 프로세스들은 전형적으로 낮은 에치 레이트들을 가지며, 이에 의해 스루풋을 추가로 감소시킨다. 감광성 재료들 (감광성 글라스 재료들을 포함) 또는 비-감광성 글라스 재료들의 사용은 광 터닝 막이 일부 구현예들에서, 비교적 빠른 벌크 성막, 예를 들어, 액상에서의 재료의 성막, 이를테면 스핀-온 코팅 프로세스에 의해 형성되는 것을 허용한다. 일부 구현예들에서, 광 터닝 막은 비교적 빠르게 식각될 수도 있다. 예를 들어, 감광성 재료들은 식각된 현상체 (development etched) 를 이용하여 식각될 수 있다. 이러한 습식 식각은 건식 식각보다 더 빠르게 재료를 제거할 수도 있다. 또한, 광 터닝 막이 감광성일 수도 있기 때문에, 별도의 마스크 형성 및 패턴 전사 단계는 광 터닝 막 내에 오목부들을 규정하기 위해 요구되지 않는다. 그 결과, 제조 스루풋은 증가될 수 있으며, 이에 의해 제조 비용을 감소시킨다. 덧붙여서, 재료들의 단가는 화학 기상 증착 재료들의 단가보다 낮게 될 수도 있으며, 이에 의해 제조 비용을 추가로 감소시킨다.
설명되는 방법들 및 구현예들이 적용될 수도 있는 적합한 MEMS 또는 전기기계 시스템들 (EMS) 디바이스의 하나의 예는, 반사형 디스플레이 디바이스이다. 반사형 디스플레이 디바이스들은 입사하는 광을 광 간섭의 원리들을 이용하여 선택적으로 흡수 및/또는 반사하는 간섭 변조기들 (IMODs) 을 통합할 수도 있다. IMOD들은 흡수체, 그 흡수체에 대해 이동가능한 반사체, 그리고 흡수체 및 반사체 사이에서 규정된 광학적 공진 공동을 구비할 수 있다. 반사체는 둘 이상의 상이한 포지션들로 움직일 수 있으며, 그것은 광학적 공진 공동의 사이즈를 변화시킬 수 있고 이에 의해 간섭 변조기의 반사율에 영향을 미친다. IMOD들의 반사율 스펙트럼들은 상이한 컬러들을 생성하도록 가시 파장들 전체에 걸쳐 시프트될 수 있는 상당히 넓은 스펙트럼 대역들을 생성할 수 있다. 스펙트럼 대역의 포지션은 광학적 공진 공동의 두께를 변경함으로써, 즉, 반사체의 포지션을 변경시킴으로써 조절될 수 있다.
도 1은 간섭 변조기 (IMOD) 디스플레이 디바이스의 일련의 화소들에서의 2 개의 인접 화소들을 묘사하는 등각투상도의 일 예를 도시한다. IMOD 디스플레이 디바이스는 하나 이상의 간섭형 MEMS 디스플레이 엘리먼트들을 구비한다. 이들 디바이스들에서, MEMS 디스플레이 엘리먼트들의 화소들은 밝거나 또는 어두운 상태에 있을 수 있다. 밝은 ("이완된 (relaxed)", "개방" 또는 "온") 상태에서, 디스플레이 엘리먼트는 입사 가시광선의 큰 부분을, 예를 들어, 사용자에게 반사한다. 반대로, 어두운 ("작동된 (actuated)", "폐쇄된" 또는 "오프") 상태에서, 디스플레이 엘리먼트는 입사 가시광선을 거의 반사하지 않는다. 일부 구현예들에서, 온 및 오프 상태들의 광 반사율 특성들은 역전될 수도 있다. MEMS 화소들은 흑색 및 백색 외에도 컬러 디스플레이를 허용하는 특정 파장들에서 대부분 반사하도록 구성될 수 있다.
IMOD 디스플레이 디바이스는 IMOD들의 행/열 어레이를 구비할 수 있다. 각각의 IMOD는, 에어 갭 (광학적 갭 또는 공동이라고도 지칭됨) 을 형성하기 위해 서로로부터 가변 및 제어가능 거리에 위치된 한 쌍의 반사 층들, 즉, 가동 반사 층 및 고정된 부분 반사 층을 포함할 수 있다. 가동 반사 층은 적어도 2 개의 포지션들 사이를 움직일 수도 있다. 제 1 포지션, 즉, 이완된 포지션에서, 가동 반사 층은 고정된 부분 반사 층으로부터 비교적 큰 거리에 위치될 수 있다. 제 2 포지션, 즉, 작동된 포지션에서, 가동 반사 층은 부분 반사 층에 더 가까이 위치될 수 있다. 2 개의 층들로부터 반사하는 입사 광은 가동 반사 층의 포지션에 의존하여 보강적으로 또는 파괴적으로 간섭하여, 각각의 화소에 대해 전체의 반사 또는 비-반사 상태 중 어느 하나를 생성할 수 있다. 일부 구현예들에서, IMOD는 작동되지 않은 경우에 반사 상태에 있어, 가시 스펙트럼 내의 광을 반사할 수도 있고, 작동되는 경우에 어두운 상태에 있어, 가시 범위 밖의 광 (예를 들어, 적외 광) 을 반사할 수도 있다. 일부 다른 구현예들에서, 그러나, IMOD는 작동되지 않은 경우에 어두운 상태, 그리고 작동된 경우에 반사 상태에 있을 수도 있다. 일부 구현예들에서, 인가된 전압의 도입은 상태들을 변화시키기 위해 화소들을 구동시킬 수 있다. 일부 다른 구현예들에서, 인가된 전하는 상태들을 변화시키기 위해 화소들을 구동시킬 수 있다.
도 1에서의 화소 어레이의 묘사된 부분은 2 개의 인접한 간섭 변조기들 (12) 을 포함한다. 왼쪽의 (예시된 대로의) IMOD (12) 에서, 가동 반사 층 (14) 은 부분 반사 층을 포함하는 광학적 스택 (16) 으로부터 소정의 거리에서 이완된 포지션으로 예시된다. 왼쪽의 IMOD (12) 에 걸리게 인가된 전압 V0은 가동 반사 층 (14) 의 작동을 유발하는데 불충분하다. 오른쪽의 IMOD (12) 에서, 가동 반사 층 (14) 은 광학적 스택 (16) 에 가까이 있거나 또는 인접한 작동된 포지션으로 예시된다. 오른쪽의 IMOD (12) 에 걸리게 인가된 전압 Vbias는 가동 반사 층 (14) 을 작동된 포지션에서 유지시키기에 충분하다.
도 1에서, 화소들 (12) 의 반사 특성들은 화소들 (12) 에 입사하는 광 (13) 및 왼쪽의 화소 (12) 로부터 반사하는 광 (15) 을 나타내는 화살표들로 일반적으로 예시된다. 상세히 예시되지 않았지만, 화소들 (12) 에 입사하는 광 (13) 의 대부분은 투명 기판 (20) 을 통해, 광학적 스택 (16) 쪽으로 투과될 것이라는 것이 이 기술분야의 통상의 기술을 가진 자에 의해 이해될 것이다. 광학적 스택 (16) 에 입사하는 광의 일 부분은 광학적 스택 (16) 의 부분 반사 층을 통해 투과될 것이고, 일 부분은 투명 기판 (20) 을 통해 되 반사될 것이다. 광학적 스택 (16) 을 통해 투과되는 광 (13) 의 부분은 가동 반사 층 (14) 에서, 투명 기판 (20) 쪽으로 (그리고 그것을 통해) 되 반사될 것이다. 광학적 스택 (16) 의 부분 반사 층으로부터 반사된 광 및 가동 반사 층 (14) 으로부터 반사된 광 사이의 (보강적 또는 파괴적) 간섭은 화소 (12) 로부터 반사된 광 (15) 의 파장(들)을 결정할 것이다.
광학적 스택 (16) 은 단일 층 또는 여러 층들을 포함할 수 있다. 그 층(들)은 전극 층, 부분 반사 및 부분 투과 층 및 투명 유전체 층 중 하나 이상을 포함할 수 있다. 일부 구현예들에서, 광학적 스택 (16) 은 도전성이며, 부분적으로 투과성이고 부분적으로 반사성이며, 그리고, 예를 들어, 위의 층들 중 하나 이상을 투명 기판 (20) 상에 성막함으로써 제작될 수도 있다. 전극 층은 다양한 재료들, 이를테면 갖가지 금속들, 예를 들어 인듐 주석 산화물 (ITO) 로 형성될 수 있다. 부분 반사 층은 부분적으로 반사성인 다양한 재료들, 이를테면 갖가지 금속들, 예를 들어, 크롬 (Cr), 반도체들, 및 유전체들로 형성될 수 있다. 부분 반사 층은 재료들의 하나 이상의 층들로 형성될 수 있고, 층들의 각각은 단일 재료 또는 재료들의 조합으로 형성될 수 있다. 일부 구현예들에서, 광학적 스택 (16) 은 광학적 흡수체 및 도체 둘 다로서 역할을 하는 단일 반투명한 두께의 금속 또는 반도체를 포함할 수 있는 한편, (예를 들어, 광학적 스택 (16) 의 또는 IMOD의 다른 구조들의) 상이한, 더 큰 전도성 층들 또는 부분들은 IMOD 화소들 사이에 신호들을 버싱 (busing) 하는 역할을 할 수 있다. 광학적 스택 (16) 은 또한 하나 이상의 전도성 층들 또는 전도/흡수 층을 덮는 하나 이상의 절연성 또는 유전체 층들을 포함할 수 있다.
일부 구현예들에서, 광학적 스택 (16) 의 층(들)은 평행한 스트립들로 패터닝될 수 있고, 아래에서 더 설명되는 바와 같이 디스플레이 디바이스에서의 행 전극들을 형성할 수도 있다. 이 기술분야의 지식을 가진자에 의해 이해될 바와 같이, 용어 "패터닝된"은 본원에서는 마스킹 뿐만 아니라 에칭 프로세스들을 지칭하는데 이용된다. 일부 구현예들에서, 높은 전도성 및 반사성 재료, 이를테면 알루미늄 (Al) 은, 가동 반사 층 (14) 을 위해 사용될 수도 있고, 이들 스트립들은 디스플레이 디바이스에서 열 전극들을 형성할 수도 있다. 가동 반사 층 (14) 은 포스트들 (18) 의 상단에 성막된 열들 및 포스트들 (18) 사이에 성막된 개재 희생 재료를 형성하기 위해 (광학적 스택 (16) 의 행 전극들에 직교하는) 성막된 금속 층 또는 층들의 일련의 평행한 스트립들로서 형성될 수도 있다. 희생 재료가 식각 제거되는 경우, 규정된 갭 (19), 또는 광학적 공동이, 가동 반사 층 (14) 및 광학적 스택 (16) 사이에 형성될 수 있다. 일부 구현예들에서, 포스트들 (18) 사이의 간격 (spacing) 은 대략 1-1000 ㎛일 수도 있는 반면, 갭 (19) 은 대략 10,000 옹스트롬 (Å) 미만일 수도 있다.
일부 구현예들에서, IMOD의 각각의 화소는, 작동된 상태이든 또는 이완된 상태이든, 근본적으로는 고정된 및 가동식 (moving) 반사 층들 사이에 형성된 커패시터이다. 전압이 인가되지 않는 경우, 가동 반사 층 (14) 은, 도 1의 왼쪽의 화소 (12) 에 의해 예시된 바와 같이, 갭 (19) 이 가동 반사 층 (14) 및 광학적 스택 (16) 사이에 있는 기계적으로 이완된 상태로 유지된다. 그러나, 전위차, 예를 들어, 전압이 선택된 행 및 열 중 적어도 하나에 인가되는 경우, 대응하는 화소에서 행 및 열 전극들의 교차부에 형성된 커패시터는 충전되고, 정전기력들이 전극들을 함께 끌어당긴다. 인가된 전압이 임계치를 초과한다면, 가동 반사 층 (14) 은 변형하여 광학적 스택 (16) 가까이로 또는 반대로 이동할 수 있다. 광학적 스택 (16) 내의 유전체 층 (미도시) 은 단락을 방지하고 층들 (14 및 16) 사이의 분리 거리를 도 1의 오른쪽의 작동된 화소 (12) 에 의해 예시된 바와 같이, 제어할 수도 있다. 이 거동 (behavior) 은 인가된 전위차의 극성에 무관하게 동일하다. 어레이에서의 일련의 화소들이 일부 경우들에서 "행들" 또는 "열들"로서 지칭되지만, 이 기술분야의 통상의 기술을 가진 자는 하나의 방향을 "행"으로서 그리고 다른 방향을 "열"로서 지칭하는 것은 임의적임을 쉽사리 이해할 것이다. 다시 말해, 일부 배향들에서, 행들은 열들로 간주될 수 있고, 열들은 행들로 간주될 수 있다. 더욱이, 디스플레이 엘리먼트들은 직교 행들 및 열들 ("어레이") 로 균일하게 배열될 수도 있거나, 또는, 예를 들어, 서로에 대해 특정한 위치적 오프셋들을 갖는 비선형 구성들 ("모자이크") 로 배열될 수도 있다. 용어들인 "어레이"와 "모자이크"는 어느 구성이라도 지칭할 수도 있다. 따라서, 비록 디스플레이가 "어레이" 또는 "모자이크"를 포함하는 것으로서 지칭되더라도, 엘리먼트들 자신들은, 임의의 인스턴스에서, 서로 직교하게 배열되거나 또는 균일 분포로 배치될 필요가 없고, 비대칭 형상들 및 균일하지 않게 분포된 엘리먼트들을 갖는 배치구성을 포함할 수도 있다.
도 2는 3x3 간섭 변조기 디스플레이를 통합하는 전자 디바이스를 예시하는 시스템 블록도의 일 예를 도시한다. 그 전자 디바이스는 하나 이상의 소프트웨어 모듈들을 실행하도록 구성될 수도 있는 프로세서 (21) 를 구비한다. 운영 체제를 실행하는 것 외에도, 프로세서 (21) 는 웹 브라우저, 전화기 애플리케이션, 이메일 프로그램, 또는 임의의 다른 소프트웨어 애플리케이션을 포함한, 하나 이상의 소프트웨어 애플리케이션들을 실행하도록 구성될 수도 있다.
프로세서 (21) 는 어레이 드라이버 (22) 와 통신하도록 구성될 수 있다. 어레이 드라이버 (22) 는, 신호들을, 예를 들어, 디스플레이 어레이 또는 패널 (30) 에 제공하는 행 드라이버 회로 (24) 및 열 드라이버 회로 (26) 를 구비할 수 있다. 도 1에 예시된 IMOD 디스플레이 디바이스의 단면은 도 2에서 선들인 1-1에 의해 도시된다. 비록 도 2가 명료함을 위해 IMOD들의 3x3 어레이를 예시하지만, 디스플레이 어레이 (30) 는 매우 큰 수의 IMOD들을 포함할 수도 있고, 열들에서와는 상이한 수의 IMOD들을 행들에서 가질 수도 있고, 반대의 경우로도 마찬가지이다.
도 3은 도 1의 간섭 변조기에 대한 가동 반사 층 포지션 대 인가된 전압을 예시하는 다이어그램의 일 예를 도시한다. MEMS 간섭 변조기들에 대해, 행/열 (즉, 공통/세그먼트) 쓰기 프로시저는 도 3에 예시된 바와 같은 이들 디바이스들의 히스테리시스 특성을 이용할 수도 있다. 간섭 변조기는 가동 반사 층, 또는 거울로 하여금, 이완된 상태로부터 작동된 상태로 변화하도록, 예를 들어, 약 10-볼트 전위차를 이용할 수도 있다. 전압이 그 값으로부터 감소되는 경우, 전압이, 이 예에서, 10-볼트 미만으로 다시 강하함에 따라 가동 반사 층은 그것의 상태를 유지한다, 그러나, 가동 반사 층은 전압이 2-볼트 미만으로 강하하기까지 완전히 이완되지 않는다. 따라서, 디바이스가 이완된 또는 작동된 상태에서 안정한, 인가된 전압의 윈도우가 존재하는, 도 3에 도시된 바와 같은 전압의 범위, 대략 3 내지 7 볼트가 존재한다. 이는 본원에서는 "히스테리시스 윈도우" 또는 "안정성 윈도우 (stability window)"라고 지칭된다. 도 3의 히스테리시스 특성들을 갖는 디스플레이 어레이 (30) 의 경우, 행/열 쓰기 프로시저는 하나 이상의 행들을 한 번에 어드레싱하도록 설계될 수 있어서, 주어진 행의 어드레싱 동안, 작동되어야 하는 어드레싱된 행에서의 화소들은 이 예에서 약 10 볼트의 전압차에 노출되고, 이완되어야 하는 화소들은 거의 0 볼트의 전압차에 노출된다. 어드레싱 후, 화소들은 그것들이 이전의 스트로빙 상태로 유지되도록 정상 (steady) 상태 또는 이 예에서 대략 5 볼트의 바이어스 전압차에 노출된다. 이 예에서, 어드레싱된 후, 각각의 화소는 약 3-7 볼트의 "안정성 윈도우" 내의 전위차를 보인다. 이 히스테리시스 특성 특징은 동일한 인가된 전압 조건들 하의 작동된 또는 이완된 미리 존재하는 상태를 유지하기 위해, 도 1에 예시된 것과 같이, 화소 설계를 가능하게 한다. 각각의 IMOD 화소는, 작동된 상태이든 또는 이완된 상태이든, 근본적으로는 고정된 및 가동 반사 층들에 의해 형성된 커패시터이므로, 이 안정한 상태는 전력을 실질적으로 낭비하거나 손실하는 일 없이 히스테리시스 윈도우 내에 정상 전압을 유지할 수 있다. 더구나, 인가된 전압 전위가 실질적으로 고정되게 유지된다면 IMOD 화소 속으로 흐르는 전류는 근본적으로 작거나 또는 없다.
일부 구현예들에서, 이미지의 프레임은 주어진 행에서의 화소들의 상태에 대한 소망의 변화에 (만약에 있다면) 따라서, 열 전극들의 세트를 따라 "세그먼트" 전압들의 형태로 데이터 신호들을 인가함으로써 만들어질 수도 있다. 어레이의 각각의 행은 차례차례 어드레싱될 수 있어서, 프레임이 한 번에 하나의 행에 쓰여진다. 소망의 데이터를 제 1 행의 화소들에 쓰기 위해, 제 1 행에서의 화소들의 소망의 상태에 대응하는 세그먼트 전압들은 열 전극들에 인가될 수 있고, 특정 "공통" 전압 또는 신호의 형태의 제 1 행 펄스는 제 1 행 전극에 인가될 수 있다. 그 다음에 세그먼트 전압들의 세트는 제 2 행에서의 화소들의 상태에 대한 소망의 변화에 (만약에 있다면) 대응하게 변화될 수 있고, 제 2 공통 전압은 제 2 행 전극에 인가될 수 있다. 일부 구현예들에서, 제 1 행에서의 화소들은 열 전극들을 따라 인가된 세그먼트 전압들에서의 변화에 의해 영향을 받지 않고, 제 1 공통 전압 행 펄스 동안에 그것들이 설정되었던 상태로 유지된다. 이 프로세스는 이미지 프레임을 생성하기 위해 순차적 형태로 전체 시리즈의 행들, 또는 대안으로, 열들에 대해 반복될 수도 있다. 그 프레임들은 이 프로세스를 초당 일부 소망의 수의 프레임들로 계속해서 반복함으로써 새로운 이미지 데이터로 리프레시 및/또는 업데이트될 수 있다.
각각의 화소에 걸리게 인가된 세그먼트 및 공통 신호들의 조합 (다시 말하면, 각각의 화소에 걸리는 전위차) 은 각각의 화소의 결과적인 상태를 결정한다. 도 4는 갖가지 공통 및 세그먼트 전압들이 인가되는 경우에 간섭 변조기의 갖가지 상태들을 예시하는 테이블의 일 예를 도시한다. 이 기술분야의 통상의 지식을 가진자에 의해 쉽사리 이해될 바와 같이, "세그먼트" 전압들은 열 전극들 또는 행 전극들 중 어느 한 종류에 인가될 수 있고, "공통" 전압들은 열 전극들 또는 행 전극들 중 다른 종류에 인가될 수 있다.
도 4에서 (뿐만 아니라 도 5b에 도시된 타이밍도에서) 예시된 바와 같이, 해제 전압 (VCREL) 이 공통 라인을 따라 인가되는 경우, 공통 라인을 따르는 모든 간섭 변조기 엘리먼트들은, 세그먼트 라인들을 따라 인가된 전압, 즉, 하이 세그먼트 전압 (VSH) 및 로우 세그먼트 전압 (VSL) 에 무관하게, 대안으로는 해제된 또는 작동되지 않은 상태라고 지칭되는 이완된 상태로 배치될 것이다. 특히, 해제 전압 (VCREL) 이 공통 라인을 따라 인가되는 경우, 변조기에 걸리는 포텐셜 전압 (다르게는 화소 전압이라 지칭됨) 은, 하이 세그먼트 전압 (VSH) 및 로우 세그먼트 전압 (VSL) 둘 다가 그 화소에 대한 대응하는 세그먼트 라인을 따라 인가되는 경우에 이완 윈도우 (도 3 참조, 또한 해제 윈도우라고 지칭됨) 내에 있다.
하이 유지 전압 (VCHOLD _H) 또는 로우 유지 전압 (VCHOLD _L) 과 같은 유지 전압이 공통 라인에 인가되는 경우, 간섭 변조기의 상태는 일정하게 유지될 것이다. 예를 들어, 이완된 IMOD는 이완된 포지션으로 유지될 것이고, 작동된 IMOD는 작동된 포지션으로 유지될 것이다. 하이 세그먼트 전압 (VSH) 및 로우 세그먼트 전압 (VSL) 둘 다가 대응하는 세그먼트 라인을 따라 인가되는 경우에 화소 전압이 안정성 윈도우 내에 유지되도록 유지 전압들은 선택될 수 있다. 따라서, 세그먼트 전압 스윙, 즉, 하이 세그먼트 전압 (VSH) 및 로우 세그먼트 전압 (VSL) 사이의 차이는, 양의 또는 음의 안정성 윈도우의 폭 미만이다.
어드레싱 또는 작동 전압, 이를테면 하이 어드레싱 전압 (VCADD _H) 또는 로우 어드레싱 전압 (VCADD _L) 이 공통 라인에 인가되는 경우, 데이터는 개별 세그먼트 라인들에 따른 세그먼트 전압들의 인가에 의해 그 공통 라인을 따라 변조기들에 선택적으로 쓰여질 수 있다. 세그먼트 전압들은 인가된 세그먼트 전압에 작동이 의존하도록 선택될 수도 있다. 어드레싱 전압이 공통 라인을 따라 인가되는 경우, 하나의 세그먼트 전압의 인가는 결과적으로 화소 전압이 안정성 윈도우 내에 있게 하여, 그 화소가 작동하지 않게 유지되게 한다. 그 반면, 다른 세그먼트 전압의 인가는 결과적으로 화소 전압이 안정성 윈도우를 벗어나게 하여, 결국 화소의 작동이 이루어지게 한다. 작동을 유발하는 특정 세그먼트 전압은 어떤 어드레싱 전압이 이용되는지에 의존하여 가변할 수 있다. 일부 구현예들에서, 하이 어드레싱 전압 (VCADD_H) 이 공통 라인을 따라 인가되는 경우, 하이 세그먼트 전압 (VSH) 의 인가는 변조기로 하여금 그것의 현재 포지션으로 유지되게 할 수 있는 반면, 로우 세그먼트 전압 (VSL) 의 인가는 변조기의 작동을 유발할 수 있다. 그 결과, 세그먼트 전압들의 영향은 로우 어드레싱 전압 (VCADD _L) 이 인가되는 경우에 반대로 될 수 있어, 하이 세그먼트 전압 (VSH) 은 변조기의 작동을 유발하고, 로우 세그먼트 전압 (VSL) 은 변조기의 상태에 영향을 주지 않는다 (즉, 안정을 유지한다).
일부 구현예들에서는, 변조기들에 걸리는 동일한 극성의 전위차를 생성하는, 유지 전압들, 어드레스 전압들, 및 세그먼트 전압들이 이용될 수도 있다. 일부 다른 구현예들에서는, 변조기들의 전위차의 극성을 교체시키는 신호들이 이용될 수 있다. 변조기들에 걸리는 극성의 교체 (다시 말하면, 쓰기 프로시저들의 극성의 교체) 는 단일 극성의 반복된 쓰기 동작들 후에 일어날 수 있는 전하 축적을 줄이거나 또는 억제할 수도 있다.
도 5a는 도 2의 3x3 간섭 변조기 디스플레이에서의 디스플레이 데이터의 프레임을 예시하는 다이어그램의 일 예를 도시한다. 도 5b는 도 5a에 예시된 디스플레이 데이터의 프레임을 쓰는데 이용될 수도 있는 공통 및 세그먼트 신호들에 대한 타이밍도의 일 예를 도시한다. 그 신호들은, 예를 들어, 도 2의 3x3 어레이에 인가될 수 있으며, 이는 궁극적으로 도 5b에 예시된 라인 타임 (60e) 디스플레이 배열이 되게 한다. 도 5a의 작동된 변조기들은 어두운-상태에 있다, 즉, 그 경우 반사된 광의 실질적 부분은, 예를 들어, 관람자에게 어두운 외관이 되도록 하기 위해서 가시 스펙트럼의 바깥쪽에 있다. 도 5a에 예시된 프레임을 쓰기 전에, 화소들은 임의의 상태에 있을 수 있지만, 도 5b의 타이밍도에 예시된 쓰기 프로시저는 각각의 변조기가 해제되었고 제 1 라인 타임 (60a) 전에 작동되지 않은 상태로 존재한다고 상정한다.
제 1 라인 타임 (60a) 동안, 해제 전압 (70) 이 공통 라인 1에 인가되며; 공통 라인 2에 인가된 전압은 하이 유지 전압 (72) 에서 시작하고 해제 전압 (70) 으로 이동하며; 그리고 로우 유지 전압 (76) 은 공통 라인 3을 따라 인가된다. 따라서, 공통 라인 1을 따르는 변조기들인 (공통 1, 세그먼트 1), (1,2) 및 (1,3) 은 제 1 라인 타임 (60a) 의 지속시간 동안 이완된, 또는 작동하지 않은 상태로 유지되며, 공통 라인 2를 따르는 변조기들인 (2,1), (2,2) 및 (2,3) 은 이완된 상태로 이동할 것이고, 공통 라인 3을 따르는 변조기들인 (3,1), (3,2) 및 (3,3) 은 그것들의 이전의 상태로 유지될 것이다. 도 4를 참조하면, 세그먼트 라인들 (1, 2 및 3) 을 따라 인가된 세그먼트 전압들은, 공통 라인들 (1, 2 또는 3) 중의 어느 것도 라인 타임 (60a) 동안 작동을 유발할 전압 레벨들에 노출되어 있지 않을 것 (즉, VCREL - 이완 및 VCHOLD_L - 안정) 이므로, 간섭 변조기들의 상태에 영향을 주지 않을 것이다.
제 2 라인 타임 (60b) 동안, 공통 라인 1 상의 전압은 하이 유지 전압 (72) 으로 이동하고, 공통 라인 1을 따르는 모든 변조기들은 인가된 세그먼트 전압에 무관하게 이완된 상태로 유지되는데, 어드레싱 또는 작동 전압이 공통 라인 1에 인가되지 않았기 때문이다. 공통 라인 2를 따르는 변조기들은 해제 전압 (70) 의 인가로 인해 이완된 상태로 유지되고, 공통 라인 3을 따르는 변조기들인 (3,1), (3,2) 및 (3,3) 은 공통 라인 3을 따르는 전압이 해제 전압 (70) 으로 이동하는 경우에 이완될 것이다.
제 3 라인 타임 (60c) 동안, 공통 라인 1은 하이 어드레스 전압 (74) 을 공통 라인 1에 인가함으로써 어드레싱된다. 이 어드레스 전압의 인가 동안에 로우 세그먼트 전압 (64) 이 세그먼트 라인들 (1 및 2) 을 따라 인가되기 때문에, 변조기들인 (1,1) 및 (1,2) 에 걸리는 화소 전압은 변조기들의 양의 안정성 윈도우의 상한 (high end) 보다 크고 (즉, 전압차가 미리 정의된 임계치를 초과하였음), 변조기들인 (1,1) 및 (1,2) 는 작동된다. 반대로, 하이 세그먼트 전압 (62) 이 세그먼트 라인 3을 따라 인가되기 때문에, 변조기 (1,3) 에 걸리는 화소 전압은 변조기들인 (1,1) 및 (1,2) 의 전압 미만이고, 변조기의 양의 안정성 윈도우 내에 유지되며, 변조기 (1,3) 은 따라서 이완된 채로 유지된다. 또한 라인 타임 (60c) 동안, 공통 라인 2를 따르는 전압은 로우 유지 전압 (76) 으로 감소하고, 공통 라인 3을 따르는 전압은 해제 전압 (70) 으로 유지되어, 공통 라인들 (2 및 3) 을 따르는 변조기들을 이완된 포지션으로 남겨진다.
제 4 라인 타임 (60d) 동안, 공통 라인 1 상의 전압은 하이 유지 전압 (72) 으로 복귀하여, 공통 라인 1을 따르는 변조기들은 그것들의 개별 어드레싱된 상태들로 남겨진다. 공통 라인 2 상의 전압은 로우 어드레스 전압 (78) 으로 감소된다. 하이 세그먼트 전압 (62) 이 세그먼트 라인 2를 따라 인가되기 때문에, 변조기 (2,2) 에 걸리는 화소 전압은 변조기의 음의 안정성 윈도우의 하한 미만이 되어, 변조기 (2,2) 가 작동되게 한다. 반대로, 로우 세그먼트 전압 (64) 이 세그먼트 라인들 (1 및 3) 에 인가되기 때문에, 변조기들인 (2,1) 및 (2,3) 은 이완된 포지션으로 유지된다. 공통 라인 3 상의 전압은 하이 유지 전압 (72) 으로 증가하여, 공통 라인 3을 따르는 변조기들을 이완된 상태로 남겨둔다.
마지막으로, 제 5 라인 타임 (60e) 동안, 공통 라인 1 상의 전압은 하이 유지 전압 (72) 으로 유지되고, 공통 라인 2 상의 전압은 로우 유지 전압 (76) 으로 유지되어, 공통 라인들 (1 및 2) 을 따르는 변조기들을 그것들의 개별 어드레싱된 상태들로 남겨둔다. 공통 라인 3 상의 전압은 공통 라인 3을 따르는 변조기들을 어드레싱하기 위해 하이 어드레스 전압 (74) 으로 증가한다. 로우 세그먼트 전압 (64) 이 세그먼트 라인들 (2 및 3) 에 인가됨에 따라, 변조기들인 (3,2) 및 (3,3) 은 작동하는 반면, 세그먼트 라인 1을 따라 인가된 하이 세그먼트 전압 (62) 은 변조기 (3,1) 이 이완된 포지션으로 유지되게 한다. 따라서, 제 5 라인 타임 (60e) 의 끝에서, 3x3 화소 어레이는 도 5a에 도시된 상태에 있고, 다른 공통 라인들 (미도시) 을 따르는 변조기들이 어드레싱 중인 경우에 발생할 수도 있는 세그먼트 전압에서의 변동들에 무관하게, 유지 전압들이 공통 라인들을 따라 인가되는 한, 그 상태로 유지될 것이다.
도 5b의 타이밍도에서, 주어진 쓰기 프로시저 (즉, 라인 타임들 (60a-60e)) 는 하이 유지 및 어드레스 전압들, 또는 로우 유지 및 어드레스 전압들의 사용을 포함할 수 있다. 일단 쓰기 프로시저가 주어진 공통 라인에 대해 완료되면 (그리고 공통 전압이 작동 전압과 동일한 극성을 갖는 유지 전압으로 설정되면), 화소 전압은 주어진 안정성 윈도우 내에 유지되고, 해제 전압이 그 공통 라인에 인가되기까지 이완 윈도우를 통과하지 않는다. 더욱이, 각각의 변조기가 변조기를 어드레싱하기 전에 쓰기 프로시저의 부분으로서 해제되므로, 해제 시간보다는, 변조기의 작동 시간이, 라인 타임을 결정할 수도 있다. 구체적으로는, 변조기의 해제 시간이 작동 시간보다 큰 구현예들에서, 해제 전압은, 도 5b에 묘사된 바와 같이, 단일 라인 타임보다 더 길게 인가될 수도 있다. 일부 다른 구현예들에서, 공통 라인들 또는 세그먼트 라인들을 따라 인가된 전압들은 다른 변조기들, 이를테면 상이한 컬러들의 변조기들의 작동 및 해제 전압들에서의 변동들을 설명하기 위해 가변할 수도 있다.
위에서 언급된 원리들에 따라서 동작하는 간섭 변조기들의 구조의 세부사항들은 광범위하게 달라질 수도 있다. 예를 들어, 도 6a 내지 도 6e는 가동 반사 층 (14) 및 그것의 지지 구조들을 구비한, 간섭 변조기들의 변화하는 구현예들의 단면들의 예들을 도시한다. 도 6a는 도 1의 간섭 변조기 디스플레이의 부분 단면의 일 예를 도시하며, 여기서 금속 재료의 스트립, 즉, 가동 반사 층 (14) 은 기판 (20) 으로부터 직교하게 연장하는 지지물들 (18) 상에 성막된다. 도 6b에서, 각각의 IMOD의 가동 반사 층 (14) 은 일반적으로 형상이 정사각형 또는 직사각형이고 테더들 (tethers) (32) 상의 코너들에서 또는 그 코너들 가까이에서 지지물들에 부착된다. 도 6c에서, 가동 반사 층 (14) 은 일반적으로 형상이 정사각형 또는 직사각형이고 유연한 금속을 포함할 수도 있는 변형가능 층 (34) 에 매달려 있다. 변형가능 층 (34) 은 가동 반사 층 (14) 의 주위를 둘러싸게 기판 (20) 에 직접적으로 또는 간접적으로 연결될 수 있다. 이런 연결체들은 본원에서는 지지 포스트들이라 지칭된다. 도 6c에 도시된 구현예는 가동 반사 층 (14) 의 광학적 기능들의, 변형가능 층 (34) 에 의해 행해지는 그것의 기계적 기능들로부터의 분리로 도출된 부가적인 이점들을 가진다. 이 분리는 반사 층 (14) 을 위해 사용된 구조적 설계 및 재료들과 변형가능 층 (34) 을 위해 사용된 구조적 설계 및 재료들이 서로 독립적으로 최적화되는 것을 허용한다.
도 6d는 가동 반사 층 (14) 이 반사 서브 층 (14a) 을 포함하는 IMOD의 다른 예를 도시한다. 가동 반사 층 (14) 은 지지 구조, 이를테면 지지 포스트들 (18) 상에 안착 (rest) 된다. 지지 포스트들 (18) 은 하부 정지 전극 (즉, 예시된 IMOD에서의 광학적 스택 (16) 의 부분) 으로부터 가동 반사 층 (14) 의 분리를 제공하여서, 예를 들어 가동 반사 층 (14) 이 이완된 포지션에 있는 경우에 갭 (19) 이 가동 반사 층 (14) 및 광학적 스택 (16) 사이에 형성된다. 가동 반사 층 (14) 은 또한 전극으로서 역할을 하도록 구성될 수도 있는 도전 층 (14c), 및 지지 층 (14b) 을 구비할 수 있다. 이 예에서, 도전 층 (14c) 은 기판 (20) 으로부터 먼 쪽의, 지지 층 (14b) 의 일 측에 배치되고, 반사 서브 층 (14a) 은 기판 (20) 에 가까운 쪽의, 지지 층 (14b) 의 타 측에 배치된다. 일부 구현예들에서, 반사 서브 층 (14a) 은 도전성일 수 있고 지지 층 (14b) 및 광학적 스택 (16) 사이에 배치될 수 있다. 지지 층 (14b) 은 유전체 재료, 예를 들어, 실리콘 산화질화물 (SiON) 또는 실리콘 이산화물 (SiO2) 의 하나 이상의 층들을 포함할 수 있다. 일부 구현예들에서, 지지 층 (14b) 은, 예를 들어, SiO2/SiON/SiO2 삼-층 스택과 같은 층들의 스택일 수 있다. 반사 서브 층 (14a) 및 도전 층 (14c) 중 어느 하나 또는 양쪽 모두는, 예를 들어, 약 0.5% 구리 (Cu) 를 갖는 알루미늄 (Al) 합금, 또는 다른 반사성 금속 재료를 포함할 수 있다. 유전체 지지 층 (14b) 위쪽 및 아래쪽에 도전 층들 (14a, 14c) 을 채용하는 것은 응력들 (stresses) 의 균형을 잡을 수 있고 향상된 도전율 (conduction) 을 제공할 수 있다. 일부 구현예들에서, 반사 서브 층 (14a) 및 도전 층 (14c) 은 다양한 설계 목적들, 이를테면 가동 반사 층 (14) 내에서 특정 응력 프로파일들을 달성하는 것을 위한 상이한 재료들로 형성될 수 있다.
도 6d에 예시된 바와 같이, 일부 구현예들은 또한 흑색 마스크 구조 (23) 를 구비할 수 있다. 흑색 마스크 구조 (23) 는 광학적으로 비활동적 지역들 내에 (예를 들어, 화소들 사이에 또는 포스트들 (18) 아래에) 주변 광 또는 미광 (stray light) 을 흡수하기 위해 형성될 수 있다. 흑색 마스크 구조 (23) 는 또한 광이 디스플레이의 비활동 부분들에서 반사되거나 또는 그 부분들을 투과하는 것을 억제하며, 이에 의해 콘트라스트 비를 증가시킴으로써, 디스플레이 디바이스의 광학적 특성들을 개선할 수 있다. 덧붙여, 흑색 마스크 구조 (23) 는 도전성일 수 있고 전기 부싱 층으로서 기능을 하도록 구성될 수 있다. 일부 구현예들에서, 행 전극들은 접속된 행 전극의 저항을 줄이기 위해 흑색 마스크 구조 (23) 에 접속될 수 있다. 흑색 마스크 구조 (23) 는 성막 및 패터닝 기법들을 포함한, 다양한 방법들을 이용하여 형성될 수 있다. 흑색 마스크 구조 (23) 는 하나 이상의 층들을 구비할 수 있다. 예를 들어, 일부 구현예들에서, 흑색 마스크 구조 (23) 는 각각 약 30-80 Å, 500-1000 Å, 및 500-6000 Å의 범위의 두께를 가지는, 광학적 흡수체로서 역할을 하는 몰리브덴-크롬 (MoCr) 층, 층, 그리고 반사체 및 부싱 층으로서 역할을 하는 알루미늄 합금을 포함한다. 하나 이상의 층들은, 예를 들어, MoCr 및 SiO2 층들을 위한 탄소 테트라플루오로메탄 (CF4) 및/또는 산소 (O2) 와 알루미늄 합금 층을 위한 염소 (Cl2) 및/또는 붕소 3염화물 (BCl3) 을 포함하여, 포토리소그래피 및 건식 에칭을 포함한, 다양한 기법들을 이용하여 패터닝될 수 있다. 일부 구현예들에서, 흑색 마스크 (23) 는 에탈론 (etalon) 또는 간섭 스택 구조일 수 있다. 이러한 간섭형 스택 흑색 마스크 구조들 (23) 에서, 도전성 흡수체들은 각각의 행 또는 열의 광학적 스택 (16) 에서의 하부, 정지 전극들 간에 신호들을 전달 또는 버스전달 (bus) 하는데 사용될 수 있다. 일부 구현예들에서, 스페이서 층 (35) 은 일반적으로 흡수체 층 (16a) 을 흑색 마스크 (23) 에서의 도전 층들로부터 전기적으로 절연시키는 역할을 할 수 있다.
도 6e는 가동 반사 층 (14) 이 자체 지지형인 IMOD의 다른 예를 도시한다. 도 6d와 대조적으로, 도 6e의 구현예는 지지 포스트들 (18) 을 구비하지 않는다. 대신에, 가동 반사 층 (14) 은 밑에 있는 광학적 스택 (16) 과 다수의 로케이션들에서 접촉하고, 가동 반사 층 (14) 의 곡률은 간섭 변조기에 걸리는 전압이 작동을 유발하는데 충분하지 않은 경우에 가동 반사 층 (14) 이 도 6e의 작동되지 않은 포지션으로 복귀한다는 것의 충분한 지지를 제공한다. 복수의 여러 상이한 층들을 포함할 수도 있는 광학적 스택 (16) 은, 여기서 명료함을 위해 광학적 흡수체 (16a), 및 유전체 (16b) 를 포함하는 것으로 도시된다. 일부 구현예들에서, 광학적 흡수체 (16a) 는 고정된 전극으로서 뿐만 아니라 부분 반사 층으로서도 역할을 할 수도 있다.
도 6a 내지 도 6e에 도시된 것들과 같은 구현예들에서, IMOD들은 이미지들이 투명 기판 (20) 의 앞면, 즉, 변조기가 배열된 쪽과 반대인 쪽에서 보이는 직접 뷰 디바이스들로서 기능을 한다. 이들 구현예들에서, 디바이스의 뒷면 부분들 (다시 말하면, 예를 들어, 도 6c에 예시된 변형가능 층 (34) 을 포함하여, 가동 반사 층 (14) 뒤의 디스플레이 디바이스의 임의의 부분) 은 디스플레이 디바이스의 이미지 품질에 강한 영향 또는 악영향을 주는 일 없이 구성되고 동작될 수 있는데, 반사 층 (14) 이 디바이스의 그 부분들을 광학적으로 차폐하기 때문이다. 예를 들어, 일부 구현예들에서 변조기의 광학적 특성들을 변조기의 전기기계적 특성들, 이를테면 전압 어드레싱 및 이러한 어드레싱으로부터 생겨나는 이동들로부터 분리하는 능력을 제공하는 버스 구조 (예시되지 않음) 는 가동 반사 층 (14) 뒤에 구비될 수 있다. 덧붙여, 도 6a 내지 도 6e의 구현예들은 프로세싱, 이를테면 패터닝을 단순화시킬 수 있다.
도 7은 간섭 변조기에 대한 제조 프로세스 (80) 를 예시하는 흐름도의 일 예를 도시하고, 도 8a 내지 도 8e는 그런 제조 프로세스 (80) 의 대응하는 스테이지들의 단면 개략도들의 예들을 도시한다. 일부 구현예들에서, 제조 프로세스 (80) 는 도 7에 도시되지 않은 다른 블록들 외에도, 예를 들어, 도 1 및 도 6에 예시된 일반 유형의 간섭 변조기들을 제조하기 위해 구현될 수 있다. 도 1, 도 6 및 도 7을 참조하면, 프로세스 (80) 는 블록 82에서 기판 (20) 상의 광학적 스택 (16) 의 형성으로 개시된다. 도 8a는 기판 (20) 상에 형성된 이러한 광학적 스택 (16) 을 예시한다. 기판 (20) 은 유리 또는 플라스틱과 같은 투명 기판일 수도 있으며, 그것은 유연한 또는 비교적 딱딱하고 휘지 않을 수도 있고, 광학적 스택 (16) 의 효율적인 형성을 용이하게 하기 위해 사전 준비 프로세스들, 예를 들어, 세정을 받았을 수도 있다. 위에서 논의된 바와 같이, 광학적 스택 (16) 은 도전성이며, 부분적으로 투과성이고 부분적으로 반사성이며, 그리고, 예를 들어, 소망의 특성들을 갖는 하나 이상의 층들을 투명 기판 (20) 상에 성막함으로써 제작될 수도 있다. 도 8a에서, 광학적 스택 (16) 은 서브 층들 (16a 및 16b) 을 갖는 다층 구조를 포함하지만, 더 많거나 더 적은 서브 층들이 일부 다른 구현예들에서 포함될 수도 있다. 일부 구현예들에서, 서브 층들 (16a, 16b) 중 하나는 광학적 흡수 및 도전 특성들 양쪽 모두를 갖게 구성될 수 있다, 이를테면 결합형 도체/흡수체 서브 층 (16a) 일 수 있다. 덧붙여, 서브 층들 (16a, 16b) 중 하나 이상은 평행한 스트립들로 패터닝될 수 있고, 디스플레이 디바이스에 행 전극들을 형성할 수도 있다. 이러한 패터닝은 마스킹 및 에칭 프로세스 또는 이 기술분야에서 알려진 다른 적합한 프로세스에 의해 형성될 수 있다. 일부 구현예들에서, 서브 층들 (16a, 16b) 중 하나는 절연성 또는 유전체 층, 이를테면 하나 이상의 금속 층들 (예를 들어, 하나 이상의 반사 및/또는 도전 층들) 위에 성막되는 서브 층 (16b) 일 수 있다. 덧붙여서, 광학적 스택 (16) 은 디스플레이의 행들을 형성하는 개개의 및 평행한 스트립들로 패터닝될 수 있다.
프로세스 (80) 는 블록 84에서 광학적 스택 (16) 상의 희생 층 (25) 의 형성을 계속한다. 희생 층 (25) 은 공동 (19) 을 형성하기 위해 나중에 (예를 들어, 블록 90에서) 제거되고 이에 따라 희생 층 (25) 은 도 1에 예시된 결과적인 간섭 변조기들 (12) 에서 보여지지 않는다. 도 8b는 광학적 스택 (16) 상에 형성된 희생 층 (25) 을 포함하는 부분적으로 제작된 디바이스를 예시한다. 광학적 스택 (16) 상의 희생 층 (25) 의 형성은, 후속하는 제거 후에, 소망의 설계 사이즈를 갖는 갭 또는 공동 (19) (또한 도 1 및 도 8e 참조) 을 제공하기 위해 선택된 두께로의, 몰리브덴 (Mo) 또는 비정질 실리콘 (a-Si) 과 같은 크세논 이불화물 (XeF2)-식각가능 재료의 성막을 포함할 수도 있다. 희생 재료의 성막은 물리적 기상 증착 (PVD, 예를 들어, 스퍼터링), 플라즈마 강화 화학 기상 증착 (PECVD), 열 화학 기상 증착 (열 CVD), 또는 스핀 코팅과 같은 성막 기법들을 이용하여 수행될 수도 있다.
프로세스 (80) 는 블록 86에서 지지 구조, 예를 들어, 도 1, 도 6 및 도 8c에 예시된 바와 같은 포스트 (18) 의 형성을 계속한다. 포스트 (18) 의 형성은 지지 구조 개구부를 형성하기 위해 희생 층 (25) 을 패터닝하는 것, 그 다음에 PVD, PECVD, 열 CVD, 또는 스핀 코팅과 같은 성막 방법을 이용하여, 포스트 (18) 를 형성하기 위해 재료 (예를 들어, 중합체 또는 무기질 재료, 예를 들어, 실리콘 산화물) 를 개구부 속에 성막하는 것을 포함할 수도 있다. 일부 구현예들에서, 희생 층 내에 형성된 지지 구조 개구부는 희생 층 (25) 및 광학적 스택 (16) 둘 다를 통해, 밑에 있는 기판 (20) 까지 연장할 수 있어서, 포스트 (18) 의 하부 말단은 도 6a에 예시된 바와 같이 기판 (20) 과 접촉한다. 대안으로, 도 8c에 묘사된 바와 같이, 희생 층 (25) 내에 형성된 개구부는 희생 층 (25) 을 통해 연장할 수 있지만, 광학적 스택 (16) 을 통해 연장할 수 없다. 예를 들어, 도 8e는 광학적 스택 (16) 의 상부 표면과 접촉하는 지지 포스트들 (18) 의 하부 말단들을 예시한다. 포스트 (18), 또는 다른 지지 구조들은, 지지 구조 재료의 층을 희생 층 (25) 상에 성막하고 희생 층 (25) 에서 개구부들로부터 떨어져 위치된 지지 구조 재료의 부분들을 패터닝함으로써 형성될 수도 있다. 지지 구조들은, 도 8c에 예시된 바와 같이 개구부들 내에 위치될 수도 있지만, 또한, 적어도 부분적으로는 희생 층 (25) 의 일 부분 위로 연장할 수 있다. 위에서 언급했듯이, 희생 층 (25) 및/또는 지지 포스트들 (18) 의 패터닝은, 패터닝 및 에칭 프로세스에 의해 수행될 수 있지만, 또한 대안적 에칭 방법들에 의해 수행될 수도 있다.
프로세스 (80) 는 블록 88에서 도 1, 도 6 및 도 8d에 예시된 가동 반사 층 (14) 과 같은 가동 반사 층 또는 멤브레인의 형성을 계속한다. 가동 반사 층 (14) 은 하나 이상의 성막 단계들, 예를 들어, 패터닝, 마스킹, 및/또는 에칭 단계들과 함께 하나 이상의 반사 층 (예를 들어, 알루미늄, 알루미늄 합금) 성막을 채용함으로써 형성될 수도 있다. 가동 반사 층 (14) 은 도전성일 수 있고, 도전 층이라고 지칭될 수 있다. 일부 구현예들에서, 가동 반사 층 (14) 은 도 8d에 도시된 바와 같은 복수의 서브 층들 (14a, 14b, 14c) 을 구비할 수도 있다. 일부 구현예들에서, 서브 층들, 이를테면 서브 층들 (14a, 14c) 중 하나 이상은, 그것들의 광학적 특성들을 위해 선택된 고 반사성 서브 층들을 포함할 수도 있고, 다른 서브 층 (14b) 은 그것의 기계적 특성들을 위해 선택된 기계적 서브 층을 포함할 수도 있다. 희생 층 (25) 이 블록 88에서 형성된 부분적으로 제작된 간섭 변조기에 여전히 존재하므로, 가동 반사 층 (14) 은 이 스테이지에서 통상 이동 가능하지 않다. 희생 층 (25) 을 포함하는 부분적으로 제작된 IMOD는 또한 본원에서는 "해제되지 않은 (unreleased)" IMOD라고 지칭될 수도 있다. 도 1에 관하여 위에서 설명된 바와 같이, 가동 반사 층 (14) 은 디스플레이의 열들을 형성하는 개개의 및 평행한 스트립들로 패터닝될 수 있다.
프로세스 (80) 는 블록 90에서 공동, 예를 들어, 도 1, 도 6 및 도 8e에 예시된 바와 같은 공동 (19) 의 형성을 계속한다. 공동 (19) 은 (블록 84에서 성막된) 희생 재료 (25) 를 식각제에 노출시킴으로써 형성될 수도 있다. 예를 들어, Mo 또는 비정질 Si와 같은 식각가능 희생 재료는, 공동 (19) 을 둘러싸는 구조들에 대해 통상 선택적으로 제거되는 소망의 양의 재료를 제거하는데 효과적인 기간 동안, 건식 화학적 에칭에 의해, 예를 들어, 희생 층 (25) 을 기체 또는 기상 식각제, 이를테면 고체 XeF2로부터 파생된 증기들에 노출시킴으로써 제거될 수도 있다. 다른 에칭 방법들, 예를 들어 습식 에칭 및/또는 플라즈마 에칭 또한 이용될 수도 있다. 희생 층 (25) 이 블록 90 동안에 제거되므로, 가동 반사 층 (14) 은 이 스테이지 후에 통상 이동가능하다. 희생 재료 (25) 의 제거 후, 결과적인 완전히 또는 부분적으로 제작된 IMOD는 본원에서는 "해제된 (released)" IMOD라고 지칭될 수도 있다.
반사형 디스플레이들, 이를테면 간섭 변조기 화소들을 갖는 반사형 디스플레이들이, 반사된 광을 이용하여 이미지들을 형성하기 때문에, 일부 환경들에서 디스플레이의 밝기를 증가시키기 위해 주변 광을 증강시키는 것이 바람직할 수도 있다. 이 증강 (augmentation) 은, 광원으로부터의 광이 반사형 디스플레이로 향하게 되며 그 다음에 반사형 디스플레이는 그 광을 관람자 쪽으로 되 반사하는 조명 시스템에 의해 제공될 수도 있다.
도 9a는 조명 시스템의 단면의 일 예를 도시한다. 도광체 (120) 는 광원 (130) 으로부터 광을 수광한다. 도광체 (120) 에서의 복수의 광 터닝 특징부들 (121) 은 광원 (130) 으로부터의 광 (예를 들어, 광선 50) 을 밑에 있는 반사형 디스플레이 (160) 쪽으로 재지향시키도록 구성된다. 반사형 디스플레이 (160) 에서의 반사 화소들은 그 재지향된 광을 관람자 (170) 쪽으로 앞으로 반사시킨다. 일부 구현예들에서, 반사 화소들은 IMOD (12) (도 1) 일 수 있다.
도 9a를 계속 참조하면, 도광체 (120) 는, 입사 광이 도광체 (120) 를 통과하여 디스플레이 (160) 까지 전해지며 그리고 디스플레이 (160) 로부터 반사된 광이 또한 도광체 (120) 를 통과하여 관람자 (170) 에게까지 되 전해지도록 디스플레이 (160) 의 주 표면에 면하게 그리고 평행하게 배치된 평평한 광 투과성 패널일 수도 있다.
광원 (130) 은 임의의 적합한 광원, 예를 들어, 백열 전구, 에지 바 (edge bar), 발광 다이오드 ("LED"), 형광등, LED 경광등 (light bar), LED들의 어레이, 및/또는 다른 광원을 구비할 수도 있다. 특정 구현예들에서, 광원 (130) 으로부터의 광은, 그 광이 도광체 (120) 내에서 전반사 ("TIR") 에 의해 반사되도록 디스플레이 (160) 와는 정렬된 도광체 (120) 의 표면에 대해 낮게 스치는 각도에서 그 광의 부분이 도광체 (120) 의 적어도 일 부분을 가로지르는 방향으로 전파되도록 도광체 (120) 속으로 주입된다. 일부 구현예들에서, 광원 (130) 은 경광등을 포함한다. 광 발생 디바이스 (예를 들어, LED) 로부터 경광등에 들어가는 광은 그 경광등의 길이의 일부 또는 전부를 따라 전파될 수 있고 경광등의 길이의 일부 또는 전부에 걸쳐서 경광등의 표면 또는 에지 밖으로 나갈 수도 있다. 경광등 밖으로 나간 광은 도광체 (120) 의 에지로 들어간 다음, 도광체 (120) 내에서 전파된다.
도광체 (120) 에서의 광 터닝 특징부들 (121) 은 그 광의 적어도 일부가 반사형 디스플레이 (160) 까지 도광체 (120) 밖으로 통과하도록 하기에 충분한 각도로 그 광을 디스플레이 (160) 의 디스플레이 엘리먼트들 쪽으로 향하게 한다. 광 터닝 특징부들 (121) 은 관람자 (170) 밖으로 면하는 터닝 특징부 (121) 의 반사율을 증가시키며 그리고/또는 관람자 측면에서 흑색 마스크로서 기능을 하도록 구성된 하나 이상의 층들을 구비할 수도 있다. 이들 층들은 전체적으로 코팅 (140) 으로서 지칭될 수도 있다.
도 9b는 코팅 (140) 이 복수의 층들을 포함하는 광 터닝 특징부의 단면의 일 예를 도시한다. 특정 구현예들에서, 터닝 특징부들 (121) 의 코팅 (140) 은 도광체 (120) 내에서 광을 재지향시키는 반사 층 (122), 스페이서 층 (123), 및 스페이서 층 (123) 위에 있는 부분 반사 층 (124) 을 갖는 간섭 스택으로서 구성될 수도 있다. 스페이서 층 (123) 은 반사 층 (122) 및 부분 반사 층 (124) 사이에 배치되고 그것의 두께에 의해 광학적 공진 공동을 규정한다.
간섭 스택은 관람자 (170) 가 보았을 때, 코팅 (140) 에 어두운 외관을 주도록 구성될 수 있다. 예를 들어, 코팅 (140) 이 관람자 (170) (도 9a) 에 의해 위에서 보여졌을 때 흑색 또는 어둡게 보여지도록 하기 위해 반사된 광이 파괴 간섭하도록 스페이서 (123) 의 두께는 선택되어, 광은 반사 층 (122) 및 부분 반사 층 (124) 의 각각에서 반사될 수 있다.
반사 층 (122) 은, 예를 들어, 금속 층, 예를 들어, 알루미늄 (Al), 니켈 (Ni), 은 (Ag), 몰리브덴 (Mo), 금 (Au), 및 크롬 (Cr) 을 포함할 수 있다. 반사 층 (122) 은 약 100 Å 및 약 700 Å 사이의 두께에 있을 수 있다. 하나의 구현예에서, 반사 층 (122) 은 약 300 Å 두께이다. 스페이서 층 (123) 은 갖가지 광 투과성 재료들, 예를 들어, 공기, 실리콘 산화-질화물 (SiOxN), 실리콘 이산화물 (SiO2), 알루미늄 산화물 (A12O3), 티타늄 이산화물 (TiO2), 불화 마그네슘 (MgF2), 크롬 (III) 산화물 (Cr3O2), 실리콘 질화물 (Si3N4), 투명 전도성 산화물들 (TCOs), 인듐 주석 산화물 (ITO), 및 산화 아연 (ZnO) 을 포함할 수 있다. 일부 구현예들에서, 스페이서 층 (123) 은 약 500 Å 및 약 1500 Å 사이의 두께이다. 하나의 구현에서, 스페이서 층 (123) 은 약 800 Å 두께이다. 부분 반사 층 (124) 은 갖가지 재료들, 예를 들어, 몰리브덴 (Mo), 티타늄 (Ti), 텅스텐 (W), 크롬 (Cr) 등뿐만 아니라 합금들, 예를 들어, MoCr를 포함할 수 있다. 부분 반사 층 (124) 은 일부 구현예들에서 약 20 및 약 300 Å 사이의 두께일 수 있다. 하나의 구현예에서, 부분 반사 층 (124) 은 약 80 Å 두께이다.
도 9b를 계속 참조하면, 광이 광 터닝 특징부 (121) 의 측면들 (126 및 127) 에서 디스플레이 (160) 쪽으로 주로 재지향하기 때문에, 일부 구현예들에서는, 이들 측면들 사이의 영역에, 코팅 (140) 에는 광이 통과하여 이동할 수 있는 개구부 (125) 가 제공될 수도 있다. 개구부 (125) 는 디스플레이 (160) 로의 주변 광의 전파 및/또는 관람자 (170) 로의 반사된 광의 전파를 용이하게 할 수 있다.
금속 층들, 이를테면 반사 코팅 (140) 및 부분 반사 층 (124) 은, 일부 구현예들에서, 부식될 수 있거나 또는 그렇지 않으면 원치 않는 반응들을 겪게 된다는 것이 확인되어 있다. 이론으로 제한되는 일 없이, 이들 원치 않는 반응들이 반사 코팅 (140) 및/또는 층 (124) 으로의 주변 확산 및 그것과의 반응으로부터의 습기 또는 가스들 (예를 들어, 산화체들) 로 인해 발생한다고 믿어진다. 이들 반응들은 반사 코팅 (140) 의 재료들의 특성들을 변화시키고 (예를 들어, 코팅 및 층들의 반사율을 떨어뜨리며) 이에 의해 코팅 (140) 및/또는 층 (124) 의 소망의 기능성을 떨어뜨릴 수 있다.
도 10은 도광체 (120) 위에 배치된 패시베이션 층 (110) 이 제공된 조명 시스템의 단면의 일 예를 도시한다. 광원 (130) 은 광을 도광체 (120) 속으로 주입하도록 구성된다. 일부 구현예들에서, 패시베이션 층 (110) 은 도광체 (120) 의 부분들, 이를테면 광 터닝 특징부들 (121) 사이를 연장하는 도광체의 부분들 상에 직접 배치된다. 패시베이션 층 (110) 은 또한 광 터닝 특징부들 (121) 의 코팅 (140) 상에 직접 배치될 수도 있다. 예시된 바와 같이, 광 터닝 특징부들 (121) 은 도광체 (120) 에서 오목부들로서 형성될 수도 있고 패시베이션 층 (110) 은 도광체 (120) 의 상단 주 표면 위를 실질적으로 합치하게 (conformally) 연장할 수도 있다. 일부 구현예들에서, 광 터닝 특징부 (121) 의 바닥에서의 등각 패시베이션 층 (110) 의 두께 대 그 광 터닝 특징부 (121) 의 측벽들에서의 등각 패시베이션 층 (110) 의 두께의 비는 약 5:1, 약 3:1, 약 2:1, 약 1.5:1, 또는 약 1:1일 수도 있다. 그런 레벨들의 두께 균일도는, 본원에서 논의된 바와 같이, 패시베이션을 제공하면서도 반사-방지 코팅을 형성하는 이점들을 제공할 수 있다.
도 10을 계속 참조하면, 패시베이션 층 (110) 은 수분 장벽일 수도 있다. 일부 구현예들에서, 패시베이션 층 (110) 은 약 1 g/㎡/day 이하, 약 0.01 g/㎡/day 이하, 또는 약 0.0001 g/㎡/day 이하의 습기 관류율 (moisture transmission coefficient) 을 가진다. 패시베이션 층 (110) 은 습기 및/또는 주변 가스들에 대한 장벽 특성들을 제공하기 위한 적합한 두께로 될 수도 있다. 약 50 ㎚ 이상, 또는 약 75 ㎚ 이상의 두께들은 환경에 대한 분리와 부가된 광학적 기능성 (예를 들어, 반사방지 특성들) 에 대해 특별한 이점들을 제공한다고 확인되어 있다.
일부 구현예들에서, 85%의 상대 습도를 갖는 85 ℃의 환경에 노출되는 경우, 패시베이션 층 (110) 은 적어도 약 200 시간, 또는 적어도 약 500 시간, 또는 적어도 약 1000 시간의 지속기간 동안 반사 코팅 (140) 에서의 부식을 방지한다. 일부 구현예들에서, 부식 방지는 디바이스의 동작이 손상되지 않는 그런 레벨에 있어서, 디바이스는 그것의 동작 사양들을 충족시킨다. 예를 들어, 코팅 (140) 에서의 부분 반사 층 (124) 이 부식되면, 코팅 (140) 의 흑색-마스크 특성들은 감소되고 코팅 (140) 에서 주변 반사의 증가가 (예를 들어, 층 (122) 으로부터의 반사로 인해) 발생할 수 있다. 일부 구현예들에서, 층 (124) 의 부식은 코팅 (140) 에서 인지된 반사의 증가가 85%의 상대 습도를 갖는 85 ℃의 환경에서 500 시간 후에 약 20% 이하, 약 10% 이하, 또는 약 5% 이하가 되는 정도로 방지된다. 일부 구현예들에서, 이들 이익들은 광 터닝 특징부의 10 ㎛ 폭에서 Al의 50 ㎚ 반사 층 (122), 실리콘 산화물의 72 ㎚ 스페이서 층 (123), 및 MoCr의 5 ㎚ 부분 반사 층 (124) (도 9b) 을 포함하는 반사 코팅 (140) 에 대해 성취된다.
패시베이션 층 (110) 은 패시베이션 층 (110) 밑에 있는 전기 절연성 전기 구조들에 유리할 수도 있는 광 투과성 유전체 재료들을 포함한, 광 투과성 재료로 로 형성될 수도 있다. 패시베이션 층 (110) 에 대한 적합한 재료들의 예들은 실리콘 산화물 (SiO2), 실리콘 산화질화물 (SiON), MgF2, CaF2, Al2O3, 또는 그 혼합물들을 포함한다. 일부 구현예들에서, 패시베이션 층 (110) 은 스핀-온 글라스로 형성된다.
도 11을 참조하면, 하나 이상의 광학적 디커플링 층들은 도광체 (120) 내의 광의 전파를 용이하게 하도록 제공될 수도 있다. 도 11은 광학적 디커플링 층들이 제공된 조명 시스템의 단면의 일 예를 도시한다. 예를 들어, 광학적 디커플링 층 (180a) 은 패시베이션 층 (110) 위로 제공될 수도 있다. 일부 구현예들에서, 광학적 디커플링 층 (180a) 은 패시베이션 층 (110) 또는 도광체 (120) 중 어느 하나보다 낮은 굴절 계수를 가진다. 이 낮은 굴절 계수는 패시베이션 층 (110) 및 광학적 디커플링 층 (180a) 사이의 계면에서 전반사를 조장하며, 이에 의해 도광체 (120) 를 가로질러 전반사에 의한 광의 전파를 용이하게 한다. 일부 구현예들에서, 광학적 디커플링 층 (180a) 은 부가적인 기능성을 제공할 수도 있다. 예를 들어, 그 층 (180a) 은 패시베이션 층 (110) 및 도광체 (120) 에 대한 기계적 보호를 제공하는 재료로 형성될 수도 있다. 광학적 디커플링 층 (180a) 에 대한 적합한 재료들의 예들은 MgF2, CaF2, UV-경화가능 에폭시들, 고분자 코팅들, 유기 실록산 코팅들, 실리콘 접착제들, 및 가시 스펙트럼에서 약 1.48보다 작은, 또는 약 1.45보다 작은, 또는 약 1.42보다 작은 굴절 계수를 갖는 다른 유사한 재료들을 포함한다.
도 11을 계속 참조하면, 일부 구현예들에서, 다른 광학적 디커플링 층 (180b) 이 도광체 (120) 밑에 제공될 수도 있다. 이 다른 광학적 디커플링 층 (180b) 은 또한 도광체 (120) 보다 낮은 굴절 계수를 가져서 이에 의해 층 (180b) 과 도광체 (120) 의 계면에서의 전반사를 용이하게 할 수도 있다. 그 층 (180b) 은 층 (180a) 과는 동일하거나 다른 재료로 형성될 수도 있다. 일부 다른 구현예들에서, 그 층 (180b) 은 생략되고 갭 (예를 들어, 에어 갭) 은 도광체 (120) 의 하부 주 표면에서 전반사를 용이하게 하기 위해 낮은 굴절 계수 매질을 제공한다.
도 11을 계속 참조하면, 일부 구현예들에서, 패시베이션 층 (110) 은 반사방지 특성들을 제공하도록 구성된다. 예를 들어, 패시베이션 층 (110) 의 굴절 계수 및 두께는 층 (110) 이 간섭 반사-방지 코팅으로서 기능을 하는 것을 허용하도록 선택될 수도 있다. 일부 구현예들에서, 패시베이션 층 (110) 의 굴절 계수는 광학적 디커플링 층 (180a) 의 굴절 계수 및 도광체 (120) (또는 도광체 (120) 가 다수의 층들을 포함하는 경우에, 패시베이션 층 (110) 에 바로 인접한 도광체 (120) 의 층) 의 굴절 계수 사이에 있다. 예를 들어, 패시베이션 층 (110) 의 굴절 계수는 다음의 수학식을 이용하여 유도될 수도 있다:
Figure pct00001
여기서 RIPS 는 패시베이션 층의 굴절 계수이며;
RILG 는 도광체의 굴절 계수이며; 그리고
RIODL 는 광학적 디커플링 층의 굴절 계수이다.
따라서, 일부 구현예들에서, 패시베이션 층 (110) 의 굴절 계수는 약 RIPS 일 수도 있다. 일부 구현예들에서, 패시베이션 층 (110) 의 굴절 계수는 RIPS의 10% 이내, 또는 RIPS의 5% 이내이다.
하나의 예에서, 1.42의 굴절 계수를 갖는 실리콘의 광학적 디커플링 층 (180a) 은 1.47의 굴절 계수를 갖는 실리콘 산화물로 형성된 패시베이션 층 (110) 위에 직접 배치될 수도 있으며, 그 패시베이션 층은 도광체 (120) 상에 배치되며, 그 도광체는 패시베이션 층 (110) 바로 밑에 있는 SiON의 층을 포함하며, 그 SiON 층은 1.52의 굴절 계수를 가진다. 일부 구현예들에서, 실리콘은 실리콘 접착제 코팅일 수도 있다. 광학적 디커플링 층 (180a) 은 패시베이션 층 (110) 과 직접 접촉할 수도 있으며, 그 패시베이션 층은 도광체 (120) 와 직접 접촉할 수도 있다. 일부 구현예들에서, 패시베이션 층 (110) 의 굴절 계수는 광학적 디커플링 층 (180a), 도광체 (120), 또는 광학적 디커플링 층 (180a) 및 도광체 (120) 둘 다의 0.1 이내이다. 일부 구현예들에서, 광학적 디커플링 층 (180a) 의 굴절 계수는, 패시베이션 층 (110) 및/또는 도광체 (120) 의 굴절 계수보다 약 0.05 이상, 또는 약 0.1 이상 작다.
일부 구현예들에서, 패시베이션 층 (110) 의 두께는 약 50 ㎚ 이상, 약 75 ㎚ 이상, 또는 약 75 - 125 ㎚일 수도 있다. 일부 다른 구현예들에서, 패시베이션 층 (110) 의 두께 약 250 - 330 ㎚일 수도 있다. 그런 두께들은, 본원에서 논의된 바와 같이, 광 스펙트럼에서의 반사방지 특성들을 패시베이션 층 (110) 에 제공하는 이익을 제공한다고 확인되어 있다. 패시베이션 층 (110) 을 도광체 (120) 위에 합치되게 형성함으로써, 패시베이션 층 (110) 은 실질적으로 균일한 두께로 형성되며, 이에 의해 도광체 (120) 에 소망의 광 스펙트럼 내의 반사방지 특성들을 일관되게 제공할 수도 있다. 패시베이션 층 (110) 의 두께가 광 터닝 특징부 (121) 의 바닥 및 측벽들 사이에서 가변하는 일부 구현예들에서, 위에서 언급된 두께들은 광 터닝 특징부 (121) 의 바닥에서의 두께일 수도 있다. 일부 구현예들에서, 광 터닝 특징부 (121) 의 바닥에서 패시베이션 층 (110) 의 두께는 약 100 ㎚, 또는 약 290 ㎚이고, 광 터닝 특징부 (121) 의 측벽들에서 패시베이션 층 (110) 의 두께는 그 바닥에서 약 40 ㎚, 또는 약 25 ㎚의 두께 이내이다.
조명 시스템은 도광체 (120) 의 반사-방지 특성들이 이익을 제공할 수도 있는 밑에 있는 디스플레이 (160) 를 구비할 수도 있다. 본원에서 논의된 바와 같이, 광원 (130) 으로부터의 광은 도광체 (120) 속으로 주입되며, 광 터닝 특징부들 (121) 에 의해 디스플레이 (160) 쪽으로 재지향되고, 디스플레이 (160) 에 의해 관람자 (170) 쪽으로 앞으로 반사되며, 이에 의해 관람자 (170) 에 의해 인지되는 이미지를 형성할 수도 있다. 광학적 디커플링 층 (180a), 패시베이션 층 (110), 및 도광체 (120) 에 의해 제공된 반사방지 특성들은 관람자 (170) 에 의해 보이는 반사상들 (reflections) 을 감소시킬 수 있으며, 이에 의해 디스플레이 (160) 의 인지된 콘트라스트를 개선시킨다.
도 12를 참조하면, 도광체 상에 직접 위치된 실리콘 산화물 패시베이션 층이 도시되어 있다. 실리콘 산화물 패시베이션 층 (굴절 계수 1.47) 은 위에 놓인 광 투과성 층 (예를 들어, 실리콘 층, 굴절 계수 = 1.42) 및 밑에 있는 도광체에서의 밑에 있는 광 투과성 층 (예를 들어, SiON 층, 굴절 계수 1.52) 사이에 배치된다. 그런 중간 값으로 패시베이션 층의 굴절 계수를 가지면, 패시베이션 층은 특출한 반사방지 특성들을 제공할 수 있다. 예를 들어, 약 75 - 125 ㎚의 두께들에서는, 결코 패시베이션 층을 가지지 않는 것과 비교하여 반사율에서의 14-배 감소가 관측된다. 더구나, 이 감소는 (법선에 대해) 0°부터 (법선에 대해) 30°까지의 입사각들로 패시베이션 층을 때리는 광에 대해 관측된다. 덧붙여서, 유사한 두께들 (예를 들어, 약 75 - 125 ㎚) 에서, 반사율에서의 감소는 이 각도들의 범위에 대해 유사하여, 단일 두께를 갖는 단일 패시베이션 층이 입사 각도들의 넓은 범위에 대해 반사율에서의 유사한 감소들을 달성할 수도 있다는 것을 나타낸다. 반사율에서의 이로운 감소들은 또한 더 높은 두께들에서 관측된다. 예를 들어, 약 275 - 325 ㎚의 두께들에서는, 반사율에서의 7-배 감소가 관측되고, 약 470 - 500 ㎚의 두께들에서는, 3-배보다 큰 반사율에서의 감소가 관측된다.
도 13은 광 터닝 특징부 상에 직접 위치된 실리콘 산화물 패시베이션 층에 대한 반사율 대 두께의 선도를 도시한다. 광 터닝 특징부는 반사 층 (예를 들어, Al) 으로 된 50 ㎚ 반사 층, 광 투과성 스페이서 층 (예를 들어, 실리콘 산화물) 으로 된 72 ㎚ 스페이서 층, 및 얇은 금속 (예를 들어, MoCr) 으로 된 5 ㎚ 부분 반사 층을 구비하는 코팅 (140) (도 9b) 을 포함한다. 패시베이션 층 위에 놓인 것은 실리콘 (굴절 계수 = 1.42) 으로 된 층이다. 패시베이션 층은 실리콘 산화물로 형성된다. 도 13에서 알 수 있는 바와 같이, 이들 층들은 양호한 반사방지 특성들을 달성한다. 약 165 - 185 ㎚의 두께들에서는, 패시베이션 층을 가지지 않는 것과 비교하여 반사율의 절반이 관측된다. 반사율에서의 감소들은 (법선에 대해) 0°부터 (법선에 대해) 30°까지의 입사각들로 패시베이션 층을 때리는 광에 대해 관측된다. 유사한 감소들이 유사한 두께들 (예를 들어, 약 50 - 100 ㎚) 에서 관측되어서, 단일 두께를 갖는 단일 패시베이션 층은 입사 각들의 넓은 범위에 대해 반사율에서의 유사한 감소들을 달성할 수도 있다. 또한, 이들 두께들은 도광체 바로 위의 패시베이션 층들에 대해 반사율에서의 상당한 감소들을 제공하는 두께들 (도 12 참조) 과 겹친다. 예를 들어, 약 50 - 110 ㎚, 또는 약 75 - 100 ㎚의 두께들은 도광체 상에 그리고 광 터닝 특징부 상에 포설된 (distributed) 패시베이션 층에 대해 높은 레벨들의 반사방지율을 제공할 수도 있다.
도 13을 계속 참조하면, 더 큰 두께들이 또한 반사율에서의 감소들을 제공한다. 예를 들어, 약 260 - 300 ㎚의 두께들에서는, 반사율에서의 대략 50% 감소가 관측되고, 약 450 ㎚의 두께들에서는, 반사율에서의 대략 40% 감소가 관측된다.
반사-방지 구조의 부분이든 또는 반사-방지 기능 없이 구현되든, 패시베이션 층 (110) 은 여러 구성들로 배치구성될 수도 있다는 것이 이해될 것이다. 도 14는 다수의 패시베이션 층들을 갖는 조명 시스템의 단면의 일 예를 도시한다. 패시베이션 층 (110) 은 도광체 (120) 위에 배치되고 다른 패시베이션 층 (112) 은 도광체 (120) 밑에 배치된다. 일부 구현예들에서, 패시베이션 층 (112) 은, 패시베이션 층 (110) 에 대해 본원에서 논의된 바와 같이, 그 층 (112) 이 반사-방지 코팅으로서 역할을 하는 것을 허용하는 두께 및 굴절 계수를 가진다. 일부 구현예들에서, 패시베이션 층 (112) 의 두께는 약 75 ㎚ 이상, 또는 약 75 - 125 ㎚, 또는 약 250 - 330 ㎚일 수도 있다. 덧붙여서, 패시베이션 층 (112) 은 도광체 (120) 의 바로 위에 놓인 층 (129) 의 굴절 계수보다 작은 굴절 계수를 가질 수도 있다. 낮은 굴절 계수의 광학적 디커플링 층 (이를 테면 층 (180b), 도 11) 이 패시베이션 층 (112) 밑에 제공될 수도 있다. 일부 다른 구현예들에서, 에어 갭이 광학적 디커플링 층으로서 역할을 한다.
도 15a 및 도 15b를 참조하면, 패시베이션 층 (110) 은, 광 터닝 특징부 (121) 의 코팅 (140) 바로 위에 배치되고 광 터닝 특징부들 (121) 사이를 연장하는 도광체 (120) 의 부분들 상에서 계속 연장하는 블랭킷 (blanket) 층일 수도 있다. 도 15a 및 도 15b는 광 터닝 특징부 (121) 및 위에 놓인 패시베이션 층 (110) 을 갖는 도광체 (120) 의 단면의 일 예를 도시한다. 광 터닝 특징부들 (121) 의 코팅 (140) 은, 본원에서 논의된 바와 같이, 복수의 층들 (122, 123 및 124) 로 형성될 수도 있다. 패시베이션 층 (110) 은 도광체 (120) 전체를 실질적으로 가로질러 연장한다. 도 15b를 참조하면, 광 터닝 특징부들 (121) 외에도, 갖가지 다른 특징부들이 도광체 (120) 의 표면 상에 존재할 수도 있다. 예를 들어, 도전성 특징부들 (190) 은 도광체 (120) 위에 제공될 수도 있다. 도전성 특징부들 (190) 은, 예를 들어, 인터커넥트들 또는 전극들을 구비할 수도 있다. 특징부들 (190) 은, 예를 들어, 터치스크린 디스플레이의 부분을 형성할 수도 있다.
일부 다른 구현예들에서, 패시베이션 층 (110) 은 성막된 후에 패터닝될 수도 있다. 도 16a 및 도 16b는 광 터닝 특징부 (121) 및 도광체 (120) 가 위에 놓인 패터닝된 패시베이션 층 (110) 을 갖는 조명 시스템의 단면의 일 예를 도시한다. 일부 구현예들에서, 패시베이션 층 (110) 은, 그것의 부분들이 광 터닝 특징부들 (121) 에서 실질적으로 국한되는 반면 광 터닝 특징부들 (121) 사이의 영역들에서 패시베이션 층 (110) 의 부분들이 실질적으로 제거되도록 패터닝된다.
일부 구현예들에서, 코팅 (140) 및 패시베이션 층 (110) 을 형성하는 층들의 각각은 도광체 (120) 위에 성막된 블랭킷일 수도 있다. 이들 층들은 그 다음에 코팅 (140) 및 패시베이션 층 (110) 이 에칭에 의해 동시에 규정되는 것을 허용하는 단일 마스크를 이용하여 동시에 패터닝될 수도 있다. 패터닝된 패시베이션 층 (110) 은 광 터닝 특징부 (121) 및 코팅 (140) 을 캐핑 (capping) 한다. 도 16a 및 도 16b에 예시된 바와 같이, 패터닝된 패시베이션 층 (110) 및 코팅 (140) 의 측벽들은 실질적으로 공면 (coplanar) 일 수도 있어서, 코팅 (140) 의 측면들은 패터닝된 패시베이션 층 (110) 에 의해 보호되지 않거나 또는 노출된다. 덧붙여서, 도전성 특징부들 (190) 은 도광체 (120) 위에 존재할 수도 있다. 그 특징부들 (190) 은 또한 패터닝된 패시베이션 층 (110) 과 동시에 패터닝될 수도 있어서, 패시베이션 층 (110) 및 특징부들 (190) 의 측벽들은 공면일 수도 있고 특징부들 (190) 의 측면들은 패터닝된 패시베이션 층 (110) 에 의해 보호되지 않거나 또는 노출된다.
이 기술분야에서 통상의 지식을 가진 사람은 코팅들 (140) 의 노출된 측면들이 주변 환경으로부터의 습기 및 가스들과의 상호작용들에 영향을 받기 쉽도록 그들 측면들을 남겨둘 수도 있다는 것을 인식할 것이다. 그러나, 이들 층들은 수십 나노미터 정도의 두께들을 가질 수도 있는 반면, 광 터닝 특징부들 (121) 의 폭들은 미크론 정도이다. 따라서, 코팅 (140) 의 측면에서의 부식 또는 반응들은 코팅 (140) 을 포함한 조명 시스템의 예상되는 수명 이상으로 광 터닝 특징부들 (121) 의 기능을 약화시키기에 충분한 레이트로 진행하는 것이라고는 믿어지지 않는다.
패시베이션 층 (110) 을 패터닝하는 것은 패시베이션 층 (110) 의 제거된 부분들에 의해 남겨진 개구부들 내의 보조적인 구조들의 형성을 용이하게 할 수 있다. 일부 구현예들에서, 패시베이션 층 (110) 은 밑에 있는 전기 특징부들에 대한 전기 접촉들을 용이하게 하기 위해 패터닝된다. 도 16b는 패터닝된 패시베이션 층 (110) 을 갖는 조명 시스템의 단면의 일 예를 도시한다. 도광체 (120) 는 조명 시스템이 터치 스크린으로서 기능을 하는 것을 허용하는 도전성 특징부들, 이를테면 인터커넥트들 또는 전극들 (미도시) 로 오버레이될 수도 있다. 패시베이션 층 (110) 에 패터닝된 개구부들은 인터커넥트들 또는 전극들 및 위에 놓인 도전성 특징부들 사이에 접점들을 형성하는데 이용될 수도 있다
본원에서는 논의 및 예시의 편이를 위해 단일 엔티티로서 언급되었지만, 도광체 (120) 는 하나 이상의 재료 층들로 형성될 수도 있다는 것이 이해될 것이다. 도 17은 다층 도광체를 갖는 조명 시스템의 단면의 일 예를 도시한다. 도광체 (120) 는 광 터닝 막 (128) 및 밑에 있는 지지 층 (129) 으로 형성될 수 있다. 터닝 막 (128) 및 지지 층 (129) 양쪽 모두는 그것의 길이를 따라 광이 전파하는 것을 허용하는 실질적으로 광 투과성 재료로 형성될 수도 있다. 예를 들어, 터닝 막 (128) 및 지지 층 (129) 각각은, 아크릴들, 아크릴 공중합체들, UV-경화가능 수지들, 폴리카보네이트들, 시클로올레핀 중합체들, 중합체들, 유기물들, 무기물들, 규산염들, 알루미나들, 사파이어, 글라스들, 폴리에틸렌 테레프탈레이트 ("PET"), 폴리에틸렌 테레프탈레이트 글리콜 ("PET-G"), 실리콘 산화-질화물, 및/또는 다른 광 투과성 재료들 중 하나 이상을 포함할 수도 있다. 기계적 및 화학적 안정성을 위해, 터닝 막 (128) 을 형성하는 재료는 나중의 프로세싱 단계들에서 사용되는 재료들 및 온도들에 대해 낮은 흡습도, 열적 및 화학적 저항, 그리고 제한되거나 또는 실질적으로 없는 탈기체 (out-gassing) 를 가질 수도 있다. 일부 구현예들에서, 터닝 막 (128) 은 액체로서 성막가능한 재료로 형성되어서, 그 재료는 지지 층 (129) 상에 액상으로 성막될 수 있다. 일부 구현예들에서, 터닝 막 (128) 을 형성하는 재료는 글라스 재료, 예를 들어, 스핀-온 글라스일 수도 있다. 일부 구현예들에서, 터닝 막 (128) 을 형성하는 재료는 감광성, 예를 들어, 감광성 스핀-온 글라스 및/또는 감광성 중합체로 형성된 것일 수도 있다. 본원에서 사용되는 바와 같이, 스핀-온 재료는 스핀-온 성막에 의해 성막될 수도 있는 재료이며, 그 재료는 스피닝식의 밑에 있는 지지체 (spinning underlying support), 이를테면 지지 층 (129) 상에 성막된다. 그러나, 스핀-온 재료 스핀-온 성막에 의해 성막될 필요는 없다. 예를 들어, 일부 구현예들에서, 스핀-온 재료는 정적 지지 층 (129) 상에 성막될 수도 있다. 어느 경우에나, 일부 구현예들에서, 스핀-온 재료는 지지 층 (129) 상에 액체로서 성막될 수도 있다. 그 액체는, 고체상 터닝 막 (128) 을 형성하기 위해, 예를 들어 경화 프로세스에서 용매가 제거되는 용액일 수도 있다.
일부 구현예들에서, 터닝 막 (128) 및 지지 층 (129) 은 동일한 재료로 형성되고 다른 구현들에서, 터닝 막 및 지지 층 (129) 은 다른 재료들로 형성된다. 일부 구현예들에서, 터닝 막 (128) 은 스핀-온 글라스, 또는 감광성 중합체로 형성될 수도 있고, 지지 층 (129) 은 글라스 재료로 형성될 수도 있다. 일부 구현예들에서, 터닝 막 (128) 및 지지 층 (129) 의 굴절 계수들은 서로 가깝거나 또는 동일하게 매칭될 수도 있어서 광은 그 층들 사이의 계면에서 실질적으로 반사되거나 또는 굴절되는 일 없이 그 층들을 통해 계속 전파될 수도 있다. 일부 구현예들에서, 터닝 막 (128) 및 지지 층 (129) 의 굴절 계수들은 서로의 약 0.05, 약 0.03, 또는 약 0.02 내에 있다. 하나의 구현예에서, 지지 층 (129) 및 터닝 막 (128) 각각은 약 1.52의 굴절률을 가진다. 일부 다른 구현예들에 따르면, 지지 층 (129) 및/또는 터닝 막 (128) 의 굴절 계수들은 약 1.45부터 약 2.05까지의 범위일 수 있다. 일부 구현예들에서, 지지 층 (129) 과 터닝 막 (128) 은, 지지 층 (129) 및 터닝 막 (128) 중 하나 또는 양쪽 모두의 굴절률과 유사하거나 또는 동일한 굴절률을 가질 수도 있는 접착제 (예를 들어, 압력-감응 접착제) 에 의해 함께 유지될 수도 있다. 덧붙여서, 일부 구현예들에서, 디스플레이 (160) 는 굴절 계수 매칭된 접착제, 이를테면 압력-감응 접착제 ("PSA") 를 사용하여 도광체 (120) 에 적층될 수도 있다.
지지 층 (129) 및 터닝 막 (128) 중 하나 또는 양쪽 모두는 하나 이상의 광 터닝 특징부들 (121) 을 포함할 수 있다. 일부 구현예들에서, 광 터닝 특징부들 (121) 은 광 터닝 막 (128) 의 상단 표면 상에 배치된다. 이들 특징부들 (121) 을 형성하는 오목부들은, 에칭 및 엠보싱을 포함한, 갖가지 프로세스들에 의해 형성될 수도 있다. 광 터닝 막 (128) 의 두께는 그 막 내에 광 터닝 특징부들 (121) 의 전체 볼륨을 형성하기에 충분할 수 있다. 일부 구현예들에서, 광 터닝 막 (128) 은 약 1.0 - 5 ㎛, 약 1.0 - 4 ㎛, 또는 약 1.5 - 3 ㎛의 두께를 가진다.
덧붙여서, 광 터닝 특징부들 (121) 의 벽들 상의 코팅 (140) 은 소망의 재료들의 하나 이상의 막들을 성막 (예를 들어, 블랭킷 성막) 한 다음 그 성막된 막을 에칭하여 광 터닝 특징부들 (121) 의 외부 로케이션들로부터 그 재료들을 제거함으로써 형성될 수도 있다. 오목부들의 형성 및/또는 코팅 (140) 의 형성은 터닝 막 (129) 을 지지 층 (129) 에 부착하기 전에 수행될 수 있다. 일부 구현예들에서, 이는 조명 시스템의 제작을 용이하게 할 수 있는데, 오목부들 또는 코팅 (140) 에서의 결함들이 터닝 막 (128) 을 지지 층 (129) 과 조명 시스템의 나머지 부분에 부착하기 전에 발견될 수 있기 때문이다. 따라서, 광 터닝 특징부들 (121) 에서 결함이 발견되는 경우에 전체 도광체 (120) 그리고/또는 터닝 막 (129) 에 부착된 다른 부분들을 버리는 대신, 결함 있는 터닝 막 (129) 만이 교체될 것이 요구될 수도 있다.
일부 다른 구현예들에서, 도광체는 터닝 막 (129) 이 지지 층 (128) 과 통합되기 전에 광 터닝 특징부들을 규정하기 위해 에칭될 수도 있다. 도 18a 내지 도 18f를 이제 참조하면, 조명 시스템을 제조하는 프로세스 시퀀스에서의 갖가지 스테이지들에서 조명 시스템의 단면들의 예들이 도시되어 있다. 도 18a를 참조하면, 광 터닝 막 (128) 은 지지 층 (129) 상에 배치되게 제공된다. 일부 구현예들에서, 광 터닝 막 (128) 은 글라스 재료, 이를테면 스핀-온 글라스로 형성된다. 광 터닝 막 (128) 을 형성하는 재료는 감광성 글라스, 이를테면 감광성 스핀-온 글라스를 포함하여, 감광성일 수도 있다. 일부 다른 구현예들에서, 감광성 재료는 비-글라스 재료이고, 예를 들어, 감광성 중합체일 수도 있다.
도 18b는 그 막을 패터닝하여 오목부들 (131) 을 형성한 후의 광 터닝 막 (128) 을 도시한다. 오목부들 (131) 은, 광 터닝 막 (128) 의 선택된 부분들을 제거하여 오목부들 (131) 을 형성하기 위해, 광 터닝 막 (128) 이 레티클을 통해 광에 노출된 다음 광 터닝 막이 습식 에치일 수도 있는 현상 에치 (development etch) 에 노출되는 포토리소그래피에 의해 형성될 수도 있다. 일부 구현예들에서, 오목부들 (131) 의 사이즈 및 형상은 광 터닝 막 (128) 을 형성하는 감광성 재료를 노출하고 현상하는 프로세스를 수정함으로써 제어될 수 있다.
도 18c는 광 터닝 막 (128) 상에 하나 이상의 재료 층들을 블랭킷 성막한 후의 도 18b의 광 터닝 막 (128) 및 오목부들 (131) 을 도시한다. 예시된 바와 같이, 층들 (122, 123, 및 124) 은, 본원에서 설명된 바와 같이, 지지 층 (129) 및 광 터닝 막 (128) 내에서 전파하는 광에 대한 반사체로서 기능을 하고 또한 관람자에 대한 흑색 마스크로서 기능을 하는 간섭 스택을 형성하기 위해 순차적으로 성막될 수도 있다.
도 18d는 층들 (122, 123, 및/또는 124) 을 에칭하여 오목부들 (131) (도 18c) 바깥의 그 층들의 부분들을 실질적으로 제거하며, 이에 의해 코팅 (140) 을 광 터닝 특징부들 (121) 의 부분으로서 규정한 후의 층들 (122, 123, 및/또는 124) 을 도시한다. 도 18e에 도시된 바와 같이, 오목부들 (131) 의 중간 부분들에 있고 오목부들 (131) 의 측벽들 상에는 있지 않은 층들 (122, 123, 및/또는 124) 의 부분들은, 또한 광이 그들 중간 부분들을 통하여 이동하는 것을 허용하도록 에칭될 수도 있다.
도 18f에 도시된 바와 같이, 패시베이션 층 (110) 은 층 (128) 상에 그리고 광 터닝 특징부들 (121) 속으로 성막될 수도 있다. 일부 구현예들에서, 패시베이션 층 (110) 은 등각 (conformal) 이다. 일부 다른 구현예들에서, 패시베이션 층 (110) 은 광 터닝 특징부들 (121) 을 충전하고 도광체 (120) 의 오목부들 및 주 표면에 평평한 표면을 제공함으로써 평탄화 층 (미도시) 으로서 기능을 한다. 일부 구현예들에서, 평탄화 층은 스핀-온 글라스 재료로 형성될 수도 있고, 낮은 굴절 계수를 가져 광학적 디커플링 층으로서 기능을 할 수도 있다. 일부 구현예들에서, 패시베이션 층 (110) 은, 본원에서 논의된 바와 같이, 수분 장벽으로서 기능을 한다.
일부 구현예들에서 글라스 재료 또는 감광성 재료들의 사용은 화학 기상 증착된 재료들의 사용에 비해 이익을 제공할 수 있다는 것이 이해될 것이다. 감광성 재료들 (감광성 글라스 재료들을 포함) 또는 비-감광성 글라스 재료들의 사용은 광 터닝 막이 느린 화학 기상 증착보다는 비교적 빠른 벌크 성막에 의해, 예를 들어 스핀-온 코팅 프로세스에 의해 형성되는 것을 허용한다. 덧붙여서, 일부 구현예들에서, 광 터닝 막은 일부 화학 기상 증착된 재료들보다 더 빠르게 식각될 수도 있다. 예를 들어, 감광성 재료들은 습식 식각일 수도 있는 에칭된 현상체 (development) 를 이용하여 식각될 수도 있다. 또한, 광 터닝 막이 자체가 감광성이기 때문에, 별도의 마스크 형성 및 패턴 전사 단계는 광 터닝 막 내에 오목부들을 규정하기 위해 요구되지 않는다. 그 결과, 제조 스루풋은 증가되며, 이에 의해 제조 비용을 감소시킬 수 있다. 덧붙여서, 재료들의 단가는 화학 기상 증착 재료들의 단가보다 낮게 될 수도 있으며, 이에 의해 제조 비용을 추가로 감소시킨다.
본원에서 설명되는 조명 시스템들은 여러 방법들로 제조될 수도 있다는 것이 이해될 것이다. 도 19는 조명 시스템에 대한 제조 프로세스를 예시하는 흐름도의 일 예를 도시한다. 도광체가 제공된다 (200). 광 투과성 패시베이션 층이 도광체의 주 표면 위에 배치되게 제공된다 (210). 그 패시베이션 층은 본원에서 설명된 바와 같은 수분 장벽이다. 도광체는, 본원에서 설명된 바와 같은 도광체 (120) 에 대응할 수도 있다 (예를 들어, 도 9a 내지 도 11 및 도 14 내지 도 19f를 참조). 패시베이션 층은, 본원에서 설명된 바와 같은 패시베이션 층 (110) (예를 들어, 도 10 내지 도 11, 도 14 내지 도 17, 및 도 18f를 참조) 에 대응할 수도 있다.
도광체 (200) 를 제공하는 것은 도광체를 패널로서 제공하는 것을 포함할 수 있다. 도광체에는 복수의 광 터닝 특징부들, 이를테면 특징부들 (121) (도 9a 내지 도 11, 도 14 내지 도 17, 및 도 18d 내지 도 18f를 참조) 이 제공될 수도 있다. 이들 특징부들은 패널을 식각하여 특징부들을 위한 오목부들을 규정한 다음, 선택사항으로 그 오목부들의 벽들 상에 코팅 (140) 을 성막 및 패터닝함 (도 9a 내지 도 11, 도 14 내지 도 17, 및 도 18d 내지 도 18e) 으로써 형성될 수도 있다. 일부 구현예들에서, 패시베이션 층 (110) 은 코팅 (140) 을 패터닝하기 전에 성막된다. 패시베이션 층 (110) 은 그 다음에 코팅 (140) 과 동시에 패터닝될 수도 있다.
일부 다른 구현예들에서, 광 터닝 특징부들 (121) 은 밑에 있는 지지 층에 나중에 부착되는 광 터닝 막 (128) 내에 형성될 수도 있다. 따라서, 광 터닝 특징부들을 위한 오목부들의 형성은 지지 층에 대한 부착 전에 수행될 수도 있다. 일부 구현예들에서, 코팅 (140) 및/또는 패시베이션 층 (110) 은 지지 층에 대한 부착 전에 적용될 수도 있다. 다른 구현들에서, 코팅 (140) 및/또는 패시베이션 층 (110) 은 지지 층에 대한 부착 후에 적용될 수도 있다.
패시베이션 층 (110) 을 제공하는 것은 도광체 상에 패시베이션 층 (110) 을 성막하는 것을 포함할 수도 있다. 그 성막은 화학 기상 증착을 포함하여, 이 기술분야에서 알려진 갖가지 방법들에 의해 달성될 수도 있다. 일부 구현예들에서, 도광체 (120) 의 상단 표면은 패시베이션 층 (110) 으로 코팅된다. 일부 다른 구현예들에서, 도광체 (120) 의 상단 및 바닥 표면들 모두는 패시베이션 층으로 코팅된다. 도광체 (120) 의 상단 및 바닥 표면들 모두를 코팅하는 것은 각각의 표면 상에 패시베이션 층 (110) 을 따로따로 성막하는 것을 포함할 수도 있거나, 또는 패시베이션 층 (110) 으로 다른 표면들을 동시에 코팅하는 것을 포함할 수도 있다. 예를 들어, 도광체 (120) 는 도광체 (120) 의 각각의 측면에 패시베이션 층 (110) 을 형성하기 위해 도광체 (120) 의 양쪽 표면들이 코팅제에 동시에 노출되는 습식 코팅 프로세스를 받을 수도 있다. 일부 구현예들에서, 코팅 또는 성막 공정의 범위는 최종 패시베이션 층 (110) 이 수분 장벽 및 반사-방지 코팅 양쪽 모두로서 사용하기 위한 약 50 nm 이상의 두께를 가지도록 게이징된다.
도 20a 및 도 20b는 복수의 간섭 변조기들을 구비하는 디스플레이 디바이스 (40) 를 예시하는 시스템 블록도들의 예들을 도시한다. 디스플레이 디바이스 (40) 는, 예를 들어, 셀룰러 또는 모바일 전화기일 수 있다. 그러나, 디스플레이 디바이스 (40) 의 동일한 컴포넌트들 또는 그 약간의 변형들은 또한 텔레비전들, e-리더들 및 휴대용 미디어 플레이어들과 같은 각종 유형들의 디스플레이 디바이스들의 예시들이다.
디스플레이 디바이스 (40) 는 하우징 (41), 디스플레이 (30), 안테나 (43), 스피커 (45), 입력 디바이스 (48), 및 마이크로폰 (46) 을 구비한다. 하우징 (41) 은, 주입 몰딩, 및 진공 성형을 포함한, 다양한 제조 프로세스들 중 임의의 것으로 형성될 수 있다. 덧붙여서, 하우징 (41) 은 플라스틱, 금속, 유리, 고무, 및 세라믹, 또는 그 조합을 포함하지만 그것들로 제한되지는 않는 다양한 재료들 중 임의의 것으로 만들어질 수도 있다. 하우징 (41) 은, 다른 컬러의 다른 제거가능 부분들과 교환될 수도 있거나 또는 상이한 로고들, 화상들, 또는 심볼들을 포함할 수도 있는 제거가능 부분들 (미도시) 을 포함할 수 있다.
디스플레이 (30) 는, 본원에서 설명된 바와 같이, 쌍안정 (bi-stable) 또는 아날로그 디스플레이를 포함한, 다양한 디스플레이들 중 임의의 것일 수도 있다. 디스플레이 (30) 는 또한 평판 디스플레이, 이를테면 플라즈마, EL, OLED, STN LCD, 또는 TFT LCD, 또는 비-평판 디스플레이, 이를테면 CRT 또는 다른 튜브 디바이스를 포함하도록 구성될 수 있다. 덧붙여서, 디스플레이 (30) 는 본원에서 설명된 바와 같은, 간섭 변조기 디스플레이를 포함할 수 있다.
디스플레이 디바이스 (40) 의 컴포넌트들은 도 20b에서 개략적으로 예시된다. 디스플레이 디바이스 (40) 는 하우징 (41) 을 구비하고 그 속에 적어도 부분적으로 봉지된 부가적인 컴포넌트들을 구비할 수 있다. 예를 들어, 디스플레이 디바이스 (40) 는 트랜시버 (47) 에 연결된 안테나 (43) 를 구비하는 네트워크 인터페이스 (27) 를 포함한다. 트랜시버 (47) 는 프로세서 (21) 에 접속되며, 그 프로세서는 조절 (conditioning) 하드웨어 (52) 에 접속된다. 조절 하드웨어 (52) 는 신호를 조절 (예를 들어, 신호를 필터링) 하도록 구성될 수도 있다. 조절 하드웨어 (52) 는 스피커 (45) 및 마이크로폰 (46) 에 접속된다. 프로세서 (21) 는 또한 입력 디바이스 (48) 및 드라이버 제어기 (29) 에 접속된다. 드라이버 제어기 (29) 는 프레임 버퍼 (28) 에, 그리고 어레이 드라이버 (22) 에 연결되며, 그 어레이 드라이버는 결국 디스플레이 어레이 (30) 에 연결된다. 전력 공급장치 (50) 는 특정 디스플레이 디바이스 (40) 설계에 의해 요구된 대로 모든 컴포넌트들에 전력을 제공할 수 있다.
네트워크 인터페이스 (27) 는 디스플레이 디바이스 (40) 가 하나 이상의 디바이스들과 네트워크를 통해 통신할 수 있도록 안테나 (43) 및 트랜시버 (47) 를 구비한다. 네트워크 인터페이스 (27) 는 또한, 예를 들어, 프로세서 (21) 의 데이터 프로세싱 요구사항들을 완화시키기 위해 일부 프로세싱 능력들을 가질 수도 있다. 안테나 (43) 는 신호들을 송신하고 수신할 수 있다. 일부 구현예들에서, 안테나 (43) 는 IEEE 16.11 (a), (b), 또는 (g) 를 포함한 IEEE 16.11 표준, 또는 IEEE 802.11a, b, g, n을 포함한 IEEE 802.11 표준에 따라 RF 신호들을 송신하고 수신한다. 일부 다른 구현예들에서, 안테나 (43) 는 블루투스 표준에 따라 RF 신호들을 송신하고 수신한다. 셀룰러 전화기의 경우, 안테나 (43) 는 무선 네트워크, 이를테면 3G 또는 4G 기술을 활용하는 시스템 내에서 통신하는데 이용되는, 부호 분할 다중 접속 (CDMA), 주파수 분할 다중 접속 (FDMA), 시분할 다중 접속 (TDMA), 이동 통신 세계화 시스템 (GSM), GSM/일반 패킷 라디오 서비스 (GPRS), 향상된 데이터 GSM 환경 (EDGE), TETRA (Terrestrial Trunked Radio), 광대역-CDMA (W-CDMA), EV-DO (Evolution Data Optimized), 1xEV-DO, EV-DO Rev A, EV-DO Rev B, HSPA (High Speed Packet Access), HSDPA (High Speed Downlink Packet Access), HSUPA (High Speed Uplink Packet Access), HSPA+ (Evolved High Speed Packet Access), 롱 텀 에볼루션 (LTE), AMPS, 또는 다른 공지의 신호들을 수신하도록 설계된다. 트랜시버 (47) 는 안테나 (43) 로부터 수신된 신호들을 그것들이 프로세서 (21) 에 의해 수신되어 추가로 조작될 수도 있도록 전처리할 수 있다. 트랜시버 (47) 는 또한 프로세서 (21) 로부터 수신된 신호들을 그것들이 디스플레이 디바이스 (40) 로부터 안테나 (43) 를 통해 송신될 수도 있도록 처리할 수 있다.
일부 구현예들에서, 트랜시버 (47) 는 수신기에 의해 대체될 수 있다. 덧붙여서, 네트워크 인터페이스 (27) 는, 프로세서 (21) 에 전송될 이미지 데이터를 저장하거나 또는 생성할 수 있는 이미지 소스에 의해 대체될 수 있다. 프로세서 (21) 는 디스플레이 디바이스 (40) 의 전반적인 동작을 제어할 수 있다. 프로세서 (21) 는 네트워크 인터페이스 (27) 또는 이미지 소스로부터의 데이터, 이를테면 압축된 이미지 데이터를 수신하고, 그 데이터를 원 (raw) 이미지 데이터로 또는 원 이미지 데이터로 쉽사리 처리되는 포맷으로 처리한다. 프로세서 (21) 는 처리된 데이터를 드라이버 제어기 (29) 에 또는 저장을 위해 프레임 버퍼 (28) 에 전송할 수 있다. 원 데이터는 통상 이미지 내의 각각의 로케이션에서 이미지 특성들을 식별하는 정보를 의미한다. 예를 들어, 그런 이미지 특성들은 컬러, 포화, 및 그레이 스케일 레벨을 포함할 수 있다.
프로세서 (21) 는 디스플레이 디바이스 (40) 의 동작을 제어하기 위해 마이크로제어기, CPU, 또는 로직 유닛을 구비할 수 있다. 조절 하드웨어 (52) 는 신호들을 스피커 (45) 에 송신하기 위해, 그리고 신호들을 마이크로폰 (46) 으로부터 수신하기 위해 증폭기들 및 필터들을 구비할 수도 있다. 조절 하드웨어 (52) 는 디스플레이 디바이스 (40) 내의 개별 컴포넌트들일 수도 있거나, 또는 프로세서 (21) 또는 다른 컴포넌트들 내에 통합될 수도 있다.
드라이버 제어기 (29) 는 프로세서 (21) 에 의해 생성된 원 이미지 데이터를 프로세서 (21) 로부터 직접 또는 프레임 버퍼 (28) 로부터 취할 수 있고, 원 이미지 데이터를 어레이 드라이버 (22) 로의 고속 송신에 적합하게 재포맷팅할 수 있다. 일부 구현예들에서, 드라이버 제어기 (29) 는 원 이미지 데이터를 래스터형 (raster-like) 포맷을 갖는 데이터 흐름으로 재포맷팅할 수 있어서, 디스플레이 어레이 (30) 전체에 걸친 스캐닝에 적합한 타임 오더 (time order) 를 가진다. 그 다음에 드라이버 제어기 (29) 는 포맷팅된 정보를 어레이 드라이버 (22) 에 전송한다. 비록 드라이버 제어기 (29), 이를테면 LCD 제어기가 종종 독립실행형 (stand-alone) 집적회로 (IC) 로서의 시스템 프로세서 (21) 에 연관되지만, 그런 제어기들은 많은 방법들로 구현될 수도 있다. 예를 들어, 제어기들은 프로세서 (21) 내에서 하드웨어로서 내장되거나, 프로세서 (21) 내에 소프트웨어로서 내장되거나, 또는 어레이 드라이버 (22) 와 하드웨어로 완전히 통합될 수도 있다.
어레이 드라이버 (22) 는 드라이버 제어기 (29) 로부터 포맷팅된 정보를 수신할 수 있고, 그 비디오 데이터를, 디스플레이의 화소들의 x-y 매트릭스로부터 나오는 수백 그리고 때때로 수천 (이상) 의 리드들에 대해 초당 많은 횟수로 인가되는 파형들의 병렬 세트로 재포맷팅할 수 있다.
일부 구현예들에서, 드라이버 제어기 (29), 어레이 드라이버 (22), 및 디스플레이 어레이 (30) 는 본원에서 설명되는 디스플레이들의 유형들 중 임의의 것에 대해 적합하다. 예를 들어, 드라이버 제어기 (29) 는 기존의 디스플레이 제어기 또는 쌍안정 디스플레이 제어기 (예를 들어, IMOD 제어기) 일 수 있다. 덧붙여, 어레이 드라이버 (22) 는 기존의 드라이버 또는 쌍안정 디스플레이 드라이버 (예를 들어, IMOD 디스플레이 드라이버) 일 수 있다. 더구나, 디스플레이 어레이 (30) 는 기존의 디스플레이 어레이 또는 쌍안정 디스플레이 어레이 (예를 들어, IMOD들의 어레이를 포함한 디스플레이) 일 수 있다. 일부 구현예들에서, 드라이버 제어기 (29) 는 어레이 드라이버 (22) 와 통합될 수 있다. 이러한 구현예는 셀룰러 폰들, 시계들 및 다른 소면적 디스플레이들과 같은 고도로 집적된 시스템들에서 흔하다.
일부 구현예들에서, 입력 디바이스 (48) 는, 예를 들어, 사용자에게 디스플레이 디바이스 (40) 의 동작을 제어하는 것을 허용하도록 구성될 수 있다. 입력 디바이스 (48) 는 키패드, 이를테면 QWERTY 키보드 또는 전화기 키패드, 버튼, 스위치, 로커 (rocker), 터치-감응 스크린, 또는 압력-감응 또는 열-감응 멤브레인을 포함할 수 있다. 마이크로폰 (46) 은 디스플레이 디바이스 (40) 에 대한 입력 디바이스로서 구성될 수 있다. 일부 구현예들에서, 마이크로폰 (46) 을 통과한 음성 커맨드들은 디스플레이 디바이스 (40) 의 동작들을 제어하기 위해 이용될 수 있다.
전력 공급장치 (50) 는 이 기술분야에서 잘 알려진 바와 같은 다양한 에너지 저장 디바이스들을 포함할 수 있다. 예를 들어, 전력 공급장치 (50) 는 재충전가능 배터리, 이를테면 니켈-카드뮴 전지 또는 리튬-이온 전지일 수 있다. 전력 공급장치 (50) 는 또한 재생가능한 (renewable) 에너지 소스, 커패시터, 또는 플라스틱 태양 전지 또는 솔라-셀 페인트를 포함한, 태양 전지일 수 있다. 전력 공급장치 (50) 는 또한 벽설치형 소켓으로부터 전력을 수신하도록 구성될 수 있다.
일부 구현예들에서, 제어 프로그램능력 (control programmability) 은 전자 디스플레이 시스템의 여러 장소들에 위치될 수 있는 드라이버 제어기 (29) 내에 상주한다. 일부 다른 구현예들에서, 제어 프로그램능력은 어레이 드라이버 (22) 내에 상주한다. 위에서 설명된 최적화는 임의의 수의 하드웨어 및/또는 소프트웨어 컴포넌트들로 그리고 갖가지 구성들로 구현될 수도 있다.
본원에서 개시된 구현예들과 관련하여 설명되는 각종 예시적인 로직들, 로직 블록들, 모듈들, 회로들 및 알고리즘 단계들은 전자 하드웨어, 컴퓨터 소프트웨어, 또는 그것 둘의 조합들로 구현될 수도 있다. 하드웨어 및 소프트웨어의 호환성은 일반적으로 기능성의 측면에서 설명되어 있고, 위에서 설명된 여러 예시적 컴포넌트들, 블록들, 모듈들, 회로들 및 단계들로 예시되어 있다. 이러한 기능성이 하드웨어 또는 소프트웨어 중 어느 것으로 구현되는지는 전체 시스템에 부과되는 특정 애플리케이션 및 설계 제약들에 의존한다.
본원에서 개시된 양태들에 관련하여 설명된 갖가지 실례의 로직들, 로직 블록들, 모듈들 및 회로들을 구현하는데 사용되는 하드웨어 및 데이터 프로세싱 장치는 본원에서 설명된 기능들을 수행하도록 설계된 범용 단일 칩 또는 다중 칩 프로세서, 디지털 신호 프로세서 (DSP), 주문형 집적회로 (ASIC), 필드 프로그램가능 게이트 어레이 (FPGA) 또는 다른 프로그램가능 로직 디바이스, 개별 게이트 또는 트랜지스터 로직, 개별 하드웨어 컴포넌트들, 또는 그것들의 임의의 조합으로 구현되거나 수행될 수도 있다. 범용 프로세서는 마이크로프로세서일 수도 있거나, 임의의 기존 프로세서, 제어기, 마이크로제어기, 또는 상태 머신일 수도 있다. 프로세서는 또한 컴퓨팅 디바이스들의 조합, 예를 들어 DSP 및 마이크로프로세서의 조합, 복수의 마이크로프로세서들, DSP 코어와 협력하는 하나 이상의 마이크로프로세서들, 또는 임의의 다른 이러한 구성으로 구현될 수도 있다. 일부 구현예들에서, 특정 단계들 또는 방법들은 주어진 기능에 특정된 회로에 의해 수행될 수도 있다.
하나 이상의 양태들에서, 설명된 기능들은 명세서에서 개시된 구조들 및 그것들의 구조적 동등물들을 포함한, 하드웨어, 디지털 전자 회로, 컴퓨터 소프트웨어, 펌웨어로, 또는 그것들의 임의의 조합으로 구현될 수도 있다. 본 명세서에서 설명된 주제의 구현예들은 또한, 데이터 프로세싱 장치에 의한 실행을 위해, 또는 그 장치의 동작을 제어하기 위해 컴퓨터 저장 매체들 상에 인코딩된, 하나 이상의 컴퓨터 프로그램들, 즉, 컴퓨터 프로그램 명령들의 하나 이상의 모듈들로서 구현될 수 있다.
본 개시물에서 설명된 구현예들에 대한 다양한 변형예들은 이 기술분야의 숙련된 자들에게 쉽사리 명확하게 될 수도 있고, 본원에서 정의된 일반 원리들은 본 개시물의 정신 또는 범위로부터 벗어남 없이 다른 구현예들에 적용될 수도 있다. 따라서, 청구항들은 본원에서 보인 구현예들로 한정할 의도는 아니며, 본 개시물과 본원에서 개시된 원리들 및 신규한 특징들과 일치하는 가장 넓은 범위를 부여하는 것을 의도한다. 단어 "예시적인"은 본 명세서에서는 "예, 인스턴스, 또는 예시로서 쓰일 수 있다"는 의미로 사용된다. "예시적인" 것으로서 본원에서 설명된 어떤 구현예라도 다른 구현예들보다 바람직하거나 유익하다고 생각할 필요는 없다. 덧붙여, 이 기술분야의 통상의 기술을 가진 자는, 용어들인 "상부" 및 "하부"가 도면들을 설명하는 것의 용이함을 위해 때때로 이용되고, 적절히 배향된 페이지의 도면의 배향에 대응하는 상대적인 포지션을 나타내고, 구현된 대로의 IMOD의 적절한 배향을 반영하지 않을 수도 있다는 것을 쉽사리 이해할 것이다.
별개의 구현예들의 맥락에서 본 명세서에서 설명되는 특정한 특징들은 또한 단일 구현예에서 조합하여 구현될 수 있다. 반대로, 단일 구현예의 측면에서 설명되는 갖가지 특징들은 또한 따로따로 다수의 구현예들에서 또는 임의의 적합한 서브컴비네이션에서 구현될 수 있다. 더구나, 비록 특징들이 특정한 조합들로 작용하는 것으로 위에서 설명될 수도 있고 그와 같이 처음에 청구된 경우에도, 청구된 조합들로부터의 하나 이상의 특징들은 일부 경우들에서 조합으로부터 삭제될 수 있고, 청구된 조합은 서브컴비네이션 또는 서브컴비네이션의 변형예를 위한 것일 수도 있다.
마찬가지로, 동작들이 도면들에서 특정 순서로 묘사되었지만, 이는 그런 동작들이 도시된 특정 순서로 또는 순차적 순서로 수행될 필요는 없다는 것을, 또는 모든 예시된 동작들이 소망의 결과들을 획득하기 위해 수행될 것이라는 것을 요구하는 것으로서 이해하지 않아야 한다. 게다가, 도면들은 하나 더의 예의 프로세스들을 흐름도의 형태로 개략적으로 묘사할 수도 있다. 그러나, 묘사되지 않은 다른 동작들은 개략적으로 도시된 예의 프로세스들에 통합될 수 있다. 예를 들어, 하나 이상의 부가적인 동작들은 예시된 동작들 중 임의의 것 전에, 후에, 동시에, 사이에 수행될 수 있다. 특정한 환경들에서, 멀티태스킹 및 병렬 프로세싱이 유익할 수도 있다. 더구나, 위에서 설명된 구현예들에서의 여러 시스템 컴포넌트들의 분리는 모든 구현예들에서 그러한 분리를 요구한다고 이해되지 않아야 하고, 설명된 프로그램 컴포넌트들 및 시스템들은 일반적으로 단일 소프트웨어 제품에 함께 통합될 수 있거나 또는 다수의 소프트웨어 제품들로 패키지화될 수 있다는 것이 이해되어야 한다. 덧붙여서, 다른 구현예들은 다음의 청구항들의 범위 내에 있다. 일부 경우들에서, 청구항들에서 언급된 액션들은 다른 순서로 수행되고 여전히 소망의 결과들을 달성할 수 있다.

Claims (37)

  1. 조명 시스템으로서,
    도광체로서,
    광 투과성 지지 층; 및
    상기 지지 층 상의 광 터닝 (light turning) 막으로서, 상기 지지 층 상에 액상으로 성막가능한 (depositable) 재료로 형성된, 상기 광 터닝 막을 포함하는, 상기 도광체; 및
    상기 광 터닝 막에서의 오목부들 내에 형성된 복수의 광 터닝 특징부들을 포함하는, 조명 시스템.
  2. 제 1 항에 있어서,
    상기 광 터닝 막은 글라스 재료로 형성되는, 조명 시스템.
  3. 제 2 항에 있어서,
    상기 글라스는 스핀-온 글라스 재료인, 조명 시스템.
  4. 제 2 항에 있어서,
    상기 스핀-온 글라스 재료는 감광성 스핀-온 글라스 재료인, 조명 시스템.
  5. 제 1 항에 있어서,
    상기 광 터닝 막은 감광성 중합체로 형성되는, 조명 시스템.
  6. 제 1 항에 있어서,
    상기 지지 층 및 상기 광 터닝 막은 실질적으로 정합하는 굴절 계수들을 가지는, 조명 시스템.
  7. 제 1 항에 있어서,
    상기 지지 층은 글라스로 형성되는, 조명 시스템.
  8. 제 1 항에 있어서,
    상기 광 터닝 막 상에 광 투과성 패시베이션 층을 더 포함하는, 조명 시스템.
  9. 제 8 항에 있어서,
    상기 광 투과성 패시베이션 층은 글라스 층인, 조명 시스템.
  10. 제 9 항에 있어서,
    상기 글라스 층은 스핀-온 글라스로 형성되는, 조명 시스템.
  11. 제 8 항에 있어서,
    상기 패시베이션 층은 약 250 - 330 ㎚의 두께를 가지는, 조명 시스템.
  12. 제 1 항에 있어서,
    상기 오목부들의 표면들 상에 직접 배치된 반사 층을 더 포함하는, 조명 시스템.
  13. 제 12 항에 있어서,
    상기 반사 층은 흑색 마스크를 형성하며,
    상기 흑색 마스크는,
    상기 반사 층;
    상기 반사 층 위의 광 투과성 스페이서 층; 및
    상기 스페이서 층 위의 제 2 반사 층을 구비하는, 조명 시스템.
  14. 제 1 항에 있어서,
    디스플레이를 더 포함하며,
    상기 광 터닝 특징부들은 상기 지지 층으로부터 그리고 상기 디스플레이 쪽으로 광을 방출하도록 구성되는, 조명 시스템.
  15. 제 14 항에 있어서,
    상기 디스플레이는 반사형 디스플레이인, 조명 시스템.
  16. 제 14 항에 있어서,
    상기 반사형 디스플레이는 간섭 (interferometric) 변조기 디스플레이 엘리먼트들의 어레이를 구비하는, 조명 시스템.
  17. 제 14 항에 있어서,
    상기 디스플레이와 통신하도록 구성되는 프로세서로서, 이미지 데이터를 처리하도록 구성된, 상기 프로세서; 및
    상기 프로세서와 통신하도록 구성되는 메모리 디바이스를 더 포함하는, 조명 시스템.
  18. 제 17 항에 있어서,
    적어도 하나의 신호를 상기 디스플레이로 전송하도록 구성된 드라이버 회로를 더 포함하는, 조명 시스템.
  19. 제 18 항에 있어서,
    상기 이미지 데이터의 적어도 일 부분을 상기 드라이버 회로로 전송하도록 구성된 제어기를 더 포함하는, 조명 시스템.
  20. 제 17 항에 있어서,
    상기 이미지 데이터를 상기 프로세서로 전송하도록 구성된 이미지 소스 모듈을 더 포함하는, 조명 시스템.
  21. 제 20 항에 있어서,
    상기 이미지 소스 모듈은 수신기, 트랜시버, 및 송신기 중 적어도 하나를 포함하는, 조명 시스템.
  22. 제 17 항에 있어서,
    입력 데이터를 수신하고 상기 입력 데이터를 상기 프로세서에 통신하도록 구성된 입력 디바이스를 더 포함하는, 조명 시스템.
  23. 조명 시스템으로서,
    도광체를 포함하며,
    상기 도광체는,
    광 투과성 지지 층; 및
    광 터닝 특징부들을 위한 오목부들을 수용하는 수단을 구비하며,
    상기 오목부들을 수용하는 수단은 액체 상태로 성막가능한, 조명 시스템.
  24. 제 23 항에 있어서,
    상기 오목부들을 수용하는 수단은 스핀-온 글라스로 형성된 광 터닝 막인, 조명 시스템.
  25. 제 23 항에 있어서,
    상기 오목부들을 수용하는 수단은 감광성 중합체로 형성된 광 터닝 막인, 조명 시스템.
  26. 제 25 항에 있어서,
    상기 감광성 중합체 상에 패시베이션 층을 더 포함하며,
    상기 패시베이션 층은 약 250 - 330 ㎚의 두께를 가지는, 조명 시스템.
  27. 조명 시스템을 형성하는 방법으로서,
    광 투과성 지지 층을 제공하는 단계;
    광 터닝 막을 형성하기 위해 상기 지지 층 상에 액상 재료를 성막하는 단계; 및
    상기 광 터닝 막 내에 복수의 광 터닝 특징부들을 형성하기 위해 상기 광 터닝 막 내에 오목부들을 규정하는 단계를 포함하는, 조명 시스템을 형성하는 방법.
  28. 제 27 항에 있어서,
    상기 광 투과성 지지 층을 제공하는 단계는 글라스 층을 제공하는 단계를 포함하는, 조명 시스템을 형성하는 방법.
  29. 제 27 항에 있어서,
    상기 액상 재료를 성막하는 단계는 스핀-온 글라스 재료를 성막하는 단계를 포함하는, 조명 시스템을 형성하는 방법.
  30. 제 27 항에 있어서,
    상기 액상 재료를 성막하는 단계는 감광성 중합체를 성막하는 단계를 포함하는, 조명 시스템을 형성하는 방법.
  31. 제 27 항에 있어서,
    상기 광 터닝 막은 고체상 막이며,
    상기 방법은, 상기 고체상 막을 형성하기 위해 상기 액상 재료를 경화시키는 단계를 더 포함하는, 조명 시스템을 형성하는 방법.
  32. 제 27 항에 있어서,
    상기 오목부들을 규정하는 단계는,
    상기 광 터닝 막을 레티클을 통해 광에 노광시키는 단계; 및
    상기 오목부들을 형성하기 위해 현상 에치 (development etch) 에 상기 광 터닝 막을 후속적으로 노출시키는 단계를 포함하는, 조명 시스템을 형성하는 방법.
  33. 제 27 항에 있어서,
    상기 복수의 광 터닝 특징부들을 형성하기 위해 상기 광 터닝 막 내에 상기 오목부들을 규정하는 단계는, 하나 이상의 반사 층들로 오목부들의 표면들을 코팅하는 단계를 포함하는, 조명 시스템을 형성하는 방법.
  34. 제 33 항에 있어서,
    상기 하나 이상의 반사 층들 위에 패시베이션 층을 성막하는 단계를 더 포함하는, 조명 시스템을 형성하는 방법.
  35. 제 34 항에 있어서,
    상기 패시베이션 층은 약 250 - 330 nm의 두께를 가지는, 조명 시스템을 형성하는 방법.
  36. 제 27 항에 있어서,
    도광체의 에지에 광원을 부착시키는 단계를 더 포함하는, 조명 시스템을 형성하는 방법.
  37. 제 36 항에 있어서,
    상기 도광체의 주 표면에 면하게 디스플레이를 부착시키는 단계를 더 포함하는, 조명 시스템을 형성하는 방법.
KR1020137015015A 2010-11-16 2011-11-02 도광체 코팅을 갖는 조명 디바이스 KR20130131367A (ko)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
US41432810P 2010-11-16 2010-11-16
US61/414,328 2010-11-16
US201161489178P 2011-05-23 2011-05-23
US61/489,178 2011-05-23
US13/279,204 2011-10-21
US13/279,190 2011-10-21
US13/279,204 US20120120682A1 (en) 2010-11-16 2011-10-21 Illumination device with light guide coating
US13/279,190 US20120120081A1 (en) 2010-11-16 2011-10-21 Illumination device with passivation layer
PCT/US2011/058992 WO2012067827A1 (en) 2010-11-16 2011-11-02 Illumination device with light guide coating

Publications (1)

Publication Number Publication Date
KR20130131367A true KR20130131367A (ko) 2013-12-03

Family

ID=46047338

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020137015015A KR20130131367A (ko) 2010-11-16 2011-11-02 도광체 코팅을 갖는 조명 디바이스
KR1020137015171A KR20130102624A (ko) 2010-11-16 2011-11-02 패시베이션층을 가지는 조명 디바이스

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020137015171A KR20130102624A (ko) 2010-11-16 2011-11-02 패시베이션층을 가지는 조명 디바이스

Country Status (7)

Country Link
US (2) US20120120081A1 (ko)
EP (1) EP2641114A2 (ko)
JP (2) JP2014502372A (ko)
KR (2) KR20130131367A (ko)
CN (2) CN103221852A (ko)
TW (1) TW201234584A (ko)
WO (2) WO2012067826A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102573813B1 (ko) * 2022-05-04 2023-09-04 주식회사 멤스룩스 출광 부재 및 이를 포함하는 라이트 유닛

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7603001B2 (en) * 2006-02-17 2009-10-13 Qualcomm Mems Technologies, Inc. Method and apparatus for providing back-lighting in an interferometric modulator display device
CN101710586B (zh) * 2009-01-09 2011-12-28 深超光电（深圳）有限公司 提高开口率的储存电容及其制作方法
CN102449511A (zh) 2009-05-29 2012-05-09 高通Mems科技公司 照明装置及其制造方法
US20130063493A1 (en) 2011-09-14 2013-03-14 Htc Corporation Devices and Methods Involving Display Interaction Using Photovoltaic Arrays
US20130100144A1 (en) * 2011-10-20 2013-04-25 Qualcomm Mems Technologies, Inc. Illumination device and process for forming coated recessed light guide features
US9110281B2 (en) * 2011-12-22 2015-08-18 Qualcomm Mems Technologies, Inc. Vertically etched facets for display devices
US8872764B2 (en) * 2012-06-29 2014-10-28 Qualcomm Mems Technologies, Inc. Illumination systems incorporating a light guide and a reflective structure and related methods
US20140023430A1 (en) * 2012-07-19 2014-01-23 Apple Inc. Attachment Techniques
WO2014028022A1 (en) * 2012-08-16 2014-02-20 Hewlett-Packard Development Company, L.P. Diagonal openings in photodefinable glass
CN103197370B (zh) * 2013-04-07 2015-05-13 京东方科技集团股份有限公司 导光板制作方法
US20140307476A1 (en) * 2013-04-12 2014-10-16 GM Global Technology Operations LLC Multilayer license plate lighting apparatus
CN109254457A (zh) * 2014-11-12 2019-01-22 群创光电股份有限公司 显示面板
JP6457872B2 (ja) 2015-04-10 2019-01-23 株式会社ジャパンディスプレイ 表示装置、照明装置、導光板及びその製造方法
CN107783221A (zh) * 2016-08-29 2018-03-09 京东方科技集团股份有限公司 显示模组
US10292286B2 (en) 2017-07-31 2019-05-14 Apple Inc. Patterned glass layers in electronic devices
DE112019006273T5 (de) * 2018-12-18 2021-10-14 Ams Ag Optische Interferenzfilter
US11123075B2 (en) 2019-03-08 2021-09-21 Cilag Gmbh International Circular surgical stapler
US11116508B2 (en) 2019-03-08 2021-09-14 Cilag Gmbh International Electrical potential shifting circuit for powered surgical stapler
US11224432B2 (en) 2019-03-08 2022-01-18 Cilag Gmbh International Timer circuit to control firing of powered surgical stapler
US11147559B2 (en) 2019-03-08 2021-10-19 Cilag Gmbh International Staple height indicator for powered surgical stapler

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07306306A (ja) * 1994-05-13 1995-11-21 Mitsubishi Materials Corp フレネルレンズ及びその製造方法
US5631994A (en) * 1995-08-23 1997-05-20 Minnesota Mining And Manufacturing Company Structured surface light extraction overlay and illumination system
US6224223B1 (en) * 1997-12-22 2001-05-01 Casio Computer Co., Ltd. Illumination panel and display device using the same
JP3817877B2 (ja) * 1997-12-22 2006-09-06 カシオ計算機株式会社 照明パネルおよびそれを用いた表示装置
JP2000048619A (ja) * 1998-07-29 2000-02-18 Casio Comput Co Ltd 導光板およびその製造方法
JP4609962B2 (ja) * 2000-02-02 2011-01-12 日東電工株式会社 光学フィルム
JP2002174732A (ja) * 2000-12-07 2002-06-21 Mark:Kk 導光板およびそれを用いたディスプレイ装置ならびに電子装置、導光板の製造方法
JP4476505B2 (ja) * 2001-02-09 2010-06-09 シャープ株式会社 液晶表示装置
JP2003098358A (ja) * 2001-09-25 2003-04-03 Matsushita Electric Works Ltd ライトガイドおよびそれを用いた手摺構造
US6828606B2 (en) * 2003-04-15 2004-12-07 Fujitsu Limited Substrate with embedded free space optical interconnects
US20050257709A1 (en) * 2003-08-28 2005-11-24 Tony Mule Systems and methods for three-dimensional lithography and nano-indentation
GB0322682D0 (en) * 2003-09-27 2003-10-29 Koninkl Philips Electronics Nv Backlight for 3D display device
WO2005083474A1 (ja) * 2004-02-27 2005-09-09 Kimoto Co., Ltd. 光学部材およびそれを用いたバックライト
CN101018735A (zh) * 2004-09-27 2007-08-15 Idc公司 制造独立微结构的方法
US8509582B2 (en) * 2005-08-30 2013-08-13 Rambus Delaware Llc Reducing light leakage and improving contrast ratio performance in FTIR display devices
JP5091233B2 (ja) * 2006-06-23 2012-12-05 エルジー エレクトロニクス インコーポレイティド 垂直型発光素子及びその製造方法
US7845841B2 (en) * 2006-08-28 2010-12-07 Qualcomm Mems Technologies, Inc. Angle sweeping holographic illuminator
KR100827175B1 (ko) * 2007-02-23 2008-05-02 삼성전자주식회사 도파로 시트 및 그 제조방법
JP2008299117A (ja) * 2007-05-31 2008-12-11 Fujikura Ltd 表示装置
US7847999B2 (en) * 2007-09-14 2010-12-07 Qualcomm Mems Technologies, Inc. Interferometric modulator display devices
JP5314039B2 (ja) * 2007-11-16 2013-10-16 クォルコム・メムズ・テクノロジーズ・インコーポレーテッド アクティブディスプレイに対する同時集光及び照明
US7944604B2 (en) * 2008-03-07 2011-05-17 Qualcomm Mems Technologies, Inc. Interferometric modulator in transmission mode
US7943202B2 (en) * 2008-05-07 2011-05-17 Qualcomm Mems Technologies, Inc. Apparatus and methods for providing a static interferometric display device
KR20110028595A (ko) * 2008-05-28 2011-03-21 퀄컴 엠이엠스 테크놀로지스, 인크. 광 방향전환용 미세구조체를 구비한 도광 패널 및 그의 제조방법, 그리고 표시장치
JP4402735B1 (ja) * 2008-12-16 2010-01-20 ポリマテック株式会社 キーシート、遮光性導光シート、押釦スイッチおよびキーシートの製造方法
JP5717949B2 (ja) * 2009-01-26 2015-05-13 デクセリアルズ株式会社 光学部材および表示装置
CN102449511A (zh) * 2009-05-29 2012-05-09 高通Mems科技公司 照明装置及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102573813B1 (ko) * 2022-05-04 2023-09-04 주식회사 멤스룩스 출광 부재 및 이를 포함하는 라이트 유닛

Also Published As

Publication number Publication date
KR20130102624A (ko) 2013-09-17
CN103221852A (zh) 2013-07-24
EP2641114A2 (en) 2013-09-25
JP2014501942A (ja) 2014-01-23
WO2012067827A1 (en) 2012-05-24
US20120120081A1 (en) 2012-05-17
WO2012067826A2 (en) 2012-05-24
WO2012067826A3 (en) 2012-08-23
CN103443670A (zh) 2013-12-11
US20120120682A1 (en) 2012-05-17
JP2014502372A (ja) 2014-01-30
TW201234584A (en) 2012-08-16

Similar Documents

Publication Publication Date Title
KR20130131367A (ko) 도광체 코팅을 갖는 조명 디바이스
KR101814043B1 (ko) 픽셀로 된 광­터닝 피처들을 가진 광학 터치 디바이스
KR20130131372A (ko) 패시트된 및 홀로그래픽 광 터닝 피처들을 갖는 하이브리드 광 가이드
US9110281B2 (en) Vertically etched facets for display devices
KR20150018850A (ko) 임베딩된 프레넬 반사체들을 갖는 광 가이드
KR20140105802A (ko) 전자 디바이스용 게스처-응답 사용자 인터페이스
US20130106918A1 (en) Multilayer light guide assembly
US8789995B2 (en) Light guide with at least partially non-transmissive coating on ledge region
KR20140037813A (ko) 균일한 광 분포 및 레이저 절삭 에지들을 갖는 광 가이드
JP2015510654A (ja) 複数の仮想光源を生成するための光コリメートマニホールド
KR20130108629A (ko) 확산 광 입력 인터페이스를 가지는 광 가이드
US20130222351A1 (en) Electromechanical systems device
US20130100144A1 (en) Illumination device and process for forming coated recessed light guide features
KR20140144719A (ko) 내부 광 재순환을 가진 광 가이드
US8872764B2 (en) Illumination systems incorporating a light guide and a reflective structure and related methods
US20130003158A1 (en) Apparatus and method for optical decoupling
US20130127880A1 (en) Display device and dual-sided process for forming light turning features and display elements
TW201303396A (zh) 具有光導塗層之照明器件

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid