KR20130126941A - 복수-챔버 광발전 모듈 프로세싱을 위한 시스템들 및 방법들 - Google Patents

복수-챔버 광발전 모듈 프로세싱을 위한 시스템들 및 방법들 Download PDF

Info

Publication number
KR20130126941A
KR20130126941A KR1020137016355A KR20137016355A KR20130126941A KR 20130126941 A KR20130126941 A KR 20130126941A KR 1020137016355 A KR1020137016355 A KR 1020137016355A KR 20137016355 A KR20137016355 A KR 20137016355A KR 20130126941 A KR20130126941 A KR 20130126941A
Authority
KR
South Korea
Prior art keywords
processing
processing chambers
chambers
chamber
input
Prior art date
Application number
KR1020137016355A
Other languages
English (en)
Inventor
제리 와이. 웡
린 쑤엉 칸
시청 주
그랜트 엔. 왕
하이 브이. 람
아마르 싱
제임스 와이. 리우
Original Assignee
지 푸 머시너리 앤드 이큅먼트 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 지 푸 머시너리 앤드 이큅먼트 인크. filed Critical 지 푸 머시너리 앤드 이큅먼트 인크.
Publication of KR20130126941A publication Critical patent/KR20130126941A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67173—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers in-line arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67236—Apparatus for manufacturing or treating in a plurality of work-stations the substrates being processed being not semiconductor wafers, e.g. leadframes or chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/6776—Continuous loading and unloading into and out of a processing chamber, e.g. transporting belts within processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T137/00—Fluid handling
    • Y10T137/8593—Systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Photovoltaic Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

시스템은 입력 및 출력 세트들 프로세싱 챔버들을 포함한다. 입력 세트 및 출력 세트의 각각의 프로세싱 챔버들은 상응하는 입력 및 출력 방향들을 따라서 서로 선형적으로 정렬되고 그리고 유체적으로 커플링된다. 프로세싱 챔버들은 디바이스를 프로세싱하고 그리고 상응하는 입력 및 출력 방향들을 따라서 프로세싱 챔버들 사이에서 이동시킨다. 디바이스가 입력 세트의 프로세싱 챔버들의 각각의 내부에 위치될 때, 입력 세트의 프로세싱 챔버들은 디바이스를 독립적으로 프로세싱한다. 디바이스가 출력 세트의 프로세싱 챔버들의 각각의 내부에 위치될 때, 출력 세트의 프로세싱 챔버들은 디바이스를 독립적으로 프로세싱한다.

Description

복수-챔버 광발전 모듈 프로세싱을 위한 시스템들 및 방법들{SYSTEMS AND METHODS FOR MUTLI-CHAMBER PHOTOVOLTAIC MODULE PROCESSING}
관련 출원들의 상호-참조
본원은 2011년 2월 21일자로 출원되고 명칭이 "Interconnected Multi-Chamber System Used For Manufacturing A Photovoltaic Module"인 미국 가출원 제 61/444,918 호(이하에서, "'918 출원"으로 지칭됨), 및 2012년 1월 18일자로 출원되고 명칭이 "Systems and Methods for Multi-Chamber Photovoltaic Module Processing" 인 미국 비가출원(Nonprovisional Application) 제 13/353,151 호(이하에서, "'151 출원"으로 지칭됨)에 대해서 우선권을 주장한다. 상기 '918 출원 및 '151 출원의 전체 개시 내용이 참조로서 포함된다.
광발전 모듈들 또는 디바이스들(devices)의 제조는, 가열, 냉각, 에칭, 재료 증착(deposition), 및 도핑 등을 포함하나, 이로 제한되지 않은, 프로세스들을 포함한다. 일반적으로, 최종 광발전 모듈은 이러한 프로세스들 중 적어도 일부가 제조 프로세스 중에 실행된 후에 얻어질 수 있을 것이다.
최근에, 일부 프로세싱 시스템들은 단일 챔버 프로세싱 배치(batch) 시스템들이고, 그러한 시스템에서는 단일 챔버가 플라즈마 에칭 또는 화학적 증착 등과 같은 단일 타입의 프로세스의 전용이 된다(dedicated). 이러한 프로세스-전용 배치-타입 시스템들은 한번에 단일 모듈들 또는 모듈의 그룹들을 프로세싱하도록 설계된다. 그러나, 프로세스 제어를 포함한, 배치-타입 시스템들과 연관된 많은 문제들이 존재할 수 있다. 예를 들어, 모듈들의 개별적인 프로세싱에 대비할 때, 모듈들의 전체 배치에 걸쳐 양호한 균일성을 획득하기 어려울 수 있을 것이다.
일부 공지된 시스템들은, 챔버들 내부의 진공 또는 다른 저압 대기(atmosphere)를 파괴하지 않고, 프로세싱되는 모듈의 기판이 하나의 챔버로부터 다른 챔버로 이동될 수 있도록 허용하기 위한 공통 플랫폼에 연결된 몇 개의 챔버들을 포함한다. 하나의 챔버 내의 프로세싱이 완료된 후에, 모듈들이 이러한 챔버들 사이에서 이동될 수 있을 것이다. 모듈들의 오염을 줄이기 위해서, 및/또는 챔버들 내부의 압력을 감소시키기 위해서 필요한 및/또는 온도를 높이기 위해서 필요한 시간을 줄이기 위해서, 챔버들이 외부 대기로부터 밀봉될 수 있을 것이다. 그러나, 공통 플랫폼에서 챔버들을 함께 밀봉하는 것은 연결되는 챔버들의 수가 제한될 수 있다는 것을 또한 의미할 수 있을 것이다.
예를 들어, 일부 공지된 시스템들은 직렬로 연결된 제한되지 않은 양의 챔버들을 포함한다. 바닥 공간의 탄력성(flexibility) 이외에, 제한되지 않은 챔버들이 또한 열 평창 문제를 가질 수 있을 것이다. 예를 들어, 만약 챔버들이 함께 너무 근접하여 챔버들 사이에 밀봉을 제공할 수 없다면, 챔버들의 열 팽창으로 인해서 챔버들이 서로 접하거나(abut) 및/또는 손상될 수 있을 것이다. 다른 한편으로, 만약 챔버들이 서로로부터 너무 멀다면, 적절한 밀봉이 유지될 수 있을 것이다. 챔버들이 선형 방향을 따라서 정렬될 때, 서로를 향한 챔버들의 전체적인 열 팽창 또는 변위가 누적(additive) 될 수 있을 것이다. 결과적으로, 너무 큰 열 팽창을 방지하기 위해서 함께 커플링될 수 있는 챔버들의 수가 제한될 수 있고 및/또는 적절한 밀봉을 위해서 챔버들이 멀리 떨어져야 한다는 요건이 유지될 수 없을 것이다.
일 실시예에서, 시스템(예를 들어, 디바이스 상에 하나 이상의 반도체 층들을 형성하기 위한 시스템)은 프로세싱 챔버의 입력 세트(input set) 및 출력 세트를 포함한다. 입력 세트의 프로세싱 챔버들은 입력 방향을 따라서 서로 선형적으로 정렬되고 유체적으로 커플링되도록 구성된다. 입력 세트의 프로세싱 챔버들은 입력 방향을 따라서 입력 세트의 프로세싱 챔버들 사이에서 디바이스를 프로세싱하고 그리고 이동시키도록 구성되며, 이때 입력 세트의 프로세싱 챔버들은, 디바이스가 입력 세트의 프로세싱 챔버들의 각각의 내부에 위치될 때, 디바이스들을 분리적으로 프로세싱한다. 출력 세트의 프로세싱 챔버들은 출력 방향을 따라서 서로 선형적으로 정렬되고 유체적으로 커플링되도록 구성되며, 출력 세트의 프로세싱 챔버들은 출력 방향을 따라서 출력 세트의 프로세싱 챔버들 사이에서 디바이스를 프로세싱하고 이동시키도록 구성되며, 이때 출력 세트의 프로세싱 챔버들은, 디바이스가 출력 세트의 프로세싱 챔버들의 각각의 내부에 위치될 때, 디바이스들을 분리적으로 프로세싱한다.
하나의 양태에서, 프로세싱 챔버들의 몇 개의 라인들 또는 세트들이 서로에 대해서 평행하게 및/또는 나란히(side-by-side) 배치될 수 있을 것이다. 프로세싱 챔버들의 라인들 또는 세트들이 동일한 프로세싱 기능들을 제공할 수 있을 것이다. 예를 들어, 만약 프로세싱 챔버들의 제 1 선형 세트(예를 들어, 입력 세트)가 n-도핑형 반도체 층, 진성 반도체 층, 및 p-도핑형 반도체 층을 증착한다면, 상기 제 1 선형 세트에 대해서 평행하게 배향된 프로세싱 챔버들의 제 2 선형 세트(예를 들어, 출력 세트)가 또한 동일한 순서로 동일한 층들을 증착할 수 있을 것이다. 추가적으로, 하나 이상의 제어 및/또는 공급 성분들이 평행한 또는 나란한 프로세싱 챔버들의 세트들 사이의 공간 내에 배치될 수 있을 것이며, 그에 따라 동일한 프로세싱 기능들을 제공하는 프로세싱 챔버들이 하나 이상의 공통된(예를 들어, 동일한) 제어 및/또는 공급 성분들을 공유할 수 있다. 예를 들어, 시스템의 비용 및 복잡성을 줄이기 위해서, 동일한 기능들 또는 프로세싱을 제공하는 프로세싱 챔버들이 동일한 제어 컴퓨터 또는 프로세서, 동일한 제어 시스템, 진공 펌프들, 가스 패널들, 또는 임의의 다른 공통 기능 성분들을 공유할 수 있을 것이다. 제어 성분은 프로세싱 기능들의 동작들을 제어 및/또는 지시하는 디바이스, 시스템, 또는 장치(예를 들어, 컴퓨터, 프로세서, 및 액추에이터 등)일 수 있을 것이다. 공급 성분은 프로세싱 기능들을 실시하기 위해서 이용되는 재료들, 및 대기들 등을 제공하는 또는 공급하는 디바이스, 시스템, 또는 장치일 수 있을 것이다. 예를 들어, 공급 성분들은 저압 대기를 제공하는 진공 펌프, 모듈들 상에서의 층들의 증착을 위한 가스들을 공급하는 가스 공급 펌프들, 층들의 증착을 위해서 전기장들을 제공하는 전력 공급원들, 및 챔버들의 내부를 가열하는 가열 요소들 등을 포함할 수 있다.
다른 실시예에서, 다른 시스템(예를 들어, 모듈을 프로세싱하기 위한 시스템)이 제 1 프로세싱 회로, 제 2 프로세싱 회로, 및 전이(transition) 챔버를 포함한다. 제 1 프로세싱 회로는 제 1 입력 방향을 따라서 서로 선형적으로 정렬되고 유체적으로 커플링되도록 구성된 프로세싱 챔버들의 제 1 입력 세트, 제 1 출력 방향을 따라서 서로 선형적으로 정렬되고 유체적으로 커플링되도록 구성된 프로세싱 챔버들의 제 1 출력 세트, 및 상기 프로세싱 챔버들의 제 1 입력 세트와 상기 프로세싱 챔버들의 제 1 출력 세트 사이에서 연장하는 제 1 브릿징(bridging) 챔버를 가진다. 제 2 프로세싱 회로는 제 2 입력 방향을 따라서 서로 선형적으로 정렬되고 유체적으로 커플링되도록 구성된 프로세싱 챔버들의 제 2 입력 세트, 제 2 출력 방향을 따라서 서로 선형적으로 정렬되고 유체적으로 커플링되도록 구성된 프로세싱 챔버들의 제 2 출력 세트, 및 상기 프로세싱 챔버들의 제 2 입력 세트와 상기 프로세싱 챔버들의 제 2 출력 세트 사이에서 연장하는 제 2 브릿징(bridging) 챔버를 가진다. 전이 챔버는 제 1 프로세싱 회로 및 제 2 프로세싱 회로와 유체적으로 커플링되도록 구성된다. 제 1 프로세싱 회로는 제 1 입력 방향, 제 1 이송 방향, 및 제 1 출력 방향을 따라서 제 1 프로세싱 회로의 프로세싱 챔버들을 통해서 반도체-기반의 디바이스를 프로세싱 및 이동시키도록 구성된다. 전이 챔버는 디바이스를 제 2 프로세싱 회로로 이동시키도록 구성된다. 제 2 프로세싱 회로는, 하나 이상의 반도체 층들을 디바이스 상에 증착하기 위해서, 제 2 입력 방향, 제 2 이송 방향, 및 제 2 출력 방향을 따라서 제 2 프로세싱 회로의 프로세싱 챔버들을 통해서 디바이스를 프로세싱 및 이동시키도록 구성된다.
다른 실시예에서, 복수-챔버 시스템은 서로 선형적으로 정렬된 복수의 챔버들을 포함하고, 각각의 챔버는 광발전 모듈의 제조 프로세스에서 상이한 프로세싱 기능 또는 단계를 실시한다.
유사한 참조번호들이 유사한 부분들을 나타내는 도면들은, 예로서, 그러나 비제한적인 방식으로, 본원 명세서에서 설명된 여러 가지 실시예들을 전체적으로 도시한다.
도 1은 시스템의 운영자 측(side)으로부터 복수-챔버 시스템의 일 실시예를 도시한 사시도이다.
도 2는 로딩(loading) 로봇의 일 실시예의 사시도이다.
도 3은 시스템의 가스 분배 측으로부터 복수-챔버 시스템을 도시한 사시도이다.
도 4는 복수-챔버 시스템의 도면이다.
도 5 내지 8은 복수-챔버 시스템으로 여러 가지 가스들을 공급하기 위한 회로도이다.
도 9는 광발전 모듈의 예를 도시한 단면도이다.
도 10은 복수-챔버 시스템의 다른 실시예의 단면도이다.
도 11은 일 실시예에 따른 반도체 층의 단면도이다.
도 12는 복수-챔버 시스템의 다른 실시예의 단면도이다.
도 13은 도 12에 도시된 시스템의 평면도이다.
도 14는 일 실시예에 따른 도 12에 도시된 전이 챔버의 사시도이다.
도 15는 일 실시예에 따른 도 10에 도시된 상승 메커니즘 및 캐리어의 사시도이다.
도 16은 광발전 또는 태양열 모듈과 같은 디바이스를 프로세싱하기 위한 방법의 일 실시예의 흐름도이다.
본원에서 기술되는 청구 대상의 특정 실시예에 관한 이하의 구체적인 설명뿐만 아니라 전술한 요약은 첨부 도면들과 함께 검토될 때 보다 잘 이해될 수 있을 것이다. 본원에서 사용된 바와 같이, 단수 형태로 인용되고 그리고 부정관사("a" 또는 "an") 단어로 기술된 요소 또는 단계는, 그러한 요소들 또는 단계들의 복수를 배제하는 것으로 명백하게 기재하고 있지 않는 한, 그러한 요소들 또는 단계들의 복수를 배제하지 않는 것으로 이해되어야 할 것이다. 또한, "일 실시예"에 대한 언급은 인용된 특징들을 또한 포함할 수 있는 추가적인 실시예들의 존재를 배제하는 것으로 해석되지 않아야 할 것이다. 또한, 반대되는 명백한 기재가 없는 한, 특별한 성질을 가지는 요소 또는 복수의 요소들을 "포함하는" 또는 "가지는" 실시예들은 해당 성질을 가지지 않는 부가적인 그러한 요소들을 포함할 수 있을 것이다.
이하의 구체적인 설명에서, 본원 명세서의 일부를 구성하고 그리고 본원에서 개시된 청구 대상이 실시될 수 있는 특정 실시예들을 예로서 도시하는 첨부 도면들을 참조한다. 이하에서 "예들"로서 또한 지칭되는 이러한 실시예들은 소위 당업자가 본원에서 개시된 청구 대상을 실시할 수 있을 정도로 충분히 구체적으로 설명된다. 실시예들이 조합될 수 있을 것이고 또는 다른 실시예들이 이용될 수 있다는 것이 이해될 수 있을 것이고, 그리고 본원에 개시된 청구 대상의 범위로부터 벗어나지 않고도, 구조적, 논리적, 및 전기적 변경들이 이루어질 수 있다는 것을 이해할 수 있을 것이다. 그에 따라, 이하의 구체적인 설명은 제한적인 의미로 취해지지 않아야 할 것이고, 그리고 본원에 개시된 청구 대상의 범위는 첨부된 청구항들 및 그 균등물들에 의해서 규정된다. 이하의 설명에서, 유사한 번호들 또는 참조적인 지정들(designators)은, 전체적으로, 유사한 부분들 또는 요소들을 지칭하기 위해서 이용될 것이다. 본원 명세서에서, 특허 명세서에서 일반적인 바와 같이, 하나 또는 하나 초과를 포함하기 위해서 부정관사("a" 또는 "an")의 용어를 사용하였다. 본원 명세서에서, 달리 기재된 바가 없다면, "또는" 이라는 용어는 비배타적인 것을 지칭하기 위해서 사용되었다.
도 1은 복수-챔버 시스템(100)의 일 실시예를 시스템(100)의 운영자 측에서 도시한 사시도이다. 시스템(100)은 광발전 디바이스들(예를 들어, 서로 직렬로 연결된 100개 이상의 태양 전지들(cells)을 가지는 태양열 모듈들)와 같은 반도체 디바이스들을 제조하기 위해서 이용된다. 시스템(100)은 서로 선형적으로 정렬된 몇 개의 챔버들(102, 104, 106, 108, 110, 112)을 포함한다. 챔버들(102, 104, 106, 108, 110, 112)은 서로 선형적으로 정렬되고, 그에 따라 평면형의 광발전 모듈 또는 다른 기판이 챔버들(102, 104, 106, 108, 110, 112) 사이에서 선형적으로 이동될 수 있다.
도 9는 복수-챔버 시스템(100)을 이용하여 제조될 수 있는 태양열 모듈(900)의 단면도이다. 태양열 모듈(900)은 입사광으로부터 전류를 생성하는 몇 개의 전도적으로 커플링된 태양 전지들(918)을 포함한다. 도시된 실시예에서, 태양열 모듈(900)이 기판(902), 전도성 하부 전극(904), 반도체 층(906), 전도성 상부 전극(908), 및 커버 시트(910)를 포함한다. 몇 개의 갭들(912)이 하부 전극(904)을 관통하고, 몇 개의 갭들(914)이 반도체 층(906)을 관통하며, 그리고 몇 개의 갭들(916)이 상부 전극(908)을 관통하여, 태양 전지들(918)을 형성하고 분리한다. 입사광은 커버 시트(910) 또는 기판(902)을 통해서 수용되고 그리고 반도체 층(906) 내에서 수용된다. 반도체 층(906)은 광을 전류로 변환시키고, 그러한 전류는 상부 전극(908) 및 하부 전극(906)으로 흐른다. 이러한 전류가 모듈(900)로부터 추출되고 그리고 저장을 위해서 이용되거나 전기 로드(load)로 전력 공급(power)하기 위해서 이용된다.
복수-챔버 시스템(100)의 설명으로 되돌아 가면, 챔버들(102, 104, 106, 108, 110, 112)의 각각이 광발전 모듈을 형성하기 위한 기판 프로세싱을 실시할 수 있을 것이다. 예를 들어, 하나의 챔버가 하부 전극(904)을 증착할 수 있을 것이고, 다른 챔버가 반도체 층(906)(또는 반도체 층(906)의 하나 이상의 서브(sub)-층들 또는 필름들)을 증착할 수 있을 것이고, 다른 챔버가 상부 전극(908)을 증착할 수 있을 것이며, 그리고 챔버들 중 하나 이상이 하부 전극(904), 반도체 층(906), 및/또는 상부 전극(908) 내의 하나 이상의 갭들(912, 914, 916)을 에칭(예를 들어, 레이저 에칭)할 수 있을 것이다.
컨베이어 서브시스템(114)이 챔버들 사이에서 모듈(900)을 선형적으로 이동시킬 수 있을 것이다. 예로서, 컨베이어 서브시스템(114)은 챔버들을 통해서 모듈(900)이 위에 놓이는 하나 이상의 컨베이어 벨트들, 및 (모듈(900)에 또는 상기 모듈(900)이 상부에 놓이는 캐리어에 부착하고 그리고 상기 모듈(900) 및 캐리어를 이동시키기 위해서 체인 또는 벨트를 이동시킴으로써) 상기 모듈(900)을 당기거나 밀어내는 하나 이상의 체인들 또는 벨트들을 포함할 수 있을 것이다.
컨베이어 서브시스템(114)이 다양한 프로세싱 단계들 또는 동작들을 위해서 챔버들 사이에서 모듈(900)을 순차적으로 이동시키도록, 챔버들(102, 104, 106, 108, 110, 112)이 배치될 수 있을 것이다. 예를 들어, 컨베이어 서브시스템(114)은 하부 전극(904)을 증착하는 제 1 챔버로부터 하부 전극(904) 내에서 갭들(912)을 에칭하는 제 2의, 이웃하는 챔버로 모듈(900)을 선형적으로 이동시킬 수 있을 것이다. 컨베이어 서브시스템(114)은 남은 프로세싱 단계들을 실시하도록 모듈(900)을 다른 챔버들로 이동시킬 수 있을 것이다. 일 실시예에서, 컨베이어 서브시스템(114)은, 하나 이상의 프로세싱 단계들을 실시하도록 모듈(900)을 이전에 방문한 챔버로 복귀시키기 위해서 방향들을 전환할 수 있을 것이다.
도 2는 일 실시예에 따른 로딩 로봇 조립체(200)의 사시도이다. 로봇 조립체(200)는 모듈(900)을 하나 이상의 챔버들의 수직 위치로 상승 및/또는 하강시키도록 구성될 수 있을 것이다. 예를 들어, 로봇 조립체(200)는 모듈(900)을 낮은 위치로부터 제 1 프로세싱 챔버까지 상승시킬 수 있을 것이다.
도 3은 가스 분배 측으로부터 복수-챔버 시스템(100)을 도시한 사시도이다. 도 3은 도 1에 도시된 측부(side)에 대비하여 시스템(100)의 반대쪽 측부를 도시한다. 몇 개의 펌프들, 무선 주파수(RF) 발생기들, 및/또는 가스의 공급원들(전체적으로 '300'으로 인용된다)이 챔버들(102, 104, 106, 108, 110, 112)의 하나 이상과 유체적으로 커플링될 수 있을 것이다. 펌프들은 모듈(900)의 하부 전극(904), 반도체 층(906), 또는 상부 전극(908) 중 하나 이상의 증착을 위해서와 같이, 펌프들은 하나 이상의 채널들 내의 압력을 진공 레벨까지 낮출 수 있을 것이다. RF 발생기가 하나 이상의 챔버들 내에서 RF 필드(field)를 생성할 수 있을 것이다. 예를 들어, RF 발생기는 반도체 층(906)의 플라즈마 화학기상증착(plasma enhanced chemical vapor deposition (PECVD))을 위한 RF 필드를 생성할 수 있을 것이다. 가스들의 공급원이, 반도체 층(906)과 같은, 하나 이상의 층들을 증착하기 위해서 이용되는 증착 가스들을 공급할 수 있을 것이다.
도 4는 복수-챔버 시스템(100)의 평면도, 측면도, 및 단부도를 제공한다. 도 5 내지 8은 복수-챔버 시스템(100)의 하나 이상의 챔버들 내로의 여러 가지 가스들의 유동 경로들을 도시한 회로도들이다. 도 5 내지 8에 도시된 바와 같이, 단일 가스 공급원이 몇 개의 챔버들로 가스를 공급할 수 있을 것이다.
설명된 실시예에서 6개의 챔버들이 도시되어 있지만, 그 대신에, 상이한 수의 챔버들이 제공될 수 있을 것이다. 챔버들은 서로로부터 폐쇄될 수 있을 것이다. 예를 들어, 모듈(900)이 챔버 내에 일단 배치되면, 공기가 그 챔버 내로 유입될 수 없도록 그리고 증착 가스들이 그 챔버를 빠져나갈 수 없도록, 챔버 자체가 폐쇄될 수 있을 것이다.
도 10은 복수-챔버 시스템(1000)의 다른 실시예의 단면도이다. 도 10에 도시된 도면은 시스템(1000)의 하단부 절반을 나타낸다. 시스템(1000)은 둘 이상의 전술한 시스템들(100)(도 1에 도시됨)을 포함할 수 있을 것이다. 시스템(1000)은 서로 커플링된 프로세싱 챔버들(1006)의 복수의 세트들(1002, 1004)을 포함한다. 상기 세트들(1002, 1004)은 프로세싱 챔버들(1006)의 입력 세트(1002) 및 프로세싱 챔버들(1006)의 출력 세트(1004)를 포함한다. 입력 세트(1002) 및 출력 세트(1004)는 브릿지 챔버(1008)에 의해서 유체적으로 결합된다. 일 실시예에서, 입력 세트(1002) 및 출력 세트(1004)가 브릿지 챔버(1008)에 밀봉될 수 있을 것이고, 그에 따라 유체들(예를 들어, 가스들) 및/또는 저압 대기(예를 들어, 1 atm 미만의 대기 또는 진공)의 존재가 입력 세트(1002), 출력 세트(1004), 및 브릿지 챔버(1008)에 의해서 규정된 내부 부피 내에서 유지될 수 있을 것이다.
각각의 세트(1002, 1004) 내의 프로세싱 챔버들(1006)이 서로 유체적으로 커플링된다. 예를 들어, 세트 내에서 서로 인접하는 프로세싱 챔버들(1006)이 서로에 대해서 밀봉될 수 있을 것이고, 그에 따라 유체들 및/또는 저압 대기의 존재가 상호 연결된 프로세싱 챔버들(1006)에 의해서 형성된 내부 부피 내에서 유지될 수 있을 것이다. 하나의 실시예에서, 디바이스(1010) 및/또는 운송(carrying) 캐리어(1012)가 프로세싱 챔버들(1006) 사이에서 이동가능하도록 허용하기 위해서, 개구부들 및/또는 게이트들 또는 도어들이 인접한 프로세싱 챔버들(1006) 사이에 존재할 수 있을 것이다. 디바이스(1010)는, 광발전 디바이스와 같은 반도체 디바이스를 나타낼 수 있을 것이고, 그리고 운송 캐리어(1012)가 디바이스(1010)를 기계적으로 지지하나, 디바이스(1010)의 제조가 완료될 때, 디바이스(1010)의 일부로서 포함되지 않는 하나 이상의 성분을 포함할 수 있을 것이다. 일 실시예에서, 디바이스(1010)는 도 9 및/또는 11에 도시된 하나 이상의 태양열 모듈들(900 및/또는 1100)을 포함하거나 그러한 태양열 모듈에 의해서 대표된다.
프로세싱 챔버들(1006)의 입력 세트(1002) 및 출력 세트(1004)는 광발전 디바이스와 같은 반도체 디바이스의 형성(formation)에서 여러 가지 프로세싱 단계들 또는 동작들을 실시한다. 예를 들어, 일부 프로세싱 챔버들(1006)은 (예를 들어, 산화물 층의 성장을 위해서, 디바이스(1010) 내의 하나 이상의 반도체 층들 내의 결정도(crystallinity)의 레벨을 높이기 위해서, 디바이스(1010) 내로 도펀트들 또는 다른 종들이 확산할 수 있게 하기 위해서) 디바이스(1010)를 가열할 수 있을 것이고, 일부 프로세싱 챔버들(1006)은 디바이스(1010) 상에 (p-타입 도펀트 또는 n-타입 도펀트로 도핑된 반도체 층, 또는 진성 반도체 층과 같은) 층들을 증착할 수 있을 것이고, 일부 프로세싱 챔버들(1006)은 (예를 들어 광발전 모듈 내의 개별적인 광발전 전지들을 형성하기 위해서) 디바이스(1010)의 부분 등을 에칭할 수 있을 것이다.
전술한 컨베이언스 서브시스템(114)과 같은 하나 이상의 컨베이언스 서브시스템들이 프로세싱 챔버들(1006) 사이에서 디바이스(1010)를 이동시키기 위해서 제공될 수 있을 것이다. 제 1 컨베이어(1014)(예를 들어, 모터에 연결된 컨베이어 벨트)가 입력 세트(1002) 내의 프로세싱 챔버들(1006)을 통해서 연장할 수 있고, 제 2 컨베이어(1016)가 브릿지 챔버(1008)를 통해서 연장할 수 있으며, 그리고 제 3 컨베이어(1018)가 출력 세트(1004) 내의 프로세싱 챔버들(1006)을 통해서 연장할 수 있을 것이다. 제 1 컨베이어(1014)는 입력 세트(1002)의 프로세싱 챔버들(1006)을 통해서 브릿지 챔버(1008)로 순차적으로 디바이스(1010)를 이동시킨다. 제 2 컨베이어(1016)는 프로세싱 챔버들(1006)의 입력 세트(1002)로부터 프로세싱 챔버들(1006)의 출력 세트(1004)로 디바이스(1010)를 이동시킨다. 제 3 컨베이어(1018)는 브릿지 챔버(1008)로부터 프로세싱 챔버들(1006)의 출력 세트(1004)를 통해서 디바이스(1010)를 이동시킨다. 예를 들어, 디바이스(1010)의 프로세싱 중에, 시스템(1000)은 일반적으로 입력 세트(1002) 내의 프로세싱 챔버들(1006)을 통해서 입력 프로세싱 방향(1022)을 따라서 디바이스(1010)를 이동시킬 것이다. 디바이스(1010)가 입력 세트(1002)의 프로세싱 챔버들(1006)을 통해서 일단 이동되면, 시스템(1000)은, 일반적으로 디바이스(1010)를 이송 방향(1024)을 따라서 이동시킴으로써, 입력 세트(1002)와 출력 세트(1004) 사이에서 디바이스(1010)를 이송한다. 이어서, 디바이스(1010)는 출력 프로세싱 방향(1026)을 따라서 출력 세트(1004)의 프로세싱 챔버들(1006)을 통해서 이동될 수 있을 것이다.
도시된 실시예에서, 이송 방향(1024)은 입력 프로세싱 방향(1022) 및 출력 프로세싱 방향(1026)에 대해서 횡방향이다. 예를 들어, 입력 세트(1002) 내의 프로세싱 챔버들(1006)이 제 1 방향(예를 들어, 입력 프로세싱 방향(1022))을 따라서 서로 선형적으로 정렬될 수 있고, 그리고 출력 세트(1002) 내의 프로세싱 챔버들(1006)이 제 2 방향(예를 들어, 출력 프로세싱 방향(1026))을 따라서 서로 선형적으로 정렬될 수 있고, 상기 제 1 및 제 2 방향들 모두가 상기 이송 방향(1024)에 대해서 수직이 된다. 도 10에 도시된 바와 같이, 입력 프로세싱 방향(1022) 및 출력 프로세싱 방향(1026)이 서로에 대해서 평행할 수 있고 그리고 반대되는 방향으로 배향될 수 있다. 그 대신에, 입력 프로세싱 방향(1022) 및 출력 프로세싱 방향(1026)이 서로에 대해서 평행하고 및/또는 동일한 방향으로 배향될 수 있다. 예를 들어, 출력 세트(1004)의 프로세싱 챔버들(1006)이, 도 10에 도시된 것과 달리, 브릿징 챔버(1008)의 반대쪽 측부 상에 배치될 수 있을 것이고, 이때 출력 프로세싱 방향(1026)이 입력 프로세싱 방향(1022)과 동일한 방향으로 배향된다.
동작 중에, 디바이스(1010)(또는 디바이스(1010)의 기판)가 기판(1212) 상에 배치되고 그리고 프로세싱 챔버들(1006)의 입력 세트(1002)의 제 1 프로세싱 챔버(1006A)(로딩 또는 입력 챔버라고도 지칭된다) 내로 로딩된다. 디바이스(1010)는 프로세싱에 앞서서 디바이스(1010)를 유지하는 스테이징(staging) 컨테이너 또는 트레이(1020)로부터 수동적으로 또는 자동적으로 로딩될 수 있을 것이다. 저압 대기가 구축될 수 있도록 제 1 프로세싱 챔버(1006A)가 폐쇄될 수 있을 것이다. 디바이스(1010) 및 기판(1212)은, 후속하는 또는 이웃하는, 제 2 프로세싱 챔버(1006B)가 디바이스(1010) 및 기판(1212)을 수용하도록 준비될 때까지, 제 1 프로세싱 챔버(1006A) 내에서 유지될 수 있다. 일 실시예에서, 몇 개의 디바이스들(1010)이 시스템(1000)에 의해서 동시에 프로세싱될 수 있다. 예를 들어, 복수의 또는 모든 프로세싱 챔버들(1006)이 상이한 디바이스(1010)를 가질 수 있을 것이다(예를 들어, 분리적인 디바이스들이 유사하게 또는 동일하게 제조된다).
각각의 디바이스(1010)는, 해당 프로세싱 챔버(1006)내의 디바이스(1010)의 프로세싱이 완료될 때까지 및/또는 후속 프로세싱 챔버(1006)(예를 들어, 디바이스(1010)가 내부로 이동하게 되는 다음 프로세싱 챔버(1006))가 이용가능할 때까지, 각각의 분리적인 프로세싱 챔버(1006) 내에서 유지될 수 있을 것이다. 예를 들어, 만약 제 1 프로세싱 챔버(1006)가 온도 설정점에서 및/또는 지정된 시간 기간 동안 디바이스(1010)를 가열하고자 한다면, 디바이스(1010)가 그렇게 가열될 때까지 및/또는 (적용가능한 경우에, 입력 프로세싱 방향(1022) 또는 출력 프로세싱 방향(1026)을 따라서) 제 1 프로세싱 챔버(1006)의 하류에 배치된 이웃하는 프로세싱 챔버(1006)가 디바이스(1010)의 수용을 위해서 이용가능할 때(이웃하는 프로세싱 챔버(1006) 내의 다른 디바이스(1010)의 프로세싱이 완료될 때)까지, 디바이스(1010)가 제 1 프로세싱 챔버(1006) 내에서 유지될 수 있을 것이다. 이어서, 디바이스(1010)들은, 그러한 디바이스들(1010)이 위치된 현재의 프로세싱 챔버들(1006)의 하류에 배치된 다음 또는 이웃하는 프로세싱 챔버들(1006) 내로 이동될 수 있을 것이다. 이어서, 디바이스들(1010)은 이웃하는 프로세싱 챔버들(1006)에 의해서 프로세싱될 수 있을 것이다. 이러한 디바이스들(1010)의 순차적인 프로세싱 및 이동은, 디바이스들(1010)이 이동되고 및/또는 프로세싱 챔버들(1006)의 입력 세트(1002) 내의 프로세싱 챔버들(1006)에 의해서 프로세싱되고, 상기 입력 세트(1002)로부터 프로세싱 챔버들(1006)의 출력 세트(1004)까지 이동하고, 그리고 이동되고 및/또는 출력 세트(1004) 내의 프로세싱 챔버들(1006)에 의해서 프로세싱될 때까지, 이루어진다. 이어서, 프로세싱 챔버들(1006)의 출력 챔버(1006B)로부터 디바이스(1010) 및/또는 캐리어(1012)를 제거함으로써, 시스템(1000)을 통해서 그렇게 이동된 디바이스(1010)가 시스템(1000)으로부터 제거될 수 있을 것이다.
몇 개의 디바이스들(1010)이 동시에 프로세싱 챔버들(1006) 내에 존재할 수 있을 것이다. 예를 들어, 제 1 디바이스(1010)가 제 1 프로세싱 챔버(1006) 내에서 프로세싱될 때, 제 2 디바이스(1010)는 동시에 프로세싱되는 이웃하는(또는 이웃하지 않는) 제 2 프로세싱 챔버(1006) 내에 존재할 수 있을 것이고, 제 3 디바이스(1010)가 제 3 프로세싱 챔버(1006) 내에 존재할 수 있을 것이고, 기타 등등이 될 수 있을 것이다. 각각의 프로세싱 챔버들(1006) 내의 디바이스들(1010)의 프로세싱이 완료될 때, 디바이스들(1010)이 상응하는 방향(1022, 1024, 또는 1026)을 따라서 다음의 또는 이웃하는 프로세싱 챔버들(1006)로 동시에 또는 일시에(concurrently or simultaneously) 이동될 수 있을 것이다.
도 10에 도시된 프로세싱 챔버들(1006)의 배향은 시스템(1000) 내에서 디바이스(1010)를 프로세싱하기 위해서 이용되는 프로세싱 성분들의 양의 감소를 허용할 수 있을 것이다. 예를 들어, 하나 이상의 RF 발생기들, 진공 펌프들, (도 3에 도시된 성분들(300)과 유사한) 가스 공급원들이 프로세싱 챔버들(1006)의 입력 세트(1002)와 프로세싱 챔버들(1006)의 출력 세트(1004) 사이에 위치될 수 있다. 이러한 성분들은 프로세싱 챔버들(1006)의 입력 세트(1002) 내의 하나 이상의 프로세싱 챔버들(1006)로 연결될 수 있고 동시에 그러한 성분들이 프로세싱 챔버들(1006)의 출력 세트(1004) 내의 하나 이상의 프로세싱 챔버들(1006)에 연결된다. 예를 들어, 디바이스(1010)의 하나 이상의 층의 증착을 위해서 이용되는 가스를 공급하는 가스 공급원이 입력 세트(1002) 내의 프로세싱 챔버(1006)와 그리고 출력 세트(1004) 내의 프로세싱 챔버(1006)와 동시에 유체적으로 커플링될 수 있다. 가스 공급원은, 상이한 프로세싱 챔버들(1006) 내에 위치된 디바이스들(1010) 내에 층들을 증착하기 위해서 이러한 프로세싱 챔버들(1006)의 모두로 가스를 동시에 제공할 수 있다. 다른 예로서, 단일 진공 펌프가 입력 세트(1002) 및 출력 세트(1004) 내의 둘 이상의 프로세싱 챔버들(1006)에 연결되어 프로세싱 챔버들(1006) 내에서 저압 대기를 동시에 구축할 수 있다.
도 11은 일 실시예에 따른 반도체 층(1100)의 단면도이다. 반도체 층(1100)은 도 9에 도시된 태양열 모듈(900)의 반도체 층(906)을 대표할 수 있을 것이다. 추가적으로, 반도체 층(1100)은 도 10에 도시된 시스템(1000)을 이용하여 형성될 수 있을 것이다. 예를 들어, 프로세싱 챔버들(1006)(도 10에 도시됨)이 반도체 층(1100)을 증착하기 위해서 이용될 수 있을 것이고, 도 10에 도시된 디바이스(1010)는 도 9에 도시된 적어도 기판(902) 및 하부 전극(904)을 대표한다.
반도체 층(1100)은 하부 정크션(1102) 및 상부 정크션(1104)을 형성하는 몇 개의 서브층들(sublayers)을 포함한다. 도시된 실시예에서, 하부 정크션(1102)의 서브층들은 하부 서브층들(1106), 몇 개(예를 들어, 8개)의 중간 서브층들(1108), 및 몇 개(예를 들어, 2개)의 상부 서브층들(1110)을 포함하는 한편, 상부 정크션(1104)은 하부 서브층들(1112), 몇 개(예를 들어, 4개)의 중간 서브층들(1114), 및 몇 개(예를 들어, 2개)의 상부 서브층들(1116)을 포함한다. 정크션들 및/또는 서브층들의 수는 단지 예로서 제공된다. 도 11에 도시된 것과 다른 정크션들 및/또는 서브층들의 상이한 수들(예를 들어, 하나 또는 둘 초과)이 하나 이상의 실시예들과 함께 이용될 수 있을 것이다.
도 9에 도시된 태양열 모듈(900) 및 도 10에 도시된 시스템(1000)을 계속 참조하면, 하나의 실시예에서, 하부 전극(904)을 가지는 기판(902)이 도 10에 도시된 캐리어 캐리어(1012) 상에 배치될 수 있고 그리고 도 1에 도시된 시스템(1000)의 입력 챔버(1006A) 내로 로딩될 수 있다. 전술한 바와 같이, 기판(902) 및 하부 전극(904)이 제 1 컨베이어(1014)에 의해서 입력 챔버(1006A)로부터 입력 세트(1002) 내의 다른 프로세싱 챔버들(1006)로 이동될 수 있을 것이다. 기판(902) 및 하부 전극(904)이 입력 챔버(1014)로부터 다른 챔버(1006)로 일단 이동되면, 전술한 바와 같이, 하부 전극(904)을 가지는 다른 기판(902)이 입력 챔버(1014) 내로 배치될 수 있을 것이다.
도시된 실시예에서, 입력 세트(1002) 내의 복수의 프로세싱 챔버들(1006)이 가열 챔버들(1006B, 1006C)일 수 있고, 그러한 가열 챔버들(1006B, 1006C)은 기판(902) 및 하부 전극(904)을 지정된 온도까지 및/또는 지정된 시간 동안 가열한다. 기판(902) 및 하부 전극(904)이 그렇게 가열된 후에, 기판(902) 및 하부 전극(904)이 프로세싱 챔버들(1006)의 제 1 증착 챔버(1006D) 내로 이동될 수 있을 것이다. 제 1 증착 챔버(1006D)는 도 11에 도시된 반도체 복수층 구조물(1100)의 하부 서브층(1106)을 하부 전극(904) 상으로 증착할 수 있을 것이다. 예를 들어, 제 1 증착 챔버(1006D)는 n-도핑형 반도체 층을 하부 전극(904) 상으로 증착하는 플라즈마 화학기상증착(PECVD) 또는 다른 CVD 챔버일 수 있을 것이다.
하부 서브층(1106)이 증착된 후에, 시스템(1000)은 디바이스(1010)(예를 들어, 기판(902), 하부 전극(904), 및 하부 서브층(1106))를 제 2 증착 챔버(1006E)와 같은 다음 프로세싱 챔버(1006)로 이동시킬 수 있을 것이다. 제 2 증착 챔버(1006E)는 중간 서브층(1108A)과 같은 제 1 중간 서브층(1108)을 하부 서브층(1106) 상으로 증착할 수 있을 것이다. 제 1 중간 층(1108A)이 증착된 후에, 디바이스(1010)(예를 들어, 기판(902), 하부 전극(904), 하부 서브층(1106), 및 제 1 중간 층(1108A))가 제 3 증착 챔버(1006F)와 같은 후속 프로세싱 챔버(1006)로 이동된다. 디바이스(1010)는 프로세싱 챔버들(1006)로 계속적으로 이동할 수 있을 것이고, 그에 따라 추가적인 서브층들(1108, 1110, 1112, 1114, 및 1116)이 증착된다. 도시된 실시예에서, 서브층을 증착하는 프로세싱 챔버들(1006)의 각각이 다른 프로세싱 챔버들(1006)에 의해서 증착되는 서브층들과 대략적으로 동일한 두께의 서브층을 증착할 수 있을 것이다. 예를 들어, 상이한 프로세싱 챔버들(1006) 내에서 상이한 디바이스들(1010) 상에 동시에 증착되는 서브층들이 대략적으로 동일한 두께를 가지도록, 디바이스(1010)가 동일한 양의 시간 동안 각각의 프로세싱 챔버(1006) 내에서 유지될 수 있을 것이다. 대안으로서, 하나 이상의 프로세싱 챔버들(1006)이 하나 이상의 다른 프로세싱 챔버들(1006) 보다 더 두껍거나 얇은 서브층들을 증착할 수 있을 것이고, 및/또는 디바이스(1010)가 하나 이상의 프로세싱 챔버들(1006) 내에서 하나 이상의 다른 프로세싱 챔버들(1006) 보다 더 길거나 짧은 시간의 기간을 소비할 수 있을 것이다.
상이한 서브층들을 증착하기 위해서 이용되는 프로세싱 챔버들(1006)의 수는 서브층들의 그룹들의 각각의 전체 두께를 기초로 할 수 있을 것이다. 예를 들어, 하부 서브층들(1106)이 하부 NIP 정크션 내의 n-도핑형 층(또는 하부 PIN 정크션 내의 p-도핑형 층)을 형성하는 제 1 그룹일 수 있고, 중간 서브층들(1108)은 하부 NIP 또는 하부 PIN 정크션 내의 진성 층을 형성하는 제 2 그룹일 수 있을 것이고, 상부 서브층들(1110)은 하부 NIP 정크션 내의 p-도핑형 층 또는 하부 PIN 정크션 내의 n-도핑형 층을 형성하는 제 3 그룹일 수 있을 것이다. 하부 서브층(1112)은 상부 NIP 정크션 내의 n-도핑형 층(또는 상부 PIN 정크션 내의 p-도핑형 층)을 형성하는 제 4 그룹일 수 있고, 중간 서브층들(1114)은 상부 NIP 또는 상부 PIN 정크션 내의 진성 층을 형성하는 제 5 그룹일 수 있을 것이고, 상부 서브층들(1116)은 상부 NIP 정크션 내의 p-도핑형 층 또는 상부 PIN 정크션 내의 n-도핑형 층을 형성하는 제 6 그룹일 수 있을 것이다. 각각의 그룹에서 서브층들을 증착하기 위해서 이용되는 프로세싱 챔버들(1006)의 수가 서브층들에 의해서 형성되는 층들의 두께를 기초로 할 수 있을 것이다. 예를 들어, 도시된 실시예에서, 하부 정크션(1102)의 진성 층을 증착하기 위해서 이용되는 프로세싱 챔버들(1006)(예를 들어, 서브층들(1108)을 증착하는 프로세싱 챔버들(1006E-L))의 수는, 동일한 하부 정크션(1102)의 n-도핑형 층을 증착하기 위해서 이용되는 프로세싱 챔버들(1006)(예를 들어, 서브층(1106)을 증착하기 위해서 이용되는 프로세싱 챔버(1006D))의 수의 8배가 될 수 있을 것이다. 동일한 하부 정크션(1102)의 p-도핑형 층을 증착하기 위해서 이용되는 프로세싱 챔버들(1006)(예를 들어, 프로세싱 챔버들(1006M-N))의 수는, 하부 정크션(1102)의 진성 층을 증착하기 위해서 이용되는 프로세싱 챔버들(1006)(예를 들어, 프로세싱 챔버들(1006E-L))의 수의 1/4배가 될 수 있을 것이고, 및/또는 하부 정크션(1102)의 n-도핑형 층을 증착하기 위해서 이용되는 프로세싱 챔버들(1006)(예를 들어, 프로세싱 챔버(1006D))의 수의 2배가 될 수 있을 것이다.
상부 정크션(1104)과 관련하여, 진성 층을 증착하기 위해서 이용되는 프로세싱 챔버들(1006)(예를 들어, 프로세싱 챔버들(1006Q-T))의 수는, 상부 정크션(1104)의 n-도핑형 층을 증착하기 위해서 이용되는 프로세싱 챔버들(1006)(예를 들어, 프로세싱 챔버(1006O))의 수의 4배가 될 수 있을 것이고 그리고 상부 정크션(1104)의 p-도핑형 층을 증착하기 위해서 이용되는 프로세싱 챔버들(1006)(예를 들어, 프로세싱 챔버들(1006U-V))의 수의 2배가 될 수 있을 것이다. 전술한 정크션들(1102, 1104) 내의 층들의 상대적인 두께들 및 프로세싱 챔버들(1006)의 수는 예로서 제공된 것이고 그리고 본원에서 기술된 본원 발명에 따른 청구 대상의 모든 실시예들에서 제한하기 위한 것으로 의도되지 않는다.
디바이스(1010)가 시스템(1000)으로부터 일단 제거되면, 상부 및 하부 정크션들(1104, 1102)이 도 9에 도시된 하부 전극(904) 상으로 증착될 수 있을 것이다. 상부 및 하부 정크션들(1104, 1102)이 태양열 모듈(900)의 활성적(active) 반도체 재료(예를 들어, 반도체 층(906))를 형성할 수 있다. 시스템(1000)은, 디바이스(예를 들어, 기판(902), 하부 전극(904), 및 그 상부에 증착된 다른 층들)를 시스템(1000)으로부터 제거하지 않고 및/또는 디바이스를 시스템(1000) 외부의 대기 조건들로 노출시키지 않고, 2개의 정크션들(1102, 1104)을 가지는 직렬형(tandem) 반도체 층(906)과 같은 반도체 층(906)을 증착하기 위해서 이용될 수 있을 것이다.
브릿징 챔버(1008)를 시스템(1000) 내에 포함시키는 것에 의해서, 보다 많은 프로세싱 챔버들(1006)이 시스템(1000)에 포함될 수 있게 된다. 브릿징 챔버(1008)는 많은 수의 프로세싱 챔버들(1006)이 서로 유체적으로 연결될 수 있도록 허용할 수 있고, 그에 따라 저압 대기가 연결된 프로세싱 챔버들(1006) 사이에서 유지도리 수 있다. 예를 들어, 서로 유체적으로 커플링되고 그리고 선형적으로 정렬될 수 있는 프로세싱 챔버들(1006)의 수는 서브층들(1106, 1108, 1110, 1112, 1114, 1116)의 증착 중의 개별적인 프로세싱 챔버들(1006)의 열 팽창으로 인해서 제한될 수 있다. (예를 들어, 입력 세트(1002) 내의 또는 출력 세트(1004) 내의)프로세싱 챔버들(1006)이 각각 서로를 향해서 팽창할 수 있도록 그리고 서로의 사이의 거리들을 폐쇄할 수 있도록, 서브층들(1106, 1108, 1110, 1112, 1114, 1116)의 증착이 상승된 온도들에서 이루어질 수 있을 것이다. 만약 팽창의 양이 상당하다면, 이웃하는 프로세싱 챔버들(1006) 사이의 밀봉들이 상대적으로 클 수 있을 것이다. 서로 선형적으로 정렬되는 프로세싱 챔버들(1006)의 수가 너무 커지기 시작할 때, (예를 들어, 프로세싱 챔버들(1006)이 너무 많이 연장하는 것을 방지하고 그리고 서로 손상시키는 것을 방지하기 위해서) 프로세싱 챔버들(1006) 사이의 거리가 커질 필요가 있을 것이고, 그에 따라 챔버들(1006) 사이의 밀봉이 또한 상당히 두꺼워질 필요가 있을 것이다. 그러나, 챔버들(1006) 내의 저압 대기를 유지하기 위한 적절한 밀봉이 유지될 수 없을 것이기 때문에, 그러한 밀봉이 너무 두꺼워질 수 없을 것이다.
일 실시예에서, 입력 세트(1002) 및/또는 출력 세트(1004) 내에서 (챔버들(1006) 사이의 밀봉들을 유지하면서) 서로 선형적으로 정렬되고 그리고 유체적으로 커플링될 수 있는 프로세싱 챔버들(1006)의 수가 20개 또는 그 미만의 프로세싱 챔버들(1006)로 제한될 수 있을 것이다. 대안적으로, 입력 세트(1002) 및/또는 출력 세트(1004) 내에서 서로 유체적으로 커플링되고 전형적으로 정렬될 수 있는 프로세싱 챔버들(1006)의 수가 13개 또는 그 미만의 프로세싱 챔버들(1006)로 제한될 수 있을 것이다. 이러한 각각의 세트(1002, 1004) 내의 프로세싱 챔버들(1006)의 수에 대한 제한의 예들은, 각각의 세트 내의 챔버들(1006)이 열적으로 팽창할 때, 프로세싱 챔버들(1006) 사이의 밀봉들의 상한선을 기초로 한다.
프로세싱 챔버들(1006)의 입력 세트(1002) 및 출력 세트(1004)를 브릿징 챔버(1008)와 커플링시킴으로써, 브릿징 챔버(1008)를 포함하지 않는 시스템에 비해, 보다 많은 수의 프로세싱 챔버들(1006)이 서로 유체적으로 커플링될 수 있을 것이다. 예를 들어, 프로세싱 챔버들(1006) 사이의 열 팽창이 서로 선형적으로 정렬될 수 있는 프로세싱 챔버들(1006)의 수를 제한할 수 있을 것이고, 그에 따라 반도체 층(906)의 증착 완료를 위해서 디바이스를 프로세싱 챔버들(1006)로부터 제거하지 않고 그리고 디바이스를 프로세싱 챔버들(1006)의 다른 그룹 내로 배치하지 않고, 전체 반도체 층(906)(예를 들어, 하부 정크션(1102), 상부 정크션(1104), 또는 상부 및 하부 정크션들(1102, 1104) 모두)이 증착될 수 없을 것이다. 프로세싱 챔버들(1006)이 정렬되는 선형 방향을 따라서 프로세싱 챔버들(1006)의 열 팽창이 누적될 수 있기 때문에, 프로세싱 챔버들(1006)의 상이한 세트들을 커플링시키기 위해서 브릿징 챔버(1008)를 이용하는 것은 증가된 수의 프로세싱 챔버들(1006)이 시스템(1000) 내에 포함될 수 있게 할 수 있다. 예를 들어, 만약 열팽창으로 인해서 지정된 수의 프로세싱 챔버들(1006)만이 선형적으로 정렬되고 그리고 서로 커플링될 수 있다면(예를 들어, 13개 또는 그 미만의 챔버들(1006)), 브릿징 챔버(1008)는, 입력 세트(1002) 내의 지정된 수까지의 프로세싱 챔버들(1006)이 지정된 수까지의 프로세싱 챔버들(1006)과 유체적으로 커플링될 수 있게 허용할 수 있다. 서로 유체적으로 커플링된 프로세싱 챔버들(1006)의 수를 추가적으로 증가시키기 위해서, 부가적인 브릿징 챔버(1008)가 제공될 수 있을 것이다.
도 12는 복수-챔버 시스템(1200)의 다른 실시예의 단면도이다. 도 12에 도시된 도면은 시스템(1200) 내의 프로세싱 챔버들(1006)의 하단부 절반을 나타낸다. 도 13은 도 12에 도시된 시스템(1200)의 평면도이다. 시스템(1200)은 전술한 시스템들(100)(도 1에 도시됨) 및/또는 시스템들(1000)(도 10에 도시됨) 중 둘 이상을 포함할 수 있을 것이다. 도시된 실시예에서, 시스템(1200)은 제 1의, 또는 상부의, 프로세싱 회로(1202) 및 제 2의 또는 하부의, 프로세싱 회로(1204)를 가지는 복수-레벨 시스템이다. 프로세싱 회로들(1202, 1204)은 각각 시스템들(1000) 중 하나와 유사할 수 있을 것이다. 예를 들어, 각각의 프로세싱 회로(1202, 1204)는 서로 유체적으로 커플링된 프로세싱 챔버들(1006)의 입력 세트들(1206, 1208) 및 출력 세트들(1210, 1212)을 포함한다. 전술한 바와 같이, 입력 세트들(1206, 1208) 및 출력 세트들(1210, 1212) 내의 프로세싱 챔버들(1006)은, 컨베이어(도 12 및 13에는 도시되지 않았으나, 도 10에 도시된 컨베이어들(1014, (1016, 1018)과 유사할 수 있을 것이다)가 상부 프로세싱 회로(1202) 및 하부 프로세싱 회로(1204)를 통해서 디바이스들(1010)을 선형적으로 이동시킬 수 있게 허용하기 위해서, 서로 선형적으로 정렬될 수 있을 것이다. 도 12에 도시된 바와 같이, 상부 프로세싱 회로(1202)가 하부 프로세싱 회로(1204)의 위쪽에 배치된다. 대안으로서, 프로세싱 회로들(1202, 1204)이 나란히(예를 들어, S-형상의 구성으로) 배치될 수 있을 것이고 및/또는 서로에 대해서 다르게 배열될 수 있을 것이다.
상부 프로세싱 회로(1202)의 입력 세트(1206) 및 출력 세트(1210)가 상부 브릿징 챔버(1214)에 의해서 서로 유체적으로 커플링된다. 하부 프로세싱 회로(1204)의 입력 세트(1208) 및 출력 세트(1212)가 하부 브릿징 챔버(1216)에 의해서 서로 유체적으로 커플링된다. 브릿징 챔버들(1214, 1216)이 브릿징 챔버(1008)(도 10에 도시됨)와 유사할 수 있을 것이다. 예를 들어, 브릿징 챔버들(1214, 1216)은 입력 세트들(1206, 1208) 및 출력 세트들(1210, 1212)의 프로세싱 챔버들(1006)에 의해서 형성된 부피들 내에서 저압 대기 및/또는 상승된 온도를 유지할 수 있을 것이고, 그에 따라 프로세싱 챔버들(1006)의 입력 세트들(1206, 1208) 및 출력 세트들(1210, 1212) 사이의 브릿징 챔버들(1214, 1216)을 통해서 이동하는 디바이스들(1010)이 동일한 또는 실질적으로 동일한 대기 및/또는 온도를 유지할 수 있을 것이다.
도 10에 도시된 시스템(1000)과 유사하게, 시스템(1200)의 세트들(1206, 1208, 1210, 1212) 내의 프로세싱 챔버들(1006)이 서로 선형적으로 정렬된다. 예를 들어, 상부 프로세싱 회로(1202)의 입력 세트(1206) 내의 프로세싱 챔버들(1006)이 상부 입력 방향(1218)을 따라서 서로 선형적으로 정렬될 수 있을 것이고, 상부 프로세싱 회로(1202)의 출력 세트(1208) 내의 프로세싱 챔버들(1006)이 상부 출력 방향(1220)을 따라서 서로 선형적으로 정렬될 수 있을 것이고, 하부 프로세싱 회로(1204)의 입력 세트(12010) 내의 프로세싱 챔버들(1006)이 하부 입력 방향(1222)을 따라서 서로 선형적으로 정렬될 수 있을 것이고, 그리고 하부 프로세싱 회로(1204)의 출력 세트(1212) 내의 프로세싱 챔버들(1006)이 하부 출력 방향(1224)을 따라서 서로 선형적으로 정렬될 수 있을 것이다. 도시된 실시예에서, 각각의 프로세싱 회로(1202, 1204)내의 입력 방향(1218, 1222) 및 출력 방향(1220, 1224)이 반대 방향들로 배향될 수 있을 것이다. 대안으로서, 입력 방향들(1218, 1222) 중 하나 이상 및 출력 방향들(1220, 1224) 중 하나 이상이 동일한 방향으로 배향될 수 있을 것이다. 입력 방향들(1218, 1222)이 동일한 방향으로 배향될 수 있을 것이고 그리고 출력 방향들(1220, 1224)이 동일한 방향으로 배향될 수 있을 것이다. 도 12에 도시하지는 않았지만, 컨베이어 서브시스템들(예를 들어, 컨베이어 서브시스템들(114, 1014, 1016, 1018)이 시스템(1200) 내에 포함되어, 시스템(1000)과 관련하여 전술한 것과 유사하게, 시스템(1200)의 프로세싱 챔버들(1006)을 통해서 디바이스들(1010)을 이동시킬 수 있을 것이다.
시스템(1200)은 프로세싱 회로들(1202, 1204) 사이에서 디바이스들(1010)을 이송하는 전이 챔버(1226)를 포함한다. 전이 챔버(1226)는 상부 프로세싱 회로(1202)의 프로세싱 챔버들(1006)을 하부 프로세싱 회로(1204)의 프로세싱 챔버들(1006)과 유체적으로 커플링시킨다. 디바이스(1010)가 상부 프로세싱 회로(1202)를 통해서 이동되었을 때, 디바이스(1010)가 (예를 들어, 컨베이어 서브시스템에 의해서) 전이 챔버(1226) 내로 로딩될 수 있을 것이다. 전이 챔버(1226)는, 예를 들어, 디바이스(1010)를 하부 프로세싱 회로(1204)의 평면으로 하강시킴으로써, 디바이스(1010)를 하부 프로세싱 회로(1204)로 이동시킬 수 있을 것이다. 이어서, 디바이스(1010)가 (예를 들어, 컨베이어 서브시스템에 의해) 프로세싱 챔버들(1006)의 하부 입력 세트(1210)로 이동될 수 있을 것이다. 이어서, 디바이스(1010)가 하부 프로세싱 회로(1204)의 프로세싱 챔버들(1006)을 통해서 이동될 수 있을 것이다.
예를 들어, 디바이스(1010)가 상부 프로세싱 회로(1202)의 입력 프로세싱 챔버(1228) 내로 로딩될 수 있을 것이다. 이어서, 디바이스(1010)는 상부 입력 방향(1218)을 따라서 프로세싱 챔버들(1006)을 통해서 상부 브릿징 챔버(1214)까지 순차적으로 이동될 수 있을 것이다. 이어서, 디바이스(1010)가 상부 브릿징 챔버(1214) 내에서 상부 이송 방향(1230)을 따라서 프로세싱 챔버들(1006)의 상부 출력 세트(1210)로 이동될 수 있을 것이다. 도시된 실시예에서, 상부 이송 방향(1230)이 상부 입력 방향(1218) 및 상부 출력 방향(1220)에 대해서 수직이 된다. 이어서, 디바이스(1010)가 상부 출력 방향(1220)을 따라서 상부 출력 세트(1210)의 프로세싱 챔버들(1006)을 통해서 전이 챔버(1226)로 이동될 수 있을 것이다. 전이 챔버(1226)는 디바이스(1010)를 하부 프로세싱 회로(1204)로 하강시킨다. 예를 들어, 전이 챔버(1226)는 입력 및 출력 방향들(1218, 1220, 1222, 1224) 및 이송 방향(1230)에 대해서 수직하게 배향된 수직 방향을 따라서 디바이스(1010)를 하강시킬 수 있을 것이다. 대안으로서, 만약 상부 및 하부 프로세싱 회로들(1202, 1204)의 위치들이 전환된다면, 전이 챔버(1226)는 디바이스(1010)를 수직 방향으로 상승시킬 수 있을 것이다.
디바이스(1010)가 전이 챔버(1226) 내의 하부 프로세싱 회로(1204)로 일단 하강되면, 디바이스(1010)가, 컨베이어 서브시스템에 의해서와 같이, 하부 입력 방향(1222)을 따라서 하부 입력 세트(1208)의 프로세싱 챔버들(1006)을 통해서 이동될 수 있을 것이다. 도시된 실시예에서, 하부 입력 세트(1208) 내의 프로세싱 챔버들(1006)이 상부 출력 세트(12010) 내의 프로세싱 챔버들(1006) 아래에 배치된다. 디바이스(1010)가 하부 입력 세트(1208)의 프로세싱 챔버들(1006)을 통해서 하부 브릿징 챔버(1216)로 이동될 수 있을 것이다. 디바이스(1010)가 하부 입력 세트(1208)로부터 하부 출력 세트(1212)로 측방향으로 이동될 수 있을 것이다. 예를 들어, 컨베이어 서브시스템(미도시)이 이송 방향(1230)에 대해서 반대로 배향된 이송 방향으로 하부 브릿징 챔버(1216) 내에서 디바이스(1010)를 이동시킬 수 있을 것이다.
디바이스(1010)가 하부 브릿징 챔버(1216)에 의해서 일단 이동되면, 디바이스(1010)는 (예를 들어, 컨베이어 서브시스템에 의해서) 하부 출력 방향(1224)을 따라서 하부 출력 세트(1212)의 프로세싱 챔버들(1006)을 통해서 이동될 수 있을 것이다. 디바이스(1010)는, 디바이스(1010)가 시스템(1200)으로부터 제거될 수 있는 출력 챔버(1230)로 이동된다. 대안으로서, 디바이스(1010)를 프로세싱 챔버들(1010)의 다른 세트로 이동, 상승, 또는 하강시키기 위해서, 디바이스(1010)가 다른 브릿징 챔버 또는 다른 전이 챔버로 이동될 수 있을 것이다.
도 10에 도시된 시스템(1000)과 유사하게, 프로세싱 챔버들(1006)의 상이한 그룹들이 태양열 모듈(900)(도 9에 도시됨)의 반도체 층(906)(도 9에 도시됨)의 하나 이상의 정크션들의 상이한 부분들을 증착시킬 수 있을 것이다. 프로세싱 챔버들(1006)은 도 13에서 1300 내지 1362로 라벨링(labeled)된다. 도시된 실시예에서, 프로세싱 챔버(1300)가 디바이스(1010)를 가열할 수 있고, 프로세싱 챔버(1302)는 반도체 층(906)의 하부 NIP 정크션의 n-도핑형 층(또는 하부 PIN 정크션의 p-도핑형 층)을 증착할 수 있을 것이고, 상부 및 하부 프로세싱 회로들(1202, 1204)의 프로세싱 챔버들(1304 내지 1342)이 하부 NIP 정크션의 (또는 하부 PIN 정크션의) 진성 층을 증착할 수 있을 것이며, 하부 프로세싱 회로(1204)의 프로세싱 챔버(1344)가 하부 NIP 정크션의 p-도핑형 층(또는 하부 PIN 정크션의 n-도핑형 층)을 증착할 수 있을 것이고, 하부 프로세싱 회로(1204)의 프로세싱 챔버(1346)가 상부 NIP 정크션의 n-도핑형 층(또는 상부 PIN 정크션의 p-도핑형 층)을 증착할 수 있을 것이고, 프로세싱 챔버들(1348 내지 1354)이 상부 NIP 정크션의 (또는 상부 PIN 정크션의) 진성 층을 증착할 수 있을 것이고, 그리고 하부 프로세싱 회로(1204)의 프로세싱 챔버(1356)가 상부 NIP 정크션의 p-도핑형 층(또는 상부 PIN 정크션의 n-도핑형 층)을 증착할 수 있을 것이다. 이어서, 디바이스(1010)가, 시스템(1200)의 출력 챔버(1230)로부터, 시스템(1200)으로부터 제거될 수 있을 것이다. 대안으로서, 태양열 모듈(900)의 하나 이상의 다른 층들, 정크션들, 성분들 등이 시스템(1200)을 통해서 형성될 수 있을 것이고 및/또는 시스템(1200)의 프로세싱 챔버들(1006) 중 하나 이상이 전술한 것과 상이한 서브층을 증착할 수 있을 것이다.
도 12 및 13에 도시된 시스템(1200)을 계속 참조하면, 도 14는 하나의 실시예에 따른 전이 챔버(1226)의 사시도이다. 전이 챔버(1226)는 프로세싱 챔버들(1006)의 상부 입력 세트(1226)와 상부 출력 세트(1210) 사이에서 측방향으로 걸쳐질(span) 수 있을 것이다. 예를 들어, 전이 챔버(1226)는 상부 입력 세트(1226)의 프로세싱 챔버(1362) 및 상부 출력 세트(1210)의 프로세싱 챔버(1326)와 유체적으로 커플링된 상부 부분(1400)을 가질 수 있을 것이다. 전이 챔버(1226)는 또한 하부 입력 세트(1208)의 프로세싱 챔버(1328)와 유체적으로 커플링된 하부 부분(1402)을 가질 수 있을 것이다. 일 실시예에서, 전이 챔버(1226)의 하부 부분(1402)이 하부 출력 세트(1212)의 프로세싱 챔버(1356)와 유체적으로 커플링될 수 있을 것이다. 예를 들어, 전이 챔버(1226)의 하부 부분(1402)이 상부 프로세싱 회로(1202)의 프로세싱 챔버(1362) 아래에서 하부 프로세싱 회로(1204)의 프로세싱 챔버(1356)까지 연장할 수 있을 것이다.
일 실시예에서, 시스템(1200)에 의해서 프로세싱되는 디바이스(1010)가 기판들(1212)로부터 분리될 수 있고 및/또는 전이 챔버(1226)에 의해서 상이한 기판들(1212) 상에 배치될 수 있을 것이다. 예를 들어, 제 1 디바이스(1010)가 상부 프로세싱 회로(1202) 내의 프로세싱 챔버들을 통해서 제 1 캐리어(1012)에 의해서 운송될 수 있을 것이다. 제 1 디바이스(1010) 및 제 1 캐리어(1012)가 상부 프로세싱 회로(1202)의 프로세싱 챔버(1326)로부터 전이 챔버(1226) 내로 도입될 때, 제 1 디바이스(1010) 및 제 1 캐리어(1012)가 전이 챔버(1226)의 하부 부분(1402) 위의 위치까지 측방향으로 이동될 수 있을 것이다. (예를 들어, 제 1 디바이스(1010)를 제 1 캐리어(1012) 위로 상승시키는 것에 의해서) 제 1 디바이스(1010)가 제 1 캐리어(1012)로부터 분리될 수 있을 것이다. 이어서, 제 1 캐리어(1012)가 상부 프로세싱 회로(1202)의 프로세싱 챔버(1362) 내로 측방향으로 이동될 수 있을 것이다. 제 1 디바이스(1010)는 전이 챔버(1226)의 하부 부분(1402) 내에 배치된 상이한, 제 2 캐리어(1012)로 하강될 수 있을 것이다. 이어서, 제 1 디바이스(1010)가, 제 2 캐리어(1012)에 의해서 지지된 상태로, 하부 프로세싱 회로(1204)를 통해서 이동할 수 있을 것이다.
제 1 캐리어(1012)는 전이 챔버(1226)의 상부 부분(1400) 내에서 상부 프로세싱 회로(1202)의 프로세싱 챔버(1362)까지 측방향으로 계속 이동될 수 있을 것이다. 다른, 제 2의 디바이스(1010)가 입력 챔버(1228)로부터 프로세싱 챔버(1362) 내로 그리고 프로세싱 챔버(1362) 내의 제 1 캐리어(1012) 상으로 로딩될 수 있을 것이다. 예를 들어, 제 2 디바이스(1010)가 기판이 없이 입력 챔버(1362) 내로 삽입될 수 있으나, 제 1 캐리어(1012) 상에 배치되도록 프로세싱 챔버(1362)로 이동될 수 있을 것이다. 이어서, 제 2 디바이스(1010)는 제 1 캐리어(1012)에 의해서 지지되는 동안 상부 프로세싱 회로(1202)를 통해서 이동될 수 있을 것이다. 제 2 디바이스(1010) 및 제 1 캐리어(1012)가, 전술한 바와 같이, 전이 챔버(1226) 내에서 서로로부터 분리될 수 있을 것이고, 그에 따라 제 2 디바이스(1010)가 하부 프로세싱 회로(1204)를 통해서 이동될 수 있을 것이고 그리고 제 1 캐리어(1012)가 다른 디바이스(1010)를 수용하도록 프로세싱 챔버(1362)로 복귀될 수 있다.
제 2 캐리어(1012) 및 제 1 디바이스(1010)가 하부 프로세싱 회로(1204)를 통해서 전이 챔버(1226)의 하부 부분(1402)으로부터 이동될 수 있다. 전이 챔버(1226)의 하부 부분(1402)과 유체적으로 커플링된 프로세싱 챔버(1356) 내에 제 2 캐리어(1012) 및 제 1 디바이스(1010)가 도달할 때, 제 1 디바이스(1010)가 (예를 들어, 제 1 디바이스(1010)의 상승에 의해서) 제 2 캐리어(1012)로부터 분리될 수 있을 것이다. 이어서, 제 1 디바이스(1010)가, 시스템(1200)으로부터 제거될 수 있도록, 프로세싱 챔버들(1358, 1360)로 이동될 수 있을 것이다. 제 2 캐리어(1012)가 프로세싱 챔버(1356)로부터 전이 챔버(1226)의 하부 부분(1402) 내로 측방향으로 이동될 수 있을 것이다. 예를 들어, 다른 디바이스(1010)가 전이 챔버(1226)의 상부 부분(1400)으로부터 전이 챔버(1226)의 하부 부분(1402) 내의 제 2 캐리어(1012) 상으로 하강될 수 있는 위치로 제 2 캐리어(1012)가 복귀될 수 있을 것이다. 이어서, 이러한 다른 디바이스(1010)가 제 2 캐리어(1012) 상의 하부 프로세싱 회로(1204)를 통해서 이동될 수 있을 것이다.
전술한 바와 같이, 각각의 캐리어(1012)가 상부 프로세싱 회로(1202) 내에서만 또는 하부 프로세싱 회로(1204) 내에서만 디바이스들(1010)에 의해서 지지되고 이동되도록, 캐리어들(1012)이 상부 또는 하부 프로세싱 회로들(1202, 1204) 내에서 분리되어 유지될 수 있을 것이다. 다른 캐리어들(1012)이 상이한 프로세싱 회로들(1202, 1204) 내에서만 이동하도록 전용화될 수 있을 것이다. 다른 프로세싱 회로들(1202, 1204)이, 온도 및/또는 압력과 같은, 다른 동작 조건들과 연관될 수 있을 것이다. 예를 들어, 상부 프로세싱 회로(1202)의 프로세싱 챔버들 내부의 온도들 및/또는 압력들이 하부 프로세싱 회로들(1202)의 프로세싱 챔버들 내부의 온도들 및/또는 압력들과 상이할(예를 들어, 보다 고온이고 및/또는 낮은 압력일) 수 있을 것이다. 캐리어들(1012) 및/또는 디바이스들(1010)에 대한 손상(예를 들어, 캐리어들(1012)의 온도 변화로부터의 캐리어들(1012) 및/또는 디바이스들(1010)에 대한 열적 충격 또는 다른 기계적인 손상)을 피하기 위해서, 시스템(1200)은 캐리어들(1012)을 각각의 프로세싱 회로(1202, 1204) 내에서 공통 온도 및/또는 압력 내에서 유지할 수 있을 것이다. 전이 챔버(1226)는 프로세싱 회로들(1202, 1204) 사이에서 온도 전이 구역들로서 작용할 수 있을 것이다.
도 15는 일 실시예에 따른 상승 메커니즘(1500) 및 캐리어(1012)의 사시도이다. 도 15에 도시된 바와 같이, 캐리어(1012)는 둘레를 규정하는 프레임으로서 형성될 수 있을 것이다. 도시된 실시예에서, 캐리어(1012)는 직사각형 형상을 형성하는 4개의 세장형 본체들(1502, 1504)을 가진다. 대안으로서, 본체들(1502, 1504)이 다른 형상을 형성할 수 있을 것이다. 캐리어(1012)가 시스템(100, 1000, 및/또는 1200)을 통해서 디바이스(1010)를 운송할 때, 디바이스(1010)가 둘 이상의 본체들(1502, 1504)의 상단부 상에 안착될 수 있을 것이다. 예를 들어, 디바이스(1010)가 본체들(1502, 1504) 모두에 의해서, 보다 긴 본체들(1502) 만에 의해서, 또는 보다 짧은 본체들(1504) 만에 의해서 결합되고 지지될 수 있을 것이다. 다른 실시예에서, 캐리어(1012)는, 예를 들어, 본체들(1502, 1504) 사이에 개구부를 가지지 않는 중실형(solid) 본체로 달리 형성될 수 있을 것이다.
상승 메커니즘(1500)은 캐리어(1012) 및 상기 캐리어(1012) 상의 디바이스(1010)의 수직 위치를 변화시킬 수 있는 디바이스이다. 상승 메커니즘(1500)은 캐리어(1012)가 상부에 안착되는 플랫폼(1506) 및 상기 플랫폼(1506)의 수직 위치를 변화시키기 위해서 연장 또는 수축되는 액추에이터(1508)를 포함한다. 예를 들어, 액추에이터(1508)가 제 1 방향(1510)을 따라서 상기 플랫폼(1506)을 이동시키기 위해서 연장하고 그리고 반대되는 제 2 방향(1512)을 따라서 플랫폼(1506)을 이동시키기 위해서 수축하는 세장형 본체 또는 망원경식 본체일 수 있을 것이다.
상승 메커니즘(1500)은 디바이스들(1010)의 프로세싱을 돕기 위해서 하나 이상의 프로세싱 챔버들(1006) 내에 배치될 수 있을 것이다. 예를 들어, 상승 메커니즘(1500)은 하나 이상의 서브층들을 디바이스(1010) 상에 증착하는 PECVD 챔버 내의 전극이 될 수 있을 것이다. 다른 실시예에서, 상승 메커니즘(1500)은, 전이 챔버(1226) 내에서 수직으로 디바이스(1010)를 이동시키기 위해서, 도 12 및 13에 도시된 시스템(1200)의 전이 챔버(1226) 내에 포함될 수 있을 것이다. 예를 들어, 전이 챔버(1226) 내에서 디바이스(1010)를 하강시키기 위해서, 디바이스(1010)가 캐리어(1012)로부터 분리될 수 있고 그리고 상승 메커니즘(1500) 상으로 배치될 수 있을 것이다. 일 실시예에서, 디바이스(1010)의 노출된 측부들(sides)을 파지함으로써, 디바이스(1010)의 상단부로 흡입 압력을 인가함으로써, 또는 달리 디바이스(1010)를 파지함으로써 그리고 디바이스(1010)를 캐리어(1012)로부터 분리시킴으로써, 디바이스(1010)가 캐리어(1012)로부터 분리될 수 있을 것이다. 이어서, 캐리어(1012)는 파지된 디바이스(1010) 아래로부터 이동될 수 있고, 그리고 액추에이터(1508)에 의한 수직 이동을 위해서 디바이스(1010)가, 예를 들어, 플랫폼(1506) 상으로 배치될 수 있다. 예를 들어 전이 챔버(1226) 내에서 디바이스(1010)를 하강시킴으로써, 상승 메커니즘(1500)이 디바이스(1010)를 이동시켰을 때, 전술한 바와 같이, 디바이스(1010)가 다시 파지되고 그리고 다른 캐리어(1012) 상으로 위치될 수 있을 것이다.
도 16은 광발전 또는 태양열 모듈과 같은 디바이스를 프로세싱하기 위한 방법(1600)의 하나의 실시예의 흐름도이다. 그러한 방법(1600)은, 태양열 모듈(100 및/또는 900)을 제조하기 위한, 도 1, 10 및 12에 도시된 시스템들(100, 1000, 1200)의 하나 이상의 실시예들과 함께 이용될 수 있을 것이다.
'1602'에서, 디바이스가 시스템 내로 로딩된다. 예를 들어, 디바이스(1010)(예를 들어, 하부 전극 층이 상부에 증착되는 유리 기판)가 시스템(100, 1000, 및/또는 1200)의 입력 챔버 내로 로딩될 수 있다. '1604'에서, 디바이스가 캐리어 상으로 배치된다. 예를 들어, 디바이스(1010)는, 예를 들어 디바이스(1010)를 파지하고 그리고 디바이스(1010)를 캐리어(1012) 상으로 하강시킴으로써, 캐리어(1012) 상으로 배치될 수 있을 것이다.
'1606'에서, 캐리어 및 디바이스가 프로세싱 챔버들의 입력 세트의 프로세싱 챔버들을 통해서 이동된다. 전술한 바와 같이, 캐리어(1012) 및 디바이스(1010)가 제 1 프로세싱 회로의 프로세싱 챔버들의 입력 세트 내의 프로세싱 챔버들을 통해서 순차적으로 이동될 수 있을 것이다. 캐리어(1012) 및 디바이스(1010)가 각각의 프로세싱 챔버 내에서 일시적으로 정지될 수 있고 그리고 해당 챔버 내에서 프로세싱될 수 있을 것이다. 예를 들어, 전술한 바와 같이, 서브층이 디바이스(1010) 상으로 증착될 수 있도록, 디바이스(1010)가 정지될 수 있을 것이다.
'1608'에서, 캐리어(1012) 및 디바이스(1010)가 제 1 프로세싱 회로 내에서 프로세싱 챔버들의 입력 세트로부터 프로세싱 챔버들의 출력 세트의 프로세싱 챔버들로 측방향으로 이송된다. 전술한 바와 같이, 브릿징 챔버가 캐리어(1012) 및 디바이스(1010)를 입력 세트로부터 동일한 프로세싱 회로 내의 프로세싱 챔버들의 출력 세트로 측방향으로 이동시킬 수 있을 것이다.
'1610'에서, 캐리어 및 디바이스가 프로세싱 챔버들의 출력 세트의 프로세싱 챔버들을 통해서 이동된다. 전술한 바와 같이, 캐리어(1012) 및 디바이스(1010)가 각각의 프로세싱 챔버 내에서 일시적으로 정지될 수 있고 그리고 그 챔버 내에서 프로세싱될 수 있을 것이다. 예를 들어, 전술한 바와 같이, 서브층이 디바이스(1010) 상에 증착될 수 있도록 디바이스(1010)가 정지될 수 있을 것이다.
'1612'에서, 디바이스가 다른 프로세싱 회로로 이동되어야 하는 지의 여부에 대한 결정이 이루어진다. 예를 들어, 디바이스(1010)가 제 1 프로세싱 회로(예를 들어, 상부 프로세싱 회로(1202))로부터 다른 제 2의 프로세싱 회로(예를 들어, 하부 프로세싱 회로(1204))까지 상승, 하강, 또는 달리 이동되어야 하는지의 여부에 관한 결정이 이루어질 수 있을 것이다. 만약 디바이스가 다른 프로세싱 회로로 이동되지 않는다면(예를 들어, 디바이스의 프로세싱이 완료되거나 또는 다른 프로세싱 회로가 없다면), 방법(1600)의 흐름이 '1614'로 진행된다. 만약 디바이스가 다른 프로세싱 회로(예를 들어, 하부 프로세싱 회로(1204))로 이동하여야 한다면, 방법(1600)의 흐름이 '1616'으로 진행된다.
'1616'에서, 디바이스가 캐리어로부터 제거된다. 예를 들어, 캐리어가 디바이스(1010) 아래로부터 제거되는 동안 디바이스(1010)가 파지되고 그리고 캐리어(1012)로부터 상승될 수 있을 것이다. 대안으로서, 캐리어(1012)가 디바이스(1010) 아래에 더 이상 존재하지 않도록, 캐리어(1012)가 디바이스(1010) 아래로부터 슬라이딩될 수 있을 것이다.
'1618'에서, 디바이스가 다른 캐리어 상으로 하강된다. 예를 들어, 디바이스(1010)가 하부 프로세싱 회로(1204)에서 전이 챔버(1226) 내에서 캐리어(1012) 상으로 하강될 수 있을 것이다. 다른 실시예에서, 디바이스가 '1616'에서 캐리어로부터 분리되지 않고 그리고 디바이스가 '1618'에서 다른 캐리어 상으로 하강되지 않는다. 예를 들어, 디바이스 및 캐리어 모두가 제 1 프로세싱 회로로부터 제 2 프로세싱 회로까지 함께 이동될 수 있을 것이다.
'1620'에서, 캐리어 및 디바이스가 프로세싱 회로 내의 프로세싱 챔버들의 입력 세트의 프로세싱 챔버들을 통해서 이동한다. 전술한 바와 같이, 캐리어(1012) 및 디바이스(1010)가 제 2 프로세싱 회로의 프로세싱 챔버들의 입력 세트 내에서 프로세싱 챔버들을 통해서 순차적으로 이동될 수 있을 것이다. 캐리어(1012) 및 디바이스(1010)가 각각의 프로세싱 챔버 내에서 일시적으로 정지될 수 있고 그리고 해당 챔버 내에서 프로세싱될 수 있을 것이다. 예를 들어, 전술한 바와 같이, 서브층이 디바이스(1010) 상으로 증착될 수 있도록 디바이스(1010)가 정지될 수 있을 것이다.
'1622'에서, 캐리어(1012) 및 디바이스(1010)가 제 2 프로세싱 회로 내에서 프로세싱 챔버들의 입력 세트로부터 프로세싱 챔버들의 출력 세트의 프로세싱 챔버들까지 측방향으로 이동될 수 있을 것이다. 전술한 바와 같이, 브릿징 챔버가 동일한 프로세싱 회로 내에서 입력 세트로부터 프로세싱 챔버들의 출력 세트까지 캐리어(1012) 및 디바이스(1010)를 측방향으로 이동시킬 수 있을 것이다.
'1624'에서, 캐리어 및 디바이스가 프로세싱 챔버들의 출력 세트의 프로세싱 챔버들을 통해서 이동된다. 전술한 바와 같이, 캐리어(1012) 및 디바이스(1010)가 각각의 프로세싱 챔버 내에서 일시적으로 정지될 수 있고 그리고 해당 챔버 내에서 프로세싱될 수 있을 것이다. 예를 들어, 전술한 바와 같이, 서브층이 디바이스(1010) 상으로 증착될 수 있도록 디바이스(1010)가 정지될 수 있을 것이다.
'1624'후에, 방법(1600)의 흐름이 '1614'로 진행된다. '1614'에서, 디바이스가 시스템으로부터 제거된다. 예를 들어, 시스템에 의한 디바이스의 프로세싱이 완료되면(예를 들어, 반도체 층 또는 정크션들이 디바이스(1010) 상에 증착되면), 디바이스(1010)가 캐리어로부터 분리될 수 있고 그리고 시스템의 출력 프로세싱 챔버로부터 제거될 수 있을 것이다. 대안으로서, 만약 하나 이상의 부가적인 프로세싱 회로들이 시스템 내에서 제공된다면, '1612' 내지 '1618'과 함께 전술한 것과 유사하게, 디바이스가 부가적인 프로세싱 회로(들)로 이동될 수 있을 것이다.
다른 실시예에서, 시스템(예를 들어, 하나 이상의 반도체 층들을 디바이스 상에 형성하기 위한 시스템)이 프로세싱 챔버들의 입력 세트 및 출력 세트를 포함한다. 입력 세트의 프로세싱 챔버들이 입력 방향을 따라서 서로 선형적으로 정렬되고 그리고 유체적으로 커플링되도록 구성된다. 입력 세트의 프로세싱 챔버들은 디바이스를 프로세싱하고 그리고 입력 방향을 따라서 입력 세트의 프로세싱 챔버들 사이에서 이동시키도록 구성되고, 상기 입력 세트의 프로세싱 챔버들은, 디바이스가 입력 세트의 프로세싱 챔버들의 각각의 내부에 위치될 때, 디바이스를 독립적으로 프로세싱한다. 출력 세트의 프로세싱 챔버들은 출력 방향을 따라서 서로 선형적으로 정렬되도록 그리고 유체적으로 커플링되도록 구성되고, 상기 출력 세트의 프로세싱 챔버들은 디바이스를 프로세싱하고 그리고 출력 방향을 따라서 출력 세트의 프로세싱 챔버들 사이에서 이동시키도록 구성되고, 상기 출력 세트의 프로세싱 챔버들은, 디바이스가 출력 세트의 프로세싱 챔버들의 각각의 내부에 위치될 때, 디바이스를 독립적으로 프로세싱한다.
다른 양태에서, 시스템은 또한 서로 평행하게 배치되고 적어도 하나의 공통 프로세싱 기능을 제공하는 복수의 하나 이상의 프로세싱 챔버들의 입력 세트 또는 출력 세트를 포함한다.
다른 양태에서, 적어도 하나의 공통 프로세싱 기능을 제공하는 프로세싱 챔버들이 적어도 하나의 공통 제어 성분 또는 공통 공급 성분을 공유한다.
다른 양태에서, 프로세싱 챔버들의 입력 세트 또는 출력 세트의 적어도 하나가 20개 또는 그 미만의 프로세싱 챔버들을 포함한다.
다른 양태에서, 프로세싱 챔버들의 입력 세트 또는 출력 세트의 적어도 하나가 13개 또는 그 미만의 프로세싱 챔버들을 포함한다.
다른 양태에서, 프로세싱 챔버들 중 적어도 하나가 반도체 재료를 디바이스 상에 증착하도록 구성된다.
다른 양태에서, 입력 세트의 프로세싱 챔버들 및 출력 세트의 프로세싱 챔버들이 그룹들로 배열되고, 각 그룹 내의 프로세싱 챔버들은 반도체 재료의 하나 이상의 서브층들을 디바이스 상에 증착하여 하나 이상의 반도체 정크션들을 형성하도록 구성된다.
다른 양태에서, 입력 방향 및 출력 방향이 반대 방향들로 배향된다.
다른 양태에서, 입력 방향 및 출력 방향이 공통 방향으로 배향된다.
다른 양태에서, 시스템은 또한 입력 세트의 프로세싱 챔버들 중 하나 이상 및 출력 세트의 프로세싱 챔버들 중 하나 이상과 유체적으로 커플링되도록 구성된 브릿징 챔버를 포함한다. 브릿징 챔버는 또한 입력 세트의 프로세싱 챔버들의 하나 이상으로부터 디바이스를 수용하도록 구성되고 그리고 출력 세트의 프로세싱 챔버들 중 하나 이상까지 이송 방향을 따라서 디바이스를 이동시킨다. 이송 방향은 입력 방향 또는 출력 방향 중 적어도 하나에 대해서 횡방향으로 배향된다.
다른 양태에서, 이송 방향은 입력 방향 또는 출력 방향 중 적어도 하나에 대해서 수직이 된다.
다른 양태에서, 프로세싱 챔버들 및 브릿징 챔버 내에서 상승된 온도 또는 1 기압(one atmosphere) 미만의 감소된 압력 대기 중 적어도 하나를 유지하기 위해서, 브릿징 챔버가 입력 세트의 프로세싱 챔버들 및 출력 세트의 프로세싱 챔버들과 유체적으로 커플링되도록 구성된다.
다른 양태에서, 프로세싱 챔버들의 입력 세트, 브릿징 챔버, 및 프로세싱 챔버들의 출력 세트가 제 1 프로세싱 회로를 형성하고, 그리고 서로 유체적으로 커플링되어 제 2 프로세싱 회로를 형성하도록 구성된 프로세싱 챔버들의 부가적인 입력 세트, 부가적인 브릿징 챔버, 부가적인 프로세싱 챔버들의 출력 세트, 및 전이 챔버를 더 포함한다.
다른 양태에서, 디바이스를 수용하기 위해서 그리고 디바이스를 부가적인 프로세싱 챔버들의 입력 세트로 이동시키기 위해서, 전이 챔버가 제 1 프로세싱 회로의 출력 세트 내의 프로세싱 챔버들 중 하나 이상과 유체적으로 커플링되도록 구성된다. 디바이스를 프로세싱하고 그리고 부가적인 입력 방향을 따라서 부가적인 브릿징 챔버로 이동시키도록, 부가적인 프로세싱 챔버들의 입력 세트가 구성된다. 부가적인 이송 방향을 따라서 부가적인 출력 세트의 프로세싱 챔버들 중 하나 이상으로 디바이스를 이동시키도록, 부가적인 브릿징 챔버가 구성된다. 부가적인 출력 세트의 프로세싱 챔버들은 디바이스를 프로세싱하고 그리고 부가적인 출력 방향을 따라서 이동시키도록 구성된다.
다른 양태에서, 제 1 프로세싱 회로가 제 2 프로세싱 회로 위에 배치되거나 제 1 프로세싱 회로가 제 2 프로세싱 회로 아래에 배치되고, 그리고 전이 챔버는 제 1 프로세싱 회로와 제 2 프로세싱 회로 사이에서 디바이스를 상승 또는 하강시키도록 구성된다.
다른 양태에서, 제 1 프로세싱 회로 내의 프로세싱 챔버들은 디바이스를 프로세싱하기 위해서 제 1 온도 또는 제 1 압력 중 적어도 하나를 제 1 프로세싱 회로의 프로세싱 챔버들 내부에서 유지하도록 구성되고, 그리고 제 2 프로세싱 회로로 내의 프로세싱 챔버들은 디바이스를 프로세싱하기 위해서 상이한, 제 2 온도 또는 상이한, 제 2 압력 중 적어도 하나를 제 2 프로세싱 회로의 프로세싱 챔버들 내부에서 유지하도록 구성된다.
다른 실시예에서, 다른 시스템(예를 들어, 모듈을 프로세싱하기 위한 시스템)이 제 1 프로세싱 회로, 제 2 프로세싱 회로, 및 전이 챔버를 포함한다. 제 1 프로세싱 회로는 제 1 입력 방향을 따라서 서로 선형적으로 정렬되고 유체적으로 커플링되도록 구성된 프로세싱 챔버들의 제 1 입력 세트, 제 1 출력 방향을 따라서 서로 선형적으로 정렬되고 유체적으로 커플링되도록 구성된 프로세싱 챔버들의 제 1 출력 세트, 및 상기 프로세싱 챔버들의 제 1 입력 세트와 상기 프로세싱 챔버들의 제 1 출력 세트 사이에서 연장하는 제 1 브릿징 챔버를 가진다. 제 2 프로세싱 회로는 제 2 입력 방향을 따라서 서로 선형적으로 정렬되고 유체적으로 커플링되도록 구성된 프로세싱 챔버들의 제 2 입력 세트, 제 2 출력 방향을 따라서 서로 선형적으로 정렬되고 유체적으로 커플링되도록 구성된 프로세싱 챔버들의 제 2 출력 세트, 및 상기 프로세싱 챔버들의 제 2 입력 세트와 상기 프로세싱 챔버들의 제 2 출력 세트 사이에서 연장하는 제 2 브릿징 챔버를 가진다. 전이 챔버는 제 1 프로세싱 회로와 제 2 프로세싱 회로를 유체적으로 커플링하도록 구성된다. 제 1 프로세싱 회로는 반도체-기반의 디바이스를 프로세싱하고 그리고 제 1 입력 방향, 제 1 이송 방향, 및 제 1 출력 방향을 따라서 제 1 프로세싱 회로의 프로세싱 챔버들을 통해서 이동시키도록 구성된다. 전이 챔버는 디바이스를 제 2 프로세싱 회로로 이동시키도록 구성된다. 제 2 프로세싱 회로는, 하나 이상의 반도체 층들을 디바이스 상에 증착하기 위해서, 디바이스를 프로세싱하고 그리고 제 2 입력 방향, 제 2 이송 방향, 및 제 2 출력 방향을 따라서 제 2 프로세싱 회로의 프로세싱 챔버들을 통해서 이동시키도록 구성된다.
다른 양태에서, 프로세싱 챔버들은 그룹들로 배열되고, 각 그룹 내의 프로세싱 챔버들은 반도체 재료의 하나 이상의 서브층들을 증착하여 디바이스 상에 하나 이상의 반도체 정크션들을 증착하도록 구성된다.
다른 양태에서, 제 1 입력 방향 및 제 1 출력 방향이 반대 방향들로 배향되고 또는 제 2 입력 방향 및 제 2 출력 방향이 반대 방향들로 배향된다.
다른 양태에서, 제 1 이송 방향이 제 1 입력 방향 또는 제 1 출력 방향 중 적어도 하나에 대해서 수직이고, 또는 제 2 이송 방향이 제 2 입력 방향 또는 제 2 출력 방향 중 적어도 하나에 대해서 수직이다.
다른 양태에서, 상승된 온도 또는 1기압 미만의 감소된 압력의 대기 중 적어도 하나를 제 1 프로세싱 회로 및 제 2 프로세싱 회로에서 유지하기 위해서, 제 1 브릿징 챔버 및 제 2 브릿징 챔버가 제 1 프로세싱 회로 및 제 2 프로세싱 회로 각각의 프로세싱 챔버들과 유체적으로 커플링되도록 구성된다.
다른 양태에서, 제 1 프로세싱 회로의 프로세싱 챔버들이 디바이스를 프로세싱하기 위한 제 1 온도를 유지하도록 구성되고, 그리고 제 2 프로세싱 회로의 프로세싱 챔버들은 디바이스를 프로세싱하기 위한 다른, 제 2 온도를 유지하도록 구성된다.
다른 양태에서, 전이 챔버는 제 1 프로세싱 회로 내의 프로세싱 챔버들로부터 디바이스 및 제 1 캐리어를 수용하고, 제 1 캐리어로부터 디바이스를 분리하고, 상기 디바이스를 제 2 프로세싱 회로 내의 제 2 캐리어로 이동시키고, 그리고 상기 디바이스 및 제 2 캐리어를 상기 제 2 프로세싱 회로의 프로세싱 챔버들 내로 이동시키도록 구성된다.
다른 양태에서, 전이 챔버는 제 1 캐리어를 제 1 프로세싱 챔버들의 제 1 입력 세트 내의 프로세싱 챔버들 중 하나 이상으로 이동시키도록 구성되고, 그곳에서 제 1 프로세싱 회로의 프로세싱 챔버들을 통해서 운송하기 위한 다른 디바이스가 다른, 제 2 캐리어 상으로 위치된다.
다른 양태에서, 전이 챔버는 제 2 프로세싱 회로의 프로세싱 챔버들로부터 제 2 캐리어를 수용하고 그리고 제 2 프로세싱 회로의 프로세싱 챔버들을 통해서 운송하기 위한 다른 디바이스를 제 2 캐리어 상으로 배치하도록 구성된다.
다른 실시예에서, 복수-챔버 시스템은 서로 선형적으로 정렬된 복수의 챔버들을 포함하고, 상기 각각의 챔버는 광발전 모듈의 제조 프로세스 내의 상이한 프로세싱 기능 또는 단계를 실시한다.
다른 양태에서, 시스템은 또한 챔버들 사이에서 광발전 모듈을 선형적으로 이동시키는 컨베이어 서브시스템을 포함한다.
다른 양태에서, 제 1 챔버는 광발전 모듈의 전도성 하부 전극을 증착하고, 다른, 제 2 챔버는 반도체 층을 증착하며, 그리고 다른, 제 3 챔버는 광발전 모듈의 전도성 상부 전극을 증착한다.
상기 설명은 설명을 위해서 의도된 것이고, 제한적인 것으로 의도된 것이 아님을 이해할 수 있을 것이다. 예를 들어, 전술한 실시예들(및/또는 그 양태들)이 서로 조합되어 이용될 수 있을 것이다. 또한, 본원 발명에 따른 청구 대상의 범위로부터 벗어나지 않고 그 청구 대상의 교시 내용에 대해서 특별한 상황이나 재료를 맞추기 위한 많은 수정들이 이루어질 수 있을 것이다. 본원에서 개시된 재료들 및 코팅들의 치수들, 타입들이 본원 발명에 따른 청구 대상의 매개변수들을 규정하도록 의도되었지만, 그들은 결코 제한적이 아니고 그리고 예시적인 실시예들이다. 많은 다른 실시예들이 상기 설명으로부터 당업자에게 명확해질 수 있을 것이다. 그에 따라, 본원 발명에 따른 청구 대상의 범위는 첨부된 청구항들과 함께, 그러한 청구항들에 따른 균등물들의 전체 범위를 참조하여 결정되어야 할 것이다. 첨부된 청구항들에서, "포함하는(including)" 및 "여기에서(in which)"의 용어들은 "포함하는(comprising)" 및 "이때(wherein)"의 용어들 각각의 일반 영어(plane-English) 균등물들로서 이용된다. 또한, 이하의 청구항들에서, "제 1", "제 2", 및 "제 3" 등의 용어들은 단지 라벨들로서 이용된 것이고 그들의 객체들(objects)에 대해서 수치적인 요건을 부여하기 위한 것은 아니다. 또한, 청구항 제한들이 추가적인 구조가 없는 기능의 기술문구가 후속되는 "~ 하기 위한 수단" 이라는 문구를 명백하게 이용할 때까지 그리고 이용하지 않는 한, 이하의 청구항들의 제한들은 기능식 청구항(means-plus-function) 포맷으로 기재되지 않은 것이고 그리고 35 U.S.C §112 6번째 단락을 기초로 해석되지 않아야 할 것이다.
이러한 기재된 설명은, 최적의 모드를 포함하여, 본원 발명에 따른 청구 대상의 여러 가지 실시예들을 개시하기 위해서 그리고 또한 임의 당업자가 본원 발명에 따른 청구 대상의 여러 가지 실시예들을 실행할 수 있게 하기 위해서 예들을 이용하며, 상기 실행에는 임의 디바이스들 또는 시스템들을 제조 및 이용하는 것과 임의의 포함된 방법들을 실시하는 것이 포함된다. 본원 발명에 따른 청구 대상의 여러 가지 실시예들의 특허받을 수 있는 범위는 청구항들에 의해서 규정되고, 그리고 당업자들에 의해서 이루어질 수 있는 다른 예들을 포함할 수 있을 것이다. 만약 예들이 청구항들의 문헌적 언어와 상이하지 않은 구조적 요소들을 가진다면, 또는 예들이 청구항들의 문헌적 언어들과 약간 상이한 균등한 구조적 요소들을 포함한다면, 그러한 다른 예들은 청구항들의 범위 내에 포함될 것이다.

Claims (28)

  1. 입력 방향을 따라서 서로 선형적으로 정렬되고 유체적으로 커플링되도록 구성된 프로세싱 챔버들의 입력 세트로서, 상기 입력 세트의 프로세싱 챔버들은 입력 방향을 따라서 입력 세트의 프로세싱 챔버들 사이에서 디바이스를 프로세싱하고 그리고 이동시키도록 구성되며, 상기 입력 세트의 프로세싱 챔버들은, 상기 디바이스가 입력 세트의 프로세싱 챔버들의 각각의 내부에 위치될 때, 디바이스들을 분리적으로 프로세싱하는, 프로세싱 챔버들의 입력 세트와,
    출력 방향을 따라서 서로 선형적으로 정렬되고 유체적으로 커플링되도록 구성된 프로세싱 챔버들의 출력 세트로서, 상기 출력 세트의 프로세싱 챔버들은 출력 방향을 따라서 출력 세트의 프로세싱 챔버들 사이에서 디바이스를 프로세싱하고 그리고 이동시키도록 구성되며, 상기 출력 세트의 프로세싱 챔버들은, 디바이스가 출력 세트의 프로세싱 챔버들의 각각의 내부에 위치될 때, 디바이스들을 분리적으로 프로세싱하는, 프로세싱 챔버들의 출력 세트를 포함하는, 시스템.
  2. 제 1 항에 있어서,
    서로에 대해서 평행하게 배치되고 그리고 적어도 하나의 공통 프로세싱 기능을 제공하는 프로세싱 챔버들의 복수개의 하나 이상의 입력 세트 또는 출력 세트를 더 포함하는, 시스템.
  3. 제 3 항에 있어서,
    적어도 하나의 공통 프로세싱 기능을 제공하는 프로세싱 챔버들이 공통 제어 성분 또는 공통 공급 성분 중 적어도 하나를 공유하는, 시스템.
  4. 제 1 항에 있어서,
    상기 프로세싱 챔버들의 입력 세트 또는 출력 세트 중 적어도 하나가 20개 또는 그 미만의 프로세싱 챔버들을 포함하는, 시스템.
  5. 제 1 항에 있어서,
    상기 프로세싱 챔버들의 입력 세트 또는 출력 세트 중 적어도 하나가 13개 또는 그 미만의 프로세싱 챔버들을 포함하는, 시스템.
  6. 제 1 항에 있어서,
    상기 프로세싱 챔버들 중 적어도 하나가 디바이스 상에 반도체 재료를 증착하도록 구성되는, 시스템.
  7. 제 1 항에 있어서,
    상기 입력 세트의 프로세싱 챔버들 및 상기 출력 세트의 프로세싱 챔버들이 그룹들로 배열되고, 상기 각각의 그룹 내의 프로세싱 챔버들은 하나 이상의 반도체 정크션들을 형성하기 위해서 하나 이상의 반도체 재료의 서브층들을 상기 디바이스 상으로 증착하도록 구성되는, 시스템.
  8. 제 1 항에 있어서,
    상기 입력 방향 및 상기 출력 방향이 반대 방향들로 배향되는, 시스템.
  9. 제 1 항에 있어서,
    상기 입력 방향 및 상기 출력 방향이 공통 방향으로 배향되는, 시스템.
  10. 제 1 항에 있어서,
    상기 입력 세트의 하나 이상의 프로세싱 챔버들 및 상기 출력 세트의 하나 이상의 프로세싱 챔버들과 유체적으로 커플링되도록 구성된 브릿징 챔버를 더 포함하고, 상기 브릿징 챔버는 상기 입력 세트의 프로세싱 챔버들 중 하나 이상으로부터 디바이스를 수신하고 그리고 이송 방향을 따라서 상기 디바이스를 상기 출력 세트의 하나 이상의 프로세싱 챔버들로 이동시키도록 구성되고, 상기 이송 방향이 상기 입력 방향 또는 상기 출력 방향 중 적어도 하나에 대해서 횡방향으로 배향되는, 시스템.
  11. 제 10 항에 있어서,
    상기 이송 방향이 입력 방향 또는 출력 방향 중 적어도 하나에 대해서 수직인, 시스템.
  12. 제 10 항에 있어서,
    상기 프로세싱 챔버들 및 상기 브릿징 챔버 내에서 상승된 온도 또는 1 기압 미만의 감소된 압력 대기 중 적어도 하나를 유지하기 위해서, 상기 브릿징 챔버가 상기 입력 세트의 프로세싱 챔버들 및 상기 출력 세트의 프로세싱 챔버들과 유체적으로 커플링되도록 구성되는, 시스템.
  13. 제 10 항에 있어서,
    상기 프로세싱 챔버들의 입력 세트, 브릿징 챔버, 및 상기 프로세싱 챔버들의 출력 세트가 제 1 프로세싱 회로를 형성하고, 그리고 서로 유체적으로 커플링되어 제 2 프로세싱 회로를 형성하도록 구성된 부가적인 프로세싱 챔버들의 입력 세트, 부가적인 브릿징 챔버, 부가적인 프로세싱 챔버들의 출력 세트, 및 전이 챔버를 더 포함하는, 시스템.
  14. 제 13 항에 있어서,
    상기 전이 챔버가 상기 제 1 프로세싱 회로의 출력 세트 내의 프로세싱 챔버들 중 하나 이상과 유체적으로 커플링되어 상기 디바이스를 수용하고 그리고 상기 디바이스를 프로세싱 챔버들의 부가적인 입력 세트로 이동시키도록 구성되고, 상기 프로세싱 챔버들의 부가적인 입력 세트는 상기 디바이스를 프로세싱하고 그리고 부가적인 입력 방향으로 부가적인 브릿징 챔버로 이동시키도록 구성되고, 상기 부가적인 브릿징 챔버는 부가적인 이송 방향으로 상기 디바이스를 부가적인 출력 세트의 하나 이상의 프로세싱 챔버들로 이동시키도록 구성되고, 그리고 상기 부가적인 출력 세트의 하나 이상의 프로세싱 챔버들로 상기 디바이스를 프로세싱하고 부가적인 출력 방향으로 이동시키도록 구성되는, 시스템.
  15. 제 14 항에 있어서,
    상기 제 1 프로세싱 회로가 상기 제 2 프로세싱 회로의 위에 배치되거나 상기 제 1 프로세싱 회로가 상기 제 2 프로세싱 회로의 아래에 배치되며, 그리고 상기 전이 챔버는 상기 제 1 프로세싱 회로와 상기 제 2 프로세싱 회로 사이에서 디바이스를 상승 또는 하강시키도록 구성되는, 시스템.
  16. 제 13 항에 있어서,
    상기 제 1 프로세싱 회로 내의 프로세싱 챔버들은 상기 디바이스를 프로세싱하기 위해서 상기 제 1 프로세싱 회로의 프로세싱 챔버들 내부에서 제 1 온도 또는 제 1 압력 중 적어도 하나를 유지하도록 구성되고, 그리고 상기 제 2 프로세싱 회로 내의 프로세싱 챔버들은 상기 디바이스를 프로세싱하기 위해서 상기 제 2 프로세싱 회로의 프로세싱 챔버들 내부에서 다른, 제 2 온도 또는 다른, 제 2 압력 중 적어도 하나를 유지하도록 구성되는, 시스템.
  17. 제 1 입력 방향을 따라서 서로 선형적으로 정렬되고 유체적으로 커플링되도록 구성된 프로세싱 챔버들의 제 1 입력 세트, 제 1 출력 방향을 따라서 서로 선형적으로 정렬되고 유체적으로 커플링되도록 구성된 프로세싱 챔버들의 제 1 출력 세트, 및 상기 프로세싱 챔버들의 제 1 입력 세트와 상기 프로세싱 챔버들의 제 1 출력 세트 사이에서 연장하는 제 1 브릿징 챔버를 가지는 제 1 프로세싱 회로와,
    제 2 입력 방향을 따라서 서로 선형적으로 정렬되고 유체적으로 커플링되도록 구성된 프로세싱 챔버들의 제 2 입력 세트, 제 2 출력 방향을 따라서 서로 선형적으로 정렬되고 유체적으로 커플링되도록 구성된 프로세싱 챔버들의 제 2 출력 세트, 및 상기 프로세싱 챔버들의 제 2 입력 세트와 상기 프로세싱 챔버들의 제 2 출력 세트 사이에서 연장하는 제 2 브릿징 챔버를 가지는 제 2 프로세싱 회로와,
    상기 제 1 프로세싱 회로 및 상기 제 2 프로세싱 회로와 유체적으로 커플링되도록 구성된 전이 챔버로서, 상기 제 1 프로세싱 회로는 반도체-기반의 디바이스를 프로세싱하고 그리고 제 1 입력 방향, 제 1 이송 방향, 및 제 1 출력 방향을 따라서 상기 제 1 프로세싱 회로의 프로세싱 챔버들을 통해서 이동시키도록 구성되고, 상기 전이 챔버는 상기 디바이스를 상기 제 2 프로세싱 회로로 이동시키도록 구성되고, 그리고 상기 제 2 프로세싱 회로는 하나 이상의 반도체 층들을 상기 디바이스 상에 증착시키기 위해서 상기 디바이스를 프로세싱하고 그리고 상기 제 2 입력 방향, 제 2 이송 방향, 및 제 2 출력 방향을 따라서 상기 제 2 프로세싱 회로의 프로세싱 챔버들을 통해서 이동시키도록 구성되는, 전이 챔버를 포함하는, 시스템.
  18. 제 17 항에 있어서,
    상기 프로세싱 챔버들이 그룹들로 배열되고, 상기 각각의 그룹 내의 프로세싱 챔버들은 하나 이상의 반도체 재료의 서브층들을 상기 디바이스 상으로 증착하여 하나 이상의 반도체 정크션들을 형성하는, 시스템.
  19. 제 17 항에 있어서,
    상기 제 1 입력 방향 및 상기 제 1 출력 방향이 반대 방향들로 배향되거나, 상기 제 2 입력 방향 및 상기 제 2 출력 방향이 반대 방향들로 배향되는, 시스템.
  20. 제 17 항에 있어서,
    상기 제 1 이송 방향이 제 1 입력 방향 또는 제 1 출력 방향 중 적어도 하나에 대해서 수직이거나, 상기 제 2 이송 방향이 제 2 입력 방향 또는 제 2 출력 방향 중 적어도 하나에 대해서 수직인, 시스템.
  21. 제 17 항에 있어서,
    상기 제 1 프로세싱 회로 및 상기 제 2 프로세싱 회로 내에서 상승된 온도 또는 1 기압 미만의 감소된 압력 대기 중 적어도 하나를 유지하기 위해서, 상기 제 1 브릿징 챔버 및 상기 제 2 브릿징 챔버가 상기 제 1 프로세싱 회로 및 상기 제 2 프로세싱 회로의 프로세싱 챔버들과 각각 유체적으로 커플링되도록 구성되는, 시스템.
  22. 제 17 항에 있어서,
    상기 제 1 프로세싱 회로의 프로세싱 챔버들은 상기 디바이스를 프로세싱하기 위해서 제 1 온도를 유지하도록 구성되고 그리고 상기 제 2 프로세싱 회로의 프로세싱 챔버들은 디바이스를 프로세싱하기 위해서 다른, 제 2의 온도를 유지하도록 구성되는, 시스템.
  23. 제 17 항에 있어서,
    상기 전이 챔버는 상기 제 1 프로세싱 회로 내의 프로세싱 챔버들로부터 디바이스 및 제 1 캐리어를 수용하고, 상기 제 1 캐리어로부터 상기 디바이스를 분리하고, 상기 디바이스를 제 2 프로세싱 회로 내의 제 2 캐리어로 이동시키고, 그리고 상기 디바이스 및 상기 제 2 캐리어를 상기 제 2 프로세싱 회로의 프로세싱 챔버들 내로 이동시키도록 구성되는, 시스템.
  24. 제 23 항에 있어서,
    상기 전이 챔버는 상기 제 1 캐리어를 상기 제 1 프로세싱 챔버들의 제 1 입력 세트 내의 프로세싱 챔버들 중 하나 이상으로 이동시키도록 구성되고, 그곳에서 제 1 프로세싱 회로의 프로세싱 챔버들을 통해서 운송되기 위한 다른 디바이스가 다른, 제 2 캐리어 상으로 위치되는, 시스템.
  25. 제 23 항에 있어서,
    상기 전이 챔버는 상기 제 2 프로세싱 회로의 프로세싱 챔버들로부터 제 2 캐리어를 수용하고 그리고 상기 제 2 프로세싱 회로의 프로세싱 챔버들을 통해서 운송되기 위한 다른 디바이스를 상기 제 2 캐리어 상으로 배치하도록 구성되는, 시스템.
  26. 복수-챔버 시스템으로서:
    서로 선형적으로 정렬된 복수의 챔버들을 포함하고, 상기 각각의 챔버는 광발전 모듈의 제조 프로세스에서 상이한 프로세싱 기능 또는 단계를 실시하는, 복수-챔버 시스템.
  27. 제 26 항에 있어서,
    상기 챔버들 사이에서 광발전 모듈을 선형적으로 이동시키는 컨베이어 서브시스템을 더 포함하는, 복수-챔버 시스템.
  28. 제 26 항에 있어서,
    상기 제 1 챔버는 광발전 모듈의 전도성 하부 전극을 증착하고, 다른, 제 2 챔버는 반도체 층을 증착하며, 그리고 다른, 제 3 챔버는 광발전 모듈의 전도성 상부 전극을 증착하는, 복수-챔버 시스템.
KR1020137016355A 2011-02-21 2012-01-25 복수-챔버 광발전 모듈 프로세싱을 위한 시스템들 및 방법들 KR20130126941A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201161444918P 2011-02-21 2011-02-21
US61/444,918 2011-02-21
US13/353,151 2012-01-18
US13/353,151 US20120210936A1 (en) 2011-02-21 2012-01-18 Systems and methods for mutli-chamber photovoltaic module processing
PCT/US2012/022529 WO2012115741A2 (en) 2011-02-21 2012-01-25 Systems and methods for multi-chamber photovoltaic module processing

Publications (1)

Publication Number Publication Date
KR20130126941A true KR20130126941A (ko) 2013-11-21

Family

ID=46651686

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137016355A KR20130126941A (ko) 2011-02-21 2012-01-25 복수-챔버 광발전 모듈 프로세싱을 위한 시스템들 및 방법들

Country Status (7)

Country Link
US (1) US20120210936A1 (ko)
EP (1) EP2636074A4 (ko)
JP (1) JP2014515875A (ko)
KR (1) KR20130126941A (ko)
CN (1) CN103503166A (ko)
TW (1) TW201242070A (ko)
WO (1) WO2012115741A2 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9099578B2 (en) 2012-06-04 2015-08-04 Nusola, Inc. Structure for creating ohmic contact in semiconductor devices and methods for manufacture
WO2014145348A1 (en) * 2013-03-15 2014-09-18 Nusola Inc. Infrared photovoltaic device
US20150079719A1 (en) * 2013-09-16 2015-03-19 JiFu Machinery & Equipment Inc. Systems and methods for flipping semiconductor bodies during a manufacturing process

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068698A (ja) * 1999-08-30 2001-03-16 Canon Inc 光起電力素子の形成方法
JP3884622B2 (ja) * 2001-02-26 2007-02-21 大日本スクリーン製造株式会社 基板搬送装置およびそれを用いた基板処理装置、ならびに基板処理方法
JP2009135337A (ja) * 2007-11-30 2009-06-18 Showa Shell Sekiyu Kk Ｃｉｓ系太陽電池の積層構造、ｃｉｓ系薄膜太陽電池の集積構造及び製造方法
US8992153B2 (en) * 2008-06-30 2015-03-31 Intevac, Inc. System and method for substrate transport
CN101630634A (zh) * 2008-06-30 2010-01-20 因特维克有限公司 用于基板传输的系统和方法
WO2010014761A1 (en) * 2008-07-29 2010-02-04 Intevac, Inc. Processing tool with combined sputter and evaporation deposition sources
US8110511B2 (en) * 2009-01-03 2012-02-07 Archers Inc. Methods and systems of transferring a substrate to minimize heat loss

Also Published As

Publication number Publication date
JP2014515875A (ja) 2014-07-03
WO2012115741A2 (en) 2012-08-30
WO2012115741A3 (en) 2012-11-15
US20120210936A1 (en) 2012-08-23
TW201242070A (en) 2012-10-16
CN103503166A (zh) 2014-01-08
EP2636074A2 (en) 2013-09-11
EP2636074A4 (en) 2014-05-21

Similar Documents

Publication Publication Date Title
US9263310B2 (en) Substrate treating apparatus and substrate treating method
US10115617B2 (en) System architecture for vacuum processing
US10679883B2 (en) Wafer plate and mask arrangement for substrate fabrication
KR101329303B1 (ko) 기판들의 로딩 및 언로딩을 위한 기판 처리 장치
KR20160137989A (ko) 기판의 양면 처리를 위한 시스템 및 방법
US10854497B2 (en) Apparatus and method of selective turning over a row of substrates in an array of substrates in a processing system
KR20130000333A (ko) 듀얼 웨이퍼 트랜스포트에서 웨이퍼 포지셔닝 방법, 듀얼 웨이퍼―처리 유니트 및 듀얼 웨이퍼-처리 장치
US9412634B2 (en) Atmosphere replacement apparatus, substrate transport apparatus, substrate transport system, and EFEM
TW201044482A (en) Process module facility
KR20080103177A (ko) 트레이 정렬장치와 이를 포함하는 태양전지 제조장치 및이를 이용한 트레이 정렬방법
JP2015512135A (ja) 太陽電池用ウェハのプラズマ処理のためのシステム構成
WO2017059373A1 (en) Wafer plate and mask arrangement for substrate fabrication
KR20150067386A (ko) 감소된 챔버 공간을 형성하는 공정 박스 및 다층체의 위치 결정 방법
CN104937706B (zh) 用于处理衬底的设备和方法
US12009186B2 (en) Device for transporting substrate, treatment device with receiving plate adapted to substrate carrier of a device of this kind, and method for processing a substrate using a device of this kind for the transport of a substrate, and treatment facility
KR101478151B1 (ko) 대면적 원자층 증착 장치
KR20130126941A (ko) 복수-챔버 광발전 모듈 프로세싱을 위한 시스템들 및 방법들
JP6282983B2 (ja) 基板処理装置
KR101944202B1 (ko) 기판 반송 방법 및 처리 시스템
US20150079719A1 (en) Systems and methods for flipping semiconductor bodies during a manufacturing process
TWI673815B (zh) 基板處理系統、基板傳送裝置和傳送方法
US20130149078A1 (en) Substrate-processing apparatus and substrate-transferring method
KR101904802B1 (ko) 기판 트레이 및 이를 포함하는 기판 처리 장치
KR101355916B1 (ko) 기판 처리 장치 및 기판 이송 방법
KR100924582B1 (ko) 진공 이송 모듈 및 이를 포함하는 반도체 제조 장비

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application