KR20130116504A - 웨이퍼의 적층구조의 상하부 레이어의 정렬과 투과도를 개선하는 장치 및 방법 - Google Patents

웨이퍼의 적층구조의 상하부 레이어의 정렬과 투과도를 개선하는 장치 및 방법 Download PDF

Info

Publication number
KR20130116504A
KR20130116504A KR1020120038909A KR20120038909A KR20130116504A KR 20130116504 A KR20130116504 A KR 20130116504A KR 1020120038909 A KR1020120038909 A KR 1020120038909A KR 20120038909 A KR20120038909 A KR 20120038909A KR 20130116504 A KR20130116504 A KR 20130116504A
Authority
KR
South Korea
Prior art keywords
laser
film
wafer
transmittance
layer
Prior art date
Application number
KR1020120038909A
Other languages
English (en)
Other versions
KR101412809B1 (ko
Inventor
조대엽
장유민
장명식
Original Assignee
주식회사 에프에스티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 에프에스티 filed Critical 주식회사 에프에스티
Priority to KR1020120038909A priority Critical patent/KR101412809B1/ko
Publication of KR20130116504A publication Critical patent/KR20130116504A/ko
Application granted granted Critical
Publication of KR101412809B1 publication Critical patent/KR101412809B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682—Mask-wafer alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping

Abstract

본 발명은 웨이퍼의 적층구조의 상하부 레이어의 정렬과 투과도 개선하는 방법에 관한 것으로, (a) 웨이퍼 표면에 필름(oxide layer, SiO2)을 증착하는 필름 공정, 이온 주입 공정; 상기 필름 위에 감광제(Photo-resist)를 도포하는(coat with photoresist) 사진 공정; 노광기를 사용하여 자외선(UV Light)을 기 설계된 회로패턴 글라스 포토마스크(Patterned Glass Photomask)를 통해 회로패턴 이외의 감광물질(Photo-resist)을 제거하고(Develop Photo-resist), 회로 패턴 이외의 산화막(oxide layer)을 식각하고(Etch Oxide layer); 정렬(Align) 및 노광(Exposure) 후에 회로 패턴대로 일정부위에 도포된 감광물질(PR)을 제거하며(Ashing 공정); 필름의 식각된(etch) 공간에 설계시 필요한 특정 물질을 주입하고 클리닝하는 단계; (b) 하부층의 상기 필름(SiO2) 위에 그 상부층에 적층된 빛의 투과도가 낮은 비정질의 막질을 도포하고, 웨이퍼 상에 도포된 필름의 Overlay Key 부분의 그 상부층에 적층된 빛의 투과도가 낮은 비정질의 막질의 특정 부분만 Laser Annealing을 사용하여 레이저를 주사하여 투과도를 개선하는 단계; 및 (c) 설계된 패턴에 따라 필름의 Overlay Key를 기준으로 하부층과 상부층과 정렬(align)하여 그 상부층에 계속 Overlay 공정을 실시하는 단계를 포함한다.

Description

웨이퍼의 적층구조의 상하부 레이어의 정렬과 투과도를 개선하는 장치 및 방법{Method and apparatus for improving the alignment of the upper and lower layer of the lamination structure of the wafer and improving the transmittancy}
본 발명은 웨이퍼의 적층구조의 상하부 레이어의 정렬(alignment)을 개선하고 투과도를 개선하는 방법 및 장치에 관한 것으로, 보다 상세하게는 반도체 제조 공정시, 실리콘 웨이퍼 기판 상하부 레이어 적층 구조에 따라 오버레이 키(Overlay key)의 미세 오정렬(miss-alignment)에 의한 Fail(yield loss)을 방지하고, 실리콘 웨이퍼 상에 적층된 하부층의 오버레이 키(Overlay Key) 바로 위 그 상부층에 도포된 투과도가 낮은 비정질 막질의 특정부분만 레이저 열처리(Laser Annealing)를 하여 비정질 막질의 투과도를 개선하고, 하부층의 오버레이 키를 기준으로 상부층의 정렬 정밀도를 향상시켜 실리콘 웨이퍼 기판 상부와 하부 레이어의 정렬(alignment)을 개선하는, 웨이퍼의 적층구조의 상하부 레이어의 정렬을 개선하고 투과도를 개선하는 방법 및 장치에 관한 것이다.
반도체소자의 제조 공정은 실리콘 웨이퍼(wafer) 상에 설계된 회로 패턴에 따라 수 십 개의 서로 다른 종류의 막(layer)들에 패턴을 형성, 적층하는 과정으로 이루어진다.
도 1a 및 도 1b는 종래의 반도체소자 제조 공정을 나타낸다.
반도체소자 제조공정은 실리콘 웨이퍼(Wafer)(10) 표면에 화학반응시켜 균일하게 필름(oxide layer)(11)을 증착하는 필름 공정; 회로 패턴과 연결된 부분에 미세한 가스입자 형태의 불순물을 주입하는 이온 주입 공정; 웨이퍼(Wafer)(10)와 필름(oxide layer)(11) 표면위에 감광제(PR:Photo-resist)(12)를 도포하는(coat with photoresist) 사진 공정; Stepper 등의 노광기를 사용하여 빛(UV Light: Ultra Violet Light, 자외선)을 기 설계된 회로패턴 글라스 포토마스크(Patterned Glass Photomask)(13)를 통해 설계된 회로패턴 이외의 감광물질(PR:Photoresist)를 제거하고(Develop Photo-resist), 상기 회로 패턴 이외의 산화막(oxide layer)을 식각하는(Etch Oxide layer) 식각공정; 정렬(Align) 및 노광(Exposure) 후에 고온 산화(high temperature oxidation)와 현상액을 사용하여 회로패턴데로 일정부위에 도포된 감광물질(PR:Photoresist)(12')을 제거하는 Ashing 공정, 필름(oxide layer)의 식각된(etch) 공간에 반도체 설계에 따른 특정 물질을 주입하고 클리닝하는 공정, 반도체의 설계된 패턴에 따라 그 상부 레이어에 하부 레이어의 Overlay Key를 기준으로 CD(Critical Dimension)의 일정거리 만큼 설계데로 그 상부층에 계속 오버레이(Overlay) 과정을 반복한다.
Exposure는 정렬(Align)이 끝나면 Mask의 상이 웨이퍼에 옮겨지도록 자외선에 감광제를 노출시키는 공정을 말하며, 정렬과 노광을 동시작업으로 진행한다.
반도체소자의 오버레이(Overlay) 공정은 실리콘 웨이퍼(wafer) 상에서 오버레이 키(Overlay Key)에 따라 하부와 상부의 Mask 층들 사이의 정렬(Align)을 의미한다. 정렬(Align)은 스테퍼(Stepper) 등에서 전 마스크 패턴과 현 마스크 패턴을 정확하게 중첩하는 것이다. 정렬(Alignment)은 마스크(Mask)의 이미지(Image)를 웨이퍼(wafer) 상에 옮기기 위해 정확한 위치를 맞추는 과정이다.
그러나, 하부 레이어의 오버레이 키(Overlay Key)가 불투명하고 다층구조에 의해 흐릿하여 상부 레이어 적층시 정렬(Alignment)의 어려움이 많았다.
각 층간 패턴의 정렬도는 반도체소자의 생산수율과 전기적 특성에 직접적으로 영향을 미치며, 반도체 소자의 개발과 생산 수율 관리에 중요한 요소이다. 패턴 간의 오정렬(miss-alignment)은 사진공정에서 유발되며, 사진공정 중에 각 층간 패턴의 정렬도를 계측하여 노광기의 노광조건을 실시간으로 조정하는 것을 Overlay 공정이라고 한다.
기존 오버레이(Overlay) 공정은 적층 구조에 따라 오버레이 키(Overlay Key) 가독성(SNR:신호대잡음비)을 감소시키고, 기존 Overlay 장비에서 가독성 개선에 어려움 있었다.
도 2는 미세 오정렬(miss-alignment) 발생 예를 나타내며, 상부막과 하부막 패턴의 정렬이 어긋나 전하 누설로 전기적 사양이 발현되지 않는 반도체소자의 단면도이다.
기존 Overlay 공정 기술은 광학장치의 해상도(resolution)의 한계 때문에 5Xnm급 반도체공정 이후 반도체 회로 패턴의 크기와 오버레이 박스(Overlay Box)의 크기의 비율(1,500~3,000배)과 패턴의 밀집도(pattern density) 비율(750~1,500배)이 증가함에 따라 회로 패턴 지역과 오버레이 박스(Overlay Box)에서 빛의 회절 특성이 달라져 두 지역에서 오정렬 상관도가 현격히 저하된다.
이러한 반도체용 패턴 미세 오정렬 측정기가 고가의 장비임에도 불구하고 하부와 실리콘 웨이퍼의 하부층 위에 상부층의 적층이 증가하고 그 상부층의 투과도가 낮은 비정질 막질의 레이어를 적층함으로써 반도체 오버레이 장비에서 하부 레이어에 만들어 놓은 정렬(alignment)을 위한 오버레이 키(overlay key)가 보이지 않거나, 다층 구조에 의해 희미하게 보이는 현상으로 인해 실리콘 웨이퍼 상의 상하부 레이어의 정렬(alignment)의 어려움이 많았다.
반도체 소자는 고안된 전기적 사양으로 동작하기 위해 실리콘 웨이퍼(wafer) 상에 각 층(layer)에 형성된 패턴들이 설계된 의도대로 정렬(alignment)되어 전하가 누설 없이 이동할 수 있어야 한다. 설계 한도(Overlay Budget)를 넘어 패턴간의 오정렬(miss-alignment)이 발생될 경우, 반도체소자는 열화된 전기적 특성 보이거나 정렬 오차가 발생하면 작동이 불가능하게 된다.
종래 기술의 문제점을 해결하기 위한 본 발명의 목적은 반도체 제조 공정시, 실리콘 웨이퍼 기판 상하부 레이어 적층 구조에 따라 오버레이 키(Overlay key)의 미세 오정렬(miss-alignment)에 의한 Fail(yield loss)을 방지하고, 실리콘 웨이퍼 상에 적층된 하부층의 오버레이 키(Overlay Key)를 바로위 그 상부층에 도포된 투과도가 낮은 비정질 막질의 특정 부분만 레이저 열처리(Laser Annealing)를 하여 비정질 막질의 투과도를 개선하고, 하부층의 오버레이 키를 기준으로 상부층의 정렬 정밀도를 향상시켜 실리콘 웨이퍼 기판 상부와 하부 레이어의 정렬(alignment)을 개선하는, 웨이퍼의 적층구조의 상하부 레이어의 정렬(alignment)과 투과도를 개선하는 방법을 제공하는 것이다.
본 발명의 다른 목적은 웨이퍼의 적층구조의 상하부 레이어의 정렬(alignment)과 투과도를 개선하는 장치를 제공하는 것이다.
본 발명의 목적을 달성하기 위해, 본 발명에 따른 웨이퍼의 적층구조의 상하부 레이어의 정렬(alignment)과 투과도를 개선하는 방법은, (a) 실리콘 웨이퍼(Wafer) 상에 필름(oxide layer, SiO2)을 증착하는 필름 공정, 이온주입 공정, 상기 필름 위에 감광물질(PR:Photo-resist)을 도포하는(coat with photoresist) 사진 공정; 노광기를 사용하여 자외선(UV Light)을 기 설계된 회로패턴 글라스 포토마스크(Patterned Glass Photomask)를 통해 설계된 회로패턴 이외의 감광물질(PR)을 제거하고(Develop Photo-resist), 상기 회로 패턴 이외의 산화막(oxide layer)을 식각하는(Etch Oxide layer) 식각공정; 정렬(Align) 및 노광(Exposure) 후에 고온 산화(high temperature oxidation)와 현상액을 사용하여 회로 패턴데로 일정부위에 도포된 감광물질(PR)을 제거하는 Ashing 공정; 상기 필름(oxide layer)의 식각된(etch) 공간에 설계시 필요한 특정 물질을 주입하고 클리닝하는 단계; (b) 하부층의 상기 필름(SiO2) 위에 그 상부층에 적층된 빛의 투과도가 낮은 비정질의 막질을 도포하고, 상기 웨이퍼 상에 도포된 필름의 오버레이 키(Overlay Key) 부분을 흐릿하게 보이지 않도록 레이저 어닐링(Laser Annealing)을 사용하여 하부층의 필름의 오버레이 키(Overlay Key)의 바로 위 그 상부층에 적층된 빛의 투과도가 낮은 비정질의 막질의 특정 부분만 레이저(laser)를 주사하여 투과도를 개선하는 단계; 및 (c) 설계된 패턴에 따라 하부층의 오버레이 키(Overlay Key)로 정렬(align)하고, 하부층의 오버레이 키(Overlay Key)를 기준으로 CD(Critical Dimension)의 거리를 고려하여 상부 층을 계속 오버레이(Overlay) 공정을 실시하는 단계를 포함한다.
본 발명의 다른 목적을 달성하기 위해, 본 발명에 따른 웨이퍼의 적층구조의 상하부 레이어의 정렬(alignment)과 투과도를 개선하는 장치는, 레이저를 주사하는 레이저 발생기(532nm Nd: YAG Laser); 상기 레이저 발생기(532nm Nd: YAG Laser)로부터 주사된 레이저를 소정의 각도로 반사시키는 제1 미러; 상기 제1 미러로부터 주사된 레이저를 특정 각도로 반사시키는 제2 미러; 상기 제2 미러를 통해 레이저에서 나오는 빛을 가는 평행 광선속을 굵은 평행 광선속으로 변환하기 위해 초점 위치를 일치시킨 2조의 렌즈로 구성된 빔 익스팬더(Beam Expander); 압력을 가해 좁은 통로를 통과시킨 입자의 크기를 작게 만드는 유압식을 사용하여 미세한 입자들을 균질하게 만들거나 또는 고속회전을 통해 미세한 입자들을 균질하게 만드는 균질기(homogenizer); 하부층의 오버레이 키의 특정 부분에 초점을 맞추는 포커싱 렌즈(Focusing Lens); 및 실리콘 웨이퍼 상의 도포된 하부층의 오버레이 키(Overlay Key)의 상부층에 적층된 빛의 투과도가 낮은 비정질의 막질로 레이저 열처리(Laser Annealing)를 사용하여 레이저(laser)를 주사하고, 투과도가 낮은 비정질의 막질을 투과도가 높은 정질의 막질로 변경하여 투과도를 개선하여 상하부 레이어의 정렬(alignment)을 개선하기 위한 실리콘 웨이퍼(Sample Wafer)를 포함한다.
본 발명에 따른 웨이퍼의 적층구조의 상하부 레이어의 정렬(alignment)과 투과도를 개선하는 방법은 반도체 제조 공정시, 실리콘 웨이퍼 기판 상하부 레이어 적층 구조에 따라 오버레이 키(Overlay key)의 미세 오정렬(miss-alignment)에 의한 Fail(yield loss)을 방지하고, 실리콘 웨이퍼 상에 도포된 하부층의 오버레이 키(Overlay Key) 바로위 그 상부층에 적층된 투과도가 낮은 비정질 막질의 특정 부분만 레이저 열처리(Laser Annealing)를 하여 하부층의 오레이키가 잘 보이도록 상부층의 해당 부분의 투과도를 개선하고, 하부층의 오버레이 키를 기준으로 상부 레이어의 정렬 정밀도를 향상시켜 기판 상부와 하부 레이어 간의 정렬(alignment)을 보다 정확하게 개선하게 되었다.
도 1a 및 도 1b는 종래의 반도체소자 제조공정을 나타낸 도면이다.
도 2는 미세 오정렬(Miss-alignment) 발생 예를 나타내며, 상부막과 하부막 패턴의 정렬이 어긋나 전하 누설로 전기적 사양이 발현되지 않는 반도체소자의 단면도이다.
도 3은 본 발명에 따른 웨이퍼의 적층구조의 상하부 레이어의 정렬(alignment) 오차를 개선하기 위해 레이저 열처리(Laser Annealing)를 사용하여 투과도를 개선하는 장치의 구성도이다.
도 4는 실리콘 웨이퍼의 열처리시, 비정질 실리콘(Amorphous Silicon)과 다결정 실리콘(Poly Silicon)의 마이크로 광학 이미지(Micro Optics Image), 및 파장(wavelength)에 따른 유전율과 비정질 실리콘의 소광계수(Ellipsometry Extinction Coefficient: k)를 그래프를 나타낸다.
도 5 (a),(b),(c)는 레이저 빔의 밀도에 따른 다결정 실리콘(Poly Silicon)의 스텝 어닐링에 대한 메커니즘을 나타낸 사진이다.
도 6은 레이저 파라미터 제어(Laser parameter control)에 의해 시간의 경과에 따라 속도와 레이저 에너지(power volt:[v])의 그래프와, 6 inch 샘플 웨이퍼 조건을 633mm 파장(Wavelength)에 대한 소광계수(Ellipsometry Extinction coefficient, k) 측정 화면을 나타낸다.
도 7은 FST 오버레이 장비(FST overlay equipments)로부터 오버레이 키 이미지(Overlay Key Image)의 어닐링(Annealing) 후, 패턴 웨이퍼(Pattern Wafer)의 형상을 나타낸 사진이다.
도 8a는 본 발명의 실시예에 따른 상기 웨이퍼 상에 도포된 하부층(필름)의 오버레이 키(Overlay Key) 부분을 흐릿하게 보이지 않도록 상부층의 비정질 막질에 레이저 어닐링(Laser Annealing)을 사용하여 투과도를 개선하는 공정을 나타낸 도면이다.
도 8b는 본 발명에 웨이퍼의 적층구조의 상하부 레이어의 정렬(alignment)과 투과도를 개선하는 방법을 설명한 순서도이다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 발명의 구성 및 동작을 상세하게 설명한다.
도 3은 본 발명에 따른 웨이퍼의 적층구조의 상하부 레이어의 정렬(alignment) 오차를 개선하기 위해 레이저 열처리(Laser Annealing)를 사용하여 투과도를 개선하는 장치의 구성도이다.
웨이퍼의 적층구조의 상하부 레이어의 정렬(alignment)과 투과도를 개선하는 장치는 반도체 제조 공정시, 샘플 실리콘 웨이퍼(wafer)(27) 기판의 상하부 레이어 적층 구조에 따라 오버레이 키(Overlay key)의 미세 오정렬(miss-alignment)에 의한 Fail(yield loss)을 방지하고, 실리콘 웨이퍼(27) 상에 도포된 하부층의 오버레이 키(Overlay Key)를 기준으로 그 상부층에 적층된 투과도가 낮은 비정질 막질로 레이저 열처리(Laser Annealing)를 하여 비정질 막질의 투과도를 개선하고, 하부층의 오버레이 키를 기준으로 상부 레이어의 정렬 정밀도를 향상시키고 기판 상부와 하부 레이어를 정렬(alignment)을 개선한다.
레이저 열처리(Laser Annealing)를 사용하여 투과도를 개선하는 장치는 샘플 실리콘 웨이퍼 상의 도포된 하부층의 오버레이 키(Overlay Key)의 상부층에 적층된 빛의 투과도가 낮은 비정질의 막질에 레이저(laser)를 주사하고, 투과도가 낮은 비정질의 막질을 투과도가 높은 정질의 막질로 변경하여 투과도를 개선하여 상하부 레이어의 정렬(alignment)을 개선한다.
본 발명은 반도체 제조 공정시, 실리콘 웨이퍼 상의 상부층과 하부층의 정렬(alignment)을 개선하기 위해 레이저 열처리(Laser Annealing) 장치를 활용한 하부층의 오보레이 키(Overlay Key)가 잘 보이도록 상부층의 투과도를 개선하여 웨이퍼의 상하부 레이어의 정렬(alignment)을 개선하는 레이저 장치, 광학 장치, 웨이퍼 이송장치 등에 사용된다.
웨이퍼의 적층구조의 상하부 레이어의 정렬(alignment)을 개선하기 위해 투과도를 개선하는 장치는 레이저를 주사하는 상기 레이저 발생기(532nm Nd: YAG Laser)(21); 상기 레이저 발생기(532nm Nd: YAG Laser)로부터 주사된 레이저를 소정의 각도로 반사시키는 제1 미러(22); 제1 미러(22)로부터 주사된 레이저를 특정 각도로 반사시키는 제2 미러(23); 제2 미러(23)를 통해 레이저에서 나오는 빛을 가는 평행 광선속을 굵은 평행 광선속으로 변환하기 위해 초점 위치를 일치시킨 2조의 렌즈로 구성된 빔 익스팬더(Beam Expander)(24); 압력을 가해 좁은 통로를 통과시킨 입자의 크기를 작게 만드는 유압식을 사용하여 미세한 입자들을 균질하게 만들거나 또는 고속회전을 통해 미세한 입자들을 균질하게 만드는 균질기(homogenizer)(25); 하부층의 오버레이 키의 특정 부분에 초점을 맞추는 포커싱 렌즈(Focusing Lens)(26); 및 웨이퍼 상의 도포된 하부층의 오버레이 키(Overlay Key)의 상부층에 적층된 빛의 투과도가 낮은 비정질의 막질로 레이저 열처리(Laser Annealing)를 사용하여 레이저(laser)를 주사하고, 투과도가 낮은 비정질의 막질을 투과도가 높은 정질의 막질로 변경하여 투과도를 개선하여 상하부 레이어의 정렬(alignment)을 개선하기 위한 샘플 실리콘 웨이퍼(Sample Wafer)(27)로 구성된다.
투과도 개선 공정의 솔루션은 실리콘 웨이퍼(wafer) 상에 빛의 투과도가 낮은 비정질의 막질(Film)에 레이저(laser)를 주사하여 필요 부분만을 투과도가 높은 정질의 막질로 변경하여 상부와 하부의 정렬(Alignment) 문제를 해결하였다.
이 방법은 상하부 레이어의 적층 구조에 따라 하부층 오버레이 키(Overlay Key)에 대한 가독성을 향상시키고, 필름(Film)의 투과도 향상 또는 광량 증가, 특수한 Key 구조 및 형태 개발 또는 Laser Annealing을 이용한 투과도를 향상시키기 위해 감광물질(PR:Photo-resist) 이외의 특정부분에 레이저를 조사하여 지역적인 상부 레이어의 부분을 제거한다.
본 발명은 다음과 같은 특징의 레이저 열처리(Laser Annealing) 장비를 사용하였다.
Figure pat00001
도 4는 실리콘 웨이퍼의 열처리시, 비정질 실리콘(Amorphous Silicon)과 다결정 실리콘(Poly Silicon)의 마이크로 광학 이미지(Micro Optics Image), 및 파장(wavelength)에 따른 유전율과 비정질 실리콘의 소광계수(Ellipsometry Extinction Coefficient: k)를 그래프를 나타낸다.
단결정 실리콘(c-Si), 비정질 실리콘(a-Si), 다결정 실리콘(p-Si) 등의 실리콘 웨이퍼의 열처리시 발견된 비정질 막질의 데미지 (아메바형상) 최소화 및 소광계수(Extinction Coefficient) k를 0.023 이하로 레이저를 주사할 필요가 있다.
본 공정은 일실시예로, 실리콘 웨이퍼 기판위에 하부층(필름:SiO2 )을 증착 후, 하부층(필름:SiO2 층)의 오버레이 키(Overlay Key)를 기준으로 그 상부층에 비정질 실리콘(a-Si, 비정질의 막질)을 ~5200 A° 증착한다. 이후 레이저 열처리(laser annealing) 기법을 사용하여 레이저(laser)를 하부층의 오버레이 키 바로 위 특정부분만 그 상부층의 비정질 실리콘(a-Si, amorphous Si)에 주사하여 비정질 실리콘(a-Si)의 소광계수(Extinction Coefficient)를 최소로 감소시킨다. 이 때, 하부층의 오버레이키 바로 위 상부층의 비정질 실리콘(a-Si)의 레이저 열처리(laser Annealing)된 특정부분은 다결정 실리콘(poly Si)으로 상이 변화되어 투과도가 개선된다.
레이저 빔을 이용하여 상기 작용을 발생시키기 위해 원하는 부분의 온도를 1400 K 이상의 고온으로 가열해야 하며, 또한 비정실 실리콘의 두께인 ~5200 A°까지도 열이 전달되어 변화가 발생해야 한다.
도 5 (a),(b),(c)는 레이저 빔의 밀도에 따른 다결정 실리콘(Poly Silicon)의 스텝 어닐링에 대한 메커니즘을 나타낸 사진이다.
도 5 (a),(b),(c)에서는 레이저 빔의 밀도에 따른 다결정 실리콘(p-Si)의 스텝 어닐링에 대한 메커니즘을 설명하고 있다. 기준치보다 상대적으로 낮은 에너지를 사용한 어닐링(Annealing)의 박막[도 5(a)]은 표면 거칠기가 작은 반면에 상대적으로 높은 에너지를 사용하여 어닐링한 실리콘 박막[도 5(b),(c)]은 표면 거칠기가 크고 많은 결함을 가지고 있다.
도 6은 레이저 파라미터 제어(Laser parameter control)에 의해 시간의 경과에 따라 속도와 레이저 에너지(power volt:[v]) 그래프와, 6inch 샘플 웨이퍼 조건을 633mm 파장(Wavelength)에 대한 소광계수(Ellipsometry Extinction coefficient, k) 측정 화면을 나타낸다.
상기 비정질의 막질에 레이저 열처리(laser annealing)를 한 후, 실험 결과에 따르면 레이저 파라미터 제어(Laser parameter control)에 의해 속도와 레이저 에너지(power volt:[v]) 그래프에서 속도별로 단위 면적당 에너지밀도가 450~500mJ/cm2일때 비정질 막질의 소광계수(Extinction Coefficient)가 제일 작은 것을 확인하여, 비정질 막질에 레이저가 조사된 해당 부분(Margin window부분)이 보다 더 투과도가 개선되었다.
참고로, 엘립소메트리(Ellipsometry, 타원편광 반사법)는 반사광선의 편광해소에 따른 정보로부터 금속 표면에 대한 산화막들의 막 두께와 유전적 특성(굴절률) 등의 관한 기준을 알게 되는 분광측정법이다.
실리콘 웨이퍼 상의 하부층의 오버레이 키(overlay key) 부분이 잘 보이도록 바로 윗부분에 상부층의 비정질의 막질에 레이저 열처리(laser annealing)를 하게 되면, Margin window가 더욱 더 투과도가 개선됨을 알 수 있다.
또한, 비정질의 막질의 두께가 높고, 하부의 막질의 종류에 따라 정질의 막질의 상태는 큰 차이를 보이고 있다.
결과적으로, 당사에서는 비정질(0.2k)의 막질의 투과도와 레이저(laser)를 실험 조건별로 조사하여 정질(0.027k)의 막질의 투과도를 엘립소메트리(Ellipsometry) 장비의 소광계수(투과도 k) 값을 측정하여 가장 좋은 그룹을 실제 당사가 가지고 있는 반도체 오버레이(Overlay) 장비에 레이저 열처리(laser annealing) 전후를 비교한 결과 레이저 열처리된 비정질의 막질의 부분만 투과도가 향상된 하부의 패턴이 보이는 것을 최종 실험에서 확인하였다.
이러한 레이저 열처리(laser annealing)에 의한 결정화의 핵심은 비정질의 용융 후 고체화 과정에서 일어나는 열 전달(heat transfer)과 고체화 속도(solidification velocity)의 조절이다.
열 전달과 고체화 속도의 최적화를 위해 시작물질의 두께, 버퍼 층의 두께, 레이저 빔의 조사횟수, 레이저 빔의 모양 등이 결정되어야 한다.
도 7은 FST 오버레이 장비(FST overlay equipments)로부터 오버레이 키 이미지(Overlay Key Image)의 어닐링(Annealing) 후, 패턴 웨이퍼(Pattern Wafer)의 형상을 나타낸 사진이다.
일반적으로 정질의 실리콘을 제작하는 방법으로 고상 결정화(solid phase crystallization, SPC), 직접 증착법(as-deposition, Plasma- CVD, LPCVD), 급속 열처리(rapid thermal annealing, RTA), 액상 결정화(liquid phase recrystallization, LPR), 엑시머 레이저 열처리(Excimer laser annealing, ELA) 등이 있다.
레이저 열처리 공정은 현재 디스플레이 공정에서 적용되고 있고, 레이저 열처리의 목적은 Poly-Si TFT-LCD를 위한 ELA(Excimer Laser Annealing:엑시머 레이저 열처리) 공정은 저누설전류화, 고이동도화를 위해 현재 사용되고 있다
레이저 열처리(ELA:Excimer Laser Annealing)에 의한 비정질 실리콘(a-Si)의 결정성장 기제에서 무엇보다도 중요한 인자들을 정리해보면 다음과 같다.
1) 그레인의 크기
- 박막의 두께, 빔 조사횟수, 빔모양, 기판 온도 등
용융시의 효과적인 에너지 흡수와 재결정화시 고체화속도의 감소
2) 결정성
- 빔 조사횟수, 빔모양, 펄스폭
- 시작물질의 상태(a-Si > poly-Si, μc-Si)
- 기판온도
표면 자유에너지의 감소 방향으로
3) 대면적화
- 빔의 균일화기술(광학적)
- 빔 중첩 시 에너지 손실의 최소화 기술
- 큰 그레인의 균일성 확보 기술
레이저 빔의 균일성 및 안정성
도 8a는 본 발명의 실시예에 따른 상기 웨이퍼 상에 도포된 하부층(필름)의 오버레이 키(Overlay Key) 부분을 흐릿하게 보이지 않도록 하부층의 오버레이 키 바로 위 상부층의 비정질 막질로 레이저 어닐링(Laser Annealing)을 사용하여 투과도를 개선하는 공정을 나타낸 도면이다.
도 8b는 본 발명에 실리콘 웨이퍼의 적층구조의 상하부 레이어의 정렬(alignment)과 투과도를 개선하는 방법을 설명한 순서도이다.
도 8a 및 도 8b를 참조하면, 본 발명에 따른 실리콘 웨이퍼의 적층구조의 상하부 레이어의 정렬(alignment)과 투과도를 개선하는 방법은 (a) 실리콘 웨이퍼(Wafer) 표면에 화학반응시켜 필름(oxide layer, SiO2)을 증착하는 필름 공정(S10), 회로 패턴과 연결된 부분에 미세한 가스입자 형태의 불순물을 주입하는 이온 주입 공정(S20); 상기 필름(oxide layer, SiO2) 표면위에 감광물질(PR:Photo-resist)을 도포하는(coat with photoresist) 사진 공정(S30); 노광기를 사용하여 자외선(UV Light)을 기 설계된 회로패턴 글라스 포토마스크(Patterned Glass Photomask)를 통해 설계된 회로패턴 이외의 감광물질(PR:Photoresist)을 제거하고(Develop Photo-resist)(S40), 상기 회로 패턴 이외의 산화막(oxide layer)을 식각하는(Etch Oxide layer) 단계(S50); 정렬(Align) 및 노광(Exposure) 후에 고온 산화(high temperature oxidation)와 현상액을 사용하여 회로 패턴데로 일정부위에 도포된 감광물질(PR:Photo-resist)을 제거하는 Ashing 공정을 실시하는(S60); 상기 필름(oxide layer, SiO2)의 식각된(etch) 공간에 설계시 필요한 특정 물질을 주입하고 클리닝하는 단계(S70); (b) 하부층의 상기 필름(SiO2) 위에 그 상부층에 적층된 빛의 투과도가 낮은 비정질의 막질을 도포하고, 상기 실리콘 웨이퍼(wafer) 상에 도포된 필름의 오버레이 키(Overlay Key) 부분을 흐릿하게 보이지 않게 하여 상부층과 하부층의 정렬(Alignment) 문제를 해결하도록 레이저 어닐링(Laser Annealing)을 사용하여 하부층(필름,SiO2)의 그 상부층에 적층된 빛의 투과도가 낮은 비정질의 막질의 특정 부분만 레이저(laser)를 주사하여 투과도를 개선하는 단계(S80); 및 (c) 설계된 패턴에 따라 하부층의 오버레이 키(Overlay Key)로 정렬(align)하고, 하부층의 오버레이 키(Overlay Key)를 기준으로 CD(Critical Dimension)의 일정거리(20㎛m)를 고려하여 그 상부층을 오버레이(Overlay) 공정을 실시하는 단계(S90)를 포함한다.
하부층의 오버레이 키(Overlay Key)를 기준으로 상부층을 정렬(Alignment)한 후, 후속 오버레이 공정을 위해, 설계된 패턴데로 하부층의 필름(oxide layer, SiO2) 위에 증착된 상부층(비정질의 막질)에 위에 감광물질(PR:Photo-resist)을 도포하며(coat with photoresist), 노광기를 사용하여 자외선(UV Light)을 기 설계된 회로패턴 글라스 포토마스크(Patterned Glass Photomask)를 통해 설계된 회로패턴 이외의 감광물질(PR)을 제거하고(Develop Photo-resist), 상기 회로 패턴 이외의 산화막(oxide layer)을 식각하고(Etch Oxide layer) 하부층과 상부층의 정렬(Align) 및 노광(Exposure) 후에 고온 산화(high temperature oxidation)와 현상액을 사용하여 회로 패턴데로 일정부위에 도포된 감광물질(PR)을 제거하는 Ashing 공정; 상기 필름(oxide layer)의 식각된(etch) 공간에 설계시 필요한 특정 물질을 주입하고 클리닝하는 후속 공정을 실시한다.
이상에서 설명한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진자가 하기의 특허청구범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 또는 변형하여 실시할 수 있다.
21: 532nm Nd: YAG Laser 22: 제1 미러
22: 제2 미러 24: 빔 확대기(Beam Expander)
25: 균질기(homogenizer) 26: 포커싱 렌즈(Focusing Lens)
27: 샘플 웨이퍼(Sample Wafer)

Claims (7)

  1. 웨이퍼의 적층구조의 상하부 레이어의 정렬(alignment)과 투과도를 개선하는 방법에 있어서,
    (a) 실리콘 웨이퍼(Wafer) 상에 필름(oxide layer, SiO2)을 증착하는 필름 공정, 이온 주입 공정, 상기 필름 위에 감광물질(PR:Photo-resist)을 도포하는(coat with photoresist) 사진 공정; 노광기를 사용하여 자외선(UV Light)을 기 설계된 회로패턴 글라스 포토마스크(Patterned Glass Photomask)를 통해 설계된 회로패턴 이외의 감광물질(PR)을 제거하고(Develop Photo-resist), 상기 회로 패턴 이외의 산화막(oxide layer)을 식각하는(Etch Oxide layer) 식각공정; 정렬(Align) 및 노광(Exposure) 후에 고온 산화(high temperature oxidation)와 현상액을 사용하여 회로 패턴데로 일정부위에 도포된 감광물질(PR)을 제거하는 Ashing 공정; 상기 필름(oxide layer)의 식각된(etch) 공간에 설계시 필요한 특정 물질을 주입하고 클리닝하는 단계;
    (b) 하부층의 상기 필름(SiO2) 위에 그 상부층에 적층된 빛의 투과도가 낮은 비정질의 막질을 도포하고, 상기 웨이퍼(wafer) 상에 도포된 필름의 오버레이 키(Overlay Key) 부분을 흐릿하게 보이지 않도록 레이저 어닐링(Laser Annealing)을 사용하여 하부층의 상기 필름의 오버레이 키(Overlay Key)의 바로 위 그 상부층에 적층된 빛의 투과도가 낮은 비정질의 막질의 특정 부분만 레이저(laser)를 주사하여 투과도를 개선하는 단계; 및
    (c) 설계된 패턴에 따라 하부층의 오버레이 키(Overlay Key)로 정렬(align)하고, 하부층의 오버레이 키(Overlay Key)를 기준으로 CD(Critical Dimension)의 거리를 고려하여 상부 층을 계속 오버레이(Overlay) 공정을 실시하는 단계;
    를 포함하는 웨이퍼의 적층구조의 상하부 레이어의 정렬과 투과도를 개선하는 방법.
  2. 제1항에 있어서,
    상기 단계 (b)는,
    상기 웨이퍼(wafer)의 하부층의 오버레이 키(Overlay Key)의 바로 위 필요한 부분만 그 상부층에 빛의 투과도가 낮은 비정질의 막질에 레이저(laser)를 주사하면 투과도가 높은 정질의 막질로 변경되어 투과도를 개선하고 상부층과 하부층을 정렬(Alignment)하는 것을 특징으로 하는 웨이퍼의 적층구조의 상하부 레이어의 정렬과 투과도를 개선하는 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 단계 (b)는,
    상기 비정질의 막질의 투과도와 레이저를 실험 조건별로 조사하여 정질의 막질의 투과도를 엘립소메트리(Ellipsometry) 장비의 소광계수(투과도 k)값을 측정하고, 엑시머 레이저 열처리(ELA:Excimer Laser Annealing)를 실시하는 것을 특징으로 하는 웨이퍼의 적층구조의 상하부 레이어의 정렬과 투과도를 개선하는 방법.
  4. 제1항에 있어서,
    상기 웨이퍼 기판위에 하부층(필름:SiO2 층)의 오버레이 키(Overlay key)를 기준으로 그 상부층에 상기 비정질의 막질(비정질 실리콘, a-Si)을 증착한 후, 레이저 열처리(laser annealing) 기법을 사용하여 레이저(laser)를 상부층의 비정질의 막질로 조사하여, 상기 비정질의 막질(a-Si)의 소광계수(Extinction Coefficient)를 최소로 감소시키며, 이 때, 비정질 실리콘(a-Si)의 하부층의 오버레이 키 바로 위 특정부분은 다결정 실리콘(p-Si, poly Si)으로 상이 변화되어 투과도가 개선되는 것을 특징으로 하는 웨이퍼의 적층구조의 상하부 레이어의 정렬과 투과도를 개선하는 방법.
  5. 제1항에 있어서,
    상기 실리콘 웨이퍼의 열처리시 발견된 막질(Film)의 데미지 (아메바형상) 최소화 및 소광계수(Extinction Coefficient) k를 0.023 이하로 레이저의 조건으로 주사하는 것을 특징으로 하는 웨이퍼의 적층구조의 상하부 레이어의 정렬과 투과도를 개선하는 방법.
  6. 제1항에 있어서,
    막질의 특정 부분만 레이저(laser)를 주사하는 레이저 조사량은 막질의 단위 면적당 450~500mJ/cm2 가 되도록 조사하는 것을 특징으로 하는 특징으로 하는 웨이퍼의 적층구조의 상하부 레이어의 정렬과 투과도를 개선하는 방법.
  7. 웨이퍼의 적층구조의 상하부 레이어의 정렬(alignment)과 투과도를 개선하는 장치에 있어서,
    레이저를 주사하는 레이저 발생기(532nm Nd: YAG Laser);
    상기 레이저 발생기(532nm Nd: YAG Laser)로부터 주사된 레이저를 소정의 각도로 반사시키는 제1 미러;
    상기 제1 미러로부터 주사된 레이저를 특정 각도로 반사시키는 제2 미러;
    상기 제2 미러를 통해 레이저에서 나오는 빛을 가는 평행 광선속을 굵은 평행 광선속으로 변환하기 위해 초점 위치를 일치시킨 2조의 렌즈로 구성된 빔 익스팬더(Beam Expander);
    압력을 가해 좁은 통로를 통과시킨 입자의 크기를 작게 만드는 유압식을 사용하여 미세한 입자들을 균질하게 만들거나 또는 고속회전을 통해 미세한 입자들을 균질하게 만드는 균질기(homogenizer);
    하부층의 오버레이 키의 특정 부분에 초점을 맞추는 포커싱 렌즈(Focusing Lens); 및
    실리콘 웨이퍼 상의 도포된 하부층의 오버레이 키(Overlay Key)의 상부층에 적층된 빛의 투과도가 낮은 비정질의 막질로 레이저 열처리(Laser Annealing)를 사용하여 레이저(laser)를 주사하고, 투과도가 낮은 비정질의 막질을 투과도가 높은 정질의 막질로 변경하여 투과도를 개선하여 상하부 레이어의 정렬(alignment)을 개선하기 위한 실리콘 웨이퍼(Sample Wafer);
    를 포함하는 웨이퍼의 적층구조의 상하부 레이어의 정렬과 투과도를 개선하는 장치.
KR1020120038909A 2012-04-16 2012-04-16 웨이퍼의 적층구조의 상하부 레이어의 정렬과 투과도를 개선하는 장치 및 방법 KR101412809B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120038909A KR101412809B1 (ko) 2012-04-16 2012-04-16 웨이퍼의 적층구조의 상하부 레이어의 정렬과 투과도를 개선하는 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120038909A KR101412809B1 (ko) 2012-04-16 2012-04-16 웨이퍼의 적층구조의 상하부 레이어의 정렬과 투과도를 개선하는 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20130116504A true KR20130116504A (ko) 2013-10-24
KR101412809B1 KR101412809B1 (ko) 2014-06-27

Family

ID=49635546

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120038909A KR101412809B1 (ko) 2012-04-16 2012-04-16 웨이퍼의 적층구조의 상하부 레이어의 정렬과 투과도를 개선하는 장치 및 방법

Country Status (1)

Country Link
KR (1) KR101412809B1 (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004055771A (ja) * 2002-07-18 2004-02-19 Nec Lcd Technologies Ltd 半導体薄膜の製造方法及びレーザ照射装置
TW200616232A (en) * 2004-08-09 2006-05-16 Adv Lcd Tech Dev Ct Co Ltd Semiconductor device including semiconductor thin film, which is subjected to heat treatment to have alignment mark, crystallizing method for the semiconductor thin film, and crystallizing apparatus for the semiconductor thin film
KR100782769B1 (ko) 2006-07-14 2007-12-05 연세대학교 산학협력단 정렬키, 정렬키 형성 방법 및 이를 이용한 레이저 결정화방법

Also Published As

Publication number Publication date
KR101412809B1 (ko) 2014-06-27

Similar Documents

Publication Publication Date Title
US7592107B2 (en) Polarized reticle, photolithography system, and method of fabricating a polarized reticle
TWI512413B (zh) 微影系統及對準系統
TW201824421A (zh) 疊對監測及控制方法
US5843831A (en) Process independent alignment system
US20040235279A1 (en) Method of fabricating polycrystalline silicon and switching device using polycrystalline silicon
TW200949456A (en) Exposure apparatus and electronic device manufacturing method
US20170192367A1 (en) Method for semiconductor wafer alignment
JP2009076936A (ja) 不透明なゲート層の位置合わせ用マーカ、このようなマーカの製作方法、及びリソグラフィ機器でのこのようなマーカの使用
JP4800354B2 (ja) リソグラフィ方法及びリソグラフィ装置の試験方法
JP2004170948A (ja) パターン転写用マスク、マスク作製方法及び露光方法
CN105629658A (zh) 掩模版和半导体器件的形成方法
JP4477333B2 (ja) 薄膜トランジスタ基板の製造方法及びそれに用いるレーザアニール装置
KR101412809B1 (ko) 웨이퍼의 적층구조의 상하부 레이어의 정렬과 투과도를 개선하는 장치 및 방법
KR20100104120A (ko) 반사형 포토 마스크 및 그 제조 방법
TWI742174B (zh) 微影光罩與其製作方法及微影製程
US11815805B2 (en) Mask for extreme ultraviolet photolithography
KR101006373B1 (ko) 1:1 마스크를 이용한 레이저 결정화 장치
TW200839845A (en) Lithographic device manufacturing method, lithographic cell, and computer program product
JP4879917B2 (ja) リソグラフィ方法
KR20040042860A (ko) 디바이스 제조방법 및 그것에 의해 제조된 디바이스
TW201502694A (zh) 使基板缺陷減到最少的雙遮罩光微影方法
JPH11243051A (ja) 半導体ウェハおよび半導体装置の製造方法
KR100811270B1 (ko) 단일 포토마스크를 이용한 패턴 형성방법
JP2004160518A (ja) レーザ加工方法
KR101194151B1 (ko) 다계조 포토마스크, 패턴 전사 방법 및 박막 트랜지스터의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170425

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180612

Year of fee payment: 5