TW201824421A - 疊對監測及控制方法 - Google Patents

疊對監測及控制方法 Download PDF

Info

Publication number
TW201824421A
TW201824421A TW106137362A TW106137362A TW201824421A TW 201824421 A TW201824421 A TW 201824421A TW 106137362 A TW106137362 A TW 106137362A TW 106137362 A TW106137362 A TW 106137362A TW 201824421 A TW201824421 A TW 201824421A
Authority
TW
Taiwan
Prior art keywords
field
error
overlay
wafer
overlapping
Prior art date
Application number
TW106137362A
Other languages
English (en)
Inventor
胡維民
張仰宏
陳開雄
胡浚明
柯志明
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201824421A publication Critical patent/TW201824421A/zh

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本揭露提供一種疊對監測及控制方法，包括藉由一圖案化機台以圖案化一基板、從基板上之複數場域收集複數疊對誤差、藉由應用第一過濾操作及不同於第一過濾操作之第二過濾操作從複數疊對誤差識別雜訊。上述方法進一步包括將未被識別為雜訊之複數疊對誤差分類為一過濾後的疊對誤差集合。基於過濾後的疊對誤差集合計算一疊對補償，並且根據此疊對補償執行一補償程序到圖案化機台。

Description

疊對監測及控制方法
本發明實施例係關於用以確保半導體層間之對位品質的疊對監測及控制，特別係有關於降低雜訊以增加疊對校正之精確性。
半導體積體電路(IC)工業呈指數成長。在IC材料及IC設計的技術進步產生多個IC世代，每一個IC世代比上一個IC世代有更小及更複雜的電路。在IC發展過程中，當幾何尺寸(例如：用製程可作出之最小部件(或線路))下降時，功能密度(例如：每一晶片區域的相連元件數量)通常都會增加。此微縮過程藉由增加生產效率及降低相關成本提供了優勢。此微縮亦增加了IC製程及製造的複雜性，為實現這些進步，需要在IC製程及製造有相似的發展。
因先進技術節點之小特徵尺寸，半導體製程之控制面臨許多挑戰。在一半導體製程設備中，監測製程操作結果成為關鍵。錯位、微影缺陷以及機台飄移甚至在有理想結果後經過一段時間後也會導致不理想的結果。疊對監測及控制成為最小化疊對誤差的關鍵。非系統性缺陷(例如粉塵粒子、疊對標記不對稱或疊對標記損壞)會導致大的疊對誤差，其常會稱 為“雜訊”。此雜訊會在疊對控制中降低精確性。因此，在進行疊對控制時，需要可以減少或濾除此雜訊的技術。
本發明根據一些實施例提供一種疊對監測及控制方法。其包括藉由一圖案化機台，圖案化一基板；從基板上之複數場域，收集複數疊對誤差；從複數疊對誤差識別雜訊，其中識別雜訊的操作包括應用一第一過濾操作以及不同於第一過濾操作之一第二過濾操作；將未被識別為雜訊之疊對誤差分類到一過濾後的疊對誤差集合；基於過濾後的疊對誤差集合，計算一疊對補償；以及依據疊對補償，對圖案化機台執行一補償程序。
100‧‧‧系統
102‧‧‧控制器
104‧‧‧IC設計資料庫
106‧‧‧圖案化機台
108‧‧‧量測機台
110‧‧‧疊對控制模組
152‧‧‧輻射源
154‧‧‧照光模組
156‧‧‧光罩
158‧‧‧投影模組
160‧‧‧基板
162‧‧‧晶圓載台
166‧‧‧光罩載台
170‧‧‧光學子系統
200‧‧‧方法
202-216‧‧‧操作
300‧‧‧半導體結構
310‧‧‧基板
320‧‧‧材料層
326‧‧‧主要圖案
328‧‧‧疊對標記
402‧‧‧場域
502‧‧‧輪廓線
410、412、414、416、450、460‧‧‧向量
602、604、606‧‧‧場域
620、622、624、626‧‧‧向量
本發明之觀點從後續實施例以及附圖可以更佳理解。須知示意圖係為範例，並且不同特徵並無示意於此。不同特徵之尺寸可能任意增加或減少以清楚論述。
第1A圖係為依據本發明一些實施例之疊對監測及控制的一系統的示意圖。
第1B圖係為依據本發明一些實施例之圖案化機台的示意圖。
第2圖係為依據本發明一些實施例之製造一半導體結構並且結合疊對監測及控制之方法的流程圖。
第3圖係為依據本發明一些實施例半導體結構的剖視圖。
第4圖係為依據本發明一些實施例之晶圓上有疊對誤差向量的晶圓圖。
第5圖係為依據本發明一些實施例之說明雜訊減少對疊對校正益處的部分晶圓圖之示意圖。
第6圖係為包含離群值在疊對誤差向量中之部分晶圓圖之示意圖。
以下的揭露內容提供許多不同的實施例或範例以實施本案的不同特徵。以下的揭露內容敘述各個構件及其排列方式的特定範例，以簡化說明。當然，這些特定的範例並非用以限定。舉例來說，若是本揭露書敘述了一第一特徵形成於一第二特徵之上或上方，即表示其可能包含上述第一特徵與上述第二特徵是直接接觸的實施例，亦可能包含了有附加特徵形成於上述第一特徵與上述第二特徵之間，而使上述第一特徵與第二特徵可能未直接接觸的實施例。另外，以下揭露書不同範例可能重複使用相同的參考符號及/或標記。這些重複係為了簡化與清晰的目的，並非用以限定所討論的不同實施例及/或結構之間有特定的關係。
此外，其與空間相關用詞。例如“在…下方”、“下方”、“較低的”、“上方”、“較高的”及類似的用詞，係為了便於描述圖示中一個元件或特徵與另一個(些)元件或特徵之間的關係。除了在圖式中繪示的方位外，這些空間相關用詞意欲包含使用中或操作中的裝置之不同方位。舉例來說，若在示意圖中之裝置被反轉，被描述在其他元件或特徵之“下方”或“在…下方”的元件也會因而變成在另外其他元件或特徵之“上方”。如此一來，示範詞彙“下方”會函蓋朝上面與朝 下面之兩種解讀方式。除此之外，設備可能被轉向不同方位(旋轉90度或其他方位)，則在此使用的空間相關詞也可依此相同解釋。
本發明實施例係關於用以確保一或多個半導體層之對位品質的疊對監測及控制，特別係有關於雜訊降低以增加疊對校正之精確性。疊對監測及控制係用在半導體製程的不同操作中。舉例來說，一量測機台藉由對一工件(例如：一半導體晶圓)執行一疊對測量(overlay measurement)，以測量疊對誤差。一疊對測量通常可指出一第一圖案化層與設置在其上面或下面之一第二圖案化層的對位有多精確，或指出一第一圖案化層與在同層之一第二圖案化層的對位有多精確。疊對誤差典型上以一疊對標記作判斷，其疊對標記具有形成在一或多個半導體層上的多個結構。該等結構有柵欄(grating)、盒中盒(box-in-box)或其他適合形式之形狀。如果二半導體層或圖案被適當地形成，一半導體層或圖案上之結構會對位(對準)在另一半導體層或圖案上之結構。如果二半導體層或圖案未被適當地形成，一半導體層或圖案上之結構會與在另一半導體層或圖案上之結構產生偏移或錯位。疊對誤差係為複數個對應結構間之錯位。
此外，如果所測量之疊對誤差為不可接受的(例如：超出預設範圍)，疊對量測(overlay metrology)會被用以修改製程之一或多個參數，致使該製程所製造的其餘晶圓具有可接受之特性。舉例來說，所測量之疊對誤差會被輸送到一分析程序以計算出可調整參數，可調整參數係被一控制器用於改善在晶 圓製程中微影機台之對位。
因此，需要盡可能精確地測量一疊對標記集合(或一組疊對標記)之疊對誤差。一組給定的疊對量測之測量集合中可能會由於非系統缺陷而導致不精確。此非系統缺陷包括晶圓表面上之粉塵粒子、疊對標記不對稱以及在一材料層中疊對標記之損壞(例如；化學機械研磨所造成之損壞)。這些非系統缺陷會在所測量的多個疊對誤差之中會具有複數異常值或離群值(outliers)之現象，導致在疊對測量中有相當大地不精確性。在本發明實施例中，此離群值亦稱為“雜訊”。因此，需要提供一種適用於降低疊對監測及控制中之雜訊的系統及方法，以減輕疊對測量之不精確性的影響。
第1A圖係為本發明實施例中之系統100之示意圖，其用以實現疊對監測及控制。應了解在此系統100中，亦可能採用其他配置以及不同物件或省略某此物件。此系統100僅為一範例，並且不限制本發明。系統100包括一控制器102、一圖案化機台106以及一量測機台108。控制器102耦接到圖案化機台106以及量測機台108。在一些實施例中，圖案化機台106亦耦接到量測機台108。
控制器102用以控制圖案化機台106之動作，以及從量測機台108取得量測值(metrology readings)以進行後續的處理。在一些實施例中，控制器102包括一疊對控制模組110。疊對控制模組110可以產生疊對補償、基於疊對測量結果判斷出一可調整參數集合(或一組可調整參數)，並前饋至圖案化機台106以便對位之調整。疊對控制模組110可執行多個疊對誤差 之統計分析。舉例來說，疊對控制模組110會使用先前測量之多個疊對誤差計算出多個疊對校正圖，此等疊對誤差來自一或複數批次中之一單一或複數晶圓。疊對控制模組110會基於應用一或多個雜訊過濾演算法，在產生這些疊對校正圖之前，從疊對誤差進一步移除雜訊，從而改善疊對校正之精確性。在一些實施例中，控制器102被實施在一電腦中，此電腦包括一處理器、記憶體及一介面。控制器102可實施在單一電腦或一分散式電腦，並且連接到第1A圖所包括之圖案化機台106及量測機台108的多個部件，但不限於此。在一些實施例中，控制器102包括一或多個軟體程式用以處理量測資料，例如疊對誤差。
系統100亦包括一IC設計資料庫104，其耦接到控制器102。IC設計資料庫104被設計以儲存及管理IC設計佈局資料。在一些實施例中，IC設計資料庫104包括複數IC設計佈局，這些IC設計佈局包括多個IC佈局圖案。IC佈局圖案透過使用一光罩(或倍縮光罩)及圖案化機台106被轉印到一半導體晶圓上，以在晶圓上形成多個電路部件。這些電路部件包括電晶體、電容、電阻及/或金屬線。在一些實施例中，IC設計資料庫104會整合在控制器102中。
在多個實施例中，複數量測資料係從晶圓上不同位置所收集。控制器102會使用從IC設計資料庫104及圖案化機台106所取得之資訊(例如：製程參數)以產生一量測樣本計畫(metrology sampling plan)，並判斷疊對標記之數量及位置以收集量測資料。這些疊對標記被圖案化在光罩上，並且接著在做 圖案化時被轉印到晶圓上一材料層(例如：一光阻層)。每一量測資料包括例如疊對誤差及/或其他可測量參數(例如：寬、高、特徵尺寸及厚度)的資訊。在一些實施例中，疊對誤差係藉由比較一光阻層的疊對標記與在一先前圖案化材料層之疊對標記的錯位來測量。在一些實施例中，疊對誤差係藉由比較預設疊對標記之位置及在曝光製程中所形成的一光阻圖案上之對應標記的位置來測量。從晶圓上所收集之疊對誤差可被組合成一疊對誤差圖。一疊對補償(亦稱為疊對校正)可基於疊對誤差圖所產生，用以調整圖案化機台106中一些可調整製程參數，來降低後續圖案化製程中的疊對誤差。舉例來說，一疊對校正可指出一線性模型，其表現延一特定方向上之一線性遞增趨勢或一線性遞減趨勢。圖案化機台106會被調整以補償這個先前所發現之趨勢。
第1B圖係進一步詳述在第1A圖之圖案化機台106的示意圖。圖案化機台106被操作在圖案化一基板160之一程序中。在本實施例中，圖案化機台106係一微影系統，並且基板160係係為一半導體晶圓，例如一矽晶圓或欲圖案化之其他適合晶圓。圖案化機台106可用以曝光塗佈在基板160上之一光阻層。在一些實施例中，圖案化機台106包括一輻射源(照光源)152以產生輻射能(或輻射束)曝光此光阻層。輻射源152可以是任意適合光源。在不同實施例中，輻射源152包括擇自紫外光(UV)源、深紫外光(DUV)源及極紫外光(EUV)源之一光源。舉例來說，輻射源152可以係具有波長436奈米(G-line)或365奈米(I-line)之一水銀燈、具有波長248奈米之一氟化氪(KrF)準分子 雷射、具有波長193奈米之一氟化氬(ArF)準分子雷射、具有波長157奈米之一氟(F2)準分子雷射或其他具有所需波長(例如：低於約100奈米)之光源。在另一實施例中，光源有波長約13.5奈米或更低。
圖案化機台106亦包括一光學子系統170，其接收輻射源152之輻射能，調整通過一光罩156的輻射能，並且將輻射能指向到塗佈在基板160上之光阻層。在一些實施例中，光學子系統170包括一照光模組154及一投影模組158。在一些實施例中，光學子系統170被設計具有一折射裝置。在此情況中，光學子系統170包括不同折射部件，例如透鏡。
照光模組154可包括一單一透鏡或具有多重透鏡及/或其他透鏡部件之一透鏡模組。舉例來說，照光模組154包括微透鏡陣列、陰影光罩及/或其他結構，其結構被設計幫助從輻射源152將輻射能指向到光罩156，光罩156用以定義一個將被轉印到基板160上所塗佈之阻絕層上的圖案。
光罩156被載入且固定在一光罩載台(mask stage)166上。光罩載台166被設計及配置以平移及旋轉運動。舉例來說，光罩156具有欲被轉印到基板160的圖案。光罩156之圖案包括用於後續疊對監測及控制程序的複數個預設的疊對標記。在一些實施例中，光罩156包括一基板及形成在基板上之一圖案化層。在一些實施例中，光罩156包括一透明基板及圖案化之一吸收層。透明基板可使用相對無缺陷之石英玻璃(SiO2)，例如硼矽玻璃及鈉鈣玻璃。透明基板可使用氟化鈣及/或其他適合材料。圖案化之吸收層可用複數製程及複數材料， 例如沉積一鉻金屬膜或其他適合材料(例如矽化鉬)所形成。當一光束被指向一吸收區域，該光束會被部分或完全阻擋。吸收層會被圖案化以具有一或多個開孔，使一光束可以通過而不會被吸收層所吸收。光罩156可合併其他解析度增強技術，例如相位位移光罩(PSM)及/或光學鄰近校正(OPC)。
投影模組158可具有一單一透鏡元件或複數透鏡元件，其被配置以提供適合照光到塗佈在基板160上之光阻層。每一透鏡元件包括一透明基板，並可進一步包括複數塗佈層。光學子系統170可進一步包括額外的部件(例如一入射光瞳及一出射光瞳)，以在固定於晶圓載台162之基板160上形成光罩156之圖案，此晶圓載台162可以固定及以平移模式與旋轉模式移動基板160。
在其他實施例中，輻射能為極紫外光能量且光罩156及光學子系統170被設計具有一反射機制。在此情況中，光學子系統170包括多個反射部件(例如：鏡子)被設計及配置以達到各自的功能。光罩156有一反射結構。在一實施例中，光罩156包括一低熱膨脹係數材料(例如：二氧化矽參雜二氧化鈦)之一基板、沉積在基板上且包括複數膜對(film pair)(例如：矽化鉬膜對)的多重反射多層(reflective multilayers)，以及沉積在此反射多層之一吸收層(例如：一鉭氮化硼層)。此吸收層係根據一IC設計佈局所圖案化。
如第1A圖所示，量測機台108被設計以收集一基板之多個預設位置的量測資料(包括疊對誤差)。在一些實施例中，量測機台108接收具有一光阻圖案位於其上之一半導體晶圓， 對光阻圖案執行一疊對測量，以取得這些預設位置上之疊對標記的疊對誤差，並發送測量結果到控制器102(例如疊對控制模組110)以進行後續處理。
系統100係根據不同實施例所描述。然而，在不同實施例中，系統100之不同模組可被整合在一起。舉例來說，雖然第1A圖所示量測機台108與圖案化機台106分開，但量測機台108可在任一適合配置中被整合到圖案化機台106。在一些實施例中，系統100之不同模組可散佈在不同地點並透過內部網路或網際網路耦接在一起。在一些實施例中，不同功能可被建立在不同模組中。舉例來說，疊對控制模組110可被整合到控制器102或量測機台108中。
第2圖係根據不同實施例，製造一半導體結構並且結合疊對監測及控制之方法200的一流程圖。在一些實施例中，方法200實施於第1A及1B圖中所使用系統100。應了解操作在本方法200之前、之間及之後亦可提供一些額外操作，並且一些操作在方法200之其他實施例可被替換、刪除或移動。此方法200係為範例，並且不限制本發明。
方法200包括一操作202，其藉由一圖案化機台(例如圖案化機台106)以圖案化一工件(例如：一半導體晶圓)。方法200後續參考第3、4及5圖加以說明。第3圖係為一些實施例中半導體結構300之剖視圖。半導體結構300包括一基板310及基板310上之一材料層320。操作202在材料層320形成多個圖案(multiple patterns)。在一些實施例中，基板310係一半導體基板，例如矽基板或其他半導體材料(例如：矽鍺)基板。或者， 基板310係一光遮罩(photomask)(光罩或倍縮光罩)或其他適合基板，例如一薄膜電晶體液晶顯示器(TFT-LCD)基板。
在圖案化之後，材料層320包括具有多個主要特徵之一主要圖案326。主要圖案326係根據IC之多個特徵所定義。材料層320亦包括用以疊對檢查及對位監測的多個疊對標記328。在某些實施例中，材料層320係可為一半導體材料層(例如：矽層或矽鍺層)、一介電材料(例如：一層間介電層(ILD))、一導電材料(例如：金屬層或一參雜多晶矽層)或一阻絕材料(例如：光阻材料)。在某些實施例中，主要圖案326包括一參雜圖案(例如：形成在一半導體材料層中之多個源極及汲極特徵)、一閘極圖案(具有多晶矽或金屬之多個閘極)或一內連線圖案(具有複數導電特徵(例如：接點(connect)、接孔(via)或金屬線))。在一些實施例中，半導體結構300係為一測試結構(例如：一測試晶圓或一控片(control wafer))，半導體結構300被圖案化主要有疊對標記328，但未一起形成主要圖案326。材料層320藉由一適當技術(例如：微影圖案化)圖案化。在本實施例中，材料層320係為藉由一微影系統被圖案化的光阻層。此光阻層藉由一適當技術(例如旋轉塗佈)被塗佈在基板310上。光阻層在一微影曝光製程中對輻射束感光，並且在後續製程(例如：蝕刻或離子佈植)中有阻絕性。光阻層可以係正光阻或負光阻。操作202可進一步包括其他製程操作，例如一熱烘烤操作，以減少旋轉塗佈後光阻層之溶劑。
半導體結構300進一步參考第4圖加以說明。在本實施例中，基板310係為一半導體晶圓(例如：一矽晶圓)。第4 圖係為具有疊對誤差之一晶圓的俯視圖，並且該等疊對誤差係標示於一晶圓示意圖上。此俯視圖亦稱為晶圓圖。一晶圓經過複數IC製程，在晶圓上會形成多個晶片(晶粒(dies))。每一晶片包括一功能性的積體電路。晶圓進一步包括定義在兩晶片間之切割道。晶片於後續製造站點藉由切開切割道而分開。
從俯視圖所示，該晶圓包括許多曝光的場域402。在微影圖案化時，光罩上定義之圖案會重複轉印到晶圓上每一場域。具體來說，微影圖案化製程包括在一適當模式中之一曝光製程，例如步進移動及掃瞄。光罩會步進移動到晶圓之一場域並且對應之光罩圖案會轉印到此場域上，隨後光罩再步進移動至下一場域並且轉印光罩圖案到此場域上，如此反覆直到晶圓的場域全耗盡。每次步進移動至一個場域需要機械式對位。在一些實施例中，每一場域402包括一晶片或多個晶片。在不同實施例中，多個疊對標記形成於每一個場域上。舉例來說，疊對標記形成於於一晶片區上及/或切割道上。疊對標記的數量及疊對標記之位置被設計以在場域與場域及/或晶片與晶片之間有足夠的晶圓覆蓋率(coverage of wafer)。
如第2圖及第4圖所示，方法200進行到操作204，收集目前晶圓之量測資料，例如測量疊對標記之位移。量測資料可從晶圓上之每一疊對標記獲得或只從一量測樣本計畫中預設之所選位置的多個疊對標記獲得。量測資料包括關於疊對誤差之資訊。每一疊對誤差可以用包括一大小(magnitude)及一方向之一向量來表示。得到的複數疊對誤差向量可表示在晶圓圖上，形成一疊對誤差圖。第4圖亦為疊對誤差圖之示意圖， 用以呈現從具有半導體結構300之晶圓所收集之疊對誤差向量，例如疊對誤差的向量450及460。疊對誤差的向量450及460間的差異將於後續加說明。
當IC電路中的特徵尺寸減小時，導致疊對誤差之因素變得越加複雜。主要因素係起因於多個系統缺陷，包括作業環境問題(例如：震動及/或溫度變化)、步進機問題(例如：光學對位、晶圓夾緊(wafer clamping)及/或晶圓載台誤差)、光罩不精確(reticle inaccuracy)(例如：光罩平面歪曲及/或光罩夾緊(reticle clamping))、製程不一致(例如：在曝光、顯影及/或蝕刻過程)及晶圓歪曲(例如：晶圓平坦度及/或圖案滑動(slip))。這些系統缺陷通常稱為光罩效應(reticle effects)。
光罩效應會有系統地出現在晶圓與晶圓或批次與批次之間。因此，需要補償光罩效應以在隨後圖案化操作中改善對位品質。光罩效應可藉由疊對校正進行一定程度的補償。一校正模型可被用以判斷圖案化機台106之一或多個可調整製程參數所相關的疊對校正。疊對校正隨後應用到圖案化機台106。在一些實施例中，疊對校正與光學子系統170(例如第1B圖之投影模組158)相關，因而應用疊對校正於調整光學子系統170，以便排除或減少後續曝光製程中的疊對誤差。舉例來說，疊對校正被應用在投影模組158，使得多個光學部件(例如透鏡或鏡子)的配置被改變，以減少將光罩圖案成像於晶圓上所產生的疊對誤差。在一具體實施例中，補償參數係為一或多個光學參數，例如投影模組158所相關的澤爾尼克多項式之一或多個係數。
除光罩效應外，導致疊對誤差之一些其他因素包括非系統缺陷，例如疊對標記上之大尺寸粉塵粒子、疊對標記不對稱及晶圓表面上之疊對標記損壞。舉例來說，在一化學機械研磨、一蝕刻製程或其他類似製程中，在一材料層之一疊對標記會有圖案損壞。舉另一例而言，一疊對標記在顯影後可能會有一不對稱特徵。非系統缺陷在於晶圓與晶圓或批次與批次之間隨機發生並且不帶有一致之特性。但非系統缺陷確實會在量測機台之測量造成不精確，使疊對誤差之值不代表一真實物理性錯位。在一疊對誤差圖中，起因於非系統缺陷之疊對誤差向量通常在一向量集合中會以隨機離群值的方式呈現，亦在本發明實施例中稱為“雜訊”。雜訊代表一個不可靠的疊對誤差。再如第4圖所示，向量460係光罩效應所導致之疊對誤差向量的範例，向量450係被辨識為雜訊(為清楚表示對向量起始點畫圈作強調)之疊對誤差向量的範例。根據疊對誤差之來源，對應之量測資料(或疊對資料)可被分類成光罩效應資料(非雜訊資料)或非光罩效應資料(雜訊資料)。
由於疊對校正係基於疊對誤差所計算。對疊對校正之精確性而言，所測量之一疊對誤差集合的品質很重要。具體來說，雜訊應從有效資料中被濾除。否則，在雜訊位置計算之校正會在後續製程中造成更大的疊對誤差。更進一步來說，雜訊通常作為一離群值。為補償一離群值，通常需對表示真實光罩效應之鄰近位置的非雜訊資料做折衷。總而言之，此會導致降低校正精確性。
第5圖係為藉由比較兩道製程(製程(a)及製程(b))， 說明應用一雜訊降低處理之效果的示意圖。為了簡化，第5圖只顯示一部分的晶圓圖。
製程(a)表示當無執行雜訊降低處理時之疊對校正。輪廓線502表示一晶圓之邊緣。疊對誤差由一向量集合(或一組向量)表示。在此實施例中，舉例來說，向量410及412係為在一光阻層中對應(複數)地點上之疊對標記損壞所造成的雜訊。因此，該等向量具有不可靠之疊對誤差值。其他向量(例如：向量414)表示由光罩效應所造成的疊對誤差。當向量410及412與其他向量一起被一校正模型使用以計算一疊對校正時，所計算之校正將具有不良之精確性。此外，為了校正這些離群值，鄰近向量之疊對校正將被折衷。舉例來說，在一疊對校正操作後，對應到原本具有微小的疊對誤差大小之向量414的一疊對校正結果(稱為一疊對殘渣)416將變得比向量414本身大。
製程(b)係表示本發明一些實施例中在應用一疊對校正模型前，將向量410及412識別為雜訊並且從疊對誤差移除之一疊對校正操作。沒有了雜訊造成之失真，相較製程(a)疊對校正更加精確並且疊對殘渣(overlay residue)大幅減少。
如第2圖所示，方法200進行到操作205從該等疊對誤差中識別出雜訊。在本實施例中，操作205包括操作206、208及209，以便藉由應用至少二定量過濾程序識別出雜訊。這些操作可被自動地執行。或者，操作205可依賴於手動程序執行，例如藉由一作業員基於經驗以眼力檢查，從疊對誤差中挑出雜訊。須知悉在一疊對校正之計算前識別出雜訊並加以移除具有優點，其在具有較高可靠度的疊對誤差之計算佔有很大份量， 因此改善校正之品質。
再如第2圖所示，操作206基於具有半導體結構300之晶圓的場域設計(field scheme)使用一定量分析，以在每一場域中之疊對誤差中識別出離群值。在一些實施例中，場域設計與曝光場域設計相同。由於每一定量分析係對相同場域內之疊對誤差所執行，此定量分析可被稱為一“場域內過濾(intra-field filtering)”。
疊對控制模組110可被編程以自動地識別出離群值，其基於下面所列條件之一者或其組合：i)疊對向量之大小/數值(magnitude)超出一選擇標準；ii)與平均疊對誤差最為離群之疊對誤差的一選擇百分比(例如：定義疊對誤差最大之5%為最離群)；iii)基於平均及標準差之一統計分佈(例如：定義大小超過6倍標準差之疊對誤差圍為離群)；以及iv)相對大小變異。在本實施例中，場域內過濾操作會比較一目標資料之大小與一參考疊對誤差之大小，並且將大小的突然變化視為離群。舉例來說，場域內過濾操作可根據對應大小，藉由在每一場域中之向量先排序來進行。向量大小被從小到大(或從大到小)表示，例如S1、S2、...、Sn。一疊對誤差被選為一參考點，例如Sn-k。離群值在以下條件加以識別： 其中：k=1~5,Cmax=5~10,Cmin=0~5,R=0.1~0.9。此定量分析選擇一疊對誤差作為一參考點，例如Sn-k。k之數值取決於一使用者想在一場域中確認多少點，並且 可被視為一閥值，其由選擇之參考點所定義。接著，定量分析比較在同一場域中每一個其大小大於Sn-k的疊對誤差與此閥值。如果一大小大於閥值，則代表對應之疊對誤差的向量大小與參考疊對誤差具有一相對大的偏差，並因此會被識別為一離群值。舉例來說，如果第三十疊對誤差從一場域(n=30)所收集，並且疊對控制模組110(或一使用者)根據經驗知識判斷四個點須被檢查，S26被選為參考點以及S27、S28、S29、S30被個別與由S26所定義之閥值作比較。如果S29、S30大於閥值，則此二疊對誤差會被標示為離群值。S27、S28對於S26具有比較大的向量大小，其於此範例不被識別為離群值，因其與參考疊對誤差之相對大小偏差不被視為一突然變化。此操作後續應用到複數其他場域，以識別在每一個對應場域中的離群值。
操作205亦包括操作208以識別光罩效應之資料。透過操作206，識別每一場域中之離群值。但一離群值不必然為一雜訊。舉例來說，週期性出現在複數場域之相似之離群值可能關係到一些系統性缺陷並且應視為有效資料而非雜訊。
第6圖為由三個連續場域602、604及606所組成之 一部分晶圓圖的示意圖。每一場域具有複數個疊對誤差的向量，該等疊對誤差的向量具有離群值。操作206可於場域602識別出向量620及622。但這些離群值非全為雜訊。向量622、624及626在這些場域中之相似位置週期性地出現，其可能由一些系統性缺陷所造成。因此，向量622、624及626可為光罩效應資料而非雜訊，而向量620被視為雜訊。
操作208被配置以藉由應用至少一場域間過濾(inter-field filtering)檢查複數場域中一疊對誤差之復發性，以便從在操作206所認定的離群值中分離出光罩效應資料。
因光罩效應所出現之疊對誤差可被歸於場域間疊對誤差(inter-field overlay error)及場域內疊對誤差(intra-field overlay error)。如前面所討論，一個“場域”係為在一晶圓上之一曝光場域，其需要每一次作機械式對位。場域間疊對誤差可在場域間之平移、場域間之對稱與非對稱放大以及場域間之對稱與非對稱旋轉中所產生，例如光罩與晶圓間之錯位問題。場域間校正(inter-field correction)可藉由應用一場域間校正模型所產生。場域間校正從一參考位置(通常係晶圓中央)補償晶圓高度偏差。因此，場域間校正可包括由平移、旋轉、縮放及非正交性所組成之一組合中之一或多者。應用到每一場域中的場域間校正可能會不同，並且可被計算成在晶圓上每一場域之位置的一線性函數。在一些實施例中，場域間校正模型定義為：DX=TX-(RW+N)．Y+SX．X+高階項 DY=TY+RW．X+SY．Y+高階項 方程式(2)
其中：(X,Y)係為場域間座標系統，原點係晶圓中央；DX,DY係為場域間對位誤差；TX,TY係為場域間平移；RW係為晶圓旋轉；N係為非正交性；以及SX,SY係為晶圓縮放係數。
場域內疊對誤差可由在場域內之平移、場域內之對稱與非對稱放大、以及場域內之對稱與非對稱旋轉(例如一光源濾鏡及一光罩間之錯位)所產生。一場域內疊對誤差係以一曝光場域之中央為原點作測量。場域內校正可藉由應用一場域內校正模型到每一曝光場域來產生。在一些實施例中，場域內校正模型定義為：dx=Tx-(RS+RA)．y+(MS+MA)．x+高階項 dy=Ty+(RS-RA)．x+(MS-MA)．y+高階項 方程式(3)
其中：(x,y)係為場域內座標系統，原點係場域中央；dx,dy係為場域內對位誤差；Tx,Ty係為場域內平移；RS,RA係為對稱及非對稱場域旋轉；以及MS,MA係為對稱及非對稱場域縮放。
為了識別出光罩效應資料，可使用包括一場域間校正模型、一場域內校正模型或其組合之一過濾程序。如果對應之疊對誤差(以“R”表示)與藉由(複數)校正模型所計算出 的值之間的差值(以“殘渣”表示)小於一閥值(Kc)，則一疊對誤差被視為一光罩效應資料。舉例來說，如果過濾程序使用一場域間校正模型及一場域內校正模型，則根據該場域間校正模型計算一疊對誤差之一場域間校正值，並且根據場域內校正模型計算一場域內校正值。疊對誤差之殘渣在此係為場域間校正值及場域內校正值之總和與“R”的差值。此計算可包含多個向量操作。光罩效應資料之判斷可表示如下：殘渣=|R-(場域間校正值+場域內校正值)|Kc 方程式(4)其中：在一些實施例中，Kc等於1奈米到7奈米。
在一些實施例中，場域間校正模型係為一每次曝光的校正(correction-per-exposure,CPE)模型。每次曝光的校正模型可對藉由一掃描機所圖案化之不同場域提供不同校正。在一些實施例中，場域內校正模型係一場域內高階程序校正(intra-field high order process correction,iHOPC)模型。場域內高階程序校正模型用以模型化包括第二階、第三階或更高階項的一高階多項式模型可塑造資料。這些高階項為非線性的。在一些實施例中，場域內高階程序校正模型具有擇自於2到5的一個階數。操作208使用方程式(4)比較對應到每一疊對誤差之大小，並藉以判斷出一光罩誤差資料集合(或一組光罩誤差資料)。相應地，一非光罩效應資料集合(或一組非光罩誤差資料)亦由不滿足方程式(4)的疊對誤差所判斷出。
再如第2圖所示，操作205包括操作209。操作209檢查在操作206所識別之一離群值是否在操作208被識別為一 光罩效應資料。如答案為是，此離群值具有對應到真實系統缺陷的物理意義，故不應標示為雜訊。如答案為否，此離群值應視為雜訊並且從後續操作中排除。方法200進行到操作210，將未被識別為雜訊之疊對誤差分類到一過濾後的疊對誤差集合。換言之，過濾後的疊對誤差集合包括非離群值與亦被識別為光罩效應資料之離群值。從離群值中識別出雜訊的步驟可在每一場域或在一晶圓層級(wafer level)被共同地執行。
當雜訊被移除，過濾後的疊對誤差集合在表示疊對誤差上具有更高的精確性及可靠度。為更好地減少雜訊，可選擇性地對整個過濾後的疊對誤差集合進行一第二次離群值過濾。本實施例包括一操作212，應用一場域間校正模型，以進一步過濾離群值。在此操作中，根據一場域間校正模型，對每一疊對誤差計算出一場域間校正值。如果一疊對誤差其“R”與各自場域間校正值之殘渣(差值)大於一閥值(Kr)，該疊對誤差視為一離群值。此計算可包含多個向量操作。額外的離群值之判斷可表示如下：殘渣=|R-場域間校正值|Kr 方程式(5)其中：在一些實施例中，Kr等於3奈米到7奈米。
在一些實施例中，上述場域間校正模型係為一場域間高階程序校正(inter-field high order process correction,HOPC)模型，其具有等於或小於5之一階級。場域間高階程序校正容許一高階場域間程序校正。此高階項為非線性的。在第二次的離群值過濾所識別出的離群值亦被視為雜訊，並從過濾 後的疊對誤差集合中排除。
再如第2圖所示，方法200進行到一操作214，使用一對位模型根據過濾後的疊對誤差集合來判斷一疊對補償。操作214包括多個動作(子作業)，以判斷該疊對補償。
對位模型透過一適當程序所建立。在一些實施例中，此程序包括選擇補償參數、架構具有補償參數之數學方程式作為疊對誤差(或疊對誤差的一些萃取變量)之一函數以及根據生產資料判斷方程式係數。在一些實施例中，對位模型係為一混合模型，其包括一場域間模型及一場域內模型，例如一每次曝光(CPE)校正模型及一場域內高階程序校正模型，或者是一場域間高階程序校正模型及一場域內高階程序校正模型。
再如第2圖所示，方法200包括一操作216，根據在操作214判斷之疊對補償，對圖案化機台106執行一補償程序。在操作216中，根據疊對補償調整圖案化機台(例如一微影系統)106。可被調整的參數包括晶圓載台之夾緊力量、傾斜角度、平移量’旋轉量及/或其他可調整之多個微影曝光設定。在一些實施例中，投影模組158可被調整。在一些實施例中，晶圓載台162可附加地或可替代地被調整。在一些其他實施例中，微影系統之其他模組可被包括在對位模型及補償程序中。舉例來說，光罩載台166可包括在對位模型及補償程序中。在一具體實施例中，光罩載台166之夾緊力量或傾斜角度可被補償。透過操作216，圖案化機台106在一前饋方式中被校正以減少疊對誤差。舉例來說，疊對補償可從目前晶圓之疊對誤差加以判斷，並且校正後之系統的後續曝光製程可應用到同晶圓或另一晶 圓。
本發明實施例提供一種具有疊對監測及校正之一圖案化製程方法，其根據預先判斷之疊對誤差判斷出疊對補償，並應用該疊對補償來補償圖案化系統，以提升疊對補償之精確性。藉由從疊對量測資料進行識別及過濾雜訊以提升疊對補償之精確性。雜訊減少之程序包括應用場域間校正模型及場域內校正模型兩者。
相較於現有技術，本發明之實施例提供多個優點，並應了解其他實施例可提供不同優點，於此不須討論全部優點，並且全部實施例無特定優點。透過使用本發明實施例之方法，可達到全映射(full mapping)及場域內高階程序校正，而不需減少微影曝光製程之生產率。本發明實施例中之方法亦提供動態前饋之控制以減少疊對誤差，提升晶圓與晶圓以及批次與批次間的疊對品質。
因此，本發明根據一些實施例提供一種疊對監測及控制方法，包括藉由一圖案化機台，圖案化一基板；從基板上之複數場域，收集複數疊對誤差；從複數疊對誤差識別雜訊，其中識別雜訊的操作包括應用一第一過濾操作以及不同於第一過濾操作之一第二過濾操作；將未被識別為雜訊之疊對誤差分類到一過濾後的疊對誤差集合；基於過濾後的疊對誤差集合，計算一疊對補償；以及依據疊對補償，對圖案化機台執行一補償程序。
在一些實施例中，識別雜訊的步驟更包括藉由應用第一過濾操作，從疊對誤差中識別出複數離群值；以及藉由 應用第二過濾操作，從離群值中識別出雜訊。
在一些實施例中，第一過濾操作個別地應用到場域的每一者；以及第二過濾操作包括將一場域間校正模型應用到全部的場域。
在一些實施例中，第二過濾操作更包括分別個別地應用一場域內校正模型到場域的每一者。
在一些實施例中，場域間校正模型係為一每次曝光的校正模型；以及場域內校正模型係一場域內高階程序校正模型。
在一些實施例中，對場域的每一者識別離群值的步驟更包括選擇一參考疊對誤差；以及當疊對誤差之值大於一閥值時，識別疊對誤差為離群值，閥值係由參考疊對誤差所決定。
在一些實施例中，從離群值識別雜訊的步驟更包括根據第二過濾操作，藉由計算一殘渣，從疊對誤差判斷出光罩效應所造成之疊對誤差；以及將未被識別為光罩效應所造成之疊對誤差的離群值判斷為雜訊。
在一些實施例中，計算殘渣的步驟更包括從疊對誤差的每一者中減去一總和值，總和值係一場域間校正模型所計算之一值與由一場域內校正模型所計算之另一值的總和。
在一些實施例中，疊對監測及控制方法更包括藉由在計算疊對補償之步驟之前，應用一第三過濾操作，從過濾後的疊對誤差集合中移除多餘雜訊，其中第三過濾操作不同於第一過濾操作及第二過濾操作。
在一些實施例中，第三過濾操作更包括一場域間高階程序校正模型。
在一些實施例中，移除多餘雜訊的步驟更包括當疊對誤差之值與基於場域間高階程序校正模型所得的值之間的差值大於一閥值時，從濾除後的疊對誤差集合中移除一疊對誤差。
在一些實施例中，場域間高階程序校正模型具有等於或小於5的階級。
在一些實施例中，基板包括一半導體晶圓；收集疊對誤差之步驟包括在半導體晶圓上測量複數疊對標記；以及對圖案化機台執行補償程序的步驟包括調整圖案化機台之一投影模組的一光學參數。
本發明亦根據一些其他實施例提供一種疊對監測及控制方法，包括藉由一微影系統在一晶圓上形成複數圖案；從圖案收集一疊對誤差集合，其中疊對誤差集合包括根據晶圓之一場域設計所取得之複數疊對誤差子集合；從複數疊對誤差子集合的每一個子集合中判斷離群值；藉由應用一第一場域間校正模型及一場域內校正模型從離群值識別雜訊；藉由從疊對誤差集合中排除雜訊，形成一過濾後的疊對誤差集合；藉由應用一第二場域間校正模型，從過濾後的疊對誤差集合中移除多餘雜訊；於移除多餘雜訊後，根據過濾後的疊對誤差集合產生一疊對補償；以及根據疊對補償，調整微影系統的至少一參數。
在一些實施例中，從疊對誤差子集合的每一個子 集合中判斷離群值的步驟包括在複數疊對誤差子集合的每一個子集合中排列疊對誤差；以及比較疊對誤差與一閥值，閥值係從疊對誤差子集合的每一個子集合中選擇一參考疊對誤差所決定。
在一些實施例中，疊對監測及控制方法，更包括根據一每次曝光的校正模型及一場域內高階程序校正模型，計算疊對誤差之殘渣，以判斷光罩效應所造成之複數疊對誤差。
本發明亦根據一些實施例提供一種圖案化及疊對控制系統，包括一圖案化機台，被配置在一晶圓上形成圖案；一量測機台，被配置以測量晶圓上每一場域之圖案所相關的疊對誤差；以及一控制模組，被配置從量測機台讀取疊對誤差、產生一疊對補償，並且輸送疊對補償到圖案化機台，以調整圖案化機台之一參數。在某些實施例中，產生疊對補償的操作包括藉由應用至少二過濾操作，從疊對誤差識別雜訊；將未被識別為雜訊之疊對誤差分類到一過濾後的疊對誤差集合；藉由應用不同於至少二過濾操作之另一過濾操作，從過濾後的疊對誤差集合中移除多餘雜訊，並於應用另一過濾操作後，根據過濾後的疊對誤差集合，計算疊對補償。
在一些實施例中，圖案化及疊對控制系統應用至少二過濾操作的步驟更包括應用一排列模型、一場域間校正模型以及一場域內校正模型。
在一些實施例中，從疊對誤差識別雜訊的步驟更包括藉由對上述晶圓之每一個場域應用上述排列模型，從上述疊對誤差中判斷出複數離群值；根據上述場域間校正模型以及 上述場域內校正模型，計算一殘渣以判斷光罩效應所造成之疊對誤差；以及將未被識別為上述光罩效應所造成之上述疊對誤差的上述離群值判斷為雜訊。
在一些實施例中，另一過濾操作更包括應用一場域間高階程序校正模型。
前述內文概述了許多實施例的特徵，使本技術領域中具有通常知識者可以從各個方面更佳地了解本揭露。本技術領域中具有通常知識者應可理解，且可輕易地以本揭露為基礎來設計或修飾其他製程及結構，並以此達到相同的目的及/或達到與在此介紹的實施例等相同之優點。本技術領域中具有通常知識者也應了解這些相等的結構並未背離本揭露的發明精神與範圍。在不背離本揭露的發明精神與範圍之前提下，可對本揭露進行各種改變、置換或修改。

Claims (1)

  1. 一種疊對監測及控制方法，包括：藉由一圖案化機台，圖案化一基板；從上述基板上之複數場域，收集複數疊對誤差；從上述疊對誤差識別雜訊，其中上述識別雜訊的步驟包括應用一第一過濾操作以及不同於上述第一過濾操作之一第二過濾操作；分類未被識別為雜訊之上述疊對誤差到一過濾後的疊對誤差集合；基於上述過濾後的疊對誤差集合，計算一疊對補償；以及依據上述疊對補償，對上述圖案化機台執行一補償程序。
TW106137362A 2016-12-15 2017-10-30 疊對監測及控制方法 TW201824421A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662435009P 2016-12-15 2016-12-15
US62/435,009 2016-12-15
US15/644,126 2017-07-07
US15/644,126 US10281827B2 (en) 2016-12-15 2017-07-07 Noise reduction for overlay control

Publications (1)

Publication Number Publication Date
TW201824421A true TW201824421A (zh) 2018-07-01

Family

ID=62562408

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106137362A TW201824421A (zh) 2016-12-15 2017-10-30 疊對監測及控制方法

Country Status (3)

Country Link
US (3) US10281827B2 (zh)
CN (1) CN108227394A (zh)
TW (1) TW201824421A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI732657B (zh) * 2019-08-29 2021-07-01 台灣積體電路製造股份有限公司 半導體晶圓檢測方法及其系統
TWI763595B (zh) * 2021-08-05 2022-05-01 台灣積體電路製造股份有限公司 測量圖案以及用於測量結合晶圓的疊對位移的方法
TWI827023B (zh) * 2022-04-27 2023-12-21 華邦電子股份有限公司 半導體製造裝置及其半導體製造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3290911A1 (en) * 2016-09-02 2018-03-07 ASML Netherlands B.V. Method and system to monitor a process apparatus
US10281827B2 (en) * 2016-12-15 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd Noise reduction for overlay control
KR102432667B1 (ko) * 2017-05-15 2022-08-17 삼성전자주식회사 오버레이 보정방법 및 제어 시스템
US11190479B2 (en) * 2017-05-23 2021-11-30 Verisign, Inc. Detection of aberrant domain registration and resolution patterns
US10866508B2 (en) * 2018-05-18 2020-12-15 Taiwan Semiconductor Manufacturing Company Ltd. Method for manufacturing photomask and semiconductor manufacturing method thereof
US10642161B1 (en) * 2018-10-10 2020-05-05 International Business Machines Corporation Baseline overlay control with residual noise reduction
CN112882346B (zh) * 2019-11-29 2023-06-16 中芯国际集成电路制造(上海)有限公司 套刻补偿的方法及其系统
CN112987516B (zh) * 2019-12-02 2023-01-24 长鑫存储技术有限公司 半导体光刻工艺的方法
JP7482651B2 (ja) * 2020-03-04 2024-05-14 キヤノン株式会社 情報処理装置、監視方法、プログラムおよび物品製造方法
CN111580350B (zh) * 2020-05-28 2023-04-07 上海华力集成电路制造有限公司 晶圆迭加异常补偿方法及晶圆迭加异常信息量测方法
US11287746B1 (en) * 2020-09-30 2022-03-29 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for overlay error reduction
US11803128B2 (en) * 2020-10-15 2023-10-31 Changxin Memory Technologies, Inc. Control method and device of overlay accuracy
US11637043B2 (en) * 2020-11-03 2023-04-25 Applied Materials, Inc. Analyzing in-plane distortion
EP4367556A1 (en) * 2021-07-09 2024-05-15 ASML Netherlands B.V. Method for decoupling sources of variation related to semiconductor manufacturing
CN114236974B (zh) * 2021-12-15 2024-01-12 华虹半导体(无锡)有限公司 晶圆标记结构偏差的补偿方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7111256B2 (en) * 2002-06-05 2006-09-19 Kla-Tencor Technologies Corporation Use of overlay diagnostics for enhanced automatic process control
US8175831B2 (en) * 2007-04-23 2012-05-08 Kla-Tencor Corp. Methods and systems for creating or performing a dynamic sampling scheme for a process during which measurements are performed on wafers
US8736084B2 (en) 2011-12-08 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for E-beam in-chip overlay mark
US8837810B2 (en) 2012-03-27 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for alignment in semiconductor device fabrication
US9404743B2 (en) 2012-11-01 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for validating measurement data
US9093530B2 (en) 2012-12-28 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of FinFET
US9304403B2 (en) 2013-01-02 2016-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for lithography alignment
US8716841B1 (en) 2013-03-14 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Photolithography mask and process
US8796666B1 (en) 2013-04-26 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. MOS devices with strain buffer layer and methods of forming the same
US9134633B2 (en) 2013-12-23 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for dark field inspection
US9548303B2 (en) 2014-03-13 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET devices with unique fin shape and the fabrication thereof
US10146141B2 (en) * 2014-08-28 2018-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lithography process and system with enhanced overlay quality
US10203596B2 (en) * 2016-01-06 2019-02-12 United Microelectronics Corp. Method of filtering overlay data by field
US10281827B2 (en) * 2016-12-15 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd Noise reduction for overlay control

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI732657B (zh) * 2019-08-29 2021-07-01 台灣積體電路製造股份有限公司 半導體晶圓檢測方法及其系統
US11231376B2 (en) 2019-08-29 2022-01-25 Taiwan Semiconductor Manufacturing Company Ltd. Method for semiconductor wafer inspection and system thereof
TWI763595B (zh) * 2021-08-05 2022-05-01 台灣積體電路製造股份有限公司 測量圖案以及用於測量結合晶圓的疊對位移的方法
TWI827023B (zh) * 2022-04-27 2023-12-21 華邦電子股份有限公司 半導體製造裝置及其半導體製造方法

Also Published As

Publication number Publication date
US20200310255A1 (en) 2020-10-01
US20190258179A1 (en) 2019-08-22
US10281827B2 (en) 2019-05-07
US20180173110A1 (en) 2018-06-21
CN108227394A (zh) 2018-06-29
US10684556B2 (en) 2020-06-16
US11513444B2 (en) 2022-11-29

Similar Documents

Publication Publication Date Title
US11513444B2 (en) Noise reduction for overlay control
US10146141B2 (en) Lithography process and system with enhanced overlay quality
CN109891324B (zh) 用于光刻过程的优化的方法
US10514612B2 (en) Method and system for overlay control
US10859924B2 (en) Method for manufacturing semiconductor device and system for performing the same
US9823585B2 (en) EUV focus monitoring systems and methods
US7244533B2 (en) Method of the adjustable matching map system in lithography
TWI483064B (zh) 微影製程及使用於一微影系統之微影製程
TWI633395B (zh) 校正圖案化製程誤差之方法與裝置
KR20200030605A (ko) 패터닝 프로세스 제어 방법, 디바이스 제조 방법
TWI719242B (zh) 半導體製造程序中的疊對量測及補償
TW202004842A (zh) 微影疊對校正以及微影製程
US7470492B2 (en) Process window-based correction for photolithography masks
TW201828336A (zh) 用於圖案保真度控制之方法與裝置
TWI649643B (zh) 判定度量衡系統之最佳操作參數設定之方法與設備及判定基板柵格之方法
US20240004307A1 (en) Lithographic method
TWI820371B (zh) 用於微影裝置製造程序之檢測工具及度量衡方法
JP2019532342A (ja) 基板にわたってパラメータ変動を修正する処理装置及び方法
KR20220034902A (ko) 리소그래피 장치 제어 방법
US11854854B2 (en) Method for calibrating alignment of wafer and lithography system
CN113366389A (zh) 用于控制光刻工艺的方法及设备