KR20130110381A - Manufacturing method of semiconductor light emitting device having a wavelength conversion layer - Google Patents

Manufacturing method of semiconductor light emitting device having a wavelength conversion layer Download PDF

Info

Publication number
KR20130110381A
KR20130110381A KR1020120032299A KR20120032299A KR20130110381A KR 20130110381 A KR20130110381 A KR 20130110381A KR 1020120032299 A KR1020120032299 A KR 1020120032299A KR 20120032299 A KR20120032299 A KR 20120032299A KR 20130110381 A KR20130110381 A KR 20130110381A
Authority
KR
South Korea
Prior art keywords
wavelength conversion
light emitting
conversion layer
layer
wafer
Prior art date
Application number
KR1020120032299A
Other languages
Korean (ko)
Inventor
김유식
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120032299A priority Critical patent/KR20130110381A/en
Publication of KR20130110381A publication Critical patent/KR20130110381A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • H01L33/501Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502Wavelength conversion materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • H01L33/505Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0041Processes relating to semiconductor body packages relating to wavelength conversion elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

PURPOSE: A method of manufacturing a semiconductor light emitting device including a wavelength conversion layer improves the color distribution of the light emitting device manufactured from a substrate by leveling the rear surface of the substrate before the wavelength conversion layer is formed. CONSTITUTION: A wafer (11) in which a semiconductor laminate (15) is formed is provided. Multiple electrodes (16) are formed on the semiconductor laminate. The lower surface of the wafer is polished by using a polishing device (G1). A structure with a specific height is formed on the electrodes. A wavelength conversion layer composed of resin containing wavelength conversion materials is formed on the semiconductor laminate. The wavelength conversion layer is polished to expose the structure.

Description

파장변환층을 구비한 반도체 발광소자 제조방법 {Manufacturing Method of Semiconductor Light Emitting Device having a Wavelength Conversion Layer}Manufacturing method of semiconductor light emitting device having a wavelength conversion layer {Manufacturing Method of Semiconductor Light Emitting Device having a Wavelength Conversion Layer}

본 발명은 반도체 발광소자 제조방법에 관한 것으로서, 특히 파장변환층을 구비한 반도체 발광소자의 제조방법에 관한 것이다.
The present invention relates to a method for manufacturing a semiconductor light emitting device, and more particularly, to a method for manufacturing a semiconductor light emitting device having a wavelength conversion layer.

일반적으로 반도체 발광 소자(Semiconductor light emitting diode)는 화합물 반도체의 특성을 이용하여, 전기 에너지를 적외선, 가시광선 또는 빛의 형태로 변환시킨 신호를 발신하는데 사용되는 소자이며, 현재 Ⅲ-Ⅴ족 화합물 반도체를 이용한 발광 다이오드가 널리 상용화되고 있다.
In general, a semiconductor light emitting diode (Semiconductor light emitting diode) is a device used to transmit a signal converted from the electrical energy into the infrared, visible light or light by using the characteristics of the compound semiconductor, the current group III-V compound semiconductor Light emitting diodes using are widely commercialized.

이러한 발광 소자를 구성하는 각각의 칩(Chip)은 하나의 웨이퍼 상에 반도체층을 성장한 후, 절단 공정을 통해 웨이퍼를 칩 단위로 분리함으로써 형성될 수 있다. 분리된 각각의 개별 발광소자의 상면에 형광체 입자 및 양자점과 같은 파장변환물질을 포함하는 파장변환층을 형성하는 공정이 별도로 이루어진다. Each chip constituting the light emitting device may be formed by growing a semiconductor layer on one wafer and then separating the wafer into chips by a cutting process. A process of forming a wavelength conversion layer including a wavelength conversion material such as phosphor particles and quantum dots is formed on the upper surface of each separated light emitting device.

이때에 개별 소자의 상면에 파장변환층을 형성하는 공정을 수행하기 위해서 각 칩을 배열(alignment)하는 공정이 별도로 이루어지므로 공정 효율이 저하되는 문제점이 있다.
In this case, in order to perform the process of forming the wavelength conversion layer on the upper surface of the individual devices, a process of aligning each chip is performed separately.

또한, 색좌표 수율을 향상시키기 위해서, 파장변환층의 두께를 일정하게 유지할 필요가 있다. 하지만, 에피택셜과의 열팽창계수 차이에 의해 웨이퍼가 휘어지며(bending), 이로 인해 파장변환층이 적용되는 표면에 소정의 곡률을 가지므로, 균일한 두께를 갖는 파장변환층을 형성하는데 어려움이 있다. 이러한 파장변환층의 불균일한 두께는, 색감의 차이를 나타내는 색차 지수의 편차를 크게 발생시킬수 있다. In addition, in order to improve the color coordinate yield, it is necessary to keep the thickness of the wavelength conversion layer constant. However, the wafer is bent due to the difference in thermal expansion coefficient with the epitaxial, and thus, the wafer has a predetermined curvature on the surface to which the wavelength conversion layer is applied, thus making it difficult to form a wavelength conversion layer having a uniform thickness. . Such nonuniform thickness of the wavelength conversion layer can cause a large variation in the color difference index indicating the difference in color.

이러한 색차 지수의 편차는 에피택셜 자체에 의해서 유발될 수 있다. 즉, 에피택셜 성장 공정에서도, 웨이퍼 영역에 따른 성장조건 차이로 인해, 활성층의 조성의 차이 또는 두께 차이가 유발되어 웨이퍼의 위치에 따라 각 발광소자영역의 1차 파장광이 다른 스펙트럼을 가질 수 있다. 이러한 에피택셜 자체의 문제로 인한 색차 지수 문제도 발생될 수 있다.
This deviation in color difference index may be caused by the epitaxial itself. In other words, even in the epitaxial growth process, the difference in the growth conditions depending on the wafer region may cause a difference in the composition or thickness of the active layer, so that the primary wavelength light of each light emitting device region may have a different spectrum according to the position of the wafer. . The color difference index problem may also occur due to the problem of epitaxial itself.

따라서, 당 기술분야에서는 색차 지수가 일정한 허용범위에서 관리될 수 있도록 파장변환층을 균일한 두께로 형성할 수 있는 새로운 반도체 발광소자 제조방법을 제공하는데 있다.
Accordingly, the art provides a new method of manufacturing a semiconductor light emitting device that can form a wavelength conversion layer with a uniform thickness so that the color difference index can be managed in a certain allowable range.

본 발명의 일 측면은, 복수의 발광소자를 위한 반도체 적층체가 형성된 상면을 갖는 웨이퍼를 마련하는 단계 - 상기 반도체 적층체 상에는 상기 복수의 발광소자를 위한 복수의 전극이 형성됨 - 와, 상기 웨이퍼의 하면이 평탄화되도록 상기 웨이퍼의 하면을 연삭하는 단계와, 상기 복수의 전극 상에 소정의 높이를 갖는 구조물을 형성하는 단계와, 상기 구조물이 커버되도록 상기 반도체 적층체 상에 파장변환물질이 함유된 수지로 이루어진 파장변환층을 형성하는 단계와, 상기 구조물이 노출되도록 상기 파장변환층을 원하는 두께로 연마하는 단계;를 포함하는 발광소자 제조방법를 제공한다. According to an aspect of the present invention, there is provided a method including preparing a wafer having a top surface on which semiconductor stacks for a plurality of light emitting devices are formed, wherein a plurality of electrodes for the plurality of light emitting devices are formed on the semiconductor stack. Grinding the lower surface of the wafer to planarize, forming a structure having a predetermined height on the plurality of electrodes, and using a resin containing a wavelength conversion material on the semiconductor laminate so that the structure is covered. Forming a wavelength conversion layer formed, and polishing the wavelength conversion layer to a desired thickness so that the structure is exposed; provides a light emitting device manufacturing method comprising a.

상기 파장변환층을 형성하는 단계는, 상기 반도체 적층체 상에 상기 파장변환물질이 함유된 액상 수지를 도포하는 단계와, 상기 파장변환층이 형성되도록 상기 파장변환물질이 함유된 액상 수지를 경화시키는 단계를 포함할 수 있다.The forming of the wavelength conversion layer may include applying a liquid resin containing the wavelength conversion material on the semiconductor laminate, and curing the liquid resin containing the wavelength conversion material to form the wavelength conversion layer. It may include a step.

이 경우에, 본 발명의 바람직한 실시형태에서는, 상기 도포하는 단계와 상기 경화시키는 단계 사이에, 상기 액상 수지 내에서 상기 파장변환물질의 침전을 가속화하는 단계를 더 포함할 수 있다. In this case, in the preferred embodiment of the present invention, the step of accelerating the precipitation of the wavelength conversion material in the liquid resin between the step of applying and the curing may further comprise.

상기 파장변환물질의 침전을 가속화하는 단계는, 상기 파장변환물질이 함유된 액상수지를 직전 공정온도와 동일하거나 높으면서 경화개시온도보다 낮은 온도에서 유지하는 단계일 수 있다.
Accelerating the precipitation of the wavelength conversion material may be a step of maintaining a liquid resin containing the wavelength conversion material at a temperature equal to or higher than the previous process temperature and lower than a curing start temperature.

상기 파장변환물질의 침전을 가속화하는 단계는, 상기 파장변환물질이 함유된 액상수지를 80∼100℃에서 5분 이상 유지하는 단계일 수 있다.
Accelerating the precipitation of the wavelength conversion material may be a step of maintaining the liquid resin containing the wavelength conversion material at 80 to 100 ℃ for at least 5 minutes.

상기 구조물은 포토 레지스트 물질이며, 상기 연마하는 단계 후에, 상기 전극이 노출되도록 상기 구조물을 제거하는 단계를 더 포함할 수 있다. 이와 달리, 상기 구조물은 도전성 범프일 수 있다.
The structure is a photoresist material, and after the polishing, may further include removing the structure to expose the electrode. Alternatively, the structure may be a conductive bump.

특정 실시형태에서, 상기 파장변환층을 형성하는 단계 전에, 적어도 상기 반도체 적층체가 개별 발광소자로 분리되도록 상기 반도체 적층체가 형성된 웨이퍼를 하프 다이싱(half dicing)하는 단계를 더 포함할 수 있다.In certain embodiments, prior to forming the wavelength conversion layer, the method may further include half dicing a wafer on which the semiconductor stack is formed so that at least the semiconductor stack is separated into individual light emitting devices.

상기 파장변환층을 형성하는 단계는, 상기 하프 다이싱된 영역에 파장변환 물질이 충전되도록 상기 파장변환층을 형성하는 단계일 수 있다. The forming of the wavelength conversion layer may include forming the wavelength conversion layer so that a wavelength conversion material is filled in the half dicing region.

상기 웨이퍼를 절단하는 단계는, 상기 하프 다이싱에 의해 얻어진 상기 발광소자의 측면영역에 상기 파장변환층이 유지되도록 상기 웨이퍼를 절단하는 단계를 포함할 수 있다.
Cutting the wafer may include cutting the wafer such that the wavelength conversion layer is maintained in a side region of the light emitting device obtained by half dicing.

상기 웨이퍼는 도전성 웨이퍼이며, 상기 복수의 전극은 각각 발광소자영역에 하나의 전극이 위치하도록 형성될 수 있다.
The wafer is a conductive wafer, and the plurality of electrodes may be formed such that one electrode is positioned in each light emitting device region.

본 발명의 다른 측면은, 복수의 발광소자를 위한 반도체 적층체가 형성된 상면을 갖는 웨이퍼를 마련하는 단계 - 상기 반도체 적층체 상에는 상기 복수의 발광소자를 위한 복수의 전극이 형성됨 - 와, 상기 복수의 전극 상에 소정의 높이를 갖는 구조물을 형성하는 단계와, 상기 구조물이 커버되도록 상기 반도체 적층체 상에 상기 파장변환물질이 함유된 액상 수지를 도포하는 단계와, 상기 액상 수지 내에서 상기 파장변환물질의 침전을 가속화하는 단계와, 상기 파장변환층이 형성되도록 상기 파장변환물질이 함유된 액상 수지를 경화시키는 단계와, 상기 구조물이 노출되도록 상기 파장변환층을 원하는 두께로 연마하는 단계;를 포함하는 발광소자 제조방법을 제공한다. According to another aspect of the present invention, there is provided a method including: providing a wafer having a top surface on which semiconductor laminates for a plurality of light emitting devices are formed, wherein a plurality of electrodes for the plurality of light emitting devices are formed on the semiconductor laminate; Forming a structure having a predetermined height on the substrate, applying a liquid resin containing the wavelength conversion material on the semiconductor laminate to cover the structure, and forming the structure of the wavelength conversion material in the liquid resin. Accelerating the precipitation, curing the liquid resin containing the wavelength conversion material to form the wavelength conversion layer, and polishing the wavelength conversion layer to a desired thickness so that the structure is exposed. Provided is a device manufacturing method.

상기 파장변환물질의 침전을 가속화하는 단계는, 상기 파장변환물질이 함유된 액상수지를 직전 공정온도와 동일하거나 높으면서 경화개시온도보다 낮은 온도에서 유지하는 단계일 수 있다. Accelerating the precipitation of the wavelength conversion material may be a step of maintaining a liquid resin containing the wavelength conversion material at a temperature equal to or higher than the previous process temperature and lower than a curing start temperature.

상기 파장변환물질의 침전을 가속화하는 단계는, 상기 파장변환물질이 함유된 액상수지를 80∼100℃에서 5분 이상 유지하는 단계일 수 있다.
Accelerating the precipitation of the wavelength conversion material may be a step of maintaining the liquid resin containing the wavelength conversion material at 80 to 100 ℃ for at least 5 minutes.

파장변환층을 형성하기 전에 기판의 배면을 평탄화시킴으로써 그 기판으로부터 제조되는 발광장치의 색산포를 크게 저감시킬 수 있다. 이와 결합하여 또는 단독으로, 파장변환층을 형성하기 위해서 파장변환물질 함유 액상수지를 도포하고, 이를 경화시키기 전에 침전을 가속화하여 수지 내에서 형광체와 같은 파장변환물질의 분포를 균일하게 함으로써 색산포를 더욱 개선할 수 있다.
By forming the back surface of the substrate before forming the wavelength conversion layer, color scattering of the light emitting device manufactured from the substrate can be greatly reduced. In combination with or alone, a wavelength converting material-containing liquid resin is applied to form a wavelength converting layer, and before curing, the precipitation is accelerated to uniform the distribution of wavelength converting materials such as phosphors in the resin. It can be further improved.

도1a 내지 도1g는 본 발명의 일 실시형태에 따른 반도체 발광소자 제조방법을 설명하기 위한 공정별 단면도이다.
도2는 도1g에 도시된 반도체 발광소자를 탑재한 발광장치의 일 예를 나타내는 단면도이다.
도3은 본 발명의 일 실시형태의 특정예에 따른 반도체 발광소자 제조방법의 후공정을 설명하기 위한 공정별 단면도이다.
도4는 도3에서 제조된 반도체 발광소자를 탑재한 발광장치의 일 예를 나타내는 단면도이다.
도5a 및 도5b는 종래예 A1에 따라(기판 배면의 평탄화 공정 없이) 제조된 반도체 발광 장치의 색산포를 나타낸다.
도6a 및 도6b는 종래예 A2에 따라(기판 배면의 평탄화 공정 없이) 제조된 반도체 발광 장치의 색산포를 나타낸다.
도7a 및 도7b는 본 발명의 실시예 B1에 따라 제조된 반도체 발광 장치의 색산포를 나타낸다.
도8a 및 도8b는 본 발명의 실시예 B2에 따라 제조된 반도체 발광 장치의 색산포를 나타낸다.
도9a 및 도9b는 본 발명의 실시예 B3에 따라 제조된 반도체 발광 장치의 색산포를 나타낸다.
도10a 및 도10b는 본 발명의 실시예 B4에 따라 제조된 반도체 발광 장치의 색산포를 나타낸다.
도11은 본 발명에 채용될 수 있는 형광체 침전공정을 설명하기 위한 공정 순서도이다.
도12는 본 발명에 채용될 수 있는 수지의 온도에 따른 점도 변화를 나타내는 그래프이다.
도13은 종래예 D1에 따라 제조된 발광장치의 색산포를 나타내는 색좌표계이다.
도14는 본 발명의 실시예 E2에 따라 제조된 발광장치의 색산포를 나타내는 색좌표계이다.
도15a 내지 도15h는 본 발명의 다른 실시형태(하프 다이싱 적용예)에 따른 반도체 발광소자 제조방법을 설명하기 위한 공정별 단면도이다.
도16은 본 발명의 다른 실시형태의 특정예에 따른 반도체 발광소자 제조방법의 후공정을 설명하기 위한 공정별 단면도이다.
도17 및 도18은 본 발명에 채용가능한 반도체 발광소자의 일 예를 나타내는 평면도 및 측단면도이다.
도19는 본 발명에 채용가능한 반도체 발광소자의 다른 예를 나타내는 측단면도이다.
1A to 1G are cross-sectional views illustrating processes for manufacturing a semiconductor light emitting device according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view showing an example of a light emitting device equipped with the semiconductor light emitting device shown in FIG. 1G.
3 is a cross-sectional view for each step for explaining a subsequent step of the semiconductor light emitting device manufacturing method according to the specific example of one embodiment of the present invention.
FIG. 4 is a cross-sectional view illustrating an example of a light emitting device having the semiconductor light emitting device manufactured in FIG. 3.
5A and 5B show chromatic dispersion of a semiconductor light emitting device manufactured according to the conventional example A1 (without the planarization process of the substrate back surface).
6A and 6B show chromatic dispersion of a semiconductor light emitting device manufactured according to the conventional example A2 (without the planarization process of the substrate back side).
7A and 7B show chromatic dispersion of a semiconductor light emitting device manufactured according to Example B1 of the present invention.
8A and 8B show color dispersion of a semiconductor light emitting device manufactured according to Example B2 of the present invention.
9A and 9B show color dispersion of a semiconductor light emitting device manufactured according to Example B3 of the present invention.
10A and 10B show color dispersion of a semiconductor light emitting device manufactured according to Example B4 of the present invention.
11 is a process flowchart for explaining a phosphor precipitation process that can be employed in the present invention.
12 is a graph showing a change in viscosity with temperature of a resin that can be employed in the present invention.
Fig. 13 is a color coordinate system showing color dispersion of a light emitting device manufactured according to the conventional example D1.
Fig. 14 is a color coordinate system showing color scatter of a light emitting device manufactured according to Example E2 of the present invention.
15A to 15H are cross-sectional views for each process for explaining a method for manufacturing a semiconductor light emitting device according to another embodiment (half dicing application example) of the present invention.
16 is a cross sectional view for each step for explaining a subsequent step in the method for manufacturing a semiconductor light emitting device according to a specific example of another embodiment of the present invention.
17 and 18 are a plan view and a side cross-sectional view showing an example of a semiconductor light emitting element that can be employed in the present invention.
Fig. 19 is a side sectional view showing another example of the semiconductor light emitting element employable in the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 보다 상세하게 설명하기로 한다.
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도1a 내지 도1d는 본 발명의 일 실시형태에 따른 반도체 발광소자 제조방법을 설명하기 위한 공정별 단면도이다.
1A to 1D are cross-sectional views of processes for describing a method of manufacturing a semiconductor light emitting device according to an embodiment of the present invention.

도1a에 도시된 바와 같이, 복수의 발광소자를 위한 반도체 적층체(15)가 형성된 웨이퍼(11)를 마련한다. As shown in FIG. 1A, a wafer 11 on which semiconductor stacks 15 for a plurality of light emitting devices are formed is provided.

상기 반도체 적층체(15)는 제1 도전형 반도체층(15a) 및 제2 도전형 반도체층(15b)과 그 사이에 위치한 활성층(15c)을 포함할 수 있다. 상기 반도체 적층체(15) 상에 상기 복수의 발광소자를 위한 복수의 전극(16)이 형성된다. The semiconductor laminate 15 may include a first conductive semiconductor layer 15a and a second conductive semiconductor layer 15b and an active layer 15c disposed therebetween. A plurality of electrodes 16 for the plurality of light emitting devices is formed on the semiconductor stack 15.

본 실시형태에서, 상기 웨이퍼(11)는 도전성 웨이퍼일 수 있으며, 필요에 따라 상기 도전성 웨이퍼(10)는 일측의 전극으로 사용될 수 있다. 개별 발광소자 영역에는 각각 하나의 전극(16)이 위치하는 것으로 도시되어 있으나, 이에 한정되지 않으며, 복수의 전극 또는 다양한 형상의 연장전극을 갖는 전극구조로 구현될 수 있다. In the present embodiment, the wafer 11 may be a conductive wafer, and if necessary, the conductive wafer 10 may be used as an electrode on one side. Although one electrode 16 is illustrated in each of the individual light emitting device regions, the present invention is not limited thereto and may be implemented as an electrode structure having a plurality of electrodes or extension electrodes having various shapes.

예를 들어, 본 실시형태에 채용된 반도체 적층체는 도18 내지 도20에 도시된 구조를 갖는 반도체 발광소자를 형성하기 위한 반도체 적층체일 수 있다.
For example, the semiconductor laminate adopted in this embodiment may be a semiconductor laminate for forming a semiconductor light emitting element having the structure shown in Figs.

일반적으로, 도1a에 도시된 바와 같이, 웨이퍼로 사용되는 기판(11)의 배면에는 비평탄요소(I)가 있을 수 있으며, 특히, 상기 반도체 적층체(15)와 상기 기판(11)은 서로 다른 물질로 구성되므로, 그 열팽창계수의 차이에 의해 성장과정 또는 성장 후 냉각과정에 응력이 발생하여 웨이퍼가 일정한 방향으로 휘어지는 문제가 야기될 수 있다. 상기 기판(11)의 배면은 이러한 비평탄요소(11) 또는 휨(bending)으로 인해 평탄하지 않은 면을 제공될 수 있다.In general, as shown in FIG. 1A, there may be a non-planar element I on the back side of the substrate 11 used as a wafer, and in particular, the semiconductor laminate 15 and the substrate 11 Since the material is composed of different materials, stress may be generated during the growth process or the cooling process after the growth due to the difference in the coefficient of thermal expansion, which may cause the wafer to bend in a certain direction. The backside of the substrate 11 may provide a non-flat surface due to this non-flat element 11 or bending.

이러한 비평탄한 면은 후속공정에서 기판의 배면이 베이스면으로 사용되어 반대측인 반도체 적층체(15) 상에 파장변환층을 형성하는 단계(도1d) 또는 그 파장변환층을 연마하는 단계(도1e)에서 균일한 두께의 파장변환층을 형성하기 곤란해지는 문제가 있다. 이러한 두께의 분포는 결과적으로 색산포의 큰 차이를 야기할 수 있다. 이를 방지하기 위해서, 본 발명자는 기판(11)의 배면을 파장변환층을 형성하는 공정에 앞서 평탄하게 연마하는 방안을 제안하고 있다.
This non-flat surface is a step of forming a wavelength conversion layer (Fig. 1D) or polishing the wavelength conversion layer on the semiconductor laminate 15 on the opposite side by using the back surface of the substrate as a base surface in a subsequent step (Fig. 1E). ), It becomes difficult to form a wavelength conversion layer having a uniform thickness. This distribution of thickness may result in a large difference in color scatter. In order to prevent this, the present inventor proposes a method of smoothly polishing the rear surface of the substrate 11 prior to the process of forming the wavelength conversion layer.

즉, 도1b에 도시된 바와 같이, 상기 기판(11)의 배면이 평탄화되도록 연마하는 공정을 실시한다. That is, as illustrated in FIG. 1B, a process of polishing the back surface of the substrate 11 to be flattened is performed.

지지반(S) 상에 상기 반도체 적층체(15)이 배치하고, 그 상태에서 상기 기판(11)의 배면을 연마장치(G1)를 이용하여 평탄한 면을 갖도록 연마할 수 있다. 본 연마공정을 통해서, 상기 기판(11)의 배면이 평탄해지므로, 후속공정에서 형성되는 파장변환층의 균일한 두께를 보장할 수 있다. 이에 따른 색산포 개선효과를 관련 실시예를 참조하여 보다 상세히 설명하기로 한다.
The semiconductor laminate 15 is disposed on the support panel S, and in this state, the back surface of the substrate 11 may be polished to have a flat surface by using the polishing apparatus G1. Through the polishing process, the back surface of the substrate 11 is flattened, thereby ensuring a uniform thickness of the wavelength conversion layer formed in a subsequent process. The color scatter improvement effect according to this will be described in more detail with reference to the related embodiments.

이어, 도1c에 도시된 바와 같이, 상기 복수의 전극(16) 상에 소정의 높이(h)를 갖는 구조물(17,18)을 형성한다.Subsequently, as shown in FIG. 1C, structures 17 and 18 having a predetermined height h are formed on the plurality of electrodes 16.

본 실시형태에 채용된 구조물(17,18)은 파장변환층 형성 및 연마공정에서 크게 변형되지 않고 그 구조를 유지할 수 있는 물질로 형성될 수 있다. 본 실시형태에 채용가능한 구조물(17,18)은 최종 제품에서 잔류하는지 여부에 따라 크게 2가지의 형태로 구분될 수 있다. 즉, 상기 구조물은 후속공정(연마공정 후)에서 쉽게 제거될 수 있는 희생 패턴(17) 또는 통상의 본딩용 금속과 같은 도전성 범프(18)로 구분될 수 있다. The structures 17 and 18 employed in the present embodiment may be formed of a material capable of maintaining the structure without greatly deforming in the wavelength conversion layer forming and polishing process. The structures 17 and 18 employable in this embodiment can be classified into two types depending on whether they remain in the final product. That is, the structure may be divided into a sacrificial pattern 17 or a conductive bump 18 such as a conventional bonding metal that can be easily removed in a subsequent process (after the polishing process).

바람직하게, 구조물(17,18)의 높이는 최종 파장변환층의 원하는 두께를 고려하여 설정될 수 있다. 구체적으로, 상기 구조물(17,18)은 그 상단이 최종적인 파장변환층(도1d의 19)의 상면 높이보다 높게 위치할 수 있도록 충분한 높이(h)로 형성되는 것이 바람직하다. Preferably, the height of the structures 17 and 18 may be set in consideration of the desired thickness of the final wavelength converting layer. Specifically, the structures 17 and 18 are preferably formed at a height h sufficient so that the upper end thereof is higher than the top height of the final wavelength conversion layer 19 of FIG. 1D.

또한, 구조물이 희생패턴(17)으로서 제거되는 형태일 경우에는, 제거된 영역의 저면에 위치한 전극에 와이어 연결이 용이하도록 충분한 본딩면적을 확보하는 것이 바람직하다.
In addition, when the structure is to be removed as the sacrificial pattern 17, it is preferable to secure a sufficient bonding area to facilitate the wire connection to the electrode located on the bottom of the removed region.

도1d에 도시된 바와 같이, 상기 구조물(17,18)을 커버되도록 상기 반도체 적층체(15) 상에 파장변환층(19)을 형성한다. 즉, 상기 파장변환층(19)은 앞서 설명한 바와 같이, 상기 구조물(17)을 커버하기 위한 충분한 두께(t1)로 형성될 수 있다. As shown in FIG. 1D, the wavelength conversion layer 19 is formed on the semiconductor laminate 15 to cover the structures 17 and 18. That is, as described above, the wavelength conversion layer 19 may be formed to a sufficient thickness t1 to cover the structure 17.

본 실시형태에 채용되는 파장변환층(19)은 파장변환물질(P)을 함유한 광투과성 수지층일 수 있다. 하지만, 이에 한정되지 않으며 다양한 공지된 형태의 파장변환층일 수 있다. 예를 들어, 상기 파장변환층(19)은 파장변환물질 자체로 구성되는 막으로서, 세라믹 형광체를 타겟으로 사용하는 스퍼터링 공정으로 제조된 세라믹 형광체막일 수 있다. 상기 파장변환층(19)은 후속 연마공정에서 일정 두께가 제거되므로, 이를 고려하여 적절한 두께로 형성될 수 있다.
The wavelength conversion layer 19 employed in the present embodiment may be a transparent resin layer containing the wavelength conversion material (P). However, the present invention is not limited thereto and may be a wavelength conversion layer of various known types. For example, the wavelength conversion layer 19 is a film composed of a wavelength conversion material itself, and may be a ceramic phosphor film manufactured by a sputtering process using a ceramic phosphor as a target. The wavelength conversion layer 19 may be formed to an appropriate thickness in consideration of this, because a predetermined thickness is removed in a subsequent polishing process.

본 실시형태에 채용된 파장변환물질(P)은 형광체 또는 양자점 또는 그 조합일 수 있다.상기 파장변환물질은, 백색광이 얻어지도록 황색 또는 적색 및 녹색 또는 적색 및 녹색과 함께 황색 또는 황등색으로 변환하는 물질일 수 있다. The wavelength converting material P employed in the present embodiment may be a phosphor or a quantum dot or a combination thereof. The wavelength converting material is converted into yellow or yellowish orange together with yellow or red and green or red and green to obtain white light. It may be a substance.

형광체로는 YAG계, TAG계, 실리케이트(Silicate)계, 황화물(Sulfide)계 또는 질화물(Nitride)계 형광체 등일 수 있다. 양자점으로는 양자제한(Quantum confinement) 효과를 나타내는 나노결정(nano crystal) 물질로서, Si계 나노결정, II-VI족계 화합물 반도체 나노결정, III-V족계 화합물 반도체 나노결정, IV-VI족계 화합물 반도체 나노결정일 수 있다. The phosphor may be a YAG-based, TAG-based, silicate-based, sulfide-based, or nitride-based phosphor. As quantum dots, a nano crystal material exhibiting a quantum confinement effect, and includes Si-based nanocrystals, II-VI compound semiconductor nanocrystals, III-V compound semiconductor nanocrystals, and IV-VI compound semiconductors. It may be a nanocrystal.

상기 파장변환물질을 함유하는 수지는 에폭시(epoxy), 실리콘(silicone), 폴리스틸렌(polysthylene) 및 아크릴레이트(acrylate) 중 적어도 하나일 수 있다.The resin containing the wavelength conversion material may be at least one of epoxy, silicon, polystyrene, and acrylate.

필요에 따라, 상기 파장변환층(19)은 Al2O3 또는 TiO2와 같은 광산란 분말을 더 포함할 수 있다. If necessary, the wavelength conversion layer 19 may further include a light scattering powder such as Al 2 O 3 or TiO 2 .

본 실시형태에 채용되는 파장변환층(19)은 이에 한정되지는 않으나, 제1 및 제2 층(19a,19b)이 각각 별도의 공정으로 순차적으로 형성될 수 있다. 스크린 프린팅(screen printing), 스핀 코팅(spin coating), 디스펜싱(dispensing), 스프레이 코팅(spray coating), 테이프 부착(tape attaching), 전기영동, 증착 공정, 스퍼터링 및 컴프레션 몰딩(compression molding) 중 다양한 공지된 공정을 이용하여 형성될 수 있다.The wavelength conversion layer 19 employed in the present embodiment is not limited thereto, but the first and second layers 19a and 19b may be sequentially formed in separate processes. Screen printing, spin coating, dispensing, spray coating, tape attaching, electrophoresis, deposition process, sputtering and compression molding It can be formed using a known process.

본 예에서는, 상기 파장변환층(19)이 상기 구조물(17,18)을 덮는 형태로 예시하였으나, 이에 한정되는 것은 아니다. 즉, 상기 파장변환층(19)이 충분한 두께로 제공된다면, 상기 구조물(17,18)이 노출된 형태로 형성되는 것도 고려될 수 있다. 본 파장변환층 형성공정에서 앞서 평탄화된 기판의 배면은 평탄한 베이스로 제공되어, 작업면의 높은 평탄성을 유지하므로, 파장변환층을 균일하게 제공하는데 도움을 줄 수 있다.
In this example, the wavelength conversion layer 19 is illustrated as covering the structures 17 and 18, but is not limited thereto. That is, if the wavelength conversion layer 19 is provided with a sufficient thickness, it may also be considered that the structures 17 and 18 are formed in an exposed form. In the present wavelength converting layer forming process, the back surface of the previously planarized substrate is provided as a flat base to maintain a high flatness of the working surface, thereby helping to uniformly provide the wavelength converting layer.

도1e에 도시된 바와 같이, 상기 구조물(17,18)이 노출되도록 상기 파장변환층(19)을 연마한다. As shown in FIG. 1E, the wavelength conversion layer 19 is polished to expose the structures 17 and 18.

상기 파장변환층(19)은 소정의 연마장치(G2)를 이용하여, 원하는 두께로 감소되도록 연마된다. 이러한 연마공정을 통해서 연마된 파장변환층(19)의 표면을 통해서 구조물(17,18)이 노출될 수 있다. 최종적인 파장변환층(19)의 두께(t)가 본 공정에 의해 정의될 수 있다. 특히, 본 두께조절을 위한 연마 공정에서 베이스면으로 제공되는 기판(11) 배면의 높은 평탄도를 갖도록 가공됨으로써 연마되는 작업면도 높은 평탄도를 유지할 수 있으며, 최종 파장변환층 두께의 균일도를 높은 수준으로 보장할 수 있다.
The wavelength conversion layer 19 is polished to be reduced to a desired thickness using a predetermined polishing apparatus G2. The structures 17 and 18 may be exposed through the surface of the wavelength conversion layer 19 polished through the polishing process. The thickness t of the final wavelength conversion layer 19 can be defined by this process. In particular, in the polishing process for controlling the thickness, the work surface to be polished is processed to have a high flatness of the back surface of the substrate 11 provided as the base surface, and thus the flatness of the final wavelength conversion layer can be maintained at a high level. Can be guaranteed.

앞서 설명한 바와 같이, 이어 후속공정은 본 실시형태에서 채용된 구조물의 종류에 따라 다른 방식으로 진행될 수 있다. 상기 구조물의 대표적인 예로는 앞서 설명한 바와 같이, 희생 패턴(17)과 도전성 범프(18)에 따른 공정을 구분될 수 있다. As described above, the subsequent process may then proceed in different ways depending on the type of structure employed in this embodiment. As a representative example of the structure, as described above, the process according to the sacrificial pattern 17 and the conductive bump 18 can be divided.

우선, 도1f 및 도1g에서는 구조물로서 희생 패턴(17)을 채용한 예로 설명하기로 한다. First, FIGS. 1F and 1G will be described as an example of employing the sacrificial pattern 17 as a structure.

도1f에 도시된 바와 같이, 상기 전극(16)이 노출되도록 상기 희생 패턴(17)을 제거한다. As shown in FIG. 1F, the sacrificial pattern 17 is removed to expose the electrode 16.

상기 희생패턴이 제거된 영역(O)은 전극이 노출되어 본딩영역을 제공할 수 있다. 본 희생패턴 제거공정은 적절한 용제를 적용하여 희생 패턴(17)을 분해시키거나 계면을 용해시켜 박리시킴으로써 실행될 수 있다. 상기 희생패턴(17)이 포토레지스트 패턴인 경우에는, 융제가 희생패턴의 표면을 따라 침투시켜 포토레지스트인 희생패턴(17)을 용이하게 박리시킬 수 있다. In the region O from which the sacrificial pattern is removed, an electrode may be exposed to provide a bonding region. The sacrificial pattern removing process may be performed by decomposing the sacrificial pattern 17 by applying an appropriate solvent or by dissolving the interface. When the sacrificial pattern 17 is a photoresist pattern, the flux may penetrate along the surface of the sacrificial pattern to easily peel off the sacrificial pattern 17, which is a photoresist.

이러한 희생패턴 제거과정은 희생 패턴(17)을 구성하는 물질에만 선택적으로 반응함으로써 상기 연마된 파장변환층(19)을 크게 손상시키지 않고 원상태로 거의 유지시킬 수 있다. The sacrificial pattern removal process can be maintained almost intact without significantly damaging the polished wavelength conversion layer 19 by selectively reacting only with the material constituting the sacrificial pattern 17.

이어, 도1g에 도시된 바와 같이, 상기 복수의 발광소자(10)가 얻어지도록 상기 반도체 적층체(15)가 형성된 웨이퍼(11)를 절단한다. Subsequently, as illustrated in FIG. 1G, the wafer 11 on which the semiconductor laminate 15 is formed is cut so that the plurality of light emitting devices 10 are obtained.

상기 반도체 적층체(15)가 형성된 웨이퍼(11)를 소자 단위로 분리하는 공정은, 이에 제한되는 것은 아니지만, 건식식각, 기계적 절삭과 같은 공지된 공정을 이용하여 실행될 수 있다.
The process of separating the wafer 11 on which the semiconductor stack 15 is formed in units of elements is not limited thereto, and may be performed using a known process such as dry etching and mechanical cutting.

앞서 설명된 실시형태에서는, 본딩영역에 별도의 도전성 범프를 형성하지 않고, 증착된 전극의 표면을 그대로 제공하므로, 도2에 도시된 바와 같이, 와이어 본딩시에 강한 결합강도를 보장할 수 있다. 도2는 도1g에서 제조된 반도체 발광소자를 탑재한 발광장치의 일 예를 나타내는 단면도이다. In the above-described embodiment, since the surface of the deposited electrode is provided as it is without forming a separate conductive bump in the bonding region, as shown in FIG. 2, strong bonding strength can be ensured at the time of wire bonding. FIG. 2 is a cross-sectional view showing an example of a light emitting device equipped with the semiconductor light emitting device manufactured in FIG. 1G.

도2를 참조하면, 제1 및 제2 회로패턴(26a,26b)을 갖는 회로 기판(21) 상에 도전성 접착층(27)을 이용하여 접합된 반도체 발광소자(10)가 도시되어 있다. 상기 반도체 발광소자(10)는 와이어(W)를 통해서 상기 전극(16)과 제2 회로패턴(26b)이 전기적으로 연결될 수 있다. Referring to FIG. 2, a semiconductor light emitting device 10 is shown bonded using a conductive adhesive layer 27 on a circuit board 21 having first and second circuit patterns 26a and 26b. In the semiconductor light emitting device 10, the electrode 16 and the second circuit pattern 26b may be electrically connected through a wire (W).

본 실시형태에서는, 와이어(W)가 비교적 많은 결함을 함유한 도전성 범프(미도시)를 통해서 상기 전극(16)과 연결되는 것이 아니라, 직접 전극(16) 표면에 접촉하여 연결되므로, 강한 결합강도를 보장할 수 있는 장점을 제공한다.
In this embodiment, since the wire W is not connected to the electrode 16 through a conductive bump (not shown) containing a relatively large number of defects, the wire W is directly connected to the surface of the electrode 16, thereby providing a strong bonding strength. It provides an advantage that can be guaranteed.

앞선 실시형태에 채용되는 희생 패턴(17)으로 포토레지스트가 있을 수 있다. 상기 포토레지스트는 파장변환층 형성공정 중에도 전극의 노출영역을 안정적으로 유지할 수 있으면서도 적절한 용제에 의해 깨끗하면서도 용이하게 박리될 수 있는 장점이 있다. 또한, 포토레지스트는 정밀한 패턴형성공정이 가능하다는 장점도 있다.
The sacrificial pattern 17 employed in the foregoing embodiments may be a photoresist. The photoresist has an advantage of being able to stably maintain the exposed area of the electrode even during the wavelength conversion layer forming process, and to be easily and easily peeled off by an appropriate solvent. In addition, the photoresist also has the advantage that a precise pattern formation process is possible.

앞선 예와 달리, 상기 구조물은 도3에 도시된 바와 같이, 도전성 범프(19)로 제공될 수 있다. Unlike the previous example, the structure may be provided with conductive bumps 19, as shown in FIG.

도3에 도시된 바와 같이, 도1e에 도시된 결과물은 각 개별 소자 단위로 절단될 수 있다. 개별적으로 절단된 반도체 발광소자(10')에서, 도전성 범프(18)는 앞선 연마공정을 의해 파장변환층이 제거되어 노출될 뿐만 아니라, 파장변환층(19)의 제2층(19b)과 함께 연마되어 상기 제2 층(19b)의 평탄화된 표면과 동일한 평면을 가질 수 있다. As shown in Fig. 3, the resultant shown in Fig. 1E can be cut into individual individual unit units. In the individually cut semiconductor light emitting device 10 ', the conductive bumps 18 are not only exposed by the wavelength conversion layer being removed by the preceding polishing process, but also together with the second layer 19b of the wavelength conversion layer 19. It may be polished to have the same plane as the planarized surface of the second layer 19b.

이러한 구조에서, 상기 도전성 범프(18)의 노출된 평탄한 상면은 도4에 도시된 바와 같이, 외부 회로기판의 회로패턴(26b)과 연결하기 위한 본딩영역으로 제공될 수 있다.
In this structure, the exposed flat top surface of the conductive bump 18 may be provided as a bonding area for connecting with the circuit pattern 26b of the external circuit board, as shown in FIG.

이와 같이, 상술된 실시형태에 따르면, 파장변환층 형성공정(특히, 두께조절공정) 전에, 상기 기판(11) 배면이 평탄화되는 공정이 선행되므로, 희생패턴(17)의 노출을 위한 연마공정을 실행한 후에도, 웨이퍼(기판) 상에서 개별 칩의 위치에 관계없이 파장변환층(15)은 일정한 두께를 가질 수 있다. 그 결과, 파장변환층의 두께 편차에 따른 색도의 편차를 최소화시킬 수 있다.
As described above, according to the above-described embodiment, the step of flattening the back surface of the substrate 11 is preceded by the wavelength conversion layer forming step (especially, the thickness adjusting step). Even after execution, the wavelength conversion layer 15 can have a constant thickness regardless of the position of the individual chips on the wafer (substrate). As a result, variation in chromaticity due to variation in thickness of the wavelength conversion layer can be minimized.

이하, 기판 배면 평탄화 공정의 도입에 따른 작용과 효과에 대해서, 구체적인 실시예를 참조하여 설명하기로 한다.
Hereinafter, operations and effects of the introduction of the substrate back planarization process will be described with reference to specific embodiments.

<< 종래예Conventional example A>A>

Si-Al 웨이퍼(2개의 웨이퍼) 상에 MOCVD 장비를 이용하여 동일한 조건으로 질화물 단결정을 성장시킴으로써 455㎚의 주파장광을 갖는 질화물 반도체 발광소자를 제조하였다. A nitride semiconductor light emitting device having 455 nm wavelength light was manufactured by growing a nitride single crystal on Si-Al wafers (two wafers) under MOCVD equipment.

웨이퍼 배면의 평탄도를 측정하였다. 그 결과, 각 웨이퍼(A1,A2) 평탄도(편차)는 10.1㎛, 10.7㎛로 측정되었다.The flatness of the wafer backside was measured. As a result, the flatness (deviation) of each of the wafers A1 and A2 was measured at 10.1 µm and 10.7 µm.

이어, 웨이퍼 배면에 대한 다른 추가적인 공정 없이, 각 전극에 포토레지스트의 구조물을 형성하고, 스핀 코팅공정을 이용하여 적색 형광체와 녹색 형광체를 실리콘 수지와 혼합한 형광체 함유 수지(형광체:수지의 중량 배합비 = 0.9:1)를 이용하여 도포하였다. 이어, 약 70㎛의 두께로 형광체층을 연마하고 포토레지스트 구조물을 노출시킨 후에, 적절한 융제를 적용하여 노출된 포토레지스트를 제거하였다. Subsequently, a photoresist structure is formed on each electrode without any additional process on the back surface of the wafer, and a phosphor-containing resin (phosphor: resin weight compounding ratio of a red phosphor and a green phosphor is mixed with a silicone resin using a spin coating process). 0.9: 1). Subsequently, the phosphor layer was polished to a thickness of about 70 μm and the photoresist structure was exposed, and then an appropriate flux was applied to remove the exposed photoresist.

최종 결과물에 대해서 각 웨이퍼 레벨에서 모든 칩 단위에 대한 색특성을 측정하여 가상 웨이퍼 영역별의 색도와 각 칩의 백색도를 1931 색좌표계에 표시하였다. For the final result, the color characteristics of all the chip units at each wafer level were measured, and the chromaticity of each virtual wafer area and the whiteness of each chip were displayed in the 1931 color coordinate system.

도5a 및 도5b는 종래예 A1에 따라 제조된 반도체 발광 장치의 색산포를 나타내며, 도6a 및 도6b는 종래예 A2에 따라 제조된 반도u체 발광 장치의 색산포를 나타낸다.
5A and 5B show color dispersion of a semiconductor light emitting device manufactured according to the conventional example A1, and Figs. 6A and 6B show color dispersion of the semiconductor light emitting device manufactured according to the conventional example A2.

<< 실시예Example B>B>

기판배면에 대한 평탄화 공정을 도입한 점을 제외하고 종래예A와 동일한 조건을 공정을 실시하였다. The process was performed under the same conditions as in Conventional Example A, except that a planarization process for the back surface of the substrate was introduced.

Si-Al 웨이퍼(4개의 웨이퍼) 상에 MOCVD 장비를 이용하여 동일한 조건으로 질화물 단결정을 성장시킴으로써 455㎚의 주파장광을 갖는 질화물 반도체 발광소자를 제조하였다. A nitride semiconductor light emitting device having 455 nm wavelength light was manufactured by growing a nitride single crystal on Si-Al wafers (four wafers) using MOCVD equipment under the same conditions.

이어, 웨이퍼 배면에 대한 연마공정을 추가적으로 실시하여 웨이퍼 배면의 평탄도를 개선하였다. 개선된 웨이퍼 배면의 평탄도를 측정한 결과, 각 웨이퍼(B1,B2,B3,B4)의 평탄도(편차)는 각각 6.1㎛, 4.7㎛, 5.7㎛, 5.7㎛이었다.Subsequently, an additional polishing process was performed on the wafer back side to improve the flatness of the wafer back side. As a result of measuring the improved flatness of the back surface of the wafer, the flatness (deviation) of each of the wafers B1, B2, B3, and B4 was 6.1 µm, 4.7 µm, 5.7 µm and 5.7 µm, respectively.

다음으로, 종래예A와 동일한 조건으로 각 전극에 포토레지스트의 구조물을 형성하고, 스핀 코팅공정을 이용하여 적색 형광체와 녹색 형광체를 실리콘 수지와 혼합한 형광체 함유 수지(형광체:수지의 중량 배합비 = 0.9:1)를 이용하여 도포하였다. 이어, 약 70㎛의 두께로 형광체층을 연마하고 포토레지스트 구조물을 노출시킨 후에, 적절한 융제를 적용하여 노출된 포토레지스트를 제거하였다. Subsequently, a photoresist structure was formed on each electrode under the same conditions as in the conventional example A, and a phosphor-containing resin (a phosphor: resin weight ratio of 0.9 was obtained by mixing a red phosphor and a green phosphor with a silicone resin using a spin coating process). : 1) was applied. Subsequently, the phosphor layer was polished to a thickness of about 70 μm and the photoresist structure was exposed, and then an appropriate flux was applied to remove the exposed photoresist.

종래예A와 동일하게, 본 실시예B의 최종 결과물에 대해서 각 웨이퍼 레벨에서 모든 칩 단위에 대한 색특성을 측정하여 가상 웨이퍼 영역별의 색도와 각 칩의 백색도를 1931 색좌표계에 표시하였다. Similarly to the conventional example A, the color characteristics of all the chip units at each wafer level were measured for the final result of this example B, and the chromaticity for each virtual wafer region and the whiteness of each chip were displayed in the 1931 color coordinate system.

도7 내지 도10에서 얻어진 색산포를 살펴보면, 도5 및 도6에 비해 웨이퍼 전체 영역에서 비교적 균일한 색도가 나타나고 있으며, 그 결과 각 칩의 색좌표가 보다 밀집된 영역으로 분포하여 색산포가 크게 개선된 것을 확인할 수 있었다.Referring to the color scattering obtained in FIGS. 7 to 10, relatively uniform chromaticity appears in the entire wafer area as compared to FIGS. 5 and 6. As a result, the color coordinates of each chip are distributed in a more dense area, thereby greatly improving color scattering. I could confirm that.

이는 앞서 설명한 바와 같이, 파장변환층의 평탄화공정을 실행하기에 앞서 기판의 배면이 평탄화 공정이 색산포에 미치는 영향이 크며, 기판 배면의 평탄화공정을 통해서 색산포를 개선할 수 있다는 것을 알 수 있다.
As described above, it can be seen that the planarization process of the rear surface of the substrate has a large influence on the color scattering prior to the planarization of the wavelength conversion layer, and the color scattering can be improved through the planarization process of the rear surface of the substrate. .

본 발명의 다른 측면은, 색산포 개선을 위해서 파장변환층을 형성하는 과정에서 액상 수지를 사용하는 경우에 파장변환물질의 침전속도를 가속화함으로써 수지층 내에서 파장변환물질의 분포를 균일화시킬 수 있다. 이러한 파장변환물질의 공간적 분포의 차이도 색도의 편차를 발생시키므로, 침전 가속화 공정을 통해 파장변환물질의 분포(침전유도)를 균일화함으로써 개선시키는 방안을 제공한다. 이러한 침전가속화를 통한 색산포 개선방안은 앞선 공정과 함께 결합하여 또는 단독으로 실시될 수 있다.
According to another aspect of the present invention, when the liquid resin is used in the process of forming the wavelength conversion layer to improve color scattering, the distribution of the wavelength conversion material in the resin layer may be uniformed by accelerating the precipitation rate of the wavelength conversion material. . Since the difference in the spatial distribution of the wavelength conversion material also causes a deviation in chromaticity, it provides a method of improving the uniformity of the distribution of the wavelength conversion material (sedimentation induction) through the precipitation acceleration process. Scattering improvement through this precipitation acceleration may be carried out alone or in combination with the preceding process.

도11에는 본 발명에 채용될 수 있는 새로운 파장변환층 형성공정을 설명하기 위한 공정 순서도이다.
11 is a process flowchart for explaining a new wavelength conversion layer forming process that can be employed in the present invention.

도11을 참조하면, 파장변환층 형성공정은, 상기 반도체 적층체 상에 상기 파장변환물질이 함유된 액상 수지를 도포하는 단계(S101)로 시작될 수 있다. 액상 수지로는 실리콘 수지, 에폭시 수지 또는 그 혼합물을 물론, 다른 공지된 광투과성을 갖는 경화성 수지라면 적절히 사용될 수 있다. 본 도포공정은 도1d에서 설명된 공정 중 적절한 공정을 채용할 수 있다.
Referring to FIG. 11, the process of forming the wavelength conversion layer may be started by applying a liquid resin containing the wavelength conversion material on the semiconductor laminate (S101). The liquid resin can be suitably used as long as it is a curable resin having a silicone resin, an epoxy resin, or a mixture thereof as well as other known light transmissive properties. The present coating process may employ any of the processes described in FIG. 1D.

이어, 단계(S103)에서는, 상기 액상 수지 내에서 상기 파장변환물질의 침전을 가속화시킨다. 물론, 본 공정은 상기 액상 수지가 경화되기 전에, 바람직하게 경화개시온도 이전에서 실행될 수 있다. Then, in step S103, the precipitation of the wavelength conversion material in the liquid resin is accelerated. Of course, the process may be carried out before the liquid resin is cured, preferably before the curing start temperature.

특히, 경화 전에 일정한 온도 범위에서 상온보다 높은 점도를 유지할 수 있는 온도구간이 존재할 수 있으므로, 본 경화공정에 앞서, 이러한 온도구간에서 일정시간을 유지시킴으로써 원하는 침전 가속화공정을 얻을 수 있다. 특히, 파장변환층의 도포공정 후에, 도포공정 온도와 동일하거나 그 온도의 점도보다 높은 점도를 유지할 수 있는 온도 조건에서 일정시간 유지함으로써 파장변환물질의 침전을 충분히 가속화시킬 수 있다. In particular, since there may be a temperature section that can maintain a viscosity higher than room temperature in a certain temperature range before curing, prior to the present curing process, it is possible to obtain a desired precipitation acceleration process by maintaining a certain time in this temperature section. In particular, after the coating step of the wavelength conversion layer, it is possible to sufficiently accelerate the precipitation of the wavelength conversion material by maintaining a predetermined time at a temperature condition that can maintain a viscosity equal to or higher than the coating step temperature.

도12를 참조하면, 경화성 액상 수지의 경화개시온도 전에 높은 점도를 갖는 온도구간이 존재함을 확인할 수 있다. 도14에는 실리콘 수지(a)와 함께 다른 혼합수지(b)의 온도에 따른 점도 변화를 나타나 있다. 실리콘 수지와 같은 경우에는 80∼100℃에서 상대적으로 낮은 점도를 가지며, 특정 혼합수지인 경우에는 60∼120℃에서 상대적으로 낮은 점도를 갖는 것을 확인할 수 있다. Referring to FIG. 12, it can be seen that a temperature section having a high viscosity exists before the curing start temperature of the curable liquid resin. Fig. 14 shows the viscosity change with the temperature of the other mixed resin (b) together with the silicone resin (a). In the case of the silicone resin, it has a relatively low viscosity at 80 to 100 ° C, and in the case of a specific mixed resin, it can be confirmed that the resin has a relatively low viscosity at 60 to 120 ° C.

따라서, 경화 전에 이러한 온도구간에 일정한 시간, 예를 들면, 5분이상, 또는 10분 이상의 시간을 유지함으로써 침전을 가속시켜 공정 편차(특히, 도포와 경화사이의 대기시간 등)에 따른 파장변환물질의 불균일한 분포에 따른 색도 차이를 저감시킬 수 있다.
Thus, by maintaining a constant time in this temperature section before curing, for example, 5 minutes or more, 10 minutes or more, the precipitation is accelerated and the wavelength conversion material according to the process variation (especially the waiting time between application and curing). The difference in chromaticity due to the nonuniform distribution of can be reduced.

이어, 상기 파장변환층이 형성되도록 상기 파장변환물질이 함유된 액상 수지를 경화시킨다(S105). 이렇게 경화되어 얻어진 파장변환층 내에서 파장변환물질은 침전가속화공정을 경유하므로, 파장변환물질이 최대한 침전된 상태가 될 수 있으며, 결과적으로 파장변환물질의 균일한 분포가 얻어질 수 있다.
Subsequently, the liquid resin containing the wavelength conversion material is cured to form the wavelength conversion layer (S105). Since the wavelength conversion material in the wavelength conversion layer obtained by curing is subjected to the precipitation accelerating process, the wavelength conversion material may be in the most precipitated state, and as a result, a uniform distribution of the wavelength conversion material may be obtained.

이하, 기판 배면 평탄화 공정의 도입에 따른 작용과 효과에 대해서, 구체적인 실시예를 참조하여 설명하기로 한다.
Hereinafter, operations and effects of the introduction of the substrate back planarization process will be described with reference to specific embodiments.

<< 실시예Example C> C>

Si-Al 웨이퍼(2개:C1,C2) 상에 MOCVD 장비를 이용하여 동일한 조건으로 질화물 단결정을 성장시킴으로써 455㎚의 주파장광을 갖는 질화물 반도체 발광소자를 제조하였다. A nitride semiconductor light emitting device having 455 nm wavelength light was manufactured by growing a nitride single crystal on Si-Al wafers (2: C1, C2) using MOCVD equipment.

이어, 웨이퍼 배면에 대한 연마공정을 추가적으로 실시하여 웨이퍼 배면의 평탄도를 개선하였다(평탄도: 5.7㎛).Subsequently, an additional polishing process was performed on the wafer back surface to improve the flatness of the wafer back surface (flatness: 5.7 μm).

다음으로, 종래예A와 동일한 조건으로 각 전극에 포토레지스트의 구조물을 형성하고, 스핀 코팅공정을 이용하여 적색 형광체와 녹색 형광체를 실리콘 수지와 혼합한 형광체 함유 수지(형광체:수지의 중량 배합비 = 0.9:1)를 이용하여 도포하였다. Subsequently, a photoresist structure was formed on each electrode under the same conditions as in the conventional example A, and a phosphor-containing resin (a phosphor: resin weight ratio of 0.9 was obtained by mixing a red phosphor and a green phosphor with a silicone resin using a spin coating process). : 1) was applied.

이어, 경화 전에 5분간 도포공정시 적용된 온도(예, 50℃)에서 5분간 대기한 후에 히팅오븐에서 150℃에서 60분간 경화시켰다. Subsequently, after curing for 5 minutes at a temperature (eg, 50 ° C.) applied during the coating process for 5 minutes before curing, the mixture was cured at 150 ° C. for 60 minutes in a heating oven.

다음으로, 특정의 두께(C1:77㎛, C2:68㎛)로 형광체층을 연마하고 포토레지스트 구조물을 노출시킨 후에, 적절한 융제를 적용하여 노출된 포토레지스트를 제거하였다.
Next, the phosphor layer was polished to a specific thickness (C1: 77 mu m, C2: 68 mu m) and the photoresist structure was exposed, and then an appropriate flux was applied to remove the exposed photoresist.

<< 실시예Example D> D>

파장변환층(형광체층) 형성공정에서 침전가속화 공정을 도입하는 점을 제외하고 실시예 C와 동일한 조건을 공정을 실시하였다. The same conditions as in Example C were carried out except that a precipitation accelerating step was introduced in the wavelength conversion layer (phosphor layer) formation step.

Si-Al 웨이퍼(3개의 웨이퍼) 상에 MOCVD 장비를 이용하여 동일한 조건으로 질화물 단결정을 성장시킴으로써 455㎚의 주파장광을 갖는 질화물 반도체 발광소자를 제조하였다. A nitride semiconductor light emitting device having 455 nm wavelength light was manufactured by growing a nitride single crystal on Si-Al wafers (three wafers) under MOCVD equipment.

다음으로, 종래예A와 동일한 조건으로 각 전극에 포토레지스트의 구조물을 형성하고, 스핀 코팅공정을 이용하여 적색 형광체와 녹색 형광체를 실리콘 수지와 혼합한 형광체 함유 수지(형광체:수지의 중량 배합비 = 0.9:1)를 이용하여 도포하였다. Subsequently, a photoresist structure was formed on each electrode under the same conditions as in the conventional example A, and a phosphor-containing resin (a phosphor: resin weight ratio of 0.9 was obtained by mixing a red phosphor and a green phosphor with a silicone resin using a spin coating process). : 1) was applied.

이어, 경화 전에 IR 오븐을 이용하여 80℃에서 10분간 유지하여 형광체의 침전을 가속화시킨 후에, 히팅 오븐에서 150℃에서 60분간 경화시켰다. Subsequently, after curing for 10 minutes at 80 ° C. using an IR oven prior to curing to accelerate the precipitation of the phosphor, the mixture was cured at 150 ° C. for 60 minutes in a heating oven.

다음으로, 특정의 두께(D1:66㎛, D2:70㎛, D3:68㎛)로 형광체층을 연마하고 포토레지스트 구조물을 노출시킨 후에, 적절한 융제를 적용하여 노출된 포토레지스트를 제거하였다.
Next, the phosphor layer was polished to a specific thickness (D1: 66 μm, D2: 70 μm, D3: 68 μm) and the photoresist structure was exposed, and then an appropriate flux was applied to remove the exposed photoresist.

<< 실시예Example E>E>

파장변환층 형성공정 조건(침전가속화조건 등)이 다소 상이한 점을 제외하고 실시예D와 동일한 조건을 공정을 실시하였다. The same conditions as in Example D were carried out except that the wavelength conversion layer formation process conditions (precipitation acceleration conditions, etc.) were slightly different.

Si-Al 웨이퍼(2개의 웨이퍼) 상에 MOCVD 장비를 이용하여 동일한 조건으로 질화물 단결정을 성장시킴으로써 455㎚의 주파장광을 갖는 질화물 반도체 발광소자를 제조하였다. A nitride semiconductor light emitting device having 455 nm wavelength light was manufactured by growing a nitride single crystal on Si-Al wafers (two wafers) under MOCVD equipment.

다음으로, 종래예A와 동일한 조건으로 각 전극에 포토레지스트의 구조물을 형성하고, 스핀 코팅공정을 이용하여 적색 형광체와 녹색 형광체를 실리콘 수지와 혼합한 형광체 함유 수지(형광체:수지의 중량 배합비 = 0.9:1)를 이용하여 도포하였다. Subsequently, a photoresist structure was formed on each electrode under the same conditions as in the conventional example A, and a phosphor-containing resin (a phosphor: resin weight ratio of 0.9 was obtained by mixing a red phosphor and a green phosphor with a silicone resin using a spin coating process). : 1) was applied.

이어, 경화 전에 IR 오븐을 이용하여 80℃에서 200분간 유지하여 형광체의 침전을 가속화시킨 후에, 히팅 오븐에서 150℃에서 60분간 경화시켰다. Subsequently, 200 minutes at 80 ° C. was used for 200 minutes using an IR oven before curing to accelerate the precipitation of the phosphor, followed by curing at 150 ° C. for 60 minutes in a heating oven.

다음으로, 특정의 두께(E1:70㎛, E2:72㎛)로 형광체층을 연마하고 포토레지스트 구조물을 노출시킨 후에, 적절한 융제를 적용하여 노출된 포토레지스트를 제거하였다.
Next, the phosphor layer was polished to a specific thickness (E1: 70 μm, E2: 72 μm) and the photoresist structure was exposed, and then an appropriate flux was applied to remove the exposed photoresist.

실시예C와 함께, 본 실시예 D 및 E의 최종 결과물에 대해서 각 웨이퍼 레벨에서 얻어진 모든 칩에 대해서 색특성을 측정하고 그 색좌표의 분포 특성을 확인하였다. 그 결과, 실시예C에 비하여 실시예 D 및 E와 같이 파장변환물질의 침전 가속화 공정을 추가적으로 도입함으로써 색산포를 크게 향상시킬 수 있음을 확인할 수 있었다. Along with Example C, the color characteristics of all the chips obtained at each wafer level for the final products of Examples D and E were measured and the distribution characteristics of the color coordinates were confirmed. As a result, it was confirmed that the color scattering can be greatly improved by additionally introducing a process for accelerating the precipitation of the wavelength conversion material as in Examples D and E as compared with Example C.

도13 및 도14는 실시예C1 및 실시예E2의 색산포를 나타낸 색좌표계이며, 침전에 따른 영향을 색좌표의 분포 경향은 실시예E2가 다소 적색 편이를 나타내고 있으나, 색산포는 훨씬 개선되었음을 확인할 수 있다. 13 and 14 are color coordinate systems showing the color scatter of Examples C1 and E2, and the distribution tendency of the color coordinates to influence the precipitation is that Example E2 shows a slight red shift, but the color scatter is much improved. Can be.

따라서, 형광체의 종류나 함량 등을 적절히 조절하다면, 본 침전가속화 공정을 이용하여도 원하는 타겟 색좌표 영역에 80% 이상이 만족할 수 있도록 색산포 개선효과를 기대할 수 있을 것이다.Therefore, if the type or content of the phosphor is appropriately adjusted, even if the precipitation acceleration process is used, the effect of improving color scattering can be expected to satisfy 80% or more of the desired target color coordinate region.

이와 같이, 색산포 개선을 위해서 파장변환층을 형성하는 과정에서 액상 수지를 사용하는 경우에 파장변환물질의 침전속도를 가속화함으로써 수지층 내에서 파장변환물질의 분포를 균일화시킬 수 있다. 이러한 파장변환물질의 공간적 분포의 차이도 색도의 편차를 발생시키므로, 침전 가속화 공정을 통해 파장변환물질의 분포(침전유도)를 균일화함으로써 개선시킬 수 있다. 이러한 침전가속화를 통한 색산포 개선방안은 앞선 공정과 함께 결합하여 또는 단독으로 실시될 수 있다.
As such, when the liquid resin is used in the process of forming the wavelength conversion layer in order to improve color scattering, the distribution of the wavelength conversion material in the resin layer may be uniformed by accelerating the precipitation rate of the wavelength conversion material. Since the difference in the spatial distribution of the wavelength conversion material also causes chromaticity deviation, it can be improved by uniformizing the distribution (sedimentation induction) of the wavelength conversion material through the precipitation acceleration process. Scattering improvement through this precipitation acceleration may be carried out alone or in combination with the preceding process.

도15a 내지 도15h는 본 발명의 일 실시형태에 따른 반도체 발광소자 제조방법을 설명하기 위한 공정별 단면도이다.
15A to 15H are cross-sectional views illustrating processes for manufacturing a semiconductor light emitting device according to one embodiment of the present invention.

도15a에 도시된 바와 같이, 상기 반도체 적층체(35)는 제1 도전형 반도체층(35a) 및 제2 도전형 반도체층(35b)과 그 사이에 위치한 활성층(35c)을 포함할 수 있다. 상기 반도체 적층체(35) 상에 상기 복수의 발광소자를 위한 복수의 전극(36)이 형성된다. As shown in FIG. 15A, the semiconductor laminate 35 may include a first conductive semiconductor layer 35a and a second conductive semiconductor layer 35b and an active layer 35c disposed therebetween. A plurality of electrodes 36 for the plurality of light emitting devices are formed on the semiconductor stack 35.

상기 반도체 적층체(35)와 상기 기판(31)은 서로 다른 물질로 구성되므로, 그 열팽창계수의 차이에 의해 성장과정 또는 성장 후 냉각과정에 응력이 발생하여 도1a에 도시된 바와 같이, 웨이퍼가 일정한 방향으로 휘어지거나 공정 전후의 과정에서 기판 배면의 비평탄요소가 발생될 수 있다.
Since the semiconductor laminate 35 and the substrate 31 are made of different materials, stress is generated during the growth process or the cooling process after the growth due to the difference in the coefficient of thermal expansion. As shown in FIG. Non-planar elements on the back of the substrate may be generated in a predetermined direction or during or after the process.

다음으로, 도15b에 도시된 바와 같이, 상기 기판(31)의 배면이 평탄화되도록 연마하는 공정을 실시한다. Next, as shown in Fig. 15B, a step of polishing the back surface of the substrate 31 to be flattened is performed.

지지반(S) 상에 상기 반도체 적층체(35)이 배치하고, 그 상태에서 상기 기판(11)의 배면을 연마장치(G1)를 이용하여 평탄한 면을 갖도록 연마할 수 있다. 본 연마공정을 통해서, 상기 기판(31)의 배면이 평탄해지므로, 후속공정에서 형성되는 파장변환층의 균일한 두께를 보장할 수 있다.
The semiconductor laminate 35 is disposed on the support panel S, and in this state, the back surface of the substrate 11 may be polished to have a flat surface by using the polishing apparatus G1. Through the polishing process, the back surface of the substrate 31 is flattened, thereby ensuring a uniform thickness of the wavelength conversion layer formed in a subsequent process.

도15c에 도시된 바와 같이, 적어도 상기 반도체 적층체(35)가 개별 발광소자 단위로 분리되도록 상기 반도체 적층체(35)가 형성된 웨이퍼(31)를 하프 다이싱(half dicing)한다. As shown in Fig. 15C, the wafer 31 on which the semiconductor stack 35 is formed is half dicing so that at least the semiconductor stack 35 is separated into individual light emitting device units.

본 공정을 통해서, 하프 다이싱된 영역(HD)을 통해서 반도체 적층체(35)의 측면이 노출될 수 있다. 본 실시형태와 같이, 상기 웨이퍼(31)의 일부 영역까지 다이싱되어 반도체 적층체(35)의 측면이 완전히 노출시킬 수 있다.
Through this process, the side surface of the semiconductor laminate 35 may be exposed through the half diced region HD. As in the present embodiment, a portion of the wafer 31 may be diced to completely expose the side surface of the semiconductor laminate 35.

도15d에 도시된 바와 같이, 상기 복수의 전극(36) 상에 소정의 높이(h)를 갖는 구조물(37)을 형성한다.As shown in FIG. 15D, a structure 37 having a predetermined height h is formed on the plurality of electrodes 36.

본 실시형태에 채용된 구조물(37,38)은 파장변환층 형성 및 연마공정에서 크게 변형되지 않고 그 구조를 유지할 수 있는 물질로 형성될 수 있다. 본 실시형태에 채용가능한 구조물(37,38)은 최종 제품에서 잔류하는지 여부에 따라 후속공정(연마공정 후)에서 쉽게 제거될 수 있는 희생 패턴(37)과, 통상의 본딩용 금속으로 이루어진 도전성 범프(38)으로 구분될 수 있다. The structures 37 and 38 employed in the present embodiment may be formed of a material capable of maintaining the structure without greatly deforming in the wavelength conversion layer forming and polishing process. The structures 37 and 38 employable in the present embodiment have a sacrificial pattern 37 that can be easily removed in a subsequent process (after polishing), depending on whether it remains in the final product, and a conductive bump made of a conventional bonding metal. (38).

바람직하게, 구조물(37,38)의 높이는 최종 파장변환층의 원하는 두께를 고려하여 설정될 수 있다. 구체적으로, 상기 구조물(37,38)은 그 상단의 높이가 최종적인 파장변환층(39)의 상면 높이보다 높게 위치하도록 충분한 높이(h)로 형성될 수 있다.
Preferably, the heights of the structures 37 and 38 may be set in consideration of the desired thickness of the final wavelength converting layer. Specifically, the structures 37 and 38 may be formed at a sufficient height h so that the height of the upper end thereof is higher than the top height of the final wavelength conversion layer 39.

도15e에 도시된 바와 같이, 상기 구조물(37,38)이 커버되도록 상기 반도체 적층체(35) 상에 파장변환층(39)을 형성한다. As shown in FIG. 15E, the wavelength conversion layer 39 is formed on the semiconductor laminate 35 so that the structures 37 and 38 are covered.

상기 파장변환층(39)은 앞서 설명한 바와 같이, 상기 구조물(37,38)을 커버하기 위한 충분한 두께(t1)로 형성될 수 있다. As described above, the wavelength conversion layer 39 may be formed to a sufficient thickness t1 to cover the structures 37 and 38.

본 실시형태에 채용되는 파장변환층(39)은 파장변환물질(P)을 함유한 광투과성 수지층일 수 있다. 하지만, 이에 한정되지 않으며 다양한 공지된 형태의 파장변환층일 수 있다. 도1d에서 설명된 내용이 참조로 결합하여 본 공정의 구체적인 내용이 설명될 수 있다.The wavelength conversion layer 39 employed in the present embodiment may be a light transmissive resin layer containing the wavelength conversion material (P). However, the present invention is not limited thereto and may be a wavelength conversion layer of various known types. The contents described in FIG. 1D may be combined with reference to describe specific contents of the process.

특히, 본 공정에서, 상기 파장변환층(39)은 상기 하프 다이싱된 영역(HD)에 파장변환 물질이 충전되면서도 상기 구조물(37,38)을 덮도록 형성될 수 있다.
In particular, in the present process, the wavelength conversion layer 39 may be formed to cover the structures 37 and 38 while the wavelength conversion material is filled in the half diced region HD.

도15f에 도시된 바와 같이, 상기 구조물(37,38)이 노출되도록 상기 파장변환층(39)을 연마한다. As shown in Fig. 15F, the wavelength conversion layer 39 is polished so that the structures 37 and 38 are exposed.

상기 파장변환층(39)은 소정의 연마장치(G2)를 이용하여, 원하는 두께로 감소되도록 연마된다. 이러한 연마공정을 통해서 연마된 파장변환층(39)의 표면을 통해서 구조물(37,38)이 노출될 수 있다. 최종적인 파장변환층(39)의 두께(t2)가 본 공정에 의해 정의될 수 있다. 특히, 본 두께조절을 위한 연마 공정에서 베이스면으로 제공되는 기판(31) 배면의 높은 평탄도를 갖도록 가공됨으로써 연마되는 작업면도 높은 평탄도를 유지할 수 있으며, 최종 파장변환층(39) 두께(t2)의 균일도를 높은 수준으로 보장할 수 있다.The wavelength conversion layer 39 is polished to be reduced to a desired thickness by using a predetermined polishing device G2. The structures 37 and 38 may be exposed through the surface of the wavelength conversion layer 39 polished through the polishing process. The thickness t2 of the final wavelength conversion layer 39 may be defined by the present process. In particular, in the polishing process for adjusting the thickness, the work surface to be polished may be maintained by being processed to have a high flatness of the back surface of the substrate 31 provided as the base surface, and the final wavelength conversion layer 39 may be thick (t2). ) Uniformity can be ensured at a high level.

앞서 설명한 바와 같이, 본 실시형태에서 채용된 구조물은, 크게 후속공정에서 취급 여부에 따라, 희생 패턴(37)과 도전성 범프(38)로 구분될 수 있다.
As described above, the structure employed in the present embodiment can be largely divided into the sacrificial pattern 37 and the conductive bumps 38, depending on whether handled in a subsequent process.

도15g 및 도15h에 도시된 실시형태는 희생패턴으로서 채용된 형태의 후속 공정을 예시한다.The embodiment shown in Figs. 15G and 15H illustrates a subsequent process of the type employed as the sacrificial pattern.

우선, 도15g에 도시된 바와 같이, 상기 전극(36)이 노출되도록 상기 희생 패턴(37)을 제거한다. First, as shown in FIG. 15G, the sacrificial pattern 37 is removed to expose the electrode 36.

상기 희생패턴이 제거된 영역(O)은 전극이 노출되어 본딩영역을 제공할 수 있다. 본 희생패턴 제거공정은 적절한 용제를 적용하여 희생 패턴(37)을 분해시키거나 계면을 용해시켜 박리시킴으로써 실행될 수 있다. In the region O from which the sacrificial pattern is removed, an electrode may be exposed to provide a bonding region. The sacrificial pattern removing process may be performed by decomposing the sacrificial pattern 37 by applying an appropriate solvent or by dissolving the interface.

이어, 도15h에 도시된 바와 같이, 상기 복수의 발광소자(30)가 얻어지도록 상기 반도체 적층체(35)가 형성된 웨이퍼(31)를 절단한다. Subsequently, as shown in Fig. 15H, the wafer 31 on which the semiconductor laminate 35 is formed is cut so that the plurality of light emitting elements 30 are obtained.

본 절단 공정에서, 상기 하프 다이싱에 의해 얻어진 상기 발광소자(30)의 측면영역에 상기 파장변환층(38)이 유지될 수 있다. 또한, 소자 분리공정에서 절단 폭을 적절히 조절함으로써 측면에 위치한 파장변환층(39)의 두께를 원하는 두께 범위로 제어할 수 있다. In the present cutting process, the wavelength conversion layer 38 may be maintained in the side region of the light emitting device 30 obtained by the half dicing. In addition, by appropriately adjusting the cutting width in the device separation process, the thickness of the wavelength conversion layer 39 located on the side surface can be controlled to a desired thickness range.

본 실시형태에서는, 웨이퍼(31)를 제외한 반도체 적층체(35)의 측면에도 파장변환층(39)을 추가적으로 적용하여 파장변환영역을 실질적으로 크게 확보할 수 있다. 이와 같이 하프 다이싱을 이용한 제조공정은 상기 웨이퍼는 도전성 웨이퍼이면서, 각각 발광소자영역에 하나의 전극이 위치하는 형태에 유익하게 채용될 수 있다.In the present embodiment, the wavelength conversion layer 39 can be additionally applied to the side surfaces of the semiconductor laminate 35 except for the wafer 31 to substantially secure the wavelength conversion region. As described above, in the manufacturing process using half dicing, the wafer may be a conductive wafer, and may be advantageously employed in a form in which one electrode is positioned in each light emitting device region.

또한, 본 실시형태에서, 하프 다이싱 공정은 웨이퍼(31)를 마련한 후에 희생패턴(37)을 형성하기 전에 실행된 것으로 예시되어 있으나, 파장변환층(39)을 형성하기 전에 실행되는 것으로 만족한다. 즉, 필요에 따라 희생 패턴(37)을 형성한 후에 실행될 수 있다.
Further, in the present embodiment, the half dicing process is illustrated as being performed after the wafer 31 is prepared and before the sacrificial pattern 37 is formed, but is satisfied that the half dicing process is performed before the wavelength conversion layer 39 is formed. . That is, it may be executed after the sacrificial pattern 37 is formed as necessary.

앞선 예와 달리, 상기 구조물은 도16에 도시된 바와 같이, 도전성 범프(39)로 제공될 수 있다. Unlike the previous example, the structure may be provided with conductive bumps 39, as shown in FIG.

도16에 도시된 바와 같이, 도15f에 도시된 결과물은 각 개별 소자 단위로 절단될 수 있다. 개별적으로 절단된 반도체 발광소자(30')에서, 도전성 범프(38)는 앞선 연마공정을 의해 파장변환층이 제거되어 노출될 뿐만 아니라, 파장변환층(39)을 연마하여 실질적으로 동일한 평면을 가질 수 있다. 이러한 구조에서, 상기 도전성 범프(38)의 노출된 평탄한 상면은 본딩영역으로 제공될 수 있다.
As shown in Fig. 16, the resultant shown in Fig. 15F can be cut into each individual element unit. In the individually cut semiconductor light emitting device 30 ', the conductive bumps 38 are not only exposed by the wavelength conversion layer being removed by the previous polishing process, but also have a substantially same plane by polishing the wavelength conversion layer 39. Can be. In this structure, the exposed flat top surface of the conductive bump 38 may be provided as a bonding region.

도17 및 도18은 본 발명에 채용 가능한 반도체 발광소자의 일 예를 나타내는 평면도 및 측단면도이다. 17 and 18 are a plan view and a side cross-sectional view showing an example of a semiconductor light emitting element that can be employed in the present invention.

도17 및 도18에 도시된 바와 같이, 상기 반도체 발광소자(200)는 도전성 기판(210), 제1 전극층(220), 절연층(230), 제2 전극층(240), 제2 도전형 반도체층(250b), 활성층(250c) 및 제1 도전형 반도체층(250a)을 포함한다.As shown in FIGS. 17 and 18, the semiconductor light emitting device 200 may include a conductive substrate 210, a first electrode layer 220, an insulating layer 230, a second electrode layer 240, and a second conductive semiconductor. The layer 250b, the active layer 250c, and the first conductivity type semiconductor layer 250a are included.

상기 제1 전극층(220)은 상기 도전성 기판(210) 상에 적층되어 구비되어 있을 뿐만 아니라, 도시된 바와 같이, 그 일부 영역이 상기 절연층(230), 제2 전극층(240), 제2 도전형 반도체층(250b) 및 활성층(250c)을 관통하고, 상기 제1 도전형 반도체층(250a)의 일정 영역까지 관통한 콘택홀(280)을 통해 연장되어 상기 제1 도전형 반도체층(250a)과 접촉하여 상기 도전성 기판(210)과 제1 도전형 반도체층(250a)은 전기적으로 연결되도록 구비되어 있다. The first electrode layer 220 is not only stacked on the conductive substrate 210, but as shown, a portion of the first electrode layer 220 is formed in the insulating layer 230, the second electrode layer 240, and the second conductive layer. The first conductive semiconductor layer 250a extends through the contact hole 280 penetrating the semiconductor semiconductor layer 250b and the active layer 250c and penetrating a predetermined region of the first conductive semiconductor layer 250a. In contact with the conductive substrate 210 and the first conductivity-type semiconductor layer 250a is provided to be electrically connected.

즉, 상기 제1 전극층(220)은 상기 도전성 기판(210)과 제1 도전형 반도체층(270)을 전기적으로 연결하되, 상기 콘택홀(280)을 통해 전기적으로 연결함으로써, 상기 콘택홀(280)의 크기, 더 정확하게는 상기 콘택홀(280)을 통해 상기 제1 전극층(220)과 제1 도전형 반도체층(250a)이 접촉하는 면적인 접촉 영역(290)을 통해 전기적으로 연결된다.
That is, the first electrode layer 220 electrically connects the conductive substrate 210 and the first conductive semiconductor layer 270, and electrically connects the contact hole 280 to the contact hole 280. ), More precisely, is electrically connected through the contact hole 280 through the contact area 290 where the first electrode layer 220 and the first conductive semiconductor layer 250a contact each other.

한편, 상기 제1 전극층(220) 상에는 상기 제1 전극층(220)이 상기 도전성 기판(210) 및 제1 도전형 반도체층(250a)을 제외한 다른 층과는 전기적으로 절연시키기 위한 절연층(220)이 구비된다. 즉, 상기 절연층(220)은 상기 제1 전극층(220)과 제2 전극층(240)의 사이뿐만 아니라 상기 콘택홀(280)에 의해 노출되는 상기 제2 전극층(240), 제2 도전형 반도체층(250b) 및 활성층(250c)의 측면들과 상기 제1 전극층(220) 사이에도 구비된다. 또한, 상기 콘택홀(280)이 관통한 상기 제1 도전형 반도체층(250a)의 일정 영역의 측면에도 상기 절연층(220)을 구비하여 절연하는 것이 바람직하다.On the other hand, the insulating layer 220 to electrically insulate the first electrode layer 220 from other layers except for the conductive substrate 210 and the first conductivity type semiconductor layer 250a on the first electrode layer 220. Is provided. That is, the insulating layer 220 is not only between the first electrode layer 220 and the second electrode layer 240 but also the second electrode layer 240 and the second conductivity type semiconductor exposed by the contact hole 280. It is also provided between the side surfaces of the layer 250b and the active layer 250c and the first electrode layer 220. In addition, the insulating layer 220 may also be insulated from the side surface of the first conductive semiconductor layer 250a through which the contact hole 280 passes.

상기 제2 전극층(240)은 상기 절연층(220)상에 구비된다. 물론, 상기에서도 상술하고 있는 바와 같이 상기 콘택홀(280)이 관통하는 일정 영역들에는 상기 제2 전극층(240)이 존재하지 않는다. 이때, 상기 제2 전극층(240)은 도시된 바와 같이 상기 제2 도전형 반도체층(250b)과 접촉하는 계면 중 일부가 노출된 영역, 즉 노출 영역(245)을 적어도 하나 이상 구비하고 있다. 상기 노출 영역(245) 상에는 외부 전원을 상기 제2 전극층(240)에 연결하기 위한 전극패드부(247)를 구비할 수 있다.
The second electrode layer 240 is provided on the insulating layer 220. Of course, as described above, the second electrode layer 240 does not exist in predetermined regions through which the contact hole 280 passes. In this case, as shown in the drawing, the second electrode layer 240 includes at least one or more exposed regions, ie, exposed regions 245, in which a part of an interface contacting the second conductive semiconductor layer 250b is exposed. An electrode pad part 247 may be provided on the exposed area 245 to connect an external power source to the second electrode layer 240.

또한, 상기 노출 영역(245) 상에는 반도체 적층체(250)이 형성되어 있지 않다. 또한, 상기 노출 영역(245)은 도시된 바와 같이 상기 반도체 발광 소자(200)의 모서리에 형성하는 것이 바람직한데, 이는 상기 반도체 발광 소자(200)의 발광 면적을 최대화하기 위해서이다. 한편, 상기 제2 전극층(240)은 Ag, Al 및 Pt 중 어느 하나의 금속을 포함하여 이루어지는 것이 바람직한데, 이는 상기 제2 전극층(240)이 상기 제2 도전형 반도체층(250b)과 전기적으로 접촉하기 때문에 상기 제2 도전형 반도체층(250b)의 접촉 저항을 최소화하는 특성을 가지는 동시에 상기 활성층(250c)에서 생성된 빛을 반사시켜 외부로 향하게 하여 발광효율을 높일 수 있는 기능을 갖는 층으로 구비되는 것이 바람직하기 때문이다.In addition, the semiconductor laminate 250 is not formed on the exposed region 245. In addition, the exposed region 245 is preferably formed at the edge of the semiconductor light emitting device 200 as shown, in order to maximize the light emitting area of the semiconductor light emitting device 200. Meanwhile, the second electrode layer 240 preferably includes one of Ag, Al, and Pt metal, which is electrically connected to the second conductive semiconductor layer 250b. As a layer having a property of minimizing contact resistance of the second conductivity-type semiconductor layer 250b and reflecting the light generated by the active layer 250c to the outside to increase the luminous efficiency. It is because it is preferable to be provided.

상기 제2 도전형 반도체층(250b)은 상기 제2 전극층(240) 상에 구비되고, 상기 활성층(250c)은 상기 제2 도전형 반도체층(250b) 상에 구비되고, 상기 제1 도전형 반도체층(250a)은 상기 활성층(250b) 상에 구비된다. 이때, 상기 제1 도전형 반도체층(250a)은 n형 질화물 반도체이고, 상기 제2 도전형 반도체층(250b)은 p형 질화물 반도체일 수 있다.
The second conductivity type semiconductor layer 250b is provided on the second electrode layer 240, and the active layer 250c is provided on the second conductivity type semiconductor layer 250b, and the first conductivity type semiconductor is provided. The layer 250a is provided on the active layer 250b. In this case, the first conductivity-type semiconductor layer 250a may be an n-type nitride semiconductor, and the second conductivity-type semiconductor layer 250b may be a p-type nitride semiconductor.

이와 달리, 본 발명에 채용 가능한 다른 발광소자(300)는 콘택홀과 연결된 제1 전극층이 외부로 노출될 수도 있다. Alternatively, in another light emitting device 300 employable in the present invention, the first electrode layer connected to the contact hole may be exposed to the outside.

도19를 참조하면, 발광 소자(300)는 도전성 기판(310) 상에 제2 도전형 반도체층(350b), 활성층(350c) 및 제1 도전형 반도체층(350a)이 형성된다. 이 경우, 제2 도전형 반도체층(350b)과 도전성 기판(310) 사이에는 제2 전극층(340)이 배치될 수 있으며, 앞선 실시 형태와 달리 제2 전극층(340)은 반드시 요구되는 것은 아니다. Referring to FIG. 19, in the light emitting device 300, a second conductive semiconductor layer 350b, an active layer 350c, and a first conductive semiconductor layer 350a are formed on the conductive substrate 310. In this case, the second electrode layer 340 may be disposed between the second conductive semiconductor layer 350b and the conductive substrate 310, and unlike the previous embodiment, the second electrode layer 340 is not necessarily required.

본 실시형태의 경우, 제1 도전형 반도체층(350a)과 접촉되는 접촉 영역(390)을 갖는 콘택홀(380)은 제1 전극층(320)과 연결되며, 제1 전극층(320)은 외부로 노출되어 전기연결부(345)를 갖는다. 전기연결부(345)에는 전극패드부(347)가 형성될 수 있다. 제1 전극층(320)은 절연층(330)에 의하여 활성층(350c), 제2 도전형 반도체층(350b), 제2 전극층(340), 도전성 기판(310)과 전기적으로 분리될 수 있다. In the present embodiment, the contact hole 380 having the contact region 390 in contact with the first conductivity-type semiconductor layer 350a is connected to the first electrode layer 320, and the first electrode layer 320 is moved to the outside. It is exposed and has an electrical connection 345. The electrode pad part 347 may be formed in the electrical connection part 345. The first electrode layer 320 may be electrically separated from the active layer 350c, the second conductive semiconductor layer 350b, the second electrode layer 340, and the conductive substrate 310 by the insulating layer 330.

앞선 실시형태에서, 콘택홀이 도전성 기판과 연결되었던 것과 달리 본 실시형태의 경우, 콘택홀(380)은 도전성 기판(310)과 전기적으로 분리되며, 콘택홀(380)과 연결된 제1 전극층(320)이 외부로 노출된다. 이에 따라, 도전성 기판(310)은 제2 도전형 반도체층(350b)과 전기적으로 연결되어 앞선 실시형태에서와 극성이 달라진다. In the above embodiment, unlike the contact hole was connected to the conductive substrate, in the present embodiment, the contact hole 380 is electrically separated from the conductive substrate 310 and the first electrode layer 320 connected to the contact hole 380. ) Is exposed to the outside. Accordingly, the conductive substrate 310 is electrically connected to the second conductivity type semiconductor layer 350b to have a different polarity as in the previous embodiment.

따라서, 이러한 발광소자는 제1 전극을 발광면 상에 일부 형성하고, 나머지 일부는 활성층 하부에 배치시킴으로써, 발광면적을 최대로 확보할 수 있고, 발광면상에 배치된 전극을 균일하게 배치함으로써 높은 동작 전류를 인가하여도 전류의 균일한 분포가 가능하여 고전류 동작에서 전류집중 현상을 완화할 수 있다.
Accordingly, such a light emitting device can partially secure the light emitting area by forming a part of the first electrode on the light emitting surface and placing the remaining part under the active layer. Even when the current is applied, the current can be uniformly distributed, thereby alleviating the current concentration phenomenon in the high current operation.

이와 같이, 도18 및 도19에 도시된 발광소자는, 서로 대향하는 제1 및 제2 주면을 가지며, 각각 상기 제1 및 제2 주면을 제공하는 제1 및 제2 도전형 반도체층과 그 사이에 형성된 활성층을 갖는 반도체 적층체와, 상기 제2 주면으로부터 상기 활성층을 지나 상기 제1 도전형 반도체층의 일 영역에 연결된 콘택홀과, 상기 반도체 적층체의 제2 주면 상에 형성되며 상기 제1 도전형 반도체층의 일 영역에 상기 콘택홀을 통해 연결된 제1 전극과, 상기 반도체 적층체의 제2 주면 상에 형성되며 상기 제2 도전형 반도체층에 연결된 제2 전극을 포함하는 것으로 설명될 수 있다. 여기서, 상기 제1 및 제2 전극 중 어느 하나가 상기 반도체 적층체의 측방향으로 인출된 구조를 가질 수 있다.
As described above, the light emitting device shown in FIGS. 18 and 19 has first and second main surfaces facing each other, and the first and second conductive semiconductor layers providing the first and second main surfaces, respectively, and between them. A semiconductor laminate having an active layer formed thereon, a contact hole connected to a region of the first conductivity-type semiconductor layer from the second main surface through the active layer, and formed on a second main surface of the semiconductor laminate; It can be described as including a first electrode connected through the contact hole in one region of the conductive semiconductor layer, and a second electrode formed on the second main surface of the semiconductor laminate and connected to the second conductive semiconductor layer. have. Here, one of the first and second electrodes may have a structure that is drawn out in the lateral direction of the semiconductor laminate.

본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.The present invention is not limited to the above-described embodiments and the accompanying drawings, but is intended to be limited only by the appended claims. It will be apparent to those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims. something to do.

Claims (13)

복수의 발광소자를 위한 반도체 적층체가 형성된 상면을 갖는 웨이퍼를 마련하는 단계 - 상기 반도체 적층체 상에는 상기 복수의 발광소자를 위한 복수의 전극이 형성됨 -;
상기 웨이퍼의 하면이 평탄화되도록 상기 웨이퍼의 하면을 연삭하는 단계;
상기 복수의 전극 상에 소정의 높이를 갖는 구조물을 형성하는 단계;
상기 구조물이 커버되도록 상기 반도체 적층체 상에 파장변환물질이 함유된 수지로 이루어진 파장변환층을 형성하는 단계; 및
상기 구조물이 노출되도록 상기 파장변환층을 원하는 두께로 연마하는 단계;를 포함하는 발광소자 제조방법.
Providing a wafer having an upper surface on which semiconductor laminates for a plurality of light emitting elements are formed, wherein a plurality of electrodes for the plurality of light emitting elements are formed on the semiconductor laminate;
Grinding the lower surface of the wafer such that the lower surface of the wafer is flattened;
Forming a structure having a predetermined height on the plurality of electrodes;
Forming a wavelength conversion layer made of a resin containing a wavelength conversion material on the semiconductor laminate to cover the structure; And
Polishing the wavelength conversion layer to a desired thickness so that the structure is exposed.
제1항에 있어서,
상기 파장변환층을 형성하는 단계는,
상기 반도체 적층체 상에 상기 파장변환물질이 함유된 액상 수지를 도포하는 단계와, 상기 파장변환층이 형성되도록 상기 파장변환물질이 함유된 액상 수지를 경화시키는 단계를 포함하는 발광소자 제조방법.
The method of claim 1,
Forming the wavelength conversion layer,
And applying a liquid resin containing the wavelength conversion material on the semiconductor laminate, and curing the liquid resin containing the wavelength conversion material to form the wavelength conversion layer.
제2항에 있어서,
상기 도포하는 단계와 상기 경화시키는 단계 사이에, 상기 액상 수지 내에서 상기 파장변환물질의 침전을 가속화하는 단계를 더 포함하는 발광소자 제조방법.
3. The method of claim 2,
Between the coating step and the curing step, further comprising the step of accelerating the precipitation of the wavelength conversion material in the liquid resin.
제3항에 있어서,
상기 파장변환물질의 침전을 가속화하는 단계는,
상기 파장변환물질이 함유된 액상수지를 직전 공정온도와 동일하거나 높으면서 경화개시온도보다 낮은 온도에서 유지하는 단계인 것을 특징으로 하는 발광소자 제조방법.
The method of claim 3,
Accelerating the precipitation of the wavelength conversion material,
And maintaining the liquid resin containing the wavelength conversion material at a temperature equal to or higher than the previous process temperature and lower than a curing start temperature.
제3항에 있어서,
상기 파장변환물질의 침전을 가속화하는 단계는,
상기 파장변환물질이 함유된 액상수지를 80∼100℃에서 5분 이상 유지하는 단계인 것을 특징으로 하는 발광소자 제조방법.
The method of claim 3,
Accelerating the precipitation of the wavelength conversion material,
Light-emitting device manufacturing method characterized in that the step of maintaining the liquid resin containing the wavelength conversion material at 80 ~ 100 ℃ for at least 5 minutes.
제1항에 있어서,
상기 구조물은 포토 레지스트 물질이며,
상기 연마하는 단계 후에, 상기 전극이 노출되도록 상기 구조물을 제거하는 단계를 더 포함하는 것을 특징으로 하는 발광소자 제조방법.
The method of claim 1,
The structure is a photoresist material,
After the polishing, further comprising removing the structure so that the electrode is exposed.
제1항에 있어서,
상기 구조물은 도전성 범프인 것을 특징으로 하는 발광소자 제조방법.
The method of claim 1,
The structure is a light emitting device manufacturing method characterized in that the conductive bump.
제1항에 있어서,
상기 파장변환층을 형성하는 단계 전에, 적어도 상기 반도체 적층체가 개별 발광소자로 분리되도록 상기 반도체 적층체가 형성된 웨이퍼를 하프 다이싱(half dicing)하는 단계를 더 포함하는 것을 특징으로 하는 발광소자 제조방법.
The method of claim 1,
And prior to forming the wavelength conversion layer, half dicing a wafer on which the semiconductor stack is formed such that at least the semiconductor stack is separated into individual light emitting devices.
제8항에 있어서,
상기 파장변환층을 형성하는 단계는, 상기 하프 다이싱된 영역에 파장변환 물질이 충전되도록 상기 파장변환층을 형성하는 단계를 포함하며,
상기 웨이퍼를 절단하는 단계는, 상기 하프 다이싱에 의해 얻어진 상기 발광소자의 측면영역에 상기 파장변환층이 유지되도록 상기 웨이퍼를 절단하는 단계를 포함하는 것을 특징으로 하는 발광소자 제조방법.
9. The method of claim 8,
The forming of the wavelength conversion layer may include forming the wavelength conversion layer such that a wavelength conversion material is filled in the half dicing region.
The cutting of the wafer may include cutting the wafer such that the wavelength conversion layer is maintained in a side region of the light emitting device obtained by the half dicing.
제1항에 있어서,
상기 웨이퍼는 도전성 웨이퍼이며, 상기 복수의 전극은 각각 발광소자영역에 하나의 전극이 위치하도록 형성된 것을 특징으로 하는 반도체 발광소자 제조방법.
The method of claim 1,
The wafer is a conductive wafer, the plurality of electrodes is a semiconductor light emitting device manufacturing method, characterized in that formed in each of the light emitting device area one electrode.
복수의 발광소자를 위한 반도체 적층체가 형성된 상면을 갖는 웨이퍼를 마련하는 단계 - 상기 반도체 적층체 상에는 상기 복수의 발광소자를 위한 복수의 전극이 형성됨 -;
상기 복수의 전극 상에 소정의 높이를 갖는 구조물을 형성하는 단계;
상기 구조물이 커버되도록 상기 반도체 적층체 상에 상기 파장변환물질이 함유된 액상 수지를 도포하는 단계;
상기 액상 수지 내에서 상기 파장변환물질의 침전을 가속화하는 단계;
상기 파장변환층이 형성되도록 상기 파장변환물질이 함유된 액상 수지를 경화시키는 단계; 및
상기 구조물이 노출되도록 상기 파장변환층을 원하는 두께로 연마하는 단계;를 포함하는 발광소자 제조방법.
Providing a wafer having an upper surface on which semiconductor laminates for a plurality of light emitting elements are formed, wherein a plurality of electrodes for the plurality of light emitting elements are formed on the semiconductor laminate;
Forming a structure having a predetermined height on the plurality of electrodes;
Applying a liquid resin containing the wavelength conversion material on the semiconductor laminate to cover the structure;
Accelerating precipitation of the wavelength conversion material in the liquid resin;
Curing the liquid resin containing the wavelength conversion material to form the wavelength conversion layer; And
Polishing the wavelength conversion layer to a desired thickness so that the structure is exposed.
제11항에 있어서,
상기 파장변환물질의 침전을 가속화하는 단계는,
상기 파장변환물질이 함유된 액상수지를 직전 공정온도보다 높으면서 경화개시온도보다 낮은 온도에서 유지하는 단계인 것을 특징으로 하는 발광소자 제조방법.
12. The method of claim 11,
Accelerating the precipitation of the wavelength conversion material,
And maintaining the liquid resin containing the wavelength conversion material at a temperature lower than the curing start temperature while being higher than the previous process temperature.
제1항에 있어서,
상기 파장변환물질의 침전을 가속화하는 단계는,
상기 파장변환물질이 함유된 액상수지를 80∼100℃에서 5분 이상 유지하는 단계인 것을 특징으로 하는 발광소자 제조방법.
The method of claim 1,
Accelerating the precipitation of the wavelength conversion material,
Light-emitting device manufacturing method characterized in that the step of maintaining the liquid resin containing the wavelength conversion material at 80 ~ 100 ℃ for at least 5 minutes.
KR1020120032299A 2012-03-29 2012-03-29 Manufacturing method of semiconductor light emitting device having a wavelength conversion layer KR20130110381A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120032299A KR20130110381A (en) 2012-03-29 2012-03-29 Manufacturing method of semiconductor light emitting device having a wavelength conversion layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120032299A KR20130110381A (en) 2012-03-29 2012-03-29 Manufacturing method of semiconductor light emitting device having a wavelength conversion layer

Publications (1)

Publication Number Publication Date
KR20130110381A true KR20130110381A (en) 2013-10-10

Family

ID=49632203

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120032299A KR20130110381A (en) 2012-03-29 2012-03-29 Manufacturing method of semiconductor light emitting device having a wavelength conversion layer

Country Status (1)

Country Link
KR (1) KR20130110381A (en)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002118293A (en) * 2000-07-31 2002-04-19 Nichia Chem Ind Ltd Light-emitting device and forming method thereof
KR20070056265A (en) * 2005-11-29 2007-06-04 한국 고덴시 주식회사 A led and method for manufacturing the same
JP2007517378A (en) * 2003-12-24 2007-06-28 松下電器産業株式会社 Semiconductor light emitting device, lighting module, lighting device, display element, and method for manufacturing semiconductor light emitting device
KR100828025B1 (en) * 2007-06-13 2008-05-08 삼성전자주식회사 Method of cutting a wafer
JP4838276B2 (en) * 2007-08-29 2011-12-14 億光電子工業股▲ふん▼有限公司 Method of applying fluorescent powder to light emitting semiconductor device and its application
KR20110136290A (en) * 2010-06-14 2011-12-21 주식회사 인성전자 Light emitting diode and phosphor coating method thereof
KR20120000291A (en) * 2010-06-25 2012-01-02 삼성엘이디 주식회사 Wavelength converted light emitting diode chip and method of manufacturing the same
JP2012023318A (en) * 2010-07-16 2012-02-02 Nikko Co Manufacturing method of microminiature package substrate with cavity

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002118293A (en) * 2000-07-31 2002-04-19 Nichia Chem Ind Ltd Light-emitting device and forming method thereof
JP2007517378A (en) * 2003-12-24 2007-06-28 松下電器産業株式会社 Semiconductor light emitting device, lighting module, lighting device, display element, and method for manufacturing semiconductor light emitting device
KR20070056265A (en) * 2005-11-29 2007-06-04 한국 고덴시 주식회사 A led and method for manufacturing the same
KR100828025B1 (en) * 2007-06-13 2008-05-08 삼성전자주식회사 Method of cutting a wafer
JP4838276B2 (en) * 2007-08-29 2011-12-14 億光電子工業股▲ふん▼有限公司 Method of applying fluorescent powder to light emitting semiconductor device and its application
KR20110136290A (en) * 2010-06-14 2011-12-21 주식회사 인성전자 Light emitting diode and phosphor coating method thereof
KR20120000291A (en) * 2010-06-25 2012-01-02 삼성엘이디 주식회사 Wavelength converted light emitting diode chip and method of manufacturing the same
JP2012023318A (en) * 2010-07-16 2012-02-02 Nikko Co Manufacturing method of microminiature package substrate with cavity

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
일본 공표특허공보 특표2007-517378호(2007.06.28.) 1부. *
일본 특허공보 특허 제 4838276호(2011.12.14.) 1부. *

Similar Documents

Publication Publication Date Title
US9406847B2 (en) Optoelectronic semiconductor component, conversion-medium lamina and method for producing a conversion-medium lamina
JP6094062B2 (en) Light emitting device and manufacturing method thereof
US20180151786A1 (en) Light emitting device and method for producing the same
JP6209949B2 (en) LIGHT EMITTING DEVICE AND LIGHT EMITTING DEVICE MANUFACTURING METHOD
JP5918221B2 (en) LED chip manufacturing method
US9214611B2 (en) Reflecting resin sheet, light emitting diode device and producing method thereof
CN102544267B (en) Wafer level phosphor coating method and devices fabricated utilizing method
US10283685B2 (en) Light emitting device and method of fabricating the same
US7663307B2 (en) Light-emitting device
JP2017520118A (en) Wavelength-converted light-emitting device with small light source
TW201220560A (en) which forms a first wiring layer in a first opening of a first insulating layer of a multilayer body including a plurality of semiconductor layers, a first electrode, a second electrode, and the first insulating layer
JP6269753B2 (en) Light emitting device
KR101767100B1 (en) Light emitting device and manufacturing method of the same
US20070222365A1 (en) Light-Emitting Diode and Method of Manufacturing the Same
US10062816B2 (en) Light-emitting device and manufacturing method thereof
JP7093432B2 (en) Semiconductor modules, display devices, and methods for manufacturing semiconductor modules
JP6511809B2 (en) Light emitting device, method of mounting the same, and method of manufacturing light source device
CN103579465A (en) Method of making light emitting device and light emitting device made thereof
US20120235177A1 (en) Semiconductor light emitting device wafer and method for manufacturing semiconductor light emitting device
TW201349584A (en) Semiconductor light emitting device and method for manufacturing same
CN202712260U (en) Plane structure white light led chip
KR20130110381A (en) Manufacturing method of semiconductor light emitting device having a wavelength conversion layer
JP7193740B2 (en) Method for manufacturing light-emitting device and method for manufacturing light-emitting module
US9698316B2 (en) Method for producing a laterally structured phosphor layer and optoelectronic component comprising such a phosphor layer
CN202797075U (en) Vertically-structured white light LED chip

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application