KR20130107887A - 가변 저항 메모리 장치 및 그 제조 방법 - Google Patents

가변 저항 메모리 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20130107887A
KR20130107887A KR1020120030036A KR20120030036A KR20130107887A KR 20130107887 A KR20130107887 A KR 20130107887A KR 1020120030036 A KR1020120030036 A KR 1020120030036A KR 20120030036 A KR20120030036 A KR 20120030036A KR 20130107887 A KR20130107887 A KR 20130107887A
Authority
KR
South Korea
Prior art keywords
variable resistance
resistance layer
electrode
metal
memory device
Prior art date
Application number
KR1020120030036A
Other languages
English (en)
Inventor
유춘근
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120030036A priority Critical patent/KR20130107887A/ko
Priority to US13/619,653 priority patent/US20130248806A1/en
Publication of KR20130107887A publication Critical patent/KR20130107887A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • H10N70/026Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 기술은 가변 저항 메모리 장치 및 그 제조 방법에 관한 것이다. 본 기술에 따른 가변 저항 메모리 장치는, 제1 전극; 제2 전극; 상기 제1 전극과 상기 제2 전극 사이에 개재되며, 2종 이상의 금속 산화물을 포함하는 제1 가변 저항층; 및 상기 제1 가변 저항층과 상기 제2 전극 사이에 개재되며, 금속 산화물을 포함하는 제2 가변 저항층을 포함할 수 있다. 본 기술에 따르면, 가변 저항층 내부 산소 공공의 농도를 높임으로써 스위칭 전압에 따른 메모리 셀의 저항 차이를 크게 하여 동작 마진을 증가시킴과 동시에 데이터 보유 특성도 향상시킬 수 있다.

Description

가변 저항 메모리 장치 및 그 제조 방법{RESISTANCE VARIABLE MEMORY DEVICE AND METHOD FOR FABRICATING THE SAME}
본 발명은 가변 저항 메모리 장치 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 이온 또는 공공의 이동에 의해 전기저항이 변하는 가변 저항층을 포함하는 가변 저항 메모리 장치 및 그 제조 방법에 관한 것이다.
가변 저항 메모리 장치는 외부 자극에 따라 저항이 변화하여 적어도 서로 다른 두 저항 상태 사이에서 스위칭(Switching)하는 특성을 이용하여 데이터를 저장하는 장치로서, ReRAM(Resistive Random Access Memory), PCRAM(Phase Change RAM), STT-RAM(Spin Transfer Torque-RAM) 등이 이에 포함된다. 특히, 가변 저항 메모리 장치는 간단한 구조로 형성할 수 있으면서도 비휘발성 등 여러 특성이 우수하여 이에 관한 연구가 많이 진행되고 있다.
그중 ReRAM은 가변 저항 물질, 예컨대 페로브스카이트(Perovskite) 계열의 물질이나 전이금속 산화물로 이루어진 가변 저항층 및 가변 저항층 상·하부의 전극을 포함하는 구조를 가지는데, 전극에 인가되는 전압에 따라서 가변 저항층 내에 필라멘트(Filament) 형태의 전류 통로가 형성되거나 소멸된다. 이에 따라 가변 저항층은 필라멘트 형태의 전류 통로가 형성된 경우 저항이 낮은 상태가 되고, 필라멘트 형태의 전류 통로가 소멸된 경우 저항이 높은 상태가 된다. 이때, 고저항 상태에서 저저항 상태로 스위칭하는 것을 셋(Set) 동작이라 하고, 반대로 저저항 상태에서 고저항 상태로 스위칭하는 것을 리셋(Reset) 동작이라 한다.
그런데 종래 기술에 의하면 가변 저항층 내에 필라멘트 형태의 전류 통로를 형성시키는 공공(Vacancy)이 충분하게 생성되지 않아서 스위칭 전압에 따른 가변 저항층, 즉 메모리 셀의 저항 차이가 크지 않게 된다. 이에 따라 가변 저항 메모리 장치의 동작 마진(Margin)을 충분하게 확보할 수 없을 뿐만 아니라 데이터 보유(Retention) 특성도 저하되는 문제가 있다.
본 발명의 일 실시예는, 가변 저항층 내부 산소 공공의 농도를 높임으로써 스위칭 전압에 따른 메모리 셀의 저항 차이를 크게 하여 동작 마진을 증가시킴과 동시에 데이터 보유 특성도 향상시킬 수 있는 가변 저항 메모리 장치 및 그 제조 방법을 제공한다.
본 발명의 일 실시예에 따른 가변 저항 메모리 장치는, 제1 전극; 제2 전극; 상기 제1 전극과 상기 제2 전극 사이에 개재되며, 2종 이상의 금속 산화물을 포함하는 제1 가변 저항층; 및 상기 제1 가변 저항층과 상기 제2 전극 사이에 개재되며, 금속 산화물을 포함하는 제2 가변 저항층을 포함할 수 있다.
본 발명의 다른 실시예에 따른 가변 저항 메모리 장치는, 제1 전극; 제2 전극; 상기 제1 전극과 상기 제2 전극 사이에 개재되며, 2종 이상의 금속 산화물을 포함하는 제1 가변 저항층; 및 상기 제1 전극과 상기 제1 가변 저항층 사이에 개재되며, 금속 산화물을 포함하는 제2 가변 저항층을 포함할 수 있다.
또한, 본 발명의 일 실시예에 따른 가변 저항 메모리 장치의 제조 방법은, 기판 상에 제1 전극을 형성하는 단계; 상기 제1 전극 상에 2종 이상의 금속 산화물을 포함하는 제1 가변 저항층을 형성하는 단계; 상기 제1 가변 저항층 상에 금속 산화물을 포함하는 제2 가변 저항층을 형성하는 단계; 및 상기 제2 가변 저항층 상에 제2 전극을 형성하는 단계를 포함할 수 있다.
본 발명의 다른 실시예에 따른 가변 저항 메모리 장치의 제조 방법은, 기판 상에 제1 전극을 형성하는 단계; 상기 제1 전극 상에 금속 산화물을 포함하는 제2 가변 저항층을 형성하는 단계; 상기 제2 가변 저항층 상에 2종 이상의 금속 산화물을 포함하는 제1 가변 저항층을 형성하는 단계; 및 상기 제1 가변 저항층 상에 제2 전극을 형성하는 단계를 포함할 수 있다.
본 기술에 따르면, 가변 저항층 내부 산소 공공의 농도를 높임으로써 스위칭 전압에 따른 메모리 셀의 저항 차이를 크게 하여 동작 마진을 증가시킴과 동시에 데이터 보유 특성도 향상시킬 수 있다.
도 1a 내지 도 1d는 본 발명의 제1 실시예에 따른 가변 저항 메모리 장치 및 그 제조 방법을 설명하기 위한 단면도이다.
도 2a 내지 도 2c는 본 발명의 제2 실시예에 따른 가변 저항 메모리 장치 및 그 제조 방법을 설명하기 위한 단면도이다.
도 3a 내지 도 3d는 본 발명의 일 실시예에 따른 가변 저항 메모리 장치의 스위칭 메커니즘(Mechanism)을 설명하기 위한 단면도이다.
도 4는 크로스 포인트 셀 어레이(Cross Point Cell Array) 구조를 나타내는 사시도이다.
이하에서는, 본 발명의 가장 바람직한 실시예가 설명된다. 도면에 있어서, 두께와 간격은 설명의 편의를 위하여 표현된 것이며, 실제 물리적 두께에 비해 과장되어 도시될 수 있다. 본 발명을 설명함에 있어서, 본 발명의 요지와 무관한 공지의 구성은 생략될 수 있다. 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.
도 1a 내지 도 1d는 본 발명의 제1 실시예에 따른 가변 저항 메모리 장치 및 그 제조 방법을 설명하기 위한 단면도이다. 특히, 도 1d는 본 발명의 제1 실시예에 따른 가변 저항 메모리 장치를 나타내는 단면도이고, 도 1a 내지 도 1c는 도 1d의 장치를 제조하기 위한 공정 중간 단계의 일례를 나타내는 단면도이다.
도 1a를 참조하면, 소정의 하부 구조물을 갖는 기판(미도시됨) 상에 제1 전극(100)을 형성한다.
여기서, 제1 전극(100)은 물리적 기상 증착(Physical Vapor Deposition; PVD) 방식으로 후술하는 제1 가변 저항층에 포함된 금속 산화물과 반응하지 않고 화학적으로 안정한 금속 또는 금속 질화물을 증착하여 형성할 수 있다. 예를 들어, 백금(Pt), 티타늄 질화물(TiN) 또는 탄탈륨 질화물(TaN)을 타겟(Target)으로 하여 스퍼터링(Sputtering) 방식으로 제1 전극(100)을 형성할 수 있다. 한편, 본 단면도에는 도시되지 않았으나 상기 기판은 가변 저항 메모리 장치를 구동하기 위한 주변 회로를 포함할 수 있다.
도 1b를 참조하면, 제1 전극(100) 상에 제1 가변 저항층(110)을 형성한다.
여기서, 제1 가변 저항층(110)은 2종 이상의 금속 산화물을 포함하되, 제2 금속 산화물이 도핑된 제1 금속 산화물로 형성할 수 있다. 이때, 상기 제1 금속은 지르코늄(Zr), 하프늄(Hf), 마그네슘(Mg), 망간(Mn), 니켈(Ni), 알루미늄(Al), 세륨(Ce), 코발트(Co), 크롬(Cr), 텅스텐(W) 및 구리(Cu)로 이루어진 군으로부터 선택되고, 상기 제2 금속은 상기 제1 금속과는 다른 물질로서 칼슘(Ca), 마그네슘(Mg), 스트론튬(Sr), 코발트(Co) 및 니켈(Ni)로 이루어진 군으로부터 선택된다.
구체적으로 보면, 제1 가변 저항층(110)은 물리적 기상 증착(PVD) 방식으로 2종 이상의 금속 산화물을 증착하여 형성할 수 있다. 예를 들어, 상기 제1 금속 산화물에 상기 제2 금속 산화물이 5 내지 15 at.%(원자백분율) 포함된 혼합물을 타겟으로 하여 스퍼터링 방식으로 제1 가변 저항층(110)을 형성할 수 있다.
한편, 제1 가변 저항층(110)은 그 내부에 다수의 산소 공공(Oxygen Vacancy, 120)을 포함할 수 있으며, 특히 상기 제1 금속 산화물에 상기 제2 금속 산화물을 도핑하게 되면 상기 제1 금속 자리에 상기 제2 금속이 치환되면서 산소 공공(120)을 추가로 생성시킨다. 이에 따라 필라멘트(Filament) 형태의 전류 통로를 형성하는 산소 공공(120)의 농도가 높아지므로 스위칭 전압에 따른 메모리 셀의 저항 차이를 크게 할 수 있다.
도 1c를 참조하면, 제1 가변 저항층(110) 상에 제2 가변 저항층(130)을 형성한다.
여기서, 제2 가변 저항층(130)은 터널 장벽(Tunnel Barrier) 역할을 할 수 있으며, 지르코늄(Zr), 하프늄(Hf), 마그네슘(Mg), 망간(Mn), 니켈(Ni), 알루미늄(Al), 세륨(Ce), 코발트(Co), 크롬(Cr), 텅스텐(W) 및 구리(Cu)로 이루어진 군으로부터 선택된 금속의 산화물을 타겟으로 하여 스퍼터링 방식으로 형성할 수 있다. 특히, 제2 가변 저항층(130)을 제1 가변 저항층(110)과 같은 결정구조를 갖는 물질로 형성하는 경우, 스위칭 동작 시에 제1 및 제2 가변 저항층(110, 130) 상호 간에 산소 이온이 용이하게 이동할 수 있으므로 스위칭 전류를 줄일 수 있다.
도 1d를 참조하면, 제2 가변 저항층(130) 상에 제2 전극(140)을 형성한다.
여기서, 제2 전극(140)은 물리적 기상 증착(PVD) 방식으로 제2 가변 저항층(130)에 포함된 금속 산화물과 반응하지 않고 화학적으로 안정한 금속 또는 금속 질화물을 증착하여 형성할 수 있다. 예를 들어, 백금(Pt), 티타늄 질화물(TiN) 또는 탄탈륨 질화물(TaN)을 타겟으로 하여 스퍼터링 방식으로 제2 전극(140)을 형성할 수 있다.
이상에서 설명한 제조 방법에 의하여, 도 1d에 도시된 것과 같은 본 발명의 제1 실시예에 따른 가변 저항 메모리 장치가 제조될 수 있다.
도 1d를 참조하면, 본 발명의 제1 실시예에 따른 가변 저항 메모리 장치는, 제1 전극(100), 제2 전극(140), 제1 전극(100)과 제2 전극(140) 사이에 개재되면서 2종 이상의 금속 산화물을 포함하는 제1 가변 저항층(110), 및 제1 가변 저항층(110)과 제2 전극(140) 사이에 개재되면서 금속 산화물을 포함하는 제2 가변 저항층(130)을 포함할 수 있다.
제1 및 제2 전극(100, 140)은 금속 산화물과 반응하지 않고 화학적으로 안정한 금속 또는 금속 질화물을 포함할 수 있다.
제1 가변 저항층(110)은 제2 금속 산화물이 5 내지 15 at.%(원자백분율) 도핑된 제1 금속 산화물을 포함할 수 있다. 이때, 상기 제1 금속은 지르코늄(Zr), 하프늄(Hf), 마그네슘(Mg), 망간(Mn), 니켈(Ni), 알루미늄(Al), 세륨(Ce), 코발트(Co), 크롬(Cr), 텅스텐(W) 및 구리(Cu)로 이루어진 군으로부터 선택되고, 상기 제2 금속은 상기 제1 금속과는 다른 물질로서 칼슘(Ca), 마그네슘(Mg), 스트론튬(Sr), 코발트(Co) 및 니켈(Ni)로 이루어진 군으로부터 선택된다.
제2 가변 저항층(130)은 지르코늄(Zr), 하프늄(Hf), 마그네슘(Mg), 망간(Mn), 니켈(Ni), 알루미늄(Al), 세륨(Ce), 코발트(Co), 크롬(Cr), 텅스텐(W) 및 구리(Cu)로 이루어진 군으로부터 선택된 금속의 산화물을 포함할 수 있다.
도 2a 내지 도 2c는 본 발명의 제2 실시예에 따른 가변 저항 메모리 장치 및 그 제조 방법을 설명하기 위한 단면도이다. 본 실시예를 설명함에 있어서, 전술한 제1 실시예와 실질적으로 동일한 부분에 대하여는 상세한 설명을 생략하기로 한다. 먼저, 제1 실시예와 동일하게 도 1a의 공정을 수행한 후, 도 2a의 공정을 수행한다.
도 2a를 참조하면, 제1 전극(100) 상에 제2 가변 저항층(130)을 형성한다.
여기서, 제2 가변 저항층(130)은 터널 장벽 역할을 할 수 있으며, 지르코늄(Zr), 하프늄(Hf), 마그네슘(Mg), 망간(Mn), 니켈(Ni), 알루미늄(Al), 세륨(Ce), 코발트(Co), 크롬(Cr), 텅스텐(W) 및 구리(Cu)로 이루어진 군으로부터 선택된 금속의 산화물을 타겟으로 하여 스퍼터링 방식으로 형성할 수 있다.
도 2b를 참조하면, 제2 가변 저항층(130) 상에 제1 가변 저항층(110)을 형성한다.
여기서, 제1 가변 저항층(110)은 2종 이상의 금속 산화물을 포함하되, 제1 금속 산화물에 제2 금속 산화물이 5 내지 15 at.%(원자백분율) 포함된 혼합물을 타겟으로 하여 스퍼터링 방식으로 형성할 수 있다. 이때, 상기 제1 금속은 지르코늄(Zr), 하프늄(Hf), 마그네슘(Mg), 망간(Mn), 니켈(Ni), 알루미늄(Al), 세륨(Ce), 코발트(Co), 크롬(Cr), 텅스텐(W) 및 구리(Cu)로 이루어진 군으로부터 선택되고, 상기 제2 금속은 상기 제1 금속과는 다른 물질로서 칼슘(Ca), 마그네슘(Mg), 스트론튬(Sr), 코발트(Co) 및 니켈(Ni)로 이루어진 군으로부터 선택된다. 한편, 제1 가변 저항층(110)은 그 내부에 다수의 산소 공공(120)을 포함할 수 있다.
도 2c를 참조하면, 제1 가변 저항층(110) 상에 제2 전극(140)을 형성한다.
여기서, 제2 전극(140)은 제1 가변 저항층(110)에 포함된 금속 산화물과 반응하지 않고 화학적으로 안정한 금속 또는 금속 질화물, 예컨대 백금(Pt), 티타늄 질화물(TiN) 또는 탄탈륨 질화물(TaN)을 타겟으로 하여 스퍼터링 방식으로 형성할 수 있다.
이상의 제2 실시예에서는 제2 가변 저항층(130)을 제1 가변 저항층(110)보다 먼저 형성한다는 점에서 제1 실시예와 차이가 있다.
도 3a 내지 도 3d는 본 발명의 일 실시예에 따른 가변 저항 메모리 장치의 스위칭 메커니즘(Mechanism)을 설명하기 위한 단면도이다.
도 3a를 참조하면, 산소 공공(120)의 농도가 높은 제1 가변 저항층(110)과 접하는 제1 전극(100)에 양(+)의 전압을 인가하는 경우, 제2 가변 저항층(130) 내의 산소 이온(O2 -, 150)이 제1 가변 저항층(110)으로 이동하게 된다. 이에 따라 제2 가변 저항층(130) 내에 산소 공공(120)이 생성될 수 있다.
도 3b를 참조하면, 제2 가변 저항층(130) 내에 산소 공공(120)이 생성되어 제1 전극(100)과 제2 전극(140) 사이에 산소 공공(120)으로 이루어진 필라멘트 형태의 전류 통로가 형성된다. 이에 따라 제1 및 제2 가변 저항층(110, 130), 즉 메모리 셀은 고저항 상태(High Resistance State; HRS)에서 저저항 상태(Low Resistance State; LRS)로 변환된다.
도 3c를 참조하면, 산소 공공(120)이 생성된 제2 가변 저항층(130)과 접하는 제2 전극(140)에 양(+)의 전압을 인가하는 경우, 제1 가변 저항층(110) 내의 산소 이온(150)이 제2 가변 저항층(130)으로 이동하게 된다. 이에 따라 제2 가변 저항층(130) 내의 산소 공공(120)이 산소 이온(150)으로 채워질 수 있다.
도 3d를 참조하면, 제2 가변 저항층(130) 내의 산소 공공(120)이 산소 이온(150)으로 채워져 제1 전극(100)과 제2 전극(140) 사이에 형성되었던 필라멘트 형태의 전류 통로가 소멸된다. 이에 따라 제1 및 제2 가변 저항층(110, 130), 즉 메모리 셀은 저저항 상태(LRS)에서 초기의 고저항 상태(HRS)로 변환된다.
여기서, 본 발명의 일 실시예에 따른 가변 저항 메모리 장치의 경우, 제2 금속 산화물(예컨대, CaO)이 도핑된 제1 금속 산화물(예컨대, ZrO2)로 제1 가변 저항층(110)을 형성함에 따라 제1 가변 저항층(110)은 고농도의 산소 공공(120)을 포함하게 된다. 이로써 스위칭 전압에 따라 제1 가변 저항층(110)과 제2 가변 저항층(130) 상호 간에 이동하는 산소 이온(150)의 양이 증가하여 제1 전극(100)과 제2 전극(140) 사이에 형성되는 필라멘트 형태의 전류 통로의 변화량도 커지게 된다. 결과적으로 메모리 셀의 고저항 상태(HRS)와 저저항 상태(LRS) 간의 저항 차이가 커져 가변 저항 메모리 장치의 동작 마진(Margin)을 증가시킬 수 있다.
도 4는 크로스 포인트 셀 어레이(Cross Point Cell Array) 구조를 나타내는 사시도이다.
도 4를 참조하면, 본 발명의 일 실시예에 따른 가변 저항 메모리 장치는 크로스 포인트 셀 어레이 구조를 형성할 수 있다. 크로스 포인트 셀 어레이 구조는 서로 평행한 복수개의 비트 라인(BL) 및 비트 라인(BL)과 교차하면서 서로 평행한 복수개의 워드 라인(WL) 사이의 교차점에 메모리 셀(MC)이 배열되는 구조로서, 각 메모리 셀(MC)의 상부 또는 하부에 선택 소자(미도시됨), 예컨대 트랜지스터 또는 다이오드 등이 접속될 수도 있다.
여기서, 메모리 셀(MC)은 인가되는 전압 또는 전류에 따라 저항이 변화하여 적어도 서로 다른 두 저항 상태 사이에서 스위칭할 수 있는 가변 저항층을 포함할 수 있다. 또한, 각 메모리 셀(MC)의 하부는 하부 전극(BE)을 통해 비트 라인(BL)과 접속될 수 있으며, 상부는 상부 전극(TE)을 통해 워드 라인(WL)과 접속될 수 있다.
이상에서 설명한 본 발명의 제1 및 제2 실시예에 따른 가변 저항 메모리 장치 및 그 제조 방법에 의하면, 제2 금속 산화물이 도핑된 제1 금속 산화물로 가변 저항층을 형성함으로써 상기 가변 저항층 내에 생성되는 산소 공공의 농도를 높일 수 있다. 이에 따라 스위칭 전압에 따른 메모리 셀의 고저항 상태(HRS)와 저저항 상태(LRS) 간의 저항 차이가 커져 가변 저항 메모리 장치의 동작 마진을 증가시킬 수 있을 뿐만 아니라 데이터 보유(Retention) 특성도 향상시킬 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기록되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
100 : 제1 전극 110 : 제1 가변 저항층
120 : 산소 공공 130 : 제2 가변 저항층
140 : 제2 전극 150 : 산소 이온

Claims (14)

  1. 제1 전극;
    제2 전극;
    상기 제1 전극과 상기 제2 전극 사이에 개재되며, 2종 이상의 금속 산화물을 포함하는 제1 가변 저항층; 및
    상기 제1 가변 저항층과 상기 제2 전극 사이에 개재되며, 금속 산화물을 포함하는 제2 가변 저항층을 포함하는
    가변 저항 메모리 장치.
  2. 제1 전극;
    제2 전극;
    상기 제1 전극과 상기 제2 전극 사이에 개재되며, 2종 이상의 금속 산화물을 포함하는 제1 가변 저항층; 및
    상기 제1 전극과 상기 제1 가변 저항층 사이에 개재되며, 금속 산화물을 포함하는 제2 가변 저항층을 포함하는
    가변 저항 메모리 장치.
  3. 제1 항 또는 제2 항에 있어서,
    상기 제1 가변 저항층은, 제2 금속 산화물이 도핑된 제1 금속 산화물을 포함하되,
    상기 제1 금속은 지르코늄, 하프늄, 마그네슘, 망간, 니켈, 알루미늄, 세륨, 코발트, 크롬, 텅스텐 및 구리로 이루어진 군으로부터 선택되고,
    상기 제2 금속은 상기 제1 금속과는 다른 물질로서 칼슘, 마그네슘, 스트론튬, 코발트 및 니켈로 이루어진 군으로부터 선택되는
    가변 저항 메모리 장치.
  4. 제1 항 또는 제2 항에 있어서,
    상기 제2 가변 저항층은, 지르코늄, 하프늄, 마그네슘, 망간, 니켈, 알루미늄, 세륨, 코발트, 크롬, 텅스텐 및 구리로 이루어진 군으로부터 선택된 금속의 산화물을 포함하는
    가변 저항 메모리 장치.
  5. 제1 항 또는 제2 항에 있어서,
    상기 제1 및 제2 전극은, 금속 산화물과 반응하지 않는 금속 또는 금속 질화물을 포함하는
    가변 저항 메모리 장치.
  6. 제3 항에 있어서,
    상기 제1 가변 저항층은, 상기 제2 금속 산화물을 5 내지 15 at.%(원자백분율) 포함하는
    가변 저항 메모리 장치.
  7. 기판 상에 제1 전극을 형성하는 단계;
    상기 제1 전극 상에 2종 이상의 금속 산화물을 포함하는 제1 가변 저항층을 형성하는 단계;
    상기 제1 가변 저항층 상에 금속 산화물을 포함하는 제2 가변 저항층을 형성하는 단계; 및
    상기 제2 가변 저항층 상에 제2 전극을 형성하는 단계를 포함하는
    가변 저항 메모리 장치의 제조 방법.
  8. 기판 상에 제1 전극을 형성하는 단계;
    상기 제1 전극 상에 금속 산화물을 포함하는 제2 가변 저항층을 형성하는 단계;
    상기 제2 가변 저항층 상에 2종 이상의 금속 산화물을 포함하는 제1 가변 저항층을 형성하는 단계; 및
    상기 제1 가변 저항층 상에 제2 전극을 형성하는 단계를 포함하는
    가변 저항 메모리 장치의 제조 방법.
  9. 제7 항 또는 제8 항에 있어서,
    상기 제1 가변 저항층은, 제2 금속 산화물이 도핑된 제1 금속 산화물로 형성하되,
    상기 제1 금속은 지르코늄, 하프늄, 마그네슘, 망간, 니켈, 알루미늄, 세륨, 코발트, 크롬, 텅스텐 및 구리로 이루어진 군으로부터 선택되고,
    상기 제2 금속은 상기 제1 금속과는 다른 물질로서 칼슘, 마그네슘, 스트론튬, 코발트 및 니켈로 이루어진 군으로부터 선택되는
    가변 저항 메모리 장치의 제조 방법.
  10. 제7 항 또는 제8 항에 있어서,
    상기 제2 가변 저항층은, 지르코늄, 하프늄, 마그네슘, 망간, 니켈, 알루미늄, 세륨, 코발트, 크롬, 텅스텐 및 구리로 이루어진 군으로부터 선택된 금속의 산화물로 형성하는
    가변 저항 메모리 장치의 제조 방법.
  11. 제7 항 또는 제8 항에 있어서,
    상기 제1 및 제2 전극은, 금속 산화물과 반응하지 않는 금속 또는 금속 질화물로 형성하는
    가변 저항 메모리 장치의 제조 방법.
  12. 제7 항 또는 제8 항에 있어서,
    상기 제1 및 제2 가변 저항층은, 스퍼터링 방식으로 형성하는
    가변 저항 메모리 장치의 제조 방법.
  13. 제7 항 또는 제8 항에 있어서,
    상기 제1 및 제2 전극은, 스퍼터링 방식으로 형성하는
    가변 저항 메모리 장치의 제조 방법.
  14. 제9 항에 있어서,
    상기 제1 가변 저항층은, 상기 제2 금속 산화물을 5 내지 15 at.%(원자백분율) 포함하는
    가변 저항 메모리 장치의 제조 방법.
KR1020120030036A 2012-03-23 2012-03-23 가변 저항 메모리 장치 및 그 제조 방법 KR20130107887A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120030036A KR20130107887A (ko) 2012-03-23 2012-03-23 가변 저항 메모리 장치 및 그 제조 방법
US13/619,653 US20130248806A1 (en) 2012-03-23 2012-09-14 Variable resistance memory device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120030036A KR20130107887A (ko) 2012-03-23 2012-03-23 가변 저항 메모리 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20130107887A true KR20130107887A (ko) 2013-10-02

Family

ID=49210915

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120030036A KR20130107887A (ko) 2012-03-23 2012-03-23 가변 저항 메모리 장치 및 그 제조 방법

Country Status (2)

Country Link
US (1) US20130248806A1 (ko)
KR (1) KR20130107887A (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101481920B1 (ko) * 2013-11-15 2015-01-14 포항공과대학교 산학협력단 금속-절연체 전이현상을 이용한 선택 소자, 및 이를 포함하는 비휘발성 메모리 셀
KR101537396B1 (ko) * 2014-09-18 2015-07-16 한국외국어대학교 연구산학협력단 브라운밀레라이트 구조의 물질을 이용한 저항 스위칭 기억 소자
KR101588980B1 (ko) * 2014-12-04 2016-01-27 포항공과대학교 산학협력단 뉴로모픽 시스템 응용을 위한 시냅스 소자 및 그 제조방법
KR20200058133A (ko) * 2018-11-19 2020-05-27 한국과학기술연구원 저항성 메모리 장치 및 그것의 제조 방법
KR20200074901A (ko) * 2018-12-17 2020-06-25 세종대학교산학협력단 세륨 산화물막을 활성층으로 포함하는 저항 변화 메모리 소자
KR102352383B1 (ko) * 2021-05-13 2022-01-18 연세대학교 산학협력단 선택 소자 및 이를 포함하는 저항 변화형 메모리 장치

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101481920B1 (ko) * 2013-11-15 2015-01-14 포항공과대학교 산학협력단 금속-절연체 전이현상을 이용한 선택 소자, 및 이를 포함하는 비휘발성 메모리 셀
KR101537396B1 (ko) * 2014-09-18 2015-07-16 한국외국어대학교 연구산학협력단 브라운밀레라이트 구조의 물질을 이용한 저항 스위칭 기억 소자
WO2016043437A1 (ko) * 2014-09-18 2016-03-24 한국외국어대학교 연구산학협력단 브라운밀레라이트 구조의 물질을 이용한 저항 스위칭 기억 소자
KR101588980B1 (ko) * 2014-12-04 2016-01-27 포항공과대학교 산학협력단 뉴로모픽 시스템 응용을 위한 시냅스 소자 및 그 제조방법
KR20200058133A (ko) * 2018-11-19 2020-05-27 한국과학기술연구원 저항성 메모리 장치 및 그것의 제조 방법
KR20200074901A (ko) * 2018-12-17 2020-06-25 세종대학교산학협력단 세륨 산화물막을 활성층으로 포함하는 저항 변화 메모리 소자
KR102352383B1 (ko) * 2021-05-13 2022-01-18 연세대학교 산학협력단 선택 소자 및 이를 포함하는 저항 변화형 메모리 장치

Also Published As

Publication number Publication date
US20130248806A1 (en) 2013-09-26

Similar Documents

Publication Publication Date Title
CN104871313B (zh) 存储装置和存储装置制造方法
CN103199193B (zh) 阻变随机存取存储器件
KR101925449B1 (ko) 가변 저항 메모리 장치 및 그 제조 방법
US20140175360A1 (en) Bilayered Oxide Structures for ReRAM Cells
US20110089393A1 (en) Memory and Method of Fabricating the Same
US9431459B2 (en) Switching components and memory units
KR20130107887A (ko) 가변 저항 메모리 장치 및 그 제조 방법
TWI542054B (zh) 記憶體元件,製造其之方法,及記憶體裝置
KR20130052371A (ko) 비휘발성 메모리요소 및 이를 포함하는 메모리소자
US8884264B2 (en) Variable resistance memory device
US20160013406A1 (en) Variable resistive memory device
WO2017160233A1 (en) Memory device and method of forming the same
WO2016085665A1 (en) Electron barrier height controlled interfaces of resistive switching layers in resistive random access memory cells
US20140264225A1 (en) Resistance-variable memory device
US8860002B2 (en) Limited maximum fields of electrode-switching layer interfaces in Re-RAM cells
KR101317755B1 (ko) 문턱 스위칭 특성을 지니는 저항체를 포함하는 비휘발성메모리 소자, 이를 포함하는 메모리 어레이 및 그 제조방법
KR20120139082A (ko) 멀티비트 메모리요소, 이를 포함하는 메모리소자 및 이들의 제조방법
KR20130126325A (ko) 가변 저항 메모리 장치 및 그 제조 방법
CN110114894B (zh) 采用定位掺杂的非易失性存储结构
US20160005965A1 (en) Memory cells having a first selecting chalcogenide material and a second selecting chalcogenide material and methods therof
US20210408119A1 (en) Non-volatile storage device and method of manufacturing the same
WO2016153515A1 (en) Resistance memory devices including cation metal doped volatile selectors
KR101570620B1 (ko) 저항변화 메모리 소자 및 그 제조방법
US9391270B1 (en) Memory cells with vertically integrated tunnel access device and programmable impedance element
KR101915686B1 (ko) 가변 저항 메모리 장치 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid