KR20130102299A - Semiconductor package and the method - Google Patents

Semiconductor package and the method Download PDF

Info

Publication number
KR20130102299A
KR20130102299A KR1020120023440A KR20120023440A KR20130102299A KR 20130102299 A KR20130102299 A KR 20130102299A KR 1020120023440 A KR1020120023440 A KR 1020120023440A KR 20120023440 A KR20120023440 A KR 20120023440A KR 20130102299 A KR20130102299 A KR 20130102299A
Authority
KR
South Korea
Prior art keywords
resin layer
heat sink
package
substrate
semiconductor chip
Prior art date
Application number
KR1020120023440A
Other languages
Korean (ko)
Inventor
황철규
정진욱
Original Assignee
하나 마이크론(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하나 마이크론(주) filed Critical 하나 마이크론(주)
Priority to KR1020120023440A priority Critical patent/KR20130102299A/en
Publication of KR20130102299A publication Critical patent/KR20130102299A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

PURPOSE: A semiconductor package and a manufacturing method thereof are provided to easily radiate heat by inserting heat radiation fins into opening holes. CONSTITUTION: A semiconductor chip includes bonding pads. A substrate (210) is electrically connected to the bonding pads. Opening holes are formed in a resin layer (260). A heat radiation plate (270) includes heat radiation fins. The heat radiation fins are inserted into the opening holes of the resin layer respectively.

Description

반도체 패키지 및 그 제조방법{Semiconductor package and the method}Semiconductor package and its method

본 발명은 반도체 패키지 및 그 제조방법에 관한 것으로, 특히 반도체 패키지의 방열을 위해 칩을 봉지하는 수지층에 복수의 개구홀을 형성하여 각 개구홀에 방열핀을 삽입함으로써 칩에서 발생되는 열을 효과적으로 방열시키는 반도체 패키지 및 그 제조방법에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package and a method for manufacturing the same. In particular, a plurality of opening holes are formed in a resin layer encapsulating a chip for heat dissipation of a semiconductor package, and heat radiation fins are inserted into each opening hole to effectively dissipate heat generated from the chip. It relates to a semiconductor package and a method for manufacturing the same.

일반적으로 반도체 칩들은 특정한 온도 범위 내에서 동작하도록 설계된다. 이러한 반도체 칩은 고성능이 될수록 더 많은 전력을 소비하고 더 많은 열을 발생시키기 때문에 동작 온도 범위 내에 유지하기 위해서 방열이 필요하다. In general, semiconductor chips are designed to operate within a specific temperature range. These semiconductor chips consume more power and generate more heat as they become more powerful, requiring heat dissipation to stay within the operating temperature range.

종래부터 반도체 IC 등을 1 개 또는 복수개를 내장하는 QFP, PGA, BGA 등의 싱글칩 패키지, 또는 하이브리드 IC, MCM 등의 멀티칩의 IC 부품을 실장하는 반도체 패키지에 있어서, 이들 IC 부품을 프린터 기판상에 실장함과 동시에, 프린터 기판과 반대면에 방열용의 히트싱크를 설치하였다. 이러한, 방열용의 히트싱크를 반도체 IC 등의 패키지에 설치함으로써, 이들 반도체 칩에 발생ㆍ축열되는 열을 효율적으로 방열시키고, 반도체 IC 등의 발열에 의한 오작동을 방지함과 동시에, 반도체의 열화를 억제시켜 수명이 길어지게 한다. Conventionally, in a single-chip package such as QFP, PGA, BGA, etc. in which one or a plurality of semiconductor ICs are embedded, or a semiconductor package in which multi-chip IC components such as hybrid ICs and MCMs are mounted, these IC components are used as printer substrates. On the other hand, a heat sink for heat dissipation was provided on the surface opposite to the printer substrate. By providing a heat sink for heat dissipation in a package such as a semiconductor IC, the heat generated and stored in these semiconductor chips can be efficiently dissipated, preventing malfunction due to heat generation of the semiconductor IC and at the same time, deteriorating the semiconductor. Suppresses the lifespan.

도 1은 일반적인 BGA 반도체 칩 패키지의 구조를 도시한 도면이다. 도 1에 도시된 바와 같이, 반도체 칩(10)이 접착제(20)를 통하여 인쇄회로기판(30) 위에 실장되어 있으며, 반도체 칩(10)의 본딩패드(12)가 와이어(40)를 통해 인쇄회로기판(30)과 연결되고, 봉지재(50)가 반도체 칩(10)과 와이어(40) 등을 봉지하여 외부환경으로부터 보호하고 있다. 이에 더하여 인쇄회로기판(30)의 하부에서 솔더볼들(60)이 형성되어 외부 접속 단자로 이용된다.1 is a view showing the structure of a typical BGA semiconductor chip package. As shown in FIG. 1, a semiconductor chip 10 is mounted on a printed circuit board 30 through an adhesive 20, and a bonding pad 12 of the semiconductor chip 10 is printed through a wire 40. Connected to the circuit board 30, the encapsulant 50 encapsulates the semiconductor chip 10, the wire 40, and the like to protect the external environment. In addition, solder balls 60 are formed under the printed circuit board 30 to serve as external connection terminals.

이러한 BGA는 적용되는 반도체 칩이 고집적화 고속도화하면서 보다 높은 전원을 이용하게 되고 그에 따라 반도체 칩에서 발생되는 열을 외부로 빠르게 방출시켜야 하는 필요성이 제기되었다. Such a BGA has a need to discharge heat generated from the semiconductor chip to the outside as the semiconductor chip to be applied has higher integration speed and higher power.

따라서, 반도체 칩에서 열을 방산하기 위하여 열은 패키지 재료를 통하여 열 싱크에 전달되어 외부 환경으로 방열하게 된다. 그러나, 이러한 열 패키지 재료를 통하여 열을 전달하는 과정에서 방열 효과가 떨어지는 문제점이 있다.
Thus, heat is transferred to the heat sink through the package material to dissipate heat to the external environment in order to dissipate heat in the semiconductor chip. However, there is a problem that the heat dissipation effect is inferior in the process of transferring heat through the thermal package material.

본 발명이 해결하고자 하는 기술적 과제는 반도체 패키지의 방열을 위해 칩을 봉지하는 수지층에 복수의 개구홀을 형성하여 각 개구홀에 방열핀을 삽입함으로써 칩에서 발생되는 열을 효과적으로 외부로 방열시키는 반도체 패키지 및 그 제조방법을 제공하는 것이다.The technical problem to be solved by the present invention is to form a plurality of opening holes in the resin layer encapsulating the chip for heat dissipation of the semiconductor package by inserting a heat radiation fin into each opening hole to effectively heat the heat generated from the chip to the outside package And to provide a method for producing the same.

본 발명에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급하지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.It is to be understood that both the foregoing general description and the following detailed description are exemplary and explanatory and are not restrictive of the invention, unless further departing from the spirit and scope of the invention as defined by the appended claims. It will be possible.

상기 기술적 과제를 해결하기 위한 본 발명에 따른 반도체 패키지에 있어서, 복수의 본딩 패드를 갖는 반도체 칩과; 상기 반도체 칩을 실장하고 상기 본딩 패드와 전기적으로 연결된 기판과; 상기 결과물이 형성된 기판의 상면을 봉지하고, 복수의 개구홀이 형성된 수지층과; 상기 수지층의 개구홀에 각각 대응하여 삽입되는 복수의 방열 핀을 갖는 방열판을 포함하는 점에 그 특징이 있다. In the semiconductor package according to the present invention for solving the technical problem, a semiconductor chip having a plurality of bonding pads; A substrate on which the semiconductor chip is mounted and electrically connected to the bonding pads; A resin layer encapsulating an upper surface of the substrate on which the resultant is formed, and having a plurality of opening holes formed therein; It is characterized in that it includes a heat sink having a plurality of heat dissipation fins respectively corresponding to the opening holes of the resin layer.

여기서, 상기 방열판의 상부 면에는 요철 형태의 패턴이 형성되는 점에 그 특징이 있다. Here, the upper surface of the heat sink is characterized in that the irregular pattern is formed.

여기서, 상기 방열판은 열 전도도가 높은 금속물질로 형성되는 점에 그 특징이 있다. Here, the heat sink is characterized in that it is formed of a metal material having high thermal conductivity.

여기서, 상기 반도체 패키지는 BGA(Ball Grid Array), 플립칩 BGA(Flip-chip Ball Grid Array), QFN(Quad-Flat No-lead) 패키지 중 어느 하나의 패키지 구조로 선택되어 형성되는 점에 그 특징이 있다. The semiconductor package may be formed by selecting any one of a ball grid array (BGA), a flip-chip ball grid array (BGA), and a quad-flat no-lead (QFN) package. There is this.

여기서, 상기 기판은 상면에 상기 본딩 패드에 대응하여 형성된 복수의 전극 패드와; 하면에 형성된 복수의 솔더 볼과, 상기 전극 패드들과 상기 솔더 볼들을 전기적으로 연결하는 금속배선들을 포함하는 점에 그 특징이 있다. The substrate may include a plurality of electrode pads formed on an upper surface of the substrate to correspond to the bonding pads; It is characterized in that it comprises a plurality of solder balls formed on the lower surface, and metal wires for electrically connecting the electrode pads and the solder balls.

또한, 본 발명에 따른 반도체 패키지의 제조방법에 있어서, 전극 패드, 솔더 볼 및 금속 배선들이 형성된 기판상에 반도체 칩을 실장하는 단계와; 상기 결과물상에 수지 물질을 도포하여 경화한 후 수지층을 형성하는 단계와; 상기 경화된 수지층에 소정 패턴으로 복수의 개구홀을 형성하는 단계와; 상기 형성된 개구홀에 대응하는 복수의 방열핀을 갖는 방열판을 형성하는 단계를 포함하는 점에 그 특징이 있다. In addition, a method of manufacturing a semiconductor package according to the present invention, comprising the steps of: mounting a semiconductor chip on a substrate on which electrode pads, solder balls and metal wires are formed; Forming a resin layer after applying and curing a resin material on the resultant material; Forming a plurality of opening holes in the cured resin layer in a predetermined pattern; It is characterized in that it comprises the step of forming a heat sink having a plurality of heat radiation fins corresponding to the formed opening hole.

여기서, 상기 방열판의 상부에는 요철 패턴이 더 형성되는 점에 그 특징이 있다.
Here, the upper part of the heat sink is characterized in that the uneven pattern is further formed.

이상의 본 발명에 따르면, 반도체 패키지의 방열을 위해 칩을 봉지하는 수지층에 복수의 개구홀을 형성하여 각 개구홀에 방열핀을 삽입함으로써 칩에서 발생되는 열을 직접 전달받아 효과적으로 방열시킬 수 있다.
According to the present invention, a plurality of opening holes are formed in the resin layer encapsulating the chip for heat dissipation of the semiconductor package, thereby inserting heat radiation fins into each opening hole to directly receive heat generated from the chip, thereby effectively dissipating heat.

도 1은 일반적인 BGA 반도체 칩 패키지의 구조를 도시한 도면.
도 2는 본 발명의 일 실시 예에 따른 반도체 패키지의 구조를 개략적으로 도시한 도면.
도 3은 본 발명에 따른 반도체 패키지의 방열핀이 결합되는 것을 도시한 도면.
도 4는 본 발명에 따른 반도체 패키지의 방열핀이 형성된 형태를 도시한 평면도.
도 5는 본 발명에 따른 또 다른 실시 예의 반도체 패키지의 구조를 개략적으로 도시한 도면.1 is a diagram illustrating a structure of a typical BGA semiconductor chip package.
2 is a schematic view showing a structure of a semiconductor package according to an embodiment of the present invention.
3 is a view showing that the heat radiation fins of the semiconductor package according to the present invention are coupled.
Figure 4 is a plan view showing a form in which the heat radiation fin of the semiconductor package according to the present invention.
5 is a schematic view showing the structure of a semiconductor package according to another embodiment of the present invention.

이하 첨부된 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 바람직한 실시 예를 상세히 설명한다. 다만, 본 발명의 바람직한 실시 예에 대한 동작 원리를 상세하게 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the detailed description of known functions and configurations incorporated herein will be omitted when it may unnecessarily obscure the subject matter of the present invention.

또한, 도면 전체에 걸쳐 유사한 기능 및 작용을 하는 부분에 대해서는 동일한 도면 부호를 사용한다.The same reference numerals are used for portions having similar functions and functions throughout the drawings.

덧붙여, 명세서 전체에서, 어떤 부분이 다른 부분과 '연결'되어 있다고 할때, 이는 '직접적으로 연결'되어 있는 경우뿐만 아니라, 그 중간에 다른 소자를 사이에 두고 '간접적으로 연결'되어 있는 경우도 포함한다. 또한 어떤 구성 요소를 '포함'한다는 것은, 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라, 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
In addition, in the entire specification, when a part is referred to as being 'connected' to another part, it may be referred to as 'indirectly connected' not only with 'directly connected' . Also, to include an element does not exclude other elements unless specifically stated otherwise, but may also include other elements.

이하 본 발명의 일 실시 예를 첨부된 도면을 참조하여 상세히 설명한다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 일 실시 예에 따른 반도체 패키지의 구조를 개략적으로 도시한 도면이고, 도 3은 본 발명에 따른 반도체 패키지의 방열핀이 결합되는 것을 도시한 도면이고, 도 4는 본 발명에 따른 반도체 패키지의 방열핀이 형성된 형태를 도시한 평면도이다. 2 is a view schematically showing the structure of a semiconductor package according to an embodiment of the present invention, Figure 3 is a view showing that the heat dissipation fins of the semiconductor package according to the present invention, Figure 4 is according to the present invention It is a top view which shows the form in which the heat radiation fin of the semiconductor package was formed.

도 2에 도시된 바와 같이, 본 발명에 따른 반도체 패키지에 있어서, 복수의 본딩 패드를 갖는 반도체 칩(220)과, 상기 반도체 칩(220)을 실장하고 상기 본딩 패드와 전기적으로 연결된 기판(210)과, 상기 결과물이 형성된 기판(210)의 상면을 봉지하고, 복수의 개구홀이 형성된 수지층(260)과, 상기 수지층(260)의 개구홀에 각각 대응하여 삽입되는 복수의 방열 핀을 갖는 방열판(270)을 포함하여 구성된다. As shown in FIG. 2, in the semiconductor package according to the present invention, a semiconductor chip 220 having a plurality of bonding pads, and a substrate 210 on which the semiconductor chip 220 is mounted and electrically connected to the bonding pads. And a resin layer 260 encapsulating an upper surface of the substrate 210 on which the resultant is formed, and having a plurality of heat dissipation fins respectively inserted in correspondence to the opening holes of the resin layer 260. It is configured to include a heat sink (270).

상기 반도체 칩(220)을 포함하는 패키지 구조는 플립칩 BGA(Flip-chip Ball Grid Array)를 일 예로 도시하고 있으나 DIP(dual in-line package) 패키징, PGA(pin grid array) 패키징, LCC(leadless chip carrier) 패키징, SOIC(small-outline integrated circuit) 패키징, PLCC(plastic leaded chip carrier) 패키징, PQFP(plastic quad flat pack) 패키징 및 TQFP(thin quad flat pack) 패키징, TSOP(thin small-outline packages) 패키징, LGA(land grid array) 패키징 및 QFN(Quad-Flat No-lead) 패키징 등 다양한 형태의 구조에서 선택적으로 적용하는 것이 바람직하다. The package structure including the semiconductor chip 220 is a flip-chip ball grid array (BGA) as an example, but dual in-line package (DIP) packaging, pin grid array (PGA) packaging, and leadless (LCC). chip carrier (SOC) packaging, small-outline integrated circuit (SOIC) packaging, plastic leaded chip carrier (PLC) packaging, plastic quad flat pack (PQFP) packaging, and thin quad flat pack (TQFP) packaging, thin small-outline packages (TSOP) It is desirable to selectively apply to various types of structures such as packaging, land grid array (LGA) packaging, and quad-flat no-lead (QFN) packaging.

상기 기판(210)은 인쇄회로기판으로 상면에 상기 본딩 패드(221)에 대응하여 형성된 복수의 전극 패드(230)와, 하면에 형성된 복수의 솔더 볼(250)과, 상기 전극 패드들(230)과 상기 솔더 볼들(250)을 전기적으로 연결하는 금속배선들(240)을 포함한다. The substrate 210 is a printed circuit board, a plurality of electrode pads 230 formed on an upper surface of the substrate to correspond to the bonding pads 221, a plurality of solder balls 250 formed on a lower surface thereof, and the electrode pads 230. And metal wires 240 electrically connecting the solder balls 250 to each other.

그리고, 다층의 금속배선들(240)이 형성되어 상/하면이 전기적으로 연결되는 인쇄회로기판의 중앙부에 반도체 칩(220)이 실장된다. 여기서, 상기 금속배선들(240)은 상/하면에서 보호층으로 코팅되어 외부로부터 보호된다. In addition, the semiconductor chip 220 is mounted on a central portion of the printed circuit board in which the multilayer metal wires 240 are formed to electrically connect the upper and lower surfaces thereof. Here, the metal wires 240 are coated with a protective layer on the top / bottom to protect from the outside.

이때, 상기 기판(210)의 상면에 형성된 복수의 전극 패드(230)는 상기 반도체 칩(220)의 본딩패드(221)와 각각 금과 같은 도전성 와이어(222)를 통해 전기적으로 연결된다. In this case, the plurality of electrode pads 230 formed on the upper surface of the substrate 210 are electrically connected to the bonding pads 221 of the semiconductor chip 220 through conductive wires 222 such as gold, respectively.

상기 기판(210)의 하면에서는 솔더볼(250)이 형성되어 상기 금속배선(240)을 통해 상기 전극패드(230)와 전기적으로 연결된다. Solder balls 250 are formed on the lower surface of the substrate 210 and are electrically connected to the electrode pads 230 through the metal wires 240.

상기 수지층(260)은 반도체 칩(220)과 와이어(222) 등을 포함하는 영역에 에폭시 몰드 컴파운드(EMC ; Epoxy Mold Compound)와 같은 액상의 봉지재가 도포된 후 경화됨으로써 형성된다. The resin layer 260 is formed by applying a liquid encapsulant such as an epoxy mold compound (EMC) to a region including the semiconductor chip 220 and the wire 222 and then curing it.

보다 구체적으로, 상기 경화된 수지층(260)은 레이저 드릴(Laser drill)을 통해 복수의 개구홀을 형성하게 된다. 이때, 상기 개구홀(261)은 상기 방열판(270)과 결합하기 위해 형성되는 것으로 일정 간격으로 일정 크기의 패턴으로 형성하는 것이 바람직하다. More specifically, the cured resin layer 260 forms a plurality of opening holes through a laser drill. At this time, the opening hole 261 is formed to be coupled to the heat sink 270, it is preferable to form a pattern of a predetermined size at regular intervals.

상기 방열판(270)은 열전도도가 우수한 금속 물질로 제조되는 것이 바람직하며, 이러한 금속에는 구리(Cu), 알루미늄(Al) 등이 있다. 이들 금속들은 열전도도, 접착력 및 산화방지력 등과 같은 특성들을 강화하기 위하여 열처리 등과 같은 다양한 공정이 수반될 수 있다. 또한 방열판의 두께는 사이트에 형성되는 솔더 볼의 크기보다 적은 두께로 형성되어야 하며, 이러한 방열판은 방열판이 부착된 인쇄회로기판을 공급받거나 또는 인쇄회로기판과 방열판을 별개로 공급받아 부착시키는 등 패키지 제조공정의 변화에 따라 자유롭게 형성할 수 있다. The heat sink 270 is preferably made of a metal material having excellent thermal conductivity, and the metal includes copper (Cu), aluminum (Al), and the like. These metals may be accompanied by various processes, such as heat treatment, to enhance properties such as thermal conductivity, adhesion, anti-oxidation, and the like. In addition, the thickness of the heat sink should be less than the size of the solder ball formed on the site, such heat sink is supplied with a printed circuit board attached to the heat sink, or separately supplied and attached to the printed circuit board and the heat sink attached to the package manufacturing It can form freely according to a process change.

여기서, 상기 방열판(270)은 상기 수지층(260)에 형성된 복수의 개구홀(261)에 각각 삽입되는 복수의 방열핀(271)이 형성되어 있다. 따라서, 상기 방열핀(271)은 상기 수지층(260)에 삽입되어 상기 반도체 칩(220)으로부터 발생되는 열을 보다 빠르게 전달받아 외부로 방출하게 된다. 즉, 상기 방열핀(271)은 상기 수지층(260) 내에 각각 삽입됨으로써 열을 전달받는 면적을 넓어 방열 효과를 높일 수 있다. Here, the heat dissipation plate 270 is formed with a plurality of heat dissipation fins 271 respectively inserted into the plurality of opening holes 261 formed in the resin layer 260. Therefore, the heat dissipation fin 271 is inserted into the resin layer 260 to receive heat generated from the semiconductor chip 220 more quickly and to be discharged to the outside. That is, the heat dissipation fins 271 may be respectively inserted into the resin layer 260 to increase an area for receiving heat to increase heat dissipation effects.

또한, 도 5는 본 발명에 따른 또 다른 실시 예의 반도체 패키지의 구조를 개략적으로 도시한 도면이다. 도 5에 도시된 바와 같이, 본 발명에 따른 반도체 패키지에 있어서, 복수의 본딩 패드(521)를 갖는 반도체 칩(520)과, 상기 반도체 칩(520)을 실장하고 상기 본딩 패드(521)와 전기적으로 연결된 기판(510)과, 상기 결과물이 형성된 기판(510)의 상면을 봉지하고, 복수의 개구홀이 형성된 수지층(560)과, 하부면에 상기 수지층(260)의 개구홀에 각각 대응하여 삽입되는 복수의 방열 핀(571)이 형성되고, 상부면에 요철 형태의 패턴(572)이 형성된 방열판(570)을 포함하여 구성된다. 5 is a view schematically showing the structure of a semiconductor package according to another embodiment of the present invention. As shown in FIG. 5, in the semiconductor package according to the present invention, a semiconductor chip 520 having a plurality of bonding pads 521 and a semiconductor chip 520 are mounted and electrically connected to the bonding pads 521. A substrate 510 connected to each other, an upper surface of the substrate 510 on which the resultant is formed, and a resin layer 560 having a plurality of opening holes formed therein, and corresponding opening holes of the resin layer 260 on the lower surface, respectively. A plurality of heat dissipation fins 571 to be inserted are formed, and includes a heat dissipation plate 570 having a pattern 572 having a concave-convex shape on an upper surface thereof.

여기서, 또 다른 실시 예에 따른 동일한 상세한 설명을 상기 도 2 내지 도 4를 참조로 생략하기로 한다. Here, the same detailed description according to another embodiment will be omitted with reference to FIGS. 2 to 4.

상기 방열판(570)은 열전도도가 우수한 금속 물질로 제조되는 것이 바람직하며, 이러한 금속에는 구리(Cu), 알루미늄(Al) 등이 있다. 이들 금속들은 열전도도, 접착력 및 산화방지력 등과 같은 특성들을 강화하기 위하여 열처리 등과 같은 다양한 공정이 수반될 수 있다. 또한 방열판의 두께는 사이트에 형성되는 솔더 볼의 크기보다 적은 두께로 형성되어야 하며, 이러한 방열판은 방열판이 부착된 인쇄회로기판을 공급받거나 또는 인쇄회로기판과 방열판을 별개로 공급받아 부착시키는 등 패키지 제조공정의 변화에 따라 자유롭게 형성할 수 있다. The heat sink 570 is preferably made of a metal material having excellent thermal conductivity, and the metal includes copper (Cu), aluminum (Al), and the like. These metals may be accompanied by various processes, such as heat treatment, to enhance properties such as thermal conductivity, adhesion, anti-oxidation, and the like. In addition, the thickness of the heat sink should be less than the size of the solder ball formed on the site, such heat sink is supplied with a printed circuit board attached to the heat sink, or separately supplied and attached to the printed circuit board and the heat sink attached to the package manufacturing It can form freely according to a process change.

여기서, 상기 방열판(570)은 하부면에 상기 수지층에 형성된 복수의 개구홀에 각각 삽입되는 복수의 방열핀(571)이 형성되어 있고, 상기 방열판의 상부 면에는 요철 형태의 패턴(572)이 형성되어 있다. Here, the heat dissipation plate 570 has a plurality of heat dissipation fins 571 respectively inserted into a plurality of opening holes formed in the resin layer on a lower surface thereof, and a pattern 572 having irregularities on the upper surface of the heat dissipation plate is formed. It is.

보다 구체적으로, 상기 방열핀(571)은 상기 수지층(560)에 삽입되어 상기 반도체 칩(520)으로부터 발생되는 열을 보다 빠르게 전달받아 외부로 방출하게 되며, 이때 외부면에 접촉되는 상부면을 요철 형태의 패턴(572)으로 형성하여 열을 방출하게 된다. 즉, 상기 방열핀(571)은 상기 수지층(560) 내에 각각 삽입됨으로써 열을 전달받는 면적을 넓히고, 상기 요철 패턴(572)은 외부로 방출되는 면적을 넓혀 방열 효과를 높일 수 있다. More specifically, the heat dissipation fins 571 are inserted into the resin layer 560 to receive heat generated from the semiconductor chip 520 more quickly and release them to the outside, wherein the upper surface contacting the outer surface is uneven. It is formed in the pattern 572 of the form is to emit heat. That is, the heat dissipation fins 571 may be respectively inserted into the resin layer 560 to increase the area receiving heat, and the uneven pattern 572 may increase the area discharged to the outside to increase the heat dissipation effect.

한편, 상기 반도체 패키지의 제조방법은 먼저 전극 패드, 솔더 볼 및 금속 배선들이 형성된 기판상에 반도체 칩을 실장하고, 상기 결과물상에 수지 물질을 도포하여 경화한 후 수지층을 형성하게 된다.Meanwhile, in the method of manufacturing the semiconductor package, a semiconductor chip is first mounted on a substrate on which electrode pads, solder balls, and metal wires are formed, and a resin material is applied to the resultant product to cure, thereby forming a resin layer.

그리고, 상기 경화된 수지층에 소정 패턴으로 복수의 개구홀을 형성한 후, 상기 형성된 개구홀에 대응하는 복수의 방열핀을 갖는 방열판을 형성하게 된다. 여기서, 상기 방열판의 상부에는 요철 패턴을 더 형성할 수 있다.
The plurality of opening holes are formed in the cured resin layer in a predetermined pattern, and then a heat dissipation plate having a plurality of heat dissipation fins corresponding to the opening holes is formed. Here, an uneven pattern may be further formed on the heat sink.

이상에서 설명한 바와 같이, 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시 예에 관하여 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 범주에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 따라서 본 발명의 권리 범위는 설명된 실시 예에 국한되어 정해져서는 안되며, 후술하는 청구범위뿐만 아니라, 이와 균등한 것들에 의해 정해져야 한다.While the present invention has been particularly shown and described with reference to exemplary embodiments, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, Of course, this is possible. Therefore, the scope of the present invention should not be limited to the described embodiments, but should be defined by the equivalents as well as the claims that follow.

210, 510 --- 기판 220, 520 --- 반도체 칩
260, 560 --- 수지층 270, 570 --- 방열판
271, 571 --- 방열 핀 572 --- 요철 패턴210, 510 --- Substrate 220, 520 --- Semiconductor Chip
260, 560 --- resin layer 270, 570 --- heat sink
271, 571 --- Heat dissipation fins 572 --- Uneven pattern

Claims (7)

복수의 본딩 패드를 갖는 반도체 칩과;
상기 반도체 칩을 실장하고 상기 본딩 패드와 전기적으로 연결된 기판과;
상기 결과물이 형성된 기판의 상면을 봉지하고, 복수의 개구홀이 형성된 수지층과;
상기 수지층의 개구홀에 각각 대응하여 삽입되는 복수의 방열 핀을 갖는 방열판을 포함하는 것을 특징으로 하는 반도체 패키지.
A semiconductor chip having a plurality of bonding pads;
A substrate on which the semiconductor chip is mounted and electrically connected to the bonding pads;
A resin layer encapsulating an upper surface of the substrate on which the resultant is formed, and having a plurality of opening holes formed therein;
And a heat dissipation plate having a plurality of heat dissipation fins respectively corresponding to the opening holes of the resin layer.
제 1항에 있어서,
상기 방열판의 상부 면에는 요철 형태의 패턴이 형성되는 것을 특징으로 하는 반도체 패키지.
The method of claim 1,
The semiconductor package, characterized in that the pattern of the concave-convex shape is formed on the upper surface of the heat sink.
제 1항에 있어서,
상기 방열판은 열 전도도가 높은 금속물질로 형성되는 것을 특징으로 하는 반도체 패키지.
The method of claim 1,
The heat sink is a semiconductor package, characterized in that formed of a metal material with high thermal conductivity.
제 1항에 있어서,
상기 반도체 칩의 실장 구조는 BGA(Ball Grid Array), 플립칩 BGA(Flip-chip Ball Grid Array) 및 QFN(Quad-Flat No-lead) 패키지에서 어느 하나의 패키지 구조로 형성되는 것을 특징으로 하는 반도체 패키지.
The method of claim 1,
The semiconductor chip mounting structure may be formed of any one package structure in a ball grid array (BGA), flip-chip ball grid array (BGA), and quad-flat no-lead (QFN) package. package.
제 1항에 있어서,
상기 기판은 상면에 상기 본딩 패드에 대응하여 형성된 복수의 전극 패드와;하면에 형성된 복수의 솔더 볼과 및 상기 전극 패드들과 상기 솔더 볼들을 전기적으로 연결하는 금속배선들을 포함하는 인쇄회로기판인 것을 특징으로 하는 반도체 패키지.
The method of claim 1,
The substrate is a printed circuit board including a plurality of electrode pads formed on the upper surface corresponding to the bonding pads, a plurality of solder balls formed on the lower surface, and metal wires electrically connecting the electrode pads and the solder balls. A semiconductor package characterized by the above-mentioned.
전극 패드, 솔더 볼 및 금속 배선들이 형성된 기판상에 반도체 칩을 실장하는 단계와;
상기 결과물상에 수지 물질을 도포하여 경화한 후 수지층을 형성하는 단계와;
상기 경화된 수지층에 소정 패턴으로 복수의 개구홀을 형성하는 단계와;
상기 형성된 개구홀에 대응하는 복수의 방열핀을 갖는 방열판을 형성하는 단계를 포함하는 반도체 패키지의 제조방법.
Mounting a semiconductor chip on a substrate on which electrode pads, solder balls, and metal wirings are formed;
Forming a resin layer after applying and curing a resin material on the resultant material;
Forming a plurality of opening holes in the cured resin layer in a predetermined pattern;
And forming a heat sink having a plurality of heat sink fins corresponding to the formed opening holes.
제 6항에 있어서,
상기 방열판의 상부에는 요철 패턴이 더 형성되는 것을 특징으로 하는 반도체 패키지의 제조방법.
The method according to claim 6,
Method of manufacturing a semiconductor package, characterized in that the concave-convex pattern is further formed on the heat sink.
KR1020120023440A 2012-03-07 2012-03-07 Semiconductor package and the method KR20130102299A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120023440A KR20130102299A (en) 2012-03-07 2012-03-07 Semiconductor package and the method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120023440A KR20130102299A (en) 2012-03-07 2012-03-07 Semiconductor package and the method

Publications (1)

Publication Number Publication Date
KR20130102299A true KR20130102299A (en) 2013-09-17

Family

ID=49452093

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120023440A KR20130102299A (en) 2012-03-07 2012-03-07 Semiconductor package and the method

Country Status (1)

Country Link
KR (1) KR20130102299A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107946254A (en) * 2017-12-18 2018-04-20 华天科技（昆山）电子有限公司 The silicon substrate fan-out package and wafer-level packaging method of integrated heat dissipation structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107946254A (en) * 2017-12-18 2018-04-20 华天科技（昆山）电子有限公司 The silicon substrate fan-out package and wafer-level packaging method of integrated heat dissipation structure

Similar Documents

Publication Publication Date Title
US10204848B2 (en) Semiconductor chip package having heat dissipating structure
US9013035B2 (en) Thermal improvement for hotspots on dies in integrated circuit packages
US6599779B2 (en) PBGA substrate for anchoring heat sink
US6956741B2 (en) Semiconductor package with heat sink
US5552635A (en) High thermal emissive semiconductor device package
US20070045824A1 (en) Methods of making a die-up ball grid array package with printed circuit board attachable heat spreader
US20120032350A1 (en) Systems and Methods for Heat Dissipation Using Thermal Conduits
US9093486B2 (en) Molded leadframe substrate semiconductor package
KR20130140354A (en) Semiconductor package and the method
US9142523B2 (en) Semiconductor device and manufacturing method thereof
KR101352233B1 (en) Semiconductor package and the method
US20120306064A1 (en) Chip package
US9634180B2 (en) Method for forming semiconductor device package with slanting structures
TWI536515B (en) Semiconductor package device with a heat dissipation structure and the packaging method thereof
TWI237363B (en) Semiconductor package
KR20130102299A (en) Semiconductor package and the method
JP2007036035A (en) Semiconductor device
KR102603421B1 (en) Integrated circuit packaging structure and manufacturing method thereof
US9190355B2 (en) Multi-use substrate for integrated circuit
TWI553799B (en) Semiconductor package structure
KR20120031817A (en) Circuit board having semiconductor chip and stacked semiconductor package having thereof
KR20130102301A (en) Semiconductor package and the method
CN109935557B (en) Electronic package and method for manufacturing the same
JP2000058699A (en) Semiconductor device and its manufacture
KR20130107670A (en) Semiconductor package heat slug structure for thermal dissipation and manufacturing this semiconductor package

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid