KR20130101363A - Method for manufacturing solar cell - Google Patents

Method for manufacturing solar cell Download PDF

Info

Publication number
KR20130101363A
KR20130101363A KR1020120022455A KR20120022455A KR20130101363A KR 20130101363 A KR20130101363 A KR 20130101363A KR 1020120022455 A KR1020120022455 A KR 1020120022455A KR 20120022455 A KR20120022455 A KR 20120022455A KR 20130101363 A KR20130101363 A KR 20130101363A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
solar cell
doping
conductivity type
type impurity
Prior art date
Application number
KR1020120022455A
Other languages
Korean (ko)
Other versions
KR101807791B1 (en
Inventor
황성현
하정민
최영호
김진성
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020120022455A priority Critical patent/KR101807791B1/en
Publication of KR20130101363A publication Critical patent/KR20130101363A/en
Application granted granted Critical
Publication of KR101807791B1 publication Critical patent/KR101807791B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1876—Particular processes or apparatus for batch treatment of the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/02168—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells the coatings being antireflective or having enhancing optical properties for the solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photovoltaic Devices (AREA)

Abstract

PURPOSE: A method for fabricating a solar cell is provided to prevent an electrical short by performing an isolation process for etching the lateral surface of a semiconductor substrate. CONSTITUTION: A semiconductor substrate including a lateral surface is prepared (ST10). A first doping process is performed on the first surface of the semiconductor substrate (ST20). The lateral surface of the semiconductor substrate is etched. An isolation process is performed on the lateral surface of the semiconductor substrate (ST30). A second doping process is performed on the second surface of the semiconductor substrate (ST40). [Reference numerals] (ST10) Step where a semiconductor substrate is prepared; (ST20) Step where a first doping process is performed; (ST30) Step where an isolation process is performed; (ST40) Step where a second doping process is performed; (ST50) Step where a simultaneous heat treatment process is performed; (ST60) Step where an anti-reflection layer and a passivation layer are formed; (ST70) Step where an electrode is formed

Description

태양 전지의 제조 방법{METHOD FOR MANUFACTURING SOLAR CELL}[0001] METHOD FOR MANUFACTURING SOLAR CELL [0002]

본 발명은 태양 전지의 제조 방법에 관한 것으로서, 좀더 상세하게는 공정을 개선한 태양 전지의 제조 방법에 관한 것이다. The present invention relates to a method for manufacturing a solar cell, and more particularly to a method for manufacturing a solar cell with improved process.

최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예상되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고 있다. 그 중에서도 태양 전지는 태양광 에너지를 전기 에너지로 변환시키는 차세대 전지로서 각광받고 있다. With the recent depletion of existing energy sources such as oil and coal, interest in alternative energy to replace them is increasing. Among them, solar cells are attracting attention as a next-generation battery that converts solar energy into electric energy.

이러한 태양 전지에서는 광전 변환을 일으킬 수 있도록 불순물층을 형성하여 pn 접합 등을 형성하고, n형 불순물층 및/또는 p형 불순물층에 연결되는 전극을 형성한다. 이러한 불순물층을 형성하는 중에 예측하기 어려운 공정 오차 등에 의하여 원하지 않는 전기적 단락이 일어날 수 있다. 그러면, 태양 전지의 전류 밀도 및 개방 전압이 감소되어 태양 전지의 효율이 저하될 수 있고, 발열 등에 의하여 수명이 줄어들 수 있다. In such a solar cell, an impurity layer is formed so as to cause photoelectric conversion to form a pn junction and the like, and an electrode connected to an n-type impurity layer and / or a p-type impurity layer is formed. Undesirable electrical shorts may occur due to unpredictable process errors during the formation of such impurity layers. As a result, the current density and the open voltage of the solar cell may be reduced, and thus the efficiency of the solar cell may be reduced, and the life may be reduced due to heat generation.

본 발명은 태양 전지의 효율을 향상할 수 있으며 태양 전지의 수명을 연장할 수 있는 태양 전지의 제조 방법을 제공하고자 한다. The present invention is to provide a method for manufacturing a solar cell that can improve the efficiency of the solar cell and can extend the life of the solar cell.

본 실시예에 따른 태양 전지의 제조 방법은, 서로 반대되는 제1 면 및 제2 면, 상기 제1 면 및 상기 제2 면과 교차하는 측면을 구비하는 반도체 기판을 준비하는 단계; 상기 반도체 기판의 상기 제1 면에 제1 도전형 불순물을 단면 도핑하는 제1 도핑하는 단계; 상기 반도체 기판의 상기 측면을 식각하여 해당 부분에 잔류하는 상기 제1 도전형 불순물을 제거하는 아이솔레이션하는 단계; 및 상기 반도체 기판의 상기 제2 면에 제2 도전형 불순물을 단면 도핑하는 제2 도핑하는 단계를 포함한다. The method of manufacturing a solar cell according to the present embodiment includes preparing a semiconductor substrate having a first surface and a second surface opposite to each other, and a side surface intersecting the first surface and the second surface; A first doping to cross-dope a first conductivity type impurity to the first surface of the semiconductor substrate; Etching the side surface of the semiconductor substrate to remove the first conductivity type impurities remaining in the corresponding portion; And a second doping in which the second surface of the semiconductor substrate is doped with a second conductivity type impurity.

본 실시예에서 따르면, 반도체 기판의 양면에 각기 단면 도핑으로 수행되는 제1 도핑하는 단계와 제2 도핑하는 단계하는 사이에 반도체 기판의 측면을 식각하는 아이솔레이션하는 단계를 수행한다. 이에 의하여 불필요하게 형성된 측면 도핑부를 제거할 수 있어 불필요한 전기적 단락을 방지할 수 있다. 이에 따라 역전류, 포화 전류를 감소시켜 전류 밀도 및 개방 전압을 향상할 수 있다. 또한, 태양 전지의 단부에서 발생할 수 있는 핫 스팟 및 발열 현상을 최소화할 수 있다. 즉, 태양 전지의 효율을 향상할 수 있으며 수명을 연장할 수 있다. According to the present exemplary embodiment, the side surface of the semiconductor substrate is etched between the first doping and the second doping which are respectively performed by single-sided doping on both surfaces of the semiconductor substrate. As a result, the side doped portions formed unnecessary can be removed, and unnecessary electrical shorts can be prevented. Accordingly, the reverse current and the saturation current can be reduced to improve the current density and the open voltage. In addition, it is possible to minimize hot spots and heat generation that may occur at the end of the solar cell. That is, the efficiency of the solar cell can be improved and the life can be extended.

또한, 본 실시예에서는 반도체 기판의 측면을 식각하여 아이솔레이션하는 단계에서 반도체 기판의 후면도 함께 식각하여 후면 패시베이션 특성도 향상할 수 있다. 즉, 공정을 간소화하면서도 태양 전지의 특성을 향상할 수 있다. In addition, in the present embodiment, the back side of the semiconductor substrate may also be etched together in the step of etching and isolating the side surface of the semiconductor substrate to improve back passivation characteristics. That is, the characteristics of the solar cell can be improved while simplifying the process.

도 1은 본 발명의 실시예에 따른 태양 전지의 단면도이다.
도 2는 본 발명의 실시예에 따른 태양 전지의 제조 방법을 도시한 흐름도이다.
도 3a 내지 도 3g는 본 발명의 실시예에 따른 태양 전지의 제조 방법을 도시한 단면도들이다.
도 4는 본 발명의 본 발명의 실시예에 따른 태양 전지의 제조 방법의 아이솔레이션하는 단계를 도시한 단면도이다.
도 5는 본 발명의 다른 실시예에 따른 태양 전지의 단면도이다. 1 is a cross-sectional view of a solar cell according to an embodiment of the present invention.
2 is a flowchart illustrating a method of manufacturing a solar cell according to an embodiment of the present invention.
3A to 3G are cross-sectional views illustrating a method of manufacturing a solar cell according to an embodiment of the present invention.
4 is a cross-sectional view showing the step of isolating a method of manufacturing a solar cell according to an embodiment of the present invention.
5 is a cross-sectional view of a solar cell according to another embodiment of the present invention.

이하에서는 첨부한 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 그러나 본 발명이 이러한 실시예에 한정되는 것은 아니며 다양한 형태로 변형될 수 있음은 물론이다. Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention; However, it is needless to say that the present invention is not limited to these embodiments and can be modified into various forms.

도면에서는 본 발명을 명확하고 간략하게 설명하기 위하여 설명과 관계 없는 부분의 도시를 생략하였으며, 명세서 전체를 통하여 동일 또는 극히 유사한 부분에 대해서는 동일한 도면 참조부호를 사용한다. 그리고 도면에서는 설명을 좀더 명확하게 하기 위하여 두께, 넓이 등을 확대 또는 축소하여 도시하였는바, 본 발명의 두께, 넓이 등은 도면에 도시된 바에 한정되지 않는다. In the drawings, the same reference numerals are used for the same or similar parts throughout the specification. In the drawings, the thickness, the width, and the like are enlarged or reduced in order to clarify the description. The thickness, the width, and the like of the present invention are not limited to those shown in the drawings.

그리고 명세서 전체에서 어떠한 부분이 다른 부분을 "포함"한다고 할 때, 특별히 반대되는 기재가 없는 한 다른 부분을 배제하는 것이 아니며 다른 부분을 더 포함할 수 있다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 위치하는 경우도 포함한다. 층, 막, 영역, 판 등의 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 위치하지 않는 것을 의미한다. Wherever certain parts of the specification are referred to as "comprising ", the description does not exclude other parts and may include other parts, unless specifically stated otherwise. Also, when a portion of a layer, film, region, plate, or the like is referred to as being "on" another portion, it also includes the case where another portion is located in the middle as well as the other portion. When a portion of a layer, film, region, plate, or the like is referred to as being "directly on" another portion, it means that no other portion is located in the middle.

이하, 첨부한 도면을 참조하여 본 발명의 일 실시예에 따른 태양 전지의 제조 방법을 상세하게 설명한다. 먼저, 본 발명의 일 실시예에 따른 태양 전지의 제조 방법에 의해 제조된 태양 전지의 구조를 설명한 후에, 본 발명의 일 실시예에 따른 태양 전지의 제조 방법을 설명한다. Hereinafter, a method of manufacturing a solar cell according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings. First, after explaining the structure of the solar cell manufactured by the method for manufacturing a solar cell according to an embodiment of the present invention, a method for manufacturing a solar cell according to an embodiment of the present invention will be described.

도 1은 본 발명의 실시예에 따른 태양 전지의 단면도이다. 1 is a cross-sectional view of a solar cell according to an embodiment of the present invention.

도 1을 참조하면, 본 실시예에 따른 태양 전지(100)는, 반도체 기판(10), 반도체 기판(10)의 제1 면(이하 "전면") 쪽에 위치하며 제1 도전형 불순물을 포함하는 에미터층(20), 반도체 기판(10)의 제2 면(이하 "후면") 쪽에 위치하며 제2 도전형 불순물을 포함하는 후면 전계층(30), 반도체 기판(10)의 전면에 형성되는 반사 방지막(22) 및 제1 전극(24), 반도체 기판(10)의 후면에 위치하는 패시베이션 막(32) 및 제2 전극(34)을 포함할 수 있다. 이를 좀더 상세하게 설명하면 다음과 같다. Referring to FIG. 1, the solar cell 100 according to the present exemplary embodiment is positioned on the semiconductor substrate 10 and the first surface (hereinafter, “front surface”) of the semiconductor substrate 10 and includes a first conductivity type impurity. The reflector formed on the front surface of the semiconductor substrate 10 and the emitter layer 20, the back surface field layer 30 positioned on the second side (hereinafter referred to as “back side”) of the semiconductor substrate 10 and including the second conductivity type impurities. The barrier layer 22 and the first electrode 24, the passivation layer 32 and the second electrode 34 positioned on the rear surface of the semiconductor substrate 10 may be included. This will be described in more detail as follows.

반도체 기판(10)은 다양한 반도체 물질을 포함할 수 있는데, 일례로 제2 도전형 불순물을 포함하는 실리콘을 포함할 수 있다. 실리콘으로는 단결정 실리콘 또는 다결정 실리콘이 사용될 수 있으며, 제2 도전형 불순물은 일례로 n형일 수 있다. 즉, 반도체 기판(10)은 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등의 5족 원소가 도핑된 단결정 또는 다결정 실리콘으로 이루어질 수 있다. The semiconductor substrate 10 may comprise various semiconductor materials, for example silicon containing a second conductivity type impurity. As the silicon, single crystal silicon or polycrystalline silicon may be used, and the second conductivity type impurity may be n-type, for example. That is, the semiconductor substrate 10 may be formed of single crystal or polycrystalline silicon doped with a Group 5 element such as phosphorus (P), arsenic (As), bismuth (Bi), and antimony (Sb)

이와 같이 n형의 불순물을 가지는 반도체 기판(10)을 사용하면, 반도체 기판(10)의 전면에 p형의 불순물을 가지는 에미터층(20)이 형성되어 pn 접합(junction)을 이루게 된다. 이러한 pn 접합에 광이 조사되면 광전 효과에 의해 생성된 전자가 반도체 기판(10)의 후면 쪽으로 이동하여 제2 전극(34)에 의하여 수집되고, 정공이 반도체 기판(10)의 전면 쪽으로 이동하여 제1 전극(24)에 의하여 수집된다. 이에 의하여 전기 에너지가 발생한다. When the semiconductor substrate 10 having the n-type impurity is used, the emitter layer 20 having the p-type impurity is formed on the entire surface of the semiconductor substrate 10 to form a pn junction. When the pn junction is irradiated with light, electrons generated by the photoelectric effect move toward the rear surface of the semiconductor substrate 10, are collected by the second electrode 34, and the holes move toward the front surface of the semiconductor substrate 10 1 electrode 24, respectively. Thereby, electric energy is generated.

이때, 전자보다 이동 속도가 느린 정공이 반도체 기판(10)의 후면이 아닌 전면으로 이동하여 변환 효율이 향상될 수 있다. In this case, holes having a slower moving speed than electrons may move to the front surface of the semiconductor substrate 10 instead of the rear surface, thereby improving conversion efficiency.

이러한 반도체 기판(10)의 전면은, 텍스쳐링(texturing)되어 피라미드 등의 형태의 요철을 가질 수 있다. 이와 같은 텍스쳐링에 의해 반도체 기판(10)의 전면 등에 요철이 형성되어 표면 거칠기가 증가되면, 반도체 기판(10)의 전면 등을 통하여 입사되는 광의 반사율을 낮출 수 있다. 따라서 반도체 기판(10)과 에미터층(20)의 계면에 형성된 pn 접합까지 도달하는 광량을 증가시킬 수 있어, 광 손실을 최소화할 수 있다. The front surface of the semiconductor substrate 10 may be textured to have irregularities in the form of a pyramid or the like. If unevenness is formed on the front surface of the semiconductor substrate 10 by such texturing and the surface roughness is increased, the reflectance of light incident through the front surface of the semiconductor substrate 10 may be lowered. Therefore, the amount of light reaching the pn junction formed at the interface between the semiconductor substrate 10 and the emitter layer 20 can be increased, thereby minimizing the optical loss.

반도체 기판(10)의 전면 쪽에는 제1 도전형 불순물을 가지는 에미터층(20)이 형성될 수 있다. 본 실시예에서 에미터층(20)은 제1 도전형 불순물로 3족 원소인 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 등의 p형 불순물을 사용할 수 있다. An emitter layer 20 having a first conductivity type impurity may be formed on the front surface of the semiconductor substrate 10. [ In the present embodiment, the emitter layer 20 is a first conductivity type impurity, and a p-type impurity such as boron (B), aluminum (Al), gallium (Ga), or indium (In) as a Group III element can be used.

반도체 기판(10)의 전면에서 에미터층(20) 상에 반사 방지막(22) 및 제1 전극(24)이 형성된다. The anti-reflection film 22 and the first electrode 24 are formed on the emitter layer 20 in front of the semiconductor substrate 10.

반사 방지막(22)은 제1 전극(24)이 형성된 부분을 제외하고 실질적으로 반도체 기판(10)의 전면 전체에 형성될 수 있다. 반사 방지막(22)은 반도체 기판(10)의 전면으로 입사되는 광의 반사율을 감소시키고, 에미터층(20)의 표면 또는 벌크 내에 존재하는 결함을 부동화 시킨다. The antireflection film 22 may be formed substantially entirely on the entire surface of the semiconductor substrate 10 except for the portion where the first electrode 24 is formed. The antireflection film 22 reduces the reflectivity of light incident on the front surface of the semiconductor substrate 10 and immobilizes defects existing in the surface or bulk of the emitter layer 20. [

반도체 기판(10)의 전면을 통해 입사되는 광의 반사율이 낮추는 것에 의하여 반도체 기판(10)과 에미터층(20)의 계면에 형성된 pn 접합까지 도달되는 광량을 증가할 수 있다. 이에 따라 태양 전지(100)의 단락 전류(Isc)를 증가시킬 수 있다. 그리고 에미터층(20)에 존재하는 결함을 부동화하여 소수 캐리어의 재결합 사이트를 제거하여 태양 전지(100)의 개방 전압(Voc)을 증가시킬 수 있다. 이와 같이 반사 방지막(22)에 의해 태양 전지(100)의 개방 전압과 단락 전류를 증가시켜 태양전지(100)의 변환 효율을 향상할 수 있다.By decreasing the reflectance of light incident through the front surface of the semiconductor substrate 10, the amount of light reaching the pn junction formed at the interface between the semiconductor substrate 10 and the emitter layer 20 may be increased. Accordingly, the short circuit current Isc of the solar cell 100 can be increased. In addition, the defects in the emitter layer 20 may be immobilized to remove recombination sites of the minority carriers, thereby increasing the open voltage Voc of the solar cell 100. As described above, the conversion voltage of the solar cell 100 may be improved by increasing the open voltage and the short circuit current of the solar cell 100 by the anti-reflection film 22.

이러한 방사 방지막(22)은 다양한 물질로 형성될 수 있다. 일례로, 반사 방지막(22)은 실리콘 질화막, 수소를 포함한 실리콘 질화막, 실리콘 산화막, 실리콘 산화 질화막, 알루미늄 산화막, MgF2, ZnS, TiO2 및 CeO2로 이루어진 군에서 선택된 어느 하나의 단일막 또는 2개 이상의 막이 조합된 다층막 구조를 가질 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 반사 방지막(22)이 다양한 물질을 포함할 수 있음은 물론이다.The anti-reflection film 22 may be formed of various materials. For example, the antireflection film 22 may be a single film selected from the group consisting of a silicon nitride film, a silicon nitride film including hydrogen, a silicon oxide film, a silicon oxynitride film, an aluminum oxide film, MgF 2 , ZnS, TiO 2 and CeO 2 , Layer structure having a combination of at least two layers. However, the present invention is not limited thereto, and it goes without saying that the anti-reflection film 22 may include various materials.

제1 전극(24)은 전기 전도성이 우수한 다양한 금속 등을 포함할 수 있다. 일례로, 제1 전극(24)으로는 전기 전도성이 우수한 은(Ag)을 포함할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 투명 전도성 물질을 포함하는 단일층으로 이루어지거나, 투명 전도성 물질층 위에 금속 물질층(일명 "버스바" 또는 "핑거 전극")이 적층된 형태를 가질 수도 있다. The first electrode 24 may include various metals having excellent electrical conductivity. For example, the first electrode 24 may include silver (Ag) having excellent electrical conductivity. However, the present invention is not limited thereto, and may be formed of a single layer including a transparent conductive material, or may have a form in which a metal material layer (called “busbar” or “finger electrode”) is stacked on the transparent conductive material layer. .

그리고 반도체 기판(10)의 후면 쪽에는 반도체 기판(10)보다 높은 도핑 농도로 제2 도전형 불순물을 포함하는 후면 전계층(30)이 형성된다. 후면 전계층(30)은 전자와 정공의 후면 재결합을 최소화하여 태양전지의 효율 향상에 기여할 수 있다. 이러한 후면 전계층(30)은 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등을 포함할 수 있다.In addition, a back surface field layer 30 including a second conductivity type impurity is formed on the back side of the semiconductor substrate 10 at a higher doping concentration than the semiconductor substrate 10. The rear electric field layer 30 may contribute to improving efficiency of the solar cell by minimizing rear recombination of electrons and holes. The back surface layer 30 may include phosphorus (P), arsenic (As), bismuth (Bi), antimony (Sb), and the like.

이와 함께 반도체 기판(10)의 후면에는 패시베이션 막(32)과 제2 전극(34)이 형성될 수 있다. In addition, a passivation film 32 and a second electrode 34 may be formed on the rear surface of the semiconductor substrate 10.

패시베이션 막(32)은 제2 전극(34)이 형성된 부분을 제외하고 실질적으로 반도체 기판(10)의 후면 전체에 형성될 수 있다. 이러한 패시베이션 막(32)은 반도체 기판(10)의 후면에 존재하는 결함을 부동화하여 소수 캐리어의 재결합 사이트를 제거할 수 있다. 이에 의하여 태양 전지(100)의 개방 전압(Voc)을 증가시킬 수 있다.The passivation film 32 may be formed substantially on the entire rear surface of the semiconductor substrate 10 except for the portion where the second electrode 34 is formed. This passivation film 32 can pass the defects present on the back surface of the semiconductor substrate 10 to remove recombination sites of minority carriers. As a result, the open voltage Voc of the solar cell 100 may be increased.

이러한 패시베이션 막(32)은 광이 투과될 수 있도록 투명한 절연 물질로 이루어질 수 있다. 따라서, 이러한 패시베이션 막(32)을 통하여 반도체 기판(10)의 후면을 통해서도 광이 입사될 수 있도록 하여 태양 전지(100)의 효율을 향상할 수 있다. 일례로, 패시베이션 막(32)은 실리콘 질화막, 수소를 포함한 실리콘 질화막, 실리콘 산화막, 실리콘 산화 질화막, MgF2, ZnS, TiO2 및 CeO2로 이루어진 군에서 선택된 어느 하나의 단일막 또는 2개 이상의 막이 조합된 다층막 구조를 가질 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 패시베이션 막(32)이 다양한 물질을 포함할 수 있음은 물론이다. The passivation film 32 may be made of a transparent insulating material so that light can be transmitted. Therefore, light can be incident also on the rear surface of the semiconductor substrate 10 through the passivation film 32, thereby improving the efficiency of the solar cell 100. For example, the passivation film 32 may be formed of a silicon nitride film, a silicon nitride film including hydrogen, a silicon oxide film, a silicon oxynitride film, any single film selected from the group consisting of MgF 2 , ZnS, TiO 2, and CeO 2 or two or more films. It can have a combined multilayer structure. However, the present invention is not limited thereto, and it goes without saying that the passivation film 32 may include various materials.

제2 전극(34)은 전기 전도성이 우수한 다양한 금속 등을 포함할 수 있다. 일례로, 제2 전극(34)으로는 전기 전도성이 우수하며 높은 반사율을 가지는 은(Ag)을 포함할 수 있다. 제2 전극(34)으로 반사율이 높은 은을 사용하면, 반도체 기판(10)의 후면으로 빠져나가는 광을 반사하여 다시 반도체 기판(10) 내부로 향하게 하여, 광의 사용량을 증가시킬 수 있다. The second electrode 34 may include various metals having excellent electrical conductivity. For example, the second electrode 34 may include silver (Ag) having excellent electrical conductivity and high reflectance. When silver having a high reflectance is used as the second electrode 34, light exiting to the rear surface of the semiconductor substrate 10 may be reflected and directed back into the semiconductor substrate 10, thereby increasing the amount of light used.

이러한 제2 전극(34)은 광이 입사되는 면이 아닌 면에 형성되는바, 제1 전극(24)보다 더 큰 폭을 가지면서 형성될 수 있다.The second electrode 34 is formed on a surface other than the light incident surface, and may have a larger width than the first electrode 24.

상술한 설명에서는 반도체 기판(10)이 n형을 가지고, 에미터층(20)이 p형을 가지는 것을 예시로 하여 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 따라서, 반도체 기판(10)이 p형을 가지고, 에미터층(20)이 n형을 가지는 등 다양하게 변형이 가능하다. In the above description, the semiconductor substrate 10 has an n-type and the emitter layer 20 has a p-type, but the present invention is not limited thereto. Accordingly, the semiconductor substrate 10 may have a p-type, and the emitter layer 20 may have a n-type.

본 실시예에 따른 태양 전지(100)를 제조하는 방법을 도 2, 도 3a 내지 도 3g, 및 도 4를 참조하여 상세하게 설명한다. 앞서 설명한 부분에 대해서는 상세한 설명을 생략하고 설명되지 않은 부분을 상세하게 설명한다. A method of manufacturing the solar cell 100 according to the present embodiment will be described in detail with reference to FIGS. 2, 3A to 3G, and FIG. 4. The above-described parts will not be described in detail, and will not be described in detail.

도 2는 본 발명의 실시예에 따른 태양 전지의 제조 방법을 도시한 흐름도이고, 도 3a 내지 도 3g는 본 발명의 실시예에 따른 태양 전지의 제조 방법을 도시한 단면도들이다. 도 4는 본 발명의 본 발명의 실시예에 따른 태양 전지의 제조 방법의 아이솔레이션하는 단계를 도시한 단면도이다. 2 is a flowchart illustrating a method of manufacturing a solar cell according to an embodiment of the present invention, and FIGS. 3A to 3G are cross-sectional views illustrating a method of manufacturing a solar cell according to an embodiment of the present invention. 4 is a cross-sectional view showing the step of isolating a method of manufacturing a solar cell according to an embodiment of the present invention.

도 2를 참조하면, 본 실시예에 따른 태양 전지의 제조 방법은, 반도체 기판을 준비하는 단계(ST10), 제1 도핑하는 단계(ST20), 아이솔레이션하는 단계(ST30), 제2 도핑하는 단계(ST40), 동시 열처리하는 단계(ST50), 반사 방지막 및 패시베이션 막을 형성하는 단계(ST60) 및 전극을 형성하는 단계(ST70)을 포함한다.Referring to FIG. 2, in the method of manufacturing a solar cell according to the present embodiment, a method of preparing a semiconductor substrate (ST10), a first doping step (ST20), an isolation step (ST30), and a second doping step ( ST40), simultaneous heat treatment (ST50), forming an antireflection film and a passivation film (ST60), and forming an electrode (ST70).

먼저, 도 3a에 도시한 바와 같이, 반도체 기판을 준비하는 단계(ST10)에서는 제2 도전형 불순물을 가지는 반도체 기판(10)을 준비한다. 이때, 반도체 기판(10)의 전면 및 후면은 텍스쳐링에 의하여 요철을 가질 수 있다. 텍스처링으로는 습식 또는 건식 텍스처링을 사용할 수 있다. 습식 텍스처링은 텍스처링 용액에 반도체 기판(10)을 침지하는 것에 의해 수행될 수 있으며, 공정 시간이 짧은 장점이 있다. 건식 텍스처링은 다이아몬드 그릴 또는 레이저 등을 이용하여 반도체 기판(10)의 표면을 깍는 것으로, 요철을 균일하게 형성할 수 있는 반면 공정 시간이 길고 반도체 기판(10)에 손상이 발생할 수 있다. 이와 같이 본 발명에서는 다양한 방법으로 반도체 기판(10)을 텍스쳐링 할 수 있다. First, as shown in FIG. 3A, in the preparing of the semiconductor substrate (ST10), the semiconductor substrate 10 having the second conductivity type impurities is prepared. In this case, the front and rear surfaces of the semiconductor substrate 10 may have irregularities by texturing. As texturing, wet or dry texturing can be used. The wet texturing can be performed by immersing the semiconductor substrate 10 in the texturing solution, and has a short process time. In dry texturing, the surface of the semiconductor substrate 10 is cut by using a diamond grill or a laser, so that irregularities can be formed uniformly, but the processing time is long and damage to the semiconductor substrate 10 may occur. As described above, the semiconductor substrate 10 can be textured in various ways in the present invention.

이어서, 도 3b에 도시한 바와 같이, 제1 도핑하는 단계(ST20)에서는 반도체 기판(10)의 전면에 제1 도전형 불순물을 단면 도핑하여 제1 층(200)을 형성한다. 단면 도핑으로는 이온 주입법, 플라즈마 도핑법, 스핀 온 도핑법, 또는 스프레이 도핑법 등이 사용될 수 있는데, 일례로, 이온 주입법이 사용될 수 있다.Subsequently, as illustrated in FIG. 3B, in the first doping step ST20, the first layer 200 is formed by cross-sectional doping the first conductivity type impurities on the entire surface of the semiconductor substrate 10. As the cross-sectional doping, an ion implantation method, a plasma doping method, a spin on doping method, a spray doping method, or the like may be used. For example, an ion implantation method may be used.

단면 도핑으로 반도체 기판(10)의 전면에만 도핑을 하는 경우에도 반도체 기판(10)의 측면에 원하지 않는 도핑이 일어나서 측면 도핑부(202)가 형성될 수 있다. 도면 및 설명에서는 측면 도핑부(202)가 반도체 기판(10)의 일측면에 연속적으로 형성된 것을 예시하였으나, 본 발명이 이에 한정되는 것은 아니다. 즉, 측면 도핑부(202)는 반도체 기판(10)의 측면에서 서로 이격되어 부분적으로 형성될 수도 있다. Even when the semiconductor substrate 10 is doped only by the cross-sectional doping, unwanted doping may occur on the side surface of the semiconductor substrate 10 to form the side doped portion 202. In the drawings and description, the side doped portion 202 is formed continuously on one side of the semiconductor substrate 10, but the present invention is not limited thereto. That is, the side doped portions 202 may be partially formed to be spaced apart from each other on the side surface of the semiconductor substrate 10.

이어서, 도 3c에 도시한 바와 같이, 아이솔레이션하는 단계(ST30)에서는 반도체 기판(10)의 측면을 식각하여 반도체 기판(10)에 형성된 측면 도핑부(202)를 제거한다. 즉, 불필요하게 반도체 기판(10)의 측면에 잔류하는 제1 도전형 불순물을 제거한다. Subsequently, as illustrated in FIG. 3C, the side surface doped portion 202 formed on the semiconductor substrate 10 is removed by etching the side surface of the semiconductor substrate 10. That is, the first conductivity type impurities remaining on the side surface of the semiconductor substrate 10 are unnecessarily removed.

이때, 아이솔레이션을 위한 식각은 습식 식각에 의해 수행될 수 있다. 이러한 습식 식각에 의하면 공정 시간을 단축할 수 있어 생산성을 향상할 수 있다. 좀더 구체적으로, 본 실시예에서는 아이솔레이션을 위한 식각이 제1 도핑하는 단계(ST20)와 제2 도핑하는 단계(ST40) 사이의 인라인(inline) 공정에 의해 수행될 수 있다. 이에 따라 공정을 좀더 단순화할 수 있다. In this case, etching for isolation may be performed by wet etching. Such wet etching can shorten the process time and improve productivity. More specifically, in the present embodiment, etching for isolation may be performed by an inline process between the first doping step ST20 and the second doping step ST40. This can simplify the process further.

즉, 도 4를 참조하면, 제1 도핑하는 단계(ST20)가 수행되는 제1 장비(210)와 제2 도핑하는 단계(ST40)가 수행되는 제2 장비(410) 사이에, 프레임(320)이 위치한다. 프레임(320)에는 자동 이송 부재(310)가 위치하고, 자동 이송 부재(310) 사이에 식각 용액(330)이 수용될 수 있다. 자동 이송 부재(310)의 일부만이 잠기도록 식각 용액(330)이 프레임(320)에 위치할 수 있다. That is, referring to FIG. 4, between the first device 210 where the first doping step ST20 is performed and the second device 410 where the second doping step ST40 is performed, the frame 320 is performed. This is located. The auto transport member 310 is positioned on the frame 320, and the etching solution 330 may be accommodated between the auto transport members 310. The etching solution 330 may be positioned in the frame 320 such that only a part of the automatic transfer member 310 is locked.

본 실시예에서 자동 이송 부재(310)는 다양한 방식 및 구조를 가질 수 있는데, 일례로, 복수 개의 원통 형상의 롤로 구성될 수 있다. 이와 같이 자동 이송 부재(310)가 원통 형상의 롤을 포함하면, 롤 사이의 공간에 식각 용액(330)이 위치한 상태에서 반도체 기판(10)이 자동 이송 부재(310) 위에 위치하게 된다. In the present embodiment, the automatic transfer member 310 may have a variety of ways and structures, for example, it may be composed of a plurality of cylindrical rolls. As such, when the automatic transfer member 310 includes a cylindrical roll, the semiconductor substrate 10 is positioned on the automatic transfer member 310 in a state where the etching solution 330 is located in the space between the rolls.

즉, 제1 도핑하는 단계(ST20)가 수행된 후에 제1 장비(210)로부터 배출된 반도체 기판(10)은, 반도체 기판(10)의 후면이 자동 이송 부재(310) 쪽에 위치하도록 눕혀진 상태에서 자동 이송 부재(310)에 의하여 제2 장비(410)로 이송된다. 그러면, 반도체 기판(10)의 후면과 측면이 회전하는 자동 이송 부재(310)에 의하여 식각 용액(330)과 접촉하게 되고, 자동 이송 부재(310)에 의하여 이송되는 중에 반도체 기판(10)의 후면이 식각될 수 있다. 이때, 표면 장력에 의하여 식각 용액(330)이 반도체 기판(10)의 측면에도 접촉하게 되므로 반도체 기판(10)의 측면을 함께 식각할 수 있다. 본 실시예에서는 반도체 기판(10) 및 에미터층(20)의 측면이 전체적으로 균일하게 식각되도록 할 수 있다. 그러면, 반도체 기판(10)의 측면에 불필요하게 잔류하는 제1 도전형 불순물을 효과적으로 제거할 수 있다.That is, after the first doping step ST20 is performed, the semiconductor substrate 10 discharged from the first device 210 is laid down such that the rear surface of the semiconductor substrate 10 is located on the automatic transfer member 310 side. Is transferred to the second equipment 410 by the automatic transfer member (310). Then, the rear surface and the side surface of the semiconductor substrate 10 are brought into contact with the etching solution 330 by the rotating automatic transfer member 310, and the rear surface of the semiconductor substrate 10 while being transferred by the automatic transfer member 310. This can be etched. In this case, since the etching solution 330 contacts the side surface of the semiconductor substrate 10 due to the surface tension, the side surface of the semiconductor substrate 10 may be etched together. In the present exemplary embodiment, side surfaces of the semiconductor substrate 10 and the emitter layer 20 may be uniformly etched as a whole. As a result, it is possible to effectively remove the first conductivity type impurities remaining unnecessarily on the side surfaces of the semiconductor substrate 10.

상술한 바와 같이 본 실시예에서는 아이솔레이션을 하는 단계(ST30)에서 측면 도핑부(202)가 형성된 반도체 기판(10)의 측면과 함께 반도체 기판(10)의 후면을 식각한다. 그러면 반도체 기판(10)의 후면 쪽의 요철(텍스쳐링에 의하여 형성된 요철)을 제거할 수 있어, 반도체 기판(10)의 후면의 면적을 줄일 수 있다. 이에 의하여 반도체 기판(10)의 후면 패시베이션 특성을 향상할 수 있다. As described above, in the present exemplary embodiment, the rear surface of the semiconductor substrate 10 is etched along with the side surface of the semiconductor substrate 10 on which the side doped portion 202 is formed. Then, the unevenness (unevenness formed by texturing) on the rear side of the semiconductor substrate 10 can be removed, thereby reducing the area of the rear surface of the semiconductor substrate 10. Thereby, the back passivation characteristic of the semiconductor substrate 10 can be improved.

이때, 반도체 기판(10)의 후면의 식각 두께(T1)가 측면의 식각 두께(T2)보다 더 클 수 있다. 일례로, 반도체 기판(10)의 후면의 식각 두께(T1)가 1~2㎛이고, 측면의 식각 두께(T2)가 0.5~1㎛일 수 있다. 상술한 범위를 초과하는 경우에는 반도체 기판(10)을 충분히 식각하기 위한 공정 시간이 증가될 수 있으며 광전 변환이 일어나는 면적을 줄여 태양 전지(100)의 효율을 저하시킬 수 있다. 상술한 범위 미만인 경우에는 불필요한 측면 도핑부(202)를 충분히 제거하기 어려울 수 있다. In this case, the etching thickness T1 of the rear surface of the semiconductor substrate 10 may be greater than the etching thickness T2 of the side surface. For example, the etching thickness T1 of the rear surface of the semiconductor substrate 10 may be 1 to 2 μm, and the etching thickness T2 of the side surface may be 0.5 to 1 μm. In the case of exceeding the above-described range, a process time for sufficiently etching the semiconductor substrate 10 may be increased, and the efficiency of the solar cell 100 may be reduced by reducing the area where photoelectric conversion occurs. If less than the above-described range it may be difficult to remove the unnecessary side doped portion 202 sufficiently.

반도체 기판(10)의 식각 두께(T1, T2)는 자동 이송 부재(310) 상에서 반도체 기판(10)을 이송하는 속도를 조절하여 식각 용액(330) 내에 침지된 시간을 조절하는 것에 의하여 조절될 수 있다. The etching thicknesses T1 and T2 of the semiconductor substrate 10 may be adjusted by adjusting the speed of transferring the semiconductor substrate 10 on the automatic transfer member 310 to adjust the time immersed in the etching solution 330. have.

이어서, 도 3d에 도시한 바와 같이, 제2 도핑하는 단계(ST40)에서는 반도체 기판(10)의 후면에 제2 도전형 불순물을 단면 도핑하여 제2 층(300)을 형성한다. 단면 도핑으로는 이온 주입법, 플라즈마 도핑법, 스핀 온 도핑법, 또는 스프레이 도핑법 등이 사용될 수 있는데, 일례로, 이온 주입법이 사용될 수 있다.Subsequently, as shown in FIG. 3D, in the second doping step ST40, the second layer 300 is formed by cross-doping the second conductivity type impurities on the rear surface of the semiconductor substrate 10. As the cross-sectional doping, an ion implantation method, a plasma doping method, a spin on doping method, a spray doping method, or the like may be used. For example, an ion implantation method may be used.

이어서, 도 3e에 도시한 바와 같이, 동시 열처리하는 단계(ST50)에서는 반도체 기판(10)을 어닐링(annealing)하여 제1 및 제2 도핑하는 단계(ST20, ST40)에서 주입된 제1 및 제2 도전형 불순물을 동시에 활성화시킨다. Subsequently, as shown in FIG. 3E, in the simultaneous heat treatment step ST50, the first and second implanted steps ST20 and ST40 are annealed to the first and second dopants by annealing the semiconductor substrate 10. Simultaneously activate conductive impurities.

일반적으로 제1 및 제2 도전형 불순물을 반도체 기판(10)에 주입하게 되면, 주입된 제1 및 제2 도전형 불순물은 격자 위치가 아닌 위치에 위치하여 활성화되어 있지 않는다. 이런 상태의 반도체 기판(10)을 어닐링하면 제1 및 제2 도전형 불순물이 격자 위치로 옮겨져 활성화된다. In general, when the first and second conductivity type impurities are implanted into the semiconductor substrate 10, the implanted first and second conductivity type impurities are not activated at positions other than the lattice position. Annealing the semiconductor substrate 10 in this state causes the first and second conductivity-type impurities to be moved to the lattice position to be activated.

동시 열처리하는 단계(ST50)의 온도는 제1 및 제2 도전형 불순물, 반도체 기판(10)의 종류 등에 따라 달라질 수 있다. 일례로, 950~1300℃의 온도에서 어닐링이 이루어질 수 있는데, 본 발명이 이에 한정되는 것은 아니다. The temperature of the step ST50 may be varied depending on the first and second conductivity type impurities and the type of the semiconductor substrate 10. For example, annealing may be performed at a temperature of 950-1300 ° C., but the present invention is not limited thereto.

이러한 동시 활성화에 의하여 반도체 기판(10)의 전면에 형성된 제1 층(200)으로부터 에미터층(20)이 형성되고, 반도체 기판(10)의 후면에 형성된 제2 층(300)으로부터 후면 전계층(30)이 형성된다. By the simultaneous activation, the emitter layer 20 is formed from the first layer 200 formed on the front surface of the semiconductor substrate 10, and the back surface field layer is formed from the second layer 300 formed on the rear surface of the semiconductor substrate 10. 30) is formed.

이어서, 도 3f에 도시된 바와 같이, 반사 방지막 및 패시베이션 막을 형성하는 단계(ST60)에서는 반도체 기판(10)의 전면에 반사 방지막(22)을 형성하고, 반도체 기판(10)의 후면에 패시베이션 막(32)을 형성한다.Subsequently, as shown in FIG. 3F, in the step ST60 of forming the anti-reflection film and the passivation film, the anti-reflection film 22 is formed on the front surface of the semiconductor substrate 10, and the passivation film ( 32).

반사 방지막(22) 및 패시베이션 막(32)은 진공 증착법, 화학 기상 증착법, 스핀 코팅, 스크린 인쇄 또는 스프레이 코팅 등과 같은 다양한 방법에 의하여 형성될 수 있다.The antireflection film 22 and the passivation film 32 may be formed by various methods such as vacuum deposition, chemical vapor deposition, spin coating, screen printing, or spray coating.

이어서, 도 3g에 도시한 바와 같이, 전극을 형성하는 단계(ST70)에서는 제2 부분(20a)에 전기적으로 연결되는 제1 전극(24)과 후면 전계층(30)(또는, 반도체 기판(10))에 전기적으로 연결되는 제2 전극(34)을 형성한다. Subsequently, as shown in FIG. 3G, in the forming of the electrode (ST70), the first electrode 24 and the rear electric field layer 30 (or the semiconductor substrate 10) are electrically connected to the second portion 20a. The second electrode 34 is electrically connected to the ()).

제1 패시베이션 막(21) 및 반사 방지막(22)에 형성된 개구부 내에 도금법, 증착법 등의 다양한 방법으로 제1 전극(24)을 형성할 수 있다. 그리고 후면 전계층(30)에 개구부를 형성하고, 이 개구부 내에 도금법, 증착법 등의 다양한 방법으로 제2 전극(34)을 형성할 수 있다. In the openings formed in the first passivation film 21 and the anti-reflection film 22, the first electrode 24 may be formed by various methods such as a plating method and a deposition method. An opening may be formed in the rear electric field layer 30, and the second electrode 34 may be formed in the opening by various methods such as a plating method and a deposition method.

또는, 제1 및 제2 전극 형성용 페이스트를 반사 방지막(22) 및 패시베이션 막(32) 상에 각기 스크린 인쇄 등으로 도포한 후에 파이어 스루(fire through) 또는 레이저 소성 컨택(laser firing contact) 등을 하여 상술한 형상의 제1 및 제2 전극(32, 34)을 형성하는 것도 가능하다. 이 경우에는 별도로 개구부를 형성하는 공정을 수행하지 않아도 된다. Alternatively, the first and second electrode forming pastes are applied to the anti-reflection film 22 and the passivation film 32 by screen printing or the like, and then fire through or laser firing contact or the like is applied. It is also possible to form the first and second electrodes 32, 34 of the above-described shape. In this case, it is not necessary to carry out the step of forming the opening separately.

상술한 바와 같이, 본 실시예에 따른 태양 전지의 제조 방법에서는 제1 도핑하는 단계(ST20)와 제2 도핑하는 단계(ST40) 사이에서 반도체 기판(10)의 측면을 식각하여 불필요하게 형성된 측면 도핑부(202)를 제거할 수 있다. 이에 의하여 반도체 기판(10)의 양면에 단면 도핑을 수행한 경우에 발생할 수 있는 전기적 단락(션트)를 발생할 수 있다. 이를 좀더 상세하게 설명하면 다음과 같다. As described above, in the method of manufacturing a solar cell according to the present embodiment, side doping is unnecessary by etching side surfaces of the semiconductor substrate 10 between the first doping step ST20 and the second doping step ST40. The portion 202 can be removed. As a result, an electrical short (shunt) may occur when cross-sectional doping is performed on both surfaces of the semiconductor substrate 10. This will be described in more detail as follows.

종래에는 반도체 기판의 양면에 각기 단면 도핑을 한 경우에는 반도체 기판의 측면을 통한 전기적 단락 등의 문제가 발생되지 않는다고 여겨졌다. 그러나 실제로 양면에 각기 단면 도핑을 하여 제조된 태양 전지의 역전류를 측정하면 그 수치가 매우 높게 측정된다. 이는 단면 도핑의 경우에도 반도체 기판의 측면에 일부 도핑이 이루어지기 때문인 것으로 예측된다. 이와 같이 역전류가 높은 경우에는 태양 전지의 포화 전류가 높아져서 전류 밀도 및 개방 전압을 감소시킬 수 있다. 또한, 태양 전지의 단부에서 핫 스팟(hot spot) 및 발열 현상이 발생하여 수명 및 파워에 큰 영향을 미칠 수 있다. In the related art, when single-sided doping is performed on both surfaces of a semiconductor substrate, it is considered that a problem such as an electrical short through the side of the semiconductor substrate does not occur. In practice, however, if the reverse current of a solar cell manufactured by doping each side on both sides is measured, the value is very high. This is expected to be due to some doping on the side of the semiconductor substrate even in the case of single-sided doping. In this case, when the reverse current is high, the saturation current of the solar cell is increased to reduce the current density and the open voltage. In addition, hot spots and heat generation may occur at the ends of the solar cell, which may greatly affect the lifetime and power.

반면 본 실시예에서는 단면 도핑인 제1 도핑하는 단계(ST20)와 단면 도핑인 제2 도핑하는 단계(ST40) 사이에 반도체 기판(10)의 측면을 식각하여 불필요하게 형성된 측면 도핑부(202)를 제거할 수 있다. 따라서 불필요한 전기적 단락을 방지할 수 있어 역전류 및 포화 전류를 감소시킬 수 있어, 전류 밀도 및 개방 전압을 향상할 수 있다. 또한, 태양 전지(100)의 단부에서 발생할 수 있는 핫 스팟 및 발열 현상을 최소화할 수 있다. 즉, 태양 전지(100)의 효율을 향상할 수 있으며 수명을 연장할 수 있다.On the other hand, in the present exemplary embodiment, the side doped portion 202 that is unnecessary by etching the side surface of the semiconductor substrate 10 between the first doping step ST20 which is the doping step and the second doping step ST40 which is the doping step. Can be removed Therefore, unnecessary electric short circuit can be prevented, so that reverse current and saturation current can be reduced, thereby improving current density and open voltage. In addition, hot spots and heat generation that may occur at the end of the solar cell 100 can be minimized. That is, the efficiency of the solar cell 100 can be improved and its life can be extended.

또한, 본 실시예에서는 반도체 기판(10)의 측면을 식각하여 아이솔레이션하는 단계에서 반도체 기판(10)의 후면도 함께 식각하여 후면에서의 패시베이션 특성도 향상할 수 있다. 즉, 공정을 간소화하면서도 태양 전지(100)의 특성을 향상할 수 있다. In addition, in the present embodiment, the back side of the semiconductor substrate 10 may also be etched together in the step of etching and isolating the side surface of the semiconductor substrate 10 to improve the passivation characteristics at the back side. That is, the characteristics of the solar cell 100 can be improved while simplifying the process.

상술한 설명에서는 에미터층(20)과 후면 전계층(30)이 균일한 도핑 농도를 가지는 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니며, 에미터층(20) 및 후면 전계층(30) 중 적어도 어느 하나가 선택적인 구조(selective structure)를 가질 수도 있다. In the above description, the emitter layer 20 and the back surface field layer 30 have a uniform doping concentration. However, the present invention is not limited thereto, and at least one of the emitter layer 20 and the rear electric field layer 30 may have a selective structure.

즉, 도 5에 도시한 바와 같이, 에미터층(20)이 제1 전극들(24) 사이의 반사 방지막(22)에 인접하여 형성되는 제1 부분(20a)과, 제1 전극(24)과 접촉 형성되며 제1 부분(20a)보다 높은 도핑 농도로 도핑되어 제1 부분(20a)보다 낮은 저항을 가지는 제2 부분(20b)을 포함할 수 있다.That is, as shown in FIG. 5, the emitter layer 20 may be formed adjacent to the anti-reflection film 22 between the first electrodes 24, the first electrode 20, and the first electrode 24. It may include a second portion 20b formed in contact and doped at a higher doping concentration than the first portion 20a and having a lower resistance than the first portion 20a.

그러면, 광이 입사되는 제1 전극(24) 사이에 대응하는 제1 부분(20a)에서는 얕은 에미터(shallow emitter)를 구현함으로써 태양 전지(100)의 효율을 향상할 수 있다. 이와 함께 제1 전극(24)과 접촉하는 제2 부분(20b)에서는 제1 전극(24)과의 접촉 저항을 저감시킬 수 있다. 즉, 본 실시예의 에미터층(20)은 선택적 에미터(selective emitter) 구조를 가져 태양 전지의 효율을 최대화할 수 있다. Then, the efficiency of the solar cell 100 may be improved by implementing a shallow emitter in the first portion 20a corresponding to the first electrode 24 to which light is incident. In addition, the contact resistance with the first electrode 24 can be reduced in the second portion 20b in contact with the first electrode 24. That is, the emitter layer 20 of the present embodiment may have a selective emitter structure to maximize the efficiency of the solar cell.

그리고 후면 전계층(30)이 제2 전극들(34) 사이에 대응하여 형성되는 제1 부분(30a)과, 제2 전극(34)과 접촉 형성되며 제1 부분(30a)보다 높은 도핑 농도로 도핑되어 제1 부분(30a)보다 낮은 저항을 가지는 제2 부분(30b)을 포함할 수 있다.In addition, the rear electric field layer 30 is formed in contact with the first portion 30a formed between the second electrodes 34 and the second electrode 34 and has a higher doping concentration than the first portion 30a. It may include a second portion 30b that is doped and has a lower resistance than the first portion 30a.

그러면, 후면 전계층(30)의 제1 부분(30a)에서 전자와 정공의 재결합을 효과적으로 방지하면서, 제2 부분(30b)이 상대적으로 작은 저항을 가져 제2 전극(34)과의 접촉 저항을 줄일 수 있다. 따라서, 전자와 정공의 재결합에 따른 손실이 감소하고, 동시에 광전효과에 의해 생성된 전자 또는 정공을 제2 전극(34)으로 전달하는 능력은 더욱 향상되므로, 태양전지(100a)의 효율을 더욱 향상할 수 있다.Then, while effectively preventing the recombination of electrons and holes in the first portion 30a of the rear electric field layer 30, the second portion 30b has a relatively small resistance to provide contact resistance with the second electrode 34. Can be reduced. Accordingly, the loss due to the recombination of electrons and holes is reduced, and at the same time, the ability to transfer electrons or holes generated by the photoelectric effect to the second electrode 34 is further improved, thereby further improving the efficiency of the solar cell 100a. can do.

이러한 선택적인 구조의 에미터층(20) 및 후면 전계층(30)은 다양한 방법에 의하여 형성될 수 있다. 일례로, 불순물 도핑 시 빗 형상의 마스크 등을 사용하여 제2 부분(20b, 30b)에 해당하는 부분에 상대적으로 큰 도핑 농도로 불순물이 도핑되고 제1 부분(20a, 30a)에 해당하는 부분에 상대적으로 작은 도핑 농도로 불순물이 도핑되도록 할 수 있다. 또는, 불순물 도핑 시 제2 부분(20b, 30b)에만 불순물 도핑 공정을 추가로 수행하여 선택적인 구조의 에미터층(20) 또는 후면 전계층(30)을 형성할 수 있다.
The emitter layer 20 and the rear electric field layer 30 of this optional structure may be formed by various methods. For example, when the impurities are doped, impurities are doped at a relatively high doping concentration with respect to the portions corresponding to the second portions 20b and 30b by using a comb-shaped mask or the like, and the portions corresponding to the first portions 20a and 30a. Impurities can be doped with a relatively small doping concentration. Alternatively, an impurity doping process may be additionally performed only on the second portions 20b and 30b to form an emitter layer 20 or a backside electric field layer 30 having a selective structure.

이하에서는 본 발명의 실험예를 통하여 본 발명을 좀더 상세하게 설명한다. 그러나 아래의 실험예는 본 발명을 예시하는 것에 불과하며 본 발명이 아래 실험예에 한정되는 것은 아니다. Hereinafter, the present invention will be described in more detail with reference to examples of the present invention. However, the following experimental examples are merely illustrative of the present invention and the present invention is not limited to the following experimental examples.

실험예Experimental Example

n형의 반도체 기판을 준비하였다. 반도체 기판의 전면에 이온 주입법에 의하여 보론(B)을 도핑하여 제1 도핑하는 단계를 수행하였다. 그리고 인라인 습식 식각 공정에서 반도체 기판의 측면을 0.6㎛만큼 식각하고 반도체 기판의 후면을 1.2㎛만큼 식각하는 아이솔레이션 단계를 수행하였다. 그 후에 반도체 기판의 후면에 이온 주입법에 의하여 인(P)을 도핑하여 제2 도핑하는 단계를 수행하였다. 1000℃에서 어닐링하여 보론 및 인을 동시 활성화하였다. 이에 의하여 보론을 포함하는 에미터층이 형성되고 인을 포함하는 후면 전계층이 형성되었다. An n-type semiconductor substrate was prepared. The first doping step was performed by doping boron B on the entire surface of the semiconductor substrate by ion implantation. In the in-line wet etching process, an isolation step of etching the side surface of the semiconductor substrate by 0.6 μm and the back surface of the semiconductor substrate by 1.2 μm was performed. Thereafter, a second doping step was performed by doping phosphorus (P) on the rear surface of the semiconductor substrate by an ion implantation method. Annealing at 1000 ° C. simultaneously activated boron and phosphorus. As a result, an emitter layer including boron was formed, and a back field layer including phosphorus was formed.

반도체 기판의 전면에 반사 방지막을 형성하고, 반도체 기판의 후면에 패시베이션막을 형성하였다. 그리고 에미터층에 전기적으로 연결되는 제1 전극, 후면 전계층에 전기적으로 연결되는 제2 전극을 형성하여 태양 전지의 제조를 완료하였다. An antireflection film was formed on the entire surface of the semiconductor substrate, and a passivation film was formed on the rear surface of the semiconductor substrate. The solar cell was completed by forming a first electrode electrically connected to the emitter layer and a second electrode electrically connected to the rear field layer.

비교예Comparative example

아이솔레이션하는 단계를 수행하지 않았다는 점만 제외하고는 실험예와 동일한 방법으로 태양 전지를 제조하였다.
A solar cell was manufactured in the same manner as in Experimental Example, except that the step of isolating was not performed.

실험예 및 비교예에 따라 제조된 태양 전지의 개방 전압(Voc), 전류 밀도(Jsc), 충밀도(FF), 효율, 제1 포화 전류(Jo1), 제2 포화 전류(Jo2)를 측정하여 그 결과를 표 1에 나타내었다. 여기서, 제1 포화 전류는 벌크 영역에서의 포화 전류를 의미하며, 제2 포화 전류는 에미터층에서의 포화 전류를 의미한다. The open voltage (Voc), current density (Jsc), charge density (FF), efficiency, the first saturation current (Jo1), the second saturation current (Jo2) of the solar cells manufactured according to the experimental and comparative examples The results are shown in Table 1. Here, the first saturation current means the saturation current in the bulk region, and the second saturation current means the saturation current in the emitter layer.

실험예Experimental Example 비교예Comparative example 개방 전압(mV)Open voltage (mV) 642.7642.7 638.2638.2 전류 밀도(mA)Current density (mA) 39.139.1 3939 충밀도(%)Fill density (%) 78.678.6 78.578.5 효율(%)efficiency(%) 19.7719.77 19.5719.57 제1 포화 전류(pA)First saturation current (pA) 0.480.48 0.570.57 제2 포화 전류(nA)Second saturation current (nA) 9.989.98 14.1214.12

표 1을 참조하면, 실험예에서는 제1 및 제2 포화 전류의 값이 비교예에 비하여 현저하게 낮고, 이에 의하여 개방 전압 값이 비교예에 비하여 매우 높은 것을 알 수 있다. 이에 따라 실험예는 비교예보다 높은 효율을 나타냄을 알 수 있다. Referring to Table 1, it can be seen that in the experimental example, the values of the first and second saturation currents are significantly lower than those of the comparative example, whereby the open voltage value is much higher than that of the comparative example. Accordingly, it can be seen that the experimental example shows higher efficiency than the comparative example.

즉, 실험예에서는 제1 도핑하는 단계와 제2 도핑하는 단계 사이에 아이솔레이션하는 단계를 추가하여 에미터층과 후면 전계층의 전기적 단락을 방지할 수 있었음을 알 수 있다. 이에 의하여 실험예에 따른 태양 전지는 높은 개방 전압 및 효율을 가짐을 알 수 있다. That is, in the experimental example, it can be seen that an electrical short circuit between the emitter layer and the rear electric field layer was prevented by adding an isolation step between the first doping step and the second doping step. It can be seen that the solar cell according to the experimental example has a high open voltage and efficiency.

상술한 바에 따른 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다. Features, structures, effects and the like according to the above-described embodiments are included in at least one embodiment of the present invention, and the present invention is not limited to only one embodiment. Further, the features, structures, effects, and the like illustrated in the embodiments may be combined or modified in other embodiments by those skilled in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.

100: 태양 전지
10: 반도체 기판
20: 에미터층
30: 후면 전계층
210: 제1 장비
310: 자동 이송 부재
320: 프레임
330: 식각 용액
410: 제2 장비 100: Solar cell
10: semiconductor substrate
20: emitter layer
30: rear electric layer
210: first equipment
310: automatic transfer member
320: frame
330: etching solution
410: second equipment

Claims (14)

서로 반대되는 제1 면 및 제2 면, 상기 제1 면 및 상기 제2 면과 교차하는 측면을 구비하는 반도체 기판을 준비하는 단계;
상기 반도체 기판의 상기 제1 면에 제1 도전형 불순물을 단면 도핑하는 제1 도핑하는 단계;
상기 반도체 기판의 상기 측면을 식각하여 해당 부분에 잔류하는 상기 제1 도전형 불순물을 제거하는 아이솔레이션하는 단계; 및
상기 반도체 기판의 상기 제2 면에 제2 도전형 불순물을 단면 도핑하는 제2 도핑하는 단계
를 포함하는 태양 전지의 제조 방법. Preparing a semiconductor substrate having a first surface and a second surface opposite to each other, and side surfaces intersecting the first surface and the second surface;
A first doping to cross-dope a first conductivity type impurity to the first surface of the semiconductor substrate;
Etching the side surface of the semiconductor substrate to remove the first conductivity type impurities remaining in the corresponding portion; And
A second doping in which the second surface of the semiconductor substrate is doped with a second conductivity type impurity
Wherein the method comprises the steps of: 제1항에 있어서,
상기 아이솔레이션하는 단계에서는 상기 반도체 기판의 상기 측면과 함께 상기 제2 면을 식각하는 태양 전지의 제조 방법. The method of claim 1,
And in the isolating step, etching the second surface together with the side surface of the semiconductor substrate. 제2항에 있어서,
상기 아이솔레이션하는 단계에서는 상기 반도체 기판의 상기 측면의 식각 두께보다 상기 제2 면의 식각 두께가 더 큰 태양 전지의 제조 방법. The method of claim 2,
In the isolating step, the etching thickness of the second surface is larger than the etching thickness of the side surface of the semiconductor substrate. 제1항에 있어서,
상기 반도체 기판의 상기 측면의 식각 두께가 0.5~1㎛인 태양 전지의 제조 방법. The method of claim 1,
The manufacturing method of the solar cell whose etching thickness of the said side surface of the said semiconductor substrate is 0.5-1 micrometer. 제2항에 있어서,
상기 반도체 기판의 상기 측면의 식각 두께가 0.5~1㎛이고,
상기 반도체 기판의 상기 제2 면의 식각 두께가 1~2㎛인 태양 전지의 제조 방법. The method of claim 2,
Etching thickness of the side surface of the semiconductor substrate is 0.5 ~ 1㎛,
The manufacturing method of the solar cell whose etching thickness of the said 2nd surface of the said semiconductor substrate is 1-2 micrometers. 제1항에 있어서,
상기 아이솔레이션하는 단계는 습식 식각 방법에 의해 수행되는 태양 전지의 제조 방법. The method of claim 1,
The isolating step is a method of manufacturing a solar cell is performed by a wet etching method. 제1항에 있어서,
상기 아이솔레이션하는 단계는, 상기 제1 도핑하는 단계와 상기 제2 도핑하는 단계 사이에서의 인라인(inline) 공정에 의해 수행되는 태양 전지의 제조 방법. The method of claim 1,
And said isolating step is performed by an inline process between said first doping step and said second doping step. 제1항에 있어서,
상기 제1 도핑하는 단계가 수행되는 장비와 상기 제2 도핑하는 단계가 수행되는 장비 사이에, 식각 용액을 수용하며 자동 이송 부재가 위치하는 프레임이 위치하고,
상기 아이솔레이션하는 단계는 상기 반도체 기판의 후면이 상기 자동 이송 부재 쪽에 위치한 상태로 상기 자동 이송 부재 상에서 이동하면서 수행되는 태양 전지의 제조 방법. The method of claim 1,
Between the equipment in which the first doping step is performed and the equipment in which the second doping step is performed, a frame containing an etching solution and an automatic conveying member is located,
The isolating step is performed while moving on the automatic transfer member with the rear surface of the semiconductor substrate located on the automatic transfer member side. 제8항에 있어서,
상기 자동 이송 부재는 복수의 롤을 포함하는 태양 전지의 제조 방법. 9. The method of claim 8,
The automatic transfer member includes a plurality of rolls manufacturing method of a solar cell. 제1항에 있어서,
상기 제1 도핑하는 단계 및 상기 제2 도핑하는 단계가 각기 이온 주입법에 의하여 수행되는 태양 전지의 제조 방법. The method of claim 1,
The first doping step and the second doping step are each performed by the ion implantation method of the solar cell manufacturing method. 제1항에 있어서,
상기 반도체 기판이 상기 제2 도전형 불순물을 포함하고,
상기 제1 도전형 불순물이 p형 불순물을 포함하며,
상기 제2 도전형 불순물이 n형 불순물을 포함하는 태양 전지의 제조 방법. The method of claim 1,
The semiconductor substrate includes the second conductivity type impurity,
The first conductivity type impurity includes a p type impurity,
The method for manufacturing a solar cell, wherein the second conductivity type impurity contains n type impurity. 제1항에 있어서,
상기 제2 도핑하는 단계 이후에 상기 반도체 기판을 어닐링(annealing)하여 상기 제1 도전형 불순물과 상기 제2 도전형 불순물을 동시 활성화(coactivation)하는 단계를 더 포함하는 태양 전지의 제조 방법. The method of claim 1,
And annealing the semiconductor substrate after the second doping to co-activate the first conductivity type impurity and the second conductivity type impurity. 제12항에 있어서,
상기 동시 활성화하는 단계에 의하여, 상기 반도체 기판의 상기 제1 면에 도핑된 상기 제1 도전형 불순물에 의하여 에미터층이 형성되고, 상기 반도체 기판의 상기 제2 면에 도핑된 상기 제2 도전형 불순물에 의하여 후면 전계층이 형성되는 태양 전지의 제조 방법. The method of claim 12,
The emitter layer is formed by the first conductivity type impurities doped to the first surface of the semiconductor substrate by the simultaneous activation, and the second conductivity type impurities doped to the second surface of the semiconductor substrate. The manufacturing method of the solar cell by which a back electric field layer is formed. 제13항에 있어서,
상기 제2 도핑하는 단계 이후에,
상기 반도체 기판의 상기 제1 면에 반사 방지막을 형성하고 상기 제2 면에 패시베이션 막을 형성하는 단계; 및
상기 에미터층에 전기적으로 연결되는 제1 전극 및 상기 후면 전계층에 전기적으로 연결되는 제2 전극을 형성하는 단계
를 더 포함하는 태양 전지의 제조 방법. The method of claim 13,
After the second doping step,
Forming an anti-reflection film on the first surface of the semiconductor substrate and forming a passivation film on the second surface; And
Forming a first electrode electrically connected to the emitter layer and a second electrode electrically connected to the rear field layer
Method for producing a solar cell further comprising.
KR1020120022455A 2012-03-05 2012-03-05 Method for manufacturing solar cell KR101807791B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120022455A KR101807791B1 (en) 2012-03-05 2012-03-05 Method for manufacturing solar cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120022455A KR101807791B1 (en) 2012-03-05 2012-03-05 Method for manufacturing solar cell

Publications (2)

Publication Number Publication Date
KR20130101363A true KR20130101363A (en) 2013-09-13
KR101807791B1 KR101807791B1 (en) 2018-01-18

Family

ID=49451578

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120022455A KR101807791B1 (en) 2012-03-05 2012-03-05 Method for manufacturing solar cell

Country Status (1)

Country Link
KR (1) KR101807791B1 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006286821A (en) 2005-03-31 2006-10-19 Sanyo Electric Co Ltd Etching method of crystal system semiconductor device
JP2011524639A (en) 2008-06-11 2011-09-01 インテバック・インコーポレイテッド SOLAR CELL DEVICE AND SOLAR CELL ELEMENT FORMING METHOD
JP5338702B2 (en) 2010-02-12 2013-11-13 信越化学工業株式会社 Manufacturing method of solar cell

Also Published As

Publication number Publication date
KR101807791B1 (en) 2018-01-18

Similar Documents

Publication Publication Date Title
KR101613843B1 (en) Solar cell and method for manufacturing the same
KR101387718B1 (en) Solar cell and method for manufactruing the same
KR101902887B1 (en) Method for manufacturing the same
US9978888B2 (en) Solar cell and method for manufacturing the same
KR20140135881A (en) Solar cell and method for manufacturing the same
KR101838278B1 (en) Solar cell
JP2019068108A (en) Solar cell and method of manufacturing the same
KR100990864B1 (en) Solar cell and method for manufacturing the same
JP2019004159A (en) Method of manufacturing solar battery
KR102018650B1 (en) Solar cell and method for manufacturing the same
KR102053140B1 (en) Solar cell
KR101879781B1 (en) Solar cell, method for manufacturing dopant layer, and method for manufacturing solar cell
KR20130104309A (en) Solar cell and method for manufacturing the same
KR102010390B1 (en) Method for manufacturing solar cell and dopant region thereof
KR102060709B1 (en) Method for manufacturing solar cell
KR20160010198A (en) Solar cell and method for manufacturing the same
KR102065595B1 (en) Method for manufacturing solar cell
KR101807791B1 (en) Method for manufacturing solar cell
KR101916436B1 (en) Method for manufacturing solar cell
KR101929444B1 (en) Solar cell and method for manufacturing the same
KR101929445B1 (en) Solar cell and method for manufacturing the same
KR101850326B1 (en) Solar cell and method for manufacuring the same
KR20160061947A (en) Solar cell and method for manufacturing the same
KR102219795B1 (en) Solar cell
KR20140038030A (en) Method for manufacturing solar cell

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant