KR101929445B1 - Solar cell and method for manufacturing the same - Google Patents

Solar cell and method for manufacturing the same Download PDF

Info

Publication number
KR101929445B1
KR101929445B1 KR1020120039830A KR20120039830A KR101929445B1 KR 101929445 B1 KR101929445 B1 KR 101929445B1 KR 1020120039830 A KR1020120039830 A KR 1020120039830A KR 20120039830 A KR20120039830 A KR 20120039830A KR 101929445 B1 KR101929445 B1 KR 101929445B1
Authority
KR
South Korea
Prior art keywords
impurity
passivation film
semiconductor substrate
layer
electrode
Prior art date
Application number
KR1020120039830A
Other languages
Korean (ko)
Other versions
KR20130117095A (en
Inventor
진윤실
남희진
박상욱
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020120039830A priority Critical patent/KR101929445B1/en
Priority to EP13000755.2A priority patent/EP2654090B1/en
Priority to US13/767,748 priority patent/US9312420B2/en
Priority to JP2013036756A priority patent/JP6271844B2/en
Priority to CN201310117655.2A priority patent/CN103378185B/en
Publication of KR20130117095A publication Critical patent/KR20130117095A/en
Priority to US15/066,812 priority patent/US11335819B2/en
Application granted granted Critical
Publication of KR101929445B1 publication Critical patent/KR101929445B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0216Coatings
    • H01L31/02161Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022408Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022433Particular geometry of the grid contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/068Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Abstract

본 실시예에 따른 태양 전지의 제조 방법은, 제1 도전형의 반도체 기판을 준비하는 단계; 상기 반도체 기판의 후면에 상기 제1 도전형의 제1 불순물을 포함하는 패시베이션 막을 형성하는 단계; 및 상기 반도체 기판의 내부로 상기 제1 불순물이 확산하도록 상기 패시베이션 막을 선택적으로 가열하여 후면 전계층을 형성하는 단계를 포함한다. A manufacturing method of a solar cell according to the present embodiment includes: preparing a semiconductor substrate of a first conductivity type; Forming a passivation film including a first impurity of the first conductivity type on a rear surface of the semiconductor substrate; And selectively heating the passivation film to diffuse the first impurity into the semiconductor substrate to form a rear whole layer.

Description

태양 전지 및 이의 제조 방법{SOLAR CELL AND METHOD FOR MANUFACTURING THE SAME}SOLAR CELL AND METHOD FOR MANUFACTURING THE SAME

본 발명은 태양 전지 및 이의 제조 방법에 관한 것으로서, 좀더 상세하게는 후면 전계층을 포함하는 태양 전지 및 이의 제조 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a solar cell and a method of manufacturing the same, and more particularly, to a solar cell including a rear front layer and a manufacturing method thereof.

최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예상되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고 있다. 그 중에서도 태양 전지는 태양광 에너지를 전기 에너지로 변환시키는 차세대 전지로서 각광받고 있다. With the recent depletion of existing energy sources such as oil and coal, interest in alternative energy to replace them is increasing. Among them, solar cells are attracting attention as a next-generation battery that converts solar energy into electric energy.

이러한 태양 전지에서는 광전 변환을 일으킬 수 있도록 에미터층을 형성하여 pn 접합 등을 형성하고, 후면 재결합을 방지할 수 있도록 후면 전계층을 형성한다. 종래에는 후면 전계층은 페이스트를 인쇄한 후에 소성하여 후면 전극을 형성할 때 페이스트 내의 불순물을 확산시켜 형성하였다. 그러면, 태양 전지의 충밀도가 저하될 수 있다. In such a solar cell, an emitter layer is formed to form a pn junction or the like so as to cause a photoelectric conversion, and a rear front layer is formed to prevent rear recombination. Conventionally, the rear whole layer is formed by diffusing impurities in the paste when the paste is printed and then fired to form the rear electrode. Then, the filling density of the solar cell may be lowered.

또한, 불순물의 양이 서로 다른 부분을 구비하는 후면 전계층을 형성하는 경우에 마스크를 사용하거나 불순물 주입 공정을 여러 번 수행하여야 하는 등 공정이 복잡하며 생산성이 낮은 문제가 있었다. Further, in the case of forming a backside layer having portions with different amounts of impurities, there is a problem in that the process is complicated and the productivity is low, such as using a mask or performing the impurity implantation process several times.

본 발명의 실시예는 우수한 특성을 가지는 태양 전지를 간단한 공정에 의하여 형성할 수 있는 태양 전지 및 이의 제조 방법을 제공하고자 한다. An embodiment of the present invention is to provide a solar cell capable of forming a solar cell having excellent characteristics by a simple process and a manufacturing method thereof.

또한, 본 발명의 실시예는 후면 전계층과 전극과의 얼라인 특성을 향상할 수 있는 태양 전지 및 이의 제조 방법을 제공하고자 한다. The embodiments of the present invention also provide a solar cell capable of improving the alignment characteristics between the back surface layer and the electrode and a method of manufacturing the solar cell.

본 실시예에 따른 태양 전지의 제조 방법은, 제1 도전형의 반도체 기판을 준비하는 단계; 상기 반도체 기판의 후면에 상기 제1 도전형의 제1 불순물을 포함하는 패시베이션 막을 형성하는 단계; 및 상기 반도체 기판의 내부로 상기 제1 불순물이 확산하도록 상기 패시베이션 막을 선택적으로 가열하여 후면 전계층을 형성하는 단계를 포함한다. A manufacturing method of a solar cell according to the present embodiment includes: preparing a semiconductor substrate of a first conductivity type; Forming a passivation film including a first impurity of the first conductivity type on a rear surface of the semiconductor substrate; And selectively heating the passivation film to diffuse the first impurity into the semiconductor substrate to form a rear whole layer.

본 실시예에 따른 태양 전지는, 제1 도전형의 반도체 기판; 상기 반도체 기판의 전면에 형성되며 제2 도전형의 불순물을 포함하는 에미터층; 상기 반도체 기판의 후면에 형성되며, 상기 제1 도전형의 제1 불순물을 포함하는 제1 부분을 구비하는 후면 전계층; 상기 후면 전계층 위에 형성되며 상기 제1 불순물을 포함하는 제1 부분을 포함하는 패시베이션 막; 및 상기 제1 부분에 대응하여 상기 패시베이션 막을 관통하여 상기 제1 부분에 전기적으로 연결되는 후면전극을 포함한다. A solar cell according to this embodiment includes a semiconductor substrate of a first conductivity type; An emitter layer formed on the front surface of the semiconductor substrate and including an impurity of a second conductivity type; A rear front layer formed on a rear surface of the semiconductor substrate and having a first portion including the first impurity of the first conductivity type; A passivation film formed on the rear whole layer and including a first portion including the first impurity; And a rear electrode electrically connected to the first portion through the passivation film corresponding to the first portion.

본 실시예에 따르면, 제1 불순물을 포함하는 패시베시션 막을 이용하여 후면 전계층을 형성할 수 있어, 태양 전지의 충밀도 특성을 향상하면서도 태양 전지를 간단한 공정으로 제조할 수 있다. According to the present embodiment, the entire backside layer can be formed using the passivation film including the first impurity, so that the solar cell can be manufactured by a simple process while improving the filling density characteristics of the solar cell.

이때, 레이저를 이용하여 패시베이션 막을 선택적으로 가열하면 선폭을 최소화할 수 있다. 그리고 레이저에 의하여 패시베이션 막에 개구부를 형성하면, 후면 전계층의 고농동 부분(제1 부분)과 개구부 내에 형성되는 후면 전극과의 얼라인을 정확하게 맞출 수 있다. At this time, if the passivation film is selectively heated by using a laser, the line width can be minimized. When the opening is formed in the passivation film by the laser, the alignment between the highly-concentrated portion (first portion) of the rear front layer and the rear electrode formed in the opening portion can be precisely aligned.

제1 불순물로 알루미늄을 사용하면, 실리콘과의 원자 반지름(atomic radius) 차이가 적고 레이저를 낮은 강도로 사용할 수 있어 전위 밀도를 낮출 수 있다. 결과적으로 태양 전지의 효율을 향상할 수 있다. When aluminum is used as the first impurity, the difference in atomic radius with respect to silicon is small and the laser can be used at a low intensity, so that the dislocation density can be lowered. As a result, the efficiency of the solar cell can be improved.

도 1은 본 발명의 일 실시예에 따른 태양 전지를 도시한 단면도이다.
도 2는 도 1의 태양 전지의 후면 평면도이다.
도 3a 내지 도 3e는 본 발명의 실시예에 따른 태양 전지의 제조 방법을 도시한 단면도들이다.
도 4은 본 발명의 다른 실시예에 따른 태양 전지의 단면도이다.
도 5a 내지 도 5f는 도 4의 태양 전지의 제조 방법의 일례를 도시한 단면도들이다.
도 6는 본 발명의 또 다른 실시예에 따른 태양 전지의 단면도이다.
도 7a 내지 도 7f는 도 6의 태양 전지의 제조 방법의 일례를 도시한 단면도들이다.
도 8은 실험예에 따라 제조된 태양 전지와 비교예에 따라 제조된 태양 전지에서 반도체 기판의 전면으로부터의 거리에 따른 보론 및 알루미늄 농도를 측정한 결과를 나타내는 그래프이다.
도 9는 본 발명의 실시예에 따른 개구부 형상을 상세하게 설명하기 위하여 레이저에 의하여 개구부가 형성된 상태를 도시한 단면도이다.
1 is a cross-sectional view illustrating a solar cell according to an embodiment of the present invention.
2 is a rear plan view of the solar cell of FIG.
3A to 3E are cross-sectional views illustrating a method of manufacturing a solar cell according to an embodiment of the present invention.
4 is a cross-sectional view of a solar cell according to another embodiment of the present invention.
FIGS. 5A to 5F are cross-sectional views showing an example of a manufacturing method of the solar cell of FIG.
6 is a cross-sectional view of a solar cell according to another embodiment of the present invention.
FIGS. 7A to 7F are cross-sectional views showing an example of a manufacturing method of the solar cell of FIG.
8 is a graph showing the results of measurement of boron and aluminum concentration according to the distance from the front surface of the semiconductor substrate in the solar cell manufactured according to the experimental example and the solar cell manufactured according to the comparative example.
9 is a cross-sectional view illustrating a state where an opening is formed by a laser to describe the shape of an opening according to an embodiment of the present invention in detail.

이하에서는 첨부한 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 그러나 본 발명이 이러한 실시예에 한정되는 것은 아니며 다양한 형태로 변형될 수 있음은 물론이다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, it is needless to say that the present invention is not limited to these embodiments and can be modified into various forms.

도면에서는 본 발명을 명확하고 간략하게 설명하기 위하여 설명과 관계 없는 부분의 도시를 생략하였으며, 명세서 전체를 통하여 동일 또는 극히 유사한 부분에 대해서는 동일한 도면 참조부호를 사용한다. 그리고 도면에서는 설명을 좀더 명확하게 하기 위하여 두께, 넓이 등을 확대 또는 축소하여 도시하였는바, 본 발명의 두께, 넓이 등은 도면에 도시된 바에 한정되지 않는다. In the drawings, the same reference numerals are used for the same or similar parts throughout the specification. In the drawings, the thickness, the width, and the like are enlarged or reduced in order to make the description more clear, and the thickness, width, etc. of the present invention are not limited to those shown in the drawings.

그리고 명세서 전체에서 어떠한 부분이 다른 부분을 "포함"한다고 할 때, 특별히 반대되는 기재가 없는 한 다른 부분을 배제하는 것이 아니며 다른 부분을 더 포함할 수 있다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 위치하는 경우도 포함한다. 층, 막, 영역, 판 등의 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 위치하지 않는 것을 의미한다. Wherever certain parts of the specification are referred to as "comprising ", the description does not exclude other parts and may include other parts, unless specifically stated otherwise. Also, when a portion of a layer, film, region, plate, or the like is referred to as being "on" another portion, it also includes the case where another portion is located in the middle as well as the other portion. When a portion of a layer, film, region, plate, or the like is referred to as being "directly on" another portion, it means that no other portion is located in the middle.

도 1은 본 발명의 일 실시예에 따른 태양 전지를 도시한 단면도이다. 1 is a cross-sectional view illustrating a solar cell according to an embodiment of the present invention.

도 1을 참조하면, 본 실시예에 따른 태양 전지(100)는 반도체 기판(10), 반도체 기판(10)의 제1 면(이하 "전면") 쪽에 위치하는 에미터층(20), 제1 패시베이션 막(21), 반사 방지막(22)을 포함한다. 그리고 반도체 기판(10)의 제2 면(이하 "후면") 쪽에 위치하는 후면 전계층(30) 및 제2 패시베이션 막(32)을 포함할 수 있다. 또한, 에미터층(20)에 전기적으로 연결되는 전면 전극(24)과, 반도체 기판(10)(좀더 정확하게는, 후면 전계층(30))에 전기적으로 연결되는 후면 전극(34)을 포함할 수 있다. 이를 좀더 상세하게 설명하면 다음과 같다.1, a solar cell 100 according to the present embodiment includes a semiconductor substrate 10, an emitter layer 20 located on a first surface (hereinafter referred to as "front surface") side of the semiconductor substrate 10, A film 21, and an antireflection film 22. And a backside front layer 30 and a second passivation film 32 located on the second side (hereinafter referred to as "rear side") side of the semiconductor substrate 10. It is also possible to include a front electrode 24 electrically connected to the emitter layer 20 and a back electrode 34 electrically connected to the semiconductor substrate 10 (more precisely, the front front layer 30) have. This will be described in more detail as follows.

반도체 기판(10)은 다양한 반도체 물질을 포함할 수 있는데, 일례로 제1 도전형 불순물을 포함하는 실리콘을 포함할 수 있다. 실리콘으로는 단결정 실리콘 또는 다결정 실리콘이 사용될 수 있으며, 제1 도전형은 일례로 p형일 수 있다. 즉, 반도체 기판(10)은 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 등의 3족 원소가 도핑된 단결정 또는 다결정 실리콘으로 이루어질 수 있다. The semiconductor substrate 10 may include various semiconductor materials, for example silicon containing a first conductivity type impurity. As the silicon, single crystal silicon or polycrystalline silicon may be used, and the first conductivity type may be p type, for example. That is, the semiconductor substrate 10 may be formed of single crystal or polycrystalline silicon doped with a group III element such as boron (B), aluminum (Al), gallium (Ga), or indium (In)

이와 같이 p형의 반도체 기판(10)을 사용하면, 반도체 기판(10)의 전면에 n형을 가지는 에미터층(20)이 형성되어 pn 접합(junction)을 이루게 된다. 이러한 pn 접합에 광이 조사되면 광전 효과에 의해 생성된 전자가 반도체 기판(10)의 전면 쪽으로 이동하여 전면 전극(24)에 의하여 수집되고, 정공이 반도체 기판(10)의 후면 쪽으로 이동하여 후면 전극(34)에 의하여 수집된다. 이에 의하여 전기 에너지가 발생한다. When the p-type semiconductor substrate 10 is used as described above, the emitter layer 20 having n-type is formed on the entire surface of the semiconductor substrate 10 to form a pn junction. When the pn junction is irradiated with light, electrons generated by the photoelectric effect move toward the front surface of the semiconductor substrate 10 and are collected by the front electrode 24, and the holes move toward the rear surface of the semiconductor substrate 10, (34). Thereby, electric energy is generated.

이러한 반도체 기판(10)의 전면 및 후면은, 텍스쳐링(texturing)되어 피라미드 등의 형태의 요철을 가질 수 있다. 이와 같은 텍스쳐링에 의해 반도체 기판(10)의 전면 등에 요철이 형성되어 표면 거칠기가 증가되면, 반도체 기판(10)의 전면 등을 통하여 입사되는 광의 반사율을 낮출 수 있다. 따라서 반도체 기판(10)과 에미터층(20)의 계면에 형성된 pn 접합까지 도달하는 광량을 증가시킬 수 있어, 광 손실을 최소화할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 전면에만 요철이 형성되는 것도 가능하며, 요철이 형성되지 않는 것도 가능하다. The front surface and the rear surface of the semiconductor substrate 10 may be textured to have irregularities in the form of a pyramid or the like. When the surface roughness of the semiconductor substrate 10 is increased by forming concaves and convexes on the front surface of the semiconductor substrate 10 by such texturing, the reflectance of light incident through the front surface of the semiconductor substrate 10 can be reduced. Therefore, the amount of light reaching the pn junction formed at the interface between the semiconductor substrate 10 and the emitter layer 20 can be increased, thereby minimizing the optical loss. However, the present invention is not limited to this, and it is also possible to form irregularities only on the front surface and not to form irregularities.

반도체 기판(10)의 전면 쪽에는 제2 도전형의 불순물을 포함하는 에미터층(20)이 형성된다. 에미터층(20)은 반도체 기판(10)과 pn 접합을 형성한다. 이러한 에미터층(20)은 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등의 5족 원소를 반도체 기판(10)에 도핑하여 형성될 수 있다. 본 실시예에서 에미터층(20)이 전체적으로 균일한 도핑 농도를 가져 균일한 저항을 가지는 것을 예시하였으나, 본 발명이 이에 한정되는 것은 아니다. 따라서, 에미터층(20)이 선택적인 구조를 가질 수 있는데, 이에 대해서는 추후에 도 3을 참조하여 좀더 상세하게 설명한다. On the front surface of the semiconductor substrate 10, an emitter layer 20 including an impurity of the second conductivity type is formed. The emitter layer 20 forms a pn junction with the semiconductor substrate 10. The emitter layer 20 may be formed by doping a Group 5 element such as phosphorus (P), arsenic (As), bismuth (Bi), and antimony (Sb) In the present embodiment, the emitter layer 20 has a uniform doping concentration as a whole and has a uniform resistance, but the present invention is not limited thereto. Thus, the emitter layer 20 may have an optional structure, which will be described in more detail below with reference to FIG.

반도체 기판(10)의 전면에서 에미터층(20) 위에 제1 패시베이션 막(21), 반사 방지막(22) 및 전면 전극(24)이 형성된다. A first passivation film 21, an antireflection film 22 and a front electrode 24 are formed on the emitter layer 20 at the front surface of the semiconductor substrate 10. [

제1 패시베이션 막(21) 및 반사 방지막(22)은 전면 전극(24)이 형성된 부분을 제외하고 실질적으로 반도체 기판(10)의 전면 전체에 형성될 수 있다. 제1 패시베이션 막(21)은 에미터층(20)의 표면 또는 벌크 내에 존재하는 결함을 부동화 시킨다. 이에 의하여 소수 캐리어의 재결합 사이트를 제거하여 태양 전지(100)의 개방 전압(Voc)을 증가시킬 수 있다. 이와 같이 제1 패시베이션 막(21)에 의해 태양 전지(100)의 개방 전압과 단락 전류를 증가시켜 태양전지(100)의 변환 효율을 향상할 수 있다.The first passivation film 21 and the antireflection film 22 may be formed substantially entirely on the entire surface of the semiconductor substrate 10 except for the portion where the front electrode 24 is formed. The first passivation film 21 immobilizes defects present in the surface or bulk of the emitter layer 20. Accordingly, the open-circuit voltage (Voc) of the solar cell 100 can be increased by removing recombination sites of the minority carriers. As described above, the conversion efficiency of the solar cell 100 can be improved by increasing the open-circuit voltage and the short-circuit current of the solar cell 100 by the first passivation film 21.

제1 패시베이션 막(21)은 광이 투과될 수 있도록 투명한 절연 물질로 이루어질 수 있다. 일례로, 제1 패시베이션 막(21)은 실리콘 질화막, 수소를 포함한 실리콘 질화막, 실리콘 산화막, 실리콘 산화 질화막, MgF2, ZnS, TiO2 및 CeO2로 이루어진 군에서 선택된 어느 하나의 단일막 또는 2개 이상의 막이 조합된 다층막 구조를 가질 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제1 패시베이션 막(21)이 다양한 물질을 포함할 수 있음은 물론이다. The first passivation film 21 may be made of a transparent insulating material so that light can be transmitted. For example, the first passivation film 21 may be any one single film selected from the group consisting of a silicon nitride film, a silicon nitride film including hydrogen, a silicon oxide film, a silicon oxynitride film, MgF 2 , ZnS, TiO 2 and CeO 2 , The above-described films can have a combined multi-layer film structure. However, the present invention is not limited thereto, and it goes without saying that the first passivation film 21 may include various materials.

반사 방지막(22)은 반도체 기판(10)의 전면을 통해 입사되는 광의 반사율을 감소시킨다. 이에 의하여 반도체 기판(10)과 에미터층(20)의 계면에 형성된 pn 접합까지 도달되는 광량을 증가시킬 수 있다. 이에 따라 태양 전지(100)의 단락 전류(Isc)를 증가시킬 수 있다. The antireflection film 22 reduces the reflectance of light incident through the front surface of the semiconductor substrate 10. [ The amount of light reaching the pn junction formed at the interface between the semiconductor substrate 10 and the emitter layer 20 can be increased. Accordingly, the short circuit current Isc of the solar cell 100 can be increased.

반사 방지막(22)은 반사를 방지할 수 있는 다양한 물질을 포함할 수 있다. 일례로, 반사 방지막(22)은 실리콘 질화막을 포함할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 반사 방지막(22)이 다양한 물질을 가질 수 있음은 물론이다. 즉, 반사 방지막(22)이 실리콘 질화막, 수소를 포함한 실리콘 질화막, 실리콘 산화막, 실리콘 산화 질화막, MgF2, ZnS, TiO2, CeO2 등으로 이루어진 군에서 선택된 어느 하나의 단일막 또는 2개 이상의 막이 조합된 다층막 구조를 가질 수 있다.The antireflection film 22 may include various materials capable of preventing reflection. In one example, the antireflection film 22 may include a silicon nitride film. However, the present invention is not limited thereto, and it goes without saying that the anti-reflection film 22 may have various materials. That is, the antireflection film 22 may be formed of any one single film selected from the group consisting of a silicon nitride film, a silicon nitride film including hydrogen, a silicon oxide film, a silicon oxynitride film, MgF 2 , ZnS, TiO 2 , CeO 2 , And may have a combined multilayer structure.

전면 전극(24)은 반도체 기판(10)의 전면에서 에미터층(20)에 전기적으로 연결될 수 있다. 이러한 전면 전극(24)은 다양한 평면 형상을 가질 수 있다. 전면 전극(24)은 다양한 물질로 형성될 수 있는데, 이에 대해서는 후술한다. The front electrode 24 may be electrically connected to the emitter layer 20 at the front surface of the semiconductor substrate 10. The front electrode 24 may have various planar shapes. The front electrode 24 may be formed of various materials, which will be described later.

반도체 기판(10)의 후면 쪽에는 반도체 기판(10)보다 높은 도핑 농도로 제1 도전형 불순물을 포함하는 후면 전계층(30)이 형성된다. 본 실시예에서 후면 전계층(30)은, 후면 전극(34)과 접촉 형성되는 제1 부분(30b)와 후면 전극(34) 사이의 제2 패시베이션 막(32)에 인접하여 형성되는 제2 부분(30a)을 포함한다. 이때, 제1 부분(30b)에서의 불순물 농도가 제2 부분(30b)에서의 불순물 농도보다 높아서 더 낮은 저항을 가질 수 있다. 또한, 제1 부분(30b)의 도핑 깊이가 제2 부분(30a)의 도핑 깊이보다 클 수 있다. A rear front layer 30 including a first conductive impurity at a doping concentration higher than that of the semiconductor substrate 10 is formed on the rear side of the semiconductor substrate 10. [ The rear front layer 30 in the present embodiment has a second portion 30b formed adjacent to the second passivation film 32 between the first portion 30b and the rear electrode 34 that is in contact with the back electrode 34, (30a). At this time, the impurity concentration in the first portion 30b is higher than the impurity concentration in the second portion 30b, so that it can have a lower resistance. Also, the doping depth of the first portion 30b may be greater than the doping depth of the second portion 30a.

그러면, 후면 전계층(30)의 제2 부분(30a)에서 전자와 정공의 재결합을 효과적으로 방지하면서, 제1 부분(30b)이 상대적으로 작은 저항을 가져 후면 전극(34)과의 접촉 저항을 줄일 수 있다. 따라서, 전자와 정공의 재결합에 따른 손실이 감소하고, 동시에 광전효과에 의해 생성된 전자 또는 정공을 후면 전극(34)으로 전달하는 능력이 더욱 향상되는 바, 태양 전지(100)의 효율을 더욱 향상할 수 있다.Then, the first portion 30b has a relatively small resistance to effectively reduce the contact resistance with the rear electrode 34 while effectively preventing the recombination of electrons and holes in the second portion 30a of the rear front layer 30 . Accordingly, the loss due to the recombination of electrons and holes is reduced, and at the same time, the ability to transfer electrons or holes generated by the photoelectric effect to the back electrode 34 is further improved, thereby further improving the efficiency of the solar cell 100 can do.

본 실시예에서는 후면 전계층(30)의 제1 부분(30b)이 제1 도전형의 제1 불순물(301)과 제1 도전형의 제2 불순물(302)을 포함하고, 제2 부분(30a)이 제2 불순물(302)을 포함할 수 있다. 여기서, 제2 불순물(302)은 반도체 기판(10)의 전면에 전체적으로 균일한 농도로 도핑된 원소일 수 있다. 제1 불순물(301)은 후면 전계층(30) 위에 형성되는 제2 패시베이션 막(32)에 포함되는 원소로서, 제2 패시베이션 막(32)을 형성한 후에 후면 전계층(30)으로 확산되어 후면 전계층(30)에 포함되는 원소이다. 이에 대해서는 제조 방법에서 후술한다. In this embodiment, the first portion 30b of the rear front layer 30 includes the first impurity 301 of the first conductivity type and the second impurity 302 of the first conductivity type, and the second portion 30a May include the second impurity 302. Here, the second impurity 302 may be an element doped with a uniform concentration as a whole on the entire surface of the semiconductor substrate 10. The first impurity 301 is an element included in the second passivation film 32 formed on the rear front layer 30 and diffuses into the rear front layer 30 after forming the second passivation film 32, Is an element included in the entire layer (30). This will be described later in the manufacturing method.

도면에 도시한 바와 같이, 제1 불순물(301)과 제2 불순물(302)이 서로 다른 물질인 경우에는, 제1 부분(30b)이 제2 불순물(302)과 함께 제1 불순물(301)을 추가로 포함되게 된다. 그러나 본 발명이 이에 한정되는 것은 아니며 제1 불순물(301)과 제2 불순물(302)이 서로 동일한 원소일 수도 있다. 이 경우에는 제1 부분(30b)과 제2 부분(30a)에 포함된 불순물은 서로 차이가 없으며 도핑 농도만 다르게 된다. As shown in the figure, when the first impurity 301 and the second impurity 302 are different from each other, the first portion 30b forms the first impurity 301 together with the second impurity 302 . However, the present invention is not limited thereto, and the first impurity 301 and the second impurity 302 may be the same element. In this case, the impurities contained in the first portion 30b and the second portion 30a are not different from each other, and the doping concentration is different.

제2 도전형인 제1 불순물(301) 및 제2 불순물(302)로는 3족 원소인 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 등의 p형 불순물을 사용할 수 있다. 이때, 제2 불순물(302)로는 반도체 기판(10)의 전면에 전체적으로 도핑하기에 적합한 원소인 보론을 사용할 수 있고, 제1 불순물(301)로는 제2 패시베이션 막(32)에 알루미늄 산화물 형태로 포함되어 패시베이션 특성을 최대화할 수 있는 알루미늄을 사용할 수 있다. 알루미늄은 반도체 기판(10)을 구성하는 실리콘과의 원자 반지름(atomic radius) 차이가 적다. 따라서, 상대적으로 낮은 레이저 강도에서도 후면 전계층(30)으로 빠르게 확산하여 제1 부분(30b)을 형성할 수 있다. 또한, 원자 반지름 차이가 작아 불합치 전위(misfit dislocation)를 저감시킬 수 있으며 낮은 강도의 레이저를 사용할 수 있어 레이저에 의한 손상을 줄일 수 있다. 이에 따라 전위 밀도를 낮추어 태양 전지(100)의 효율을 향상할 수 있다. As the first impurity 301 and the second impurity 302 of the second conductivity type, a p-type impurity such as boron (B), aluminum (Al), gallium (Ga), or indium . As the second impurity 302, boron may be used as an element that is entirely doped on the entire surface of the semiconductor substrate 10. As the first impurity 301, the second passivation film 32 may be included in the form of aluminum oxide Aluminum which can maximize the passivation characteristic can be used. Aluminum has a small difference in atomic radius from silicon constituting the semiconductor substrate 10. Therefore, even at a relatively low laser intensity, the first portion 30b can be formed by quickly diffusing into the rear front layer 30. [ In addition, since the difference in atomic radius is small, misfit dislocations can be reduced, and a laser with a low intensity can be used, so that the damage caused by the laser can be reduced. Thus, the efficiency of the solar cell 100 can be improved by lowering the dislocation density.

그러나 본 발명이 이에 한정되는 것은 아니며, 보론, 갈륨, 인듐 등을 포함하는 다양한 패시베이션 막이 적용될 수 있으며 이 또한 본 발명의 범위에 속한다. However, the present invention is not limited thereto, and various passivation films including boron, gallium, indium and the like can be applied, and this also falls within the scope of the present invention.

제1 불순물(301)의 농도와 제2 불순물(302)의 농도는 원하는 제1 및 제2 부분(30b, 30a)의 저항에 따라 달라질 수 있다. 일례로, 제1 불순물(301)의 농도를 제2 불순물(302)의 농도보다 크게 하여 제1 부분(30b)의 저항을 크게 저감시킬 수 있다. The concentration of the first impurity 301 and the concentration of the second impurity 302 may vary depending on the resistance of the desired first and second portions 30b and 30a. For example, the concentration of the first impurity 301 may be made larger than the concentration of the second impurity 302 to greatly reduce the resistance of the first portion 30b.

이와 함께 반도체 기판(10)의 후면에는 제2 패시베이션 막(32)과 후면 전극(34)이 형성될 수 있다. In addition, a second passivation film 32 and a rear electrode 34 may be formed on the rear surface of the semiconductor substrate 10.

제2 패시베이션 막(32)은 후면 전극(34)이 형성된 부분을 제외하고 실질적으로 반도체 기판(10)의 후면 전체에 형성될 수 있다. 이러한 제2 패시베이션 막(32)은 반도체 기판(10)의 후면에 존재하는 결함을 부동화하여 소수 캐리어의 재결합 사이트를 제거할 수 있다. 이에 의하여 태양 전지(100)의 개방 전압(Voc)을 증가시킬 수 있다.The second passivation film 32 may be formed substantially entirely on the rear surface of the semiconductor substrate 10 except for the portion where the rear electrode 34 is formed. The second passivation film 32 can pass the defects present on the rear surface of the semiconductor substrate 10 to remove recombination sites of minority carriers. Thus, the open-circuit voltage Voc of the solar cell 100 can be increased.

본 실시예에서는 제2 패시베이션 막(32)이 패시베이션 특성을 최대화할 수 있으면서 후면 전계층(30)의 제1 불순물(301)을 포함하는 물질일 수 있다. 일례로, 제2 패시베이션 막(32)이 알루미늄 산화물을 포함할 수 있다. 알루미늄 산화물은 종래의 패시베이션 막으로 사용되던 다른 물질들에 비하여 음전하가 많아 전계 효과 패시베이션(field effect passivation)을 유도할 수 있다. 이러한 전계 효과 패시베이션은 p형인 후면 전계층(30)을 효과적으로 패시베이션 할 수 있다. 또한, 알루미늄 산화물에 포함된 알루미늄을 반도체 기판(10) 쪽으로 확산시켜 상대적으로 높은 도핑 농도를 가져 상대적으로 낮은 저항을 가지는 제1 부분(30b)을 형성하도록 한다. 이에 대해서는 추후에 제조 방법에서 좀더 상세하게 설명한다. In this embodiment, the second passivation film 32 may be a material including the first impurity 301 of the rear front layer 30 while maximizing the passivation characteristic. As an example, the second passivation film 32 may comprise aluminum oxide. Aluminum oxide can induce field effect passivation due to a large negative charge compared to other materials used in conventional passivation films. This field effect passivation can effectively passivate the back front layer 30, which is p-type. Also, the aluminum contained in the aluminum oxide is diffused toward the semiconductor substrate 10 to form a first portion 30b having a relatively high doping concentration and having a relatively low resistance. This will be described later in more detail in the manufacturing method.

이때, 제2 패시베이션 막(32)의 두께는 패시베이션에 적합한 다양한 두께를 가질 수 있다. 일례로, 제2 패시베이션 막(32)은 제1 불순물(301)의 도핑에 이용되므로, 제2 패시베이션 막(32)을 제1 패시베이션 막(21)보다 두껍게 하면 좀더 많은 양의 제1 불순물(301)을 제1 부분(30b)으로 도핑할 수 있다. 그러면, 제1 부분(30b)의 저항을 효과적으로 저감할 수 있다. At this time, the thickness of the second passivation film 32 may have various thicknesses suitable for passivation. For example, since the second passivation film 32 is used for doping the first impurity 301, if the second passivation film 32 is made thicker than the first passivation film 21, a larger amount of the first impurity 301 May be doped into the first portion 30b. Then, the resistance of the first portion 30b can be effectively reduced.

일례로, 제2 패시베이션 막(32)의 두께는 5~20nm일 수 있다. 제2 패시베이션 막(32)의 두께가 20nm를 초과하면 공정 시간이 늘어날 수 있고, 제2 패시베이션 막(32)의 두께가 5nm 미만이면 패시베이션 효과 및 제1 불순물(301)을 도핑하는 효과가 작아질 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 제2 패시베이션 막(32)이 다양한 두께를 가질 수 있다.그리고 제2 패시베이션 막(32)을 관통하여 후면 전계층(30)(좀더 상세하게는 제1 부분(30b))에 전기적으로 연결되는 후면 전극(34)은 접촉 저항 등을 최소화할 수 있는 구조 및 물질로 형성될 수 있다. For example, the thickness of the second passivation film 32 may be 5 to 20 nm. If the thickness of the second passivation film 32 exceeds 20 nm, the processing time may increase. If the thickness of the second passivation film 32 is less than 5 nm, the passivation effect and the effect of doping the first impurity 301 become small . However, the present invention is not limited thereto, and the second passivation film 32 may have a variety of thicknesses. And, the second passivation film 32 may be penetrated through the rear front layer 30 (more specifically, (30b) may be formed of a structure and material that can minimize contact resistance and the like.

일례로, 도 2에 도시한 바와 같이, 후면 전극(34)은 제1 간격(D1)을 가지면서 서로 평행하게 배치되는 핑거 전극들(34a)을 포함할 수 있다. 이와 함께 제2 전극(34)은 핑거 전극들(34a)과 교차하는 방향으로 형성되어 핑거 전극들(34a)을 연결하는 버스바 전극(34b)을 포함할 수 있다. 이러한 버스바 전극(34b)은 하나만 구비될 수도 있고, 도 2에 도시된 바와 같이, 제1 간격(D1)보다 더 큰 제2 간격(D2)을 가지면서 복수 개로 구비될 수도 있다. 그리고 핑거 전극(34a)의 제1 선폭(W1)은 버스바 전극(34b)의 제2 선폭(W2)보다 작을 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 핑거 전극(34a)의 선폭이 버스바 전극(34b)의 선폭과 동일할 수도 있다. 전면 전극(24)도 후면 전극(34)과 유사한 구조를 가질 수 있는데, 후면 전극(34)이 전면 전극(24)보다 더 큰 폭을 가지면서 형성될 수 있다. For example, as shown in FIG. 2, the rear electrodes 34 may include finger electrodes 34a having first intervals D1 and arranged in parallel with each other. In addition, the second electrode 34 may include a bus bar electrode 34b formed in a direction crossing the finger electrodes 34a and connecting the finger electrodes 34a. Only one bus bar electrode 34b may be provided or a plurality of bus bar electrodes 34b may be provided with a second gap D2 larger than the first gap D1 as shown in FIG. The first line width W1 of the finger electrode 34a may be smaller than the second line width W2 of the bus bar electrode 34b. However, the present invention is not limited thereto, and the line width of the finger electrode 34a may be the same as the line width of the bus bar electrode 34b. The front electrode 24 may have a structure similar to that of the rear electrode 34. The rear electrode 34 may be formed to have a larger width than the front electrode 24. [

본 실시예에서는 이러한 후면 전극(34)의 핑거 전극(34a) 및 버스바 전극(34b) 전체가 후면 전계층(30)의 제1 부분(30a)에 접촉 형성되어 태양 전지(100)에 의해 생성된 전류를 효율적으로 수집할 수 있다. 또는, 후면 전극(34)의 핑거 전극(34a) 전체가 후면 전계층(30)의 제1 부분(30a)에 접촉 형성될 수 있다. 즉, 점 컨택(point contact) 등으로 후면 전극의 일부만이 후면 전계층에 접촉하는 종래의 경우에 비하여 효율을 향상할 수 있다. 전면 및 후면 전극(24, 34)은 다양한 물질을 포함할 수 있는데, 일례로 복수의 금속층이 적층되어 다양한 특성을 향상할 수 있다. 전면 및 후면 전극(24, 34)의 적층 구조가 실질적으로 동일하여 도 1에서는 전면 전극(24)의 구조만을 예시하였다. 이하의 적층 구조에 대한 설명은 전면 및 후면 전극(24, 34)에 공통적으로 적용될 수 있다.The entire finger electrode 34a and the bus bar electrode 34b of the rear electrode 34 are formed in contact with the first portion 30a of the rear front layer 30 to be generated by the solar cell 100 Thereby efficiently collecting the generated current. Alternatively, the entire finger electrode 34a of the rear electrode 34 may be formed in contact with the first portion 30a of the rear front layer 30. That is, efficiency can be improved compared with the conventional case where only a part of the back electrode contacts the back surface layer by point contact or the like. The front and back electrodes 24 and 34 may comprise a variety of materials, for example, a plurality of metal layers may be stacked to improve various characteristics. Only the structure of the front electrode 24 is illustrated in FIG. 1 because the lamination structure of the front and rear electrodes 24 and 34 is substantially the same. The following description of the lamination structure can be applied to the front and rear electrodes 24 and 34 in common.

전면 및 후면 전극(24, 34)은 반도체 기판(10) 쪽에서부터 차례로 적층되는 제1 금속층(24a), 제2 금속층(24b) 및 제3 금속층(24c)를 포함할 수 있다. 이러한 제1 내지 제3 금속층(24a, 24b, 24c)으로는 다양한 물질을 포함할 수 있다. 일례로, 제1 금속층(24a)이 니켈(Ni)을 포함하고, 제2 금속층(20b)이 구리(Cu)를 포함할 수 있다. 그리고 제3 금속층(24c)은 캡핑층(capping layer)로 주석(Sn)을 포함하는 단일층, 은(Ag)을 포함하는 단일층, 또는 주석을 포함하는 층과 은을 포함하는 층이 적층된 구조일 수 있다. The front and back electrodes 24 and 34 may include a first metal layer 24a, a second metal layer 24b and a third metal layer 24c stacked in order from the semiconductor substrate 10 side. The first to third metal layers 24a, 24b, and 24c may include various materials. For example, the first metal layer 24a may include nickel (Ni), and the second metal layer 20b may include copper (Cu). And the third metal layer 24c may be formed of a single layer containing tin (Sn) as a capping layer, a single layer containing silver (Ag), or a layer containing tin and a layer containing silver Structure.

이때, 제1 금속층(24a)의 두께는 300~500nm일 수 있고, 제2 금속층(24b)은 10~30㎛일 수 있다. 그리고 제3 금속층(24c)은 5~10㎛일 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 다양하게 변형 가능함은 물론이다. In this case, the thickness of the first metal layer 24a may be 300 to 500 nm, and the thickness of the second metal layer 24b may be 10 to 30 占 퐉. And the third metal layer 24c may be 5 to 10 占 퐉. However, it should be understood that the present invention is not limited thereto.

이러한 제1 내지 제3 금속층(24a, 24b, 24c)은 다양한 방법에 의하여 형성될 수 있는데, 일례로, 도금법 또는 증착법에 의하여 형성될 수 있다. 도금법으로는 전해 도금, 무전해 도금, 광야기 도금(light induced plating) 등의 다양한 방법을 사용할 수 있다. The first to third metal layers 24a, 24b, and 24c may be formed by various methods, for example, a plating method or a vapor deposition method. As the plating method, various methods such as electrolytic plating, electroless plating, and light induced plating can be used.

그러나 본 발명이 이에 한정되는 것은 아니며 제1 및 제2 금속(24, 34)이 다양한 금속을 포함하는 단일층(일례로, 은(Ag)을 포함) 또는 복수의 층으로 형성될 수 있음은 물론이다. However, the present invention is not limited thereto, and the first and second metals 24 and 34 may be formed of a single layer (including, for example, silver (Ag)) or a plurality of layers including various metals to be.

종래에는 알루미늄 등을 포함하는 페이스트를 인쇄하여 후면 전극(34)을 형성한 후에 이를 열처리하여 후면 전극(34) 내의 알루미늄을 확산하여 후면 전계층(30)을 형성하였다. 이러한 구조에서는 알루미늄 페이스트를 사용하여 태양 전지(100)의 충밀도(FF)가 저하되는 문제가 있었다. 반면에 본 실시예에서는 제2 패시베이션 막(32)을 이용하여 후면 전계층(30)을 형성하므로, 알루미늄을 포함하는 알루미늄 페이스트를 사용하여 후면 전극(34)을 형성할 필요가 없다. 즉, 후면 전극(34)이 알루미늄을 포함하지 않아도 되며 후면 전극(34)을 증착법 또는 도금법에 의하여 형성할 수 있다. 이에 따라 태양 전지(100)의 충밀도를 향상하여, 결과적으로 태양 전지(100)의 효율을 향상할 수 있다. Conventionally, a paste including aluminum or the like is printed to form a rear electrode 34, and then heat treatment is performed to diffuse aluminum in the rear electrode 34 to form a rear front layer 30. In this structure, there is a problem that the filling density (FF) of the solar cell 100 is lowered by using the aluminum paste. On the other hand, in the present embodiment, since the rear front layer 30 is formed using the second passivation film 32, it is not necessary to form the rear electrode 34 using aluminum paste containing aluminum. That is, the rear electrode 34 may not include aluminum, and the rear electrode 34 may be formed by a vapor deposition method or a plating method. Accordingly, the filling density of the solar cell 100 can be improved, and consequently, the efficiency of the solar cell 100 can be improved.

이러한 구조의 태양 전지(100)는 제1 불순물(301)을 구비하는 제2 패시베이션 막(32)을 구비하여, 후면 전계층(30)을 간단한 공정으로 제조할 수 있으며 비용을 절감할 수 있다. 이에 대해서는 제조 방법을 설명하면서 좀더 상세하게 설명한다. The solar cell 100 having such a structure includes the second passivation film 32 having the first impurity 301 so that the rear front layer 30 can be manufactured by a simple process and the cost can be reduced. This will be described in more detail while explaining the manufacturing method.

이하, 도 3a 내지 도 3e를 참조하여 본 발명의 일 실시예에 따른 태양 전지의 제조 방법을 상세하게 설명하면 다음과 같다. 앞서 설명한 내용에 대해서는 상세한 설명을 생략하고 설명하지 않은 부분에 대해서만 상세하게 설명한다. Hereinafter, a method of manufacturing a solar cell according to an embodiment of the present invention will be described in detail with reference to FIGS. 3A to 3E. The detailed description of the above-described contents will be omitted, and only the portions not described will be described in detail.

먼저, 도 3a에 도시한 바와 같이, 제1 도전형의 반도체 기판(10)을 준비한다. 반도체 기판(10)의 전면 및 후면은 텍스쳐링에 의하여 요철을 가질 수 있다. 텍스처링으로는 습식 또는 건식 텍스처링을 사용할 수 있다. 습식 텍스처링은 텍스처링 용액에 반도체 기판(10)을 침지하는 것에 의해 수행될 수 있으며, 공정 시간이 짧은 장점이 있다. 건식 텍스처링은 다이아몬드 그릴 또는 레이저 등을 이용하여 반도체 기판(10)의 표면을 깍는 것으로, 요철을 균일하게 형성할 수 있는 반면 공정 시간이 길고 반도체 기판(10)에 손상이 발생할 수 있다. 이와 같이 본 발명에서는 다양한 방법으로 반도체 기판(10)을 텍스쳐링 할 수 있다. First, as shown in Fig. 3A, a semiconductor substrate 10 of a first conductivity type is prepared. The front surface and the rear surface of the semiconductor substrate 10 may have irregularities by texturing. Texturing can be either wet or dry texturing. The wet texturing can be performed by immersing the semiconductor substrate 10 in the texturing solution, and has a short process time. In dry texturing, the surface of the semiconductor substrate 10 is cut by using a diamond grill or a laser, so that irregularities can be formed uniformly, but the processing time is long and damage to the semiconductor substrate 10 may occur. As described above, the semiconductor substrate 10 can be textured in various ways in the present invention.

이어서, 도 3b에 도시한 바와 같이, 반도체 기판(10)의 전면에 에미터층(20), 제1 패시베이션 막(21) 및 반사 방지막(22)을 형성하고, 반도체 기판(10)의 후면에 불순물 형성층(300) 및 제2 패시베이션 막(32)을 형성한다. 3B, an emitter layer 20, a first passivation film 21 and an antireflection film 22 are formed on the entire surface of the semiconductor substrate 10, Forming layer 300 and a second passivation film 32 are formed.

에미터층(20)은 반도체 기판(10)의 전면에 제2 도전형의 불순물을 도핑하여 형성될 수 있다. 제2 도전형의 불순물을 도핑하는 방법으로는 열 확산법, 이온 주입법 등 다양한 방법을 사용할 수 있다. The emitter layer 20 may be formed by doping an entire surface of the semiconductor substrate 10 with an impurity of the second conductivity type. As a method of doping the impurity of the second conductivity type, various methods such as a thermal diffusion method and an ion implantation method can be used.

열 확산법은 반도체 기판(10)을 가열한 상태에서 불순물의 기체 화합물(일례로, BBr3)을 확산시켜 불순물을 도핑하는 것이다. 제조 공정이 단순하여 비용이 저렴한 장점이 있다. The heat diffusion method diffuses a gaseous compound (for example, BBr 3 ) of an impurity in a state in which the semiconductor substrate 10 is heated, thereby doping the impurity. The manufacturing process is simple and the cost is low.

이온 주입법은 불순물을 이온 주입한 후에 활성화 열처리하여 도핑하는 것이다. 이를 좀더 상세하게 설명하면, 일반적으로 이온 주입 후에는 반도체 기판(10)이 손상 또는 파괴되어 다수의 격자 결함 등이 존재하게 되어 전자나 정공의 이동도를 저하시키고, 이온 주입된 불순물은 격자 위치가 아닌 위치에 위치하여 활성화되지 않는다. 이에 따라 활성화 열처리를 통하여 이온 주입된 불순물을 활성화한다. 이러한 이온 주입법은 수평 방향(lateral direction)으로의 도핑을 줄일 수 있어 집적도를 향상할 수 있으며 농도를 쉽게 조절할 수 있다. 또한, 원하는 일면에만 도핑이 가능한 단면 도핑으로 반도체 기판(10)의 전면 및 후면을 서로 다른 불순물로 도핑할 경우에 쉽게 적용할 수 있다. The ion implantation method is to perform doping by impurity ion implantation followed by activation heat treatment. More specifically, in general, after the ion implantation, the semiconductor substrate 10 is damaged or destroyed, and a large number of lattice defects or the like are present to lower the mobility of electrons and holes, It is not located and is not activated. Thereby activating the implanted impurities through the activation heat treatment. Such an ion implantation method can reduce the doping in the lateral direction, thereby improving the degree of integration and adjusting the concentration easily. In addition, the present invention can be easily applied to the case where the front surface and the rear surface of the semiconductor substrate 10 are doped with different impurities with a single-sided doping capable of doping only a desired surface.

이러한 에미터층(20)은 전체적으로 균일한 도핑 농도를 가지도록 형성되어, 전체적으로 균일한 저항을 가질 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 후술한 실시예에서와 같이 선택적인 구조를 가질 수 있음은 물론이다. This emitter layer 20 is formed to have a uniformly uniform doping concentration as a whole, and can have a uniform resistance as a whole. However, it should be understood that the present invention is not limited thereto and may have an optional structure as in the following embodiments.

에미터층(20)을 형성한 후에 에미터층(20) 위로 제1 패시베이션 막(21)을 형성하고, 제1 패시베이션 막(21) 위로 반사 방지막(22)을 형성한다. 반사 방지막(22) 및 패시베이션 막(32)은 진공 증착법, 화학 기상 증착법, 스핀 코팅, 스크린 인쇄 또는 스프레이 코팅 등과 같은 다양한 방법에 의하여 형성될 수 있다.After forming the emitter layer 20, a first passivation film 21 is formed on the emitter layer 20 and an antireflection film 22 is formed on the first passivation film 21. The antireflection film 22 and the passivation film 32 may be formed by various methods such as vacuum deposition, chemical vapor deposition, spin coating, screen printing or spray coating.

다음으로, 반도체 기판(10)의 후면에 형성되는 불순물 형성층(300) 및 제2 패시베이션 막(32)은 다음과 같은 방법에 의하여 형성될 수 있다. Next, the impurity layer 300 and the second passivation film 32 formed on the back surface of the semiconductor substrate 10 may be formed by the following method.

불순물 형성층(300)은 반도체 기판(10)의 후면에 제1 도전형의 제2 불순물(302)을 도핑하여 형성될 수 있다. 제2 불순물(302)을 도핑하는 방법으로는 열 확산법, 이온 주입법 등 다양한 방법을 사용할 수 있다. 열 확산법, 이온 주입법 등에 대해서는 에미터층(20)을 설명하면서 이미 설명하였으므로, 상세한 설명을 생략한다. The impurity layer 300 may be formed by doping a second impurity 302 of the first conductivity type on the rear surface of the semiconductor substrate 10. As the method of doping the second impurity 302, various methods such as a thermal diffusion method and an ion implantation method can be used. The thermal diffusion method, the ion implantation method, and the like have already been described while explaining the emitter layer 20, and a detailed description thereof will be omitted.

상술한 바와 같은 불순물 형성층(300)을 형성한 후에 불순물 형성층(300) 위로 제2 패시베이션 막(32)을 형성한다. 앞서 설명한 바와 같이, 제2 패시베이션 막(32)은 알루미늄 산화물을 포함할 수 있으므로, 다양한 방법에 의하여 간단하게 형성될 수 있다. 일례로, 원자층 증착법(atomic layer deposition, ALD)에 의하여 형성될 수 있다. 이러한 원자층 증착법은 저온 박막 증착 공정으로 공정 상 유리하다. 그러나 본 발명이 이에 한정되는 것은 아니며 진공 증착법, 화학 기상 증착법, 스핀 코팅, 스크린 인쇄, 스프레이 코팅 등의 다양한 방법이 적용될 수 있다. After forming the impurity layer 300 as described above, the second passivation film 32 is formed on the impurity layer 300. As described above, since the second passivation film 32 may include aluminum oxide, it may be formed simply by various methods. For example, it can be formed by atomic layer deposition (ALD). Such an atomic layer deposition process is advantageous in terms of processability by a low temperature thin film deposition process. However, the present invention is not limited thereto, and various methods such as vacuum deposition, chemical vapor deposition, spin coating, screen printing, and spray coating can be applied.

이때, 반도체 기판(10)의 전면 쪽에서 에미터층(20), 제1 패시베이션 막(21) 및 반사 방지막(22)을 형성하는 공정이 차례로 수행되고, 반도체 기판(10)의 후면 쪽에서 불순물 형성층(300) 및 제2 패시베이션 막(32)을 형성하는 공정이 차례로만 수행된다면, 공정 순서는 다양하게 변형될 수 있다. At this time, the steps of forming the emitter layer 20, the first passivation film 21 and the anti-reflection film 22 on the front side of the semiconductor substrate 10 are performed in order, and the impurity layer 300 And the second passivation film 32 are formed only in sequence, the process sequence can be variously modified.

즉, 반도체 기판(10)의 전면에 에미터층(20), 제1 패시베이션 막(21) 및 반사 방지막(22)을 차례로 형성한 후에, 반도체 기판(10)의 후면에 불순물 형성층(300) 및 제2 패시베이션 막(32)을 형성할 수 있다. 이와 반대로, 반도체 기판(10)의 후면에 불순물 형성층(300) 및 제2 패시베이션 막(32)을 형성한 후에, 반도체 기판(10)의 전면에 에미터층(20), 제1 패시베이션 막(21) 및 반사 방지막(22)을 차례로 형성할 수 있다.That is, after the emitter layer 20, the first passivation film 21 and the antireflection film 22 are sequentially formed on the entire surface of the semiconductor substrate 10, the impurity layer 300 and the anti- 2 passivation film 32 can be formed. On the contrary, after the impurity layer 300 and the second passivation film 32 are formed on the rear surface of the semiconductor substrate 10, the emitter layer 20, the first passivation film 21, And the antireflection film 22 can be formed in this order.

또는, 반도체 기판(10)의 전면 및 후면에 각기 에미터층(20) 및 불순물 형성층(300)을 동시에 또는 순차로 형성할 수 있다. 그 후에, 제1 패시베이션 막(21)과 제2 패시베이션 막(32)을 형성한 후에 반사 방지막(22)을 형성할 수 있고, 또는 제1 패시베이션(21)을 형성한 후에 제2 패시베이셔 막(32) 및 반사 방지막(22)을 동시에 또는 순차로 형성할 수 있다. Alternatively, the emitter layer 20 and the impurity layer 300 may be formed on the front surface and the rear surface of the semiconductor substrate 10, respectively, simultaneously or sequentially. Thereafter, the antireflection film 22 may be formed after the first passivation film 21 and the second passivation film 32 are formed, or after the first passivation film 21 is formed, The antireflection film 32 and the antireflection film 22 can be formed simultaneously or sequentially.

이외의 다양한 공정 순서에 따라 에미터층(20), 제1 패시베이션 막(21), 반사 방지막(22), 불순물 형성층(300) 및 제2 패시베이션 막(32)을 형성할 수 있다. The emitter layer 20, the first passivation film 21, the antireflection film 22, the impurity layer 300, and the second passivation film 32 may be formed according to various other process sequences.

이어서, 도 3c에 도시한 바와 같이, 제2 패시베이션 막(32)을 선택적으로 가열하여, 도 3d에 도시한 바와 같이, 제1 부분(30b)과 제2 부분(30a)을 가지는 후면 전계층(30)을 형성한다. Subsequently, as shown in Fig. 3C, the second passivation film 32 is selectively heated to form a rear whole layer (first layer 30a) having a first portion 30b and a second portion 30a 30).

좀더 상세하게 설명하면, 제2 패시베이션 막(32) 중 제1 부분(30b)에 대응하는 부분을 선택적으로 가열하여 제2 패시베이션 막(32) 내의 제2 도전형의 제1 불순물(301)을 반도체 기판(10)의 내부 쪽으로 확산시킨다. 그러면 제1 부분(30b)에서만 제1 불순물(301)이 확산되므로, 제1 부분(30b)에는 불순물 형성층(도 3b의 참조부호 300, 이하 동일) 형성 시 도핑된 제2 불순물(302)과 함께 제1 불순물(301)이 포함된다. 반면, 제2 부분(30a)에서는 불순물 형성층(도 3b의 참조부호 300, 이하 동일) 형성 시 도핑된 제2 불순물(302)만이 존재하게 된다. 즉, 선택적으로 가열된 부분에 대응하여 제2 불순물(302) 및 제1 불순물(301)을 모두 구비하여 상대적으로 낮은 저항을 가지는 제1 부분(30b)이 형성되고, 선택적으로 가열되지 않은 나머지 불순물 형성층(300)의 부분은 제2 부분(30a)을 형성하게 된다. 이때, 제1 부분(30b)은 제2 부분(30a)보다 깊은 도핑 깊이를 가질 수 있다.More specifically, the portion of the second passivation film 32 corresponding to the first portion 30b is selectively heated to form the first impurity 301 of the second conductivity type in the second passivation film 32, And diffuses toward the inside of the substrate 10. Since the first impurity 301 is diffused only in the first portion 30b, the doped second impurity 302 is formed in the first portion 30b when forming the impurity layer (300 in FIG. 3B, The first impurity 301 is included. On the other hand, in the second portion 30a, only the doped second impurity 302 is present when forming the impurity layer (300 in FIG. 3B, the same applies hereinafter). That is, the first portion 30b having both of the second impurity 302 and the first impurity 301 and having a relatively low resistance is formed corresponding to the selectively heated portion, and the remaining portion (s) The portion of the forming layer 300 forms the second portion 30a. At this time, the first portion 30b may have a deeper doping depth than the second portion 30a.

제1 부분(30b)에 대응하는 부분을 선택적으로 가열하기 위한 다양한 방법이 사용될 수 있는데, 일례로 레이저(310)를 조사하는 방법을 사용할 수 있다. 이와 같이 레이저(310)를 이용하여 제2 패시베이션 막(32) 내에 포함된 제1 불순물(301)을 확산시켜 선택적 구조를 가지는 후면 전계층(30)의 제조가 단순화되고 제조된 불순물층의 특성이 향상될 수 있다. Various methods for selectively heating the portion corresponding to the first portion 30b can be used, for example, a method of irradiating the laser 310 can be used. The fabrication of the rear front layer 30 having the selective structure is simplified by diffusing the first impurity 301 included in the second passivation film 32 using the laser 310, Can be improved.

즉, 종래에는 마스크 등을 이용하여 각 부분의 불순물 주입량을 서로 다르게 하여 이온 주입을 하는 것에 의하여 선택적 구조를 가지는 후면 전계층(30)을 형성하였다. 이 경우에는 마스크의 얼라인이 정밀하게 이루어지지 않을 수 있으며, 마스크 제작의 한계 때문에 고농도 부분의 선폭을 줄이는데도 한계가 있었다. 일례로, 이러한 방법에 의하면 고농도 부분의 선폭은 최소 500㎛ 정도였다. 또한, 불순물 주입량이 많은 부분에서 반도체 기판이 많이 손상되어 이후에 이를 회복하기 위하여 반도체 기판 전체에 높은 온도의 열처리를 수행하여야 한다.That is, conventionally, a rear front layer 30 having a selective structure is formed by implanting ions with different amounts of impurity implantation by using masks or the like. In this case, the alignment of the mask may not be precisely performed, and there is a limit in reducing the line width of the high-density portion due to limitations of mask production. For example, according to this method, the line width of the high-density portion is at least 500 μm. In addition, a high-temperature heat treatment must be performed on the entire semiconductor substrate in order to recover the damaged semiconductor substrate in a portion where the amount of impurity implantation is large.

또는, 종래에 사용하던 레이저 도핑 선택적 에미터(laser doping selective emitter, LDSE) 법에서는 제2 패시베이션 막(32)을 형성한 다음 제2 패시베이션 막(32) 위로 제1 도전형의 별도의 도핑용 층을 형성한 다음 레이저를 조사하여 이를 반도체 기판(10)의 내부로 확산시키는 방법을 사용하였다. 이에 따르면 실리콘을 포함하는 반도체 기판(10)에 대한 제1 도전형 불순물의 용해도가 낮은 경우에, 높은 에너지 밀도를 가지는 레이저를 사용하여야 한다. 이에 의하여 레이저 도핑 과정에서 반도체 기판(10)이 용융되어 결함이 발생할 할 수 있다. 또한, 불순물 도핑이 제2 패시베이션 막(32)을 관통하여 이루어져야 하므로, 실제로 도핑이 되어야 하는 반도체 기판(10)에서의 도핑 조절이 어려울 수 있으며, 별도의 도핑용 층을 형성하는 공정 및 이를 제거하기 위한 세정 공정이 추가되어야 한다. Alternatively, in the conventional laser doping selective emitter (LDSE) method, a second passivation film 32 is formed, and then a second doping layer 32 of a first conductivity type is formed on the second passivation film 32, A laser is irradiated and diffused into the semiconductor substrate 10 is used. According to this, when the solubility of the first conductivity type impurity in the semiconductor substrate 10 including silicon is low, a laser having a high energy density should be used. As a result, the semiconductor substrate 10 may be melted during the laser doping process to cause defects. In addition, since doping of the impurity must be performed through the second passivation film 32, it is difficult to control the doping in the semiconductor substrate 10 which is to be actually doped, and a process of forming a separate doping layer, Cleaning processes must be added.

반면, 본 실시예에 따르면 레이저(310)를 사용하여 레이저 장치 내에 입력된 패턴에 따라 선택적으로 가열이 가능하며, 선폭을 최소화할 수 있다. 일례로, 제1 부분(30b)의 선폭을 150~350㎛ 정도까지 구현할 수 있다. 또한, 불순물 형성층(300)과 제2 패시베이션 막(32)이 서로 접촉한 상태에서 제2 패시베이션 막(32)에 포함된 제1 불순물(301)을 확산시키므로 도핑 조절을 쉽게 할 수 있다. 이에 따라 형성된 후면 전계층(30)의 특성을 향상할 수 있다. On the other hand, according to the present embodiment, the laser 310 can be selectively heated according to a pattern input into the laser device, and the line width can be minimized. For example, the line width of the first portion 30b can be about 150 to 350 mu m. In addition, since the first impurity 301 included in the second passivation film 32 is diffused in a state where the impurity layer 300 and the second passivation film 32 are in contact with each other, the doping can be easily controlled. The characteristics of the rear front layer 30 formed thereby can be improved.

그리고 반도체 기판(10)의 후면을 패시베이션 하기 위한 제2 패시베이션 막(32) 내에 포함된 제1 불순물(301)을 선택적인 가열에 의하여 확산시키는 것에 의하여 제1 부분(30b)을 형성할 수 있다. 따라서, 별도의 도핑용 층을 형성하고 이를 제거하는 공정을 생략할 수 있어 공정을 단순화하고 비용을 절감할 수 있다. The first portion 30b can be formed by selectively diffusing the first impurity 301 contained in the second passivation film 32 for passivation of the rear surface of the semiconductor substrate 10. [ Therefore, a separate doping layer can be formed and the step of removing the doping layer can be omitted, thereby simplifying the process and reducing the cost.

본 실시예에서는 레이저(310)로는 다양한 레이저를 사용할 수 있다. 일례로 Nd-YVO4를 사용할 수 있다. 그리고 제1 부분(30b)을 형성하기에 적절한 온도로 제1 부분(30b)이 가열될 수 있는데, 일례로 1200~1600℃로 가열될 수 있다. 이는 반도체 기판(10)의 용융 온도인 1400℃를 고려한 것이며, 제2 패시베이션 막(32)의 제1 불순물(301)이 쉽게 확산할 수 있는 범위이다. Various lasers can be used as the laser 310 in this embodiment. For example, Nd-YVO 4 can be used. The first portion 30b may be heated to a temperature suitable to form the first portion 30b, for example, heated to 1200 to 1600 占 폚. This is in consideration of the melting temperature of 1400 占 폚 of the semiconductor substrate 10 and is a range in which the first impurity 301 of the second passivation film 32 can easily diffuse.

레이저(310)를 조사한 후에 별도의 열처리를 수행할 수도 있다. 또는, 전면 전극(도 3e의 참조부호 24, 이하 동일) 및 후면 전극(도 3e의 참조부호 34)을 형성한 후에 수행되는 열처리에 의하여 열처리될 수도 있다. After the laser 310 is irradiated, a separate heat treatment may be performed. Or may be heat-treated by a heat treatment performed after the front electrode (reference numeral 24 in FIG. 3E, the same applies hereinafter) and the rear electrode (reference numeral 34 in FIG. 3E) are formed.

이와 같이, 제2 패시베이션 막(32)을 선택적으로 가열할 때, 레이저(310)에 의하여 제2 패시베이션 막(32)에 개구부(304)가 함께 형성될 수 있다. 그러면, 개구부(304)가 정확하게 제1 부분(30b)이 형성된 부분에 형성되므로, 이 개구부(304) 내로 형성되는 후면 전극(34)과의 얼라인을 정확하게 맞출 수 있다. As such, when the second passivation film 32 is selectively heated, the opening portion 304 may be formed together with the second passivation film 32 by the laser 310. Since the opening portion 304 is formed in the portion where the first portion 30b is formed correctly, the alignment with the rear electrode 34 formed in the opening portion 304 can be precisely aligned.

이어서, 도 3e에 도시한 바와 같이, 제1 부분(30b)에 전기적으로 연결되는 후면 전극(34) 및 에미터층(20)에 전기적으로 연결되는 전면 전극(24)을 형성한다. 3E, a rear electrode 34 electrically connected to the first portion 30b and a front electrode 24 electrically connected to the emitter layer 20 are formed.

제2 패시베이션 막(32)에 형성된 개구부(304) 내에 앞서 설명한 바와 같이 도금법, 증착법 등의 다양한 방법으로 후면 전극(34)을 형성할 수 있다. 그리고 제1 패시베이션 막(21) 및 반사 방지막(22)에 개구부(204)를 형성하고, 이 개구부(204) 내에 도금법, 증착법 등의 다양한 방법으로 전면 전극(24)을 형성할 수 있다. The back electrode 34 can be formed by various methods such as a plating method and a vapor deposition method as described above in the opening portion 304 formed in the second passivation film 32. [ An opening 204 is formed in the first passivation film 21 and the antireflection film 22 and the front electrode 24 can be formed in the opening 204 by various methods such as a plating method and a deposition method.

이때, 후속 열처리를 수행할 수 있는데, 이 후속 열처리에서 레이저(310)에 의해 형성된 제1 부분(30b)도 함께 열처리될 수 있다. 이러한 후속 열처리는 일례로, 질소 분위기의 200~4000℃ 온도에서 1분 내지 100분 정도로 수행될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 후속 열처리가 다양한 공정 조건에서 수행될 수 있음은 물론이다. At this time, a subsequent heat treatment may be performed, and the first portion 30b formed by the laser 310 in this subsequent heat treatment may also be heat-treated. Such subsequent heat treatment can be performed, for example, at a temperature of 200 to 4000 캜 in a nitrogen atmosphere for about 1 minute to about 100 minutes. However, the present invention is not limited thereto, and it goes without saying that the subsequent heat treatment may be performed under various process conditions.

또는, 전면 전극 형성용 페이스트를 반사 방지막(22) 상에 스크린 인쇄 등으로 도포한 후에 파이어 스루(fire through) 또는 레이저 소성 컨택(laser firing contact) 등을 하여 상술한 형상의 전면 전극(24)을 형성하는 것도 가능하다. 이 경우에는 제1 패시베이션 막(21) 및 반사 방지막(22)에 개구부(204)를 형성하는 공정을 별도로 수행하지 않아도 된다. Alternatively, after the front electrode forming paste is applied on the antireflection film 22 by screen printing or the like, the front electrode 24 of the above-described shape is formed by fire through or laser firing contact, . In this case, the step of forming the openings 204 in the first passivation film 21 and the antireflection film 22 may not be separately performed.

상술한 바와 같이, 본 실시예에 따르면 선택적인 후면 전계 구조를 가지는 후면 전계층(30)을 간단한 공정으로 형성할 수 있으며, 후면 전계층(30)의 특성 및 후면 전계층(30)과 후면 전극(34)과의 얼라인 특성 등을 향상할 수 있다.
As described above, according to the present embodiment, the rear front layer 30 having an optional rear field structure can be formed by a simple process, and the characteristics of the rear front layer 30 and the characteristics of the rear front layer 30, It is possible to improve the alignment characteristics with the light guide plate 34 and the like.

이하, 본 발명의 다른 실시예에 따른 태양 전지 및 이의 제조 방법을 상세하게 설명한다. 상술한 실시예와 동일 또는 극히 유사한 부분은 상술한 설명과 동일한 바 이에 대한 설명을 생략하고, 서로 다른 부분에 대해서만 상세하게 설명한다. Hereinafter, a solar cell according to another embodiment of the present invention and a method of manufacturing the same will be described in detail. The same or substantially similar parts to those of the above-described embodiment are the same as those described above, and a description thereof will be omitted, and only different portions will be described in detail.

도 4은 본 발명의 다른 실시예에 따른 태양 전지의 단면도이다. 4 is a cross-sectional view of a solar cell according to another embodiment of the present invention.

도 4을 참조하면, 본 실시예에 따른 에미터층(20)은, 전면 전극(24)과 접촉 형성되는 제1 부분(20b)와 후면 전극(24) 사이에 형성되는 제2 부분(20a)을 포함한다. 이때, 제1 부분(20b)에서의 불순물 농도가 제2 부분(20b)에서의 불순물 농도보다 높아서 더 낮은 저항을 가질 수 있다. 또한, 제1 부분(20b)의 도핑 깊이가 제2 부분(20a)의 도핑 깊이보다 클 수 있다.4, the emitter layer 20 according to the present embodiment includes a first portion 20b formed in contact with the front electrode 24 and a second portion 20a formed between the rear electrode 24 . At this time, the impurity concentration in the first portion 20b is higher than the impurity concentration in the second portion 20b, so that it can have a lower resistance. Also, the doping depth of the first portion 20b may be greater than the doping depth of the second portion 20a.

이와 같이, 본 실시예에서는 광이 입사되는 전면 전극(24) 사이에 대응하는 제2 부분(20a)에서는 얕은 에미터(shallow emitter)를 구현함으로써 태양 전지(100)의 효율을 향상할 수 있다. 이와 함께 전면 전극(24)과 접촉하는 제1 부분(20b)에서는 전면 전극(24)과의 접촉 저항을 저감시킬 수 있다. 즉, 본 실시예의 에미터층(20)은 선택적 에미터(selective emitter) 구조를 가져 태양 전지의 효율을 최대화할 수 있다.As described above, in the present embodiment, the shallow emitter is realized in the second portion 20a corresponding to the space between the front electrodes 24 on which the light is incident, and the efficiency of the solar cell 100 can be improved. In addition, contact resistance with the front electrode 24 can be reduced in the first portion 20b contacting the front electrode 24. That is, the emitter layer 20 of the present embodiment has a selective emitter structure to maximize the efficiency of the solar cell.

이러한 구조의 에미터층(20)은 다양한 방법에 의하여 형성될 수 있다. The emitter layer 20 having such a structure can be formed by various methods.

일례로, 에미터층(20)을 형성할 때(도 3b 참조) 빗 형상의 마스크 등을 이용하여 제2 도전형의 불순물을 이온 주입할 수 있다. 그러면, 제1 부분(20b)에 해당하는 부분에 좀더 도핑 농도로 제2 도전형의 불순물이 이온 주입되어 제1 부분(20b)이 상대적으로 낮은 저항을 가질 수 있다. 또는, 제2 도전형의 불순물을 이온 주입하여 에미터층(20)을 형성할 때(도 3b 참조) 이온 주입을 복수 회수로 수행하여 제1 부분(20b)이 상대적으로 낮은 저항을 가지도록 할 수 있다. For example, when forming the emitter layer 20 (see FIG. 3B), impurities of the second conductivity type can be ion-implanted using a comb-shaped mask or the like. Then, the impurity of the second conductivity type is ion-implanted into the portion corresponding to the first portion 20b with a higher doping concentration, so that the first portion 20b can have a relatively low resistance. Alternatively, when the emitter layer 20 is formed by ion implantation of an impurity of the second conductivity type (see FIG. 3B), ion implantation may be performed a plurality of times so that the first portion 20b has a relatively low resistance have.

또는, 도 5a 내지 도 5f에 도시한 바와 같이, 레이저 도핑 선택적 에미터(laser doping selective emitter, LDSE) 법을 사용할 수 있다. 이를 좀더 상세하게 설명하면 다음과 같다. Alternatively, as shown in FIGS. 5A to 5F, a laser doping selective emitter (LDSE) method can be used. This will be described in more detail as follows.

먼저, 도 5a에 도시한 바와 같이, 반도체 기판(10)을 준비한다. First, as shown in Fig. 5A, a semiconductor substrate 10 is prepared.

이어서, 도 5b에 도시한 바와 같이, 반도체 기판(10)의 전면에 에미터층(20), 제1 패시베이션 막(21) 및 반사 방지막(22)을 형성하고, 반도체 기판(10)의 후면에 불순물 형성층(300) 및 제2 패시베이션 막(32)을 형성한다. 5B, an emitter layer 20, a first passivation film 21 and an antireflection film 22 are formed on the entire surface of the semiconductor substrate 10, Forming layer 300 and a second passivation film 32 are formed.

이어서, 도 5c에 도시한 바와 같이, 반사 방지막(22) 위로 제2 도전형의 불순물을 가지는 별도 도핑용 층(220)을 형성한다. 별도 도핑용 층(220)은 제2 도전형의 불순물(일례로, 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등)을 포함하는 다양한 층일 수 있다. 이러한 별도 도핑용 층(220)은 코팅 등의 방법에 의하여 반사 방지막(22) 위에 형성될 수 있다. Then, as shown in FIG. 5C, a separate doping layer 220 having an impurity of the second conductivity type is formed on the antireflection film 22. The separate doping layer 220 may be a variety of layers including impurities of the second conductivity type (for example, phosphorus (P), arsenic (As), bismuth (Bi), antimony (Sb) The additional doping layer 220 may be formed on the antireflection film 22 by a method such as coating.

이어서, 도 5d에 도시한 바와 같이, 반도체 기판(10)의 전면을 레이저(210)을 이용하여 선택적으로 가열하고, 반도체 기판(10)의 후면을 레이저(310)를 이용하여 선택적으로 가열한다. 5D, the entire surface of the semiconductor substrate 10 is selectively heated using the laser 210, and the rear surface of the semiconductor substrate 10 is selectively heated by using the laser 310. Next, as shown in FIG.

이때, 에미터층(20)의 제1 부분(20b)을 형성하도록 반도체 기판(10)의 전면에 선택적으로 레이저를 조사한 다음 후면 전계층(30)의 제1 부분(30b)을 형성하도록 반도체 기판(10)의 후면에 선택적으로 레이저를 조사할 수 있다. 후면 전계층(30)의 제1 부분(30b)을 형성하도록 반도체 기판(10)의 후면에 선택적으로 레이저를 조사한 다음 에미터층(20)의 제1 부분(20b)을 형성하도록 반도체 기판(10)의 전면에 선택적으로 레이저를 조사할 수 있다. At this time, the entire surface of the semiconductor substrate 10 is selectively irradiated with a laser so as to form the first portion 20b of the emitter layer 20, and then the semiconductor substrate 10 10 may be selectively irradiated with a laser beam. The semiconductor substrate 10 is selectively etched to form a first portion 20b of the emitter layer 20 after selectively irradiating the back surface of the semiconductor substrate 10 with a laser to form a first portion 30b of the back front layer 30. [ The laser can be selectively irradiated onto the entire surface of the substrate.

또는, 도 5d에 도시한 바와 같이, 양면에서 레이저(210, 310)를 동시에 조사하여 에미터층(20)의 제1 부분(20b) 및 후면 전계층(30)의 제1 부분(30b)에 함께 형성할 수도 있다. 이에 의하면 공정을 좀더 단순화할 수 있다. Alternatively, as shown in Fig. 5D, the laser 210 and 310 are simultaneously irradiated on both sides to form a first portion 20b of the emitter layer 20 and a first portion 30b of the rear front layer 30 together . This makes the process simpler.

그러면, 도 5e에 도시한 바와 같이, 반도체 기판(10)의 전면에서는 별도 도핑용 층(220)에 포함된 제2 도전형의 불순물이 확산되어 에미터층(20)의 제1 부분(20b)을 형성하고, 반도체 기판(10)의 후면에서는 제2 패시베이션 막(32)에 포함된 제1 불순물(301)이 확산되어 후면 전계층(30)의 제1 부분(30b)을 형성한다. 이와 동시에, 에미터층(20)의 제1 부분(20b)에 대응하여 제1 패시베이션 막(21) 및 반사 방지막(22)에 개구부(204)가 형성되고, 후면 전계층(30)의 제1 부분(30b)에 대응하여 제2 패시베이션 막(32)에 개구부(304)가 형성될 수 있다.이어서, 별도 도핑용 층(220)을 제거한 후에, 도 5f에 도시한 바와 같이, 개구부(204, 304)에 각기 전면 및 후면 전극(24, 34)을 형성한다. 5E, the impurity of the second conductive type contained in the doping layer 220 is diffused at the front surface of the semiconductor substrate 10 to form the first portion 20b of the emitter layer 20. Next, as shown in FIG. 5E, And the first impurity 301 included in the second passivation film 32 is diffused from the rear surface of the semiconductor substrate 10 to form the first portion 30b of the rear front layer 30. At the same time, an opening 204 is formed in the first passivation film 21 and the antireflection film 22 corresponding to the first portion 20b of the emitter layer 20, The openings 304 and 304 may be formed in the second passivation film 32 corresponding to the first passivation film 30b. After removing the additional doping layer 220, And front and rear electrodes 24 and 34, respectively.

도 6는 본 발명의 또 다른 실시예에 따른 태양 전지의 단면도이다. 상술한 실시예들와 동일 또는 극히 유사한 부분은 상술한 설명과 동일한 바 이에 대한 설명을 생략하고, 서로 다른 부분에 대해서만 상세하게 설명한다. 6 is a cross-sectional view of a solar cell according to another embodiment of the present invention. The same or similar portions as those of the above-described embodiments are the same as those described above, and a description thereof will be omitted, and only different portions will be described in detail.

도 6를 참조하면, 본 실시예에 따른 태양 전지(100b)에서는, 후면 전계층(30c)이 후면 전극(34)이 형성된 제1 부분에만 국부적으로 형성될 수 있다. 이에 따르면 후면 전극(34)과의 접촉 저항을 저감시키면서도 후면에서의 재결합 확률을 낮출 수 있어, 태양 전지(100b)의 효율을 향상할 수 있다. Referring to FIG. 6, in the solar cell 100b according to the present embodiment, the rear front layer 30c may be locally formed only in the first portion where the rear electrode 34 is formed. According to this, the probability of recombination at the rear surface can be lowered while reducing the contact resistance with the rear electrode 34, and the efficiency of the solar cell 100b can be improved.

도면에서는 에미터층(20)이 선택적 에미터 구조를 가지는 경우를 예시하였으나, 본 발명이 이에 한정되는 것은 아니다. 따라서 에미터층(20)이 도 1에 도시된 바와 같이 균일한 도핑 농도를 가지는 것도 가능하다. Although the emitter layer 20 has a selective emitter structure in the drawing, the present invention is not limited thereto. Therefore, it is also possible that the emitter layer 20 has a uniform doping concentration as shown in Fig.

본 실시예에 따른 태양 전지(100b)의 제조 방법을 도 7 내지 도 7f를 참조하여 설명한다. A method of manufacturing the solar cell 100b according to this embodiment will be described with reference to Figs. 7 to 7F.

먼저, 도 7a에 도시한 바와 같이, 반도체 기판(10)을 준비한다. First, as shown in Fig. 7A, a semiconductor substrate 10 is prepared.

이어서, 도 7b에 도시한 바와 같이, 반도체 기판(10)의 전면에 에미터층(20), 제1 패시베이션 막(21) 및 반사 방지막(22)을 형성하고, 반도체 기판(10)의 후면에 제2 패시베이션 막(32)을 형성한다. 즉, 상술한 실시예들과 다르게 제2 패시베이션 막(32)을 형성하기 전에 불순물 형성층(300)을 형성하지 않는다. 7B, an emitter layer 20, a first passivation film 21 and an antireflection film 22 are formed on the entire surface of the semiconductor substrate 10, 2 passivation film 32 is formed. That is, the impurity layer 300 is not formed before forming the second passivation film 32 differently from the above-described embodiments.

이어서, 도 7c에 도시한 바와 같이, 반사 방지막(22) 위로 제2 도전형의 불순물을 가지는 별도 도핑용 층(220)을 형성한다. 그러나 이 공정이 필수적인 것은 아니며, 에미터층(20)이 도 1에 도시한 바와 같이 균일한 도핑 농도를 가질 경우에는 생략할 수 있다. Next, as shown in FIG. 7C, a layer for doping 220 having a second conductivity type impurity is formed on the antireflection film 22. However, this process is not essential and may be omitted if the emitter layer 20 has a uniform doping concentration as shown in Fig.

이어서, 도 7d에 도시한 바와 같이, 반도체 기판(10)의 전면을 레이저(210)을 이용하여 선택적으로 가열하고, 반도체 기판(10)의 후면을 레이저(310)를 이용하여 선택적으로 가열한다. 그러나 에미터층(20)이 도 1에 도시한 바와 같이 균일한 도핑 농도를 가질 경우에는 반도체 기판(10)에는 레이저(210)를 조사하지 않을 수 있다. 7D, the entire surface of the semiconductor substrate 10 is selectively heated using the laser 210, and the rear surface of the semiconductor substrate 10 is selectively heated by using the laser 310. Next, as shown in FIG. However, when the emitter layer 20 has a uniform doping concentration as shown in FIG. 1, the semiconductor substrate 10 may not be irradiated with the laser 210.

그러면 도 7e에 도시된 바와 같이, 반도체 기판(10)의 전면에서는 별도 도핑용 층(220)에 포함된 제2 도전형 불순물이 확산되어 에미터층(20)의 제1 부분(20b)이 형성되고, 반도체 기판(10)의 후면에서는 제2 패시베이션 막(32)에 포함된 제1 불순물(301)이 확산되어 국부적인 구조의 후면 전계층(30c)이 형성된다. 이와 동시에, 에미터층(20)의 제1 부분(20b)에 대응하여 제1 패시베이션 막(21) 및 반사 방지막(22)에 개구부(204)가 형성되고, 후면 전계층(30c)에 대응하여 제2 패시베이션 막(32)에 개구부(304)가 형성될 수 있다. 7E, the second conductive impurity contained in the doping layer 220 diffuses on the front surface of the semiconductor substrate 10 to form the first portion 20b of the emitter layer 20 The first impurity 301 included in the second passivation film 32 is diffused from the rear surface of the semiconductor substrate 10 to form a rear front layer 30c having a local structure. At the same time, an opening 204 is formed in the first passivation film 21 and the antireflection film 22 in correspondence with the first portion 20b of the emitter layer 20, 2 passivation film 32 may be formed.

이어서, 별도 도핑용 층(220)을 제거한 후에, 도 7f에 도시한 바와 같이, 개구부(204, 304)에 각기 전면 및 후면 전극(24, 34)을 형성한다.
Next, after the separate doping layer 220 is removed, front and back electrodes 24 and 34 are formed in the openings 204 and 304, respectively, as shown in FIG. 7F.

이하, 본 발명의 실험예에 의하여 본 발명을 좀더 상세하게 설명한다. 아래의 실험예는 본 발명을 좀더 예시하기 위한 것에 불과할 뿐, 본 발명이 이에 한정되는 것은 아니다. Hereinafter, the present invention will be described in more detail with reference to experimental examples of the present invention. The following experimental examples are merely illustrative of the present invention, but the present invention is not limited thereto.

실험예Experimental Example

p형 반도체 기판을 준비하고, 열확산법에 의하여 n형 불순물인 인(P)을 도핑하여 반도체 기판의 전면에 에미터층을 형성하고, p형 불순물인 보론(B)을 도핑하여 반도체 기판의 후면에 불순물 형성층을 형성하였다. 반도체 기판의 전면에 실리콘 산화물을 포함하는 전면 패시베이션 막 및 실리콘 질화물을 포함하는 반사 방지막을 형성하고, 반도체 기판의 후면에 알루미늄 산화물을 포함하는 후면 패시베이션 막을 형성하였다. 그리고 반도체 기판의 후면에서 레이저를 조사하여 후면 패시베이션 막을 선택적으로 가열하여 알루미늄을 확산시켜 후면 전계층의 제1 부분을 형성하였다. 그리고 도금법을 이용하여 반도체 기판의 전면 및 후면에 각기 전면 전극 및 후면 전극을 형성하였다. 그리고 아이솔레이션 공정을 수행하였다. A p-type semiconductor substrate is prepared and doped with phosphorus (P) which is an n-type impurity by a thermal diffusion method to form an emitter layer on the entire surface of the semiconductor substrate and doped with boron (B) To form an impurity formation layer. A front passivation film including silicon oxide and an antireflection film including silicon nitride are formed on the entire surface of the semiconductor substrate and a rear passivation film including aluminum oxide is formed on the rear surface of the semiconductor substrate. Then, a laser beam is irradiated from the rear surface of the semiconductor substrate to selectively heat the rear passivation film to diffuse the aluminum to form the first portion of the rear entire layer. Then, the front electrode and the rear electrode were formed on the front and rear surfaces of the semiconductor substrate, respectively, by the plating method. And an isolation process was performed.

비교예Comparative Example

후면 전계층 및 후면 전극을 형성하는 방법을 제외하고는 실험예와 동일한 방법으로 태양 전지를 제조하였다. 즉, 후면 패시베이션 막이 실리콘 산화물을 포함한다. 후면 패시베이션 막을 형성한 후에 후면 전계층의 제1 부분에 대응하도록 알루미늄을 포함하는 별도의 도핑용 층을 형성하고, 별도의 도핑용 층에 레이저를 조사하여 알루미늄을 확산시켜 후면 전계층의 제1 부분을 형성한 다음, 별도의 도핑용 층을 제거하였다. 다른 공정은 실험예와 동일하였다.
A solar cell was fabricated in the same manner as in Experimental Example except for the method of forming front and back electrodes. That is, the rear passivation film includes silicon oxide. After forming the rear passivation film, a separate doping layer including aluminum is formed so as to correspond to the first portion of the rear front layer, and a laser is irradiated to the additional doping layer to diffuse aluminum to form a first portion And then a separate doping layer was removed. The other processes were the same as those in the experimental example.

실험예에 따라 제조된 태양 전지와 비교예에 따라 제조된 태양 전지에서 반도체 기판의 전면으로부터의 거리에 따른 보론 및 알루미늄 농도를 측정하여 그 결과를 도 8에 나타내었다. 도 8에서 농도 및 거리는 상대값으로 표시하였다. Boron and aluminum concentrations were measured according to the distance from the front surface of the semiconductor substrate in the solar cell manufactured according to the experimental example and the solar cell manufactured according to the comparative example, and the results are shown in FIG. In FIG. 8, the concentration and the distance are represented by relative values.

도 8을 참조하면, 실험예의 보론 농도와 비교예의 보론 농도가 서로 유사한 값을 가지며, 실험예의 알루미늄 농도와 비교예의 알루미늄 농도가 서로 유사한 값을 가짐을 알 수 있다. 즉, 실험예에서는 별도의 도핑용 층을 형성하고 이를 제거하는 공정을 수행하지 않아도 되어 공정을 단순화하면서도, 알루미늄의 농도는 유사한 값을 가지는 것을 알 수 있다. 결과적으로 실험예에서는 우수한 품질의 선택적 구조를 가지는 후면 전계층을 간단한 공정으로 제조할 수 있다. Referring to FIG. 8, it can be seen that the boron concentration in the experimental example and the boron concentration in the comparative example have similar values, and the aluminum concentration in the experimental example and the aluminum concentration in the comparative example have similar values. That is, in the experimental example, it is unnecessary to perform a process of forming a separate doping layer and removing the doping layer, thereby simplifying the process and showing that the aluminum concentration has a similar value. As a result, in the experimental example, it is possible to fabricate a back surface layer having a selective structure of excellent quality by a simple process.

이때, 알루미늄의 농도가 보론의 농도보다 대체적으로 높아서 후면 전계층의 제1 부분의 저항을 효과적으로 저감할 수 있다.
At this time, since the concentration of aluminum is substantially higher than the concentration of boron, the resistance of the first portion of the back front layer can be effectively reduced.

앞선 도면들에서는 레이저에 의해 형성된 반사 방지막(21) 및 전면 패시베이션 막(22)에 형성된 개구부(204)의 단면 측면과, 후면 패시베이션 막(32)에 형성된 개구부(304)의 단면 측면이 반도체 기판(10)과 수직한 것으로 도시하였다. 즉, 개구부(204, 304)가 각기 그 깊이 방향에서 면적이 변하지 않는 것을 예시하였다. 그러나 실제로는 레이저에 의해 형성된 개구부(204, 304)는, 도 9에 도시한 바와 같이, 단면 측면이 약간 경사지거나, 라운드진 형상을 가질 수 있는 등의 다양한 단면 형상을 가질 수 있다. 이때, 개구부(204)의 가장자리 부분에 반사 방지막(21) 및 전면 패시베이션 막(22)이 녹아서 남는 부분이 존재할 수 있으며, 개구부(304)의 가장자리 부분에 후면 패시베이션 막(32)이 녹아서 남는 부분이 존재할 수 있다. 도 9에서는 개구부(204, 304) 형상을 좀더 상세하게 보여주기 위하여 레이저에 의하여 개구부(204, 304)가 형성된 상태를 도시하였다. In the foregoing drawings, the cross-sectional side surfaces of the openings 204 formed in the antireflection film 21 and the front passivation film 22 formed by the laser and the side surfaces of the openings 304 formed in the rear passivation film 32 are formed on the semiconductor substrate 10). That is, it is exemplified that the areas of the openings 204 and 304 do not change in the respective depth directions. However, in reality, the openings 204 and 304 formed by the laser may have various cross-sectional shapes such as a slightly inclined side surface or a rounded side surface as shown in Fig. At this time, the antireflection film 21 and the front passivation film 22 may remain on the edge portion of the opening 204, and the portion where the rear passivation film 32 is melted and left on the edge portion of the opening portion 304 Can exist. 9 shows a state in which openings 204 and 304 are formed by laser to show the shape of the openings 204 and 304 in more detail.

상술한 바에 따른 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다. Features, structures, effects and the like according to the above-described embodiments are included in at least one embodiment of the present invention, and the present invention is not limited to only one embodiment. Further, the features, structures, effects, and the like illustrated in the embodiments may be combined or modified in other embodiments by those skilled in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.

100: 태양 전지
10: 반도체 기판
20: 에미터층
21: 제1 패시베이션 막
22: 반사 방지막
24: 전면 전극
30: 후면 전계층
32: 제2 패시베이션 막
34: 후면 전극
100: Solar cell
10: semiconductor substrate
20: Emitter layer
21: First passivation film
22: Antireflection film
24: front electrode
30: rear front layer
32: second passivation film
34: rear electrode

Claims (21)

제1 도전형의 반도체 기판을 준비하는 단계;
상기 반도체 기판의 후면에 상기 제1 도전형의 제1 불순물을 포함하는 패시베이션 막을 형성하는 단계;
상기 반도체 기판의 내부로 상기 제1 불순물이 확산하도록 상기 패시베이션 막을 선택적으로 가열하여 후면 전계층을 형성하는 단계; 및
상기 후면 전계층을 형성하는 단계 이후에 상기 후면 전계층에 전기적으로 연결되는 후면 전극을 형성하는 단계
를 포함하고,
상기 후면 전계층을 형성하는 단계에서는, 상기 후면 전극이 형성될 제1 부분에 대응하는 상기 패시베이션 막의 부분을 가열하여, 상기 제1 부분에 대응하는 상기 패시베이션 막의 부분에 개구부가 형성되고,
상기 후면 전극을 형성하는 단계에서는, 상기 개구부를 관통하여 상기 후면 전계층에 전기적으로 연결되는 상기 후면 전극을 형성하는 태양 전지의 제조 방법.
Preparing a semiconductor substrate of a first conductivity type;
Forming a passivation film including a first impurity of the first conductivity type on a rear surface of the semiconductor substrate;
Selectively heating the passivation film to diffuse the first impurity into the semiconductor substrate to form a rear whole layer; And
Forming a rear electrode electrically connected to the rear front layer after forming the rear front layer;
Lt; / RTI >
In the step of forming the rear whole layer, an opening is formed in a portion of the passivation film corresponding to the first portion by heating a portion of the passivation film corresponding to the first portion where the rear electrode is to be formed,
Wherein the step of forming the rear electrode includes forming the rear electrode through the opening and electrically connected to the rear front layer.
삭제delete 제1항에 있어서,
상기 후면 전계층을 형성하는 단계는, 상기 제1 부분에 대응하는 상기 패시베이션 막의 부분에 레이저를 조사하는 태양 전지의 제조 방법.
The method according to claim 1,
Wherein forming the rear whole layer comprises irradiating a portion of the passivation film corresponding to the first portion with a laser.
제1항에 있어서,
상기 후면 전계층을 형성하는 단계에서는, 상기 제1 부분에 대응하는 상기 패시베이션 막의 부분이 1200~1600℃의 온도로 가열되는 태양 전지의 제조 방법.
The method according to claim 1,
Wherein a portion of the passivation film corresponding to the first portion is heated to a temperature of 1200 to 1600 占 폚.
제3항에 있어서,
상기 후면 전계층을 형성하는 단계에서는, 상기 레이저에 의하여 상기 제1 부분에 대응하는 상기 패시베이션 막의 부분에 개구부가 형성되는 태양 전지의 제조 방법.
The method of claim 3,
And forming an opening in the portion of the passivation film corresponding to the first portion by the laser in the step of forming the rear whole layer.
제1항에 있어서,
상기 후면 전극을 형성하는 단계에서는 증착법 또는 도금법에 의하여 상기 후면 전극을 형성하는 태양 전지의 제조 방법.
The method according to claim 1,
Wherein the rear electrode is formed by a deposition method or a plating method in the step of forming the rear electrode.
제1항에 있어서,
상기 반도체 기판을 준비하는 단계와 상기 패시베이션 막을 형성하는 단계 사이에, 상기 반도체 기판의 후면에 상기 제1 도전형의 제2 불순물을 도핑하여 불순물 형성층을 형성하는 단계를 더 포함하고,
상기 후면 전계층은, 상기 후면 전극이 형성될 상기 제1 부분과, 상기 제1 부분 이외의 제2 부분을 포함하고,
상기 후면 전계층을 형성하는 단계에서 상기 제1 부분에 대응하는 상기 패시베이션 막을 가열하여 상기 제1 불순물을 상기 반도체 기판의 내부로 확산시켜 상기 제1 부분이 상기 제2 부분보다 낮은 저항을 가지도록 하는 태양 전지의 제조 방법.
The method according to claim 1,
Further comprising the step of forming an impurity layer by doping a second impurity of the first conductivity type on the rear surface of the semiconductor substrate between the step of preparing the semiconductor substrate and the step of forming the passivation film,
Wherein the rear front layer includes the first portion where the rear electrode is to be formed and a second portion other than the first portion,
The passivation film corresponding to the first portion is heated to diffuse the first impurity into the semiconductor substrate so that the first portion has a lower resistance than the second portion A method of manufacturing a solar cell.
제7항에 있어서,
상기 제1 불순물과 상기 제2 불순물이 서로 다른 태양 전지의 제조 방법.
8. The method of claim 7,
Wherein the first impurity and the second impurity are different from each other.
제8항에 있어서,
상기 제1 불순물이 알루미늄을 포함하고, 상기 제2 불순물이 보론을 포함하는 태양 전지의 제조 방법.
9. The method of claim 8,
Wherein the first impurity comprises aluminum and the second impurity comprises boron.
제7항에 있어서,
상기 제1 부분은 상기 제1 불순물 및 상기 제2 불순물을 포함하고,
상기 제2 부분은 상기 제2 불순물을 포함하는 태양 전지의 제조 방법.
8. The method of claim 7,
Wherein the first portion includes the first impurity and the second impurity,
And the second portion includes the second impurity.
제7항에 있어서,
상기 제1 부분에서 상기 제1 불순물의 농도가 상기 제2 불순물의 농도보다 높은 태양 전지의 제조 방법.
8. The method of claim 7,
Wherein the concentration of the first impurity in the first portion is higher than the concentration of the second impurity.
제1항 또는 제7항에 있어서,
상기 제1 도전형이 p형이고,
상기 제1 불순물이 알루미늄을 포함하는 태양 전지의 제조 방법.
8. The method of claim 1 or 7,
Wherein the first conductivity type is p-type,
Wherein the first impurity comprises aluminum.
제12항에 있어서,
상기 패시베이션 막이 알루미늄 산화물을 포함하는 태양 전지의 제조 방법.
13. The method of claim 12,
Wherein the passivation film comprises aluminum oxide.
제1항 또는 제7항에 있어서,
상기 패시베이션 막의 두께가 5~20nm인 태양 전지의 제조 방법.
8. The method of claim 1 or 7,
Wherein the thickness of the passivation film is 5 to 20 nm.
제1항에 있어서,
상기 반도체 기판의 전면에 제2 도전형의 불순물을 도핑하여 에미터층을 형성하는 단계
를 더 포함하는 태양 전지의 제조 방법.
The method according to claim 1,
Forming an emitter layer by doping an entire surface of the semiconductor substrate with an impurity of a second conductivity type;
Further comprising the steps of:
제1 도전형의 반도체 기판;
상기 반도체 기판의 전면에 형성되며 제2 도전형의 불순물을 포함하는 에미터층;
상기 반도체 기판의 후면에 형성되며, 상기 제1 도전형의 제1 불순물 및 상기 제1 불순물과 다른 물질의 제2 불순물을 포함하는 제1 부분, 그리고 상기 제2 불순물을 포함하여 상기 제1 부분보다 높은 저항을 가지는 제2 부분을 구비하는 후면 전계층;
상기 후면 전계층 위에 형성되며 상기 제1 불순물을 포함하는 패시베이션 막; 및
상기 제1 부분에 대응하여 상기 패시베이션 막을 관통하여 상기 제1 부분에 전기적으로 연결되는 후면 전극
을 포함하고,
상기 제1 부분에서 상기 제1 불순물의 농도가 상기 제2 불순물의 농도보다 높은 태양 전지.
A semiconductor substrate of a first conductivity type;
An emitter layer formed on the front surface of the semiconductor substrate and including an impurity of a second conductivity type;
A first portion formed on a rear surface of the semiconductor substrate, the first portion including a first impurity of the first conductivity type and a second impurity of a material different from the first impurity; and a second portion including the second impurity, A rear front layer having a second portion having a high resistance;
A passivation film formed on the rear whole layer and including the first impurity; And
And a back electrode electrically connected to the first portion through the passivation film corresponding to the first portion,
/ RTI >
Wherein a concentration of the first impurity in the first portion is higher than a concentration of the second impurity.
제16항에 있어서,
상기 후면 전극이 일 방향으로 형성되는 버스바 전극과, 상기 버스바 전극과 교차하는 방향으로 형성되는 핑거 전극을 포함하고,
상기 핑거 전극 전체가 상기 후면 전계층의 상기 제1 부분에 접촉하는 태양 전지.
17. The method of claim 16,
A bus bar electrode having the back electrode formed in one direction and a finger electrode formed in a direction crossing the bus bar electrode,
And the entire finger electrode contacts the first portion of the rear front layer.
제16항에 있어서,
상기 제2 부분은 상기 제2 불순물만을 포함하는 태양 전지.
17. The method of claim 16,
And the second portion includes only the second impurity.
제16항에 있어서,
상기 제1 도전형이 p형이고,
상기 제1 불순물이 알루미늄을 포함하고, 상기 제2 불순물이 보론을 포함하는 태양 전지.
17. The method of claim 16,
Wherein the first conductivity type is p-type,
Wherein the first impurity comprises aluminum and the second impurity comprises boron.
삭제delete 제18항에 있어서,
상기 후면 전극이 상기 제1 불순물을 포함하지 않는 태양 전지.

19. The method of claim 18,
And the rear electrode does not contain the first impurity.

KR1020120039830A 2012-04-17 2012-04-17 Solar cell and method for manufacturing the same KR101929445B1 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020120039830A KR101929445B1 (en) 2012-04-17 2012-04-17 Solar cell and method for manufacturing the same
EP13000755.2A EP2654090B1 (en) 2012-04-17 2013-02-14 Solar cell
US13/767,748 US9312420B2 (en) 2012-04-17 2013-02-14 Solar cell and method for manufacturing the same
JP2013036756A JP6271844B2 (en) 2012-04-17 2013-02-27 Solar cell and manufacturing method thereof
CN201310117655.2A CN103378185B (en) 2012-04-17 2013-04-07 Solaode and its manufacture method
US15/066,812 US11335819B2 (en) 2012-04-17 2016-03-10 Solar cell and methods for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120039830A KR101929445B1 (en) 2012-04-17 2012-04-17 Solar cell and method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR20130117095A KR20130117095A (en) 2013-10-25
KR101929445B1 true KR101929445B1 (en) 2018-12-14

Family

ID=49635930

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120039830A KR101929445B1 (en) 2012-04-17 2012-04-17 Solar cell and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR101929445B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102498523B1 (en) * 2019-10-16 2023-02-10 상라오 징코 솔라 테크놀러지 디벨롭먼트 컴퍼니, 리미티드 Solar cell and method for manufacturing the same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009238824A (en) 2008-03-26 2009-10-15 Tokyo Ohka Kogyo Co Ltd Manufacturing method of electrode for semiconductor, and solar cell using the same
JP2010109201A (en) 2008-10-31 2010-05-13 Sharp Corp Manufacturing method of solar cell
WO2010123980A1 (en) * 2009-04-22 2010-10-28 Tetrasun, Inc. Localized metal contacts by localized laser assisted conversion of functional films in solar cells
WO2011033826A1 (en) 2009-09-18 2011-03-24 信越化学工業株式会社 Solar cell, method for manufacturing solar cell, and solar cell module
JP2011124476A (en) 2009-12-14 2011-06-23 Sharp Corp Laser doping method
JP2012019029A (en) 2010-07-07 2012-01-26 Mitsubishi Electric Corp Method of manufacturing solar cell
JP2012054457A (en) 2010-09-02 2012-03-15 PVG Solutions株式会社 Solar battery cell and manufacturing method therefor

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529638A (en) * 1991-07-22 1993-02-05 Sharp Corp Manufacture of photoelectric transducer
KR101145928B1 (en) * 2009-03-11 2012-05-15 엘지전자 주식회사 Solar Cell and Manufacturing Method of the same
KR101155563B1 (en) * 2009-05-27 2012-06-19 주식회사 효성 Method for manufacturing for Solar cell using a Laser
KR101665722B1 (en) * 2010-09-27 2016-10-24 엘지전자 주식회사 Solar cell and manufacturing method thereof

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009238824A (en) 2008-03-26 2009-10-15 Tokyo Ohka Kogyo Co Ltd Manufacturing method of electrode for semiconductor, and solar cell using the same
JP2010109201A (en) 2008-10-31 2010-05-13 Sharp Corp Manufacturing method of solar cell
WO2010123980A1 (en) * 2009-04-22 2010-10-28 Tetrasun, Inc. Localized metal contacts by localized laser assisted conversion of functional films in solar cells
WO2011033826A1 (en) 2009-09-18 2011-03-24 信越化学工業株式会社 Solar cell, method for manufacturing solar cell, and solar cell module
JP2011124476A (en) 2009-12-14 2011-06-23 Sharp Corp Laser doping method
JP2012019029A (en) 2010-07-07 2012-01-26 Mitsubishi Electric Corp Method of manufacturing solar cell
JP2012054457A (en) 2010-09-02 2012-03-15 PVG Solutions株式会社 Solar battery cell and manufacturing method therefor

Also Published As

Publication number Publication date
KR20130117095A (en) 2013-10-25

Similar Documents

Publication Publication Date Title
US11335819B2 (en) Solar cell and methods for manufacturing the same
KR101902887B1 (en) Method for manufacturing the same
US9978888B2 (en) Solar cell and method for manufacturing the same
KR101680036B1 (en) Solar cell and method for manufacturing the same
JP2013236083A (en) Solar cell and manufacturing method of the same
JP2019004159A (en) Method of manufacturing solar battery
KR20140011462A (en) Solar cell and method for manufacturing the same
US20130344637A1 (en) Mask for manufacturing dopant layer of solar cell, method for manufacturing dopant layer of solar cell, and method for manufacturing dopant layer of solar cell using the mask
KR101879781B1 (en) Solar cell, method for manufacturing dopant layer, and method for manufacturing solar cell
KR20160090084A (en) Solar cell and method for manufacturing the same
KR101929445B1 (en) Solar cell and method for manufacturing the same
KR20140140200A (en) Solar cell and method for manufacturing the same
KR101929444B1 (en) Solar cell and method for manufacturing the same
KR20140140201A (en) Method for manufacturing solar cell and dopant region thereof
KR20140093382A (en) Method for manufacturing solar cell
KR101850326B1 (en) Solar cell and method for manufacuring the same
KR20140011459A (en) Solar cell and method for manufacturing the same
KR101890282B1 (en) Solar cell having a selective emitter and fabricting method thereof
KR101807791B1 (en) Method for manufacturing solar cell
KR101916436B1 (en) Method for manufacturing solar cell
KR101788012B1 (en) Manufacturing method for the solar cell
KR101631444B1 (en) Method for manufacturing solar cell
KR20160142169A (en) Method for manufacturing solar cell
KR20140011458A (en) Method for manufacturing dopant layer and method for manufacturing solar cell including the same
KR20140043213A (en) Method for manufacturing solar cell

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant