KR20130097151A

KR20130097151A - 탄성 전극을 갖는 광전자 디바이스

Info

Publication number: KR20130097151A
Application number: KR1020137003328A
Authority: KR
Inventors: 앤드류 잉글
Original assignee: 오스람 옵토 세미컨덕터스 게엠베하
Priority date: 2010-07-08
Filing date: 2010-07-08
Publication date: 2013-09-02
Also published as: JP5611460B2; JP2013535758A; WO2012003872A1; KR101654667B1; US20130112963A1; US8907354B2; EP2517279B1; CN102782895A; EP2517279A1; CN102782895B

Abstract

탄성 전극을 갖는 광전자 디바이스
본 기재는 광전자 디바이스, 특히 광전자 디바이스와 접촉하기 위한 어레인지먼트에 관한 것이다. 광전자 디바이스(200)는 탄성 전극(208)을 포함한다. 탄성 전극(208)을 형성하기 위한 방법이 설명된다.

Description

탄성 전극을 갖는 광전자 디바이스{OPTOELECTRONIC DEVICE HAVING AN ELASTIC ELECTRODE}

본 기재는 광전자 디바이스, 특히 광전자 디바이스와 접촉하기 위한 어레인지먼트에 관한 것이다.

광전자 디바이스는 전기 에너지를 가시광과 같은 광자기 방사선으로 변환시키거나 그 반대로 변환시키기 위해 배열된다. 광전자 디바이스의 일 예는 발광 다이오드(LED)와 같은 발광 디바이스이다. 광학 표면, 즉 발광 표면에 의해 광을 방출하기 위해 발광 디바이스들이 사용된다. 상기 발광 디바이스들은 통상적으로 액티브 구역과 접촉하는 전극들을 포함하고, 상기 액티브 구역은 전기 전류를 광학 에너지로 트랜스폼한다. 전극들은, 발광 디바이스를 배터리와 같은 외부 에너지원에 연결시키는 것을 허용하는 외부 콘택들에 연결된다.

대면적 광원의 특정한 예는 유기 발광 디바이스(OLED)이다. OLED는 전자기 방사선을 방출하기 위한 유기 재료를 포함하는 액티브 구역을 포함한다. 액티브 구역은 전자 콘택들로서 애노드와 캐소드 사이에 통상적으로 배열된다. 전압이 콘택들에 인가되면, 전하 캐리어들이 액티브 구역 안에 주입된다. 전압 강하의 영향 하에서, 포지티브 전하 캐리어들, 즉 애노드에 의해 주입된 홀 여기들(홀들)은 액티브 구역을 통과해 캐소드 쪽으로 이동한다. 캐소드에 의해 주입된 전자들은 전압 강하의 영향 하에서 액티브 구역을 통과해 애노드 쪽으로 이동한다. 액티브 구역 내에서 홀들과 전자들은 궁극적으로 여기자들로 재결합할 수 있고 그리고 가시광과 같은 전자기 방사선의 방출 하에서 릴렉스할 수 있다.

광전자 디바이스들의 다른 예들은 전자 프로세스들을 통해 광학 신호들을 검출한다. 이들 디바이스들은 솔라 셀들과 같이 전자기 방사선을 전기 에너지로 변환시키기 위한 광 검출기들 또는 에너지원들로서 배열될 수 있다. 이들 디바이스들은 광학 에너지를 수신하고 상기 광학 에너지를 액티브 구역으로 가이드하기 위해 더 큰 광학 표면을 포함한다.

디바이스들의 양쪽 타입들 모두가 대면적 애플리케이션에서 사용된다. 대면적 애플리케이션 내에서, 광학 표면을 덮지 않거나 또는 가리지 않는 전극들을 제공하는 것이 원해진다. 또한, 외부 전원에 대해서든 또는 다른 광전자 디바이스와 같은 다른 전자 디바이스에 대해서든 쉽게 접촉되는 전극들을 제공하는 것이 원해진다.

본 기재에 따른 광전자 디바이스의 다양한 실시예들은 지지부와 상기 지지부 상에 배열된 전도성 층을 갖는다. 액티브 층이 전도성 층에 연결된다. 액티브 층을 덮는 캡슐화 캡핑(encapsulation capping)이 지지부에 부착된다. 지지부와 캡슐화 캡핑 사이에 층 갭이 형성된다. 탄성 전극이 층 갭 내에 배열되고 그리고 전도성 층과 접촉한다.

광전자 디바이스의 이들 실시예들은 광전자 디바이스의 측면 탄성 전극을 제공한다. 이는, 전기 단자로의 광전자 디바이스의 용이한 연결을 허용한다. 예로서, 광전자 디바이스는 타일로서 놓일 수 있다. 이는, 유기 발광 디바이스, 광전자 엘리먼트들을 포함한 빔 도파관 모듈, 또는 솔라 셀과 같은 광전자 패널의 상황에서 특히 유리하다. 전기 콘택들이 측벽들에 배열되므로, 커다란 광학 액티브 표면은 엘리먼트들에 접촉되지 않은 상태로 유지될 수 있다. 또한, 탄성 전극의 제공은 이웃하는 셀들 사이에 작은 콘택 영역들을 허용한다.

광전자 디바이스의 다양한 실시예들에서, 탄성 전극은 엘라스토머(elastomer)를 포함한다. 그러나, 다른 실시예들에서, 탄성 전극은 스프링과 같은 탄성 엘리먼트를 포함할 수 있다.

광전자 디바이스의 다양한 실시예들에서, 탄성 전극은 탄성 매트릭스 재료 내에서 분산되어 있는 전도성 입자들을 포함한다. 전도성 입자, 예컨대 금속 또는 탄소를 포함하는 입자들의 분산은, 탄성 전극의 전기 전도성을 향상시킨다.

광전자 디바이스의 다양한 실시예들에서, 탄성 전극은 전도성 엘라스토머를 포함한다.

광전자 디바이스의 다양한 실시예들에서, 액티브 구역은 유기 루미센트 재료를 포함한다. 유기 루미센트 재료들은 대면적 발광 표면을 배열하는 것을 허용한다. 따라서, 광전자 디바이스는 커다란 조명 타일로서 배열될 수 있다. 몇몇의 실시예들에서, 발광 표면은 지지부 및/또는 캡슐화 캡핑에 의해 정의된다.

광전자 디바이스의 다양한 실시예들에서, 지지부는 강성(rigid) 지지부로서 형성되어 있다. 상기는, 다양한 강성 재료들, 예컨대 유리, 세라믹들 등을 이용함으로써 달성될 수 있다. 다른 실시예들에서, 지지부는 유연한 재료들, 예컨대 플라스틱을 포함할 수 있다.

광전자 디바이스의 다양한 실시예들에서, 캡슐화 캡핑은 부착 멤버에 의해 지지부에 부착된다. 따라서, 액티브 구역은 캡슐화 캡핑, 부착 멤버 및 지지부에 의해 완전히 밀봉될 수 있다. 또한, 부착 멤버는 캡슐화 캡핑과 지지부 사이에 정의된 간격을 허용하고, 따라서 층 갭의 수직 연장부의 크기가 정의된다. 몇몇의 실시예들에서, 부착 멤버는 접착제, 솔더 볼, 또는 유리 프릿(frit) 중 적어도 하나를 포함할 수 있다.

전자 패널 디바이스의 전극을 형성하는 방법의 다양한 실시예들은:

- 전도성 층과 층 갭을 갖는 전자 패널 디바이스를 제공하는 단계 ― 상기 전도성 층은 상기 층 갭 안에 도달함 ―;

- 전도성 엘라스토머를 액상으로 상기 층 갭 상에 적용시키는 단계;

- 상기 전도성 엘라스토머를 경화시키는 단계

를 포함한다.

다양한 실시예들에서, 방법은, 상기 전도성 엘라스토머를 경화시키기 이전에, 상기 전도성 층의 일부분을 덮기 위해, 상기 전도성 엘라스토머를 상기 층 갭 안으로 흐르도록 허용하는 단계를 포함한다.

다양한 실시예들에서, 방법은, 모세관력들에 의해 상기 전도성 엘라스토머가 상기 층 갭 안에 들어가도록, 상기 층 갭을 제공하는 단계를 포함한다.

방법의 다양한 실시예들에서, 전도성 엘라스토머를 경화시키는 단계는, IR 방사선을 적용시키는 단계; 가열하는 단계; 전류를 상기 전도성 엘라스토머에 인가하는 단계; 또는 가교제를 상기 전도성 엘라스토머에 적용시키는 단계 중 적어도 하나를 포함한다. 대안적으로, 엘라스토머는 또한 상온에서 경화될 수 있거나 또는 건조될 수 있다.

방법의 다양한 실시예들에서, 전도성 엘라스토머를 적용시키는 단계는, 상기 층 갭 상에 상기 전도성 엘라스토머를 브러싱(brushing)하는 단계; 또는 액체 전도성 엘라스토머의 배스(bath) 내에 상기 층 갭을 딥핑(dipping)하는 단계; 또는 상기 전도성 엘라스토머를 주입하는 단계 중 적어도 하나를 포함한다.

다양한 실시예들에서, 방법은 상기 전도성 엘라스토머를 상기 층 갭 안으로 밀어넣는 단계를 포함한다.

상세한 설명은 동반된 도면들을 참조하여 설명된다. 도면들에서, 참조 부호의 제일 왼쪽의 숫자(들)는 상기 참조 부호가 처음으로 등장하는 도면을 식별한다. 설명 및 도면들에서 상이한 예시들에서의 동일한 참조 부호의 사용은 유사하거나 또는 동일한 항목들을 표시할 수 있다. 설명된 실시예들 전부가 발광 디바이스, 특히 유기 발광 디바이스를 지칭하지만, 본 기재가 또한 광 검출기들 또는 솔라 셀들과 같은 광전자 디바이스들의 다른 실시예들의 상황에서 적용될 수 있음이 쉽게 이해된다.
도 1은 콘택 레지(ledge) 전극 실시예의 예시적 도면을 도시한다.
도 2a는 제1 전극 실시예의 사전-제조물(pre-product)의 예시적 도면을 도시한다.
도 2b는 제1 전극 실시예의 중간 제조물(intermediate product)의 예시적 도면을 도시한다.
도 2c는 제1 전극 실시예의 예시적 도면을 도시한다.
도 3a는 제1 전극 실시예를 포함하는 제1 광전자 디바이스 시스템에 대한 측면도의 예시적 도면을 도시한다.
도 3b는 제1 전극 실시예를 포함하는 제1 광전자 디바이스 시스템에 대한 평면도의 예시적 도면을 도시한다.
도 3c는 제1 광전자 디바이스 시스템의 등가 회로도를 도시한다.
도 4a는 제2 전극 실시예를 포함하는 제2 광전자 디바이스 시스템에 대한 측면도의 예시적 도면을 도시한다.
도 4b는 제2 전극 실시예를 포함하는 제2 광전자 디바이스 시스템에 대한 평면도의 예시적 도면을 도시한다.
도 4c는 제2 광전자 디바이스 시스템의 등가 회로도를 도시한다.
도 5는 제3 전극 실시예를 포함하는 광전자 디바이스에 대한 평면도를 도시한다.

콘택 레지 실시예

도 1은 광전자 디바이스(100)의 콘택 레지 전극 실시예의 예시적 도면을 도시한다. 도 1은 콘택 레지에서 광전자 디바이스(100)의 부분도를 도시한다. 광전자 디바이스(100)는 지지부(102)를 갖는다. 지지부(102)는 강성 지지부, 예컨대 유리 판넬, 세라믹 타일, 실리콘 웨이퍼와 같은 반도체 웨이퍼, 또는 리드 프레임과 같은 금속 지지부일 수 있다. 다양한 다른 실시예들에서, 지지부(102)는 플라스틱 시트, 합성 필름, 또는 얇은 반도체 웨이퍼와 같은 유연한 지지부일 수 있다. 임의의 실시예에서, 지지부(102)의 기본 기능은 기계적 안정을 광전자 디바이스(100)에 제공하는데 있다. 지지부(102)는 제1 전도성 층(104)에 의해 덮인다. 제1 전도성 층(104)은 전도성 층(104)의 최상단 상에 제공된 액티브 층(106)과 접촉한다. 신뢰성 있는 전자 콘택을 제공하기 위해, 제1 전도성 층(104)은 낮은 시트 저항을 갖는 재료를 포함한다. 또한, 제1 전도성 층(104)은 지지부(102) 상에 신뢰성 있는 접착을 제공하기 위해 선택된다. 이는, 제1 전도성 층(104)의 열팽창 계수가 지지부(102)의 열팽창 계수에 근접할 것을 요구한다. 따라서, 제1 전도성 층(104)의 원치 않는 층간박리(delamination)가 방지될 수 있다. 제1 전도성 층(104)을 형성하는 재료는 아래 그룹 중 적어도 하나로부터 선택될 수 있다:

· 폴리-(3,4 에틸렌다이옥티오펜)(PEDOT) 또는 탄소 나노 튜브들과 같은 불투명 또는 투명 전도성 폴리머;

· 알루미늄(Al), 은(Au), 구리(Cu), 금(Ag), 크롬(Cr) 등과 같은 금속을 포함하는 금속 또는 금속 합금;

· 금속 산화물, 예컨대 인듐-주석 산화물(ITO), 플루오린 도핑된 주석 산화물(SnFOx), 인듐 아연 산화물(IZO), 아연 산화물(ZnO) 등과 같은 투명 금속 합금;

· n-도핑된 또는 p-도핑된 재료와 같은 도핑된 반도체 재료.

액티브 층(106)은 제1 전도성 층(104)의 일부분 상에 배열된다. 액티브 층(106)은 제2 전도성 층(108)으로 덮인다. 제2 전도성 층(108)은, 제1 전도성 층(104)을 참조하여 설명된 동일한 재료들로부터 형성될 수 있다. 일 실시예에서, 제1 전도성 층(104)은, 예컨대 홀들을 액티브 층(106) 안에 주입시키는 것을 허용하는 애노드로서의 역할을 한다. 제2 전도성 층(108)은, 예컨대 전자들을 액티브 층(106) 안에 주입시키는 것을 허용하는 캐소드로서의 역할을 한다. 통상적으로, 액티브 구역(106)은, 예컨대 전자 배리어들을 낮춤으로써 홀 주입을 향상시키기 위한 층들을 갖는 다층 구조를 포함한다. 액티브 구역(106)은 방출 구역 내의 전자-홀 재결합을 제어하기 위한 하나 또는 복수의 층들을 더 포함할 수 있다. 많은 실시예들에서, 전하 수송을 가능케 하기 위해 또는 전하 재결합을 향상시키기 위해 액티브 층(106)은 작은 분자들 또는 폴리머들과 같은 유기 재료들을 포함한다.

제2 전도성 층(108)은 부착 멤버(112)에 의해 제1 전도성 층에 부착된 캡슐화 캡핑(110)에 의해 덮인다. 캡슐화 캡핑(110), 제1 전도성 층(104) 및 제2 전도성 층(108), 그리고 부착 멤버(112)는, 액티브 층(106)을 유지시키고 그리고 밀봉된 캡슐화를 액티브 층(106)에 제공하기 위한 공동을 형성한다.

캡슐화 캡핑(110)은 지지부(102)와 동일한 재료들로부터 선택될 수 있다. 캡슐화 캡핑(110)은 유연할 수도 있고 또는 강성일 수도 있다. 많은 실시예들에서, 캡슐화 캡핑(110) 및/또는 지지부(102)는 액티브 구역(106)을 통과해 방출되는 방사선의 스펙트럼 도메인 내에서 투명하다. 부착 멤버(112)는 접착제, 예컨대 에폭시 수지와 같은 유연한 재료일 수 있다. 몇몇의 실시예에서, 부착 멤버는, 예컨대 유리 프릿을 이용함으로써, 지지부(102) 또는 캡슐화 캡핑(110)과 동일한 재료를 가질 수 있다.

캡슐화 캡핑(110)은 콘택 레지(114)가 제공되도록 부착 멤버(112)를 통해 제1 전도성 층(104)에 부착된다. 콘택 레지(114)는, 부착 멤버(112)로부터 돌출되고 그리고 제1 전도성 층(104)에 의해 덮이는 지지부(102)의 일부분에 의해 형성된다. 콘택 레지(114)는 광전자 디바이스(100)의 캡슐화 밖의 접근가능한 콘택 지점을 제공한다. 통상적으로, 콘택 레지(114)는 2.5 ㎜ 또는 그 초과의 수평적 연장부를 갖는다. 콘택 레지(114)는 전극과 접촉될 수 있거나 또는 도 1에 표시된 바와 같이 콘택 본드(116)에 의하여 에너지원에 접촉될 수 있거나 중 어느 한 쪽이다.

측면 전극 실시예

다양한 측면 전극들 실시예들이 아래의 도면들을 참조하여 설명될 것이다. 도 2a, 도 2b, 및 도 2c를 참조하여, 광전자 디바이스(200)의 전극을 형성하는 방법을 참조함으로써 제1 실시예가 설명될 것이다.

도 2a는 제1 전극 실시예의 사전-제조물의 예시적 도면을 도시한다. 사전-제조물은, 지지부(102), 제1 전도성 층(104), 액티브 층(106), 제2 전도성 층(108), 및 캡슐화 캡핑(110)을 갖는 광전자 디바이스(200)이다. 캡슐화 캡핑(110)은 부착 멤버(112)에 의하여 지지부(102)에 부착된다. 광전자 디바이스(200)의 설명된 엘리먼트들은 도 1을 참조하여 설명된 콘택 레지 실시예의 광전자 디바이스(100)에서와 동일한 재료들 및/또는 치수들로부터 선택될 수 있다. 캡슐화 캡핑(110)이 부착 멤버(112)를 넘어 돌출하는 돌출부(202)를 갖는 것이 제1 전극 실시예와 콘택 레지 실시예 사이의 특정한 차이이다. 그 결과, 돌출부(202)와 콘택 레지(114) 사이의 갭(204)이 형성된다. 갭은 부착 멤버(112)의 반대 편에 측면 개구를 갖는다. 따라서, 광전자 디바이스(200), 즉 제1 전극 실시예의 사전-제조물이 제공되고, 상기 사전-제조물은 제1 전도성 층(104)과 층 갭(204)을 포함하고, 상기 제1 전도성 층(104)은 층 갭(204) 안에 도달한다.

통상적으로, 갭(204)은 상당히 좁다. 갭(204)의 깊이는 돌출부(202)의 연장부, 그리고 부착 멤버를 넘어 도달하는 콘택 레지(114)에 의해 정의된다. 상기 연장부는 바람직하게 약 0.8 ㎜이거나 또는 훨씬 더 작다. 돌출부(202)와 콘택 레지(114) 사이의 이격 거리는 부착 멤버(112)의 높이들에 따라 크게 좌우되고, 그리고 약 10 ㎛일 수 있거나 또는 그보다 더 작을 수 있다.

도 2b는 제1 전극 실시예의 중간 제조물의 예시적 도면을 도시한다. 엘라스토메릭 페이스트(206), 즉 액상의 엘라스토메릭 재료가 갭(204)의 개구 상에 적용된다는 점에서, 도 2b에 도시된 중간 제조물은 도 2a의 사전-제조물과 상이하다. 용어 "액체 상태"는 엘라스토메릭 페이스트(206)의 점탄성 상태로서도 또한 이해될 수 있다. 상기 적용은, 엘라스토메릭 페이스트(206)를 갭(204)의 개구로 브러싱함으로써 또는 엘라스토메릭 페이스트(206)를 갭(204)에 넣음으로써 수행될 수 있다.

엘라스토메릭 페이스트(206)는 엘라스토머 및/또는 전도성 엘라스토머들 안으로 로딩된 전도성 입자들과 같은 전도성 재료를 포함한다. 예컨대, Al, Au, Cu, 또는 Ag를 포함하는 입자들과 같은 작은 금속 입자들이 전도성 입자들로서 제공될 수 있다. 부가하여 또는 대안으로서, 풀러린(fullerene)들 또는 탄소 나노튜브(CNT)들과 같은 작은 전도성 유기 입자들이 전도성 입자들로서 제공될 수 있다. 전도성 엘라스토머들, 특히 전도성 입자들이 로딩된 전도성 엘라스토머들은 예컨대 문헌 [1]에서 설명된 바와 같이 기술분야의 당업자에 알려져 있다.

일단 엘라스토메릭 페이스트(206)가 갭(204)에 제공되면, 모세관력들에 의해 엘라스토메릭 페이스트(206)가 갭(204) 안으로 밀어넣어 진다. 갭(204)의 작은 이격 거리로 인해, 모세관력들은 엘라스토메릭 페이스트(206)를 안으로 끌어당기기에 충분히 강하다. 모세관력들의 강도는 엘라스토메릭 페이스트(206)의 표면 장력에 따라 좌우된다. 낮은 표면 장력은 갭 개구 안으로의 엘라스토메릭 페이스트의 효율적인 진입을 허용할 것이다. 표면 장력을 낮추기 위해, 엘라스토메릭 페이스트(206) 내의 용매(solvent)가 사용될 수 있다. 또한, 모세관력들은 제1 전도성 층(104)과 엘라스토메릭 페이스트(206) 사이의 계면(interfacial) 표면 장력에 따라 좌우된다. 계면 표면 장력이 높을수록, 엘라스토메릭 페이스트(206)에 의한 제1 전도성 층(104)의 더 나은 습윤이 달성될 수 있다. 이는, 특히 유리한데, 그 이유는 제1 전도성 층(104) 상의 엘라스토메릭 페이스트(206)의 신뢰성 있고 넓은 커버리지가 이들 두 개의 층들 사이에 신뢰성 있는 전기 콘택을 제공할 것이기 때문이다.

충전을 향상시키기 위해, 예컨대 몰드(mould)를 이용하여 압력을 가함으로써(압축 성형), 엘라스토메릭 페이스트(206)는 갭(204) 안으로 푸쉬될 수 있다. 이러한 성형은 또한 갭(204) 밖에, 제1 전도성 층(104)의 측벽들과 캡슐화 캡핑(110) 및/또는 지지부(102)의 적어도 일부분을 덮는 엘라스토메릭 페이스트를 형성하기 위해 제공될 수 있다. 또한, 엘라스토메릭 페이스트(206)에 의한 제1 전도성 층(104)의 커버리지를 향상시키기 위해 습윤제가 엘라스토메릭 페이스트(206) 내에 포함될 수 있다.

엘라스토메릭 페이스트(206)에 의한 제1 전도성 층(104)의 충분한 습윤을 달성한 이후, 엘라스토메릭 페이스트(206)는 경화된다. 경화는 액상으로부터 비정질 상태로의 전이를 생성한다. 경화는, IR 방사선 또는 중합제에 의해 유도되는, 단위체 또는 더 작은 폴리머들로부터 더 큰 폴리머들을 형성하는 단계들을 포함할 수 있다. 경화는, IR-방사선 또는 가교제에 의해 유도되는 폴리머들의 가교 또는 용매의 기화에 의한 더 큰 폴리머 체인들의 얽힘들의 제조도 또한 포함할 수 있다. 경화는 부드러운 엘라스토메릭 고체를 제조하는 것을 야기한다.

그 결과, 탄성 전극(208)이 갭(204) 내에 제공된다. 도 2c는 탄성 전극(308)을 갖는 제1 전극 실시예의 예시적 도면을 도시한다. 갭(204)이 모세관력들에 의해 엘라스토메릭 페이스트(206)로 완전히 충전되었으므로, 상기 갭(204)은 이제 탄성 전극(208)의 일부분들에 의해 완전히 충전된다. 탄성 전극(208)은 갭으로부터 돌출되어, 제1 전도성 층(104)의 측벽들을 덮고, 그리고 적어도 부분적으로, 지지부(102) 및 캡슐화 캡핑(110)의 측벽들을 덮는다. 갭(204) 내에서 탄성 전극(208)의 접착력을 향상시키기 위해, 갭의 내벽들, 즉 캡슐화 캡핑(110), 제1 전도성 층(104), 또는 부착 멤버(112)의 그러한 표면들 중 일부분들이 그루브-형 함몰부들, 작은 리세스들 또는 다른 적절한 부착 수단을 가질 수 있다. 탄성 전극(208)을 갭 안에 제공하기 이전에, 접착제들과 같은 중간 접착 층들을 제공하는 것도 또한 가능할 수 있다.

밖으로 돌출하는 탄성 전극(208)의 일부분은, 예컨대 전류 소스, 부하 등의 전극과 같은 외부 전극에 밀접하게 연결됨으로써, 외부 전기 연결부로서의 역할을 한다. 이러한 일부분은, 엘라스토메릭 페이스트를 경화시키기 이전 몰드에 의해 또는 경화 프로세스 이후 쉐이핑에 의해 형성될 수 있었을지도 모른다. 이러한 일부분은 상기 일부분의 탄성 변형 및 외부 전극으로의 신뢰성 있는 전기 접촉을 허용하기에 충분히 커야 한다.

탄성 전극(208)에 의한 갭(204)의 빽빽한 충전은 많은 상이한 장점들을 갖는다. 엘라스토머의 가스 투과율에 따라, 상기는 갭(204)에 대한 밀폐 기밀 밀봉을 보장할 수 있어, 부착 멤버(112)의 밀봉 특성들에 대한 요건들을 그렇게 완화시킨다. 또한, 상기는 제1 전도성 층(104)으로의 신뢰성 있는 전기 접촉을 보장한다. 부가하여, 상기는 갭(204) 내에서 탄성 전극(208)의 강한 그립(grip)을 보장한다.

도 3a, 도 3b, 및 도 3c를 참조하여, 광전자 디바이스(200)를 이용하는 제1 광전자 디바이스 시스템이 설명될 것이다. 예로서, 광전자 디바이스(200)는 발광 디바이스, 특히 유기 발광 디바이스로서 배열되고, 따라서 커다란 발광 구역, 즉 발광 패널을 제공한다.

도 3a는 제1 전극 실시예를 포함하는 제1 광전자 디바이스 시스템에 대한 측면도의 예시적 도면을 도시한다. 제1 광전자 디바이스 시스템은 광전자 디바이스(200) 및 제2 광전자 디바이스(300)를 포함한다. 광전자 디바이스(200)는 광전자 디바이스(200)의 오른쪽 측면에 제공된 탄성 전극(208)을 갖는다. 제2 광전자 디바이스(300)는 제2 광전자 디바이스(300)의 왼쪽 측면에 제공된 제2 탄성 전극(302)을 갖는다. 탄성 전극(208)을 제2 탄성 전극(302)과 물리적 접촉하게 함으로써, 광전자 디바이스(200)와 제2 광전자 디바이스(300) 사이의 전기 연결이 설정된다. 광전자 디바이스(200)를 제2 광전자 디바이스(300)로 푸쉬하기 위해 수직 동작을 제공하는 것은, 탄성 전극(208)과 제2 탄성 전극(302)을 변형시킬 것이고, 따라서 탄성 전극(208)과 제2 탄성 전극(302) 사이에 커다란 계면 구역이 생성된다. 계면 구역이 클수록, 두 개의 전극들이 더 많이 그리고 더욱 신뢰성 있게 서로 접촉할 것이다.

도 3b는 제1 전극 실시예를 포함하는 제1 광전자 디바이스 시스템에 대한 평면도의 예시적 도면을 도시한다. 제1 광전자 디바이스 시스템에서, 광전자 디바이스(200)의 탄성 전극(208)은 제2 광전자 디바이스(300)의 제2 탄성 전극(302)과 접촉한다. 전극들은 제1 전압 단자(304)에 접촉된다. 연결은 탄성 전극(208)과 제2 탄성 전극(302) 사이에 또는 탄성 전극(208) 및/또는 제2 탄성 전극(302) 상에 배열된 금속 전극에 의해 제공될 수 있다.

광전자 디바이스(200)는 탄성 전극(208) 반대 편의 측벽에 배열된 제3 탄성 전극들(306)을 추가로 갖는다. 제3 탄성 전극(306)은 광전자 디바이스(200)의 제2 전도성 층(108)에 대한 콘택이다. 제2 광전자 디바이스(300)는 제2 탄성 전극(302) 반대 편의 측벽에 배열된 제4 탄성 전극(308)을 갖는다. 제3 탄성 전극(306)과 제4 탄성 전극(308)은 제2 전압 단자(310)에 연결된다. 예로서, 포지티브 전압이 제1 전압 단자(304)에 인가되고, 반면에 네거티브 전압이 제2 전압 단자(310)에 인가된다.

도 3c는 도 3b에 도시된 바와 같은 제1 광전자 디바이스 시스템의 등가 회로도를 도시한다. 광전자 디바이스(200) 뿐만 아니라 제2 광전자 디바이스(300)는 각각 발광 다이오드(LED)에 해당한다. LED들 둘 다의 애노드들은 제1 전압 단자(304)에 연결된다. LED들 둘 다의 캐소드들은 제2 전압 단자(310)에 연결된다. 등가 회로가 전도 방향으로, 즉 순방향 바이어스로 두 개의 LED들의 병렬 회로에 해당한다.

도 3b 및 도 3c의 도면에서, 두 개의 가늘고 긴 콘택 멤버들 사이에 광전자 디바이스의 탄성 전극 옆에 광전자 디바이스를 클램핑함으로써 또는 가늘고 긴 전극을 갖는 전자 디바이스에 대해 광전자 디바이스를 단단하게 연결되게 함으로써, 광전자 디바이스(200)로의 전기 접촉을 제공하는 것이 쉽게 달성될 수 있음이 인정될 것이다. 광전자 디바이스(200) 자체가 탄성 전극(208)을 갖기 때문에, 광전자 디바이스(200)는 우수하고 일정한 전기 인터페이싱을 쉽고 견고하게 제공할 수 있다. 따라서, 광전자 디바이스는 콘택 뱅크 안에 쉽게 삽입될 수 있거나 또는 콘택 뱅크 밖으로 쉽게 빼질 수 있다.

도 4a, 도 4b, 및 도 4c는 제2 전극 실시예를 포함하는 제2 광전자 디바이스 시스템을 도시한다. 제1 광전자 디바이스 시스템의 설명에서와 같이, 광전자 디바이스(300)는 발광 디바이스, 특히 유기 발광 디바이스로서 배열되고, 따라서 커다란 발광 구역, 즉 발광 패널을 제공한다. 발광 디바이스에 대한 이러한 제약은 예로서 이루어져, 그래서 명확하고 단순한 설명을 허용한다. 본 기재가 임의의 다른 적절한 광전자 디바이스의 상황에서 적용될 수 있음이 이해된다.

도 4a는 제2 전극 실시예를 포함하는 제2 광전자 디바이스 시스템에 대한 측면도의 예시적 도면을 도시한다. 제2 광전자 디바이스 시스템은 제1 광전자 디바이스(400)와 제2 광전자 디바이스(402)를 갖는다. 제2 광전자 디바이스(402)는, 도 2a 내지 도 3c를 참조하여 설명된 바와 같이, 제1 전극 실시예에 따른 제1 탄성 전극(404)을 갖는다. 대조적으로, 제2 광전자 디바이스(402)는 제2 전극 실시예에 따른 제2 탄성 전극(406)을 갖는다. 제2 탄성 전극(406)이 제1 광전자 디바이스(400)의 제2 전도성 층(108)과 접촉하고 그리고 제1 전극 실시예에서 배열된 바와 같이 제1 전도성 층(104)과 접촉하지 않는다는 점에서, 제2 전극 실시예는 제1 전극 실시예와 상이하다. 따라서, 제2 전도성 층은 지지부로 아래쪽으로 부착 멤버(112)에서 펼쳐지고, 그리고 지지부(102)의 콘택 레지 상에서 연장된다. 제1 전도성 층(104)과 제2 전도성 층은 절연 층(408)에 의해 전기적으로 절연되고, 전도성 층들 둘 다의 사이에 배열된다.

도 4b는 제2 전극 실시예를 포함하는 제2 광전자 디바이스 시스템에 대한 평면도의 예시적 도면을 도시한다. 제2 광전자 디바이스 시스템에서, 제2 광전자 디바이스(402)의 제1 탄성 전극(404)은 제1 광전자 디바이스(400)의 제2 탄성 전극(406)과 접촉한다. 연결은, 전극들 사이의 기계적 압력에 의해 또는 상기 전극들 사이에 가늘고 긴 금속 전극을 배열함으로써 제공될 수 있다.

광전자 디바이스(400)는 제3 탄성부를 추가로 갖고, 상기 제3 탄성부는 제1 전압 단자(304)에 연결된다. 제2 광전자 디바이스(300)는 제4 탄성 전극(308)을 갖고, 상기 제4 탄성 전극(308)은 제2 전압 단자(310)에 연결된다. 예로서, 포지티브 전압이 제1 전압 단자(304)에 인가되고, 반면에 네거티브 전압이 제2 전압 단자(310)에 인가된다.

도 4c는 도 4b에 도시된 바와 같은 제2 광전자 디바이스 시스템의 등가 회로도를 도시한다. 제1 광전자 디바이스(400) 뿐만 아니라 제2 광전자 디바이스(402)는 각각 발광 다이오드(LED)에 해당한다. 제1 광전자 디바이스(400)의 애노드는 제1 전압 단자(304)와 접촉한다. 제1 광전자 디바이스의 캐소드가 제2 광전자 디바이스(402)의 애노드와 접촉하고, 반면에 제2 광전자 디바이스(402)의 캐소드가 제2 전압 단자(310)와 접촉한다. 등가 회로가 전도 방향으로, 즉 순방향 바이어스로 두 개의 LED들의 직렬 회로에 해당한다.

도 5는 제3 전극 실시예를 포함하는 광전자 디바이스(500)에 대한 평면도를 도시한다. 광전자 디바이스(500)는 광전자 디바이스의 하나의 측벽 상에 하나의 극성의 제1 탄성 전극(502)과 반대 극성의 제2 탄성 전극(504)을 갖는다. 예로서, 제1 탄성 전극(502)이 애노드이고, 반면에 제2 탄성 전극(504)이 캐소드이다. 반대 편 측벽 상에, 광전자 디바이스(500)는 제3 탄성 전극(506) 및 제4 탄성 전극(508)을 갖고, 제3 탄성 전극(506) 및 제4 탄성 전극(508) 각각은 제1 탄성 전극(502) 및 제2 탄성 전극 중 하나, 특히 반대 극성을 갖는 전극과 면한다. 따라서, 제3 전극 실시예들은 하나의 측벽 상에 상이한 극성 또는 기능의 전극들을 갖는 광전자 디바이스(500)에 관한 것이다. 도 5는 측벽에 탄성 전극들의 상이한 구성들을 제공하는 다양한 가능성들에 대한 단 하나의 예를 도시한다. 도면들에 도시되지 않은 다른 실시예들에서, 강성 전극 또는 콘택 레지 이외에 탄성 전극이 제공될 수 있다. 또한, 탄성 전극이 광전자 디바이스의 만곡된 측벽에 제공될 수 있거나, 또는 탄성 전극이 스프링과 같은 탄성 엘리먼트들로 구성될 수 있다.

결론

이러한 기재 및 이어지는 청구항들의 목적에 대해, 용어 "연결되다"는 다양한 엘리먼트들이 어떻게 인터페이싱하거나 또는 결합되는지를 설명하기 위해 사용되었다. 다양한 엘리먼트들의 이러한 설명된 인터페이싱 또는 결합은 직접적이거나 또는 간접적이거나 중 어느 한 쪽일 수 있다. 주제가 구조화된 특징들 및/또는 방법론적 동작들에 특정한 언어로 설명되었지만, 첨부된 청구항들에서 정의되는 주제가 설명된 특정한 특징들 또는 동작들로 반드시 제한되는 것이 아님이 이해된다. 그보다는, 특정한 특징들 및 동작들은 청구항들을 구현하는 바람직한 형태들로서 개시된다.

문헌

아래의 문서들이 본 기재에서 인용된다:

[1] EP-A-1 837 884.

광전자 디바이스 100
지지부 102
제1 전도성 층 104
액티브 층 106
제2 전도성 층 108
캡슐화 캡핑 110
부착 멤버 112
콘택 레지 114
콘택 본드 116
광전자 디바이스 200
돌출부 202
갭 204
엘라스토메릭 페이스트 206
탄성 전극 208
제2 광전자 디바이스 300
제2 탄성 전극 302
제1 전압 단자 304
제3 탄성 전극 306
제4 탄성 전극 308
제2 전압 단자 310
제1 광전자 디바이스 400
제2 광전자 디바이스 402
제1 탄성 전극 404
제2 탄성 전극 406
절연 층 408
광전자 디바이스 500
제1 포지티브 전극 502
제1 네거티브 전극 504
제2 네거티브 전극 506
제2 포지티브 전극 508

Claims

광전자 디바이스로서,
지지부(102);
상기 지지부(102) 상에 배열된 전도성 층(104, 108);
상기 전도성 층(104, 108)에 연결된 액티브 층(106);
상기 액티브 층(106)을 덮고 그리고 상기 지지부(102)에 부착된 캡슐화 캡핑(encapsulation capping)(110);
상기 지지부(102)와 상기 캡슐화 캡핑(110) 사이에 형성된 층 갭(204); 및
상기 층 갭(204) 내에 배열되고 그리고 상기 전도성 층(104, 108)과 접촉하는 탄성 전극(208)
을 포함하는,
광전자 디바이스.
제 1 항에 있어서,
상기 탄성 전극(208)은 엘라스토머를 포함하는,
광전자 디바이스.
제 1 항 또는 제 2 항에 있어서,
상기 탄성 전극(208)은 탄성 매트릭스 재료에서 분산되어 있는 전도성 입자들을 포함하는,
광전자 디바이스.
제 2 항 또는 제 3 항에 있어서,
상기 탄성 전극(208)은 전도성 엘라스토머를 포함하는,
광전자 디바이스.
제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
액티브 구역(106)은 유기 루미센트 재료를 포함하는,
광전자 디바이스.
제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
상기 지지부(102) 및/또는 상기 캡슐화 캡핑(110)에 의해 정의된 발광 표면
을 포함하는,
광전자 디바이스.
제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
상기 지지부(102)는 강성 지지부(102)로서 형성되는,
광전자 디바이스.
제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
상기 캡슐화 캡핑(110)은 부착 멤버(112)에 의해 상기 지지부(102)에 부착되는,
광전자 디바이스.
제 8 항에 있어서,
상기 부착 멤버(112)는,
접착제;
솔더 볼; 또는
유리 프릿(frit)
중 적어도 하나를 포함하는,
광전자 디바이스.
전자 패널 디바이스의 전극을 형성하는 방법으로서,
전도성 층(104, 108)과 층 갭(204)을 갖는 전자 패널 디바이스(100, 200, 300, 400, 402, 500)을 제공하는 단계 ― 상기 전도성 층(104, 108)은 층 갭(204) 안에 도달함 ―;
전도성 엘라스토머(206)를 액상으로 상기 층 갭(204) 상에 적용시키는 단계;
상기 전도성 엘라스토머(206)를 경화시키는 단계
포함하는,
전자 패널 디바이스의 전극을 형성하는 방법.
제 10 항에 있어서,
상기 전도성 엘라스토머(206)를 경화시키기 이전에, 상기 전도성 층(104, 108)의 일부분을 덮기 위해, 상기 전도성 엘라스토머(206)가 상기 층 갭(204) 안으로 흐르도록 허용하는 단계
를 포함하는,
전자 패널 디바이스의 전극을 형성하는 방법.
제 10 항 또는 제 11 항에 있어서,
모세관력들에 의해 상기 전도성 엘라스토머(206)가 상기 층 갭(204) 안으로 밀어넣어 지도록 상기 층 갭(204)을 제공하는 단계
를 포함하는,
전자 패널 디바이스의 전극을 형성하는 방법.
제 10 항 내지 제 12 항 중 어느 한 항에 있어서,
상기 전도성 엘라스토머(206)를 경화시키는 단계는,
IR 방사선을 적용시키는 단계;
가열하는 단계;
전류를 상기 전도성 엘라스토머(206)에 인가하는 단계; 또는
가교제를 상기 전도성 엘라스토머(206)에 적용시키는 단계
중 적어도 하나를 포함하는,
전자 패널 디바이스의 전극을 형성하는 방법.
제 10 항 내지 제 13 항 중 어느 한 항에 있어서,
상기 전도성 엘라스토머(206)를 적용시키는 단계는,
상기 층 갭(204) 상에 상기 전도성 엘라스토머(206)를 브러싱(brushing)하는 단계; 또는
액체 전도성 엘라스토머(206)의 배스(bath) 내에 상기 층 갭(204)을 딥핑(dipping)하는 단계
중 적어도 하나를 포함하는,
전자 패널 디바이스의 전극을 형성하는 방법.
제 10 항 내지 제 14 항 중 어느 한 항에 있어서,
상기 전도성 엘라스토머(206)를 상기 층 갭(204) 안으로 밀어넣는 단계
를 포함하는,
전자 패널 디바이스의 전극을 형성하는 방법.