KR20130090643A - 정보 저장 장치 및 그것을 이용하는 사용자 장치 - Google Patents

정보 저장 장치 및 그것을 이용하는 사용자 장치 Download PDF

Info

Publication number
KR20130090643A
KR20130090643A KR1020120011925A KR20120011925A KR20130090643A KR 20130090643 A KR20130090643 A KR 20130090643A KR 1020120011925 A KR1020120011925 A KR 1020120011925A KR 20120011925 A KR20120011925 A KR 20120011925A KR 20130090643 A KR20130090643 A KR 20130090643A
Authority
KR
South Korea
Prior art keywords
memory
interface
host
controller
storage device
Prior art date
Application number
KR1020120011925A
Other languages
English (en)
Inventor
방효재
이준희
이진혁
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120011925A priority Critical patent/KR20130090643A/ko
Priority to US13/749,284 priority patent/US9208068B2/en
Publication of KR20130090643A publication Critical patent/KR20130090643A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Abstract

본 발명은 정보 저장 장치 및 이를 이용하는 사용자 장치에 관한 것이다. 본 발명의 실시 예에 따른 정보 저장 장치는 호스트와 접속되기 위한 제 1 인터페이스, 상기 호스트와 접속되기 위한 제 2 인터페이스, 제 1 불휘발성 메모리를 제어하기 위한 제 1 컨트롤러를 포함하고, 상기 제 1 컨트롤러는 상기 제 1 인터페이스를 통해 상기 호스트와 통신하는 제 1 메모리부, 및 제 2 불휘발성 메모리를 제어하기 위한 제 2 컨트롤러를 포함하고, 상기 제 2 컨트롤러는 상기 제 2 인터페이스를 통해 상기 호스트와 통신하는 제 2 메모리부를 포함한다. 본 발명의 실시 예에 따른 정보 저장 장치는 병렬적으로 동작할 수 있도록 설계되어 높은 속도를 가진다.

Description

정보 저장 장치 및 그것을 이용하는 사용자 장치{DATA STORAGE DEVICE AND USER DEVICE USING THE SAME}
본 발명은 정보 저장 장치 및 이를 이용하는 사용자 장치에 관한 것이다.
정보 저장 장치에 있어서, 반도체 메모리 장치는 크게 휘발성 반도체 메모리 장치(Volatile semiconductor memory device)와 불휘발성 반도체 메모리 장치(Non-volatile semiconductor memory device)로 구분될 수 있다. 휘발성 반도체 메모리 장치는 읽고 쓰는 속도가 빠르지만 전원 공급이 중단되면 저장된 내용이 소멸된다. 반면 불휘발성 반도체 메모리 장치는 전원 공급이 중단되더라도 그 내용은 보존된다. 그러므로, 불휘발성 반도체 메모리 장치는 전원의 공급 여부에 관계없이 보존되어야 하는 내용을 기억시키는 데 사용된다.
불휘발성 반도체 메모리 장치로는 마스크 롬(MROM: Mask read-only memory), 프로그램 가능한 롬(PROM: Programmable read-only memory), 소거 및 프로그램 가능한 롬(EPROM: Erasable programmable read-only memory), 전기적으로 소거 및 프로그램 가능한 롬(EEPROM: Electrically erasable programmable read-only memory) 등이 있다.
최근 불휘발성 메모리 장치를 이용하여 하드 디스크 드라이브(HDD: Hard Disk Drive)를 대체하는 차세대 저장 장치로서 솔리드 스테이트 드라이브(SSD: Solid State Drive)가 개발되고 있다. 솔리드 스테이트 드라이브는 하드 디스크 드라이브의 기계적 구성을 불휘발성 메모리 장치를 이용해 대체하여 좁은 면적에 대하여 높은 속도 및 안정성을 가진다. 솔리드 스테이트 드라이브가 가지는 속도 및 면적에 대한 장점을 발전시키기 위하여 다양한 구성을 가지는 정보 저장 장치가 제안되고 있다.
본 발명은 병렬 설계를 통해 고속 동작이 가능한 정보 저장 장치 및 이를 이용하는 사용자 장치를 제공하는 것에 그 목적이 있다.
본 발명의 실시 예에 따른 정보 저장 장치는 호스트와 접속되기 위한 제 1 인터페이스; 상기 호스트와 접속되기 위한 제 2 인터페이스; 제 1 불휘발성 메모리를 제어하기 위한 제 1 컨트롤러를 포함하고, 상기 제 1 컨트롤러는 상기 제 1 인터페이스를 통해 상기 호스트와 통신하는 제 1 메모리부; 및 제 2 불휘발성 메모리를 제어하기 위한 제 2 컨트롤러를 포함하고, 상기 제 2 컨트롤러는 상기 제 2 인터페이스를 통해 상기 호스트와 통신하는 제 2 메모리부를 포함한다.
실시 예로써, 상기 제 1 메모리부는 상기 호스트로부터 수신된 데이터를 임시로 저장하는 제 1 버퍼 메모리를 더 포함하고, 상기 제 2 메모리부는 상기 호스트로부터 수신된 데이터를 임시로 저장하는 제 2 버퍼 메모리를 더 포함한다.
실시 예로써, 상기 정보 저장 장치는 솔리드 스테이트 드라이브이다.
실시 예로써, 상기 제 1 인터페이스는 SATA 형식이다.
본 발명의 실시 예에 따른 정보 저장 장치는 인쇄 회로 기판 일측에 형성되어 호스트와 접속되는 제 1 인터페이스; 상기 인쇄 회로 기판 일측에 형성되어 상기 호스트와 접속되는 제 2 인터페이스; 상기 인쇄 회로 기판 상에 실장되며, 제 1 불휘발성 메모리를 제어하기 위한 제 1 컨트롤러를 포함하고, 상기 제 1 컨트롤러는 상기 제 1 인터페이스를 통해 상기 호스트와 통신하는 제 1 메모리부; 및 상기 인쇄 회로 기판 상에 실장되며, 제 2 불휘발성 메모리를 제어하기 위한 제 2 컨트롤러를 포함하고, 상기 제 2 컨트롤러는 상기 제 2 인터페이스를 통해 상기 호스트와 통신하는 제 2 메모리부를 포함한다.
실시 예로써, 상기 제 1 인터페이스 및 상기 제 2 인터페이스는 상기 인쇄 회로 기판의 동일 측면에 레이어 형태로 형성된다.
실시 예로써, 상기 제 1 인터페이스 및 상기 제 2 인터페이스는 상기 인쇄 회로 기판의 탭으로 구성된다.
실시 예로써, 상기 제 1 메모리부 및 상기 제 2 메모리부는 상기 인쇄 회로 기판의 동일 면에 단면으로 실장된다.
실시 예로써, 상기 제 1 메모리부 및 상기 제 2 메모리부는 상기 인쇄 회로 기판의 상반된 면에 양면으로 실장된다.
실시 예로써, 상기 제 1 메모리부는 상기 호스트로부터 수신된 데이터를 임시로 저장하는 제 1 버퍼 메모리를 더 포함하고, 상기 제 1 컨트롤러, 상기 제 1 불휘발성 메모리 및 제 1 버퍼 메모리는 개별적으로 패키징된다.
실시 예로써, 상기 제 2 메모리부는 상기 호스트로부터 수신된 데이터를 임시로 저장하는 제 2 버퍼 메모리를 더 포함하고, 상기 제 2 컨트롤러, 상기 제 2 불휘발성 메모리 및 제 2 버퍼 메모리는 개별적으로 패키징된다.
실시 예로써, 상기 제 2 메모리부는 상기 호스트로부터 수신된 데이터를 임시로 저장하는 제 2 버퍼 메모리를 더 포함하고, 상기 제 2 컨트롤러, 상기 제 2 불휘발성 메모리 및 제 2 버퍼 메모리는 하나의 패키지로 집적된다.
실시 예로써, 상기 제 1 메모리부는 주 메모리로 사용되며, 상기 제 2 메모리부는 부팅 메모리로 사용된다.
본 발명의 실시 예에 따른 사용자 장치는 정보 저장 장치; 및 상기 정보 저장 장치와 통신을 수행하는 호스트를 포함하며, 상기 정보 저장 장치는 상기 호스트와 접속하기 위한 제 1 및 제 2 인터페이스; 제 1 불휘발성 메모리 및 상기 제 1 불휘발성 메모리를 제어하는 제 1 컨트롤러를 포함하고, 상기 제 1 컨트롤러는 상기 제 1 인터페이스를 통하여 상기 호스트와 통신하는 제 1 메모리부; 및 제 2 불휘발성 메모리 및 상기 제 2 불휘발성 메모리를 제어하는 제 2 컨트롤러를 포함하고, 상기 제 2 컨트롤러는 상기 제 2 인터페이스를 통하여 상기 호스트와 통신하는 제 2 메모리부를 포함한다.
실시 예로써, 상기 제 1 메모리부는 상기 제 1 인터페이스를 통하여 상기 호스트로부터 수신된 데이터를 임시로 저장하는 제 1 버퍼 메모리를 더 포함하고, 상기 제 2 메모리부는 상기 제 2 인터페이스를 통하여 상기 호스트로부터 수신된 데이터를 임시로 저장하는 제 2 버퍼 메모리를 더 포함하며, 상기 제 1 메모리부 및 상기 제 2 메모리부는 각각 개별적으로 패키징된다.
본 발명의 실시 예에 따른 정보 저장 장치 및 이를 이용하는 사용자 장치는 병렬 동작이 가능하도록 설계되어 높은 속도를 가진다.
도 1은 본 발명의 실시예에 의한 정보 저장 장치를 도시하는 도면이다.
도 2는 도 1의 정보 저장 장치를 비스듬히 바라본 사시도이다.
도 3은 본 발명의 다른 실시예에 의한 정보 저장 장치를 도시하는 도면이다.
도 4는 본 발명의 또 다른 실시예에 의한 정보 저장 장치의 상측 평면도를 도시하는 도면이다.
도 5는 도 4의 정보 저장 장치의 하측 평면도를 도시하는 도면이다.
도 6은 본 발명의 또 다른 실시예에 의한 정보 저장 장치를 도시하는 도면이다.
도 7은 본 발명의 또 다른 실시예에 의한 정보 저장 장치의 상측 평면도를 도시하는 도면이다.
도 8은 도 7의 정보 저장 장치의 하측 평면도를 도시하는 도면이다.
도 9는 본 발명의 실시 예에 의한 사용자 장치를 도시하는 블록도이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 본 발명의 실시예가 첨부된 도면을 참조하여 설명한다. 또한 이하에서 사용되는 용어들은 오직 본 발명을 설명하기 위하여 사용된 것이며 본 발명의 범위를 한정하기 위해 사용된 것은 아니다. 앞의 일반적인 설명 및 다음의 상세한 설명은 모두 예시적인 것으로 이해되어야 하며, 청구된 발명의 부가적인 설명이 제공되는 것으로 여겨져야 한다.
도 1은 본 발명의 실시예에 의한 정보 저장 장치를 도시하는 도면이다. 도 1을 참조하면, 정보 저장 장치(100)는 제 1 메모리부(110), 제 2 메모리부(120) 및 인터페이스부(130)를 포함한다. 제 1 메모리부(110) 및 제 2 메모리부(120)의 동작 및 구성은 서로 유사하다. 따라서 이하 제 1 메모리부(110)에 관하여만 설명한다.
정보 저장 장치(100)는 기판 상에 형성된다. 정보 저장 장치(100)가 형성되는 기판은 인쇄 회로 기판(PCB: Printed Circuit Board)일 수 있다. 정보 저장 장치(100)는 솔리드 스테이트 드라이브(SSD: Solid State Drive)일 수 있다.
제 1 메모리부(110)는 기판 상부에 실장된다. 제 1 메모리부(110)는 제 1 컨트롤러(111), 제 1 휘발성 메모리(112) 및 제 1 비휘발성 메모리(113)를 포함한다.
제 1 컨트롤러(111)는 제 1 휘발성 메모리(112) 및 제 1 비휘발성 메모리(113)와 전기적으로 연결된다. 제 1 컨트롤러(111)는 인터페이스부(130)와 연결되어 외부 호스트와의 데이터 송수신 동작을 제어한다. 또한 제 1 컨트롤러(111)는 제 1 휘발성 메모리(112)와 제 1 비휘발성 메모리(113)에 대한 데이터 읽기 및 쓰기 동작을 제어한다.
제 1 휘발성 메모리(112)는 임시적으로 데이터가 저장되는 시스템 메모리이다. 즉, 제 1 휘발성 메모리(112)는 버퍼 메모리로서 사용된다. 제 1 휘발성 메모리(112)는 DRAM(Dynamic Random Access Memory)일 수 있다.
제 1 비휘발성 메모리(113)는 제 1 휘발성 메모리(112)에 저장된 데이터의 벡업에 이용된다. 제 1 비휘발성 메모리(113)는 플래시 메모리, 즉 Nand 플래시 메모리 혹은 Nor 플래시 메모리, 또는 EPROM, EEPROM, FeRAM, MRAM, PRAM, SONOS, RRAM, NRAM 일 수 있다.
인터페이스부(130)는 컨트롤러(111,121)와 연결되어 호스트(Host) 측의 프로토콜과 메모리부(110,120) 사이의 데이터 교환이 가능하게 한다. 호스트는 컴퓨터, 휴대폰, PDA, 디지털카메라, 캠코더, 보이스 리코더, MP3 플레이어, 개인용 휴대 단말기(PDA), 휴대용 컴퓨터(Handheld PC), 게임기, 팩스, 스캐너, 프린터 등의 정보기기일 수 있다.
인터페이스부(130)는 인쇄 회로 기판의 일측에 형성된 TAB(Tape Automated Bonding)으로 구성될 수 있다. 또, 인터페이스부(130)에는 USB(Universal Serial Bus), SCSI(Small Computer System Interface), PCI express, ATA(Advanced Technology Attachment), PATA(Parallel ATA), SATA(Serial ATA), SAS(Serial Attached SCSI)방식이 사용될 수 있다.
인터페이스부(130)는 제 1 인터페이스(131) 및 제 2 인터페이스(132)를 포함한다. 제 1 인터페이스(131) 및 제 2 인터페이스(132)는 레이어 형식으로 형성될 수 있다. 이하 도면을 참조하여 설명한다.
도 2는 도 1의 정보 저장 장치(100)를 비스듬히 바라본 사시도이다. 도 2를 참조하면, 제 1 인터페이스(131) 및 제 2 인터페이스(132)는 인쇄 회로 기판의 동일 측면에 상하로 형성된다. 따라서 다수의 인터페이스를 포함하는 인터페이스부를 가지는 정보 저장 장치에 대하여 인터페이스부가 차지하는 폭이 감소될 수 있다.
또한 정보 저장 장치(100)는 인터페이스부(130)만 레이어 형식으로 형성되고 메모리부(110,120)는 단면에 실장되므로, 메모리부가 양면 실장되는 방식에 비하여 얇은 두께로 공정될 수 있다.
도 1을 다시 참조하면, 제 1 인터페이스(131)는 제 1 컨트롤러(111)와 연결된다. 제 1 인터페이스(131)는 호스트로부터 제어 신호, 어드레스 등의 데이터를 송수신한다. 제 1 인터페이스(131)는 호스트로부터 수신된 데이터를 내부 신호로 변환하여 제 1 컨트롤러(111)로 전송한다. 제 2 인터페이스(132)는 제 2 컨트롤러(121)와 연결되어 위와 동일한 동작을 수행한다.
따라서, 정보 저장 장치(100)의 동작 속도는 버스(bus)를 통해 호스트로부터 정보가 인터페이스부(130)로 수신되는 속도 및 메모리부(110, 120)가 인터페이스부(130)로부터 입력된 내부 신호에 대한 데이터 읽기 및 쓰기 동작을 수행하는 속도에 영향받는다.
본 실시예에서, 정보 저장 장치(100)의 메모리부(110,120) 및 인터페이스부(130)에서는 병렬 동작이 수행된다. 정보 저장 장치(100)의 동작에 있어서, 호스트로부터 전송되는 데이터는 제 1 인터페이스(131) 및 제 2 인터페이스(132)로 병렬적으로 전송된다.
또한 제 1 인터페이스(131)는 제 1 컨트롤러(111)와 연결되어 제 1 메모리부(110)의 데이터의 읽기 및 쓰기 과정을 제어하며, 제 2 인터페이스(132)는 제 2 컨트롤러(121)와 연결되어 제 2 메모리부(120)의 데이터의 읽기 및 쓰기 과정을 제어한다.
따라서 본 실시예에 의한 정보 저장 장치(100)는 복수의 메모리부 및 복수의 인터페이스를 통해 호스트와 병렬적으로 연결되어 연산이 수행되므로 하나의 메모리부 및 인터페이스를 가지는 구조에 비하여 높은 속도를 가진다.
도 3은 본 발명의 다른 실시예에 의한 정보 저장 장치(200)를 도시하는 도면이다. 도 3을 참조하면, 정보 저장 장치(200)는 제 1 eSSD(ambedded SSD)(210), 제 2 eSSD(220), 제 1 인터페이스(231) 및 제 2 인터페이스(232)를 포함한다.
eSSD는 컨트롤러, 휘발성 메모리 및 비휘발성 메모리가 개별로 실장되는 것이 아니라 하나의 패키지에 집적되는 저장 장치이다. eSSD는 개별로 실장된 형태에 비하여 비휘발성 메모리의 크기가 작아 작은 용량을 가지지만, 대신 높은 성능과 작은 면적을 가진다.
도 1의 정보 저장 장치(100)의 동작과 동일하게, 제 1 인터페이스(231)는 제 1 eSSD(210)와 연결되어 제 1 eSSD(210)의 데이터의 읽기 및 쓰기 과정을 제어하며, 제 2 인터페이스(232)는 제 2 eSSD(220)와 연결되어 제 2 eSSD(220)의 데이터의 읽기 및 쓰기 과정을 제어한다.
따라서 본 실시예에 의한 정보 저장 장치(200)는 복수의 eSSD 및 복수의 인터페이스를 통해 호스트와 병렬적으로 연결되어 연산이 수행되므로 하나의 eSSD 및 인터페이스를 가지는 구조에 비하여 높은 속도를 가진다.
또, 정보 저장 장치(200)는 컨트롤러 및 메모리를 개별로 실장하는 대신 eSSD를 포함하므로 도 1의 정보 저장 장치(100)에 비하여 용량은 작지만 작은 크기를 가진다. 따라서 정보 저장 장치(200)는 스몰 폼 펙터(SFF: Small Form Factor)에 대한 장점을 가진다.
도 4는 본 발명의 다른 실시예에 의한 정보 저장 장치(300)의 상측 평면도를 도시하는 도면이다. 도 5는 도 4의 정보 저장 장치(300)의 하측 평면도를 도시하는 도면이다.
도 4 및 도 5를 참조하면, 정보 저장 장치(300)는 제 1 상측 메모리부 내지 제 4 상측 메모리부(310a~340a), 제 1 하측 메모리부 내지 제 4 하측 메모리부(310b~340b), 제 1 상측 인터페이스 내지 제 4 상측 인터페이스(351a~354a) 및 제 1 하측 인터페이스 내지 제 2 하측 인터페이스(351b~354b)을 포함한다. 메모리부들(310a~340b)의 동작 및 구성은 서로 유사하다. 따라서 이하 제 1 상측 메모리부(310a)에 관하여만 설명한다.
도 1의 제 1 메모리부(110)와 유사하게, 제 1 상측 메모리부(310a)는 기판 상부에 실장된다. 제 1 상측 메모리부(310a)는 제 1 컨트롤러(311a), 제 1 휘발성 메모리(312a) 및 제 1 비휘발성 메모리(313a)를 포함한다.
제 1 컨트롤러(311a)는 제 1 휘발성 메모리(312a) 및 제 1 비휘발성 메모리(313a)와 전기적으로 연결된다. 제 1 컨트롤러(311a)는 제 1 인터페이스(351a)와 연결되어 외부 호스트와의 데이터 송수신 동작을 제어한다. 또한 제 1 컨트롤러(311a)는 제 1 휘발성 메모리(312a)와 제 1 비휘발성 메모리(313a)에 대한 데이터 읽기 및 쓰기 동작을 제어한다.
제 1 인터페이스(351a)는 호스트로부터 제어 신호, 어드레스 등의 데이터를 송수신한다. 제 1 인터페이스(351a)는 호스트로부터 수신된 데이터를 내부 신호로 변환하여 제 1 컨트롤러(311a)로 전송한다.
상측 인터페이스들 및 하측 인터페이스들은 레이어 구조로 형성된다. 따라서 다수의 인터페이스들을 포함하는 인터페이스부를 가지는 정보 저장 장치에 대하여 인터페이스부가 차지하는 폭이 감소될 수 있다.
또한 본 실시예에서, 정보 저장 장치(100)에서 설명된 바와 같이, 정보 저장 장치(300)의 메모리부들(301a~340b) 및 인터페이스들(351a~354b)에서는 병렬 동작이 수행된다. 정보 저장 장치(300)의 동작에 있어서, 호스트로부터 전송되는 데이터는 인터페이스들(351a~354b)에 병렬적으로 전송된다.
정보 저장 장치(300)의 제 1 상측 인터페이스(351a)는 제 1 컨트롤러(311a)와 연결되어 제 1 상측 메모리부(310a)의 데이터의 읽기 및 쓰기 과정을 제어한다. 정보 저장 장치(300)의 제 2 상측 인터페이스 내지 제 4 하측 인터페이스(352a~354b)는 제 2 상측 컨트롤러 내지 제 4 하측 컨트롤러(321a~341b)와 연결된다. 이를 통해 제 2 상측 인터페이스 내지 제 4 하측 인터페이스(352a~354b)는 메모리부들(310a~340b)의 데이터의 읽기 및 쓰기 과정을 제어한다.
따라서 본 실시예에 의한 정보 저장 장치(300)는 복수의 메모리부 및 복수의 인터페이스를 통해 호스트와 병렬적으로 연결되어 연산이 수행되므로 하나의 메모리부 및 인터페이스를 가지는 구조에 비하여 높은 속도를 가진다.
도 6은 본 발명의 또 다른 실시예에 의한 정보 저장 장치(400)의 상측 평면도를 도시하는 도면이다. 정보 저장 장치(400)는 도 4의 정보 저장 장치(300)에 비하여 제 4 상측 메모리부(340a)가 제 1 eSSD(440a)로 대체된 것 이외에는 그 구성과 동작이 동일하다. 따라서 동일한 구성 요소들에 대한 설명은 생략한다.
도 4의 제 1 상측 메모리부(310a)와 유사하게, 제 1 상측 메모리부(410a)는 기판 상부에 실장된다. 제 1 상측 메모리부(410a)는 제 1 상측 컨트롤러(411a), 제 1 상측 휘발성 메모리(412a) 및 제 1 상측 비휘발성 메모리(413a)를 포함한다.
제 1 상측 컨트롤러(411a)는 제 1 상측 휘발성 메모리(412a) 및 제 1 상측 비휘발성 메모리(413a)와 전기적으로 연결된다. 제 1 상측 컨트롤러(411a)는 제 1 상측 인터페이스(451a)와 연결되어 외부 호스트와의 데이터 송수신 동작을 제어한다. 또한 제 1 상측 컨트롤러(411a)는 제 1 상측 휘발성 메모리(412a)와 제 1 상측 비휘발성 메모리(413a)에 대한 데이터 읽기 및 쓰기 동작을 제어한다.
제 1 상측 인터페이스(451a)는 호스트로부터 제어 신호, 어드레스 등의 데이터를 송수신한다. 제 1 상측 인터페이스(451a)는 호스트로부터 수신된 데이터를 내부 신호로 변환하여 제 1 상측 컨트롤러(411a)로 전송한다.
제 1 eSSD(440a)는 제 4 상측 인터페이스(454a)와 연결된다. 제 4 상측 인터페이스(454a)는 제 1 eSSD(440a)와 연결되어 제 1 eSSD(440a)의 데이터의 읽기 및 쓰기 과정을 제어한다.
제 1 eSSD(440a)는 메모리부들에 비하여 용량은 작으나 빠른 속도를 가진다. 따라서 호스트에 따라 제 1 eSSD(440a)는 부팅 메모리로 사용될 수 있다. 메모리부들은 주 메모리, 즉 기본 데이터가 저장되는 메모리로 사용될 수 있다. 이를 통해 정보 저장 장치(400)는 빠른 속도를 가지면서 더욱 빠른 부팅 속도를 가지는 저장 장치로서 구현될 수 있다.
본 실시예에서는 7개의 개별적으로 패키징된 메모리부 및 하나의 eSSD가 조합되었으나, 이는 예시적인 것으로 본 발명은 이에 한정되지 않는다. 예를 들어, 본 발명은 적어도 하나의 개별적으로 패키징된 메모리부 및 적어도 하나의 eSSD의 모든 조합에 대하여 적용될 수 있다.
도 7은 본 발명의 또 다른 실시예에 의한 정보 저장 장치(500)의 상측 평면도를 도시하는 도면이다. 도 8은 도 7의 정보 저장 장치(500)의 하측 평면도를 도시하는 도면이다.
도 7 및 도 8을 참조하면, 정보 저장 장치(500)는 제 1 상측 eSSD 내지 제 4 상측 eSSD(510a~540a), 제 1 하측 eSSD 내지 제 4 하측 eSSD(510b~540b), 제 1 상측 인터페이스 내지 제 4 상측 인터페이스(551a~554a) 및 제 1 하측 인터페이스 내지 제 2 하측 인터페이스(551b~554b)을 포함한다. 정보 저장 장치(500)는 도 4의 정보 저장 장치(300)에 비하여 모든 메모리부가 eSSD로 대체된 것 이외에는 그 구성과 동작이 동일하다. 따라서 동일한 구성 요소들에 대한 설명은 생략한다.
eSSD들(510a~540b)의 동작 및 구성은 서로 유사하다. 따라서 이하 제 1 상측 eSSD(510a)에 관하여만 설명한다. 제 1 상측 eSSD(510a)는 제 1 상측 인터페이스(551a)와 연결된다. 제 1 상측 인터페이스(551a)는 제 1 상측 eSSD(510a)와 연결되어 제 1 상측 eSSD(510a)의 데이터의 읽기 및 쓰기 과정을 제어한다.
따라서 본 실시예에 의한 정보 저장 장치(500)는 복수의 eSSD 및 복수의 인터페이스를 통해 호스트와 병렬적으로 연결되어 연산이 수행되므로 하나의 eSSD 및 인터페이스를 가지는 구조에 비하여 높은 속도를 가진다.
또한 위에서 설명된 바와 같이 eSSD는 메모리부에 비하여 비휘발성 메모리의 크기가 작아 작은 용량을 가지지만, 대신 높은 성능과 작은 면적을 가진다. 정보 저장 장치(500)는 컨트롤러 및 메모리를 개별로 실장하는 대신 eSSD를 포함하므로 도 4의 정보 저장 장치(300)에 비하여 용량은 작지만 대신 작은 크기를 가진다. 따라서 정보 저장 장치(500)는 스몰 폼 펙터(SFF: Small Form Factor)에 대한 장점을 가진다.
본 실시예에서는 8개의 eSSD가 양면으로 실장되었으나, 이는 예시적인 것으로 본 발명은 이에 한정되지 않는다. 예를 들어, 본 발명은 둘 이상의 eSSD들이 양면 실장되는 모든 정보 저장 장치에 대하여 적용될 수 있다.
도 9는 본 발명의 실시 예에 의한 사용자 장치(1000)를 도시하는 블록도이다. 도 9를 참조하면, 사용자 장치(1000)는 호스트(1100) 및 정보 저장 장치(1200)를 포함한다.
호스트(1100)는 정보 저장 장치(1200)에 데이터를 기입하거나, 정보 저장 장치(1200)에 저장된 데이터를 읽는다. 호스트(1100)는 커맨드(예를 들어, 읽기 커맨드 혹은 쓰기 커맨드) 및 데이터를 정보 저장 장치(1200)에 전송한다.
정보 저장 장치(1200)는 제 1 및 제 2 인터페이스(1210~1220), 제 1 및 제 2 컨트롤러(1211~1221), 그리고 제 1 및 제 2 비휘발성 메모리(1212~1222)를 포함한다.
제 1 인터페이스(1210) 및 제 2 인터페이스(1220)는 호스트와 정보 저장 장치 사이의 병렬적인 데이터 교환이 가능하게 한다. 제 1 인터페이스(1210)는 제 1 컨트롤러(1211)와 연결되어 제 1 비휘발성 메모리(1212)에 대한 데이터 읽기 및 쓰기 동작이 제어되게 한다. 제 2 인터페이스(1220)는 제 2 컨트롤러(1221)와 연결되어 제 2 비휘발성 메모리(1222)에 대한 데이터 읽기 및 쓰기 동작이 제어되게 한다.
본 발명의 상세한 설명에서는 구체적인 실시예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형될 수 있다. 예를 들어, 메모리부 및 인터페이스의 세부적 구성은 사용 환경이나 용도에 따라 다양하게 변화 또는 변경될 수 있을 것이다. 본 발명에서 사용된 특정한 용어들은 본 발명을 설명하기 위한 목적에서 사용된 것이며 그 의미를 한정하거나 특허 청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 발명의 범위는 상술한 실시예에 국한되어서는 안되며 후술하는 특허 청구범위 뿐만 아니라 이 발명의 특허 청구범위와 균등한 범위에 대하여도 적용되어야 한다.
VM: Volatile Memory
NVM: Nonvolatile Memory
SSD: Solid State Disk or Solid State Drive
eSSD: embeded Solid State Disk or Solid State Drive
I/F: Interface
CTRL: Controller

Claims (10)

  1. 호스트와 접속되기 위한 제 1 인터페이스;
    상기 호스트와 접속되기 위한 제 2 인터페이스;
    제 1 불휘발성 메모리를 제어하기 위한 제 1 컨트롤러를 포함하고, 상기 제 1 컨트롤러는 상기 제 1 인터페이스를 통해 상기 호스트와 통신하는 제 1 메모리부; 및
    제 2 불휘발성 메모리를 제어하기 위한 제 2 컨트롤러를 포함하고, 상기 제 2 컨트롤러는 상기 제 2 인터페이스를 통해 상기 호스트와 통신하는 제 2 메모리부를 포함하는 정보 저장 장치.
  2. 제 1항에 있어서,
    상기 제 1 메모리부는 상기 호스트로부터 수신된 데이터를 임시로 저장하는 제 1 버퍼 메모리를 더 포함하고,
    상기 제 2 메모리부는 상기 호스트로부터 수신된 데이터를 임시로 저장하는 제 2 버퍼 메모리를 더 포함하는 정보 저장 장치.
  3. 인쇄 회로 기판 일측에 형성되어 호스트와 접속되는 제 1 인터페이스;
    상기 인쇄 회로 기판 일측에 형성되어 상기 호스트와 접속되는 제 2 인터페이스;
    상기 인쇄 회로 기판 상에 실장되며, 제 1 불휘발성 메모리를 제어하기 위한 제 1 컨트롤러를 포함하고, 상기 제 1 컨트롤러는 상기 제 1 인터페이스를 통해 상기 호스트와 통신하는 제 1 메모리부; 및
    상기 인쇄 회로 기판 상에 실장되며, 제 2 불휘발성 메모리를 제어하기 위한 제 2 컨트롤러를 포함하고, 상기 제 2 컨트롤러는 상기 제 2 인터페이스를 통해 상기 호스트와 통신하는 제 2 메모리부를 포함하는 정보 저장 장치.
  4. 제 3항에 있어서,
    상기 제 1 인터페이스 및 상기 제 2 인터페이스는 상기 인쇄 회로 기판의 동일 측면에 레이어 형태로 형성되는 정보 저장 장치.
  5. 제 4항에 있어서,
    상기 제 1 인터페이스 및 상기 제 2 인터페이스는 상기 인쇄 회로 기판의 탭으로 구성되는 정보 저장 장치.
  6. 제 3항에 있어서,
    상기 제 1 메모리부 및 상기 제 2 메모리부는 상기 인쇄 회로 기판의 동일 면에 단면으로 실장되는 정보 저장 장치.
  7. 제 3항에 있어서,
    상기 제 1 메모리부 및 상기 제 2 메모리부는 상기 인쇄 회로 기판의 상반된 면에 양면으로 실장되는 정보 저장 장치.
  8. 제 3항에 있어서,
    상기 제 1 메모리부는 상기 호스트로부터 수신된 데이터를 임시로 저장하는 제 1 버퍼 메모리를 더 포함하고,
    상기 제 1 컨트롤러, 상기 제 1 불휘발성 메모리 및 제 1 버퍼 메모리는 하나의 패키지로 집적되며,
    상기 제 2 메모리부는 상기 호스트로부터 수신된 데이터를 임시로 저장하는 제 2 버퍼 메모리를 더 포함하고,
    상기 제 2 컨트롤러, 상기 제 2 불휘발성 메모리 및 제 2 버퍼 메모리는 하나의 패키지로 집적되는 정보 저장 장치.
  9. 제 3항에 있어서,
    상기 제 1 메모리부는 상기 호스트로부터 수신된 데이터를 임시로 저장하는 제 1 버퍼 메모리를 더 포함하고,
    상기 제 1 컨트롤러, 상기 제 1 불휘발성 메모리 및 제 1 버퍼 메모리는 개별적으로 패키징되며,
    상기 제 2 메모리부는 상기 호스트로부터 수신된 데이터를 임시로 저장하는 제 2 버퍼 메모리를 더 포함하고,
    상기 제 2 컨트롤러, 상기 제 2 불휘발성 메모리 및 제 2 버퍼 메모리는 개별적으로 패키징되는 정보 저장 장치.
  10. 제 3항에 있어서,
    상기 제 1 메모리부는 상기 호스트로부터 수신된 데이터를 임시로 저장하는 제 1 버퍼 메모리를 더 포함하고,
    상기 제 1 컨트롤러, 상기 제 1 불휘발성 메모리 및 제 1 버퍼 메모리는 개별적으로 패키징되며,
    상기 제 2 메모리부는 상기 호스트로부터 수신된 데이터를 임시로 저장하는 제 2 버퍼 메모리를 더 포함하고,
    상기 제 2 컨트롤러, 상기 제 2 불휘발성 메모리 및 제 2 버퍼 메모리는 하나의 패키지로 집적되는 정보 저장 장치.


KR1020120011925A 2012-02-06 2012-02-06 정보 저장 장치 및 그것을 이용하는 사용자 장치 KR20130090643A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120011925A KR20130090643A (ko) 2012-02-06 2012-02-06 정보 저장 장치 및 그것을 이용하는 사용자 장치
US13/749,284 US9208068B2 (en) 2012-02-06 2013-01-24 Data storage devices including multiple host interfaces and user devices including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120011925A KR20130090643A (ko) 2012-02-06 2012-02-06 정보 저장 장치 및 그것을 이용하는 사용자 장치

Publications (1)

Publication Number Publication Date
KR20130090643A true KR20130090643A (ko) 2013-08-14

Family

ID=48903934

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120011925A KR20130090643A (ko) 2012-02-06 2012-02-06 정보 저장 장치 및 그것을 이용하는 사용자 장치

Country Status (2)

Country Link
US (1) US9208068B2 (ko)
KR (1) KR20130090643A (ko)

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5334952A (en) * 1993-03-29 1994-08-02 Spectralink Corporation Fast settling phase locked loop
WO2000017874A1 (fr) * 1998-09-18 2000-03-30 Kabushiki Kaisha Toshiba Procede d'enregistrement d'informations, dispositif d'enregistrement d'informations et support d'informations
US6507113B1 (en) * 1999-11-19 2003-01-14 General Electric Company Electronic interface structures and methods of fabrication
US8266367B2 (en) * 2003-12-02 2012-09-11 Super Talent Electronics, Inc. Multi-level striping and truncation channel-equalization for flash-memory system
US7517252B2 (en) 2000-01-06 2009-04-14 Super Talent Electronics, Inc. Thin solid state drive housing structures
US6545875B1 (en) * 2000-05-10 2003-04-08 Rambus, Inc. Multiple channel modules and bus systems using same
KR20060000124A (ko) 2004-06-28 2006-01-06 삼성전자주식회사 확장형 낸드 플래쉬 메모리 모듈 및 이를 이용한 호스트장치
KR101182977B1 (ko) 2004-06-29 2012-09-18 소니 주식회사 움직임 예측 보상 방법 및 움직임 예측 보상 장치
US7869218B2 (en) 2004-11-16 2011-01-11 Super Talent Electronics, Inc. Light-weight solid state drive with rivet sets
US20100020515A1 (en) 2005-03-08 2010-01-28 Smart Modular Technologies, Inc. Method and system for manufacturing micro solid state drive devices
CA2572713C (en) 2006-01-18 2014-09-30 Sunnybrook And Women's College And Health Sciences Centre Cerenkov x-ray detector for portal imaging
US7902530B1 (en) 2006-04-06 2011-03-08 Velayudhan Sahadevan Multiple medical accelerators and a kV-CT incorporated radiation therapy device and semi-automated custom reshapeable blocks for all field synchronous image guided 3-D-conformal-intensity modulated radiation therapy
US20080200041A1 (en) 2007-02-16 2008-08-21 Ritek Corporation Storage device
US7685374B2 (en) 2007-07-26 2010-03-23 Siliconsystems, Inc. Multi-interface and multi-bus structured solid-state storage subsystem
US7873619B1 (en) 2008-03-31 2011-01-18 Emc Corporation Managing metadata
US8228719B2 (en) 2008-06-06 2012-07-24 Ovonyx, Inc. Thin film input/output
JP2010079445A (ja) 2008-09-24 2010-04-08 Toshiba Corp Ｓｓｄ装置
KR100964152B1 (ko) 2009-01-14 2010-06-17 주식회사 심텍 솔리드스테이트드라이브
KR101637481B1 (ko) 2009-04-10 2016-07-07 삼성전자주식회사 솔리드 스테이트 드라이브, 솔리드 스테이트 드라이브 장착 장치 및 컴퓨팅 시스템
KR20100115268A (ko) 2009-04-18 2010-10-27 주식회사 바른전자 솔리드 스테이트 드라이브
JP4679656B2 (ja) 2009-08-31 2011-04-27 株式会社東芝 情報処理装置及び不揮発性半導体メモリドライブ
US20110167201A1 (en) 2010-01-06 2011-07-07 Ching-Hsiang Simon Huang Expandable capacity solid state drive
US8626994B2 (en) * 2011-11-30 2014-01-07 Apple Inc. Systems and methods for improved communications in a nonvolatile memory system

Also Published As

Publication number Publication date
US20130205064A1 (en) 2013-08-08
US9208068B2 (en) 2015-12-08

Similar Documents

Publication Publication Date Title
KR101903570B1 (ko) 마스타-슬레이브 환경에서 커맨드 데이터를 전달하는 시스템 및 방법
EP2345037B1 (en) Translation layer in a solid state storage device
JP5472961B2 (ja) フラッシュメモリ装置を含むメモリシステム
TW201732597A (zh) 資料儲存裝置和其操作方法
KR102020466B1 (ko) 버퍼 메모리 장치를 포함하는 데이터 저장 장치
US11537316B2 (en) Data storage device for storing data in sequential data area and method of operating the same
US9070443B2 (en) Embedded solid state disk as a controller of a solid state disk
KR20150079492A (ko) 멀티모드 핀아웃을 갖는 플래시 메모리 컨트롤러
JP2010198209A (ja) 半導体記憶装置
US20190155767A1 (en) Storage device configured to update field programmable gate array and method of operating the same
US11861359B2 (en) Storage device and method of operating the same
US11449417B2 (en) Memory controller performing host-aware performance booster mode and method of operating the same
TW201441813A (zh) 資料存取系統、資料存取裝置及資料存取控制器
KR20210142974A (ko) 저장 장치 및 그 동작 방법
KR20130090643A (ko) 정보 저장 장치 및 그것을 이용하는 사용자 장치
KR101581858B1 (ko) 저장 장치 및 그것을 포함하는 정보 처리 시스템
KR102435253B1 (ko) 메모리 컨트롤러 및 그 동작 방법
KR20220053973A (ko) 메모리 컨트롤러 및 그 동작 방법
US20210064285A1 (en) Memory controller and operating method thereof
KR20170142483A (ko) 데이터 저장 장치 및 그것의 동작 방법
US20140156882A1 (en) Memory device, operating method thereof, and data storage device including the same
US11880601B2 (en) Data storage device for performing read operation and operating method thereof
US11914891B2 (en) Storage device and operating method thereof
US11755247B2 (en) Storage device and operating method thereof
US11886314B2 (en) Memory system and operating method thereof

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid