KR20130075489A - 질화물계 반도체 소자의 제조 방법 - Google Patents

질화물계 반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR20130075489A
KR20130075489A KR1020110143874A KR20110143874A KR20130075489A KR 20130075489 A KR20130075489 A KR 20130075489A KR 1020110143874 A KR1020110143874 A KR 1020110143874A KR 20110143874 A KR20110143874 A KR 20110143874A KR 20130075489 A KR20130075489 A KR 20130075489A
Authority
KR
South Korea
Prior art keywords
layer
nitride
type
semiconductor device
forming
Prior art date
Application number
KR1020110143874A
Other languages
English (en)
Other versions
KR101303592B1 (ko
Inventor
최홍구
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1020110143874A priority Critical patent/KR101303592B1/ko
Publication of KR20130075489A publication Critical patent/KR20130075489A/ko
Application granted granted Critical
Publication of KR101303592B1 publication Critical patent/KR101303592B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

본 발명은 오믹 접합 특성의 향상을 통해 온저항 특성 및 누설 전류 특성을 동시에 만족시킬 수 있는 오믹 접합 특성이 향상된 질화물계 반도체 소자 및 그의 제조 방법에 관한 것으로서, 기판 상부에 질화물계 에피층을 형성하고, 상기 에피층의 상부에 n 타입 도펀트를 포함하는 n 타입 질화물층을 형성하고, 상기 n 타입 질화물층의 상부 일정 간격을 두고 소스 전극 및 드레인 전극을 형성하고, 상기 에피층 상부의 n 타입 질화물층을 선택적으로 제거한 후, 열처리를 통해 상기 소스 전극 및 드레인 전극에 오믹 접합을 형성함으로써, 오믹 접합의 접촉저항을 개선할 수 있으며, 비교적 저온의 열처리 공정을 통해 오믹접합을 형성할 수 있다.

Description

질화물계 반도체 소자 및 그의 제조 방법 {Nitride semiconductor device and method for manufacturing thereof}
본 발명은 질화물계 반도체 소자 및 그의 제조 방법에 관한 것으로, 더욱 상세하게는 오믹 특성 및 누설 전류 특성을 동시에 만족시킬 수 있는 에피 구조와 이의 구현을 위한 선택적 식각 방법을 가진 질화물계 반도체 소자 및 그의 제조 방법에 관한 것이다.
Ⅲ-질화물 물질로 제조된 반도체 소자(이하, ‘질화물계 반도체 소자’라 한다)는 2.2 MV/cm 이상인 매우 큰 유전 파괴 전계(dielectric breakdown field)를 갖는 것으로 알려져 있다. 또한, Ⅲ-질화물 헤테로 접합 구조들은 매우 큰 전류를 운반할 수 있기 때문에, 질화물계 반도체 소자들이 전력 어플리케이션 분야에서 뛰어난 성능을 발휘하고 있다. 일반적으로, 휴대폰의 기지국에서 사용되는 이미터(emitter)와 같이 고전력-고주파수 응용예들을 목표로 하여, Ⅲ-질화물 물질에 기반한 질화물계 반도체 소자들이 개발되고 있다. 이러한 타입들의 응용예들을 위해 제조된 질화물계 반도체 소자들은, 고전자 이동도를 얻을 수 있는 일반적인 소자 구조들에 기반하고 있으며, 이러한 구조들은 헤테로 접합 전계 효과 트랜지스터(Hetero Junction Field Effect Transistor; HFET), 고전자 이동도 트랜지스터(High Electron Mobility Transistors; HEMT) 또는 도핑변조된 전계 효과 트랜지스터(Modulation doped FET; MODFET) 등등 다양한 명칭으로 불리우고 있다. 이러한 타입의 질화물계 반도체 소자들은, 통상적으로 2~100 ㎓의 고주파수 영역에서 동작하면서도 100 V 정도의 고전압에도 견딜 수 있는 것이 일반적이다.
이러한 타입들의 질화물계 반도체 소자들은 많은 응용 예들에 맞게 변형될 수도 있지만, 매우 적은 저항성 손실을 가지며 매우 높은 전류밀도의 운반을 가능케 하는 2-차원 전자구름층 (2-Dimensional Electron gas; 2DEG)를 생성하기 위해 압전 분극 전계(piezoelectric polarization fields)를 이용하여 동작하는 것이 일반적이다. 이러한 통상적인 질화물계 반도체 소자들에 있어서, 2DEG는 AlGaN/GaN의 계면에서 형성된다.
한편 질화물계 반도체 소자의 경우 AlGaN/GaN와 같은 에피층의 상부에 소스 전극, 드레인 전극 및 게이트 전극이 형성된다. 소스 전극 및 드레인 전극은 오믹 접합으로 형성될 수 있다. 이때, 소스-드레인 전극의 오믹 저항이 중요한데, 이 오믹 저항이 높은 경우 소자의 온저항 감소를 가져온다.
오믹 접합은 Ti, Al을 포함한 복수의 오믹 금속을 증착한 후 열처리 공정을 통해 형성할 수 있다.
그러나 기존의 방법에 따르면, 오믹 형성을 위하여, 고온의 열처리 공정이 필요하고, 이러한 고온의 열처리 공정들로 말미암아 질화물 반도체 소자에 열적 스트레스가 더해져 소자의 트랩 사이트가 증가되며, 이는 결국 소자의 누설전류를 증가시키는 원인이 된다.
한편, 표면에 고농도의 질화물 층을 적층할 경우 금속과 반도체간의 오믹저항과 열처리 온도를 낮출 수는 있으나, 소자 표면에 형성된 고농도의 질화물 층은 누설전류를 발생시키는 원인이 되며 또한 표면부의 고농도 질화물 층을 식각할 때 발생하는 식각의 불균일성은 전체적인 소자 특성을 떨어뜨리는 원인이 된다.
이에 본 발명은 종래의 문제점을 해결하기 위하여 제안된 것으로서, 더욱 상세하게는 오믹 접합 특성의 향상을 통해 온저항 특성 및 누설 전류 특성을 동시에 만족시킬 수 있는 오믹 접합 특성이 향상된 질화물계 반도체 소자 및 그의 제조 방법을 제공하고자 한다.
본 발명은 상술한 과제를 해결하기 위한 수단으로서, 기판; 상기 기판 위에 형성되는 질화물계 에피층; 상기 질화물계 에피칭 상부의 기 설정된 소스 및 드레인 전극 영역에 형성된 n 타입 도펀트를 포함하는 n 타입 질화물층; 상기 n 타입 질화물층 상부에 형성된 소스 전극 및 드레인 전극; 및 상기 에피층 상부에 형성되는 게이트 전극을 포함하는 질화물계 반도체 소자를 제공한다.
본 발명에 의한 질화물계 반도체 소자에 있어서, 상기 에피층은, 상기 기판 상부에 형성된 전이층; 상기 전이층 상부에 형성된 GaN 층; 및 상기 GaN층 상부에 형성되어 상기 GaN층과 계면 부분에 2-차원 전자 구름(2DEG)층을 형성하는 AlGaN층;을 포함할 수 있다.
본 발명에 의한 질화물계 반도체 소자에 있어서, 상기 n타입 질화물층은 n타입으로 도핑된 GaN층이다.
본 발명에 의한 질화물계 반도체 소자에 있어서, 상기 n타입 질화물층은 F함유 가스를 포함하는 건식 식각 방법에 의해, 선택적으로 식각되는 것을 특징으로 한다.
더하여, 본 발명은 상술한 과제를 해결하기 위한 다른 수단으로서, 기판 상부에 질화물계 에피층을 형성하는 단계; 상기 에피층의 상부에 n 타입 도펀트를 포함하는 n 타입 질화물층을 형성하는 단계; 상기 n 타입 질화물층의 상부에 일정 간격을 두고 소스 전극 및 드레인 전극을 형성하는 단계; 상기 소스 전극 및 드레인 전극 하부를 제외한 나머지 n 타입 질화물층을 식각하는 단계; 열처리를 통해 상기 소스 전극 및 드레인 전극에 오믹 접합을 형성하는 단계; 및 상기 에피층의 상부에 게이트 전극을 형성하는 단계를 포함하는 질화물계 반도체 소자의 제조 방법을 제공한다.
본 발명에 의한 질화물계 반도체 소자의 제조 방법에 있어서, 상기 질화물계 에피층을 형성하는 단계는, 기판 위에 전이층을 형성하는 단계; 상기 전이층 위에 GaN층을 형성하는 단계; 및 상기 GaN층과 계면 부분에 2-차원 전자 구름(2DEG)층을 형성하는 AlGaN층을 상기 GaN층 위에 형성하는 단계;를 포함할 수 있다.
본 발명에 의한 질화물계 반도체 소자의 제조 방법에 있어서, 상기 n타입 질화물층은 n타입으로 도핑된 GaN층인 것을 특징으로 한다.
본 발명에 의한 질화물계 반도체 소자의 제조 방법에 있어서, 상기 n 타입 질화물층을 식각하는 단계는, SF6, CF4, CHF3, C2F8 중 하나 이상을 포함하는 F 함유 가스를 이용한 건식 식각에 의해 이루어지는 것을 특징으로 한다.
본 발명은 소스 및 드레인 전극의 하부에 고농도의 n 타입 GaN 층을 형성한 후, 오믹 결합을 형성함으로써, 오믹 접합에서의 접촉저항을 개선할 수 있으며, 비교적 저온의 열처리 공정을 통해 오믹접합을 형성할 수 있게 한다.
더하여, 본 발명은 열처리 온도의 저하를 통해서 불필요한 열적 스트레스를 줄일 수 있으며, 그 결과 결함들의 이동을 통한 트랩 사이트 증가를 억제할 수 있으며, 누설 전류를 감소시키는 효과를 지닌다.
더하여, 본 발명은 소스 및 드레인 전극의 하부에 고농도의 n 타입 GaN 층을 형성하기 위한 식각 공정을 수행하는데 있어서, GaN와 AlGaN의 높은 선택비를 이용하여 리세스 에칭을 수행함으로써, 식각율의 균일성을 향상시켜, 더 정밀한 식각 제어를 진행할 수 있다.
또한, 본 발명은 오믹층이 도핑된 GaN 층으로 분리되어 있으므로, 열처리후 오믹층의 불균일한 끝단 모양으로 인한 온 저항의 불균일성을 제거할 수 있다.
도 1은 본 발명에 의한 질화물 반도체 소자의 제조 방법을 나타낸 순서도이다.
도 2는 본 발명에 의한 질화물 반도체 소자의 제조 방법에 있어서, 질화물계 에피층을 형성하는 과정을 설명하는 도면이다.
도 3은 본 발명에 의한 질화물 반도체 소자의 제조 방법에 있어서, n 타입의 질화물층을 제거하는 과정을 설명하는 도면이다.
도 4는 본 발명에 의한 질화물 반도체 소자의 제조 방법에 있어서, 소스 전극/드레인 전극의 형성 공정을 설명하는 도면이다.
도 5는 본 발명에 의한 질화물 반도체 소자의 제조 방법에 따라서 제조된 질화물 반도체 소자의 전체 구조를 설명하는 도면이다.
이하 본 발명의 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 다만, 하기의 설명에서는 본 발명의 실시 예에 따른 동작을 이해하는데 필요한 부분만이 설명되며, 그 이외 부분의 설명은 본 발명의 요지를 흩트리지 않도록 생략될 것이라는 것을 유의하여야 한다.
또한, 이하에서 설명되는 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념으로 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 바람직한 하나의 실시예에 불과할 뿐이고, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다.
도 1은 본 발명에 의한 질화물 반도체 소자의 제조 방법을 나타낸 순서도이다. 아울러, 도 2 내지 도 5는 본 발명에 의한 질화물 반도체 소자의 제조 방법에 있어서, 각 과정을 설명하기 위한 도면이다. 이하에서, 도 1 내지 도 5를 참조하여 본 발명에 의한 질화물 반도체 소자의 제조 방법을 설명하기로 한다.
먼저, 도 1 및 도 2를 참조하면, 본 발명에 의한 질화물 반도체 소자의 제조 방법은, 단계 S110에서 먼저 기판(10)을 준비한다.
여기서 기판(10)은 여기서 기판(10)은 질화물 반도체 단결정을 성장시키기에 적합한 소재로 이루어질 수 있다. 기판(10)은 사파이어(Al2O3), 실리콘(Si), 산화아연(ZnO), 질화갈륨(GaN), 갈륨비소(GaAs), 탄화규소(SiC), 질화알루미늄(AlN), 산화마그네슘(MgO) 등의 원소 혹은 화합물로 제조될 수 있다. 상기 사파이어의 경우 c면({0001}면), R면({1-102}), M면({1-100}) 및 A면({11-20})을 갖는 사파이어 기판 등이 사용될 수 있다. 또한 실리콘 기판의 경우, {111} 면을 갖는 실리콘 기판 등이 사용될 수 있다.
이어서, 도 2에 도시된 바와 같이, 상기 기판(10) 위에 질화물계 에피층(100)을 형성한다(S120). 상기 질화물계 에피층(100)은 질화물계 소재를 다층으로 성장하여 형성할 수 있다. 더 구체적으로 설명하면, 상기 기판(10) 위에 먼저, 질화물계 소재의 성장을 가능하게 하기 위하여, 전이층(20)을 형성하고, 상기 전이층(20)의 상부에 GaN층(30)을 형성한 후, 상기 GaN층(30)과 계면 부분에 2-차원 전자 구름(2DEG)층(40)을 형성하는 AlGaN층(50)을 상기 GaN층(30) 위에 형성한다.
상기 전이층(20)은 기판(10)에 질화물층의 성장이 이루어질 수 있도록 하기 위한 층으로서, 기판(10)의 소재에 따라서 다른 소재 및 구조로 이루어질 수 있다.
그리고, 상기 GaN층(30)은 1 내지 3㎛의 두께로 형성될 수 있고, 2DEG층(40)은 수nm의 두께로 형성될 수 있고, AlGaN층(50)은 AlXGa1-XN(0.1<x<0.6)의 조성을 가지면서 수십 nm 두께로 형성될 수 있다.
이어서, 본 발명에 의한 질화물계 반도체 소자의 제조 방법에 따르면, 상기 에피층(100)의 상부에 n 타입 도펀트를 포함하는 n 타입 질화물층(60)을 더 형성한다(S130). 상기 n 타입 질화물층(60)은 예를 들어, 3 x 1018/cm3 농도를 가진 GaN층으로 형성될 수 있다.
그리고, 본 발명은 도 3에 도시된 바와 같이, 상기 n 타입 질화물층(60)의 상부에 소스 전극 및 드레인 전극(70)을 상호 일정 거리를 두고 형성한다(S140). 상기 소스 전극 및 드레인 전극(70)은 예를 들어, 오믹용 금속을 Ti/Al/M/Au 순으로 적층한 후, 리프트-오프(lift-off) 공정을 통해 전극 영역 이외의 금속을 제거함에 의해 형성할 수 있다. 여기서 M은 Ni, Ti, Pt, Mo, Ta 중에 하나일 수 있다.
본 실시 예에서는, Ti/Al/Ni/Au를 순서대로 각각 30/100/30/100 nm의 두께로 적층하여 상기 소스 전극 및 드레인 전극(70)을 형성하였다.
이어서, 열처리를 통한 오믹 접합을 형성하기에 앞서, 상기 n타입 질화물층(60) 중 상기 소스 전극 및 드레인 전극(70)에 의해 가려진 영역을 제외한 나머지 영역을 제거한다(S150). 이때 n 타입 질화물층(60)의 제거를 위하여 건식 식각 방법이 이용되며, 식각을 위한 가스로는 F를 함유한 가스를 이용할 수 있다. 예를 들어, F를 함유한 가스로는, SF6, CF4, CHF3, C2F8를 들 수 있다. 이러한 F 함유 가스를 이용한 건식 식각은, Al-F 반응물 생성을 통해 n 타입 질화물층(60) 하부에 위치한 AlGaN층(50)의 식각을 더디게 하는 역할을 한다. 이에 의하여, n 타입 질화물층(60)과 AlGaN층(50) 사이의 선택적 식각이 가능하게 된다.
더 구체적으로 설명하면, 본 실시 예에서는, ICP 식각 장비(Inductively Coupled Plasma: 고주파 유도 결합 플라스마)를 통해 건식 식각을 수행하였으며, 특히, ICP power 200W, RF power 30W, BCI3 20 sccm, SF6 5 sccm, 챔버 압력 37.5 mTorr의 조건을 이용하여 25:1의 선택비로 n 타입 질화물층(60)(n타입 GaN층)만을 선택적으로 식각하였다.
상기 도 3은 본 발명에 의한 질화물 반도체 소자의 제조 방법에 있어서, n 타입의 GaN 층을 식각하는 과정을 설명하는 도면이고, 도 4는 식각 후의 상태를 보이는 도면이다. 도시된 바와 같이, F함유 플라즈마에 의하여, 소스 전극 및 드레인 전극(70)에 의해 보호되지 않는 노출된 n타입 질화물층(60)이 선택적으로 식각되며, 소스 전극 및 드레인 전극(70)의 하부에만 n타입 질화물층(60)이 남게 된다.
이와 같이,소스 전극 및 드레인 전극(70) 하부 이외의 n 타입 질화물층(60)을 제거한 후, 800 ℃, 30초, 질소 분위기에서의 열처리를 통해 상기 소스 전극 및 드레인 전극(70)에 오믹 접합을 형성한다(S160).
이때, 오믹 접합부에 n 타입 질화물층(60)에 의한 고농도의 n 타입 GaN 층이 존재하므로 접촉 저항을 개선시키고, 오믹 접합 형성을 위한 열처리 온도를 줄일 수 있게 된다.
즉, 본 발명에 의한 질화물계 반도체 소자의 제조 방법에 있어서, 소스 전극 및 드레인 전극(70)의 오믹 접합 형성을 위한 열처리는 n 타입 질화물층(60)이 없는 경우보다 낮은 온도에서 가능하다. 열처리 온도에 따라 오믹저항은 감소하며 최적의 열처리 온도이후에는 일정해지거나 오히려 증가하기 시작한다. 최적의 열처리 온도는 필요한 오믹저항, 접합부의 반도체의 도핑 정도, 전극용 메탈의 두께, 전극용 메탈의 종류 등에 영향을 받는다.
본 실시 예에서는, 800℃, 30sec 질소 분위기에서 급속 열처리를 통해 오믹을 형성한다.
이와 같이, 저온의 열처리 온도를 통해 오믹 접합이 형성됨으로써, 900℃ 이상의 고온의 열처리로 인한 결함 발생을 억제할 수 있고, 또한 누설전류 감소 효과를 얻을 수 있다.
다음으로, 도 5에 도시된 바와 같이, 오믹 형성 후에, 상기 질화물계 에피층(100), 특히, AlGaN층(50)의 상부에 게이트 전극(80)을 형성한다(S170). 상기 게이트 전극(80)은 상기 소스 전극 및 드레인 전극(70)의 사이에 위치한다.
이때 게이트 전극(80)은 Ti, Pt, Cr, Pt/Au, Ni/Au, Ti/W 또는 플래티늄 실리사이드(Platinum Silicide)로 형성하며, 그 외 다른 금속 소재로 형성할 수 있다. 예컨대 게이트 전극(80)은 40nm Ni 및 200nm Au의 금속을 순서대로 적층하여 형성할 수 있다.
상기 도 5는 본 발명에 의한 질화물 반도체 소자의 전체 구조가 도시된 도면으로서, 이를 참조하여, 본 발명에 따른 제조 방법에 의하여 제조된 질화물 반도체 소자의 구조를 설명하면 다음과 같다.
본 발명에 의한 질화물 반도체 소자는, 기판(10)과, 상기 기판(10)의 상부에 형성되는 질화물계 에피층(100)과, 상기 질화물계 에피층(100) 상부의 일정 간격을 두고 설정된 소스 및 드레인 영역에 형성되는 n 타입 질화물층(60)과, 상기 n 타입 GaN층(60) 상부에 형성된 소스 전극 및 드레인 전극(70)과, 상기 질화물계 에피층(100) 상부에 형성되는 게이트 전극(80)을 포함한다.
기판(10)은 질화물 반도체 단결정을 성장시키기에 적합한 소재로 이루어질 수 있다. 기판(10)은 사파이어(Al2O3), 실리콘(Si), 산화아연(ZnO), 질화갈륨(GaN), 갈륨비소(GaAs), 탄화규소(SiC), 질화알루미늄(AlN), 산화마그네슘(MgO) 등의 원소 혹은 화합물로 제조될 수 있다.
질화물계 에피층(100)은, 기판(10) 위에 형성되는 전이층(20)과, 상기 전이층(20) 위에 형성되는 GaN층(30)과, 상기 GaN층(30)의 상부에 형성되어 상기 GaN층(30)과의 계면 부분에 전자구름층(2DEG)(40)를 형성하는 AlGaN층(50)을 포함할 수 있다.
상기 전이층(20)은 상기 기판(10)에 질화물층의 성장이 이루어질 수 있도록 하기 위한 층으로서, 기판(10)의 소재에 따라서 다른 소재 및 구조로 이루어질 수 있다. 여기서, 상기 GaN층(30)은 1 내지 3㎛의 두께로 형성될 수 있고, 2DEG층(40)은 수nm의 두께로 형성될 수 있으며, AlGaN층(50)은 AlXGa1-XN(0.1<x<0.6)의 조성을 가지면서 수십 nm 두께로 형성될 수 있다.
상기 n 타입 질화물층(60)은 n 타입의 도펀트를 포함하는 고농도의 GaN층으로서, 상기 에피층(100) 상부에 일정 간격을 두고 설정된 소스 및 드레인 영역에 형성되는 것이다.
상기 소스 및 드레인 전극(70)은 상기 n 타입 질화물층(60) 위에 오믹 접합을 통해 형성할 수 있다. 이때, 소스 및 드레인 전극(70)은 둘 이상의 오믹용 금속을 적층한 후, 열처리 공정을 통해 형성할 수 있다. 이때 오믹용 금속은 Ti/Al/M/Au 순으로 적층하여 형성할 수 있다. 여기서 M은 Ni, Ti, Pt, Mo, Ta 중에 하나일 수 있다.
본 실시 예에서는, Ti/Al/Ni/Au를 순서대로 각각 30/100/30/100 nm의 두께로 적층한 후, 850℃, 30sec 질소 분위기에서 급속 열처리를 통해 오믹을 형성하였다.
상기 게이트 전극(80)은 상기 소스 및 드레인 전극(70)의 사이에 형성된다. Ti, Pt, Cr, Pt/Au, Ni/Au, Ti/W 또는 플래티늄 실리사이드(Platinum Silicide)로 형성하며, 그 외 다른 금속 소재로 형성할 수 있다. 본 실시 예서, 상기 게이트 전극(80)은 Ni/Au를 순서대로 40/200 nm의 두께로 적층하여 형성하였다.
이상과 같이, 본 발명에 대하여 설명하였으나, 본 명세서와 도면에 개시된 본 발명의 실시예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다.
10: 기판
20: 전이층
30: GaN층
40: 2DEG층
50: AlGaN층
60: n타입 질화물층
70: 소스 전극 및 드레인 전극
80: 게이트 전극
100: 질화물계 에피층

Claims (8)

  1. 기판;
    상기 기판 위에 형성되는 질화물계 에피층;
    상기 에피칭 상부의 기 설정된 소스 및 드레인 전극 영역에 형성된 n 타입 도펀트를 포함하는 n 타입 질화물층;
    상기 n 타입 질화물층 상부에 형성된 소스 전극 및 드레인 전극; 및
    상기 에피층 상부에 형성되는 게이트 전극을 포함하는 질화물계 반도체 소자.
  2. 제1항에 있어서, 상기 질화물계 에피층은
    상기 기판 상부에 형성된 전이층;
    상기 전이층 상부에 형성된 GaN 층; 및
    상기 GaN층 상부에 형성되어 상기 GaN층과 계면 부분에 2-차원 전자 구름(2DEG)층이 생성되는 AlGaN층;
    을 포함하는 것을 특징으로 하는 질화물계 반도체 소자.
  3. 제2항에 있어서, 상기 n타입 질화물층은
    n타입으로 도핑된 GaN층인 것을 특징으로 하는 질화물계 반도체 소자.
  4. 제3항에 있어서, 상기 n타입 질화물층은
    F함유 가스를 포함하는 건식 식각 방법에 의해, 선택적으로 식각되는 것을 특징으로 하는 질화물계 반도체 소자.
  5. 기판 상부에 질화물계 에피층을 형성하는 단계;
    상기 질화물계 에피층의 상부에 n 타입 도펀트를 포함하는 n 타입 질화물층을 형성하는 단계;
    상기 n 타입 질화물층의 상부에 일정 간격을 두고 소스 전극 및 드레인 전극을 형성하는 단계;
    상기 소스 전극 및 드레인 전극 하부를 제외한 상기 질화물계 에피층 상부의 n 타입 질화물층을 제거하는 단계;
    열처리를 통해 상기 소스 전극 및 드레인 전극에 오믹 접합을 형성하는 단계; 및
    상기 에피층의 상부에 게이트 전극을 형성하는 단계를 포함하는 질화물계 반도체 소자의 제조 방법.
  6. 제5항에 있어서, 상기 에피층을 형성하는 단계;
    상기 기판 상부에 전이층을 형성하는 단계;
    상기 전이층 위에 GaN층을 형성하는 단계; 및
    상기 GaN층과 계면 부분에 2-차원 전자 구름(2DEG)층이 생성되는 AlGaN층을 상기 GaN층 위에 형성하는 단계;
    를 포함하는 것을 특징으로 하는 질화물계 반도체 소자의 제조 방법.
  7. 제6항에 있어서, 상기 n타입 질화물층은
    n타입으로 도핑된 GaN층인 것을 특징으로 하는 질화물계 반도체 소자의 제조 방법.
  8. 제6항에 있어서, 상기 n 타입 질화물층을 식각하는 단계는
    SF6, CF4, CHF3, C2F8 중 하나 이상을 포함하는 F 함유 가스를 이용한 건식 식각에 의해 이루어지는 것을 특징으로 하는 질화물계 반도체 소자의 제조 방법.
KR1020110143874A 2011-12-27 2011-12-27 질화물계 반도체 소자의 제조 방법 KR101303592B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110143874A KR101303592B1 (ko) 2011-12-27 2011-12-27 질화물계 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110143874A KR101303592B1 (ko) 2011-12-27 2011-12-27 질화물계 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20130075489A true KR20130075489A (ko) 2013-07-05
KR101303592B1 KR101303592B1 (ko) 2013-09-11

Family

ID=48989368

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110143874A KR101303592B1 (ko) 2011-12-27 2011-12-27 질화물계 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR101303592B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210039893A (ko) * 2019-10-01 2021-04-12 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 갈륨 질화물-온-실리콘 디바이스

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4940557B2 (ja) * 2005-02-08 2012-05-30 日本電気株式会社 電界効果トランジスタ及びその製造方法
JP4362125B2 (ja) * 2006-03-15 2009-11-11 ローム株式会社 側面発光半導体素子及び側面発光半導体素子の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210039893A (ko) * 2019-10-01 2021-04-12 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 갈륨 질화물-온-실리콘 디바이스
US11888055B2 (en) 2019-10-01 2024-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Gallium nitride-on-silicon devices

Also Published As

Publication number Publication date
KR101303592B1 (ko) 2013-09-11

Similar Documents

Publication Publication Date Title
EP1747589B1 (en) Methods of fabricating nitride-based transistors having regrown ohmic contact regions and nitride-based transistors having regrown ohmic contact regions
EP1905097B1 (en) Nitride-based transistors and fabrication methods with an etch stop layer
US8450782B2 (en) Field effect transistor, method of manufacturing field effect transistor, and method of forming groove
JP6335444B2 (ja) 再成長構造を用いたｉｉｉ族窒化物トランジスタ
KR101108344B1 (ko) 캡층 및 리세스된 게이트를 가지는 질화물계트랜지스터들의 제조방법들
KR101123459B1 (ko) 보호층 및 저손상 리세스를 갖는 질화물계 트랜지스터 및그의 제조 방법
US8575651B2 (en) Devices having thick semi-insulating epitaxial gallium nitride layer
US7592211B2 (en) Methods of fabricating transistors including supported gate electrodes
EP1779437B1 (en) Nitride-based transistors having laterally grown active region and methods of fabricating same
US8772786B2 (en) Gallium nitride devices having low ohmic contact resistance
JP2013089970A (ja) 第ｉｉｉ族金属窒化物−絶縁半導体ヘテロ構造電界効果トランジスタ
WO2019176434A1 (ja) 半導体装置および半導体装置の製造方法、並びに電子機器
KR101103774B1 (ko) 리세스 게이트 에지 구조의 질화물계 반도체 소자 및 그 제조 방법
KR101291148B1 (ko) Ｎ-극성의 질화물계 반도체 소자 및 그의 제조 방법
KR101303592B1 (ko) 질화물계 반도체 소자의 제조 방법
KR101154870B1 (ko) 질화물계 반도체 소자 및 그의 제조 방법
KR102135344B1 (ko) 질화물 반도체 소자 및 이의 제조 방법
CN116741635A (zh) 基于无掩膜再生长低阻延伸层的hemt器件制备方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160822

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180627

Year of fee payment: 6

R401 Registration of restoration