KR20130072051A - 공정 변화의 측정이 가능한 집적회로 - Google Patents

공정 변화의 측정이 가능한 집적회로 Download PDF

Info

Publication number
KR20130072051A
KR20130072051A KR1020110139598A KR20110139598A KR20130072051A KR 20130072051 A KR20130072051 A KR 20130072051A KR 1020110139598 A KR1020110139598 A KR 1020110139598A KR 20110139598 A KR20110139598 A KR 20110139598A KR 20130072051 A KR20130072051 A KR 20130072051A
Authority
KR
South Korea
Prior art keywords
delay
delay unit
integrated circuit
unit
change
Prior art date
Application number
KR1020110139598A
Other languages
English (en)
Inventor
박햇빛
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110139598A priority Critical patent/KR20130072051A/ko
Publication of KR20130072051A publication Critical patent/KR20130072051A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/105—Aspects related to pads, pins or terminals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2272—Latency related aspects

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

공정 변수에 따른 집적회로의 지연값 변화를 측정하기 위한 기술이 개시된다. 집적회로는, 공정상 변화에 따른 지연값의 변화가 상대적으로 작은 제1지연부; 공정상 변화에 따른 지연값의 변화가 상대적으로 큰 제2지연부; 및 상기 제1지연부와 상기 제2지연부의 지연값을 비교해 공정정보를 생성하는 비교부를 포함한다.

Description

공정 변화의 측정이 가능한 집적회로{INTEGRATED CIRCUIT CAPABLE OF DETECTING PROCESS VARIATION}
본 발명은 집적회로에 관한 것으로, 더욱 상세하게는 집적회로의 공정 변화를 측정 가능하게 하는 기술에 관한 것이다.
멀티-칩 패키지(Multi-Chip Package: MCP)는 하나의 반도체 패키지에 복수의 칩들이 내장된 것으로, 집적효율 향상을 목적으로 최근에 많이 제조되고 있다. 예를 들어, 대한민국 공개특허공보 2011-0109395 및 대한민국 공개특허공보 2011-0109321 등에는 하나의 패키지에 다수개의 메모리 칩이 포함된 멀티-칩 패키지가 개시되어 있다.
동일한 제조기술로 칩을 제조하더라도, 공정 변수에 따라 각각의 칩들마다 트랜지스터의 스위칭 속도, 동작속도 등에 차이를 가지게 된다. 하나의 멀티-칩 패키지 내부에 내장된 복수의 칩들이 공정 변수(process variation)에 의해 서로 다른 지연값을 갖게 되고, 이에 의해 패키지 내부의 칩들 간에 스큐(skew)가 발생하게 된다. 이러한 스큐 문제를 해결하는 것은 상당히 어려우며, 많은 손실을 유발한다. 예를 들어, 동일한 종류의 복수 메모리 칩들이 하나의 패키지에 내장되는 경우에, 복수의 메모리 칩들 중 가장 느린 지연값을 갖는 메모리 칩에 맞추어 나머지 칩들의 지연값을 조절해야 한다.
만약, 제조된 칩의 동작 특성을 쉽게 판별하고 분류할 수 있다면, 분류된 비슷한 특성을 갖는 칩들끼리 하나의 패키지에 내장함으로써, 칩들 간에 발생하는 스큐를 쉽게 해결할 수 있다.
본 발명은 공정 변화에 의한 칩들의 지연값 차이를 쉽게 판별하는 기술을 제공하고자 하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 일실시예에 따른 집적회로는, 공정상 변화에 따른 지연값의 변화가 상대적으로 작은 제1지연부; 공정상 변화에 따른 지연값의 변화가 상대적으로 큰 제2지연부; 및 상기 제1지연부와 상기 제2지연부의 지연값을 비교해 공정정보를 생성하는 비교부를 포함할 수 있다. 그리고 집적회로는, 출력 패드; 및 상기 출력 패드로 상기 공정정보를 출력하기 위한 드라이버를 더 포함할 수 있다.
상기 제1지연부와 상기 제2지연부는 (동일한)입력신호를 지연시키고, 상기 비교부는 상기 제1지연부에 의해 지연된 입력신호의 천이구간에서 상기 제2지연부에 의해 지연된 입력신호의 논리값을 검출할 수 있다. 또한, 상기 비교부는 상기 제2지연부에 의해 지연된 입력신호의 천이구간에서 상기 제1지연부에 의해 지연된 입력신호의 논리값을 검출할 수 있다.
상기 제1지연부는 공정상 변화에 따른 지연값의 변화가 상대적으로 작은 RC지연을 이용할 수 있으며, 상기 제2지연부는 공정상 변화에 따른 지연값의 변화가 상대적으로 큰 인버터 지연을 사용할 수 있다.
본 발명에 따르면, 공정상의 변화가 비교적 큰 지연부와 공정상의 변화가 비교적 작은 지연부 간의 지연값 차이를 이용하는 간단한 방법으로, 제조된 집적회로 칩이 어떠한 지연값 특성을 갖는지를 쉽게 알 수 있다는 장점이 있다.
도 1은 본 발명에 따른 집적회로의 일실시예 구성도.
도 2a와 도 2b는 도 1의 집적회로에서 공정정보(PROCESS INFO)가 생성되는 과정을 도시한 타이밍도.
도 3은 본 발명에 따른 집적회로의 다른 실시예 구성도.
도 4는 본 발명에 따른 집적회로의 또 다른 실시예 구성도.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 1은 본 발명에 따른 집적회로의 일실시예 구성도이다.
도 1에 도시된 바와 같이, 집적회로는 집적회로의 공정정보(PROCESS INFO)를 생성하기 위한, 공정상 변화에 따른 지연값의 변화가 상대적으로 작은 제1지연부(110), 공정상 변화에 따른 지연값의 변화가 상대적으로 큰 제2지연부(120), 및 제1지연부(110)와 제2지연부(120)의 지연값을 비교해 공정정보(PROCESS INFO)를 생성하는 비교부(130)를 포함한다. 또한, 생성된 공정정보(PROCESS INFO)를 집적회로 칩 외부로 전송하기 위한 드라이버(140) 및 출력 패드(OUTPUT PAD)를 포함한다.
제1지연부(110)는 공정상 변화에 따른 지연값의 변화가 상대적으로 작은 지연부이다. 제1지연부(110)는 공정 변수의 영향을 적게 받는 RC 지연(저항과 캐패시터를 이용하는 지연)을 이용하여 구성될 수 있다. 제1지연부(110)는 입력신호(INPUT)를 지연시켜 출력한다. 여기서 입력신호(INPUT)는 공정 변수에 따른 집적회로의 지연값 변화를 측정하기 위한 펄스신호이다.
제2지연부(120)는 공정상 변화에 따른 지연값의 변화가 상대적으로 큰 지연부이다. 제2지연부(120)는 공정 변수의 영향을 크게 받는 인버터 지연(즉, 로직 지연)을 이용하여 구성될 수 있다. 제2지연부(120)는 제1지연부(110)와 동일한 입력신호(INPUT)를 지연시켜 출력한다. 제2지연부(120)의 지연값은 가장 노멀한 공정변수에서 제1지연부(110)와 동일한 지연값을 갖도록 설계되는 것이 바람직하다.
비교부(130)는 제1지연부(110)와 제2지연부(120)의 지연값을 비교하고 그 결과를 공정정보(PROCESS INFO)로 생성한다. 제1지연부(110)의 지연값이 제2지연부(120)의 지연값보다 크다면 집적회로 칩이 공정변수에 의해 빠른 특성을 보인다고 판단할 수 있으며, 제1지연부(110)의 지연값이 제2지연부(120)의 지연값보다 작다면 집적회로 칩이 공정변수에 의해 느린 특성을 보인다고 판단할 수 있다. 비교부(130)는 제1지연부(110)에 의해 지연된 입력신호(INPUT_D1)의 천이구간에서 제2지연부(120)에 의해 지연된 입력신호(INPUT_D2)를 저장하는 방식으로 공정 정보(PROCESS INFO)를 생성한다. 이를 위해 비교부(130)는 도면에 도시된 바와 같이 폴링 에지 트리거 타입(falling edge trigger type)의 D플립플롭으로 구성될 수 있다. 비교부(130)의 동작에 대해서는 도 2와 함께 자세히 설명하기로 한다.
드라이버(140)는 비교부(130)에서 생성된 공정정보(PROCESS INFO)를 출력패드(OUTPUT PAD)를 통해 집적회로 칩 외부로 출력해, 테스트 장비가(제조사가) 제조된 집적회로 칩의 공정정보(PROCESS INFO)를 판단할 수 있도록 한다.
도 2a와 도 2b는 도 1의 집적회로에서 공정정보(PROCESS INFO)가 생성되는 과정을 도시한 타이밍도이다. 도 2a는 집적회로의 공정변수가 빠른 조건의 동작을 나타내고, 도 2b는 집적회로의 공정변수가 느린 조건의 동작을 나타낸다.
도 2a를 참조하면, 먼저, 입력신호(INPUT)가 일정한 구간 동안 '하이'로 활성화된다. 공정변수가 빠른 조건인 경우에는 제1지연부(110)가 제2지연부(120)보다 지연값이 크다. 따라서, 제1지연부(110)에 의해 지연된 입력신호(INPUT_D1)가 제2지연부(120)에 의해 지연된 입력신호(INPUT_D2)보다 위상이 뒤진다. 비교부(130)는 제1지연부(110)에 의해 지연된 입력신호(INPUT_D1)의 폴링 에지에서 제2지연부(120)에 의해 지연된 입력신호(INPUT_D2)를 래치한다. 따라서 공정정보(PROCESS INFO)는 '로우'레벨이 되며, 이는 집적회로의 공정변수가 빠른 조건임을 나타낸다.
도 2b를 참조하면, 먼저, 입력신호(INPUT)가 일정한 구간 동안 '하이'로 활성화된다. 공정변수가 빠른 조건인 경우에는 제1지연부(110)가 제2지연부(120)보다 지연값이 작다. 따라서 제1지연부(110)에 의해 지연된 입력신호(INPUT_D1)가 제2지연부(120)에 의해 지연된 입력신호(INPUT_D2)보다 위상이 앞선다. 비교부(130)는 제1지연부(110)에 의해 지연된 입력신호(INPUT_D1)의 폴링 에지에서 제2지연부(120)에 의해 지연된 입력신호(INPUT_D2)를 래치한다. 따라서 공정정보(PROCESS INFO)는 '하이'레벨이 되며, 이는 집적회로의 공정변수가 느린 조건임을 나타낸다.
도 1, 도 2a 및 도 2b에서는 비교부(130)가 제1지연부(110)와 제2지연부(120)의 지연값을 비교하기 위해 제1지연부(110)에 의해 지연된 입력신호(INPUT_D1)의 폴링 에지에서 제2지연부(120)에 의해 지연된 입력신호(INPUT_D2)의 논리 레벨을 검출하는 것을 예시하였다. 이는 단지 예시일 뿐이며, 비교부(130)가 제1지연부(110)에 의해 지연된 입력신호(INPUT_D1)의 라이징 에지에서 제2지연부(120)에 의해 지연된 입력신호(INPUT_D2)의 논리 레벨을 검출하는 것도 가능하다. 또한, 제2지연부(120)에 의해 지연된 입력신호(INPUT_D2)의 천이 구간에서 제1지연부(110)에 의해 지연된 입력신호(INPUT_D1)의 논리 레벨을 검출하는 것도 가능하다.
도 3은 본 발명에 따른 집적회로의 다른 실시예 구성도이다.
도 3의 실시예에 따르면, 제1지연부(110)의 지연값이 지연 제어신호(DELAY_CONT)에 의해 조절되도록 구성된다. 지연 제어신호(DELAY_CONT)에 의해 제1지연부(110)의 지연값을 변경하면서 공정정보(PROCESS INFO)를 생성하면, 보다 정확하게 집적회로 칩의 공정 변수에 의한 지연값의 변화를 알 수 있게 된다.
제1지연부(110)의 지연값이 지연 제어신호(DELAY_CONT)에 의해 조절되도록 하는 것은 도면에 도시된 것과 같이 지연 제어신호(DELAY_CONT)에 응답해 동작하는 멀티플렉서(111)를 이용해 제1지연부(110) 내부의 신호가 RC지연을 통과하도록 또는 바이패스 되도록 설계하면 된다.
도 4는 본 발명에 따른 집적회로의 또 다른 실시예 구성도이다.
도 4의 실시예에 따르면, 제2지연부(120)의 지연값이 지연 제어신호(DELAY_CONT)에 의해 조절되도록 구성된다. 지연 제어신호(DELAY_CONT)에 의해 제2지연부(120)의 지연값을 변경하면서 공정정보(PROCESS INFO)를 생성하면, 보다 정확하게 집적회로 칩의 공정 변수에 의한 지연값의 변화를 알 수 있게 된다.
제2지연부(120)의 지연값이 지연 제어신호(DELAY_CONT)에 의해 조절되도록 하는 것은 도면에 도시된 것과 같이 지연 제어신호(DELAY_CONT)에 응답해 동작하는 멀티플렉서(121)를 이용해 제2지연부(120) 내부의 신호가 인버터 지연을 통과하도록 또는 바이패스 되도록 설계하면 된다.
도 3과 도 4의 실시예에서는 제1지연부(110)의 지연값이 조절 가능하도록 하거나 제2지연부(120)의 지연값이 조절 가능하도록 설계해, 공정 변수를 보다 정확하게 파악할 수 있는 방법을 제시했다. 이와는 다르게, 집적회로가 서로 조금씩 다른 지연값을 갖는 다수의 제1지연부를 구비하거나 다수의 제2지연부를 구비하도록 설계하더라도 동일한 효과를 얻을 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
110: 제1지연부 120: 제2지연부
130: 비교부 140: 드라이버

Claims (6)

  1. 공정상 변화에 따른 지연값의 변화가 상대적으로 작은 제1지연부;
    공정상 변화에 따른 지연값의 변화가 상대적으로 큰 제2지연부; 및
    상기 제1지연부와 상기 제2지연부의 지연값을 비교해 공정정보를 생성하는 비교부
    를 포함하는 집적회로.
  2. 제 1항에 있어서,
    출력 패드; 및
    상기 출력 패드로 상기 공정정보를 출력하기 위한 드라이버
    를 더 포함하는 집적회로.
  3. 제 1항에 있어서,
    상기 제1지연부와 상기 제2지연부는 입력신호를 지연시키고,
    상기 비교부는 상기 제1지연부에 의해 지연된 입력신호의 천이구간에서 상기 제2지연부에 의해 지연된 입력신호의 논리값을 검출하는
    집적회로.
  4. 제 1항에 있어서,
    상기 제1지연부는 RC 지연을 사용하고,
    상기 제2지연부는 인버터 지연을 사용하는
    집적회로.
  5. 제 1항에 있어서,
    상기 제1지연부는
    지연 제어신호에 응답해 지연값이 조절되는
    집적회로.
  6. 제 1항에 있어서,
    상기 제2지연부는
    지연 제어신호에 응답해 지연값이 조절되는
    집적회로.
KR1020110139598A 2011-12-21 2011-12-21 공정 변화의 측정이 가능한 집적회로 KR20130072051A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110139598A KR20130072051A (ko) 2011-12-21 2011-12-21 공정 변화의 측정이 가능한 집적회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110139598A KR20130072051A (ko) 2011-12-21 2011-12-21 공정 변화의 측정이 가능한 집적회로

Publications (1)

Publication Number Publication Date
KR20130072051A true KR20130072051A (ko) 2013-07-01

Family

ID=48986898

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110139598A KR20130072051A (ko) 2011-12-21 2011-12-21 공정 변화의 측정이 가능한 집적회로

Country Status (1)

Country Link
KR (1) KR20130072051A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9531362B1 (en) 2015-06-19 2016-12-27 SK Hynix Inc. Semiconductor device including delay circuit and operating method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9531362B1 (en) 2015-06-19 2016-12-27 SK Hynix Inc. Semiconductor device including delay circuit and operating method thereof

Similar Documents

Publication Publication Date Title
KR101003153B1 (ko) 전압 안정화 회로 및 이를 이용한 반도체 메모리 장치
US8598889B2 (en) Impedance calibration circuit
US20100109641A1 (en) Semiconductor device, internal circuit control signal measurement circuit, and delay time measurement method
KR20040064757A (ko) 자동 슬루율 제어기능을 갖는 출력 드라이버 및 이의슬루율 제어방법
US9318176B2 (en) Semiconductor integrated circuit
US8354857B1 (en) Method and apparatus for speed monitoring
US8810321B2 (en) Oscillator auto-trimming method and semiconductor device using the method
US20160099230A1 (en) Multi-chip package, test system and method of operating the same
US9916888B1 (en) System for measuring access time of memory
KR20130072051A (ko) 공정 변화의 측정이 가능한 집적회로
CN107132469B (zh) 多路信号检测方法和电路及控制芯片
US9508394B2 (en) Integrated circuit system and memory system
KR102058666B1 (ko) 펄스 신호 생성 회로 및 그의 동작 방법
US9112516B2 (en) DLL circuit and semiconductor device
EP3508979A3 (en) Semiconductor device
US9274170B2 (en) Semiconductor device
JP5631600B2 (ja) 半導体装置及びパルス幅検出方法
KR102102341B1 (ko) 반도체 장치 및 그 동작방법
KR20120109849A (ko) 반도체 집적회로
KR100897277B1 (ko) 반도체 메모리 장치의 지연 회로
KR100837814B1 (ko) 반도체 메모리 장치의 데이터 출력 회로
US9224443B2 (en) Semiconductor devices and electronic systems including the same
US20170276719A1 (en) Semiconductor apparatus and characteristic measurement circuit therefor
US20160036425A1 (en) Buffer control circuit and multi-chip package including the same
JP5418412B2 (ja) 半導体集積回路

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination