KR20130066440A - Light emitting device and light emitting apparatus having the same - Google Patents

Light emitting device and light emitting apparatus having the same Download PDF

Info

Publication number
KR20130066440A
KR20130066440A KR1020110133255A KR20110133255A KR20130066440A KR 20130066440 A KR20130066440 A KR 20130066440A KR 1020110133255 A KR1020110133255 A KR 1020110133255A KR 20110133255 A KR20110133255 A KR 20110133255A KR 20130066440 A KR20130066440 A KR 20130066440A
Authority
KR
South Korea
Prior art keywords
light emitting
layer
electrode
emitting device
protrusion
Prior art date
Application number
KR1020110133255A
Other languages
Korean (ko)
Other versions
KR101895297B1 (en
Inventor
엄동일
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110133255A priority Critical patent/KR101895297B1/en
Publication of KR20130066440A publication Critical patent/KR20130066440A/en
Application granted granted Critical
Publication of KR101895297B1 publication Critical patent/KR101895297B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64Heat extraction or cooling elements
    • H01L33/641Heat extraction or cooling elements characterized by the materials

Abstract

PURPOSE: A light emitting device and a light emitting apparatus including the same are provided to improve optical extraction efficiency, by arranging a protrusion in a first plane and a second plane of a substrate. CONSTITUTION: A light emitting structure includes a first conductive semiconductor layer(115), a second conductive semiconductor layer, and an active layer. A first electrode(135) is arranged under the first conductive semiconductor layer. An electrode layer is arranged under the second conductive semiconductor layer. A first connection electrode is arranged under the first electrode. A second connection electrode(143) is arranged under a second electrode. A supporting member(151) is arranged around the first electrode and the second electrode. One of a plurality of second protrusions is arranged to overlap with a part of the first protrusion in a vertical direction.

Description

발광 소자 및 이를 구비한 발광 장치{LIGHT EMITTING DEVICE AND LIGHT EMITTING APPARATUS HAVING THE SAME}LIGHT EMITTING DEVICE AND LIGHT EMITTING APPARATUS HAVING THE SAME}

실시 예는 발광 소자 및 이를 구비한 발광 장치에 관한 것이다. The embodiment relates to a light emitting device and a light emitting device having the same.

Ⅲ-Ⅴ족 질화물 반도체(group Ⅲ-Ⅴ nitride semiconductor)는 물리적, 화학적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD) 등의 발광 소자의 핵심 소재로 각광을 받고 있다. Ⅲ-Ⅴ족 질화물 반도체는 통상 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 이루어져 있다.III-V nitride semiconductors (group III-V nitride semiconductors) are widely recognized as key materials for light emitting devices such as light emitting diodes (LEDs) and laser diodes (LD) due to their physical and chemical properties. The III-V group nitride semiconductors are usually made of a semiconductor material having a composition formula of In x Al y Ga 1 -x- y N (0? X? 1, 0? Y? 1, 0? X + y?

발광 다이오드(Light Emitting Diode: LED)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 소자의 일종이다.Light emitting diodes (LEDs) are a type of semiconductor device that transmits and receives signals by converting electricity into infrared rays or light using characteristics of a compound semiconductor.

이러한 질화물 반도체 재료를 이용한 LED 혹은 LD는 광을 얻기 위한 발광 소자에 많이 사용되고 있으며, 핸드폰의 키 패드 발광부, 표시 장치, 전광판, 조명 장치 등 각종 제품의 광원으로 응용되고 있다. LEDs or LDs using such nitride semiconductor materials are widely used in light emitting devices for obtaining light, and have been applied to light sources of various products such as keypad light emitting units, display devices, electronic displays, and lighting devices of mobile phones.

실시 예는 새로운 발광 소자를 제공한다.The embodiment provides a new light emitting device.

실시 예는 광 추출 효율이 개선된 발광 소자를 제공한다.The embodiment provides a light emitting device having improved light extraction efficiency.

실시 예는 기판의 서로 대응되는 제1면과 제2면에 돌기를 배치함으로써, 광 추출 효율을 개선시켜 줄 수 있다. The embodiment can improve light extraction efficiency by disposing protrusions on first and second surfaces of the substrate.

실시 예는 기판의 서로 대응되는 제1면과 제2면에 돌기와 상기 돌기보다 작은 크기의 미세 요철을 배치하여, 광 추출 효율을 개선시켜 줄 수 있는 발광 소자를 제공한다. The embodiment provides a light emitting device capable of improving light extraction efficiency by disposing protrusions and minute unevennesses having a smaller size than the protrusions on first and second surfaces of the substrate.

실시 예는 웨이퍼 레벨 패키징된 발광 소자를 제공한다. The embodiment provides a wafer level packaged light emitting device.

실시 예는 기판의 반대측 방향에 배치된 제1전극 및 제2전극의 둘레에 세라믹 재질의 첨가제를 갖는 지지부재를 포함하는 발광 소자 및 그 제조 방법을 제공한다.The embodiment provides a light emitting device including a support member having an additive of a ceramic material around a first electrode and a second electrode disposed in a direction opposite to a substrate, and a method of manufacturing the same.

실시 예는 발광 소자를 갖는 발광 장치, 발광 소자 패키지 및 조명 장치를 제공한다.The embodiment provides a light emitting device, a light emitting device package and a lighting device having a light emitting device.

실시 예에 따른 발광소자는, 제1면에 복수의 제1돌기 및 상기 복수의 제1돌기 사이에 제1오목부를 갖는 제1패턴부, 및 제2면에 복수의 제2돌기 및 상기 복수의 제2돌기 사이에 제2오목부를 갖는 제2패턴부를 포함하는 투광성의 기판; 상기 기판의 제1면 아래에 배치되며, 제1도전형 반도체층; 상기 제2도전형 반도체층; 상기 제1반도체층과 상기 제2도전형 반도체층 사이에 배치된 활성층을 포함하는 발광 구조물; 상기 제1도전형 반도체층 아래에 배치된 제1전극; 상기 제2도전형 반도체층 아래에 배치된 전극층; 상기 전극층 아래에 배치된 제2전극; 상기 제1전극 아래에 배치된 제1연결 전극; 상기 제2전극 아래에 배치된 제2연결 전극; 및 상기 제1전극과 상기 제2전극의 둘레에 배치된 지지 부재를 포함하며, 상기 복수의 제2돌기 중 적어도 하나는 상기 제1돌기의 적어도 일부와 수직 방향으로 오버랩되게 배치된다. The light emitting device according to the embodiment includes a plurality of first protrusions on a first surface and a first pattern portion having a first recessed portion between the plurality of first protrusions, and a plurality of second protrusions and a plurality of second protrusions on a second surface. A translucent substrate including a second pattern portion having a second recessed portion between the second protrusions; A first conductive semiconductor layer disposed under the first surface of the substrate; The second conductive semiconductor layer; A light emitting structure including an active layer disposed between the first semiconductor layer and the second conductive semiconductor layer; A first electrode disposed under the first conductive semiconductor layer; An electrode layer disposed under the second conductive semiconductor layer; A second electrode disposed under the electrode layer; A first connection electrode disposed under the first electrode; A second connection electrode disposed under the second electrode; And a support member disposed around the first electrode and the second electrode, wherein at least one of the plurality of second protrusions is disposed to overlap at least a portion of the first protrusion in a vertical direction.

실시 예에 따른 발광 장치는, 상기의 발광 소자; 제1패드 및 제2패드를 갖고, 상기 발광 소자의 제1연결 전극 및 제2연결 전극이 탑재된 모듈 기판을 포함하며, 상기 발광 소자의 제1연결 전극과 제2연결 전극, 및 지지 부재의 하면은 상기 모듈 기판의 상면과 동일한 간격을 포함한다.The light emitting device according to the embodiment, the light emitting element; And a module substrate having a first pad and a second pad, on which the first connection electrode and the second connection electrode of the light emitting device are mounted, wherein the first connection electrode and the second connection electrode of the light emitting device and the support member are formed. The lower surface includes the same spacing as the upper surface of the module substrate.

실시 예는 플립 방식에서의 발광 소자의 탑재 공정을 개선시켜 줄 수 있다.The embodiment can improve the mounting process of the light emitting device in the flip method.

실시 예는 웨이퍼 레벨에서 패키징된 발광 소자를 제공함으로써, 패키징 공정을 생략할 수 있어 제조 공정을 줄여줄 수 있다.The embodiment can provide a light emitting device packaged at the wafer level, thereby eliminating the packaging process, thereby reducing the manufacturing process.

실시 예는 발광소자의 광 추출 효율을 개선시켜 줄 수 있다. The embodiment can improve the light extraction efficiency of the light emitting device.

실시 예는 발광소자의 방열 효율을 개선시켜 줄 수 있다.The embodiment can improve the heat radiation efficiency of the light emitting device.

실시 예는 기판의 서로 대응되는 면에 돌기를 형성하여, 광 추출 효율을 개선시켜 줄 수 있다.According to the embodiment, protrusions may be formed on surfaces corresponding to each other to improve light extraction efficiency.

실시 예는 플립 방식으로 탑재된 발광 소자를 갖는 발광 장치 및 표시 장치, 조명 장치의 신뢰성을 개선시켜 줄 수 있다.
The embodiment can improve the reliability of the light emitting device, the display device, and the lighting device having the light emitting device mounted in a flip method.

도 1은 제1실시 예에 따른 발광소자의 측 단면도이다.
도 2는 도 1의 발광 소자의 저면도이다.
도 3은 제1실시 예에 따른 발광 소자에 있어서, 기판의 제1패턴부와 제2패턴부를 나타낸 도면이다.
도 4는 제2실시 예에 따른 발광 소자에 있어서, 기판의 제1패턴부와 제2패턴부를 나타낸 도면이다.
도 5 내지 도 10은 도 1의 발광 소자의 제조 과정을 나타낸 도면이다.
도 11은 도 1의 발광 소자를 갖는 발광 장치의 측 단면도이다.
도 12는 제2실시 예에 따른 발광소자의 측 단면도이다.
도 13는 제3실시 예에 따른 발광소자의 측 단면도이다.
도 14는 실시 예에 따른 제1돌기와 제2돌기 간의 중심 차이에 따른 광 추출 효율의 비교를 나타낸 그래프이다.
도 15는 도 1의 발광 소자를 갖는 발광 소자 패키지를 나타낸 측 단면도이다.
도 16은 실시 예에 따른 발광 소자를 갖는 표시장치를 나타낸 도면이다.
도 17은 실시 예에 따른 발광 소자를 갖는 표시장치의 다른 예를 나타낸 도면이다.
도 18은 실시 예에 따른 발광 소자를 갖는 조명장치를 나타낸 도면이다.
1 is a side sectional view of a light emitting device according to a first embodiment.
FIG. 2 is a bottom view of the light emitting device of FIG. 1.
3 is a view illustrating a first pattern portion and a second pattern portion of a substrate in the light emitting device according to the first embodiment.
4 is a view illustrating a first pattern portion and a second pattern portion of a substrate in the light emitting device according to the second embodiment.
5 to 10 are views illustrating a manufacturing process of the light emitting device of FIG. 1.
FIG. 11 is a side cross-sectional view of a light emitting device having the light emitting element of FIG. 1.
12 is a side cross-sectional view of a light emitting device according to the second embodiment.
13 is a side cross-sectional view of a light emitting device according to the third embodiment.
14 is a graph illustrating a comparison of light extraction efficiency according to a difference in center between a first protrusion and a second protrusion according to an embodiment.
FIG. 15 is a side cross-sectional view illustrating a light emitting device package having the light emitting device of FIG. 1.
16 is a diagram illustrating a display device having a light emitting device according to an exemplary embodiment.
17 is a view showing another example of a display device having a light emitting device according to the embodiment.
18 is a view showing a lighting apparatus having a light emitting device according to the embodiment.

실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.In the description of the embodiments, it is to be understood that each layer (film), region, pattern or structure may be formed "on" or "under" a substrate, each layer The terms " on "and " under " include both being formed" directly "or" indirectly " Also, the criteria for top, bottom, or bottom of each layer will be described with reference to the drawings.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.The thickness and size of each layer in the drawings are exaggerated, omitted, or schematically shown for convenience and clarity of explanation. In addition, the size of each component does not necessarily reflect the actual size.

이하, 첨부된 도면을 참조하여 설명하면 다음과 같다.Hereinafter, the present invention will be described with reference to the accompanying drawings.

도 1은 제1실시 예에 따른 발광소자를 나타낸 측 단면도이며, 도 2는 도 1의 발광 소자의 저면도의 예를 나타낸 도면이다.1 is a side sectional view showing a light emitting device according to the first embodiment, and FIG. 2 is a view showing an example of a bottom view of the light emitting device of FIG.

도 1 및 도 2를 참조하면, 발광 소자(100)는 제1패턴부(11) 및 제2패턴부(12)를 갖는 기판(111), 제1반도체층(113), 제1도전형 반도체층(115), 활성층(117), 제2도전형 반도체층(119), 전극층(131), 절연층(133), 제1전극(135), 제2전극(137), 제1연결 전극(141), 제2연결 전극(143), 및 지지부재(151)을 포함한다.1 and 2, the light emitting device 100 includes a substrate 111 having a first pattern portion 11 and a second pattern portion 12, a first semiconductor layer 113, and a first conductive semiconductor. The layer 115, the active layer 117, the second conductive semiconductor layer 119, the electrode layer 131, the insulating layer 133, the first electrode 135, the second electrode 137, and the first connection electrode ( 141, a second connection electrode 143, and a support member 151.

상기 기판(111)은 투광성이 있는 절연성 또는 투광성이 있는 도전성 기판을 이용할 수 있으며, 예컨대, 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, Ga2O3 중 적어도 하나를 이용할 수 있다. The substrate 111 may be a transparent insulating or transmissive conductive substrate, for example, sapphire (Al 2 O 3 ), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, Ga At least one of 2 O 3 may be used.

상기 기판(111)은 반도체층이 형성되는 면을 제1면(S1)이라 하고, 상기 제1면(S1)의 반대측 면을 제2면(S2)로 정의할 수 있다. 상기 제1면(S1)은 도 1에서 기판(111)의 하면이 되며, 상기 제2면(S2)은 기판(111)의 상면이 될 수 있다. In the substrate 111, a surface on which the semiconductor layer is formed may be referred to as a first surface S1, and a surface opposite to the first surface S1 may be defined as a second surface S2. The first surface S1 may be a lower surface of the substrate 111 in FIG. 1, and the second surface S2 may be an upper surface of the substrate 111.

상기 기판(111)의 제1면(S1)은 상기 기판(111)과 상기 제1반도체층(113) 사이에 제1패턴부(11)이 형성되며, 제2면(S2)은 상기 기판(111)의 임의의 광 출사 면에 제2패턴부(12)를 포함한다. 상기 제1패턴부(11)는 제1요철 구조 또는 제1광 추출 구조로 정의될 수 있으며, 상기 제2패턴부(12)는 제2요철 구조 또는 제2광 추출 구조로 정의될 수 있다.The first surface S1 of the substrate 111 is formed between the substrate 111 and the first semiconductor layer 113, and the second surface S2 is formed of the substrate ( A second pattern portion 12 is included in any light exit surface of 111. The first pattern part 11 may be defined as a first uneven structure or a first light extracting structure, and the second pattern part 12 may be defined as a second uneven structure or a second light extracting structure.

상기 기판(111)의 두께(L1)는 120㎛~500㎛ 범위를 포함하며, 그 굴절률은 2.4 이하 예컨대, 2 이하의 물질로 형성될 수 있다. 여기서, 사파이어 기판은 1.78 굴절률을 갖는다. The thickness L1 of the substrate 111 may include a range of 120 μm to 500 μm, and a refractive index thereof may be formed of a material of 2.4 or less, for example, 2 or less. Here, the sapphire substrate has a 1.78 refractive index.

상기의 기판(111)의 인접한 변의 길이가 서로 동일하거나 다를 수 있으며, 인접한 변들은 길이가 0.3mm×0.3mm 이상이거나, 대면적 예컨대, 1mm×1mm 또는 그 이상의 면적을 갖는 크기로 제공될 수 있다. 상기 기판(111)은 위에서 볼 때, 사각형, 육각형과 같은 다각형 형상으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
The lengths of adjacent sides of the substrate 111 may be the same or different from each other, and the adjacent sides may be provided in a size having a length of 0.3 mm × 0.3 mm or more or a large area, for example, an area of 1 mm × 1 mm or more. . When viewed from above, the substrate 111 may be formed in a polygonal shape such as a rectangle and a hexagon, but is not limited thereto.

상기 제1패턴부(11)는 복수의 제1돌기(11A) 및 복수의 제1돌기(11A) 사이에 배치된 제1오목부(11B)를 포함하며, 상기 제1돌기(11A)는 상기 기판(111)의 제1면(S1)에 대해 음각 형상으로 형성되며, 제1오목부(11B)는 상기 제1돌기(11A)를 제외한 영역에 양각 형상으로 형성될 수 있다. 상기 제1돌기(11A)는 하부 너비가 상부 너비보다 좁은 형상일 수 있다. 상기 제1돌기(11A)는 상기 발광 구조물(120)의 반대측 방향으로 돌출되며, 반구형 형상, 볼록한 돔형 렌즈, 또는 볼록 렌즈를 포함한다. 다른 예로서, 상기 제1돌기(11A)는 다른 형상 예컨대, 삼각형 또는 사각형과 같은 다각형 형상, 뿔 형상, 기둥 형상을 갖는 3차원 형상으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1돌기(11A)는 위에서 볼 때, 원형, 또는 다각형 형상을 포함한다. The first pattern portion 11 includes a plurality of first protrusions 11A and a first recessed portion 11B disposed between the plurality of first protrusions 11A, and the first protrusion 11A includes the first protrusion 11A. The first surface S1 of the substrate 111 may be formed in an intaglio shape, and the first concave portion 11B may be formed in an embossed shape in an area excluding the first protrusion 11A. The first protrusion 11A may have a shape in which a lower width is narrower than an upper width. The first protrusion 11A protrudes in a direction opposite to the light emitting structure 120 and includes a hemispherical shape, a convex dome lens, or a convex lens. As another example, the first protrusion 11A may be formed in another shape, for example, a three-dimensional shape having a polygonal shape such as a triangle or a square, a horn shape, and a pillar shape, but is not limited thereto. The first protrusion 11A includes a circular or polygonal shape when viewed from above.

상기 제1돌기(11A)는 복수개가 서로 분리되어 배치되며, 위에서 볼 때, 스트라이프 형태, 격자 형태 또는 매트릭스 형태로 배열될 수 있다. The plurality of first protrusions 11A are arranged separately from each other, and when viewed from the top, the first protrusions 11A may be arranged in a stripe shape, a grid shape, or a matrix shape.

상기 제1오목부(11B)는 상기 제1돌기(11A) 사이의 영역에 평탄한 면으로 형성되거나, 러프한 면으로 형성될 수 있다. 상기 제1오목부(11B)는 상기 제1돌기(11A)를 제외한 영역에 배치될 수 있다. 상기 제1돌기(11A)는 발광 구조물(120)에서 볼 때, 볼록한 홈으로서, 상기 제1반도체층(113)의 일부가 배치될 수 있다.The first recess 11B may be formed in a flat surface or in a rough surface in an area between the first protrusions 11A. The first recess 11B may be disposed in an area excluding the first protrusion 11A. When viewed from the light emitting structure 120, the first protrusion 11A is a convex groove, and a portion of the first semiconductor layer 113 may be disposed.

상기 제1오목부(11B)는 상기 제1돌기(11A)보다 상기 제1발광 구조물에 더 가깝게 배치될 수 있으며, 상기 제1돌기(11A)는 상기 제1오목부(11B)보다 상기 기판(111)의 제2면(S2)에 더 가깝게 배치될 수 있다.
The first recess 11B may be disposed closer to the first light emitting structure than the first protrusion 11A, and the first protrusion 11A may be disposed on the substrate (11B) rather than the first recess 11B. It may be disposed closer to the second surface (S2) of the 111.

상기 제2패턴부(12)는 복수의 제2돌기(12A) 및 복수의 제2돌기(12A) 사이에 배치된 제2오목부(12B)를 포함하며, 상기 제2돌기(12A)는 상기 기판(111)의 제2면(S2)에 양각 형상으로 형성될 수 있으며, 상기 제2오목부는 상기 제2돌기(12A) 사이에 음각 형상으로 형성될 수 있다. 상기 제2돌기(12A)는 하부 너비가 상부 너비보다 좁은 형상일 수 있다. 상기 제1돌기(11A)는 상기 발광 구조물(120)의 반대측 방향으로 돌출되며, 반구형 형상, 볼록한 돔형 렌즈, 또는 볼록 렌즈를 포함한다. 다른 예로서, 상기 제2돌기(12A)는 다른 형상 예컨대, 삼각형 또는 사각형과 같은 다각형 형상, 원뿔 형상, 다각뿔 형상, 원 기둥 또는 다각 기둥과 같은 기둥 형상, 또는 뿔 대 형상과 같은 형상으로 형성될 수 있다. 상기 각 돌기는 위에서 볼 때, 원 형상, 다각형 형상, 구면과 각면이 혼합된 형상을 포함할 수 있다. 상기 제2오목부(12B)는 상기 제2돌기(12A)의 표면보다 오목한 형상으로 형성될 수 있으며, 그 측 단면이 반구형상, 원뿔 형상, 다각뿔 형상, 원 기둥 또는 다각 기둥과 같은 기둥 형상, 또는 뿔 대 형상과 같은 형상으로 형성될 수 있다. 상기 제2오목부(12B)는 위에서 볼 때, 원 형상, 다각형 형상, 구면과 각면이 혼합된 형상을 포함할 수 있다.The second pattern portion 12 includes a plurality of second protrusions 12A and a second recessed portion 12B disposed between the plurality of second protrusions 12A, and the second protrusions 12A The second surface S2 of the substrate 111 may be formed in an embossed shape, and the second recess may be formed in an intaglio shape between the second protrusions 12A. The second protrusion 12A may have a shape in which a lower width is narrower than an upper width. The first protrusion 11A protrudes in a direction opposite to the light emitting structure 120 and includes a hemispherical shape, a convex dome lens, or a convex lens. As another example, the second protrusion 12A may be formed in another shape such as a polygonal shape such as a triangle or a square, a cone shape, a polygonal pyramid shape, a column shape such as a circle column or a polygonal column, or a shape such as a horn-to-shape shape. Can be. Each projection may include a circular shape, a polygonal shape, a shape in which spherical surfaces and respective surfaces are mixed. The second concave portion 12B may be formed in a concave shape than the surface of the second projection 12A, the side cross-section of the column shape, such as hemispherical shape, conical shape, polygonal pyramid shape, circle column or polygonal column, Or it may be formed in a shape such as horn-shaped. When viewed from above, the second recess 12B may include a circular shape, a polygonal shape, a shape in which spherical surfaces and respective surfaces are mixed.

상기 제2돌기(12A)는 복수개가 서로 분리되어 배치되며, 위에서 볼 때, 스트라이프 형태, 격자 형태 또는 매트릭스 형태로 배열될 수 있다. A plurality of the second protrusions 12A may be disposed separately from each other, and when viewed from the top, the second protrusions 12A may be arranged in a stripe shape, a grid shape, or a matrix shape.

상기 기판(111)의 제1면(S1) 아래에는 제1반도체층(113)이 형성되며, 상기 제1면(S1)의 반대측 제2면(S2)에는 상기 기판(111)의 제2면(S2)보다 상 방향으로 돌출된 복수의 제2돌기(12A) 및 상기 복수의 제2돌기(12A)에 형성된 제2오목부(12B)를 포함한다. A first semiconductor layer 113 is formed below the first surface S1 of the substrate 111, and a second surface of the substrate 111 is disposed on the second surface S2 opposite to the first surface S1. A plurality of second protrusions 12A protruding upward from S2 and a second recess 12B formed in the plurality of second protrusions 12A are included.

상기 제1돌기(11A)들은 일정한 주기로 형성되거나, 불규칙한 간격 또는 랜덤한 간격으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
The first protrusions 11A may be formed at regular intervals, or may be formed at irregular intervals or at random intervals, but are not limited thereto.

상기 제2오목부(12B)는 상기 제2돌기(12A) 사이의 영역에 평탄한 면으로 형성되거나, 러프한 면으로 형성될 수 있다. 상기 제2오목부(12B)는 상기 제2돌기(12A)를 제외한 영역에 배치될 수 있다. The second recess 12B may be formed as a flat surface or may be formed as a rough surface in a region between the second protrusions 12A. The second recess 12B may be disposed in an area excluding the second protrusion 12A.

상기 제2오목부(12B)는 상기 제2돌기(12A)보다 상기 제1발광 구조물에 더 가깝게 배치될 수 있으며, 상기 제2돌기(12A)는 상기 제2오목부(12B)보다 상기 기판(111)의 제2면(S2)으로부터 돌출된다. 상기 제2돌기(12A)들은 일정한 주기로 형성되거나, 불규칙한 간격 또는 랜덤한 간격으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
The second recessed portion 12B may be disposed closer to the first light emitting structure than the second protrusion 12A, and the second protrusion 12A may be disposed on the substrate rather than the second recessed portion 12B. It protrudes from the second surface S2 of 111. The second protrusions 12A may be formed at regular intervals, or may be formed at irregular intervals or at random intervals, but are not limited thereto.

상기 기판의 제1패턴부(11)는 제1면(S1)으로 입사되는 광의 임계각을 변환시켜 주며, 상기 제2패턴부(12)는 제2면(S2)으로 입사되는 광의 임계각을 변환시켜 주게 된다. 상기 기판(111)의 제1면(S1)과 제2면(S2)에 제1패턴부(11)와 제2패턴부(12)를 형성해 줌으로써, 입사되는 광의 전반사 비율을 낮추어 광 추출 효율을 개선시켜 줄 수 있다. The first pattern part 11 of the substrate converts the critical angle of light incident on the first surface S1, and the second pattern part 12 converts the critical angle of light incident on the second surface S2. Is given. By forming the first pattern portion 11 and the second pattern portion 12 on the first surface S1 and the second surface S2 of the substrate 111, the total reflection ratio of incident light is lowered to improve light extraction efficiency. It can be improved.

상기 제1돌기(11A) 및 제2돌기(12A)들은 일정한 주기로 형성되거나, 랜덤한 간격으로 형성될 수 있으며, 상기 제1 및 제2오목부(12B)들은 일정한 주기로 형성되거나, 랜덤한 간격으로 형성될 수 있다.
The first protrusions 11A and the second protrusions 12A may be formed at regular intervals or at random intervals. The first and second recesses 12B may be formed at regular intervals or at random intervals. Can be formed.

상기 기판(111) 제1면(S1) 아래에는 제1반도체층(113)이 형성될 수 있다. 상기 제1반도체층(113)은 II족 내지 VI족(II, III, IV, V, 및 VI) 화합물 반도체를 선택적으로 이용하여 형성될 수 있다. 상기 제1반도체층(113)은 II족 내지 VI족(II, III, IV, V, 및 VI) 화합물 반도체를 이용하여 적어도 한 층 또는 복수의 층으로 형성될 수 있다. 상기 제1반도체층(113)은 예컨대, III족-V족 화합물 반도체를 이용한 반도체층 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나를 포함할 수 있다. 상기 제1반도체층(113)은 ZnO 층과 같은 산화물로 형성될 수 있으며, 이에 대해 한정하지는 않는다. A first semiconductor layer 113 may be formed under the first surface S1 of the substrate 111. The first semiconductor layer 113 may be formed using a group II to group VI (II, III, IV, V, and VI) compound semiconductor. The first semiconductor layer 113 may be formed of at least one layer or a plurality of layers using a group II to group VI (II, III, IV, V, and VI) compound semiconductor. The first semiconductor layer 113 may include, for example, at least one of a semiconductor layer using a group III-V compound semiconductor, for example, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, or AlInN. The first semiconductor layer 113 may be formed of an oxide such as a ZnO layer, but is not limited thereto.

상기 제1반도체층(113)은 버퍼층으로 형성될 수 있으며, 상기 버퍼층은 상기 기판과 질화물 반도체층 간의 격자 상수의 차이를 줄여줄 수 있다. The first semiconductor layer 113 may be formed as a buffer layer, and the buffer layer may reduce the difference in lattice constant between the substrate and the nitride semiconductor layer.

상기 제1반도체층(113)은 언도프드(undoped) 반도체층으로 형성될 수 있다. 상기 언도프드 반도체층은 III족-V족 화합물 반도체 예컨대, GaN계 반도체로 구현될 수 있다. 상기 언도프드 반도체층은 제조 공정시 의도적으로 n형 도펀트 및 p형 도펀트 중 적어도 하나의 도전형 도펀트를 도핑하지 않더라도 제1도전형 특성을 가지게 되며, 상기 제1도전형 반도체층(115)의 도전형 도펀트 농도보다는 낮은 농도를 가지게 된다. The first semiconductor layer 113 may be formed of an undoped semiconductor layer. The undoped semiconductor layer may be implemented as a group III-V compound semiconductor, for example, a GaN-based semiconductor. The undoped semiconductor layer has a first conductivity type even when the undoped semiconductor layer is intentionally not doped with at least one of the n-type and p-type dopants, and has conductivity of the first conductive semiconductor layer 115. It will have a lower concentration than the dopant concentration.

상기 제1반도체층(113)은 버퍼층 및 언도프드 반도체층 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
The first semiconductor layer 113 may be formed of at least one of a buffer layer and an undoped semiconductor layer, but is not limited thereto.

상기 기판(111) 아래에는 발광 구조물(120)이 형성될 수 있다. 상기 발광 구조물(120)은 III족-V족 화합물 반도체를 포함하며, 예컨대 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체를 갖고, 자외선 대역부터 가시 광선 대역의 파장 범위 내에서 소정의 피크 파장을 발광할 수 있다. The light emitting structure 120 may be formed under the substrate 111. The light emitting structure 120 includes a group III -V compound semiconductor, for example, In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1 It has a semiconductor having a composition formula), and can emit a predetermined peak wavelength within the wavelength range of the ultraviolet band to the visible light band.

상기 발광 구조물(120)은 제1도전형 반도체층(115), 제2도전형 반도체층(119), 상기 제1도전형 반도체층(115)과 상기 제2도전형 반도체층(119) 사이에 형성된 활성층(117)을 포함한다.The light emitting structure 120 is disposed between the first conductive semiconductor layer 115, the second conductive semiconductor layer 119, the first conductive semiconductor layer 115 and the second conductive semiconductor layer 119. The formed active layer 117 is included.

상기 제1반도체층(113) 아래에는 제1도전형 반도체층(115)이 형성될 수 있다. 상기 제1도전형 반도체층(115)은 제1도전형 도펀트가 도핑된 III족-V족 화합물 반도체로 구현되며, 상기 제1도전형 반도체층(115)은 N형 반도체층이며, 상기 제1도전형 도펀트는 N형 도펀트로서, Si, Ge, Sn, Se, Te를 포함한다. A first conductive semiconductor layer 115 may be formed under the first semiconductor layer 113. The first conductive semiconductor layer 115 is implemented with a group III-V compound semiconductor doped with a first conductive dopant, and the first conductive semiconductor layer 115 is an N-type semiconductor layer. The conductive dopant is an N-type dopant and includes Si, Ge, Sn, Se, Te.

상기 제1도전형 반도체층(115)과 상기 제1반도체층(113) 사이에는 서로 다른 반도체층들이 교대로 적층된 초 격자 구조가 형성될 수 있으며, 이러한 초격자 구조는 격자 결함을 감소시켜 줄 수 있다. 상기 초 격자 구조의 각 층은 수 A 이상의 두께로 적층될 수 있다. A super lattice structure in which different semiconductor layers are alternately stacked may be formed between the first conductive semiconductor layer 115 and the first semiconductor layer 113, and the super lattice structure may reduce lattice defects. Can be. Each layer of the super lattice structure may be laminated to a thickness of several A or more.

상기 제1도전형 반도체층(115)과 상기 활성층(117) 사이에는 제1도전형 클래드층이 형성될 수 있다. 상기 제1도전형 클래드층은 GaN계 반도체로 형성될 수 있으며, 그 밴드 갭은 상기 활성층(117)의 밴드 갭 이상으로 형성될 수 있다. 이러한 제1도전형 클래드층은 캐리어를 구속시켜 주는 역할을 한다. A first conductive clad layer may be formed between the first conductive semiconductor layer 115 and the active layer 117. The first conductive clad layer may be formed of a GaN-based semiconductor, and the band gap may be formed to be greater than or equal to the band gap of the active layer 117. The first conductive clad layer serves to constrain the carrier.

상기 제1도전형 반도체층(115) 아래에는 활성층(117)이 형성된다. 상기 활성층(117)은 단일 양자 우물, 다중 양자 우물(MQW), 양자 선(quantum wire) 구조 또는 양자 점(quantum dot) 구조를 선택적으로 포함하며, 우물층과 장벽층의 주기를 포함한다. 상기 우물층은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 포함하며, 상기 장벽층은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 포함할 수 있다.An active layer 117 is formed under the first conductive semiconductor layer 115. The active layer 117 may optionally include a single quantum well, a multiple quantum well (MQW), a quantum wire structure or a quantum dot structure, and may include a period of the well layer and the barrier layer. The well layer comprises a composition formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1), and wherein the barrier layer is In x Al y And Ga 1-xy N (0? X? 1, 0? Y? 1, 0? X + y? 1).

상기 우물층/장벽층의 주기는 예컨대, InGaN/GaN, AlGaN/GaN, InGaN/AlGaN, InGaN/InGaN의 적층 구조를 이용하여 1주기 이상으로 형성될 수 있다. 상기 장벽층은 상기 우물층의 밴드 갭보다 높은 밴드 갭을 가지는 반도체 물질로 형성될 수 있다. The period of the well layer / barrier layer may be formed in one or more cycles using, for example, a laminated structure of InGaN / GaN, AlGaN / GaN, InGaN / AlGaN, InGaN / InGaN. The barrier layer may be formed of a semiconductor material having a band gap higher than that of the well layer.

상기 활성층(117) 아래에는 제2도전형 반도체층(119)이 형성된다. 상기 제2도전형 반도체층(119)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체로 형성되며, 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN와 같은 화합물 반도체 중 어느 하나로 이루어질 수 있다. 상기 제2도전형 반도체층(119)은 제2도전형 도펀트가 도핑되며, 상기 제2도전형 도펀트는 P형 도펀트로서, Mg, Zn, Ca, Sr, Ba을 포함할 수 있다. 상기 제2도전형 반도체층(119)은 P형 반도체층으로 형성될 수 있다.A second conductive semiconductor layer 119 is formed below the active layer 117. The second conductive type semiconductor layer 119 is formed of a semiconductor having a composition formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1) For example, it may be made of any one of compound semiconductors such as GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN. The second conductive semiconductor layer 119 is doped with a second conductive dopant, and the second conductive dopant is a P-type dopant and may include Mg, Zn, Ca, Sr, and Ba. The second conductive semiconductor layer 119 may be formed of a P-type semiconductor layer.

상기 제2도전형 반도체층(119)은 서로 다른 반도체층을 갖는 초격자 구조를 포함할 수 있으며, 상기 초격자 구조는 InGaN/GaN 초격자 구조 또는 AlGaN/GaN 초격자 구조를 포함할 수 있다. 상기 제2도전형 반도체층(119)의 초격자 구조는 비 정상적으로 전압에 포함된 전류를 확산시켜 주어, 활성층(117)을 보호할 수 있다.The second conductive semiconductor layer 119 may include a superlattice structure having different semiconductor layers, and the superlattice structure may include an InGaN / GaN superlattice structure or an AlGaN / GaN superlattice structure. The superlattice structure of the second conductive semiconductor layer 119 may abnormally diffuse the current included in the voltage to protect the active layer 117.

또한 상기 발광 구조물(120)의 도전형을 반대로 구현할 수 있으며, 예컨대 제1도전형 반도체층(115)은 P형 반도체층, 상기 제2도전형 반도체층(119)은 N형 반도체층으로 구현될 수 있다. 상기 제2도전형 반도체층(119) 아래에는 상기 제2도전형과 반대의 극성을 갖는 제3도전형 반도체층이 형성할 수도 있다. In addition, the conductive type of the light emitting structure 120 may be reversed. For example, the first conductive semiconductor layer 115 may be a P-type semiconductor layer, and the second conductive semiconductor layer 119 may be an N-type semiconductor layer. Can be. A third conductive semiconductor layer having a polarity opposite to that of the second conductive type may be formed under the second conductive semiconductor layer 119.

상기 발광소자(100)는 상기 제1도전형 반도체층(115), 활성층(117) 및 상기 제2도전형 반도체층(119)을 발광 구조물(120)로 정의될 수 있으며, 상기 발광 구조물은 N-P 접합 구조, P-N 접합 구조, N-P-N 접합 구조, P-N-P 접합 구조 중 어느 한 구조로 구현할 수 있다. 여기서, 상기 P는 P형 반도체층이며, 상기 N은 N형 반도체층이며, 상기 -은 P형 반도체층과 N형 반도체층이 직접 접촉되거나 간접 접촉된 구조를 포함한다. 이하, 설명의 편의를 위해, 발광 구조물(120)의 최 하층은 제2도전형 반도체층(119)으로 설명하기로 한다.The light emitting device 100 may define the first conductive semiconductor layer 115, the active layer 117, and the second conductive semiconductor layer 119 as a light emitting structure 120, and the light emitting structure may be NP. It can be implemented with any one of a junction structure, a PN junction structure, an NPN junction structure, and a PNP junction structure. Here, P is a P-type semiconductor layer, N is an N-type semiconductor layer, and-includes a structure in which the P-type semiconductor layer and the N-type semiconductor layer is in direct contact or indirect contact. Hereinafter, for convenience of description, the bottom layer of the light emitting structure 120 will be described as the second conductive semiconductor layer 119.

상기 제2도전형 반도체층(119) 아래에는 전극층(131)이 형성된다. 상기 전극층(131)은 전극층으로 사용될 수 있으며, 단층 또는 다층으로 형성될 수 있다. 상기 전극층(131)은 오믹 접촉층, 반사층, 및 확산 방지층, 보호층 중 적어도 하나를 포함한다. An electrode layer 131 is formed under the second conductive semiconductor layer 119. The electrode layer 131 may be used as an electrode layer, and may be formed as a single layer or multiple layers. The electrode layer 131 includes at least one of an ohmic contact layer, a reflective layer, a diffusion barrier layer, and a protective layer.

상기 전극층(131)은 오믹 접촉층/반사층/확산 방지층/보호층의 구조로 형성되거나, 반사층/확산 방지층/보호층의 구조로 형성되거나, 오믹 접촉층/반사층/보호층의 구조로 형성되거나, 반사층/확산 방지층으로 형성되거나, 반사층으로 형성될 수 있다.The electrode layer 131 may be formed of a structure of an ohmic contact layer / reflective layer / diffusion prevention layer / protective layer, a structure of a reflective layer / diffusion prevention layer / protective layer, or a structure of an ohmic contact layer / reflective layer / protective layer, It may be formed of a reflective layer / diffusion preventing layer or a reflective layer.

여기서, 상기 오믹 접촉층은 상기 제2도전형 반도체층(119) 아래에 접촉되며, 그 접촉 면적은 상기 제2도전형 반도체층(119)의 하면 면적의 70% 이상으로 형성될 수 있다. 상기 오믹 접촉층은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), SnO, InO, INZnO, ZnO, IrOx, RuOx, NiO, Ni, Cr 및 이들의 선택적인 화합물 또는 합금 중에서 선택되며, 적어도 한 층으로 형성될 수 있다. 상기 오믹 접촉층의 두께는 1~1,000Å로 형성될 수 있다. 상기 오믹 접촉층은 금속 물질로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The ohmic contact layer may contact the bottom of the second conductive semiconductor layer 119, and the contact area of the ohmic contact layer may be 70% or more of the lower surface area of the second conductive semiconductor layer 119. The ohmic contact layer may include at least one of ITO (indium tin oxide), IZO (indium zinc oxide), IZTO (indium zinc tin oxide), IAZO (indium aluminum zinc oxide), IGZO (indium gallium zinc oxide), IGTO (indium gallium tin oxide) ZnO, IrOx, RuOx, NiO, Ni, Cr, and their optional compounds or alloys, such as Al2O3, AZO (aluminum zinc oxide), ATO (antimony tin oxide), GZO (gallium zinc oxide), SnO, InO, INZnO, , Or at least one layer. The ohmic contact layer may have a thickness of about 1 to about 1,000 mm 3. The ohmic contact layer may be formed of a metal material, but is not limited thereto.

상기 반사층은 상기 오믹 접촉층 아래에 반사율이 70% 이상인 물질 예컨대, Al, Ag, Ru, Pd, Rh, Pt, Ir의 금속과 상기의 금속 중 2 이상의 합금 중에서 선택될 수 있다. 상기 반사층의 금속은 상기 제2도전형 반도체층(119) 아래에 오믹 접촉될 수 있으며, 이 경우 상기 오믹 접촉층은 형성하지 않을 수 있다. 상기 반사층의 두께는 1~10,000Å으로 형성될 수 있다. The reflective layer may be selected from a material having a reflectance of 70% or more below the ohmic contact layer, for example, a metal of Al, Ag, Ru, Pd, Rh, Pt, or Ir and at least two of the metals. The metal of the reflective layer may be in ohmic contact under the second conductive semiconductor layer 119, in which case the ohmic contact layer may not be formed. The thickness of the reflective layer may be formed to 1 ~ 10,000Å.

상기 확산 방지층은 Au, Cu, Hf, Ni, Mo, V, W, Rh, Ru, Pt, Pd, La, Ta, Ti 및 이들 중에서 2이상의 합금 중에서 선택될 수 있다. 상기 확산 방지층은 서로 다른 층의 경계에서 층간 확산을 방지하게 된다. 상기 확산 방지층의 두께는 1~10,000Å로 형성될 수 있다. The diffusion preventing layer may be selected from Au, Cu, Hf, Ni, Mo, V, W, Rh, Ru, Pt, Pd, La, Ta and Ti and alloys of two or more thereof. The diffusion barrier prevents interdiffusion at the boundaries of the different layers. The thickness of the diffusion barrier layer may be formed to 1 ~ 10,000 ~.

상기 보호층은 Au, Cu, Hf, Ni, Mo, V, W, Rh, Ru, Pt, Pd, La, Ta, Ti 및 이들 중에서 2이상의 합금 중에서 선택될 수 있으며, 그 두께는 1~10,000Å로 형성될 수 있다.The protective layer may be selected from Au, Cu, Hf, Ni, Mo, V, W, Rh, Ru, Pt, Pd, La, Ta, Ti and alloys of two or more thereof. As shown in FIG.

상기 전극층(131)은 다른 예로서, 투광성 전극층/반사층의 적층 구조를 포함할 수 있으며, 상기 투광성 전극층은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), SnO, InO, INZnO, ZnO, IrOx, RuOx의 그룹 중에서 선택될 수 있다. 상기 투광성 전극층의 아래에는 반사층이 형성될 수 있으며, 상기 반사층은 제1굴절률을 갖는 제1층과 제2굴절률을 갖는 제2층이 교대로 2페어 이상 적층된 구조를 포함하며, 상기 제1 및 제2굴절률은 서로 다르고, 상기 제1층과 제2층은 1.5~2.4 사이의 물질 예컨대, 전도성 또는 절연성 물질로 형성될 수 있으며, 이러한 구조는 DBR(distributed bragg reflection) 구조로 정의될 수 있다. As another example, the electrode layer 131 may include a laminated structure of a transparent electrode layer / reflective layer, and the transparent electrode layer may include indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), and IAZO. (indium aluminum zinc oxide), IGZO (indium gallium zinc oxide), IGTO (indium gallium tin oxide), AZO (aluminum zinc oxide), ATO (antimony tin oxide), GZO (gallium zinc oxide), SnO, InO, INZnO, ZnO, IrOx, RuOx can be selected from the group. A reflective layer may be formed below the transparent electrode layer, and the reflective layer may include a structure in which a first layer having a first refractive index and a second layer having a second refractive index are alternately stacked in at least two pairs. The second refractive index is different from each other, and the first layer and the second layer may be formed of a material between 1.5 and 2.4, for example, a conductive or insulating material, and such a structure may be defined as a distributed bragg reflection (DBR) structure.

상기 제2도전형 반도체층(119) 및 상기 전극층(131) 중 적어도 한 층의 표면에는 러프니스와 같은 광 추출 구조가 형성될 수 있으며, 이러한 광 추출 구조는 입사되는 광의 임계각을 변화시켜 주어, 광 추출 효율을 개선시켜 줄 수 있다.A light extraction structure such as roughness may be formed on a surface of at least one of the second conductive semiconductor layer 119 and the electrode layer 131, and the light extraction structure may change a critical angle of incident light. It can improve the light extraction efficiency.

상기 제1도전형 반도체층(115)의 일부 영역(A1) 아래에는 제1전극(135)이 형성되며, 상기 전극층(131)의 일부 아래에는 제2전극(137)이 형성될 수 있다. 상기 제1전극(135) 아래에는 제1연결 전극(141)이 형성되며, 상기 제2전극(137) 아래에는 제2연결 전극(143)이 형성된다.The first electrode 135 may be formed under a portion A1 of the first conductive semiconductor layer 115, and the second electrode 137 may be formed under a portion of the electrode layer 131. A first connection electrode 141 is formed below the first electrode 135, and a second connection electrode 143 is formed below the second electrode 137.

상기 제1전극(135)은 상기 제1도전형 반도체층(115)의 일부 영역(A1)에 전기적으로 연결된다. 상기 제1전극(135)은 전극 패드를 포함할 수 있으며, 이에 대해 한정하지는 않는다.The first electrode 135 is electrically connected to a partial region A1 of the first conductive semiconductor layer 115. The first electrode 135 may include an electrode pad, but is not limited thereto.

상기 제1전극(135)은 일부 영역(A1) 내에서 상기 활성층(117) 및 제2도전형 반도체층(119)의 측면과 이격되며, 상기 제1도전형 반도체층(115)의 일부 영역(A1) 보다 작은 면적으로 형성될 수 있다. The first electrode 135 is spaced apart from side surfaces of the active layer 117 and the second conductive semiconductor layer 119 in the partial region A1, and may be a partial region of the first conductive semiconductor layer 115. It can be formed with a smaller area than A1).

상기 제2전극(137)은 상기 전극층(131)을 통해 상기 제2도전형 반도체층(119)과 물리적 또는/및 전기적으로 접촉될 수 있다. 상기 제2전극(137)은 전극 패드를 포함한다. The second electrode 137 may be in physical or / and electrical contact with the second conductive semiconductor layer 119 through the electrode layer 131. The second electrode 137 includes an electrode pad.

상기 제1전극(135) 및 제2전극(137)은 접착층, 반사층, 확산 방지층, 및 본딩층 중 적어도 하나를 포함한다. 상기 접착층은 상기 제1도전형 반도체층(115)의 일부 영역(A1) 아래에 오믹 접촉되며, Cr, Ti, Co, Ni, V, Hf 및 이들의 선택적인 합금으로 형성될 수 있으며, 그 두께는 1~1,000Å으로 형성될 수 있다. 상기 반사층은 상기 접착층 아래에 형성되며, 그 물질은 Ag, Al, Ru, Rh, Pt, Pd 및 이들의 선택적인 합금으로 형성될 수 있으며, 그 두께는 1~10,000Å로 형성될 수 있다. 상기 확산 방지층은 상기 반사층 아래에 형성되며, 그 물질은 Ni, Mo, W, Ru, Pt, Pd, La, Ta, Ti 및 이들의 선택적인 합금으로 형성될 수 있으며, 그 두께는 1~10,000Å을 포함한다. 상기 본딩층은 상기 제1연결 전극(141)과 본딩되는 층이며, 그 물질은 Al, Ru, Rh, Pt 및 이들의 선택적인 합금으로 형성될 수 있으며, 그 두께는 1~10,000Å로 형성될 수 있다.The first electrode 135 and the second electrode 137 include at least one of an adhesive layer, a reflective layer, a diffusion barrier layer, and a bonding layer. The adhesive layer is in ohmic contact under a portion A1 of the first conductive semiconductor layer 115, and may be formed of Cr, Ti, Co, Ni, V, Hf, and an optional alloy thereof. May be formed to 1 ~ 1,000Å. The reflective layer is formed under the adhesive layer, the material may be formed of Ag, Al, Ru, Rh, Pt, Pd and an optional alloy thereof, the thickness may be formed of 1 ~ 10,000Å. The diffusion barrier layer is formed under the reflective layer, and the material may be formed of Ni, Mo, W, Ru, Pt, Pd, La, Ta, Ti, and optional alloys thereof, the thickness of which is 1 to 10,000Å. It includes. The bonding layer is a layer bonded to the first connection electrode 141, and the material may be formed of Al, Ru, Rh, Pt, and an optional alloy thereof. The thickness of the bonding layer may be 1 to 10,000 1. Can be.

상기 제1전극(135)과 상기 제2전극(137)은 동일한 적층 구조이거나 다른 적층 구조로 형성될 수 있다. 상기 제2전극(137)의 적층 구조가 상기 제1전극(135)의 적층 구조보다 적을 수 있으며, 예컨대 상기 제1전극(135)은 접착층/반사층/확산 방지층/본딩층의 적층 구조 또는 접착층/확산방지층/본딩층의 적층 구조로 형성될 수 있으며, 상기 제2전극(137)은 접착층/반사층/확산 방지층/본딩층의 적층 구조 또는 접착층/확산방지층/본딩층의 적층 구조로 형성될 수 있다. The first electrode 135 and the second electrode 137 may have the same stacked structure or different stacked structures. The stack structure of the second electrode 137 may be smaller than that of the first electrode 135. For example, the first electrode 135 may be a stack structure of an adhesive layer / reflection layer / diffusion prevention layer / bonding layer or an adhesive layer /. The diffusion layer / bonding layer may be formed in a stacked structure, and the second electrode 137 may be formed in a stacked structure of an adhesive layer / reflective layer / diffusion prevention layer / bonding layer or a stacked structure of an adhesive layer / diffusion prevention layer / bonding layer. .

상기 제2전극(137)의 상면 면적은 상기 전극층(131)의 하면 면적과 동일한 면적이거나, 상기 제2연결 전극(143)의 상면 면적보다 적어도 큰 면적일 수 있다.The upper surface area of the second electrode 137 may be the same area as the lower surface area of the electrode layer 131 or at least larger than the upper surface area of the second connection electrode 143.

상기 제1전극(135) 및 상기 제2전극(137) 중 적어도 하나는 전극 패드로부터 분기된 암(arm) 또는 핑거(finger) 구조와 같은 전류 확산 패턴이 더 형성될 수 있다. 또한 상기 제1전극(135) 및 상기 제2전극(137)의 전극 패드는 하나 또는 복수로 형성될 수 있으며, 이에 대해 한정하지는 않는다. At least one of the first electrode 135 and the second electrode 137 may further have a current diffusion pattern such as an arm or finger structure branched from the electrode pad. In addition, one or more electrode pads of the first electrode 135 and the second electrode 137 may be formed, but are not limited thereto.

상기 제1연결 전극(141) 및 상기 제2연결 전극(143)은 전원을 공급하는 리드(lead) 기능과 방열 경로를 제공하게 된다. 상기 제1연결 전극(141) 및 상기 제2연결 전극(143)은 기둥 형상일 수 있으며, 예컨대 구형, 원 기둥 또는 다각 기둥과 같은 형상이거나 랜덤한 형상을 포함할 수 있다. 여기서, 상기 다각 기둥은 등각이거나 등각이 아닐 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1연결 전극(141) 및 상기 제2연결 전극(143)의 상면 또는 하면 형상은 원형, 다각형을 포함할 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1연결 전극(141) 및 상기 제2연결 전극(143)의 하면은 상면과 다른 면적으로 형성될 수 있으며, 예컨대 상기 하면 면적은 상면 면적보다 더 크거나 작을 수 있다.The first connection electrode 141 and the second connection electrode 143 provide a lead function for supplying power and a heat dissipation path. The first connection electrode 141 and the second connection electrode 143 may have a columnar shape, and may include, for example, a shape such as a spherical shape, a circular column, or a polygonal column or a random shape. Here, the polygonal column may be conformal or non-conformal, but is not limited thereto. An upper surface or a lower surface of the first connection electrode 141 and the second connection electrode 143 may include a circle or a polygon, but is not limited thereto. Lower surfaces of the first connection electrode 141 and the second connection electrode 143 may be formed to have different areas from the upper surface. For example, the lower surface area may be larger or smaller than the upper surface area.

상기 제1연결 전극(141) 및 상기 제2연결 전극(143) 중 적어도 하나는 상기 발광 구조물(120)의 하면 너비보다는 작게 형성될 수 있고, 상기 각 전극(135,137)의 하면 너비 또는 직경 보다는 크게 형성될 수 있다. At least one of the first connection electrode 141 and the second connection electrode 143 may be formed smaller than the width of the lower surface of the light emitting structure 120, and larger than the width or diameter of the lower surface of each of the electrodes 135 and 137. Can be formed.

상기 제1연결 전극(141) 및 상기 제2연결 전극(143)의 직경 또는 너비는 1㎛~100,000㎛로 형성될 수 있으며, 그 높이는 1㎛~100,000㎛로 형성될 수 있다. 여기서, 상기 제1연결 전극(141)의 두께(H1)는 상기 제2연결 전극(143)의 두께(H2)보다 더 길게 형성될 수 있으며, 상기 제1연결 전극(141) 및 상기 제2연결 전극(143)의 하면은 동일한 평면 (즉, 수평 면) 상에 배치될 수 있다.
The diameter or width of the first connection electrode 141 and the second connection electrode 143 may be formed to 1㎛ ~ 100,000㎛, the height may be formed of 1㎛ ~ 100,000㎛. Here, the thickness H1 of the first connection electrode 141 may be longer than the thickness H2 of the second connection electrode 143, and the first connection electrode 141 and the second connection may be formed. The lower surface of the electrode 143 may be disposed on the same plane (ie, the horizontal surface).

상기 제1연결 전극(141) 및 제2연결 전극(143)은 어느 하나의 금속 또는 합금을 이용하여 단일 층으로 형성될 수 있으며, 상기의 단일 층의 너비 및 높이는 1㎛~100,000㎛로 형성될 수 있으며, 예컨대 상기 단일층 층의 두께는 상기 제2전극(143)의 두께보다 더 두꺼운 높이로 형성될 수 있다. The first connection electrode 141 and the second connection electrode 143 may be formed as a single layer using any one metal or alloy, and the width and height of the single layer may be formed to be 1 μm to 100,000 μm. For example, the thickness of the single layer layer may be formed at a height thicker than the thickness of the second electrode 143.

상기 제1연결 전극(141) 및 제2연결 전극(143)은 Ag, Al, Au, Cr, Co, Cu, Fe, Hf, In, Mo, Ni, Si, Sn, Ta, Ti, W 및 이들 금속의 선택적 합금 중 어느 하나로 형성될 수 있다. 상기 제1연결 전극(141) 및 제2연결 전극(143)은 상기 제1전극(135) 및 제2전극(137)과의 접착력 향상을 위하여 In, Sn, Ni, Cu 및 이들의 선택적인 합금 중의 어느 한 금속으로 도금될 수 있다. 이때 도금두께는 1~100,000Å이 적용 가능하다.The first connection electrode 141 and the second connection electrode 143 are Ag, Al, Au, Cr, Co, Cu, Fe, Hf, In, Mo, Ni, Si, Sn, Ta, Ti, W and these It may be formed of any one of an optional alloy of metal. The first connection electrode 141 and the second connection electrode 143 may be formed of In, Sn, Ni, Cu, and an optional alloy thereof to improve adhesion between the first electrode 135 and the second electrode 137. It may be plated with either metal. At this time, the plating thickness is 1 to 100,000 Å.

상기 제1연결 전극(141) 및 상기 제2연결 전극(143)의 표면에는 도금층이 더 형성될 수 있으며, 상기 도금층은 Tin 또는 이의 합금, Ni 또는 이의 합금, Tin-Ag-Cu 합금으로 형성될 수 있으며, 그 두께는 0.5㎛~10㎛로 형성될 수 있다. 이러한 도금층은 다른 본딩층과의 접합을 개선시켜 줄 수 있다.
A plating layer may be further formed on surfaces of the first connection electrode 141 and the second connection electrode 143, and the plating layer may be formed of Tin or an alloy thereof, Ni or an alloy thereof, or a Tin-Ag-Cu alloy. And, the thickness may be formed to 0.5㎛ ~ 10㎛. Such a plating layer can improve the bonding with other bonding layers.

상기 절연층(133)은 상기 전극층(131) 아래에 형성될 수 있다. 상기 절연층(133)은 상기 제2도전형 반도체층(119)의 하면, 상기 제2도전형 반도체층(119) 및 상기 활성층(117)의 측면, 상기 제1도전형 반도체층(115)의 일부 영역(A1)의 하면에 형성될 수 있다. 상기 절연층(133)은 상기 발광 구조물(120)의 하부 영역 중에서 상기 전극층(131), 제1전극(135) 및 제2전극(137)을 제외한 영역에 형성되어, 상기 발광 구조물(120)의 하부를 전기적으로 보호하게 된다.The insulating layer 133 may be formed under the electrode layer 131. The insulating layer 133 is formed on a lower surface of the second conductive semiconductor layer 119, side surfaces of the second conductive semiconductor layer 119 and the active layer 117, and the first conductive semiconductor layer 115. The lower surface of the partial region A1 may be formed. The insulating layer 133 is formed in the lower region of the light emitting structure 120 except for the electrode layer 131, the first electrode 135, and the second electrode 137. The lower part is electrically protected.

상기 절연층(133)은 Al, Cr, Si, Ti, Zn, Zr 중 적어도 하나를 갖는 산화물, 질화물, 불화물, 및 황화물 중 적어도 하나로 형성된 절연물질 또는 절연성 수지를 포함한다. 상기 절연층(133)은 예컨대, SiO2, Si3N4, Al2O3, TiO2 중에서 선택적으로 형성될 수 있다. 상기 절연층(133)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 절연층(133)은 발광 구조물(120)의 아래에 플립 본딩을 위한 금속 구조물을 형성할 때, 상기 발광 구조물(120)의 층간 쇼트를 방지하기 위해 형성된다.The insulating layer 133 includes an insulating material or an insulating resin formed of at least one of an oxide, nitride, fluoride, and sulfide having at least one of Al, Cr, Si, Ti, Zn, and Zr. The insulating layer 133 may be selectively formed of, for example, SiO 2 , Si 3 N 4 , Al 2 O 3 , or TiO 2 . The insulating layer 133 may be formed as a single layer or a multilayer, but is not limited thereto. The insulating layer 133 is formed to prevent an interlayer short of the light emitting structure 120 when a metal structure for flip bonding is formed under the light emitting structure 120.

상기 절연층(133)은 상기 전극층(131) 하면에 형성되지 않고, 상기 발광 구조물(120)의 표면에만 형성될 수 있다. 이는 상기 전극층(131)의 하면에는 절연성의 지지 부재(151)가 형성됨으로써, 상기 절연층(133)을 상기 전극층(131)의 하면까지 연장하지 않을 수 있다.The insulating layer 133 may not be formed on the bottom surface of the electrode layer 131, but may be formed only on the surface of the light emitting structure 120. The insulating support member 151 is formed on the lower surface of the electrode layer 131, so that the insulating layer 133 may not extend to the lower surface of the electrode layer 131.

상기 절연층(133)은 서로 다른 굴절률을 갖는 제1층과 제2층이 교대로 배치된 DBR 구조로 형성될 수 있으며, 상기 제1층은 SiO2, Si3N4, Al2O3, TiO2 중에서 어느 하나이며, 상기 제2층은 상기 제1층 이외의 물질 중 어느 하나로 형성될 수 있다. 이 경우, 상기 전극층은 형성하지 않을 수 있다. The insulating layer 133 may have a DBR structure in which a first layer and a second layer having different refractive indices are alternately arranged, and the first layer is formed of SiO 2 , Si 3 N 4 , Al 2 O 3 , Any one of TiO 2 , and the second layer may be formed of any one of materials other than the first layer. In this case, the electrode layer may not be formed.

상기 절연층(133)은 100~10,000Å 두께로 형성되며, 다층 구조로 형성된 경우 각 층은 1~50,000Å의 두께이거나, 각 층당 100~10,000Å의 두께로 형성될 수 있다. 여기서, 상기 다층 구조의 절연층(133)에서 각 층의 두께는 발광 파장에 따라 반사 효율을 변화시켜 줄 수 있다.
The insulating layer 133 is formed to a thickness of 100 ~ 10,0001, each layer may be formed of a thickness of 1 ~ 50,000Å or 100 ~ 10,000Å for each layer when formed in a multi-layer structure. Here, in the insulating layer 133 of the multilayer structure, the thickness of each layer may change the reflection efficiency according to the emission wavelength.

상기 제1연결 전극(141) 및 상기 제2연결 전극(143)의 재질은 Ag, Al, Au, Cr, Co, Cu, Fe, Hf, In, Mo, Ni, Si, Sn, Ta, Ti, W 및 이들의 선택적인 합금으로 형성될 수 있다. 또한 상기 제1연결 전극(141)과 상기 제2연결 전극(143)은 상기 제1전극(135)와 상기 제2전극(137)과의 접착력을 위해 In, Sn, Ni, Cu 및 이들의 합금을 이용한 도금층을 포함할 수 있으며, 상기 도금층의 두께는 1~100,000Å로 형성될 수 있다. 상기 제1연결 전극(141) 및 상기 제2 연결 전극(143)은 유테틱(eutectic) 본딩, 솔더 볼 또는 금속 범프로 본딩될 수 있으며, 이에 대해 한정하지는 않는다. The material of the first connection electrode 141 and the second connection electrode 143 is Ag, Al, Au, Cr, Co, Cu, Fe, Hf, In, Mo, Ni, Si, Sn, Ta, Ti, W and their optional alloys. In addition, the first connection electrode 141 and the second connection electrode 143 may be formed of In, Sn, Ni, Cu, and alloys thereof for adhesion between the first electrode 135 and the second electrode 137. It may include a plating layer using, the thickness of the plating layer may be formed to 1 ~ 100,000 ~. The first connection electrode 141 and the second connection electrode 143 may be bonded by eutectic bonding, solder balls, or metal bumps, but are not limited thereto.

상기 제1연결 전극(141) 및 상기 제2연결 전극(143)의 재질은 Ag, Al, Au, Cr, Co, Cu, Fe, Hf, In, Mo, Ni, Si, Sn, Ta, Ti, W 및 이들의 선택적인 합금으로 형성될 수 있다. 또한 상기 제1연결 전극(141)과 상기 제2연결 전극(143)은 상기 제1전극(135)와 상기 제2전극(137)과의 접착력을 위해 In, Sn, Ni, Cu 및 이들의 합금을 이용한 도금층을 포함할 수 있으며, 상기 도금층의 두께는 1~100,000Å로 형성될 수 있다. 상기 제1연결 전극(141) 및 상기 제2 연결 전극(143)은 솔더 볼 또는 금속 범프와 같은 단일 금속으로 사용될 수 있으며, 이에 대해 한정하지는 않는다.The material of the first connection electrode 141 and the second connection electrode 143 is Ag, Al, Au, Cr, Co, Cu, Fe, Hf, In, Mo, Ni, Si, Sn, Ta, Ti, W and their optional alloys. In addition, the first connection electrode 141 and the second connection electrode 143 may be formed of In, Sn, Ni, Cu, and alloys thereof for adhesion between the first electrode 135 and the second electrode 137. It may include a plating layer using, the thickness of the plating layer may be formed to 1 ~ 100,000 ~. The first connection electrode 141 and the second connection electrode 143 may be used as a single metal such as solder balls or metal bumps, but are not limited thereto.

상기 제1전극(135) 및 제1연결 전극(141) 사이에는 적어도 하나의 접합 전극이 배치될 수 있으며, 상기 제2전극(137)과 상기 제2연결 전극(143) 사이에는 적어도 하나의 접합 전극이 배치될 수 있다. 상기 접합 전극 각각은 적어도 3개의 금속층으로 형성될 수 있으며, 접착층, 상기 접착층 아래에 지지층, 상기 지지층 아래에 보호층을 포함한다. 상기 접착층은 제2전극과 접착되며, Cr, Ti, Co, Cu, Ni, V, Hf 및 이들 중 2이상의 합금 중에서 형성될 수 있으며, 그 두께는 1~1,000Å로 형성된다. 상기 지지층은 상기 접착층의 두께보다 두껍게 형성된 층으로서, Ag, Al, Au, Co, Cu, Hf, Mo, Ni, Ru, Rh, Pt, Pd 및 이들 중 2이상의 합금 중에서 선택적으로 형성될 수 있으며, 그 두께는 1~500,000Å의 범위이고, 다른 예로서 1,000~10,000Å의 두께로 형성될 수 있다. 상기 보호층은 상기 제1도전형 반도체층에 미치는 영향을 보호하기 위한 층으로서, Au, Cu, Ni, Hf, Mo, V, W, Rh, Ru, Pt, Pd, La, Ta, Ti 및 이들 중 2이상의 합금 중에서 선택적으로 형성될 수 있으며, 그 두께는 1~50,000Å로 형성될 수 있다. At least one junction electrode may be disposed between the first electrode 135 and the first connection electrode 141, and at least one junction between the second electrode 137 and the second connection electrode 143. An electrode can be placed. Each of the junction electrodes may be formed of at least three metal layers, and includes an adhesive layer, a support layer under the adhesive layer, and a protective layer under the support layer. The adhesive layer is bonded to the second electrode, and may be formed of Cr, Ti, Co, Cu, Ni, V, Hf, or two or more of these alloys, and has a thickness of 1 to 1,000 mW. The support layer is a layer thicker than the thickness of the adhesive layer, Ag, Al, Au, Co, Cu, Hf, Mo, Ni, Ru, Rh, Pt, Pd and may be selectively formed from two or more of these alloys, The thickness is in the range of 1 to 500,000 kPa, and may be formed to a thickness of 1,000 to 10,000 kPa as another example. The protective layer is a layer for protecting the effect on the first conductive semiconductor layer, Au, Cu, Ni, Hf, Mo, V, W, Rh, Ru, Pt, Pd, La, Ta, Ti and these It may be selectively formed from two or more of the alloy, the thickness may be formed of 1 ~ 50,0005.

상기 지지 부재(151)는 발광 소자(100)를 지지하는 지지층으로 사용된다. 상기 지지 부재(151)는 절연성 재질로 형성되며, 상기 절연성 재질은 예컨대, 실리콘 또는 에폭시와 같은 수지층으로 형성된다. 다른 예로서, 상기 절연성 재질은 페이스트 또는 절연성 잉크를 포함할 수 있다. 상기 절연성 재질의 재질은 그 종류는 polyacrylate resin, epoxy resin, phenolic resin, polyamides resin, polyimides rein, unsaturated polyesters resin, polyphenylene ether resin (PPE), polyphenilene oxide resin (PPO), polyphenylenesulfides resin, cyanate ester resin, benzocyclobutene (BCB), Polyamido-amine Dendrimers (PAMAM), 및 Polypropylene-imine, Dendrimers (PPI), 및 PAMAM 내부 구조 및 유기-실리콘 외면을 갖는 PAMAM-OS(organosilicon)를 단독 또는 이들의 조합을 포함한 수지로 구성될 수 있다. 상기 지지부재(151)는 상기 절연층(133)과 다른 물질로 형성될 수 있다.The support member 151 is used as a support layer for supporting the light emitting device 100. The support member 151 is formed of an insulating material, and the insulating material is formed of a resin layer such as silicon or epoxy. As another example, the insulating material may include a paste or an insulating ink. The insulating material is selected from the group consisting of polyacrylate resin, epoxy resin, phenolic resin, polyamide resin, polyimides rein, unsaturated polyesters resin, polyphenylene ether resin (PPE), polyphenylene oxide resin (PPO), polyphenylenesulfide resin, cyanate ester resin, benzocyclobutene (BCB), Polyamido-amine Dendrimers (PAMAM), and Polypropylene-imine, Dendrimers (PPI), and PAMAM-internal structures and PAMAM-OS (organosilicon) with organic-silicone outer surfaces alone or combinations thereof . The support member 151 may be formed of a material different from that of the insulating layer 133.

상기 지지 부재(151) 내에는 Al, Cr, Si, Ti, Zn, Zr 중 적어도 하나를 갖는 산화물, 질화물, 불화물, 황화물과 같은 화합물들 중 적어도 하나가 첨가될 수 있다. 여기서, 상기 지지 부재(151) 내에 첨가된 화합물은 열 확산제일 수 있으며, 상기 열 확산제는 소정 크기의 분말 입자, 알갱이, 필러(filler), 첨가제로 사용될 수 있으며, 이하 설명의 편의를 위해 열 확산제로 설명하기로 한다. 여기서, 상기 열 확산제는 절연성 재질 또는 전도성 재질일 수 있으며, 그 크기는 1Å~100,000Å으로 사용 가능하며, 열 확산 효율을 위해 1,000Å~50,000Å로 형성될 수 있다. 상기 열 확산제의 입자 형상은 구형 또는 불규칙한 형상을 포함할 수 있으며, 이에 대해 한정하지는 않는다. At least one of compounds such as oxides, nitrides, fluorides, and sulfides having at least one of Al, Cr, Si, Ti, Zn, and Zr may be added to the support member 151. Here, the compound added in the support member 151 may be a heat spreader, and the heat spreader may be used as powder particles, granules, fillers, and additives of a predetermined size. It will be described as a diffusion agent. Here, the heat spreader may be an insulating material or a conductive material. The size of the heat spreader may be 1 ANGSTROM to 100,000 ANGSTROM and may be 1,000 ANGSTROM to 50,000 ANGSTROM for thermal diffusion efficiency. The particle shape of the heat spreader may include a spherical shape or an irregular shape, but is not limited thereto.

상기 열 확산제는 세라믹 재질을 포함하며, 상기 세라믹 재질은 동시 소성되는 저온 소성 세라믹(LTCC: low temperature co-fired ceramic), 고온 소성 세라믹(HTCC: high temperature co-fired ceramic), 알루미나(alumina), 수정(quartz), 칼슘지르코네이트(calcium zirconate), 감람석(forsterite), SiC, 흑연, 용융실리카(fusedsilica), 뮬라이트(mullite), 근청석(cordierite), 지르코니아(zirconia), 베릴리아(beryllia), 및 질화알루미늄(aluminum nitride) 중 적어도 하나를 포함한다. 상기 세라믹 재질은 질화물 또는 산화물과 같은 절연성 물질 중에서 열 전도도가 질화물이나 산화물보다 높은 금속 질화물로 형성될 수 있으며, 상기 금속 질화물은 예컨대, 열 전도도가 140 W/mK 이상의 물질을 포함할 수 있다. 상기 세라믹 재질은 예컨대, SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, BN, Si3N4, SiC(SiC-BeO), BeO, CeO, AlN와 같은 세라믹 (Ceramic) 계열일 수 있다. 상기 열 전도성 물질은 C (다이아몬드, CNT)의 성분을 포함할 수 있다. The heat spreader may include a ceramic material. The ceramic material may include a low temperature co-fired ceramic (LTCC), a high temperature co-fired ceramic (HTCC), an alumina, Quartz, calcium zirconate, forsterite, SiC, graphite, fused silica, mullite, cordierite, zirconia, beryllia, ), And aluminum nitride. The ceramic material may be formed of a metal nitride having thermal conductivity higher than that of nitride or oxide among the insulating materials such as nitride or oxide, and the metal nitride may include a material having a thermal conductivity of, for example, 140 W / mK or more. The ceramic material may be, for example, SiO 2 , Si x O y , Si 3 N 4 , Si x N y , SiO x N y , Al 2 O 3 , BN, Si 3 N 4 , SiC (SiC- CeO 2, AlN, and the like. The thermally conductive material may comprise a component of C (diamond, CNT).

상기 지지 부재(151)는 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 지지 부재(151)는 내부에 세라믹 물질의 분말을 포함함으로써, 지지 부재(151)의 강도는 개선되고, 열 전도율 또한 개선될 수 있다.
The support member 151 may be formed in a single layer or multiple layers, but is not limited thereto. Since the support member 151 includes a powder of ceramic material therein, the strength of the support member 151 may be improved, and thermal conductivity may also be improved.

상기 지지 부재(151) 내에 포함된 열 확산제는 1~99wt/% 정도의 함량 비율로 첨가될 수 있으며, 효율적인 열 확산을 위해 50~99wt% 범위의 함량 비율로 첨가될 수 있다. 이러한 지지 부재(151) 내에 열 확산제가 첨가됨으로써, 내부에서의 열 전도율은 더 개선될 수 있다. 또한 상기 지지 부재(151)의 열 팽창 계수는 4-11 [x106/℃]이며, 이러한 열 팽창 계수는 상기 기판(111) 예컨대, 사파이어 기판과 동일하거나 유사한 열 팽창 계수를 갖게 되므로, 상기 기판(111) 아래에 형성되는 발광 구조물(120)과의 열 팽창 차이에 의해 웨이퍼가 휘어지거나 결함이 발생되는 것을 억제하여 발광 소자의 신뢰성이 저하되는 것을 방지할 수 있다.The heat spreader included in the support member 151 may be added at a content ratio of about 1 to 99 wt /%, and may be added at a content ratio of 50 to 99 wt% for efficient heat diffusion. By adding a heat spreader to the support member 151, the thermal conductivity in the interior can be further improved. In addition, the coefficient of thermal expansion of the support member 151 is 4-11 [x10 6 / ° C.], and the coefficient of thermal expansion has a coefficient of thermal expansion equal to or similar to that of the substrate 111, for example, a sapphire substrate. It is possible to prevent the wafer from bending or defects due to the difference in thermal expansion with the light emitting structure 120 formed below the 111, thereby preventing the reliability of the light emitting device from being lowered.

여기서, 상기 지지 부재(151)의 하면 면적은 상기 기판(111)의 상면과 실질적으로 동일한 면적으로 형성될 수 있다. 상기 지지 부재(151)의 하면 면적은 상기 제1도전형 반도체층(115)의 상면 면적과 실질적으로 동일한 면적으로 형성될 수 있다. 또한 상기 지지 부재(151)의 하면 너비는 상기 기판(111)의 상면과 상기 제1도전형 반도체층(115)의 상면 너비와 동일한 너비로 형성될 수 있다. 이는 지지 부재(151)를 형성한 다음 개별 칩으로 분리함으로써, 상기 지지부재(151)과 상기 기판(111) 및 상기 제1도전형 반도체층(115)의 측면이 동일 평면 상에 배치될 수 있다. 다른 예로서, 상기 지지 부재(151)의 하면 면적은 상기 기판(111)의 상면(S1) 면적보다 더 넓거나 더 좁을 수 있으며, 이에 대해 한정하지는 않는다.Here, an area of the lower surface of the support member 151 may be formed to be substantially the same area as the upper surface of the substrate 111. A lower surface area of the support member 151 may be formed to have an area substantially the same as an upper surface area of the first conductive semiconductor layer 115. In addition, a width of a lower surface of the support member 151 may be equal to a width of an upper surface of the substrate 111 and an upper surface of the first conductive semiconductor layer 115. The support member 151 may be formed and then separated into individual chips, such that side surfaces of the support member 151, the substrate 111, and the first conductive semiconductor layer 115 may be disposed on the same plane. . As another example, an area of the lower surface of the support member 151 may be wider or narrower than an area of the upper surface S1 of the substrate 111, but is not limited thereto.

실시 예는 사파이어 기판의 두께를 400㎛로 하고, 제1패턴부(11)와 제2패턴부(12)가 없는 비교 예1의 광 출력을 100%(W)할 때, 사파이어 기판에 제1패턴부(11)가 있는 비교 예2의 광 출력은 121.1%로 21% 정도 증가하게 된다. 그리고 사파이어 기판에 제1패턴부(11)와 제2패턴부(12)를 형성한 경우의 광 출력은 212.4%(W)으로서, 비교예 1, 2에 비해 거의 100% 이상 증가함을 알 수 있다. 이에 따라 기판(111)의 서로 반대 측 면에 제1패턴부(11)와 제2패턴부(12)를 배치함으로써, 광 추출 효율은 개선될 수 있다.
According to the embodiment, when the thickness of the sapphire substrate is 400 μm and the light output of Comparative Example 1 without the first pattern portion 11 and the second pattern portion 12 is 100% (W), The light output of Comparative Example 2 with the pattern portion 11 is 121.1%, which is increased by about 21%. In addition, when the first pattern portion 11 and the second pattern portion 12 are formed on the sapphire substrate, the light output is 212.4% (W), which is almost 100% higher than that of Comparative Examples 1 and 2. have. Accordingly, by disposing the first pattern portion 11 and the second pattern portion 12 on opposite sides of the substrate 111, the light extraction efficiency may be improved.

도 2를 참조하면, 상기 지지 부재(151)의 제1변의 길이(D1)는 상기 기판(111)의 제1변의 길이와 실질적으로 동일하거나 다르며, 상기 지지부재(151)의 제2변의 길이(D2)는 상기 기판(111)의 제2변의 길이와 실질적으로 동일하게 형성될 수 있다. 다른 예로서, 상기 지지 부재(151)의 각 변의 길이(D1,D2)는 상기 기판(111)의 각 변보다 길거나 작을 수 있으며, 이에 대해 한정하지는 않는다. 또한 제1연결 전극(141)과 제2연결 전극(143) 사이의 간격(D5)은 각 전극 패드 사이의 간격으로서, 발광 소자의 한 변의 길이의 1/2 이상 이격될 수 있다.Referring to FIG. 2, the length D1 of the first side of the support member 151 is substantially the same as or different from the length of the first side of the substrate 111, and the length of the second side of the support member 151 ( D2) may be formed to be substantially the same as the length of the second side of the substrate 111. As another example, lengths D1 and D2 of each side of the support member 151 may be longer or smaller than each side of the substrate 111, but are not limited thereto. In addition, the distance D5 between the first connection electrode 141 and the second connection electrode 143 is a distance between each electrode pad and may be spaced at least 1/2 of the length of one side of the light emitting device.

상기 지지 부재(151)의 하면은 실질적으로 평탄한 면으로 형성되거나, 불규칙한 면으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The lower surface of the support member 151 may be formed as a substantially flat surface or an irregular surface, but is not limited thereto.

상기 지지 부재(151)의 제1영역의 두께(T1)는 상기 제2연결 전극(143)의 두께(H2)보다 적어도 두껍게 형성될 수 있다. 다른 예로서, 상기 지지 부재(151)의 제1영역의 두께(T1)는 상기 제2연결 전극(143)의 두께(H2)보다 얇게 형성될 수 있으며, 이는 상기 절연층(133)의 두께를 상기 제2연결 전극(137)의 두께보다 더 두껍게 형성함으로써, 상기 지지 부재(151)의 두께가 얇아질 수 있다. 상기 지지 부재(151)의 제2영역의 두께(T2)는 상기 제1연결 전극(141)의 두께보다 더 두껍게 형성될 수 있다. 상기 지지 부재(151)의 두께(T1)은 1㎛~100,000㎛ 범위에서 형성될 수 있으며, 다른 예로서 50㎛~1,000㎛ 범위로 형성될 수 있다.The thickness T1 of the first region of the support member 151 may be formed at least thicker than the thickness H2 of the second connection electrode 143. As another example, the thickness T1 of the first region of the support member 151 may be formed to be thinner than the thickness H2 of the second connection electrode 143, which is a thickness of the insulating layer 133. By forming a thickness thicker than the thickness of the second connection electrode 137, the thickness of the support member 151 may be reduced. The thickness T2 of the second region of the support member 151 may be thicker than the thickness of the first connection electrode 141. The thickness T1 of the support member 151 may be formed in a range of 1 μm to 100,000 μm, and may be formed in a range of 50 μm to 1,000 μm as another example.

상기 지지 부재(151)의 하면은 상기 제1전극(135) 및 상기 제2전극(137)의 하면보다 더 낮게 형성되고, 상기 제1연결 전극(141)의 하면, 상기 제2연결 전극(143)의 하면과 동일한 평면(즉, 수평 면) 상에 배치될 수 있다.The lower surface of the support member 151 is formed lower than the lower surfaces of the first electrode 135 and the second electrode 137, and the lower surface of the first connection electrode 141, the second connection electrode 143. May be disposed on the same plane (ie, horizontal plane) as the lower surface of

상기 지지 부재(151)는 상기 제1전극(135), 제2전극(137), 상기 제1연결 전극(141) 및 상기 제2연결 전극(143)의 둘레 면에 접촉된다. 이에 따라 상기 제1전극(135), 제2전극(137), 상기 제1연결 전극(141) 및 상기 제2연결 전극(143)으로부터 전도된 열은 상기 지지 부재(151)를 통해 확산되고 방열될 수 있다. 이때 상기 지지 부재(151)는 내부의 열 확산제에 의해 열 전도율이 개선되고, 전 표면을 통해 방열을 수행하게 된다. 따라서, 상기 발광 소자(100)는 열에 의한 신뢰성을 개선시켜 줄 수 있다.The support member 151 contacts the circumferential surfaces of the first electrode 135, the second electrode 137, the first connection electrode 141, and the second connection electrode 143. Accordingly, heat conducted from the first electrode 135, the second electrode 137, the first connection electrode 141, and the second connection electrode 143 is diffused through the support member 151, and radiates heat. Can be. At this time, the thermal conductivity of the support member 151 is improved by the heat spreading agent therein, and heat radiation is performed through the entire surface. Therefore, the light emitting device 100 may improve reliability by heat.

또한 상기 지지 부재(151)의 한 측면 또는 한 측면 이상은 상기 발광 구조물(120) 및 상기 기판(111)의 측면과 동일한 평면 (즉, 수직 면) 상에 배치될 수 있다. 또한 상기 지지 부재(151)의 한 측면 또는 한 측면 이상은 상기 발광 구조물(120) 및 상기 기판(111)의 측면보다 더 돌출될 수 있으며, 이에 대해 한정하지는 않는다. In addition, one side or more than one side surface of the support member 151 may be disposed on the same plane (that is, vertical surface) with the side surfaces of the light emitting structure 120 and the substrate 111. In addition, one side or more than one side surface of the support member 151 may protrude more than the side surfaces of the light emitting structure 120 and the substrate 111, but is not limited thereto.

상기의 발광 소자(100)는 플립 방식으로 탑재되며, 기판(111)의 상면 방향으로 대부분의 광이 방출되고, 일부 광은 상기 기판(111)의 측면 및 상기 발광 구조물(120)의 측면을 통해 방출되기 때문에, 상기 제1전극(135) 및 제2전극(137)에 의한 광 손실을 줄여줄 수 있다. 이에 따라 상기의 발광 소자(100)의 상부에 배치된 상기 기판(111)의 서로 다른 사이즈를 갖는 제1패턴부(11)와 제2패턴부(12)에 의해 광 추출 효율이 개선되고, 상기 지지부재(151)에 의해 방열 효율은 개선될 수 있다.
The light emitting device 100 is mounted in a flip-type manner, and most of the light is emitted toward the upper surface of the substrate 111, and some light is emitted through the side surface of the substrate 111 and the side surface of the light emitting structure 120. Since it is emitted, it is possible to reduce the light loss by the first electrode 135 and the second electrode 137. Accordingly, the light extraction efficiency is improved by the first pattern part 11 and the second pattern part 12 having different sizes of the substrate 111 disposed on the light emitting device 100. The heat dissipation efficiency may be improved by the support member 151.

도 3을 참조하면, 기판(111)의 제1패턴부(11)에서 제1돌기(11A)의 너비(B1)는 제1돌기(11A)의 최대 너비 또는 하부 너비로서, 제1오목부(11B)의 너비(B2)와 같거나 상기 제1오목부(11B)의 너비(B2)보다 넓게 형성될 수 있으며, 상기 제1돌기(11A)의 높이(L2)와 동일하거나 다른 값으로 형성될 수 있다. 상기 제1오목부(11B)의 너비(B2)는 인접한 제1돌기(11A) 사이의 간격이다. Referring to FIG. 3, the width B1 of the first protrusion 11A in the first pattern portion 11 of the substrate 111 is the maximum width or the lower width of the first protrusion 11A, and the first recess portion ( The width B2 of 11B may be equal to or wider than the width B2 of the first recess 11B, and may be equal to or different from the height L2 of the first protrusion 11A. Can be. The width B2 of the first recess 11B is a gap between the adjacent first protrusions 11A.

상기 제1돌기(11A)의 너비(B1)와 상기 제1오목부(11B)의 너비(B2)의 비율은 1:1~4:2 정도일 수 있으며, 상기 제1돌기(11A)의 높이(L2)와 상기 제1오목부(11B)의 너비(B2)의 비율은 1:1~1:1/3의 범위로 형성될 수 있다. 상기 제1돌기(11A)의 너비(B1)는 3㎛±0.5㎛ 범위를 포함하며, 상기 제1오목부(11B)의 너비(B2)는 2㎛±0.5㎛ 범위를 포함하며, 상기 제1돌기(11A)의 높이(L2)는 0.8㎛~2.5㎛ 범위로 형성될 수 있다.
The ratio of the width B1 of the first protrusion 11A and the width B2 of the first recess 11B may be about 1: 1 to 4: 2, and the height of the first protrusion 11A may be about The ratio of L2) and the width B2 of the first recess 11B may be in the range of 1: 1 to 1: 1/3. The width B1 of the first protrusion 11A includes a range of 3 μm ± 0.5 μm, and the width B2 of the first recess 11B includes a range of 2 μm ± 0.5 μm. The height L2 of the protrusion 11A may be formed in a range of 0.8 μm to 2.5 μm.

기판(111)의 제2패턴부(12)에서 제2돌기(12A)의 너비(B4)는 상기 제2돌기(12A)에서의 최대 너비 또는 하부 너비이며, 상기 제2오목부(12B)의 너비(B5)와 같거나 상기 제2오목부(12B)의 너비(B5)보다 넓게 형성될 수 있으며, 상기 제2돌기(12A)의 높이(L3)와 동일하거나 다르게 형성될 수 있다. 상기 제2오목부(12B)의 너비(B5)는 인접한 제2돌기(12A) 사이의 간격이다. In the second pattern portion 12 of the substrate 111, the width B4 of the second protrusion 12A is the maximum width or the lower width of the second protrusion 12A, and the width of the second recess 12B is lower than that of the second recess 12B. The width B5 may be equal to or wider than the width B5 of the second recess 12B, and may be the same as or different from the height L3 of the second protrusion 12A. The width B5 of the second recess 12B is the distance between the adjacent second protrusions 12A.

상기 제2돌기(12A)의 너비(B4)와 상기 제2오목부(12B)의 너비(B5)의 비율은 1:1~4:2 정도일 수 있으며, 상기 제2돌기(12A)의 높이(L3)와 상기 제2오목부(12B)의 너비(B5)의 비율은 1:1~1:1/3의 범위로 형성될 수 있다. 상기 제2돌기(12A)의 너비(B4)는 3㎛±0.5㎛ 범위를 포함하며, 상기 제2오목부(12B)의 너비(B5)는 2㎛±0.5㎛ 범위를 포함하며, 상기 제2돌기(12A)의 높이(L3)는 0.8㎛~2.5㎛ 범위로 형성될 수 있다. The ratio of the width B4 of the second protrusion 12A and the width B5 of the second recess 12B may be about 1: 1 to 4: 2, and the height of the second protrusion 12A may be The ratio of L3) and the width B5 of the second recess 12B may be in the range of 1: 1 to 1: 1/3. The width B4 of the second protrusion 12A includes a range of 3 μm ± 0.5 μm, and the width B5 of the second recess 12B includes a range of 2 μm ± 0.5 μm. The height L3 of the protrusion 12A may be formed in a range of 0.8 μm to 2.5 μm.

상기 제1돌기(11A)와 상기 제2돌기(11B)의 높이(L2,L3)는 서로 동일하거나 다를 수 있다. 상기 제1돌기(11A) 간의 간격(B3)은 상기 제2돌기(12A) 간의 간격(B6)과 동일하거나 다른 간격으로 형성될 수 있다. The heights L2 and L3 of the first protrusion 11A and the second protrusion 11B may be the same or different from each other. The interval B3 between the first protrusions 11A may be formed at the same or different intervals as the interval B6 between the second protrusions 12A.

상기 제1돌기(11A)와 상기 제2돌기(12A)는 예컨대, 동일한 형상 및 동일한 크기를 갖고, 동일한 주기로 배치될 수 있다. 상기 제2돌기(12A) 각각은 상기 제1돌기(11A) 각각의 위에 수직 방향으로 중첩되도록 배치될 수 있다. 상기 제1돌기(11A)의 중심 축(C1)은 상기 제2돌기(12A)의 중심 축과 동일한 선 상에 배치되거나, 일정한 차이를 가지고 형성될 수 있다. The first protrusion 11A and the second protrusion 12A may have, for example, the same shape and the same size and may be arranged at the same period. Each of the second protrusions 12A may be disposed to overlap each other in the vertical direction on each of the first protrusions 11A. The central axis C1 of the first protrusion 11A may be disposed on the same line as the central axis of the second protrusion 12A or may have a predetermined difference.

또한 다른 예로서, 상기 제1돌기(11A)의 중심은 상기 제2돌기(12A)의 중심과 다를 수 있으며, 상기 제2돌기(12A)가 상기 제1돌기(11A)의 일부에 수직 방향으로 오버랩되게 배치될 수 있다. 상기 제1돌기(11A)의 중심 축과 상기 제2돌기(12A)의 중심 축의 차이는 예컨대 0.1㎛~1.5㎛ 범위로 벗어날 수 있다.
As another example, the center of the first protrusion 11A may be different from the center of the second protrusion 12A, and the second protrusion 12A may be perpendicular to a part of the first protrusion 11A. It may be arranged to overlap. The difference between the central axis of the first protrusion 11A and the central axis of the second protrusion 12A may be, for example, in a range of 0.1 μm to 1.5 μm.

도 4를 참조하면, 기판(111)에서 제1패턴부(11)의 제1돌기(11A)와 제1패턴부(11)와, 제2패턴부(12)의 제2돌기(12A)와 제2오목부(12B)는 형상 및 크기는 도 3의 설명을 참조하기로 한다.Referring to FIG. 4, the first protrusion 11A and the first pattern portion 11 of the first pattern portion 11 and the second protrusion 12A of the second pattern portion 12 may be formed on the substrate 111. The shape and size of the second recess 12B will be described with reference to FIG. 3.

상기 제1돌기(11A)의 중심 축(C1)과 상기 제2돌기(12A)의 중심 축(C2)은 서로 어긋나게 배치된다. 상기 제1돌기(11A)의 중심 축(C1)과 상기 제2돌기(12A)의 중심 축(C2)과의 차이(G1)는 2.5㎛-3.5㎛ 범위로 형성될 수 있으며, 상기 제2돌기(12A)의 중심 축(C2)과 상기 제1돌기(11A)의 외측 표면 사이의 수직 방향의 간격(G2)은 상기 제2돌기(12A)의 너비(B4)의 약 1/2 정도로 이격될 수 있으며, 예컨대 1㎛-1.6㎛를 포함한다. 이 경우 상기 제2돌기(12A)의 적어도 일부가 상기 제1돌기(11A)의 일부와 수직 방향으로 오버랩되게 배치될 수 있다. 반대로, 상기 제1돌기(11A)의 중심 축(C1)을 기준으로, 상기 제2돌기(12A)는 상기 제1돌기(11A)의 너비(B)의 1/2 정도로 이격될 수 있으며, 예컨대 1㎛-1.6㎛를 포함한다. 상기 제2돌기(12A)의 적어도 일부가 상기 제1돌기(11A)와 제1돌기(11A) 사이의 영역과 수직 방향으로 오버랩되게 배치될 수 있다. 또한 상기 복수의 제1돌기(11A) 중 적어도 하나의 중심 축(C1)은 상기 제2오목부(12B)에 수직 방향으로 대응되게 배치된다. The center axis C1 of the first protrusion 11A and the center axis C2 of the second protrusion 12A are arranged to be offset from each other. The difference G1 between the central axis C1 of the first protrusion 11A and the central axis C2 of the second protrusion 12A may be formed in a range of 2.5 μm to 3.5 μm, and the second protrusion The vertical gap G2 between the central axis C2 of 12A and the outer surface of the first projection 11A is to be spaced about one half of the width B4 of the second projection 12A. And, for example, 1 μm-1.6 μm. In this case, at least a part of the second protrusion 12A may be disposed to overlap a part of the first protrusion 11A in a vertical direction. On the contrary, based on the central axis C1 of the first protrusion 11A, the second protrusion 12A may be spaced about 1/2 of the width B of the first protrusion 11A, for example. 1 μm-1.6 μm. At least a portion of the second protrusion 12A may be disposed to overlap a region between the first protrusion 11A and the first protrusion 11A in a vertical direction. In addition, at least one central axis C1 of the plurality of first protrusions 11A may be disposed to correspond to a direction perpendicular to the second recess 12B.

도 14에 도시된 바와 같이, 상기 제2돌기(12A)의 중심 축(C2)과 상기 제1돌기(11A) 사이의 수직 방향의 간격(G2)에 따른 광 효율을 보면, 간격(G2)이 1㎛ 이상일 때 예컨대, 1㎛-1.6㎛ 범위일 때, 발광 소자의 광 추출 효율(efficiency)이 증가됨을 알 수 있다.
As shown in FIG. 14, when the light efficiency according to the distance G2 in the vertical direction between the central axis C2 of the second protrusion 12A and the first protrusion 11A, the distance G2 is When it is 1 μm or more, for example, when the range of 1 μm to 1.6 μm, it can be seen that the light extraction efficiency of the light emitting device is increased.

도 5 내지 도 10는 제1실시 예에 따른 발광 소자의 제조 과정을 나타낸 도면이다. 이하의 제조 과정은 설명의 용이성을 위해 개별 소자로 도시되었으나, 웨이퍼 레벨에서 제조되며, 개별 소자는 후술하는 처리 공정을 통해 제조되는 것으로 설명될 수 있다. 또한 개별 소자의 후술하는 제조 공정으로 한정하는 것이 아니며, 각 공정의 특정 공정에 추가적인 공정 또는 더 적은 공정으로 제조될 수 있다. 5 to 10 are views illustrating a manufacturing process of the light emitting device according to the first embodiment. The following fabrication process is shown as an individual device for ease of description, but may be fabricated at the wafer level, and the individual device may be described as being fabricated through the process described below. In addition, the present invention is not limited to the manufacturing process described below, and may be manufactured in an additional process or fewer processes in a specific process of each process.

도 5를 참조하면, 기판(111)은 성장 장비에 로딩되고, 그 위에 II족 내지 VI족 원소의 화합물 반도체를 선택적으로 이용하여 층 또는 패턴 형태로 형성될 수 있다. 상기 기판(111)은 성장 기판으로 사용된다.Referring to FIG. 5, the substrate 111 may be loaded into growth equipment, and may be formed in a layer or pattern form using a compound semiconductor of group II to group VI elements thereon. The substrate 111 is used as a growth substrate.

여기서, 상기 기판(111)은 투광성 기판, 절연 기판 또는 전도성 기판으로 이루어질 수 있으며, 예컨대, 사파이어 기판(Al2O3), GaN, SiC, ZnO, Si, GaP, InP, Ga2O3, 그리고 GaAs 등으로 이루어진 군에서 선택될 수 있다. 이러한 기판(111)의 제1면(S1)에는 제1패턴부(11)가 형성되며, 상기 제1패턴부(11)는 상기 기판(111)의 제1면(S1)에 대해 미리 설정된 마스크 패턴을 배치하여 식각하여 복수의 제1돌기(11A)를 형성할 수 있다. 상기 제1패턴부(11)는 도 1 및 도 3을 참조하며, 이러한 제1패턴부(11)는 입사되는 광의 임계각을 변화시켜 주어 광 추출 효율을 개선시켜 줄 수 있다.Here, the substrate 111 may be made of a light transmissive substrate, an insulating substrate or a conductive substrate, for example, sapphire substrate (Al 2 O 3 ), GaN, SiC, ZnO, Si, GaP, InP, Ga 2 O 3 , and GaAs and the like. The first pattern part 11 is formed on the first surface S1 of the substrate 111, and the first pattern part 11 is a mask set in advance with respect to the first surface S1 of the substrate 111. The pattern may be disposed and etched to form a plurality of first protrusions 11A. The first pattern part 11 refers to FIGS. 1 and 3, and the first pattern part 11 may change the critical angle of incident light to improve light extraction efficiency.

상기 기판(111)의 제1면(S1) 상에 마스크 패턴을 배치하고, 제1에칭 방식으로 에칭하여 복수의 제1돌기(11A) 및 제1오목부(11B)를 갖는 제1패턴부(11)를 형성하게 된다. 상기 복수의 제1돌기(11A)는 상기 기판(111)의 하 방향으로 음각 형태로 돌출될 수 있으며, 그 형상은 반구 형상, 또는 뿔 형상을 포함하며, 상기 제1오목부(11B)는 상기 제1돌기(11A)에 의해 양각 형상으로 돌출될 수 있다. 상기 제1에칭 방식은 습식 에칭 및 건식 에칭 중 적어도 하나로 이용할 수 있으며, 상기 제1패턴부(11)에 대한 상세한 설명은 도 1 및 도 3을 참조하기로 한다. 여기서, 상기 습식 에칭 방식을 이용하여 불 규칙적인 간격을 갖는 제1오목부(11B) 또는 돌기들을 형성할 수 있고, 건식 에칭 방식을 이용하여 주기적인 또는 불규칙적인 간격을 갖는 오목부 또는 돌기들을 형성할 수 있다.A first pattern portion having a plurality of first protrusions 11A and a first recess 11B by disposing a mask pattern on the first surface S1 of the substrate 111 and etching by a first etching method ( 11). The plurality of first protrusions 11A may protrude in an intaglio form in a downward direction of the substrate 111, and the shape of the plurality of first protrusions 11A may include a hemispherical shape or a horn shape. It may protrude in an embossed shape by the first protrusion 11A. The first etching method may be used in at least one of wet etching and dry etching, and a detailed description of the first pattern part 11 will be described with reference to FIGS. 1 and 3. Here, the wet etching method may be used to form first recesses 11B or protrusions having irregular intervals, and the dry etching method may be used to form recesses or protrusions having periodic or irregular intervals. can do.

상기 성장 장비는 전자빔 증착기, PVD(physical vapor deposition), CVD(chemical vapor deposition), PLD(plasma laser deposition), 이중형의 열증착기(dual-type thermal evaporator), 스퍼터링(sputtering), MOCVD(metal organic chemical vapor deposition) 등에 의해 형성할 수 있으며, 이러한 장비로 한정하지는 않는다. The growth equipment may be an electron beam evaporator, physical vapor deposition (PVD), chemical vapor deposition (CVD), plasma laser deposition (PLD), dual-type thermal evaporator, sputtering, metal organic chemical (MOCVD) vapor deposition) and the like, and the present invention is not limited thereto.

상기 기판(111) 위에는 제1반도체층(113)이 형성되며, 상기 제1반도체층(113)은 III족-V족 원소의 화합물 반도체를 이용하여 형성될 수 있다. 상기 제1반도체층(113)은 상기 기판(111)과의 격자 상수의 차이를 줄여주는 버퍼층으로 형성될 수 있다. 상기 제1반도체층(113)은 언도프드 반도체층으로 형성될 수 있으며, 상기 언도프드 반도체층은 의도적으로 도핑하지 않는 GaN계 반도체로 형성될 수 있다. A first semiconductor layer 113 is formed on the substrate 111, and the first semiconductor layer 113 may be formed using a compound semiconductor of a group III-V group element. The first semiconductor layer 113 may be formed as a buffer layer to reduce a difference in lattice constant from the substrate 111. The first semiconductor layer 113 may be formed of an undoped semiconductor layer, and the undoped semiconductor layer may be formed of a GaN-based semiconductor that is not intentionally doped.

상기 제1반도체층(113) 위에는 발광 구조물(120)이 형성될 수 있다. 상기 발광 구조물(120)은 제1도전형 반도체층(115), 활성층(117) 및 제2도전형 반도체층(119)의 순서로 형성될 수 있다.The light emitting structure 120 may be formed on the first semiconductor layer 113. The light emitting structure 120 may be formed in the order of the first conductive semiconductor layer 115, the active layer 117, and the second conductive semiconductor layer 119.

상기 제1도전형 반도체층(115)은 제1도전형 도펀트가 도핑된 III족-V족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 제1도전형이 N형 반도체인 경우, 상기 제1도전형 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 N형 도펀트를 포함한다. 상기 제1도전형 반도체층(115)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1도전형 반도체층(115)은 서로 다른 물질을 갖는 초격자 구조를 더 포함할 수 있으며, 이에 대해 한정하지는 않는다. The first conductive semiconductor layer 115 is a compound semiconductor of a group III-V element doped with a first conductive dopant, such as GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP and the like can be selected. When the first conductive type is an N type semiconductor, the first conductive type dopant includes an N type dopant such as Si, Ge, Sn, Se, Te, or the like. The first conductive semiconductor layer 115 may be formed as a single layer or a multilayer, but is not limited thereto. The first conductive semiconductor layer 115 may further include a superlattice structure having different materials, but is not limited thereto.

상기 제1도전형 반도체층(115) 위에는 활성층(117)이 형성되며, 상기 활성층(117)은 단일 양자 우물 구조, 다중 양자 우물 구조, 양자 선 구조, 양자 점 구조 중 적어도 하나를 포함할 수 있다. 상기 활성층(117)은 III족-V족 원소의 화합물 반도체 재료를 이용하여 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 우물층과 장벽층의 주기, 예를 들면 InGaN 우물층/GaN 장벽층의 주기, InGaN 우물층/AlGaN 장벽층의 주기, InGaN우물층/InGaN 장벽층의 주기 등으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. An active layer 117 is formed on the first conductive semiconductor layer 115, and the active layer 117 may include at least one of a single quantum well structure, a multiple quantum well structure, a quantum line structure, and a quantum dot structure. . The active layer 117 is a group III -V compound of an element using a semiconductor material In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1 Cycle of the well layer and barrier layer having a composition formula), e.g. It is not limited thereto.

상기 활성층(117)의 위 또는/및 아래에는 도전형 클래드층이 형성될 수 있으며, 상기 도전형 클래드층은 AlGaN계 반도체로 형성될 수 있다. 여기서, 상기 활성층(117)의 장벽층은 상기 우물층의 밴드 갭보다 높고, 상기 도전형 클래드층은 상기 장벽층의 밴드 갭보다 높게 형성될 수 있다.A conductive cladding layer may be formed on or under the active layer 117, and the conductive cladding layer may be formed of an AlGaN-based semiconductor. The barrier layer of the active layer 117 may be higher than the band gap of the well layer, and the conductive clad layer may be formed higher than the band gap of the barrier layer.

상기 활성층(117) 위에는 상기 제2도전형 반도체층(119)이 형성되며, 상기 제 2도전형 반도체층(119)은 제2도전형 도펀트가 도핑된 III족-V족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 제2도전형이 P형 반도체인 경우, 상기 제2도전형 도펀트는 Mg, Zn 등과 같은 P형 도펀트를 포함한다. 상기 제2도전형 반도체층(119)은 단층 또는 다층으로 형성될 수 있고, 이에 대해 한정하지는 않는다. 상기 제2도전형 반도체층(119)은 서로 다른 물질을 갖는 초격자 구조를 더 포함할 수 있으며, 이에 대해 한정하지는 않는다.The second conductive semiconductor layer 119 is formed on the active layer 117, and the second conductive semiconductor layer 119 is a compound semiconductor of a group III-V element doped with a second conductive dopant. GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP and the like. When the second conductive type is a P type semiconductor, the second conductive type dopant includes a P type dopant such as Mg and Zn. The second conductive semiconductor layer 119 may be formed as a single layer or a multilayer, but is not limited thereto. The second conductive semiconductor layer 119 may further include a superlattice structure having different materials, but is not limited thereto.

상기 제1도전형 반도체층(115), 상기 활성층(117) 및 상기 제2도전형 반도체층(119)은 발광 구조물(120)로 정의될 수 있다. 또한 상기 제2도전형 반도체층(119) 위에는 제2도전형과 반대의 극성을 갖는 제3도전형 반도체층 예컨대, N형 반도체층이 형성될 수 있다. 이에 따라 상기 발광 구조물(120)은 N-P 접합, P-N 접합, N-P-N 접합, P-N-P 접합 구조 중 적어도 하나로 형성될 수 있다.
The first conductive semiconductor layer 115, the active layer 117, and the second conductive semiconductor layer 119 may be defined as a light emitting structure 120. In addition, a third conductive semiconductor layer, eg, an N-type semiconductor layer, having a polarity opposite to that of the second conductive type may be formed on the second conductive semiconductor layer 119. Accordingly, the light emitting structure 120 may be formed of at least one of an NP junction, a PN junction, an NPN junction, and a PNP junction structure.

도 6을 참조하면, 발광 구조물(120)의 일부 영역(A1)에 대해 에칭을 수행하게 된다. 상기 발광 구조물(120)의 일부 영역(A1)은 상기 제1도전형 반도체층(115)이 노출될 수 있으며, 상기 제1도전형 반도체층(115)의 노출 부분은 상기 활성층(117)의 상면보다 낮은 높이로 형성될 수 있다.Referring to FIG. 6, etching is performed on a partial area A1 of the light emitting structure 120. A portion of the light emitting structure 120 may be exposed to the first conductive semiconductor layer 115, and an exposed portion of the first conductive semiconductor layer 115 may be formed on the top surface of the active layer 117. It can be formed at a lower height.

상기 에칭 과정은 상기 발광 구조물(120)의 상면 영역에 대해 마스크 패턴으로 마스킹한 다음, 상기 발광 구조물(120)의 일부 영역(A1)에 대해 건식 에칭을 수행하게 된다. 상기 건식 에칭은 ICP(Inductively Coupled Plasma) 장비, RIE(Reactive Ion Etching) 장비, CCP(Capacitive Coupled Plasma) 장비, 및 ECR(Electron Cyclotron Resonance) 장비 중 적어도 하나를 포함한다. 다른 에칭 방식으로서, 습식 에칭을 더 포함할 수 있으며, 이에 대해 한정하지는 않는다. The etching process masks the upper surface area of the light emitting structure 120 in a mask pattern, and then performs dry etching on the partial area A1 of the light emitting structure 120. The dry etching may include at least one of Inductively Coupled Plasma (ICP) equipment, Reactive Ion Etching (RIE) equipment, Capacitive Coupled Plasma (CCP) equipment, and Electron Cyclotron Resonance (ECR) equipment. Another etching method may further include, but is not limited to, wet etching.

여기서, 상기 발광 구조물(120)의 일부 영역(A1)은 에칭 영역으로서, 임의의 영역으로 설정될 수 있으며, 그 영역(A1)의 개수도 하나 또는 복수로 형성될 수 있다. Here, the partial region A1 of the light emitting structure 120 may be set to an arbitrary region as an etching region, and the number of the regions A1 may be one or plural.

도 7를 참조하면, 상기 발광 구조물(120) 위에 전극층(131)을 형성하게 된다. 상기 전극층(131)은 상기 제2도전형 반도체층(119)의 상면 면적보다 작은 면적으로 형성될 수 있으며, 이는 전극층(131)의 제조 과정에 따른 쇼트를 방지할 수 있다. 여기서, 상기 전극층(131)은 상기 제2도전형 반도체층(119)의 상면 에지로부터 소정 거리(D3) 이격된 영역과 상기 발광 구조물(120)의 일부 영역(A1)에 마스크로 마스킹한 다음, 스퍼터(Sputter) 장비 또는/및 증착 장비로 증착시켜 줄 수 있다. Referring to FIG. 7, an electrode layer 131 is formed on the light emitting structure 120. The electrode layer 131 may be formed to have a smaller area than the upper surface area of the second conductive semiconductor layer 119, which may prevent shorting due to the manufacturing process of the electrode layer 131. Here, the electrode layer 131 is masked with a mask on an area spaced apart from the upper edge of the second conductive semiconductor layer 119 by a predetermined distance D3 and a partial area A1 of the light emitting structure 120. Deposition may be carried out by sputter equipment or / and deposition equipment.

상기 전극층(131)은 적어도 반사율이 70% 이상이거나, 적어도 90% 이상인 금속 물질을 포함할 수 있다.The electrode layer 131 may include a metal material having a reflectance of at least 70% or at least 90%.

상기 전극층(131)은 오믹 접촉층/반사층/확산 방지층/보호층의 구조로 형성되거나, 반사층/확산 방지층/보호층의 구조로 형성되거나, 오믹 접촉층/반사층/보호층의 구조로 형성되거나, 반사층으로 형성될 수 있다. 상기 각 층의 물질 및 두께는 도 1의 설명을 참조하기로 한다.The electrode layer 131 may be formed of a structure of an ohmic contact layer / reflective layer / diffusion prevention layer / protective layer, a structure of a reflective layer / diffusion prevention layer / protective layer, or a structure of an ohmic contact layer / reflective layer / protective layer, It may be formed of a reflective layer. The material and thickness of each layer will be referred to the description of FIG. 1.

상기 제1도전형 반도체층(115) 위에 제1전극(135)를 형성하고, 상기 전극층(131) 위에 제2전극(137)을 형성하게 된다. 상기 제1전극(135) 및 제2전극(137)은 전극 형성 영역 이외의 영역을 마스크로 마스킹한 다음, 스퍼터 또는/및 증착 장비로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1전극(135) 및 제2전극(137)은 Cr, Ti, Co, Ni, V, Hf, Ag, Al, Ru, Rh, Pt, Pd, Ni, Mo, W, La, Ta, Ti 및 이들의 선택적인 합금 중에서 선택적으로 형성될 수 있다. 상기 제1전극(135) 및 제2전극(137)은 다층으로 형성될 수 있으며, 예컨대 상기의 물질을 이용하여 접착층/반사층/확산방지층/본딩층 중 적어도 2층을 포함할 수 있다. 상기 제1전극(135)와 상기 제2전극(137)은 동일 공정으로 동일한 적층 구조로 형성될 수 있으며, 이에 대해 한정하지는 않는다. The first electrode 135 is formed on the first conductive semiconductor layer 115, and the second electrode 137 is formed on the electrode layer 131. The first electrode 135 and the second electrode 137 may be formed by sputtering and / or deposition equipment after masking a region other than the electrode formation region with a mask, but are not limited thereto. The first electrode 135 and the second electrode 137 are Cr, Ti, Co, Ni, V, Hf, Ag, Al, Ru, Rh, Pt, Pd, Ni, Mo, W, La, Ta, Ti And optionally alloys thereof. The first electrode 135 and the second electrode 137 may be formed in multiple layers, and may include, for example, at least two layers of an adhesive layer / reflection layer / diffusion layer / bonding layer using the above materials. The first electrode 135 and the second electrode 137 may be formed in the same stacked structure in the same process, but is not limited thereto.

상기 제2전극(137)은 상기 전극층(131)과 상기 제2도전형 반도체층(119)에 물리적으로 접촉될 수 있다.
The second electrode 137 may be in physical contact with the electrode layer 131 and the second conductive semiconductor layer 119.

상기 전극층(131) 위에 절연층(133)을 형성하게 된다. 상기 절연층(133)은 스퍼터 또는 증착 방식으로 형성될 수 있다. 상기 절연층(133)은 상기 제1전극(135) 및 상기 제2전극(137)을 제외한 영역 상에 형성되어, 상기 전극층(131) 및 상기 제2도전형 반도체층(119)의 상면, 상기 제1도전형 반도체층(115)의 노출된 영역을 커버하게 된다.The insulating layer 133 is formed on the electrode layer 131. The insulating layer 133 may be formed by sputtering or deposition. The insulating layer 133 is formed on an area except for the first electrode 135 and the second electrode 137, and the upper surface of the electrode layer 131 and the second conductive semiconductor layer 119, and The exposed region of the first conductive semiconductor layer 115 is covered.

상기 절연층(133)은 Al, Cr, Si, Ti, Zn, Zr과 같은 물질의 산화물, 질화물, 불화물, 황화물 등 절연물질 또는 절연성 수지를 포함한다. 상기 절연층(133)은 예컨대, SiO2, Si3N4, Al2O3, TiO2 중에서 선택적으로 형성될 수 있다. 상기 절연층(133)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. The insulating layer 133 includes an insulating material or an insulating resin such as oxides, nitrides, fluorides, sulfides, and the like of Al, Cr, Si, Ti, Zn, and Zr. The insulating layer 133 may be selectively formed of, for example, SiO 2 , Si 3 N 4 , Al 2 O 3 , or TiO 2 . The insulating layer 133 may be formed as a single layer or a multilayer, but is not limited thereto.

여기서, 전극(135,137)의 형성 과정과 절연층(133)의 형성 과정은 서로 변경될 수 있다.
Here, the process of forming the electrodes 135 and 137 and the process of forming the insulating layer 133 may be changed.

도 8을 참조하면, 상기 제1전극(135) 위에 제1연결 전극(141)을 본딩하고, 상기 제2전극(137) 위에 제2연결 전극(143)을 본딩하게 된다. 상기 제1 연결 전극(141)는 솔더 볼 또는/및 금속 범프와 같은 전도성 패드를 포함하며, 상기 제1전극(135) 상에 본딩된다. 상기 제1연결 전극(141)은 상기 제1도전형 반도체층(115)의 상면에 대해 수직한 방향으로 배치될 수 있다. 상기 제2연결 전극(143)은 솔더 볼 또는/및 금속 범프와 같은 전도성 패드를 포함하며, 상기 제2전극(137) 상에 본딩된다. 상기 제2연결 전극(143)은 상기 제2도전형 반도체층(119)의 상면에 대해 수직한 방향으로 배치될 수 있다.Referring to FIG. 8, a first connection electrode 141 is bonded on the first electrode 135, and a second connection electrode 143 is bonded on the second electrode 137. The first connection electrode 141 includes a conductive pad such as solder balls and / or metal bumps, and is bonded onto the first electrode 135. The first connection electrode 141 may be disposed in a direction perpendicular to the top surface of the first conductive semiconductor layer 115. The second connection electrode 143 includes a conductive pad such as solder balls or / and metal bumps, and is bonded onto the second electrode 137. The second connection electrode 143 may be disposed in a direction perpendicular to the top surface of the second conductive semiconductor layer 119.

여기서, 상기 제1연결 전극(141)의 두께(H1)는 상기 제2연결 전극(143)의 두께(H2)보다 적어도 길게 형성될 수 있으며, 상기 제1연결 전극(141) 및 상기 제2연결 전극(143)의 하면은 서로 다른 평면 상에 배치되고, 이들의 상면은 동일한 평면 (즉, 수평 면)상에 배치된다.
Here, the thickness H1 of the first connection electrode 141 may be formed at least longer than the thickness H2 of the second connection electrode 143, and the first connection electrode 141 and the second connection may be formed. Lower surfaces of the electrodes 143 are disposed on different planes, and upper surfaces thereof are disposed on the same plane (ie, horizontal plane).

도 9를 참조하면, 지지 부재(151)는 상기 절연층(133) 위에 스퀴지 또는/및 디스펜싱 방식으로 형성하게 된다. 상기 지지 부재(151)는 실리콘 또는 에폭시와 같은 수지물 내에 열 확산제를 첨가하여 절연성 지지층으로 형성된다. 상기 열 확산제는 Al, Cr, Si, Ti, Zn, Zr과 같은 물질을 갖는 산화물, 질화물, 불화물, 황화물 중 적어도 하나의 물질 예컨대, 세라믹 재질을 포함할 수 있다. 상기 열 확산제는 소정 크기의 분말 입자, 알갱이, 필러(filler), 첨가제로 정의될 수 있다. 9, the support member 151 is formed on the insulating layer 133 by squeegeeing and / or dispensing. The support member 151 is formed of an insulating support layer by adding a heat spreader to a resin material such as silicone or epoxy. The heat spreader may include at least one of an oxide, a nitride, a fluoride, and a sulfide having a material such as Al, Cr, Si, Ti, Zn, Zr, for example, a ceramic material. The heat spreader may be defined as powder particles, granules, fillers, and additives of a predetermined size.

상기 열 확산제는 세라믹 재질을 포함하며, 상기 세라믹 재질은 동시 소성되는 저온 소성 세라믹(LTCC: low temperature co-fired ceramic) 또는 고온 소성 세라믹(HTCC: high temperature co-fired ceramic)을 포함한다. 상기 세라믹 재질은 질화물 또는 산화물과 같은 절연성 물질 중에서 열 전도도가 질화물이나 산화물보다 높은 금속 질화물로 형성될 수 있으며, 상기 금속 질화물은 예컨대, 열 전도도가 140 W/mK 이상의 물질을 포함할 수 있다. 상기 세라믹 재질은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, BN, Si3N4, SiC(SiC-BeO), BeO, CeO, AlN와 같은 세라믹 (Ceramic) 계열일 수 있다. 상기 열 전도성 물질은 C (다이아몬드, CNT)의 성분을 포함할 수 있다. 상기 열 확산제는 상기 지지 부재(151) 내에 1~99Wt/% 정도로 포함될 수 있어, 열 확산 효율을 위해 50% 이상으로 첨가될 수 있다.The heat spreader includes a ceramic material, and the ceramic material includes a low temperature co-fired ceramic (LTCC) or a high temperature co-fired ceramic (HTCC). The ceramic material may be formed of a metal nitride having thermal conductivity higher than that of nitride or oxide among the insulating materials such as nitride or oxide, and the metal nitride may include a material having a thermal conductivity of, for example, 140 W / mK or more. The ceramic material may be SiO 2 , Si x O y , Si 3 N 4 , Si x N y , SiO x N y , Al 2 O 3 , BN, Si 3 N 4 , SiC (SiC-BeO), BeO, CeO, It may be a ceramic series such as AlN. The thermally conductive material may comprise a component of C (diamond, CNT). The heat spreader may be included in the support member 151 in the range of about 1 to 99 Wt /%, and may be added to 50% or more for heat diffusion efficiency.

상기 지지 부재(151)는 잉크 또는 페이스트에 고분자 물질을 혼합하여 형성될 수 있으며, 상기 고분자 물질의 혼합 방식은 볼밀, 유성 볼밀, 임펠라 믹싱, Bead Mill, Basket Mill 을 이용한다. 이 경우 고른 분산을 위하여 용매와 분산제가 사용될 수 있으며, 용매는 점도 조절을 위해 첨가되며, 잉크의 경우 3 ~ 400Cps, 페이스트의 경우 1000 ~ 1백만 Cps 가 바람직하다. 또한, 그 종류는 물, 메탄올(Methanol), 에탄올(ethanol), 이소프로판올(isopropanol), 부틸카비톨(butylcabitol), MEK, 톨루엔(toluene), 자일렌(xylene), 디에틸렌글리콜(DiethyleneGlycol; DEG), 포름아미드(Formamide; FA), α-테르핀네올(α-terpineol; TP), γ-부티로락톤(γ-butylrolactone; BL), 메틸셀루로솔브(Methylcellosolve; MCS), 프로필메틸셀루로솔브(Propylmethylcellosolve; PM) 중 단독 또는 복수의 조합을 포함할 수도 있다. 추가적으로 입자간 결합을 증가 시키기 위해, 1-Trimethylsilylbut-1-yne-3-ol, Allytrimethylsilane, Trimethylsilyl methanesulfonate, TrimethylsilylThe support member 151 may be formed by mixing a polymer material in an ink or paste, and the method of mixing the polymer material may be a ball mill, an oil ball mill, an impeller mixing, a bead mill, a basket mill. In this case, a solvent and a dispersant may be used for even dispersion, and the solvent is added for viscosity control, and 3 to 400 Cps for ink and 1000 to 1 million Cps for paste are preferable. In addition, the type is water, methanol (ethanol), ethanol (isool), isopropanol (isopropanol), butylcabitol (butylcabitol), MEK, toluene (xylene), diethylene glycol (DiethyleneGlycol; DEG) , Formamide (FA), α-terpineol (TP), γ-butyrolactone (BL), methylcellosolve (MCS), propylmethylcellulose solution (Propylmethylcellosolve; PM) may include a single or a plurality of combinations. In order to increase the interparticle bonding, 1-Trimethylsilylbut-1-yne-3-ol, Allytrimethylsilane, Trimethylsilyl methanesulfonate, Trimethylsilyl

tricholoracetate, Methyl trimethylsilylacetate, Trimethylsilyl propionic acidtricholoracetate, Methyl trimethylsilylacetate, Trimethylsilyl propionic acid

등의 실란 계열의 첨가물이 들어 갈 수 있으나, 이의 경우 겔화 (gelation)의 위험Silane-based additives such as these may enter, but in this case, risk of gelation

성이 있으므로 첨가의 선택은 신중을 기해야 한다.The choice of addition should be carefully.

여기서, 제조 공정 상에서, 솔더 범프와 같은 연결 전극은 미리 제조하여 본딩한 후, 상기 연결 전극의 둘레에 지지 부재를 형성할 수 있다. 반대로 잉크 또는 페이스트와 같은 절연층은 프린트 또는 디스펜싱한 다음, 경화시킨 후, 연결 전극에 상응하는 구멍을 형성한 후, 전도성 재질을 채워 연결 전극을 형성할 수 있다.Here, in the manufacturing process, a connection electrode such as solder bumps may be manufactured and bonded in advance, and then a support member may be formed around the connection electrode. On the contrary, the insulating layer, such as ink or paste, may be printed or dispensed, cured, and then formed with a hole corresponding to the connection electrode, and then filled with a conductive material to form the connection electrode.

상기 지지 부재(151)의 두께(T1)는 상기 제1연결 전극(141) 및 제2연결 전극(143)의 상면 높이와 동일한 높이를 갖는 두께로 형성될 수 있다. 상기 지지 부재(151)의 두께(T1)는 상기 제1연결 전극(141) 및 상기 제2연결 전극(143)의 상면이 노출되는 정도로 형성될 수 있다.The thickness T1 of the support member 151 may be formed to a thickness having the same height as the top surface of the first connection electrode 141 and the second connection electrode 143. The thickness T1 of the support member 151 may be formed such that the top surfaces of the first connection electrode 141 and the second connection electrode 143 are exposed.

상기 지지 부재(151)는 상기 제1연결 전극(141), 상기 제2연결 전극(143), 상기 제1전극(135) 및 상기 제2전극(137)의 둘레에 채워지게 된다. 상기 지지 부재(151)의 상면에는 상기 제1연결 전극(141) 및 상기 제2연결 전극(143)의 상면이 노출된다. The support member 151 is filled around the first connection electrode 141, the second connection electrode 143, the first electrode 135, and the second electrode 137. An upper surface of the first connection electrode 141 and the second connection electrode 143 is exposed on an upper surface of the support member 151.

상기 지지 부재(151)는 절연성 지지층으로서, 복수의 연결 전극(141,143)의 둘레를 지지하게 된다. 즉, 상기 복수의 연결 전극(141,143)은 상기 지지 부재(151) 내에 삽입된 형태로 배치된다. The support member 151 is an insulating support layer and supports the circumferences of the plurality of connection electrodes 141 and 143. That is, the plurality of connection electrodes 141 and 143 may be inserted into the support member 151.

상기 지지 부재(151)에 대해 소정 온도 예컨대, 200℃±100℃ 내에서 경화되며, 이러한 경화 온도는 반도체층에 영향을 주지 않는 범위이다.
The support member 151 is cured within a predetermined temperature, for example, 200 ° C. ± 100 ° C., and the curing temperature is in a range that does not affect the semiconductor layer.

여기서, 상기 지지 부재(151)를 형성한 후, 상기 지지 부재(151) 내에 연결 전극 구멍을 형성한 후, 상기 제1 및 제2 연결 전극(141,143)을 형성할 수 있다. Here, after the supporting member 151 is formed, a connection electrode hole is formed in the supporting member 151, and then the first and second connection electrodes 141 and 143 may be formed.

여기서, 상기 기판(111)의 두께는 150㎛ 이상의 두께이거나, 상기 기판(111)의 하면의 폴리싱 과정을 거쳐 30㎛~500㎛ 범위의 두께로 형성될 수 있다. 이는 발광 소자(100) 내에 상기 기판(111)의 반대측에 별도의 지지 부재(151)을 더 구비함으로써, 기판(111)이 광을 방출하는 층으로 사용되므로, 상기 기판(111)의 두께는 더 얇게 가공될 수 있다. 여기서, 상기 지지 부재(151), 상기 제1연결 전극(141) 및 제2연결 전극(143)의 표면을 CMP(chemical mechanical polishing) 공정과 같은 폴리싱 공정을 수행할 수 있다. 다른 예로서, 상기 지지 부재(151)를 형성한 다음, 상기 지지 부재(151) 상에 전극 구멍을 각각 형성하고, 상기 전극 구멍을 통해 제1연결 전극 및 제2연결 전극을 형성하여 완성할 수 있다.The thickness of the substrate 111 may be 150 μm or more, or may be formed to a thickness in the range of 30 μm to 500 μm through a polishing process of the lower surface of the substrate 111. This is further provided by a separate support member 151 on the opposite side of the substrate 111 in the light emitting device 100, the substrate 111 is used as a layer for emitting light, the thickness of the substrate 111 is further It can be processed thinly. In this case, a polishing process such as a chemical mechanical polishing (CMP) process may be performed on the surfaces of the support member 151, the first connection electrode 141, and the second connection electrode 143. As another example, the support member 151 may be formed, and then electrode holes may be formed on the support member 151, respectively, and the first connection electrode and the second connection electrode may be formed through the electrode holes. have.

도 9와 같이 제조된 발광 소자를 180도 회전 시킨 후, 도 10과 같이 상기 기판(111)의 제1면(S1) 즉, 반도체층이 형성된 면의 반대측 제2면(S2) 위에 마스크 패턴을 배치하고, 제2에칭 방식을 통해 복수의 제2돌기(12A) 및 제2오목부(12B)를 갖는 제2패턴부(12)를 형성하게 된다. 상기 제2에칭 방식은 습식 에칭 및 건식 에칭 중 적어도 하나로 이용할 수 있다. 상기 제2에칭 방식은 습식 에칭 및 건식 에칭 중 적어도 하나로 이용할 수 있다. 상기 제2패턴부(12)에 대한 상세한 설명은 도 1 및 도 3을 참조하기로 한다. 여기서, 상기 습식 에칭 방식을 이용하여 불 규칙적인 간격을 갖는 오목부 또는 돌기들을 형성할 수 있고, 건식 에칭 방식을 이용하여 주기적인 또는 불규칙적인 간격을 갖는 오목부 또는 돌기들을 형성할 수 있다.
After rotating the light emitting device manufactured as shown in FIG. 9 by 180 degrees, as shown in FIG. 10, a mask pattern is formed on the first surface S1 of the substrate 111, that is, the second surface S2 opposite to the surface on which the semiconductor layer is formed. The second pattern portion 12 having the plurality of second protrusions 12A and the second concave portion 12B is formed through the second etching method. The second etching method may be used in at least one of a wet etching and a dry etching. The second etching method may be used in at least one of a wet etching and a dry etching. The second pattern part 12 will be described in detail with reference to FIGS. 1 and 3. Here, the wet etching method may be used to form recesses or protrusions having irregular intervals, and the dry etching method may be used to form recesses or protrusions having periodic or irregular intervals.

도 10의 발광 소자는 개별 칩 단위로 스크라이빙, 브레이킹 및 커팅 공정 중 적어도 한 공정에 의해 도 1과 같은 개별 발광 소자로 제공될 수 있다. 상기 발광 소자는 웨이퍼 레벨에서 패키징됨으로써, 모듈 기판 상에 별도의 와이어 없이 플립 본딩 방식으로 탑재될 수 있다.
The light emitting device of FIG. 10 may be provided to an individual light emitting device as shown in FIG. 1 by at least one of scribing, breaking, and cutting processes on an individual chip basis. The light emitting device may be packaged at the wafer level, so that the light emitting device may be mounted on a module substrate by flip bonding without a separate wire.

도 11은 도 1의 발광 소자가 탑재된 발광 장치를 나타낸 도면이다.FIG. 11 illustrates a light emitting device on which the light emitting device of FIG. 1 is mounted.

도 11을 참조하면, 도 1의 발광 소자는 도 11과 같이 모듈 기판(170) 상에 탑재되어 발광 모듈과 같은 장치로 이용할 수 있다. 상기 발광 소자(100)는 모듈 기판(170) 상에 플립 방식으로 탑재된다.Referring to FIG. 11, the light emitting device of FIG. 1 may be mounted on the module substrate 170 as shown in FIG. 11 and used as a device such as a light emitting module. The light emitting device 100 is mounted on the module substrate 170 by a flip method.

상기 모듈 기판(170)은 금속층(171) 상에 절연층(172)이 배치되고, 상기 절연층(172) 상에 제1전극 패드(173) 및 제2전극 패드(174)가 형성되며, 상기 제1전극 패드(173) 및 제2전극 패드(174)는 랜드 패턴으로서, 전원을 공급해 주게 된다. 상기 절연층(172) 상에는 상기 전극 패드(173,174) 영역을 제외한 영역에 보호층(175)이 형성되며, 상기 보호층(175)은 솔더 레지스트(Solder resist) 층, 반사층 또는 절연층으로서, 백색 또는 녹색 보호층을 포함한다. 상기 보호층(175)은 광을 효율적으로 반사시켜 주어, 반사 광량을 개선시켜 줄 수 있다.In the module substrate 170, an insulating layer 172 is disposed on the metal layer 171, and a first electrode pad 173 and a second electrode pad 174 are formed on the insulating layer 172. The first electrode pad 173 and the second electrode pad 174 are supplied as a land pattern to supply power. A protective layer 175 is formed on the insulating layer 172 except for the electrode pads 173 and 174, and the protective layer 175 is a solder resist layer, a reflective layer, or an insulating layer. Green protective layer. The protective layer 175 reflects the light efficiently, thereby improving the amount of reflected light.

상기 모듈 기판(170)은 회로패턴(미도시)을 포함하는 인쇄회로기판(PCB, Printed Circuit Board)일 수 있다. 다만, 상기 모듈 기판(170)은 수지 계열의 PCB, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다. The module substrate 170 may be a printed circuit board (PCB) including a circuit pattern (not shown). However, the module substrate 170 may include a resin-based PCB, a metal core PCB (MCPCB, Metal Core PCB), a flexible PCB (FPCB, Flexible PCB) and the like, but is not limited thereto.

상기 제1전극 패드(173) 상에는 상기 발광 소자(100)의 제1연결 전극(141)이 대응되며, 상기 제2전극 패드(174) 상에는 상기 발광 소자(100)의 제2연결 전극(143)이 대응된다. 상기 제1전극 패드(173)과 상기 제1연결 전극(141)은 본딩 물질(177)에 의해 본딩되며, 상기 제2전극 패드(174) 및 상기 제2연결 전극(143)은 본딩 물질(177)에 의해 본딩된다. The first connection electrode 141 of the light emitting device 100 corresponds to the first electrode pad 173, and the second connection electrode 143 of the light emitting device 100 corresponds to the second electrode pad 174. This corresponds. The first electrode pad 173 and the first connection electrode 141 are bonded by the bonding material 177, and the second electrode pad 174 and the second connection electrode 143 are bonded by the bonding material 177. Is bonded by

상기 발광 소자(100)는 상기 제1전극 패드(173) 및 제2전극 패드(174)로부터 공급된 전원에 의해 동작하고, 발생된 열은 상기 제1연결 전극(141) 및 제2연결 전극(143)를 통해 전도된 후, 상기 지지 부재(151)의 전 표면을 통해 방열될 수 있다. 상기 지지 부재(151)의 하면은 상기 모듈 기판(170)의 상면으로부터 이격되며, 그 이격된 거리는 상기 본딩 물질(177)의 두께 정도로 이격될 수 있다. The light emitting device 100 is operated by power supplied from the first electrode pad 173 and the second electrode pad 174, and the generated heat is generated by the first connection electrode 141 and the second connection electrode ( After conducting through 143, heat may radiate through the entire surface of the support member 151. The bottom surface of the support member 151 may be spaced apart from the top surface of the module substrate 170, and the spaced distance may be spaced apart from the thickness of the bonding material 177.

상기 발광 소자(100)의 제1연결 전극(141), 제2연결 전극(143), 및 지지 부재(151)의 하면과 상기 모듈 기판(170)의 상면 사이의 간격은 동일한 간격으로 형성될 수 있다. Spaces between the bottom surface of the first connection electrode 141, the second connection electrode 143, and the support member 151 of the light emitting device 100 and the top surface of the module substrate 170 may be formed at the same interval. have.

상기 모듈 기판(170) 상에는 하나의 발광 소자(100)를 탑재한 구성에 대해 개시하였으나, 복수의 발광 소자(100)를 어레이할 수 있으며, 이에 대해 한정하지는 않는다. 상기 발광 소자(100)는 기판(111)의 제1패턴부(11)와 제2패턴부(12)에 의해 광 추출 효율이 개선될수 있다.
Although the configuration in which one light emitting device 100 is mounted on the module substrate 170 is disclosed, a plurality of light emitting devices 100 may be arrayed, but the embodiment is not limited thereto. In the light emitting device 100, light extraction efficiency may be improved by the first pattern part 11 and the second pattern part 12 of the substrate 111.

도 12는 제2실시 예에 따른 발광 소자를 나타낸 측 단면도이다. 12 is a side sectional view showing a light emitting device according to the second embodiment.

도 11을 참조하면, 발광 소자는 제1패턴부(11) 및 제2패턴부(12)를 갖는 기판(111), 제1반도체층(113), 제1도전형 반도체층(115), 활성층(117), 제2도전형 반도체층(119), 전극층(131), 절연층(133), 제1전극(135), 제2전극(137), 제1연결 전극(141), 제2연결 전극(143), 및 지지부재(151)을 포함할 수 있다.Referring to FIG. 11, the light emitting device includes a substrate 111 having a first pattern portion 11 and a second pattern portion 12, a first semiconductor layer 113, a first conductive semiconductor layer 115, and an active layer. 117, the second conductive semiconductor layer 119, the electrode layer 131, the insulating layer 133, the first electrode 135, the second electrode 137, the first connection electrode 141, and the second connection The electrode 143 and the support member 151 may be included.

또한 상기 발광 소자는 상기 지지 부재(151)의 반대측 기판(111)의 제2면(S2)에 제2패턴부(12)와, 상기 제2면(S2)에 미세 요철 패턴(13)을 포함한다. 상기 미세 요철 패턴(13)은 상기 제2패턴부(12)의 제2오목부(12B) 또는 제2돌기(12A)의 크기보다는 적은 크기로 형성될 수 있다.In addition, the light emitting device includes a second pattern portion 12 on the second surface S2 of the substrate 111 opposite to the support member 151, and a fine uneven pattern 13 on the second surface S2. do. The fine concave-convex pattern 13 may have a size smaller than that of the second concave portion 12B or the second protrusion 12A of the second pattern portion 12.

상기 미세 요철 패턴(13)은 상기 제2면(S2)에 상기 제2면(S2)보다 낮은 깊이의 제3오목부들이 서로 이격되어 배치되며, 상기 제3오목부는 상기 제2돌기(12A)의 사이즈에 비해 50% 이상 작은 사이즈로 형성될 수 있으며, 예컨대 상기 제2돌기(12A)의 사이즈에 비해 1/2~1/100 범위의 사이즈로 형성될 수 있다. 상기 제3오목부의 사이즈는 최대 너비, 한 변의 길이, 반지름, 두께 또는 높이 중 적어도 하나일 수 있으며, 이에 대해 한정하지는 않는다. 상기 제3오목부의 깊이 또는 너비의 사이즈는 0.1nm-100nm 범위로 형성되거나, 0.1nm-1㎛ 범위로 형성될 수 있다. The fine concave-convex pattern 13 is disposed on the second surface S2 with third recessed portions having a lower depth than the second surface S2 spaced apart from each other, and the third recessed portion 12A is disposed on the second protrusion 12A. It may be formed in a size smaller than 50% compared to the size of, for example, may be formed in a size of 1/2 ~ 1/100 range compared to the size of the second projection (12A). The size of the third recess may be at least one of a maximum width, a length of one side, a radius, a thickness, or a height, but is not limited thereto. The size of the depth or the width of the third recess may be formed in the range of 0.1 nm-100 nm, or in the range of 0.1 nm-1 μm.

상기 제2패턴부(12)는 입사되는 광의 임계각을 변환시켜 주며, 상기 미세 요철 패턴(13)은 상기 제2패턴부(12)로 입사되는 광과 상기 기판(111) 제2면(S2)으로 입사되는 광의 임계각을 변환시켜 주게 된다. 상기 기판(111)의 상부에 서로 다른 사이즈를 갖는 요철 패턴을 형성해 줌으로써, 입사되는 광의 전반사 비율을 낮추어 광 추출 효율을 개선시켜 줄 수 있다. The second pattern part 12 converts a critical angle of incident light, and the fine uneven pattern 13 is light incident on the second pattern part 12 and the substrate 111 and the second surface S2. The critical angle of the incident light is converted. By forming the uneven patterns having different sizes on the substrate 111, the total reflection ratio of the incident light can be lowered to improve the light extraction efficiency.

상기 미세 요철 패턴(13)의 제3오목부들은 일정한 주기로 형성되거나, 랜덤한 간격 또는 불규칙한 간격으로 형성될 수 있다.
Third concave portions of the fine concave-convex pattern 13 may be formed at regular intervals, or may be formed at random intervals or at irregular intervals.

도 13은 제3실시 예에 따른 발광 소자를 나타낸 측 단면도이다.13 is a side sectional view showing a light emitting device according to the third embodiment.

도 13을 참조하면, 발광 소자는 제1패턴부(11) 및 제2패턴부(12)를 갖는 기판(111), 제1반도체층(113), 제1도전형 반도체층(115), 활성층(117), 제2도전형 반도체층(119), 전극층(131), 절연층(133), 제1전극(135), 제2전극(137), 제1연결 전극(141), 제2연결 전극(143), 지지부재(152,152A) 및 형광체층(161)을 포함할 수 있다. 또한 상기 기판(111)은 제2면(S2)에 미세 요철 패턴(13)을 포함할 수 있다.Referring to FIG. 13, the light emitting device includes a substrate 111 having a first pattern portion 11 and a second pattern portion 12, a first semiconductor layer 113, a first conductive semiconductor layer 115, and an active layer. 117, the second conductive semiconductor layer 119, the electrode layer 131, the insulating layer 133, the first electrode 135, the second electrode 137, the first connection electrode 141, and the second connection The electrode 143, the support members 152 and 152A, and the phosphor layer 161 may be included. In addition, the substrate 111 may include a fine concave-convex pattern 13 on the second surface S2.

상기 형광체층(161)은 상기 기판(111) 및 상기 발광 구조물(120) 중 적어도 한 표면 위에 접착된 형광 필름이거나 도포된 층일 수 있으며, 단층 또는 다층으로 형성될 수 있다. The phosphor layer 161 may be a fluorescent film or a coated layer adhered on at least one surface of the substrate 111 and the light emitting structure 120, and may be formed as a single layer or a multilayer.

상기 형광체층(161)은 상기 기판(111)의 제2면(S2) 위, 상기 기판(111) 및 상기 발광 구조물(120)의 적어도 한 측면에 형성된다. 상기 형광체층(161)의 두께는 1~100,000㎛로 형성될 수 있으며, 다른 예로서 1~10,000㎛의 두께로 형성될 수 있다. 상기 형광체층(161)의 두께는 발광 구조물(120)의 두께 방향의 길이일 수 있다. 상기 형광체층(161)은 발광 구조물(120)의 측면 영역 중에서 제1전극(135)의 형성 영역을 제외한 영역에 형성되고, 형광체층(161)의 양 단부는 발광 구조물(120)의 제2도전형 반도체층(119)의 측면까지 연장되어 배치될 수 있다. The phosphor layer 161 is formed on at least one side surface of the substrate 111 and the light emitting structure 120 on the second surface S2 of the substrate 111. The phosphor layer 161 may have a thickness of 1 to 100,000 μm, and as another example, a thickness of 1 to 10,000 μm. The thickness of the phosphor layer 161 may be a length in the thickness direction of the light emitting structure 120. The phosphor layer 161 is formed in a region of the side surface of the light emitting structure 120 except for a region in which the first electrode 135 is formed, and both ends of the phosphor layer 161 are second conductive of the light emitting structure 120. It may be extended to the side of the type semiconductor layer 119.

상기 형광체층(161)은 서로 다른 형광체층을 포함할 수 있으며, 상기 서로 다른 형광체층은 제1층은 적색, 황색, 녹색 형광체층 어느 한 형광체층이고, 제2층은 상기 제1층 위에 형성되며 상기 제1층과 다른 형광체층으로 형성될 수 있다. 상기 형광체층(161)은 중첩되지 않는 제1영역과 제2영역에 서로 다른 형광체층을 배치할 수 있다. 상기 형광체층(161)과 상기 발광 구조물의 측면에는 보호를 위한 투광성 수지 재질의 보호층이 더 형성될 수 있으며, 이에 대해 한정하지는 않는다.The phosphor layer 161 may include different phosphor layers, and the different phosphor layers may include one phosphor layer of a red, yellow, or green phosphor layer, and a second layer formed on the first layer. And a phosphor layer different from the first layer. The phosphor layer 161 may be disposed with different phosphor layers in the first and second regions that do not overlap. A protective layer made of a transparent resin material for protection may be further formed on the side of the phosphor layer 161 and the light emitting structure, but is not limited thereto.

상기 형광체층(161)은 상기 발광 소자의 표면에 직접 접촉되거나, 투광성 수지층이나 접착층에 의해 접착될 수 있으며, 이에 대해 한정하지는 않는다.The phosphor layer 161 may be in direct contact with the surface of the light emitting device, or may be bonded by a light transmitting resin layer or an adhesive layer, but is not limited thereto.

상기 기판(111)은 제1면(S1)에 형성된 제1요철 구조의 제1패턴부(11)와, 상기 제2면(S2)에 형성된 제2패턴부(12) 및 미세 요철 패턴(13)을 포함한다. 상기 형광체층(161)은 상기 제2패턴부(12)를 따라 요철 구조로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 기판(111)의 상부를 통해 추출되는 광량을 증가시켜 줄 수 있으며, 이에 따라 상기 형광체층(161)에 의한 색 혼합이 개선될 수 있다.The substrate 111 may include a first pattern portion 11 having a first uneven structure formed on the first surface S1, a second pattern portion 12 formed on the second surface S2, and a fine uneven pattern 13. ). The phosphor layer 161 may be formed in a concave-convex structure along the second pattern portion 12, but is not limited thereto. The amount of light extracted through the upper portion of the substrate 111 may be increased, and thus color mixing by the phosphor layer 161 may be improved.

또한 다른 예로서, 상기 기판(111)의 위 또는 상기 형광체층(161)의 위에는 렌즈가 형성될 수 있으며, 상기 렌즈는 몸체의 중심 축에 대해 전 반사 기울기를 갖는 전 반사면을 갖거나, 오목 및 볼록한 표면 중 적어도 하나를 포함할 수 있다 As another example, a lens may be formed on the substrate 111 or on the phosphor layer 161, and the lens may have a total reflection surface having a total reflection slope with respect to a central axis of the body, or may be concave. And convex surfaces.

지지부재(152,152A)는 제1전극(135) 및 제1연결 전극(141)의 둘레에 제1지지부재(152)와, 상기 제1지지 부재(152)와 이격되며 상기 제2전극(137) 및 상기 제2연결 전극(143)의 둘레에 제2지지부재(152)를 포함한다. 상기 제1지지 부재(152)와 제2지지 부재(152A)는 분리 홈(152B)에 의해 서로 분리되므로, 절연성 물질뿐만 아니라, 전도성 물질로 형성될 수 있다. 상기 전도성 재질은 카본(Carbon), 실리콘 카바이드(SiC)와 같은 전도성 물질이거나 금속으로도 형성될 수 있다. 상기 제1지지 부재(152)와 상기 제2지지 부재(152A)가 전도성 재질인 경우, 상기 제1연결 전극(141) 및 상기 제2연결 전극(143)의 재질과는 다른 재질로 형성될 수 있다. The support members 152 and 152A are spaced apart from the first support member 152 and the first support member 152 around the first electrode 135 and the first connection electrode 141. And a second support member 152 around the second connection electrode 143. Since the first support member 152 and the second support member 152A are separated from each other by the separation groove 152B, not only an insulating material but also a conductive material may be formed. The conductive material may be a conductive material such as carbon, silicon carbide (SiC), or may be formed of a metal. When the first support member 152 and the second support member 152A are conductive materials, the first support member 152 and the second support member 152A may be formed of materials different from those of the first connection electrode 141 and the second connection electrode 143. have.

상기 제1지지 부재(152)와 상기 제2지지 부재(152A)는 도 1의 물질을 사용할 수 있으며, 이에 대해 한정하지는 않는다.
The first support member 152 and the second support member 152A may use the material of FIG. 1, but are not limited thereto.

도 15는 도 1의 발광 소자가 탑재된 발광 소자 패키지를 나타낸 도면이다.FIG. 15 is a view illustrating a light emitting device package in which the light emitting device of FIG. 1 is mounted.

도 15를 참조하면, 발광 소자 패키지(200)는 몸체부(211)와, 상기 몸체부(211)에 설치된 제1리드 전극(215) 및 제2리드 전극(217)과, 몰딩 부재(219), 및 발광소자(100)를 포함한다.Referring to FIG. 15, the light emitting device package 200 may include a body part 211, a first lead electrode 215 and a second lead electrode 217 installed on the body part 211, and a molding member 219. , And the light emitting device 100.

상기 몸체부(211)는 고반사 수지 계열(예; PPA), 폴리머 계열, 플라스틱 계열 중에서 선택적으로 사출 성형되거나, 단층 또는 다층의 기판 적층 구조로 형성될 수 있다. 상기 몸체부(211)는 투명한 실리콘 재질로 형성될 수 있다. The body portion 211 may be injection molded selectively from a high reflection resin series (eg, PPA), a polymer series, or a plastic series, or may be formed in a single layer or multilayer substrate stack structure. The body portion 211 may be formed of a transparent silicon material.

상기 몸체부(211)는 상부가 개방된 캐비티(212)를 포함하며, 상기 캐비티(212)의 둘레면은 경사지거나 캐비티 바닥면에 대해 수직하게 형성될 수 있다. The body portion 211 includes a cavity 212 having an open top, and a circumferential surface of the cavity 212 may be inclined or formed perpendicular to the cavity bottom surface.

상기 캐비티(212) 내에는 적어도 하나의 리드 전극 예컨대, 2개 이상의 리드 전극이 배치될 수 있다. 상기 캐비티(212)의 바닥에는 제1리드 전극(215) 및 제2리드 전극(217)이 배치되며, 상기 제1리드 전극(215) 및 제2리드 전극(217)은 서로 이격된다. At least one lead electrode, for example, two or more lead electrodes may be disposed in the cavity 212. A first lead electrode 215 and a second lead electrode 217 are disposed on the bottom of the cavity 212, and the first lead electrode 215 and the second lead electrode 217 are spaced apart from each other.

상기 제1리드 전극(215) 및 제2리드 전극(217) 위에 발광 소자(100)가 플립 방식으로 본딩된다. 즉, 상기 발광 소자(100)의 제1연결 전극(141)은 제1리드 전극(215)에 본딩되며, 상기 제2연결 전극(143)은 제2리드 전극(217)에 본딩된다.The light emitting device 100 is bonded to the first lead electrode 215 and the second lead electrode 217 by a flip method. That is, the first connection electrode 141 of the light emitting device 100 is bonded to the first lead electrode 215, and the second connection electrode 143 is bonded to the second lead electrode 217.

상기 제1리드 전극(215) 및 상기 제2리드 전극(217)의 상면과 상기 발광 소자(100)의 하면 즉, 제1연결 전극(141), 제2연결 전극(143), 및 상기 지지 부재(151)의 하면 사이의 간격은 동일한 간격으로 형성될 수 있다. Upper surfaces of the first lead electrode 215 and the second lead electrode 217 and a lower surface of the light emitting device 100, that is, the first connection electrode 141, the second connection electrode 143, and the support member. Spaces between the lower surfaces of the 151 may be formed at the same interval.

상기 발광 소자(100)의 지지 부재(151)는 상기 제1리드 전극(215) 및 상기 제2리드 전극(217) 상에 이격되며, 전 표면을 통해 방열하게 된다. The support member 151 of the light emitting device 100 is spaced apart on the first lead electrode 215 and the second lead electrode 217 and radiates heat through the entire surface.

상기 캐비티(212) 내에는 몰딩 부재(219)가 형성되며, 상기 몰딩 부재(219)는 실리콘 또는 에폭시와 같은 투광성 수지 재질로 형성될 수 있으며, 형광체를 포함할 수 있다.A molding member 219 is formed in the cavity 212, and the molding member 219 may be formed of a light transmissive resin material such as silicon or epoxy, and may include a phosphor.

상기 발광소자(100)의 내부에서 발생된 광은 발광 소자(100)의 상면 및 측면을 통해 대부분의 광이 추출되며, 상기 추출된 광은 상기 몰딩 부재(219)를 통해 외부로 방출될 수 있다. 여기서, 상기 발광 소자(100)의 상면에 도 1과 같이 형성된 제1패턴부(11)와 제2패턴부(12)에 의해 기판의 상면을 통한 광 추출 효율은 더 개선될 수 있다.Light generated in the light emitting device 100 may be extracted through the top and side surfaces of the light emitting device 100, and the extracted light may be emitted to the outside through the molding member 219. . Here, the light extraction efficiency through the upper surface of the substrate by the first pattern portion 11 and the second pattern portion 12 formed on the upper surface of the light emitting device 100 can be further improved.

상기 발광 소자 패키지(200)는 상기에 개시된 실시 예들의 발광 소자 중 하나 또는 복수로 탑재할 수 있으며, 이에 대해 한정하지는 않는다. 상기 발광 소자 패키지는 형광체층을 갖는 다른 실시 예의 발광 소자가 탑재된 경우, 상기 몰딩 부재(219) 내에 별도의 형광체를 첨가하지 않을 수 있으며, 서로 다른 형광체 또는 서로 유사한 컬러를 발광하는 형광체를 첨가할 수 있다.
The light emitting device package 200 may be mounted as one or a plurality of light emitting devices of the above-described embodiments, but is not limited thereto. When the light emitting device package includes a light emitting device according to another embodiment having a phosphor layer, a separate phosphor may not be added to the molding member 219, and phosphors emitting different colors or similar colors may be added. Can be.

<조명 시스템><Lighting system>

실시예에 따른 발광 소자 또는 발광 소자 패키지는 라이트 유닛에 적용될 수 있다. 상기 라이트 유닛은 복수의 발광 소자 또는 발광 소자 패키지가 어레이된 구조를 포함한다. 도 16 및 도 17에 도시된 표시 장치, 도 18에 도시된 조명 장치를 포함하고, 조명등, 신호등, 차량 전조등, 전광판 등이 포함될 수 있다.The light emitting device or the light emitting device package according to the embodiment may be applied to the light unit. The light unit includes a structure in which a plurality of light emitting devices or light emitting device packages are arranged. 16 and 17, the lighting device shown in FIG. 18, and may include a lamp, a traffic light, a vehicle headlight, an electric sign, and the like.

도 16은 실시 예에 따른 표시 장치의 분해 사시도이다. 16 is an exploded perspective view of a display device according to an exemplary embodiment.

도 16을 참조하면, 실시예에 따른 표시 장치(1000)는 도광판(1041)과, 상기 도광판(1041)에 빛을 제공하는 발광 모듈(1031)와, 상기 도광판(1041) 아래에 반사 부재(1022)와, 상기 도광판(1041) 위에 광학 시트(1051)와, 상기 광학 시트(1051) 위에 표시 패널(1061)과, 상기 도광판(1041), 발광 모듈(1031) 및 반사 부재(1022)를 수납하는 바텀 커버(1011)를 포함할 수 있으나, 이에 한정되지 않는다.Referring to FIG. 16, the display apparatus 1000 according to the embodiment includes a light guide plate 1041, a light emitting module 1031 that provides light to the light guide plate 1041, and a reflective member 1022 under the light guide plate 1041. ), An optical sheet 1051 on the light guide plate 1041, a display panel 1061, a light guide plate 1041, a light emitting module 1031, and a reflective member 1022 on the optical sheet 1051. The bottom cover 1011 may be included, but is not limited thereto.

상기 바텀 커버(1011), 반사시트(1022), 도광판(1041), 광학 시트(1051)는 라이트 유닛(1050)으로 정의될 수 있다.The bottom cover 1011, the reflective sheet 1022, the light guide plate 1041, and the optical sheet 1051 can be defined as a light unit 1050.

상기 도광판(1041)은 빛을 확산시켜 면광원화 시키는 역할을 한다. 상기 도광판(1041)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphthalate) 수지 중 하나를 포함할 수 있다. The light guide plate 1041 serves to diffuse light into a surface light source. The light guide plate 1041 is made of a transparent material, for example, acrylic resin-based such as polymethyl metaacrylate (PMMA), polyethylene terephthlate (PET), polycarbonate (PC), cycloolefin copolymer (COC), and polyethylene naphthalate (PEN). It may include one of the resins.

상기 발광모듈(1031)은 상기 도광판(1041)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 표시 장치의 광원으로써 작용하게 된다.The light emitting module 1031 provides light to at least one side of the light guide plate 1041, and ultimately acts as a light source of the display device.

상기 발광모듈(1031)은 상기 바텀 커버(1011) 내에 적어도 하나가 배치되며, 상기 도광판(1041)의 적어도 한 측면에서 직접 또는 간접적으로 광을 제공할 수 있다. 상기 발광 모듈(1031)은 모듈 기판(1033)과 상기에 개시된 실시 예에 따른 발광 소자(100)를 포함하며, 상기 발광 소자(100)는 상기 모듈 기판(1033) 상에 소정 간격으로 어레이될 수 있다. 다른 예로서, 상기 모듈 기판(1033) 위에는 실시 예에 따른 발광 소자 패키지가 어레이될 수 있다.At least one light emitting module 1031 may be disposed in the bottom cover 1011, and may provide light directly or indirectly on at least one side of the light guide plate 1041. The light emitting module 1031 may include a module substrate 1033 and a light emitting device 100 according to the exemplary embodiment disclosed above, and the light emitting device 100 may be arranged on the module substrate 1033 at predetermined intervals. have. As another example, the light emitting device package according to the embodiment may be arrayed on the module substrate 1033.

상기 모듈 기판(1033)은 회로패턴(미도시)을 포함하는 인쇄회로기판(PCB, Printed Circuit Board)일 수 있다. 다만, 상기 모듈 기판(1033)은 일반 PCB 뿐 아니라, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다. 상기 발광 소자(100)는 상기 바텀 커버(1011)의 측면 또는 방열 플레이트 상에 탑재될 경우, 상기 모듈 기판(1033)은 제거될 수 있다. 여기서, 상기 방열 플레이트의 일부는 상기 바텀 커버(1011)의 상면에 접촉될 수 있다.The module substrate 1033 may be a printed circuit board (PCB) including a circuit pattern (not shown). However, the module substrate 1033 may include not only a general PCB but also a metal core PCB (MCPCB, Metal Core PCB), a flexible PCB (FPCB, Flexible PCB) and the like, but is not limited thereto. When the light emitting device 100 is mounted on the side surface of the bottom cover 1011 or the heat dissipation plate, the module substrate 1033 may be removed. Here, a part of the heat radiating plate may be in contact with the upper surface of the bottom cover 1011.

그리고, 상기 다수의 발광 소자(100)는 상기 모듈 기판(1033) 상에 빛이 방출되는 출사면이 상기 도광판(1041)과 소정 거리 이격되도록 탑재될 수 있으며, 이에 대해 한정하지는 않는다. 상기 발광 소자(100)는 상기 도광판(1041)의 적어도 일측면인 입광부에 광을 직접 또는 간접적으로 제공할 수 있으며, 이에 대해 한정하지는 않는다.In addition, the plurality of light emitting devices 100 may be mounted on the module substrate 1033 such that an emission surface from which light is emitted is spaced apart from the light guide plate 1041 by a predetermined distance, but is not limited thereto. The light emitting device 100 may directly or indirectly provide light to a light incident portion that is at least one side of the light guide plate 1041, but is not limited thereto.

상기 도광판(1041) 아래에는 상기 반사 부재(1022)가 배치될 수 있다. 상기 반사 부재(1022)는 상기 도광판(1041)의 하면으로 입사된 빛을 반사시켜 위로 향하게 함으로써, 상기 라이트 유닛(1050)의 휘도를 향상시킬 수 있다. 상기 반사 부재(1022)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다. 상기 반사 부재(1022)는 상기 바텀 커버(1011)의 상면일 수 있으며, 이에 대해 한정하지는 않는다.The reflective member 1022 may be disposed under the light guide plate 1041. The reflection member 1022 reflects the light incident on the lower surface of the light guide plate 1041 so as to face upward, thereby improving the brightness of the light unit 1050. The reflective member 1022 may be formed of, for example, PET, PC, or PVC resin, but is not limited thereto. The reflective member 1022 may be an upper surface of the bottom cover 1011, but is not limited thereto.

상기 바텀 커버(1011)는 상기 도광판(1041), 발광모듈(1031) 및 반사 부재(1022) 등을 수납할 수 있다. 이를 위해, 상기 바텀 커버(1011)는 상면이 개구된 박스(box) 형상을 갖는 수납부(1012)가 구비될 수 있으며, 이에 대해 한정하지는 않는다. 상기 바텀 커버(1011)는 탑 커버와 결합될 수 있으며, 이에 대해 한정하지는 않는다.The bottom cover 1011 may house the light guide plate 1041, the light emitting module 1031, the reflective member 1022, and the like. To this end, the bottom cover 1011 may be provided with a housing portion 1012 having a box-like shape with an opened upper surface, but the present invention is not limited thereto. The bottom cover 1011 may be combined with the top cover, but is not limited thereto.

상기 바텀 커버(1011)는 금속 재질 또는 수지 재질로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다. 또한 상기 바텀 커버(1011)는 열 전도성이 좋은 금속 또는 비 금속 재료를 포함할 수 있으며, 이에 대해 한정하지는 않는다.The bottom cover 1011 may be formed of a metal material or a resin material, and may be manufactured using a process such as press molding or extrusion molding. In addition, the bottom cover 1011 may include a metal or a non-metal material having good thermal conductivity, but the present invention is not limited thereto.

상기 표시 패널(1061)은 예컨대, LCD 패널로서, 서로 대향되는 투명한 재질의 제 1 및 제 2기판, 그리고 제 1 및 제 2기판 사이에 개재된 액정층을 포함한다. 상기 표시 패널(1061)의 적어도 일면에는 편광판이 부착될 수 있으며, 이러한 편광판의 부착 구조로 한정하지는 않는다. 상기 표시 패널(1061)은 광학 시트(1051)를 통과한 광에 의해 정보를 표시하게 된다. 이러한 표시 장치(1000)는 각 종 휴대 단말기, 노트북 컴퓨터의 모니터, 랩탑 컴퓨터의 모니터, 텔레비젼 등에 적용될 수 있다. The display panel 1061 is, for example, an LCD panel, and includes a first and second substrates of transparent materials facing each other, and a liquid crystal layer interposed between the first and second substrates. A polarizing plate may be attached to at least one surface of the display panel 1061, but the present invention is not limited thereto. The display panel 1061 displays information by light passing through the optical sheet 1051. Such a display device 1000 can be applied to various types of portable terminals, monitors of notebook computers, monitors of laptop computers, televisions, and the like.

상기 광학 시트(1051)는 상기 표시 패널(1061)과 상기 도광판(1041) 사이에 배치되며, 적어도 한 장의 투광성 시트를 포함한다. 상기 광학 시트(1051)는 예컨대 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등과 같은 시트 중에서 적어도 하나를 포함할 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 또는/및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. 또한 상기 표시 패널(1061) 위에는 보호 시트가 배치될 수 있으며, 이에 대해 한정하지는 않는다.The optical sheet 1051 is disposed between the display panel 1061 and the light guide plate 1041 and includes at least one light-transmitting sheet. The optical sheet 1051 may include at least one of a sheet such as, for example, a diffusion sheet, a horizontal and vertical prism sheet, and a brightness enhancement sheet. The diffusion sheet diffuses the incident light, the horizontal and / or vertical prism sheet focuses the incident light into the display area, and the brightness enhancement sheet reuses the lost light to improve the brightness. A protective sheet may be disposed on the display panel 1061, but the present invention is not limited thereto.

여기서, 상기 발광 모듈(1031)의 광 경로 상에는 광학 부재로서, 상기 도광판(1041), 및 광학 시트(1051)를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
Here, the light guide plate 1041 and the optical sheet 1051 may be included as an optical member on the optical path of the light emitting module 1031, but are not limited thereto.

도 17은 실시 예에 따른 표시 장치를 나타낸 도면이다. 17 is a diagram illustrating a display device according to an exemplary embodiment.

도 17을 참조하면, 표시 장치(1100)는 바텀 커버(1152), 상기에 개시된 발광 소자(100)가 어레이된 모듈 기판(1120), 광학 부재(1154), 및 표시 패널(1155)을 포함한다. Referring to FIG. 17, the display device 1100 includes a bottom cover 1152, a module substrate 1120 on which the light emitting device 100 disclosed above is arranged, an optical member 1154, and a display panel 1155. .

상기 모듈 기판(1120)과 상기 발광 소자(100)는 발광 모듈(1160)로 정의될 수 있다. 상기 바텀 커버(1152), 적어도 하나의 발광 모듈(1160), 광학 부재(1154)는 라이트 유닛으로 정의될 수 있다. 상기 모듈 기판(1120) 위에는 발광 소자가 플립 방식으로 탑재되어 어레이될 수 있다. 또한 상기 모듈 기판(1120) 상에는 실시 예에 개시된 발광 소자 패키지가 어레이될 수 있다. 상기 바텀 커버(1152)에는 수납부(1153)를 구비할 수 있으며, 이에 대해 한정하지는 않는다.The module substrate 1120 and the light emitting device 100 may be defined as a light emitting module 1160. The bottom cover 1152, the at least one light emitting module 1160, and the optical member 1154 may be defined as a light unit. The light emitting devices may be mounted on the module substrate 1120 in a flip manner to be arrayed. In addition, the light emitting device package disclosed in the embodiment may be arrayed on the module substrate 1120. The bottom cover 1152 may include a receiving portion 1153, but the present invention is not limited thereto.

여기서, 상기 광학 부재(1154)는 렌즈, 도광판, 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등에서 적어도 하나를 포함할 수 있다. 상기 도광판은 PC 재질 또는 PMMA(Poly methy methacrylate) 재질로 이루어질 수 있으며, 이러한 도광판은 제거될 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다.
Here, the optical member 1154 may include at least one of a lens, a light guide plate, a diffusion sheet, horizontal and vertical prism sheets, and a brightness enhancement sheet. The light guide plate may be made of a PC material or a poly methy methacrylate (PMMA) material, and the light guide plate may be removed. The diffusion sheet diffuses the incident light, the horizontal and vertical prism sheets focus the incident light onto the display area, and the brightness enhancement sheet reuses the lost light to improve the brightness.

도 18은 실시 예에 따른 조명 장치의 사시도이다.18 is a perspective view of a lighting apparatus according to an embodiment.

도 18을 참조하면, 조명 장치(1500)는 케이스(1510)와, 상기 케이스(1510)에 설치된 발광모듈(1530)과, 상기 케이스(1510)에 설치되며 외부 전원으로부터 전원을 제공받는 연결 단자(1520)를 포함할 수 있다.Referring to FIG. 18, the lighting device 1500 includes a case 1510, a light emitting module 1530 installed in the case 1510, and a connection terminal installed in the case 1510 and receiving power from an external power source. 1520).

상기 케이스(1510)는 방열 특성이 양호한 재질로 형성되는 것이 바람직하며, 예를 들어 금속 재질 또는 수지 재질로 형성될 수 있다.The case 1510 may be formed of a material having good heat dissipation, for example, may be formed of a metal material or a resin material.

상기 발광 모듈(1530)은 모듈 기판(1532)과, 상기 모듈 기판(1532)에 탑재되는 실시 예에 따른 발광소자(100)를 포함할 수 있다. 상기 발광 소자(100)는 복수개가 매트릭스 형태 또는 소정 간격으로 이격되어 어레이될 수 있다. 상기 모듈 기판(1532) 위에는 발광 소자가 플립 방식으로 탑재되거나, 실시 예에 따른 발광 소자 패키지로 어레이될 수 있다.The light emitting module 1530 may include a module substrate 1532 and a light emitting device 100 according to an embodiment mounted on the module substrate 1532. The plurality of light emitting devices 100 may be arranged in a matrix form or spaced apart at predetermined intervals. The light emitting devices may be mounted on the module substrate 1532 in a flip manner or arrayed into the light emitting device packages according to the embodiment.

상기 모듈 기판(1532)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 수지계 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코아(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB 등을 포함할 수 있다. The module substrate 1532 may be a circuit pattern printed on an insulator, for example, a resin-based printed circuit board (PCB), a metal core PCB, a flexible PCB, a ceramic PCB And the like.

또한, 상기 모듈 기판(1532)은 빛을 효율적으로 반사하는 재질로 형성되거나, 표면이 빛이 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등의 코팅층될 수 있다.In addition, the module substrate 1532 may be formed of a material that reflects light efficiently, or a surface may be coated with a color, for example, white, silver, etc., in which the light is efficiently reflected.

상기 모듈 기판(1532) 상에는 적어도 하나의 발광소자 패키지(200)가 탑재될 수 있다. 상기 발광소자 패키지(200) 각각은 적어도 하나의 LED(LED: Light Emitting Diode) 칩을 포함할 수 있다. 상기 LED 칩은 적색, 녹색, 청색 또는 백색의 유색 빛을 각각 발광하는 유색 발광 다이오드 및 자외선(UV, Ultraviolet)을 발광하는 UV 발광 다이오드를 포함할 수 있다.At least one light emitting device package 200 may be mounted on the module substrate 1532. Each of the light emitting device packages 200 may include at least one light emitting diode (LED) chip. The LED chip may include a colored light emitting diode emitting red, green, blue or white colored light, and a UV emitting diode emitting ultraviolet (UV) light.

상기 발광모듈(1530)은 색감 및 휘도를 얻기 위해 다양한 발광소자 패키지(200)의 조합을 가지도록 배치될 수 있다. 예를 들어, 고 연색성(CRI)을 확보하기 위해 백색 발광 다이오드, 적색 발광 다이오드 및 녹색 발광 다이오드를 조합하여 배치할 수 있다.The light emitting module 1530 may be arranged to have a combination of various light emitting device packages 200 to obtain color and luminance. For example, a white light emitting diode, a red light emitting diode, and a green light emitting diode may be combined to secure high color rendering (CRI).

상기 연결 단자(1520)는 상기 발광모듈(1530)과 전기적으로 연결되어 전원을 공급할 수 있다. 상기 연결 단자(1520)는 소켓 방식으로 외부 전원에 돌려 끼워져 결합되지만, 이에 대해 한정하지는 않는다. 예를 들어, 상기 연결 단자(1520)는 핀(pin) 형태로 형성되어 외부 전원에 삽입되거나, 배선에 의해 외부 전원에 연결될 수도 있는 것이다.
The connection terminal 1520 may be electrically connected to the light emitting module 1530 to supply power. The connection terminal 1520 is inserted into and coupled to an external power source in a socket manner, but is not limited thereto. For example, the connection terminal 1520 may be formed in a pin shape and inserted into an external power source, or may be connected to the external power source by a wire.

실시 예에 따른 발광소자 제조방법은, 기판의 제1면 위에 제1패턴부를 형성하는 단계; 상기 기판 위에 제1도전형 반도체층, 활성층 및 제2도전형 반도체층을 포함하는 발광 구조물을 형성하는 단계; 상기 제1도전형 반도체층의 일부가 노출되도록 에칭하는 단계; 상기 발광 구조물 위에 전극층을 형성하는 단계; 상기 전극층 및 상기 발광 구조물의 위에 절연층을 형성하는 단계; 상기 제1도전형 반도체층 위에 제1전극 및 상기 전극층 위에 제2전극을 형성하는 단계; 상기 제1전극 위에 제1연결 전극 및 상기 제2전극 위에 제2연결 전극을 형성하는 단계; 및 상기 절연층 위에 형성되어 상기 제1 및 제2연결 전극의 상면 높이로 지지 부재를 형성하는 단계; 상기 지지 부재가 형성되면 상기 기판의 제2면을 에칭하여 제2패턴부를 형성하는 단계를 포함하며, 상기 지지 부재 내에는 세라믹 계열의 열 확산제를 포함한다. In one embodiment, a method of manufacturing a light emitting device includes: forming a first pattern portion on a first surface of a substrate; Forming a light emitting structure on the substrate, the light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer; Etching to expose a portion of the first conductive semiconductor layer; Forming an electrode layer on the light emitting structure; Forming an insulating layer on the electrode layer and the light emitting structure; Forming a first electrode on the first conductive semiconductor layer and a second electrode on the electrode layer; Forming a first connection electrode on the first electrode and a second connection electrode on the second electrode; And forming a support member on the insulating layer to have a height of upper surfaces of the first and second connection electrodes. When the support member is formed, etching the second surface of the substrate to form a second pattern portion, and the support member includes a ceramic-based heat spreader.

이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
The features, structures, effects and the like described in the embodiments are included in at least one embodiment of the present invention and are not necessarily limited to one embodiment. Further, the features, structures, effects, and the like illustrated in the embodiments can be combined and modified by other persons having ordinary skill in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.

11: 제1패턴부, 11A: 제1돌기, 11B: 제1오목부, 12: 제2패턴부, 12A: 제2돌기, 12B: 제2오목부, 13: 미세 요철 패턴, 100: 발광소자, 111: 기판, 113:제1반도체층, 115:제1도전형 반도체층, 117:활성층, 119:제2도전형 반도체층, 120:발광 구조물, 131:전극층, 133:절연층, 135:제1전극, 137:제2전극, 141:제1연결 전극, 143:제2연결 전극, 151,152,152A: 지지 부재, 170:모듈 기판, 200:발광 소자 패키지 11: first pattern portion, 11A: first projection, 11B: first recessed portion, 12: second pattern portion, 12A: second projection, 12B: second recessed portion, 13: fine uneven pattern, 100: light emitting element 111: substrate, 113: first semiconductor layer, 115: first conductive semiconductor layer, 117: active layer, 119: second conductive semiconductor layer, 120: light emitting structure, 131: electrode layer, 133: insulating layer, 135: First electrode, 137: second electrode, 141: first connection electrode, 143: second connection electrode, 151, 152, 152A: support member, 170: module substrate, 200: light emitting device package

Claims (21)

제1면에 복수의 제1돌기 및 상기 복수의 제1돌기 사이에 제1오목부를 갖는 제1패턴부, 및 제2면에 복수의 제2돌기 및 상기 복수의 제2돌기 사이에 제2오목부를 갖는 제2패턴부를 포함하는 투광성의 기판;
상기 기판의 제1면 아래에 배치되며, 제1도전형 반도체층; 상기 제2도전형 반도체층; 상기 제1반도체층과 상기 제2도전형 반도체층 사이에 배치된 활성층을 포함하는 발광 구조물;
상기 제1도전형 반도체층 아래에 배치된 제1전극;
상기 제2도전형 반도체층 아래에 배치된 전극층;
상기 전극층 아래에 배치된 제2전극;
상기 제1전극 아래에 배치된 제1연결 전극;
상기 제2전극 아래에 배치된 제2연결 전극; 및
상기 제1전극과 상기 제2전극의 둘레에 배치된 지지 부재를 포함하며,
상기 복수의 제2돌기 중 적어도 하나는 상기 제1돌기의 적어도 일부와 수직 방향으로 오버랩되게 배치되는 발광 소자.
A first pattern portion having a first recessed portion between the plurality of first protrusions and the plurality of first protrusions on a first surface, and a second recessed portion between the plurality of second protrusions and the plurality of second protrusions on a second surface A translucent substrate including a second pattern portion having a portion;
A first conductive semiconductor layer disposed under the first surface of the substrate; The second conductive semiconductor layer; A light emitting structure including an active layer disposed between the first semiconductor layer and the second conductive semiconductor layer;
A first electrode disposed under the first conductive semiconductor layer;
An electrode layer disposed under the second conductive semiconductor layer;
A second electrode disposed under the electrode layer;
A first connection electrode disposed under the first electrode;
A second connection electrode disposed under the second electrode; And
A support member disposed around the first electrode and the second electrode,
At least one of the plurality of second protrusions is disposed to overlap at least a portion of the first protrusion in the vertical direction.
제 1 항에 있어서,
상기 지지부재는 상기 제1 및 제2연결 전극의 둘레에 배치되는 발광 소자.
The method of claim 1,
The support member is disposed around the first and second connection electrode.
제1항에 있어서, 상기 기판의 제1면과 상기 제2면은 서로 반대측 면이며, 상기 제1돌기와 상기 제2돌기는 동일한 방향으로 돌출되는 발광 소자.The light emitting device of claim 1, wherein the first surface and the second surface of the substrate are opposite to each other, and the first protrusion and the second protrusion protrude in the same direction. 제3항에 있어서, 상기 제1돌기와 상기 제2돌기는 상기 발광 구조물의 반대측 방향으로 돌출되는 발광 소자.The light emitting device of claim 3, wherein the first protrusion and the second protrusion protrude in a direction opposite to the light emitting structure. 제3항에 있어서, 상기 제1돌기와 상기 제2돌기는 서로 동일한 형상을 포함하는 발광 소자.The light emitting device of claim 3, wherein the first protrusion and the second protrusion have the same shape. 제3항에 있어서, 상기 제1돌기와 상기 제2돌기 중 적어도 하나는 반구형 형상을 포함하는 발광 소자.The light emitting device of claim 3, wherein at least one of the first protrusion and the second protrusion has a hemispherical shape. 제1항에 있어서, 상기 복수의 제2돌기 중 적어도 하나의 중심 축은 상기 복수의 제1돌기의 적어도 하나의 중심 축과 같은 선 상에 배치되는 발광 소자.The light emitting device of claim 1, wherein the central axis of at least one of the plurality of second protrusions is disposed on the same line as the central axis of at least one of the plurality of first protrusions. 제1항에 있어서, 상기 복수의 제1돌기 중 적어도 하나의 중심 축은 상기 제2돌기들 사이의 제2오목부에 수직 방향으로 대응되게 배치되는 발광 소자.The light emitting device of claim 1, wherein a central axis of at least one of the plurality of first protrusions is disposed to correspond in a vertical direction to a second concave portion between the second protrusions. 제1항에 있어서, 상기 제2돌기는 상기 제1돌기의 중심 축으로부터 1㎛-1.6㎛ 범위로 이격되는 발광 소자.The light emitting device of claim 1, wherein the second protrusion is spaced apart from the central axis of the first protrusion in the range of 1 μm to 1.6 μm. 제1항 내지 제9항에 있어서, 상기 제1돌기의 너비는 인접한 제1돌기 사이의 간격보다 더 넓은 발광 소자.The light emitting device of claim 1, wherein a width of the first protrusion is wider than an interval between adjacent first protrusions. 제10항에 있어서, 상기 제2돌기의 너비는 인접한 제2돌기 사이의 간격보다 넓은 발광 소자.The light emitting device of claim 10, wherein a width of the second protrusion is wider than an interval between adjacent second protrusions. 제10항에 있어서, 상기 제1돌기의 높이는 상기 제1돌기의 너비보다 작고, 상기 제2돌기의 높이는 상기 제1돌기의 너비보다 작은 발광 소자.The light emitting device of claim 10, wherein a height of the first protrusion is smaller than a width of the first protrusion, and a height of the second protrusion is smaller than a width of the first protrusion. 제10항에 있어서, 상기 제1돌기와 상기 제2돌기의 높이는 0.8㎛-2.5㎛인 발광 소자.The light emitting device of claim 10, wherein a height of the first protrusion and the second protrusion is 0.8 μm to 2.5 μm. 제10항에 있어서, 상기 제1돌기의 너비와 상기 제1오목부의 너비의 비율은 1:1~4:2 범위를 포함하는 발광 소자.The light emitting device of claim 10, wherein a ratio of the width of the first protrusion to the width of the first recess is in the range of 1: 1 to 4: 2. 제10항에 있어서, 상기 제1돌기의 높이와 상기 제1오목부의 너비의 비율은 1:1~1:1/3 범위를 포함하는 발광 소자.The light emitting device of claim 10, wherein the ratio of the height of the first protrusion to the width of the first recess is in the range of 1: 1 to 1: 1/3. 제1항에 있어서, 상기 기판의 제2면 중 적어도 일부에 미세 요철 패턴을 포함하며, 상기 미세 요철 패턴은 상기 제2돌기보다 작은 크기로 형성되는 발광 소자.The light emitting device of claim 1, further comprising a fine concave-convex pattern on at least a portion of the second surface of the substrate, wherein the minute concave-convex pattern is smaller than the second protrusion. 제1항 또는 제16항에 있어서, 상기 기판 상에 형광체층을 포함하는 발광 소자.The light emitting device of claim 1 or 16, further comprising a phosphor layer on the substrate. 제17항에 있어서, 상기 형광체층은 상기 발광 구조물의 측면의 적어도 일부에 더 형성되는 발광 소자.The light emitting device of claim 17, wherein the phosphor layer is further formed on at least a portion of a side surface of the light emitting structure. 제1항에 있어서, 상기 지지부재는 절연성 수지물 내에 첨가된 열 확산제를 포함하며, 상기 열 확산제는 Al, Cr, Si, Ti, Zn, Zr 중 적어도 하나를 갖는 산화물, 질화물, 불화물, 및 황화물 중 적어도 하나를 포함하며,
상기 지지 부재의 하면은 상기 제1연결 전극 및 상기 제2연결 전극의 하면과 동일한 수평면 상에 배치되는 발광 소자.
The method of claim 1, wherein the support member comprises a heat spreader added in the insulating resin, the heat spreader is an oxide, nitride, fluoride, having at least one of Al, Cr, Si, Ti, Zn, Zr, And sulfides;
The lower surface of the support member is disposed on the same horizontal plane as the lower surface of the first connection electrode and the second connection electrode.
제1항에 있어서, 상기 기판의 두께는 120㎛~500㎛ 범위를 포함하는 발광 소자.The light emitting device of claim 1, wherein the substrate has a thickness in a range of 120 μm to 500 μm. 제1항 내지 제9항 중 어느 한 항의 발광 소자; 및
제1패드 및 제2패드를 갖고, 상기 발광 소자의 제1연결 전극 및 제2연결 전극이 탑재된 모듈 기판을 포함하며,
상기 발광 소자의 제1연결 전극과 제2연결 전극, 및 지지 부재의 하면은 상기 모듈 기판의 상면과 동일한 간격을 포함하는 발광 장치.
The light emitting device according to any one of claims 1 to 9; And
A module substrate having a first pad and a second pad, on which the first connection electrode and the second connection electrode of the light emitting device are mounted;
And a bottom surface of the first connection electrode, the second connection electrode, and the support member of the light emitting device include the same distance as the top surface of the module substrate.
KR1020110133255A 2011-12-12 2011-12-12 Light emitting device and light emitting apparatus having the same KR101895297B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110133255A KR101895297B1 (en) 2011-12-12 2011-12-12 Light emitting device and light emitting apparatus having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110133255A KR101895297B1 (en) 2011-12-12 2011-12-12 Light emitting device and light emitting apparatus having the same

Publications (2)

Publication Number Publication Date
KR20130066440A true KR20130066440A (en) 2013-06-20
KR101895297B1 KR101895297B1 (en) 2018-09-05

Family

ID=48862716

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110133255A KR101895297B1 (en) 2011-12-12 2011-12-12 Light emitting device and light emitting apparatus having the same

Country Status (1)

Country Link
KR (1) KR101895297B1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104538514A (en) * 2014-12-31 2015-04-22 杭州士兰微电子股份有限公司 Reverse LED chip structure and manufacturing method thereof
KR20150141016A (en) * 2014-06-09 2015-12-17 엘지이노텍 주식회사 Light emitting device
KR20160003417A (en) * 2014-07-01 2016-01-11 엘지이노텍 주식회사 Light emitting device
KR20210023726A (en) * 2019-08-21 2021-03-04 쑤저우 유브이캔텍 컴퍼니 리미티드 Dual-layer nanometer array-structure flip ultraviolet led and fabrication method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050097075A (en) * 2004-03-30 2005-10-07 삼성전기주식회사 Nitride semiconductor light emitting device and manufacturing method thereof
CN102130285A (en) * 2010-11-03 2011-07-20 映瑞光电科技(上海)有限公司 Light emitting diode and manufacturing method thereof
JP2011155315A (en) * 2011-05-20 2011-08-11 Toshiba Corp Manufacturing method of light-emitting device
KR20110093006A (en) * 2010-02-11 2011-08-18 삼성엘이디 주식회사 Nitride light emitting device
US20110198635A1 (en) * 2007-08-08 2011-08-18 Sang Mook Kim Light Emitting Diode With Metal Piles and Multi-Passivation Layers and Its Manufacturing Method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050097075A (en) * 2004-03-30 2005-10-07 삼성전기주식회사 Nitride semiconductor light emitting device and manufacturing method thereof
US20110198635A1 (en) * 2007-08-08 2011-08-18 Sang Mook Kim Light Emitting Diode With Metal Piles and Multi-Passivation Layers and Its Manufacturing Method
KR20110093006A (en) * 2010-02-11 2011-08-18 삼성엘이디 주식회사 Nitride light emitting device
CN102130285A (en) * 2010-11-03 2011-07-20 映瑞光电科技(上海)有限公司 Light emitting diode and manufacturing method thereof
JP2011155315A (en) * 2011-05-20 2011-08-11 Toshiba Corp Manufacturing method of light-emitting device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150141016A (en) * 2014-06-09 2015-12-17 엘지이노텍 주식회사 Light emitting device
KR20160003417A (en) * 2014-07-01 2016-01-11 엘지이노텍 주식회사 Light emitting device
CN104538514A (en) * 2014-12-31 2015-04-22 杭州士兰微电子股份有限公司 Reverse LED chip structure and manufacturing method thereof
KR20210023726A (en) * 2019-08-21 2021-03-04 쑤저우 유브이캔텍 컴퍼니 리미티드 Dual-layer nanometer array-structure flip ultraviolet led and fabrication method thereof

Also Published As

Publication number Publication date
KR101895297B1 (en) 2018-09-05

Similar Documents

Publication Publication Date Title
KR101969334B1 (en) Light emitting device and light emitting apparatus having the same
US9595640B2 (en) Light emitting device, light emitting device package and light emitting module
EP2787542B1 (en) Light emitting diode
KR101028327B1 (en) Light emitting device, fabrication method of light emitting device, and light emitting device package
KR101210028B1 (en) Light emitting device, light emitting module and fabricating method for light emitting device
KR101262509B1 (en) Light emitting device, light emitting module and fabricating method for light emitting device
KR20130014254A (en) Light emitting device package and lighting system having the same
KR101979942B1 (en) Light emitting device and lighting system having the same
KR101940617B1 (en) Light emitting device package and light emitting module
KR101900276B1 (en) Light emitting device and light emitting apparatus having the same
KR101858254B1 (en) Light emitting device, light emitting apparatus and fabricating method for light emitting device
KR20140097898A (en) Light emitting device
KR101895297B1 (en) Light emitting device and light emitting apparatus having the same
KR102175338B1 (en) Light emitting device package
KR101901845B1 (en) Light emitting device and light emitting device package and light emitting module
KR101901850B1 (en) Light emitting device and light emitting device package and light emitting module
KR101900269B1 (en) Light emitting device and light emitting apparatus having the same
KR101901839B1 (en) Light emitting device, light emitting devicd package and light emitting module
KR102175343B1 (en) Light emitting device package

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant