KR20130061454A - 광원 모듈 및 이를 포함하는 헤드 램프 - Google Patents

광원 모듈 및 이를 포함하는 헤드 램프 Download PDF

Info

Publication number
KR20130061454A
KR20130061454A KR1020110127775A KR20110127775A KR20130061454A KR 20130061454 A KR20130061454 A KR 20130061454A KR 1020110127775 A KR1020110127775 A KR 1020110127775A KR 20110127775 A KR20110127775 A KR 20110127775A KR 20130061454 A KR20130061454 A KR 20130061454A
Authority
KR
South Korea
Prior art keywords
circuit board
source module
light source
ceramic substrate
disposed
Prior art date
Application number
KR1020110127775A
Other languages
English (en)
Other versions
KR101908653B1 (ko
Inventor
조윤민
도형석
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110127775A priority Critical patent/KR101908653B1/ko
Publication of KR20130061454A publication Critical patent/KR20130061454A/ko
Application granted granted Critical
Publication of KR101908653B1 publication Critical patent/KR101908653B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/644—Heat extraction or cooling elements in intimate contact or integrated with parts of the device other than the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Abstract

실시예에 따른 광원 모듈은 회로기판; 상기 회로기판에 배치되고 캐비티가 형성된 세라믹 기판; 상기 세라믹 기판의 캐비티 내에 배치되는 적어도 하나의 발광소자를 포함한다.

Description

광원 모듈 및 이를 포함하는 헤드 램프{A LIGHT SOURCE MODULE AND A HEAD LAMP INCLUDING THE SAME}
실시예는 광원 모듈 및 이를 포함한 헤드 램프에 관한 것이다.
반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Ligit Emitting Diode)나 레이저 다이오드와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.
따라서, 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.
도 1은 일반적인 광원 모듈을 도시한 도면이다. 종래의 광원 모듈은 회로기판(10) 상에 배치된 세라믹 기판(20)과, 상기 세라믹 기판에 배치되는 발광소자(30)를 포함하며, 상기 발광소자(30)에서 방출된 광이 불필요하게 광원 모듈의 측방향으로 빠져나가는 것을 차단하여 광원 모듈의 지향각을 조절하고, 상기 발광소자(30)의 전기적 연결부를 보호하기 위한 별도의 배리어(40)가 발광소자(30) 주변에 배치된다.
그러나 이러한 배리어를 장착하기 위해서는 광원 모듈의 제작 과정에서 별도의 배리어 장착 공정이 필요하고, 제조 단가가 증가하는 문제점이 존재한다.
실시예는 광원 모듈의 제작 공정을 간소화하고 제조 단가를 줄이고자 한다.
실시예에 따른 광원 모듈은 회로기판; 상기 회로기판 상에 배치되고 캐비티가 형성된 세라믹 기판; 및상기 캐비티 내에 배치되는 적어도 하나의 발광소자를 포함한다.
상기 세라믹 기판은 알루미늄나이트라이드(AlN)를 포함할 수 있다.
상기 회로기판에 제1 삽입홈이 형성되고, 상기 제1 삽입홈 내에 상기 세라믹 기판이 배치될 수 있다.
상기 회로기판의 하부에 배치되는 방열 부재를 더 포함할 수 있다.
상기 회로기판은 메탈기판, FPCB 또는 FR-4 중 하나를 포함할 수 있다.
상기 세라믹 기판의 캐비티의 바닥면에 도전성 패턴이 위치하고, 상기 발광소자는 상기 도전성 패턴과 전기적으로 연결될 수 있다.
상기 회로기판과 상기 방열 부재 사이에는 열전 시트가 위치할 수 있다.
상기 방열 부재는, 상기 회로기판이 배치된 상부면과 반대되는 하부면에, 상기 하부면으로부터 연장되는 방향으로 형성된 복수 개의 방열핀을 포함할 수 있다.
상기 세라믹 기판은 Ag 페이스트를 이용해 상기 회로기판에 본딩될 수 있다.
상기 세라믹 기판의 캐비티의 측벽에 와이어 본딩 슬릿이 형성될 수 있다.
상기 발광소자는 상기 와이어 본딩 슬릿을 관통하는 와이어를 통해 회로기판과 연결될 수 있다.
다른 실시예에 따른 광원 모듈은 관통홀이 형성된 회로기판; 상기 회로기판 하부에 배치되는 방열 부재; 상기 관통홀과 대응되는 상기 방열 부재 상의 영역에 배치되며, 캐비티가 형성된 세라믹 기판; 및 상기 캐비티 내에 배치되는 적어도 하나의 발광소자를 포함한다.
상기 관통홀과 대응되는 상기 방열 부재 상의 영역에 제2 삽입홈이 형성되고, 상기 제2 삽입홈 내에 상기 세라믹 기판이 배치될 수 있다.
상기 세라믹 기판의 캐비티의 측벽에 와이어 본딩 슬릿이 형성될 수 있다.
실시예에 따른 헤드 램프는 빛을 방출하는 광원 모듈; 상기 광원 모듈에서 방출된 빛을 반사시키는 리플렉터; 상기 광원 모듈에서 방출된 빛 및 상기 리플렉터에서 반사된 빛을 굴절시키는 렌즈를 포함한다.
실시예에 의하면 세라믹 기판에 배리어를 일체형으로 제작함으로써 제작 공정이 간소화되고 제조 단가를 줄일 수 있다.
도 1은 일반적인 광원 모듈을 도시한 도면이고,
도 2는 발광소자가 배치된 광원 모듈의 제1 실시예의 단면도를 도시한 도면이고,
도 3a 및 도 3b는 실시예에 따른 광원 모듈에 배치되는 발광소자의 일실시예의 단면도이고,
도 4는 발광소자가 배치된 광원 모듈의 제2 실시예의 단면도를 도시한 도면이고,
도 5는 발광소자가 배치된 광원 모듈의 제3 실시예의 단면도를 도시한 도면이고,
도 6은 발광소자가 배치된 광원 모듈의 제4 실시예의 단면도를 도시한 도면이고,
도 7a 및 도 7b는 도 2의 A 방향에서 바라본 광원 모듈의 일부 구성을 확대하여 도시한 도면이고,
도 8은 상술한 실시예들에 따른 광원 모듈을 포함하는 헤드램프의 일실시예를 나타낸 도면이다.
이하 첨부한 도면을 참조하여 실시예들을 설명한다.
본 발명에 따른 실시예의 설명에 있어서, 각 element의 " 상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 “상(위) 또는 하(아래)(on or under)”으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 2는 발광소자가 배치된 광원 모듈의 제1 실시예의 단면도를 도시한 도면이다.
제1 실시예에 따른 광원 모듈(100)은 회로기판(110)과, 상기 회로기판(110) 상에 배치되고 캐비티(122)가 형성된 세라믹 기판(120)과, 상기 세라믹 기판(120)의 캐비티 내에 배치되는 적어도 하나의 발광소자(130)를 포함한다.
도 2에는 일 예시로서 네 개의 발광소자(130)를 도시하였으나, 그 이상 또는 그 이하의 발광소자들을 포함할 수 있다.
도 3a 및 도 3b는 실시예에 따른 광원 모듈에 배치되는 발광소자의 일실시예의 단면도이며, 도 3a는 수평형 발광소자를 도 3b는 수직형 발광소자를 각각 도시하고 있다.
발광소자는 복수의 화합물 반도체층, 예를 들어 3족-5족 원소의 반도체층을 이용한 LED(Light Emitting Diode)를 포함하며, LED는 청색, 녹색 또는 적색 등과 같은 광을 방출하는 유색 LED이거나 UV LED일 수 있다. LED의 방출 광은 다양한 반도체를 이용하여 구현될 수 있으며, 이에 대해 한정하지는 않는다.
도 3a에 도시된 바와 같은 일실시예에 따른 수평형 발광소자는 기판(210) 상에, 개구면을 가지는 제1 도전형 반도체층(222)과 활성층(224) 및 제2 도전형 반도체층(226)을 포함하는 발광 구조물(220)이 구비된다.
상기 발광 구조물(220)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 기판(210)은 반도체 물질 성장에 적합한 재료, 또는 캐리어 웨이퍼로 형성될 수 있다. 또한, 열전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판일 수 있다. 기판(210)은 예를 들어, 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge, and Ga203 중 적어도 하나를 사용할 수 있다. 기판(210) 위에는 요철 구조가 형성될 수 있으며, 이에 대해 한정하지는 않는다. 기판(210)에 대해 습식세척을 하여 표면의 불순물을 제거할 수 있다.
상기 발광 구조물(220)과 상기 기판(210) 사이에는 버퍼층(미도시)을 성장시킬 수 있는데, 재료의 격자 부정합 및 열 팽창 계수의 차이를 완화하기 위한 것이다. 상기 버퍼층의 재료는 3족-5족 화합물 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다. 상기 버퍼층 위에는 언도프드(undoped) 반도체층이 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1 도전형 반도체층(222)은 반도체 화합물로 형성될 수 있으며, 예를 들어 3족-5족 또는 2족-6족 등의 화합물 반도체로 형성될 수 있다. 또한 제1 도전형 도펀트가 도핑될 수 있다. 상기 제1 도전형 반도체층(222)이 n형 반도체층인 경우, 상기 제1 도전형 도펀트는 n형 도펀트로서 Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.
상기 제1 도전형 반도체층(222)은 제1 도전형 반도체층으로만 형성되거나, 상기 제1 도전형 반도체층 아래에 언도프트 반도체층을 더 포함할 수 있으며, 이에 대해 한정하지는 않는다.
상기 언도프트 반도체층은 상기 제1 도전형 반도체층의 결정성 향상을 위해 형성되는 층으로, 상기 n형 도펀트가 도핑되지 않아 상기 제1 도전형 반도체층에 비해 낮은 전기전도성을 갖는 것을 제외하고는 상기 제1 도전형 반도체층과 같을 수 있다.
상기 제1 도전형 반도체층(222) 상에 활성층(224)이 형성될 수 있다.
상기 활성층(224)은 제1 도전형 반도체층(222)을 통해서 주입되는 전자와 이후 형성되는 제2 도전형 반도체층(226)을 통해서 주입되는 정공이 서로 만나서 활성층(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다.
상기 활성층(224)은 단일 우물 구조, 다중 우물 구조, 양자선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 상기 활성층(224)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자 우물 구조가 형성될 수 있으나 이에 한정되는 것은 아니다.
상기 활성층(224)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 상기 우물층은 상기 장벽층의 밴드 갭보다 작은 밴드 갭을 갖는 물질로 형성될 수 있다.
상기 활성층(224)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 형성될 수 있다. 상기 도전형 클래드층은 활성층의 장벽층의 밴드갭보다 더 넓은 밴드갭을 갖는 반도체로 형성될 수 있다. 예를 들어, 도전형 클래드층은 GaN, AlGaN, InAlGaN 또는 초격자 구조를 포함할 수 있다. 또한, 도전형 클래드층은 n형 또는 p형으로 도핑될 수 있다.
그리고, 상기 활성층(224) 상에 제2 도전형 반도체층(226)이 형성될 수 있다.
상기 제2 도전형 반도체층(226)은 반도체 화합물로 형성될 수 있으며, 예를 들어 제2 도전형 도펀트가 도핑된 3족-5족 화합물 반도체로 형성될 수 있다. 상기 제2 도전형 반도체층(226)은 예를 들어, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제2 도전형 반도체층(142)이 p형 반도체층인 경우, 상기 제2도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있으나 이에 한정하지 않는다.
여기서, 상술한 바와 다르게, 상기 제1 도전형 반도체층(222)이 p형 반도체층을 포함하고 상기 제2 도전형 반도체층(226)이 n형 반도체층을 포함할 수도 있다. 또한, 상기 제1 도전형 반도체층(222) 상에는 n형 또는 p형 반도체층을 포함하는 제3 도전형 반도체층(미도시)이 형성될 수도 있는데, 이에 따라 본 실시예에 따른 상기 발광소자는 n-p, p-n, n-p-n, p-n-p 접합 구조 중 적어도 어느 하나를 포함할 수 있다.
또한, 제1 도전형 반도체층(222) 및 제2 도전형 반도체층(226) 내의 도전형 도펀트의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 상기 복수의 반도체층의 구조는 다양하게 형성될 수 있으며, 이에 대해 한정하지는 않는다.
그리고, 상기 제1 도전형 반도체층(222)의 일부가 메사 식각되어 형성된 개구면 상에 제1 전극(230)이 형성되고, 상기 제2 도전형 반도체층(226) 상에 제2 전극(240)이 형성된다. 상기 제1 전극(230)과 제2 전극(240)은 각각 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 구리(Cu), 금(Au) 중 적어도 하나를 포함하여 단층 또는 다층 구조로 형성될 수 있다.
도 3b에 도시된 바와 같은 일실시예에 따른 수직형 발광소자는 지지기판(270)과, 상기 지지기판(270) 상에 배치된 반사층(260) 및 오믹층(250)과, 상기 오믹층(250) 상의 발광 구조물(220)을 포함할 수 있다.
상기 지지기판(270)은 발광 구조물(220)을 지지하며, 전도성 기판일 수 있다. 또한, 전기 전도성과 열 전도성이 높은 물질로 형성될 수 있다. 예를 들어, 지지기판(270)은 소정의 두께를 갖는 베이스 기판(substrate)으로서, 몰리브덴(Mo), 실리콘(Si), 텅스텐(W), 구리(Cu) 및 알루미늄(Al)로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 이루어질 수 있으며, 또한, 금(Au), 구리합금(Cu Alloy), 니켈(Ni), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: GaN, Si, Ge, GaAs, ZnO, SiGe, SiC, SiGe, Ga2O3 등) 또는 전도성 시트 등을 선택적으로 포함할 수 있다.
제1 도전형 반도체층(222)과 활성층(224) 및 제2 도전형 반도체층(226)에 관한 내용은 수평형 발광소자와 관련해서 상술한 바와 같다.
상기 발광 구조물(220)의 제2 도전형 반도체층(226)과 접하여 오믹층(250)이 형성될 수 있다. 제2 도전형 반도체층(226)은 불순물 도핑 농도가 낮아 접촉 저항이 높으며 그로 인해 금속과의 오믹 특성이 좋지 못할 수 있으므로, 오믹층(250)은 이러한 오믹 특성을 개선하기 위한 것으로 반드시 형성되어야 하는 것은 아니다.
상기 오믹층(250)은 투광성 전도층과 금속이 선택적으로 사용될 수 있으며, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.
상기 오믹층(250) 하부에 반사층(260)이 배치될 수 있다. 상기 반사층(260)은 예를 들어, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 구성된 물질 중에서 형성되거나, 상기 금속 물질과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성될 수 있다. 또한, 반사층(260)은 IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 적층할 수 있다. 또한, 반사층(260)이 발광 구조물(예컨대, 제2 도전형 반도체층(226))과 오믹 접촉하는 물질로 형성될 경우, 오믹층(250)은 별도로 형성하지 않을 수 있으며, 이에 대해 한정하지는 않는다.
상기 반사층(260)은 상기 활성층(224)에서 발생된 빛을 효과적으로 반사하여 발광소자의 광추출 효율을 크게 개선할 수 있다.
상기 반사층(260)과 상기 지지기판(270) 사이에는 결합층(275)이 형성될 수 있다. 결합층(275)은 베리어 금속 또는 본딩 금속 등을 포함하며, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 또는 Ta 중 적어도 하나를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
그리고, 상기 제1 도전형 반도체층(222)의 표면에 요철이 형성될 수 있다. 제1 도전형 반도체층(222)의 요철 형상은 PEC(Photo enhanced chemical) 식각 방법이나 마스크 패턴을 이용한 에칭 공정 수행하여 형성할 수 있다. 상기 요철 구조는 상기 활성층에서 발생한 광의 외부 추출 효율을 증가시키기 위한 것으로서, 규칙적인 주기를 갖거나 불규칙적인 주기를 가질 수 있다.
또한, 상기 발광 구조물(220)의 측면 및 제1 도전형 반도체층(222) 상의 적어도 일부에 패시베이션층(280)이 형성될 수 있다.
상기 패시베이션층(220)은 절연물질로 이루어질 수 있으며, 상기 절연물질은 비전도성인 산화물이나 질화물로 이루어져 발광 구조물을 보호한다. 일 예로서, 상기 패시베이션층은 실리콘 산화물(SiO2)층, 산화 질화물층, 산화 알루미늄층으로 이루어질 수 있다.
다시 도 2를 참조하면, 상기 회로기판(110)에는 회로 패턴이 형성되어 있으며, 전기적 연결을 통해 발광소자(130)에 전류를 공급할 수 있다.
상기 전기적 연결은 와이어(140)를 통한 연결을 수 있다.
상기 와이어(140)는 후술하는 캐비티(122)의 측벽(124) 상부를 넘어 발광소자(130)와 회로기판(110)을 연결함으로써 발광소자(130)에 전류를 공급할 수도 있고, 캐비티(122)의 측벽(124)에 형성된 와이어 본딩 슬릿(124a, 124b)을 관통하여 발광소자(130)와 회로기판(110)을 연결함으로써 발광소자(130)에 전류를 공급할 수도 있다.
와이어 본딩 슬릿(124a, 124b)을 통한 와이어(140)의 연결에 대해서는 도 7a 및 도 7b를 참조하여 후술한다.
상기 회로기판(110)은 예를 들어 메탈 기판, FPCB 또는 FR-4 중 하나를 포함할 수 있다.
상기 회로기판(110)에 세라믹 기판(120)이 배치된다. 상기 세라믹 기판(120)은 도전성을 갖는 페이스트(155)를 이용해 회로기판(110)에 본딩될 수 있고, 상기 페이스트(155)는 높은 열 전도성을 가지는 Ag를 포함할 수 있다.
상기 발광소자(130)가 상기 회로기판(110)에 직접 배치되면 발광소자(130)와 회로기판(110) 사이에 전기적 쇼트가 발생할 수 있기 때문에, 높은 열전도성과 전기 절연성을 가진 세라믹 기판(120) 상에 발광소자(130)가 고정되어 회로기판(110)에 배치될 수 있다.
세라믹 기판(120)은 질화 알루미늄(AlN)을 포함할 수 있다.
세라믹 기판(120)에는 캐비티(122)가 형성되고, 상기 캐비티(122) 내에 상기 발광소자(130)가 배치된다.
종래에는 캐비티가 없는 플랫(flat)한 형상의 세라믹 기판에 발광소자들이 배치되고, 발광소자에서 발생된 빛이 불필요하게 광원 모듈의 측방향으로 빠져나가지 않도록 상측으로 가이드하여 광원 모듈의 지향각을 조절하기 위한 별도의 배리어를 장착하였다.
그러나, 본 실시예에서는 별도의 배리어를 장착할 필요 없이, 세라믹 기판(120)에 캐비티(122)를 형성하여 캐비티(122)의 측벽(124)이 배리어의 역할을 할 수 있도록 일체형으로 구성된다. 따라서 광원 모듈의 제작 공정이 간소화되고 제조 단가를 낮출 수 있다.
또한, 별도의 배리어를 장착하기 위한 면적이 필요하지 않기 때문에 광원 모듈의 크기가 감소하는 효과도 가져올 수 있다.
상기 캐비티(122)는 예를 들어 컴퓨터 수치 제어(Computer Numerical Control, CNC) 방식에 의하여 형성되며, 드릴을 이용한 기계적 가공에 의해 형성될 수 있다.
실시예에서는 캐비티(122)의 측벽(124)이 지향각을 조절하는 베리어의 역할을 하기 때문에, 측벽(124)의 높이 h와, 캐비티(122)의 측벽(124)에 인접한 발광소자(122)와 측벽(124) 사이의 거리 d는 광원 모듈의 일측면 지향각이 60도가 되도록 조절될 수 있다.
즉, 측벽(124)의 높이 h가 높아지면 이에 따라 측벽(124)과 인접 발광소자(130) 사이의 거리 d도 증가하고, 측벽(124)의 높이 h가 낮아지면 측벽(124)과 인접 발광소자(130) 사이의 거리 d도 감소할 수 있다.
상기 세라믹 기판(120)의 캐비티(122)의 바닥면에 도전성 패턴(150)이 위치하고, 상기 발광소자(130)는 상기 도전성 패턴(150)과 전기적으로 연결될 수 있다. 일 예로, Au-Sn 유테틱 본딩에 의해서 상기 세라믹 기판(120)에 고정될 수 있다.
상기 회로기판(110) 하부에 방열 부재(160)가 배치될 수 있다.
방열 부재(160)는 발광소자(130)에서 발생되는 열을 외부로 방출하여 광원 모듈의 신뢰성을 유지하기 위한 것이므로 열 전도성이 높을 물질로 이루어질 수 있다.
방열 부재(160)는 회로기판(110) 및 세라믹 기판(120)이 위치하는 상부면과 반대되는 하부면에, 공기와 접하는 면적을 넓혀서 열 방출 효과를 높일 수 있도록 상기 하부면으로부터 연장되는 방향으로 형성된 복수 개의 방열핀(160a)이 형성된 구조를 가질 수 있다.
상기 방열 부재(160)와 회로기판(110) 사이에는 열전 시트(thermal sheet, 170)가 위치할 수 있다. 열전 시트(170)는 우수한 열전도성과 전기 절연성 및 난연성을 가져서 발열 부위와 방열 부재를 밀착시켜 줌으로써 열 전달 효과를 극대화시킬 수 있다.
도 4는 발광소자가 배치된 광원 모듈의 제2 실시예의 단면도를 도시한 도면이다.
제2 실시예에 따른 광원 모듈(300)은 회로기판(310)과, 상기 회로기판(310) 상에 배치되고 캐비티(322)가 형성된 세라믹 기판(320)과, 상기 세라믹 기판(320)의 캐비티(322) 내에 배치되는 적어도 하나의 발광소자(330)를 포함한다. 또한, 열 방출을 위해 상기 회로기판(310) 하부에 배치되는 방열 부재(360)를 더 포함할 수 있다.
제1 실시예와 중복되는 내용은 다시 설명하지 않으며, 이하에서 제1 실시예와의 차이점을 중심으로 설명한다.
제2 실시예에서는, 상기 회로기판(310)에 제1 삽입홈(312)이 형성되고, 상기 제1 삽입홈(312) 내에 세라믹 기판(320)이 배치될 수 있다.
발광소자(330)에서 발생한 열은 세라믹 기판(320)과 회로기판(310)을 통과하여, 방열 부재(360)가 배치된 경우는 방열 부재(360)를 통해 공기 중으로 방출된다. 이때, 회로기판(310)에 제1 삽입홈(312)이 형성되면, 제1 삽입홈(312)의 깊이 d1만큼 열의 이동거리가 짧아지고 열의 발산 면적이 넓어지므로, 삽입홈이 구비되지 않은 회로기판에 세라믹 기판을 배치할 때보다 방열 효과를 증대시킬 수 있다.
회로기판(310)의 제1 삽입홈(312)은 예를 들어 컴퓨터 수치 제어(Computer Numerical Control, CNC) 방식에 의하여 형성되며, 드릴을 이용한 기계적 가공에 의해 형성될 수 있고, 화학적 에칭 방식에 의해서도 형성될 수 있다.
도 5는 발광소자가 배치된 광원 모듈의 제3 실시예의 단면도를 도시한 도면이다.
제3 실시예에 따른 광원 모듈(400)은 관통홀(414)이 형성된 회로기판(410)과, 상기 회로기판(410) 하부에 배치되는 방열 부재(460)와, 상기 관통홀(414)과 대응되는 상기 방열 부재(460) 상의 영역에 배치되며 캐비티(422)가 형성된 세라믹 기판(420)과, 상기 세라믹 기판(420)의 캐비티(422) 내에 배치되는 적어도 하나의 발광소자(430)를 포함한다.
제1,2 실시예와 중복되는 내용은 다시 설명하지 않으며, 이하에서 제1,2 실시예와의 차이점을 중심으로 설명한다.
제3 실시예에서는 제1,2 실시예와 달리 방열 부재(460)가 필수적으로 구비된다.
그리고, 상기 회로기판(410)에는 관통홀(414)이 형성되고, 상기 관통홀(414)을 통해 노출되는 방열 부재(460) 상의 영역에 세라믹 기판(420)이 배치될 수 있다.
상기 발광소자(430)에서 발생한 열은 상기 세라믹 기판(420)과 상기 회로기판(410)을 통과하여 상기 방열 부재(460)를 통해 공기 중으로 방출된다. 이때, 회로기판(410)에 관통홀(414)이 형성되면, 관통홀(414)의 깊이 d2만큼 열의 이동거리가 짧아지므로 관통홀이 구비되지 않은 회로기판에 세라믹 기판을 배치할 때보다 방열 효과를 증대시킬 수 있다.
더욱이, 제2 실시예에서처럼 회로기판에 삽입홈을 형성하여 삽입홈 내에 세라믹 기판을 배치할 때보다, 회로기판(410)에 관통홀(414)을 형성하여 관통홀(414) 내의 방열 부재(460) 상의 영역에 세라믹 기판(420)을 직접 배치하면 열의 이동거리가 더욱 짧아지므로 제2 실시예에서보다 방열 효과가 더욱 향상될 수 있다.
회로기판(410)의 관통홀(414)은 예를 들어 컴퓨터 수치 제어(Computer Numerical Control, CNC) 방식에 의하여 형성되며, 드릴을 이용한 기계적 가공에 의해 형성될 수 있다.
상기 세라믹 기판(420) 및 상기 회로기판(410)과 상기 방열 부재(460) 사이에는 열전 시트(470)가 위치할 수 있다.
도 6은 발광소자가 배치된 광원 모듈의 제4 실시예의 단면도를 도시한 도면이다.
제4 실시예에 따른 광원 모듈(500)은 관통홀(514)이 형성된 회로기판(510)과, 상기 회로기판(510) 하부에 배치되는 방열 부재(560)과, 상기 관통홀(514)과 대응되는 상기 방열 부재(560) 상의 영역에 배치되고 캐비티(522)가 형성된 세라믹 기판(520)과, 상기 세라믹 기판(520)의 캐비티(522) 내에 배치되는 적어도 하나의 발광소자(530)를 포함한다.
제1,2,3 실시예와 중복되는 내용은 다시 설명하지 않으며, 이하에서 제1,2,3 실시예와의 차이점을 중심으로 설명한다.
제4 실시예에서는 제1,2 실시예와 달리 방열 부재(560)가 필수적으로 구비된다.
그리고, 상기 회로기판(510)에 관통홀(514)이 형성되고, 방열 부재(560)에는 상기 회로기판(510)의 관통홀(514)과 대응되는 영역에 제2 삽입홈(562)이 형성되며, 상기 제2 삽입홈(562) 내에 세라믹 기판(520)이 배치될 수 있다.
상기 회로기판(510)에 관통홀(514)을 형성하고, 상기 관통홀(514)을 통해 노출되는 방열 부재(560) 상의 영역에 제2 삽입홈(562)을 형성하여 상기 제2 삽입홈(562)에 상기 세라믹 기판(520)을 배치하면, 관통홀(514)의 깊이 d2와 제2 삽입홈(562)의 깊이 d3의 합만큼 상기 발광소자(530)에서 발생된 열의 이동거리가 감소하여 방열 효과를 증대시킬 수 있다.
더욱이, 제4 실시예가 제1,2,3 실시예보다 방열 효과가 우수하다.
상기 회로기판(510)의 관통홀(514)과 상기 방열 부재(560)의 제2 삽입홈(562)은 예를 들어 컴퓨터 수치 제어(Computer Numerical Control, CNC) 방식에 의하여 형성되며, 드릴을 이용한 기계적 가공에 의해 형성될 수 있다.
상기 세라믹 기판(520) 및 상기 회로기판(510)과 상기 방열 부재(560) 사이에는 열전 시트(570)가 위치할 수 있다.
도 7a 및 도 7b는 도 2의 A 방향에서 바라본 광원 모듈의 일부 구성을 확대하여 도시한 도면이다.
도 7a에 도시된 바와 같이, 세라믹 기판(120)의 캐비티(122)의 측벽(124)에 와이어 본딩 슬릿(124a)이 구비될 수 있다.
발광소자(130)는 회로기판(110)과 와이어(140)를 통해 전기적으로 연결되어 전류를 공급받게 된다. 이때, 상기 와이어(140)가 캐비티(122)의 측벽(124) 상부를 넘어 연결되면 와이어(140)가 불필요하게 길어지고 광원 모듈의 사용 과정에서 손상을 입을 우려가 있다.
따라서, 실시예에서는 상기 세라믹 기판(120)의 캐비티(122)의 측벽(124)에 와이어 본딩 슬릿(124a)을 형성하여, 와이어(140)가 상기 와이어 본딩 슬릿(124a)을 관통하여 상기 발광소자(130)와 상기 회로기판(110)을 연결하도록 구성할 수 있다.
와이어 본딩 슬릿은 도 7a에 도시된 바와 같이 캐비티(122)의 측벽(124) 상부면까지 개방되는 형태로 형성될 수도 있고, 도 7b에 도시된 바와 같이 캐비티(122)의 측벽(124)의 상부면이 개방되지 않는 홀 형태로 형성될 수도 있으나, 이에 대해서는 제한을 두지 않는다.
와이어 본딩 슬릿(124a, 124b)의 폭은 와이어(140)가 손상 없이 관통할 수 있으면서 발광소자(130)에서 발생된 광의 손실을 최소할 수 있을 정도로만 형성되어야 한다.
도 7a 및 도 7b는 일 예시로서 도 2의 경우를 도시하였으나, 도 4 내지 도 6의 A 방향에서 바라본 경우에도 동일하게 캐비티(322, 422, 522)의 측벽(324, 424, 524)에 와이어 본딩 슬릿이 형성될 수 있다.
도 8은 상술한 실시예들에 따른 광원 모듈을 포함하는 헤드램프의 일실시예를 나타낸 도면이다.
도 8을 참조하면, 광원 모듈(901)에서 생성된 빛이 리플렉터(902) 및 쉐이드(903)에서 반사되며, 광원 모듈(901)에서 생성된 빛 및 상기 리플렉터(902)에서 반사된 빛이 렌즈(904)에서 굴절되어 차체의 전방을 향할 수 있다.
상기 광원 모듈(901)은 상술한 실시예들에 따른 광원 모듈일 수 있으며, 회로기판 상의 발광소자를 포함하여 이루어진다.
이상과 같이 실시예는 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
100, 300, 400, 500: 광원 모듈,
110, 310, 410, 510: 회로기판,
120, 320, 420, 520: 세라믹 기판,
122, 322, 422, 522: 캐비티,
130, 330, 430, 530: 발광소자,
140, 340, 440, 540: 와이어,
150, 350, 450, 550: 방열 부재,
210: 기판, 220: 발광 구조물,
222: 제1 도전형 반도체층, 224: 활성층
226: 제2 도전형 반도체층, 230: 제1 전극
240: 제2 전극 250: 오믹층
260: 반사층, 270: 지지기판
275: 결합층 280: 패시베이션층

Claims (15)

  1. 회로기판;
    상기 회로기판 상에 배치되고 캐비티가 형성된 세라믹 기판; 및
    상기 캐비티 내에 배치되는 적어도 하나의 발광소자를 포함하는 광원 모듈.
  2. 제 1 항에 있어서,
    상기 세라믹 기판은 알루미늄나이트라이드(AlN)를 포함하는 광원 모듈.
  3. 제 1 항에 있어서,
    상기 회로기판에 제1 삽입홈이 형성되고, 상기 제1 삽입홈 내에 상기 세라믹 기판이 배치되는 광원 모듈.
  4. 제 1 항에 있어서,
    상기 회로기판의 하부에 배치되는 방열 부재를 더 포함하는 광원 모듈.
  5. 제 1 항에 있어서,
    상기 회로기판은 메탈기판, FPCB 또는 FR-4 중 하나를 포함하는 광원 모듈.
  6. 제 1 항에 있어서,
    상기 세라믹 기판의 캐비티의 바닥면에 도전성 패턴이 위치하고, 상기 발광소자는 상기 도전성 패턴과 전기적으로 연결되는 광원 모듈.
  7. 제 4 항에 있어서,
    상기 회로기판과 상기 방열 부재 사이에는 열전 시트가 위치하는 광원 모듈.
  8. 제 4 항에 있어서,
    상기 방열 부재는, 상기 회로기판이 배치된 상부면과 반대되는 하부면에, 상기 하부면으로부터 연장되는 방향으로 형성된 복수 개의 방열핀을 포함하는 광원 모듈.
  9. 제 1 항에 있어서,
    상기 세라믹 기판은 Ag 페이스트를 이용해 상기 회로기판에 본딩되는 광원 모듈.
  10. 제 1 항에 있어서,
    상기 세라믹 기판의 캐비티의 측벽에 와이어 본딩 슬릿이 형성된 광원 모듈.
  11. 제 10 항에 있어서,
    상기 발광소자는 상기 와이어 본딩 슬릿을 관통하는 와이어를 통해 회로기판과 연결되는 광원 모듈.
  12. 관통홀이 형성된 회로기판;
    상기 회로기판 하부에 배치되는 방열 부재;
    상기 관통홀과 대응되는 상기 방열 부재 상의 영역에 배치되며, 캐비티가 형성된 세라믹 기판; 및
    상기 캐비티 내에 배치되는 적어도 하나의 발광소자를 포함하는 광원 모듈.
  13. 제 12 항에 있어서,
    상기 관통홀과 대응되는 상기 방열 부재 상의 영역에 제2 삽입홈이 형성되고, 상기 제2 삽입홈 내에 상기 세라믹 기판이 배치되는 광원 모듈.
  14. 제 12 항에 있어서,
    상기 세라믹 기판의 캐비티의 측벽에 와이어 본딩 슬릿이 형성된 광원 모듈.
  15. 빛을 방출하는 광원 모듈;
    상기 광원 모듈에서 방출된 빛을 반사시키는 리플렉터;
    상기 광원 모듈에서 방출된 빛 및 상기 리플렉터에서 반사된 빛을 굴절시키는 렌즈를 포함하고,
    상기 광원 모듈은, 상기 제 1 항 내지 제 14 항 중 어느 한 항의 광원 모듈인 헤드 램프.
KR1020110127775A 2011-12-01 2011-12-01 광원 모듈 및 이를 포함하는 헤드 램프 KR101908653B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110127775A KR101908653B1 (ko) 2011-12-01 2011-12-01 광원 모듈 및 이를 포함하는 헤드 램프

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110127775A KR101908653B1 (ko) 2011-12-01 2011-12-01 광원 모듈 및 이를 포함하는 헤드 램프

Publications (2)

Publication Number Publication Date
KR20130061454A true KR20130061454A (ko) 2013-06-11
KR101908653B1 KR101908653B1 (ko) 2018-12-19

Family

ID=48859563

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110127775A KR101908653B1 (ko) 2011-12-01 2011-12-01 광원 모듈 및 이를 포함하는 헤드 램프

Country Status (1)

Country Link
KR (1) KR101908653B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101537472B1 (ko) * 2014-03-20 2015-07-16 성균관대학교산학협력단 광원 모듈 및 그 제조방법과 상기 광원 모듈을 포함하는 광원 장치
WO2020014923A1 (zh) * 2017-07-19 2020-01-23 广州超维光电科技有限责任公司 基于类舞台结构的整体封装式行单元

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080007961A (ko) * 2006-07-19 2008-01-23 알티전자 주식회사 엘이디 모듈의 냉각 장치 및 그 제조 방법
JP2008270609A (ja) * 2007-04-23 2008-11-06 Harison Toshiba Lighting Corp 電子部品の放熱装置
KR20090019042A (ko) * 2007-08-20 2009-02-25 엘지이노텍 주식회사 발광 소자
KR20110040701A (ko) * 2009-10-13 2011-04-20 스탠리 일렉트릭 컴퍼니, 리미티드 발광장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080007961A (ko) * 2006-07-19 2008-01-23 알티전자 주식회사 엘이디 모듈의 냉각 장치 및 그 제조 방법
JP2008270609A (ja) * 2007-04-23 2008-11-06 Harison Toshiba Lighting Corp 電子部品の放熱装置
KR20090019042A (ko) * 2007-08-20 2009-02-25 엘지이노텍 주식회사 발광 소자
KR20110040701A (ko) * 2009-10-13 2011-04-20 스탠리 일렉트릭 컴퍼니, 리미티드 발광장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101537472B1 (ko) * 2014-03-20 2015-07-16 성균관대학교산학협력단 광원 모듈 및 그 제조방법과 상기 광원 모듈을 포함하는 광원 장치
WO2020014923A1 (zh) * 2017-07-19 2020-01-23 广州超维光电科技有限责任公司 基于类舞台结构的整体封装式行单元

Also Published As

Publication number Publication date
KR101908653B1 (ko) 2018-12-19

Similar Documents

Publication Publication Date Title
US11094850B2 (en) Light emitting device and lighting apparatus having enhanced optical and electrical characteristics by diffusion barrier layer
US9287460B2 (en) Light emitting device, light emitting device package and lighting system including the same
KR101852390B1 (ko) 광원 모듈
KR101976531B1 (ko) 발광 모듈
KR102540645B1 (ko) 발광소자
KR101880133B1 (ko) 광원 모듈
KR101125026B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
KR101908653B1 (ko) 광원 모듈 및 이를 포함하는 헤드 램프
KR101742617B1 (ko) 발광소자
KR20130053781A (ko) 광원 모듈
KR20130006846A (ko) 발광소자
KR102007401B1 (ko) 발광소자
KR101911867B1 (ko) 발광소자
KR101863872B1 (ko) 광원 모듈
KR101868540B1 (ko) 광원 모듈 및 이를 포함하는 헤드 램프
KR102562091B1 (ko) 발광 소자 패키지
KR101948138B1 (ko) 광원 모듈
KR102261957B1 (ko) 발광소자 및 조명시스템
KR102170219B1 (ko) 발광 소자 및 발광 소자 패키지
KR102066610B1 (ko) 발광 소자
KR101992365B1 (ko) 발광 소자
KR101734544B1 (ko) 발광소자 패키지
KR20170082872A (ko) 발광소자
KR102554517B1 (ko) 자외선 발광소자 및 조명시스템
KR102302321B1 (ko) 발광 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant