KR20130061342A

KR20130061342A - Light emitting device

Info

Publication number: KR20130061342A
Application number: KR1020110127590A
Authority: KR
Inventors: 정성이
Original assignee: 엘지이노텍 주식회사
Priority date: 2011-12-01
Filing date: 2011-12-01
Publication date: 2013-06-11

Abstract

PURPOSE: A light emitting device is provided to match the lattice constant between a light emitting structure and a buffer layer and to prevent the generation of crystal defects. CONSTITUTION: A buffer layer(120) is arranged on a substrate. A light emitting structure(140) includes a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer. The first conductive semiconductor layer is formed on the buffer layer. A high crystal layer(130) is formed between the buffer layer and the light emitting structure. The high crystal layer includes aluminum indium nitride.

Description

[0001] LIGHT EMITTING DEVICE [0002]

실시예는 발광소자에 관한 것이다.An embodiment relates to a light emitting element.

반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Ligit Emitting Diode)나 레이저 다이오드와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.BACKGROUND ART Light emitting devices such as a light emitting diode (LD) or a laser diode using semiconductor materials of Group 3-5 or 2-6 group semiconductors are widely used for various colors such as red, green, blue, and ultraviolet And it is possible to realize white light rays with high efficiency by using fluorescent materials or colors, and it is possible to realize low energy consumption, semi-permanent life time, quick response speed, safety and environment friendliness compared to conventional light sources such as fluorescent lamps and incandescent lamps .

따라서, 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.Therefore, a transmission module of the optical communication means, a light emitting diode backlight replacing a cold cathode fluorescent lamp (CCFL) constituting a backlight of an LCD (Liquid Crystal Display) display device, a white light emitting element capable of replacing a fluorescent lamp or an incandescent lamp Diode lighting, automotive headlights, and traffic lights.

이러한 발광 다이오드는 기판 상에 질화물 반도체층을 성장시켜 제작하는데, 이때 기판과 질화물 반도체층(GaN) 간에 격자 정수 및 열팽창 계수의 차이에 따른 격자 부정합이 발생하여 질화물 반도체층에 많은 결정 결함이 존재하게 된다.Such a light emitting diode is fabricated by growing a nitride semiconductor layer on a substrate. At this time, lattice mismatch occurs due to a difference in lattice constant and thermal expansion coefficient between the substrate and the nitride semiconductor layer (GaN), so that many crystal defects exist in the nitride semiconductor layer. do.

이러한 결정 결함은 소자의 누설전류를 증가시키고 외부 정전기가 들어왔을 경우 많은 결정 결함을 가지고 있는 발광소자의 활성층이 강한 필드에 의해서 파괴되게 된다. 일반적으로 GaN 박막에는 10¹⁰~10¹²/cm² 정도의 결정 결함(관통 결함)이 존재하는 것으로 알려져 있다.These crystal defects increase the leakage current of the device and when the external static electricity enters, the active layer of the light emitting device having many crystal defects is destroyed by the strong field. Generally, GaN thin films are known to have crystal defects (penetration defects) of the order of 10 ¹⁰ to 10 ¹² / cm ² .

기판과 질화물 반도체층 간에 격자 정수를 정합시키기 위하여 일반적으로 버퍼층을 사용하지만, 버퍼층을 사용하더라도 여전히 버퍼층과 질화물 반도체층 사이에 격자 정수의 차이가 존재하여 결정 결함을 발생시키는 문제점이 있다.A buffer layer is generally used to match the lattice constant between the substrate and the nitride semiconductor layer. However, even when the buffer layer is used, there is still a problem that a difference in lattice constant exists between the buffer layer and the nitride semiconductor layer, causing crystal defects.

실시예는 발광소자의 신뢰성을 높이고자 한다.The embodiment aims to increase the reliability of the light emitting device.

실시예에 따른 발광소자는 기판; 상기 기판 상에 배치되는 버퍼층; 상기 버퍼층 상에 위치하는 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물; 및 상기 버퍼층과 상기 발광 구조물 사이에 위치하며 알루미늄인듐나이트라이드(Al_xIn_yN, 0＜x＜1, 0＜y＜1, x+y=1)를 포함하는 고결정층을 포함한다.A light emitting device according to an embodiment includes a substrate; A buffer layer disposed on the substrate; A light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer on the buffer layer; And a high crystal layer positioned between the buffer layer and the light emitting structure and including aluminum indium nitride (Al _x In _y N, 0 <x <1, 0 <y <1, x + y = 1).

상기 고결정층의 인듐 함량 y는 0＜y≤0.25일 수 있다.The indium content y of the high crystal layer may be 0 <y≤0.25.

상기 고결정층의 알루미늄 함량 x는 0.75≤x＜1.00일 수 있다.The aluminum content x of the high crystal layer may be 0.75 ≦ x <1.00.

상기 고결정층의 인듐 함량 y는 상기 발광 구조물에 가까워질수록 증가할 수 있다.The indium content y of the high crystal layer may increase as it approaches the light emitting structure.

상기 고결정층의 인듐 함량 y는 상기 발광 구조물과 접하는 면에서 0.23≤y≤0.25일 수 있다.The indium content y of the high crystal layer may be 0.23 ≦ y ≦ 0.25 in contact with the light emitting structure.

상기 고결정층의 두께는 100~500nm일 수 있다.The thickness of the high crystal layer may be 100 ~ 500nm.

상기 버퍼층은 알루미늄나이트라이드(AlN)를 포함할 수 있다.The buffer layer may include aluminum nitride (AlN).

상기 버퍼층은 상기 기판에 접하는 제1층과, 상기 고결정층에 접하는 제2층을 포함할 수 있다.The buffer layer may include a first layer in contact with the substrate and a second layer in contact with the high crystal layer.

상기 발광 구조물의 전위 밀도는 상기 버퍼층의 전위 밀도와 같거나 상기 버퍼층의 전위 밀도보다 최대 2.4% 클 수 있다.The dislocation density of the light emitting structure may be equal to the dislocation density of the buffer layer or at most 2.4% greater than the dislocation density of the buffer layer.

상기 기판은 사파이어 기판(Al₂O₃), 산화아연 기판(ZnO), 또는 실리콘 기판(Si)을 포함할 수 있다.The substrate may include a sapphire substrate (Al ₂ O ₃ ), a zinc oxide substrate (ZnO), or a silicon substrate (Si).

상기 발광 구조물은 질화갈륨(GaN)을 포함할 수 있다.The light emitting structure may include gallium nitride (GaN).

상기 고결정층은 복수 개의 층으로 이루어지고, 상기 복수 개의 층은 인듐함량이 서로 다른 인접하는 두 개 이상의 층을 포함할 수 있다.The high crystal layer may include a plurality of layers, and the plurality of layers may include two or more adjacent layers having different indium contents.

상기 복수 개의 층은 상기 발광 구조물에 가까울수록 인듐 함량이 높을 수 있다.The plurality of layers may have a higher indium content as they are closer to the light emitting structure.

실시예에 따르면 고결정층에 의해 버퍼층과 발광 구조물 사이의 격자 정수가 정합되어 결정 결함의 발생이 억제되므로 발광소자의 신뢰성을 높일 수 있다.According to the embodiment, since the lattice constant between the buffer layer and the light emitting structure is matched by the high crystal layer, generation of crystal defects is suppressed, thereby increasing reliability of the light emitting device.

도 1은 실시예에 따른 발광소자의 단면도이고,
도 2 내지 도 4는 실시예에 따른 발광소자의 제조 방법을 나타낸 도면이고,
도 5는 실시예에 따른 발광소자를 포함한 발광소자 패키지의 일실시예를 도시한 도면이고,
도 6은 실시예에 따른 발광소자가 배치된 헤드램프의 일실시예를 도시한 도면이고,
도 7은 실시예에 따른 발광소자 패키지가 배치된 표시장치의 일실시예를 도시한 도면이다.1 is a cross-sectional view of a light emitting device according to an embodiment;
2 to 4 is a view showing a manufacturing method of a light emitting device according to the embodiment,
5 is a view showing an embodiment of a light emitting device package including a light emitting device according to the embodiment,
6 is a view illustrating an embodiment of a head lamp in which a light emitting device is disposed, according to an embodiment;
7 is a diagram illustrating an example of a display device in which a light emitting device package is disposed.

이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.

본 발명에 따른 실시예의 설명에 있어서, 각 element의 " 상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 “상(위) 또는 하(아래)(on or under)”으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In the description of the embodiment according to the present invention, in the case of being described as being formed "on or under" of each element, the upper (upper) or lower (lower) or under are all such that two elements are in direct contact with each other or one or more other elements are indirectly formed between the two elements. Also, when expressed as "on or under", it may include not only an upward direction but also a downward direction with respect to one element.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.The thickness and size of each layer in the drawings are exaggerated, omitted, or schematically shown for convenience and clarity of explanation. In addition, the size of each component does not necessarily reflect the actual size.

도 1은 실시예에 따른 발광소자의 단면도이다.1 is a cross-sectional view of a light emitting device according to an embodiment.

실시예에 따른 발광소자(100)는 기판(110)과, 상기 기판(110) 상에 배치되는 버퍼층(120)과, 상기 버퍼층(120) 상에 배치되며 알루미늄인듐나이트라이드(AlInN)를 포함하는 고결정층(130)과, 상기 고결정층(130) 상에 배치되며 제1 도전형 반도체층(142)과 활성층(144) 및 제2 도전형 반도체층(146)을 포함하는 발광 구조물(140)을 포함한다.The light emitting device 100 according to the embodiment includes a substrate 110, a buffer layer 120 disposed on the substrate 110, and an aluminum indium nitride (AlInN) disposed on the buffer layer 120. The light emitting structure 140 disposed on the high crystal layer 130, the first crystal semiconductor layer 142, the active layer 144, and the second conductive semiconductor layer 146. ).

상기 기판(110)은 반도체 물질 성장에 적합한 재료, 또는 캐리어 웨이퍼로 형성될 수 있다. 또한, 열전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판일 수 있다. 기판(110)은 예를 들어, 사파이어(Al₂O₃), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge, and Ga₂0₃ 중 적어도 하나를 사용할 수 있다. 기판(110) 위에는 요철 구조가 형성될 수 있으며, 이에 대해 한정하지는 않는다. 기판(110)에 대해 습식세척을 하여 표면의 불순물을 제거할 수 있다.The substrate 110 may be formed of a material suitable for growing a semiconductor material or a carrier wafer. In addition, it may be formed of a material having excellent thermal conductivity, and may be a conductive substrate or an insulating substrate. The substrate 110 may use, for example, at least one of sapphire (Al ₂ O ₃ ), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge, and Ga ₂ 0 ₃ . An uneven structure may be formed on the substrate 110, but is not limited thereto. The substrate 110 may be wet-cleaned to remove impurities on the surface.

상기 기판(110) 상에는 발광 구조물(140)이 성장되는데, 기판(110)에 발광 구조물(140)을 직접 성장시키면 기판과 발광 구조물 사이의 격자 정수 부정합 및 열팽창 계수의 차이에 의해 관통 전위(dislocation)와 같은 결정 결함이 발생하므로 기판(110)과 발광 구조물(140) 사이에 버퍼층(120)을 형성한다.The light emitting structure 140 is grown on the substrate 110. When the light emitting structure 140 is directly grown on the substrate 110, the dislocations are dissipated due to the lattice constant mismatch between the substrate and the light emitting structure and a difference in thermal expansion coefficient. Since a crystal defect, such as, occurs, the buffer layer 120 is formed between the substrate 110 and the light emitting structure 140.

버퍼층(120)의 재료는 3족-5족 화합물 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다. 상기 버퍼층 위에는 언도프드(undoped) 반도체층이 형성될 수 있으며, 이에 대해 한정하지는 않는다.The material of the buffer layer 120 may be formed of at least one of Group III-V compound semiconductors, for example, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, and AlInN. An undoped semiconductor layer may be formed on the buffer layer, but the present invention is not limited thereto.

상기 버퍼층(120) 상부에 발광 구조물(140)이 형성된다.The light emitting structure 140 is formed on the buffer layer 120.

발광 구조물(140)은 제1 도전형 반도체층(142)과 활성층(144) 및 제2 도전형 반도체층(146)을 순차적으로 성장시킴으로써 형성될 수 있다. 발광 구조물(140)은 성장 장비 내에 상기 기판(110)을 로딩한 후, 수소 분위기 하에서 Ga의 전구체인 TMGa(TriMethylGalium) 가스와, N의 전구체인 NH₃ 가스를 흘려서 형성할 수 있다.The light emitting structure 140 may be formed by sequentially growing the first conductivity type semiconductor layer 142, the active layer 144, and the second conductivity type semiconductor layer 146. The light emitting structure 140 may be formed by loading the substrate 110 in a growth device and flowing a TMGa (TriMethylGalium) gas, a precursor of Ga, and a NH ₃ gas, a precursor of N, under a hydrogen atmosphere.

발광 구조물(140)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.The light emitting structure 140 may include, for example, Metal Organic Chemical Vapor Deposition (MOCVD), Chemical Vapor Deposition (CVD), Plasma-Enhanced Chemical Vapor Deposition (PECVD), and molecular beam growth. It may be formed using a method such as Molecular Beam Epitaxy (MBE), Hydride Vapor Phase Epitaxy (HVPE), but is not limited thereto.

발광 구조물(140) 내에는 발광소자의 광 추출 효율을 향상시키기 위한 광결정(photonic crystal) 구조를 형성할 수 있다.In the light emitting structure 140, a photonic crystal structure may be formed to improve light extraction efficiency of the light emitting device.

광결정 구조란 굴절률이 다른 두 가지 이상의 유전체가 나노 크기의 주기적인 구조로 무한히 반복되는 구조를 말한다. 이러한 주기적인 굴절률 차이를 이용하여, 빛의 파장이 매질을 전파할 수 없는 금지 대역인 광 밴드갭(photonic bandgap)을 형성 및 조절함으로써 빛의 내부 반사 경로를 변환시켜 발광소자의 광 추출 효율을 극대화할 수 있다.The photonic crystal structure refers to a structure in which two or more dielectrics having different refractive indices are repeated infinitely in a periodic structure having a nano size. By using this periodic difference in refractive index, by forming and adjusting a photonic bandgap, a forbidden band in which the wavelength of light cannot propagate the medium, it converts the internal reflection path of the light to maximize the light extraction efficiency of the light emitting device. can do.

제1 도전형 반도체층(142)은 반도체 화합물로 형성될 수 있으며, 예를 들어 3족-5족 또는 2족-6족 등의 화합물 반도체로 형성될 수 있다. 또한 제1 도전형 도펀트가 도핑될 수 있다. 상기 제1 도전형 반도체층(142)이 n형 반도체층인 경우, 상기 제1 도전형 도펀트는 n형 도펀트로서 Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다. 또한, 상기 제1 도전형 반도체층(142)이 p형 반도체층인 경우, 상기 제1 도전형 도펀트는 p형 도펀트로서 Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있으나 이에 한정되지 않는다.The first conductivity-type semiconductor layer 142 may be formed of a semiconductor compound, and for example, may be formed of a compound semiconductor, such as Groups 3-5 or 2-6. In addition, the first conductivity type dopant may be doped. When the first conductivity type semiconductor layer 142 is an n type semiconductor layer, the first conductivity type dopant may include Si, Ge, Sn, Se, Te as an n type dopant, but is not limited thereto. In addition, when the first conductivity type semiconductor layer 142 is a p type semiconductor layer, the first conductivity type dopant may include Mg, Zn, Ca, Sr, Ba, etc. as a p type dopant, but is not limited thereto. .

제1 도전형 반도체층(142)은 Al_xIn_yGa_(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제1 도전형 반도체층(122)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN,AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.The first conductive semiconductor layer 142 includes a semiconductor material having a composition formula of Al _x In _y Ga _(1-xy) N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1). can do. The first conductive semiconductor layer 122 may be formed of any one or more of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP.

활성층(144)은 전자와 정공이 만나서 활성층(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다.The active layer 144 is a layer where electrons and holes meet to emit light having energy determined by an energy band inherent in the active layer (light emitting layer) material.

활성층(144)은 단일 우물 구조, 다중 우물 구조, 양자선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 상기 활성층(144)은 트리메틸 갈륨 가스(TMG), 암모니아 가스(NH₃), 질소 가스(N₂), 및 트리메틸 인듐 가스(TMI)가 주입되어 다중 양자 우물 구조가 형성될 수 있으나 이에 한정되는 것은 아니다.The active layer 144 may be formed of at least one of a single well structure, a multi well structure, a quantum-wire structure, and a quantum dot structure. For example, the active layer 144 may be formed by injecting trimethyl gallium gas (TMG), ammonia gas (NH ₃ ), nitrogen gas (N ₂ ), and trimethyl indium gas (TMI) to form a multi-quantum well structure. It is not limited to this.

활성층(144)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 상기 우물층은 상기 장벽층의 밴드 갭보다 낮은 밴드 갭을 갖는 물질로 형성될 수 있다.The well layer / barrier layer of the active layer 144 may be formed of any one or more pair structures of InGaN / GaN, InGaN / InGaN, GaN / AlGaN, InAlGaN / GaN, GaAs (InGaAs) / AlGaAs, GaP (InGaP) / AlGaP. However, the present invention is not limited thereto. The well layer may be formed of a material having a lower band gap than the band gap of the barrier layer.

상기 활성층(144)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 형성될 수 있다. 상기 도전형 클래드층은 활성층의 장벽층의 밴드갭보다 더 넓은 밴드갭을 갖는 반도체로 형성될 수 있다. 예를 들어, 도전형 클래드층은 GaN, AlGaN, InAlGaN 또는 초격자 구조를 포함할 수 있다. 또한, 도전형 클래드층은 n형 또는 p형으로 도핑될 수 있다. A conductive cladding layer (not shown) may be formed on or under the active layer 144. The conductive clad layer may be formed of a semiconductor having a band gap wider than the band gap of the barrier layer of the active layer. For example, the conductive clad layer may comprise GaN, AlGaN, InAlGaN or a superlattice structure. In addition, the conductive clad layer may be doped with n-type or p-type.

제2 도전형 반도체층(146)은 반도체 화합물로 형성될 수 있으며, 예를 들어 제2 도전형 도펀트가 도핑된 3족-5족 화합물 반도체로 형성될 수 있다. 제2 도전형 반도체층(146)은 예를 들어, In_xAl_yGa₁ _-x- _yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제2 도전형 반도체층(146)이 p형 반도체층인 경우, 상기 제2도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다. 또한, 상기 제2 도전형 반도체층(146)이 n형 반도체층인 경우, 상기 제2 도전형 도펀트는 n형 도펀트로서 Si, Ge, Sn, Se, Te 등을 포함할 수 있으나 이에 한정되지 않는다.The second conductivity type semiconductor layer 146 may be formed of a semiconductor compound, for example, a group III-V compound semiconductor doped with a second conductivity type dopant. A second conductive semiconductor layer 146, for example, having a compositional formula of _{_{_{_{_{In x Al y Ga 1 -x- y}}}}} N (0≤x≤1, 0≤y≤1, 0≤x + y≤1) It may include a semiconductor material. When the second conductive semiconductor layer 146 is a p-type semiconductor layer, the second conductive dopant may be a p-type dopant and may include Mg, Zn, Ca, Sr, and Ba. In addition, when the second conductivity-type semiconductor layer 146 is an n-type semiconductor layer, the second conductivity-type dopant may include Si, Ge, Sn, Se, Te, and the like as an n-type dopant, but is not limited thereto. .

제2 도전형 반도체층(146) 상면에는 러프니스 또는 패턴이 형성되어 발광소자의 광 추출 효율을 향상시킬 수 있다.Roughness or a pattern may be formed on the top surface of the second conductive semiconductor layer 146 to improve light extraction efficiency of the light emitting device.

본 실시예에서, 상기 제1 도전형 반도체층(142)은 n형 반도체층, 상기 제2 도전형 반도체층(146)은 p형 반도체층으로 구현될 수 있다. 또한 상기 제2 도전형 반도체층(146) 상에는 상기 제2 도전형과 반대의 극성을 갖는 반도체, 예컨대 상기 제2 도전형 반도체층이 p형 반도체층일 경우 n형 반도체층(미도시)을 형성할 수 있다. 이에 따라 발광 구조물은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다.In the present exemplary embodiment, the first conductive semiconductor layer 142 may be an n-type semiconductor layer, and the second conductive semiconductor layer 146 may be a p-type semiconductor layer. In addition, an n-type semiconductor layer (not shown) may be formed on the second conductive semiconductor layer 146 when the semiconductor having a polarity opposite to that of the second conductive type, for example, the second conductive semiconductor layer is a p-type semiconductor layer. Can be. Accordingly, the light emitting structure may be implemented as any one of an n-p junction structure, a p-n junction structure, an n-p-n junction structure, and a p-n-p junction structure.

상기 버퍼층(120)과 발광 구조물(140) 사이에 알루미늄인듐나이트라이드(AlInN)를 포함하는 고결정층(130)이 배치된다.A high crystal layer 130 including aluminum indium nitride (AlInN) is disposed between the buffer layer 120 and the light emitting structure 140.

기판(110)과 발광 구조물(140) 사이에 버퍼층(120)을 배치하더라도 버퍼층(120)과 발광 구조물(140) 사이에는 여전히 격자 정수의 차이가 존재하기 때문에, 버퍼층(120) 상에 발광 구조물(140)을 바로 성장시키면 격자 부정합에 의한 결정 결함이 발생할 수 있다.Even if the buffer layer 120 is disposed between the substrate 110 and the light emitting structure 140, since there is still a difference in the lattice constant between the buffer layer 120 and the light emitting structure 140, the light emitting structure ( Immediately growing 140 may result in crystal defects due to lattice mismatch.

상기 고결정층(130)은 버퍼층(120)과 발광 구조물(140) 사이에 배치되어 버퍼층(120)과 발광 구조물(140) 사이의 격자 정수의 차를 완화시킬 수 있다.The high crystal layer 130 may be disposed between the buffer layer 120 and the light emitting structure 140 to mitigate the difference in lattice constant between the buffer layer 120 and the light emitting structure 140.

상기 고결정층(130)의 알루미늄인듐나이트라이드는 Al_xIn_yN(0＜x＜1, 0＜y＜1, x+y=1)의 조성식을 가지며, 인듐의 함량 y는 위치에 따라 달라질 수 있다.The aluminum indium nitride of the high crystal layer 130 has a composition formula of Al _x In _y N (0 <x <1, 0 <y <1, x + y = 1), and the indium content y depends on the position. Can vary.

상기 고결정층(130)은 인듐의 함량 y에 따라 결정 격자의 크기가 달라질 수 있다. 또한, 성장 온도에 따라서 결정 격자의 형태가 달라질 수 있다.The size of the crystal lattice of the high crystal layer 130 may vary according to the content y of indium. In addition, the shape of the crystal lattice may vary depending on the growth temperature.

상기 고결정층(130)은 인듐의 함량 y를 서서히 변화시킴으로써 고결정층(130) 내부의 격자 정수 차이를 최소화하여 고결정층(130)과 발광 구조물(140) 사이에 격자 정합을 이루어 나갈 수 있다.The high crystal layer 130 may achieve a lattice match between the high crystal layer 130 and the light emitting structure 140 by minimizing the difference in the lattice parameters within the high crystal layer 130 by gradually changing the indium content y. have.

상기 고결정층(130)의 인듐 함량 y는 0＜y≤0.25일 수 있으며, 발광 구조물(140)에 가까워질수록 증가할 수 있다. 인듐 함량 y가 0인 경우에는 알루미늄나이트라이드(AlN)가 될 수 있고, 0.25 이상인 경우에는 제1 도전형 반도체층(142)에 포함된 질화갈륨(GaN)보다 격자 정수가 커져서 결정 결함이 발생할 수 있다. 인듐 함량 y가 0.23≤y≤0.25일 때, 고결정층(130)과 제1 도전형 반도체층(142) 사이에 격자 정합이 이루어지면서 결정 결함의 발생을 억제할 수 있다.The indium content y of the high crystal layer 130 may be 0 <y ≦ 0.25, and may increase as the light emitting structure 140 approaches. In the case where the indium content y is 0, aluminum nitride (AlN) may be used, and when 0.25 or more, the lattice constant may be greater than that of gallium nitride (GaN) included in the first conductivity-type semiconductor layer 142, which may cause crystal defects. have. When the indium content y is 0.23 ≦ y ≦ 0.25, lattice matching between the high crystal layer 130 and the first conductivity-type semiconductor layer 142 may be performed to suppress the occurrence of crystal defects.

상기 고결정층(130)의 알루미늄 함량 x는 0.75≤x＜1.00일 수 있으며, 발광 구조물(140)에 가까워질수록 인듐 함량 y가 증가하기 때문에 알루미늄 함량 x는 감소할 수 있다. 알루미늄 함량 x가 0.75 이하인 경우에는 제1 질화물 반도체층(142)에 포함된 GaN보다 격자 정수가 커져서 결정 결함이 발생할 수 있고, 1.00인 경우에는 AlN이 될 수 있다.The aluminum content x of the high crystal layer 130 may be 0.75 ≦ x <1.00, and the aluminum content x may decrease because the indium content y increases as the light emitting structure 140 approaches. When the aluminum content x is 0.75 or less, a lattice constant may be greater than that of GaN included in the first nitride semiconductor layer 142, so that a crystal defect may occur, and in case of 1.00, AlN may be AlN.

상기 고결정층(130)은 700~800℃로 형성될 수 있다. 700℃ 이하에서 형성될 경우 결정성과 표면 형상의 차이로 인해 결함이 발생할 수 있고, 800℃ 이상에서는 층의 성장이 어려울 수 있다. 상기 고결정층(130)은 700℃ 이하에서 성장된 경우보다 격자가 규칙적인 배열을 할 수 있고, 표면이 매끄러울 수 있다.The high crystal layer 130 may be formed at 700 ~ 800 ℃. When formed below 700 ° C, defects may occur due to differences in crystallinity and surface shape, and layer growth may be difficult at 800 ° C or higher. The high crystal layer 130 may have a lattice ordered more than when grown at 700 ° C. or less, and may have a smooth surface.

상기 고결정층(130)은 100~500nm로 형성될 수 있다. 고결정층(130)이 100nm 이하로 형성되면 고결정층 내부에서 격자 정수가 급격히 변화하여 결정 결함이 발생할 수 있고, 500nm보다 두껍게 형성되면 광 투과성이 저해되고 공정성이 나빠질 수 있다.The high crystal layer 130 may be formed to 100 ~ 500nm. When the high crystal layer 130 is formed to 100 nm or less, the lattice constant may change rapidly within the high crystal layer, and crystal defects may occur. When the crystal layer 130 is formed thicker than 500 nm, light transmittance may be impaired and processability may be deteriorated.

상기 고결정층(130)은 단일층 또는 복수 개의 층으로 이루어질 수 있으나, 이에 한정하지 않는다. 복수 개의 층으로 이루어진 고결정층(130)은 각각의 층에서 인듐의 함량이 다를 수 있고, 발광 구조물(140)에 가까운 층일수록 인듐 함량이 높을 수 있다.The high crystal layer 130 may be formed of a single layer or a plurality of layers, but is not limited thereto. The high crystal layer 130 having a plurality of layers may have a different indium content in each layer, and the closer to the light emitting structure 140, the higher the indium content may be.

각각의 층에서 인듐 함량이 서서히 변화함으로써, 고결정층(130) 내부의 격자 정수의 차이를 최소화하여 고결정층(130)과 발광 구조물(140) 사이에 격자 정합을 이루어 나갈 수 있다.By gradually changing the indium content in each layer, the lattice matching between the high crystal layer 130 and the light emitting structure 140 may be achieved by minimizing the difference in the lattice constant in the high crystal layer 130.

상기 버퍼층(120)은 단일층으로 이루어질 수도 있고, 기판(110)에 접하는 저온 버퍼층(120a)과 상기 고결정층(130)에 접하는 고온 버퍼층(120b)을 포함하는 다층 구조로 이루어질 수도 있으며, 온도를 서서히 변화시킴으로써 상기 고온 버퍼층(120b)와 상기 저온 버퍼층(120a)의 경계를 없게 할 수도 있으나, 이에 한정하지 않는다.The buffer layer 120 may be formed of a single layer or may have a multilayer structure including a low temperature buffer layer 120a in contact with the substrate 110 and a high temperature buffer layer 120b in contact with the high crystal layer 130. By slowly changing the boundary between the high temperature buffer layer 120b and the low temperature buffer layer 120a, the present invention is not limited thereto.

저온 버퍼층(120a)은 500~600℃에서 형성될 수 있다. 저온 버퍼층(220)은 AlN, GaN 등을 포함할 수 있으며, AlInN/GaN 적층 구조, InGaN/GaN 적층 구조, AlInGaN/InGaN/GaN 적층 구조 등으로 형성될 수 있다.The low temperature buffer layer 120a may be formed at 500 to 600 ° C. The low temperature buffer layer 220 may include AlN, GaN, or the like, and may be formed of an AlInN / GaN stacked structure, an InGaN / GaN stacked structure, an AlInGaN / InGaN / GaN stacked structure, or the like.

고온 버퍼층(120b)은 700~800℃로 형성될 수 있으며, AlN를 포함할 수 있다. 상기 고온 버퍼층(120b)은 고결정층(130)의 하부면과 격자 정수가 정합되어 결정 결함을 방지할 수 있다.The high temperature buffer layer 120b may be formed at 700 to 800 ° C., and may include AlN. The high temperature buffer layer 120b may match a lower surface of the high crystal layer 130 with a lattice constant to prevent crystal defects.

상기 고결정층(130)에서 인듐 함량 y가 0이고, 알루미늄 함량 x가 1일 때, 고결정층(130)의 조성이 AlN가 되어 고온 버퍼층의 역할을 할 수 있다.When the indium content y of the high crystal layer 130 is 0 and the aluminum content x is 1, the composition of the high crystal layer 130 may be AlN, which may serve as a high temperature buffer layer.

상기 발광 구조물(140)의 전위 밀도는 상기 버퍼층(120)의 전위 밀도와 같거나, 상기 버퍼층(120)의 전위 밀도보다 최대 2.4% 클 수 있다. 버퍼층(120)과 발광 구조물(140) 사이에 고결정층(130)이 배치되어 발광 구조물(140)과 서서히 격자 정합을 이루어 나가기 때문에 격자 부정합에 의해 발생하는 결정 결함의 수를 최소화할 수 있다. The dislocation density of the light emitting structure 140 may be equal to the dislocation density of the buffer layer 120 or at most 2.4% greater than the dislocation density of the buffer layer 120. Since the high crystal layer 130 is disposed between the buffer layer 120 and the light emitting structure 140 to gradually form a lattice match with the light emitting structure 140, the number of crystal defects caused by lattice mismatch can be minimized.

고결정층(130)이 존재하지 않을 때, AlN를 포함하는 버퍼층(120)과 GaN을 포함하는 발광 구조물(140) 사이의 격자 정수의 차가 2.4%이기 때문에, 고결정층(130)이 존재하는 경우 발광 구조물(140)에서의 전위 밀도는, 고결정층에 의해 버퍼층과 발광 구조물이 완전한 격자 정합을 이루면 버퍼층에서의 전위 밀도와 같을 수 있고, 같지 않은 경우라도 버퍼층(120)에서의 전위 밀도보다 최대 2.4% 가량 클 수 있다.When the high crystal layer 130 is not present, since the difference in lattice constant between the buffer layer 120 including AlN and the light emitting structure 140 including GaN is 2.4%, the high crystal layer 130 is present. In this case, the dislocation density in the light emitting structure 140 may be the same as the dislocation density in the buffer layer when the buffer layer and the light emitting structure are completely lattice matched by the high crystal layer, and even if not, than the dislocation density in the buffer layer 120. It can be as large as 2.4%.

상기 버퍼층(120)과 고결정층(130)은 기판(110)이 받은 외부의 물리적 충격으로부터 발광 구조물(140)을 보호할 수 있다.The buffer layer 120 and the high crystal layer 130 may protect the light emitting structure 140 from external physical shocks received by the substrate 110.

도 2 내지 도 4는 실시예에 따른 발광소자의 제조 방법을 나타낸 도면이다. 이하에서, 도 2 내지 도 4를 참조하여 발광소자의 제조 과정을 설명한다.2 to 4 are views showing a method of manufacturing a light emitting device according to the embodiment. Hereinafter, a manufacturing process of the light emitting device will be described with reference to FIGS. 2 to 4.

먼저 도 2에 도시된 바와 같이, 성장 장비에 기판(110)을 로딩한 후 버퍼층(120)과 고결정층(130)을 형성한다.First, as shown in FIG. 2, after loading the substrate 110 in the growth equipment, the buffer layer 120 and the high crystal layer 130 are formed.

버퍼층(120)은 기판(110)과 후에 형성될 발광 구조물(140) 사이의 격자 부정합 및 열팽창 계수의 차이를 완화하기 위한 것이다. 상기 버퍼층의 재료는 3족-5족 화합물 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다. 상기 버퍼층 위에는 언도프드(undoped) 반도체층이 형성될 수 있으며, 이에 대해 한정하지는 않는다.The buffer layer 120 is for alleviating the difference in lattice mismatch and thermal expansion coefficient between the substrate 110 and the light emitting structure 140 to be formed later. The material of the buffer layer may be formed of at least one of Group III-V compound semiconductors such as GaN, InN, AlN, InGaN, AlGaN, InAlGaN, and AlInN. An undoped semiconductor layer may be formed on the buffer layer, but the present invention is not limited thereto.

버퍼층(120)은 단일층 또는 복수 개의 층으로 형성될 수 있으며, 복수 개의 층으로 형성되는 경우 기판(110)에 접하는 저온 버퍼층(120a)과 고결정층(130)에 접하는 고온 버퍼층(120b)을 포함할 수 있다.The buffer layer 120 may be formed of a single layer or a plurality of layers. When the buffer layer 120 is formed of a plurality of layers, the low temperature buffer layer 120a in contact with the substrate 110 and the high temperature buffer layer 120b in contact with the high crystal layer 130 may be formed. It may include.

상기 저온 버퍼층(120a)은 기판(110)과 격자 정합을 이루고, 상기 고온 버퍼층(120b)은 고결정층(130)의 하부면과 격자 정합을 이룰 수 있다.The low temperature buffer layer 120a may form a lattice match with the substrate 110, and the high temperature buffer layer 120b may form a lattice match with a lower surface of the high crystal layer 130.

상기 버퍼층(120) 상에 고결정층(130)이 형성된다. The high crystal layer 130 is formed on the buffer layer 120.

고결정층(130)의 알루미늄인듐나이트라이드는 Al_xIn_yN(0＜x＜1, 0＜y＜1, x+y=1)의 조성식을 가지며, 인듐의 함량 y는 위치에 따라 달라질 수 있다.The aluminum indium nitride of the high crystal layer 130 has a composition formula of Al _x In _y N (0 <x <1, 0 <y <1, x + y = 1), and the content of indium y varies depending on the position. Can be.

고결정층(130)의 인듐 함량 y는 0＜y≤0.25일 수 있으며, 발광 구조물(140)에 가까워질수록 증가할 수 있다.The indium content y of the high crystal layer 130 may be 0 <y ≦ 0.25, and may increase as the light emitting structure 140 approaches.

상기 고결정층(130)은 700~800℃로 형성될 수 있으며, 도 3에 도시된 바와 같이 Al의 전구체인 TMA(Trimethyl Aluminum) 가스 및 N의 전구체인 NH₃ 가스를 흘리면서, In의 전구체인 TMI(Trimethyl Indium) 가스의 양을 서서히 증가시킴으로써 형성될 수 있으나, 이에 한정하지는 않는다.The high crystal layer 130 may be formed at 700 to 800 ° C., as shown in FIG. 3, while flowing TMA (Trimethyl Aluminum) gas, which is a precursor of Al, and NH ₃ gas, which is a precursor of N, as a precursor of In. It may be formed by slowly increasing the amount of TMI (Trimethyl Indium) gas, but is not limited thereto.

상기 고결정층(130)은 인듐의 함량 y를 서서히 변화시킴으로써 고결정층(130) 내부의 격자 정수의 차이를 최소화하여 고결정층(130)과 발광 구조물(140) 사이에 격자 정합을 이루어 나갈 수 있다.The high crystalline layer 130 gradually changes the indium content y to minimize lattice constants within the high crystalline layer 130 to achieve lattice matching between the high crystalline layer 130 and the light emitting structure 140. Can be.

도 4a는 실시예에 다른 수평형 발광소자의 단면도이다.4A is a cross-sectional view of a horizontal light emitting device according to the embodiment.

도 4a를 참조하면, 고결정층(130) 상에 제1 도전형 반도체층(142)과 활성층(144) 및 제2 도전형 반도체층(146)을 포함하는 발광 구조물(140)을 성장시킨다.Referring to FIG. 4A, a light emitting structure 140 including a first conductive semiconductor layer 142, an active layer 144, and a second conductive semiconductor layer 146 is grown on the high crystal layer 130.

발광 구조물(140)은 기판(110) 상에 제1 도전형 반도체층(142)과 활성층(144) 및 제2 도전형 반도체층(146)을 순차적으로 성장시킴으로써 형성될 수 있다. 발광 구조물(140)은 성장 장비 내에 상기 기판(110)을 로딩한 후, 수소 분위기 하에서 Ga의 전구체인 TMGa(TriMethylGalium) 가스와, N의 전구체인 NH₃ 가스를 흘려서 형성할 수 있다.The light emitting structure 140 may be formed by sequentially growing the first conductive semiconductor layer 142, the active layer 144, and the second conductive semiconductor layer 146 on the substrate 110. The light emitting structure 140 may be formed by loading the substrate 110 in a growth device and flowing a TMGa (TriMethylGalium) gas, a precursor of Ga, and a NH ₃ gas, a precursor of N, under a hydrogen atmosphere.

그리고, 제2 도전형 반도체층(146)과 활성층(144) 및 제1 도전형 반도체층(142)의 일부를 메사식각하여, 노출된 제1 도전형 반도체층(142) 상에 제1 전극(150)을 배치한다.A portion of the second conductive semiconductor layer 146, the active layer 144, and the first conductive semiconductor layer 142 may be mesa-etched to expose the first electrode (1) on the exposed first conductive semiconductor layer 142. 150).

제1 전극(150)은 몰리브덴(Mo), 크롬(Cr), 니켈(Ni), 금(Au), 알루미늄(Al), 타이타늄(Ti), 백금(Pt), 바나듐(V), 텅스텐(W), 납(Pd), 구리(Cu), 로듐(Rh) 또는 이리듐(Ir) 중에서 선택된 어느 하나의 금속 또는 상기 금속들의 합금으로 이루어질 수 있다.The first electrode 150 is molybdenum (Mo), chromium (Cr), nickel (Ni), gold (Au), aluminum (Al), titanium (Ti), platinum (Pt), vanadium (V), tungsten (W) ), Lead (Pd), copper (Cu), rhodium (Rh) or iridium (Ir) may be made of any one metal or an alloy of the metals.

그리고 제2 도전형 반도체층(146) 상에 제2 전극(160)을 배치한다. 상기 제2 도전형 반도체층(146)과 제2 전극(160) 사이에 오믹층(미도시)이 형성될 수 있다. 제2 도전형 반도체층(146)은 불순물 도핑 농도가 낮아 접촉 저항이 높으며 그로 인해 금속과의 오믹 특성이 좋지 못할 수 있으므로, 오믹층은 이러한 오믹 특성을 개선하기 위한 것으로 반드시 형성되어야 하는 것은 아니다. The second electrode 160 is disposed on the second conductive semiconductor layer 146. An ohmic layer (not shown) may be formed between the second conductive semiconductor layer 146 and the second electrode 160. Since the second conductivity-type semiconductor layer 146 has a low impurity doping concentration and high contact resistance, and thus may not have good ohmic characteristics with the metal, the ohmic layer may be formed to improve such ohmic characteristics.

오믹층은 발광 구조물(140)과 제2 전극(160) 사이에 배치되므로 투명 전극 등으로 형성할 수 있고, 층 또는 복수의 패턴으로 형성될 수 있다.Since the ohmic layer is disposed between the light emitting structure 140 and the second electrode 160, the ohmic layer may be formed as a transparent electrode, or may be formed as a layer or a plurality of patterns.

오믹층은 투광성 전도층과 금속이 선택적으로 사용될 수 있으며, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.As the ohmic layer, a light transmissive conductive layer and a metal may be selectively used. For example, indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), indium aluminum zinc oxide (IZAO), and IGZO may be used. (indium gallium zinc oxide), IGTO (indium gallium tin oxide), AZO (aluminum zinc oxide), ATO (antimony tin oxide), GZO (gallium zinc oxide), IZON (IZO Nitride), AGZO (Al-Ga ZnO), IGZO (In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx / ITO, Ni / IrOx / Au, or Ni / IrOx / Au / ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir , Sn, In, Ru, Mg, Zn, Pt, Au, Hf may be formed, including, but not limited to such materials.

도 4b는 실시예에 따른 수직형 발광소자의 단면도이다. 도 4a의 수평형 발광소자와 중복되는 내용에 대해서는 다시 설명하지 않는다.4B is a cross-sectional view of a vertical light emitting device according to the embodiment. The content overlapping with the horizontal light emitting device of FIG. 4A will not be described again.

수직형 발광소자에서는 고결정층(130) 상에 발광 구조물(140)을 형성한 후, 레이저 리프트 오프(Laser Lift Off: LLO)의 방법 또는 건식 및 습식 식각의 방법으로 기판(110)을 분리한다. 이때, 기판(110)뿐만 아니라 버퍼층(120)과 고결정층(130)도 함께 분리할 수 있다.In the vertical light emitting device, after the light emitting structure 140 is formed on the high crystal layer 130, the substrate 110 is separated by a laser lift off (LLO) method or a dry and wet etching method. . In this case, not only the substrate 110 but also the buffer layer 120 and the high crystal layer 130 may be separated together.

그 후, 발광 구조물(140)의 제2 도전형 반도체층(146) 상부에 지지기판(210)을 배치한다. 이때, 발광 구조물(140)과 지지기판(210) 사이에는 오믹층(230) 및/또는 반사층(220)이 배치될 수도 있다.Thereafter, the support substrate 210 is disposed on the second conductive semiconductor layer 146 of the light emitting structure 140. In this case, the ohmic layer 230 and / or the reflective layer 220 may be disposed between the light emitting structure 140 and the support substrate 210.

상기 지지기판(210)은 제2 전극의 역할을 할 수 있으므로 전기 전도도가 우수한 금속을 사용할 수 있고, 발광 소자 작동시 발생하는 열을 충분히 발산시킬 수 있어야 하므로 열전도도가 높은 금속을 사용할 수 있다.Since the support substrate 210 may serve as a second electrode, a metal having excellent electrical conductivity may be used, and a metal having high thermal conductivity may be used because it must be able to sufficiently dissipate heat generated when the light emitting device is operated.

상기 지지기판(210)은 몰리브덴(Mo), 실리콘(Si), 텅스텐(W), 구리(Cu), 은(Ag) 또는 알루미늄(Al)로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 이루어질 수 있으며, 또한, 금(Au), 구리합금(Cu Alloy), 니켈(Ni), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: GaN, Si, Ge, GaAs, ZnO, SiGe, SiC, SiGe, Ga₂O₃ 등) 등을 선택적으로 포함할 수 있다.The support substrate 210 is made of a material selected from the group consisting of molybdenum (Mo), silicon (Si), tungsten (W), copper (Cu), silver (Ag), or aluminum (Al) or alloys thereof. Also, gold (Au), copper alloy (Cu Alloy), nickel (Ni), copper-tungsten (Cu-W), carrier wafers (e.g. GaN, Si, Ge, GaAs, ZnO, SiGe, SiC, SiGe, Ga ₂ O _3, etc.) may be optionally included.

또한, 상기 지지기판(210)은 질화물 반도체를 포함하는 발광 구조물에 휨을 가져오지 않으면서, 스크라이빙(scribing) 공정 및 브레이킹(breaking) 공정을 통하여 별개의 칩으로 잘 분리시키기 위한 정도의 기계적 강도를 가질 수 있다.In addition, the support substrate 210 has a mechanical strength to be separated into a separate chip through a scribing process and a breaking process without bringing warpage to the light emitting structure including the nitride semiconductor. It can have

오믹층(230)은 투광성 전도층과 금속이 선택적으로 사용될 수 있으며, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.The ohmic layer 230 may selectively use a light-transmitting conductive layer and a metal, for example, indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), and indium aluminum zinc oxide (AZO). ), Indium gallium zinc oxide (IGZO), indium gallium tin oxide (IGTO), aluminum zinc oxide (AZO), antimony tin oxide (ATO), gallium zinc oxide (GZO), IZON (IZO Nitride), AGZO (Al-Ga) ZnO), IGZO (In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx / ITO, Ni / IrOx / Au, or Ni / IrOx / Au / ITO, Ag, Ni, Cr, Ti, Al, Rh, At least one of Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, and Hf may be formed, but is not limited thereto.

반사층(220)은 예를 들어, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 또는 이들의 선택적인 조합으로 구성된 물질 중에서 형성되거나, 상기 금속 물질과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성될 수 있다. 또한, 반사층(160)은 IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 적층할 수 있다. 또한, 반사층(220)이 발광 구조물(예컨대, 제2 도전형 반도체층(146))과 오믹 접촉하는 물질로 형성될 경우, 상기 오믹층(230)은 별도로 형성하지 않을 수 있으며, 이에 대해 한정하지는 않는다.The reflective layer 220 is formed of, for example, a material consisting of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, or a combination thereof, or the metal material and IZO. , IZTO, IAZO, IGZO, IGTO, AZO, ATO and the like can be formed in a multi-layer using a transmissive conductive material. In addition, the reflective layer 160 may be laminated with IZO / Ni, AZO / Ag, IZO / Ag / Ni, AZO / Ag / Ni, or the like. In addition, when the reflective layer 220 is formed of a material in ohmic contact with the light emitting structure (eg, the second conductivity type semiconductor layer 146), the ohmic layer 230 may not be separately formed, but is not limited thereto. Do not.

상기 오믹층(230)과 반사층(220)은 예를 들어, 전자빔(E-beam) 증착, 스퍼터링(Sputtering), PECVD(Plasma Enhanced Chemical Vapor Deposition) 중 어느 하나의 방법에 의해 형성할 수 있으나, 이에 대해 한정하지는 않는다.The ohmic layer 230 and the reflective layer 220 may be formed by, for example, any one of electron beam (E-beam) deposition, sputtering, and plasma enhanced chemical vapor deposition (PECVD). It is not limited to.

그리고, 상기 발광 구조물(140)의 패시베이션층(240)이 형성될 수 있다.In addition, the passivation layer 240 of the light emitting structure 140 may be formed.

패시베이션층(240)은 절연물질로 이루어질 수 있으며, 상기 절연물질은 비전도성인 산화물이나 질화물로 이루어질 수 있다. 일 예로서, 상기 패시베이션층(240)은 실리콘 산화물(SiO₂)층, 산화 질화물층, 산화 알루미늄층으로 이루어질 수 있다.The passivation layer 240 may be made of an insulating material, and the insulating material may be made of an oxide or nitride that is non-conductive. As an example, the passivation layer 240 may be formed of a silicon oxide (SiO ₂ ) layer, an oxynitride layer, and an aluminum oxide layer.

도 5는 실시예에 따른 발광소자를 포함한 발광소자 패키지의 일실시예를 도시한 도면이다.5 is a view showing an embodiment of a light emitting device package including a light emitting device according to the embodiment.

실시예에 따른 발광소자 패키지(300)는 캐비티가 형성된 몸체(310)와, 상기 몸체(310)에 설치된 제1 리드 프레임(321) 및 제2 리드 프레임(322)과, 상기 몸체(310)에 설치되어 상기 제1 리드 프레임(321) 및 제2 리드 프레임(322)과 전기적으로 연결되는 상술한 실시예들에 따른 발광소자(100)와, 상기 캐비티에 형성된 몰딩부(340)를 포함한다.The light emitting device package 300 according to the embodiment includes a body 310 having a cavity, a first lead frame 321 and a second lead frame 322 installed in the body 310, and the body 310. The light emitting device 100 according to the above-described embodiments is installed and electrically connected to the first lead frame 321 and the second lead frame 322, and a molding part 340 formed in the cavity.

상기 몸체(310)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있다. 상기 몸체(310)가 금속 재질 등 도전성 물질로 이루어지면, 도시되지는 않았으나 상기 몸체(310)의 표면에 절연층이 코팅되어 상기 제1,2 리드 프레임(321, 322) 간의 전기적 단락을 방지할 수 있다.The body 310 may be formed including a silicon material, a synthetic resin material, or a metal material. When the body 310 is made of a conductive material such as a metal material, although not shown, an insulating layer is coated on the surface of the body 310 to prevent an electrical short between the first and second lead frames 321 and 322. Can be.

상기 제1 리드 프레임(321) 및 제2 리드 프레임(322)은 서로 전기적으로 분리되며, 상기 발광소자(100)에 전류를 공급한다. 또한, 상기 제1 리드 프레임(321) 및 제2 리드 프레임(322)은 상기 발광소자(100)에서 발생된 광을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광소자(100)에서 발생된 열을 외부로 배출시킬 수도 있다.The first lead frame 321 and the second lead frame 322 are electrically separated from each other, and supplies a current to the light emitting device 100. In addition, the first lead frame 321 and the second lead frame 322 may increase the light efficiency by reflecting the light generated by the light emitting device 100, heat generated by the light emitting device 100 Can be discharged to the outside.

상기 발광소자(100)는 상기 몸체(310) 상에 설치되거나 상기 제1 리드 프레임(321) 또는 제2 리드 프레임(322) 상에 설치될 수 있다. 본 실시예에서는 제1 리드 프레임(321)과 발광소자(100)가 직접 통전되고, 제2 리드 프레임(322)과 상기 발광소자(100)는 와이어(330)를 통하여 연결되어 있다. 발광소자(100)는 와이어 본딩 방식 외에 플립칩 방식 또는 다이 본딩 방식 등에 의하여 리드 프레임(321, 322)과 연결될 수 있다.The light emitting device 100 may be installed on the body 310 or may be installed on the first lead frame 321 or the second lead frame 322. In the present embodiment, the first lead frame 321 and the light emitting device 100 are directly energized, and the second lead frame 322 and the light emitting device 100 are connected through a wire 330. The light emitting device 100 may be connected to the lead frames 321 and 322 by a flip chip method or a die bonding method in addition to the wire bonding method.

상기 몰딩부(340)는 상기 발광소자(100)를 포위하여 보호할 수 있다. 또한, 상기 몰딩부(340) 상에는 형광체(350)가 포함되어, 상기 발광소자(100)로부터 방출되는 빛의 파장을 변화시킬 수 있다.The molding part 340 may surround and protect the light emitting device 100. In addition, a phosphor 350 is included on the molding part 340 to change the wavelength of light emitted from the light emitting device 100.

형광체(350)는 가넷(Garnet)계 형광체, 실리케이트(Silicate)계 형광체, 니트라이드(Nitride)계 형광체, 또는 옥시니트라이드(Oxynitride)계 형광체를 포함할 수 있다.The phosphor 350 may include a garnet-based phosphor, a silicate-based phosphor, a nitride-based phosphor, or an oxynitride-based phosphor.

예를 들어, 상기 가넷계 형광체는 YAG(Y₃Al₅O₁₂:Ce³ ⁺) 또는 TAG(Tb₃Al₅O₁₂:Ce³ ⁺)일 수 있고, 상기 실리케이트계 형광체는 (Sr,Ba,Mg,Ca)₂SiO₄:Eu² ⁺일 수 있고, 상기 니트라이드계 형광체는 SiN을 포함하는 CaAlSiN₃:Eu² ⁺일 수 있고, 상기 옥시니트라이드계 형광체는 SiON을 포함하는 Si₆ _- _xAl_xO_xN₈ _-x:Eu² ⁺(0<x<6)일 수 있다.For example, the garnet-base phosphor is _{_{_{YAG (Y 3 Al 5 O 12}}} : Ce 3 +) or TAG: may be a _{_{_{(Tb 3 Al 5 O 12 Ce}}} 3 +), wherein the silicate-based phosphor is (Sr, Ba, _{_{Mg, Ca) 2 SiO 4:}} Eu 2 + one can, the nitride-based fluorescent material is CaAlSiN ₃ containing SiN: Eu ² ⁺ one can, Si ₆ of the oxynitride-based fluorescent material includes SiON _- _x Al _x O _x N ₈ _-x : Eu ² ⁺ (0 <x <6).

상기 발광소자(100)에서 방출된 제1 파장 영역의 광이 상기 형광체(250)에 의하여 여기되어 제2 파장 영역의 광으로 변환되고, 상기 제2 파장 영역의 광은 렌즈(미도시)를 통과하면서 광경로가 변경될 수 있다. Light in the first wavelength region emitted from the light emitting device 100 is excited by the phosphor 250 and converted into light in the second wavelength region, and the light in the second wavelength region passes through a lens (not shown). The light path can be changed.

이하에서는 상술한 발광소자 패키지가 배치된 조명 시스템의 일실시예로서, 헤드램프와 백라이트 유닛을 설명한다.Hereinafter, a head lamp and a backlight unit will be described as an embodiment of a lighting system in which the above-described light emitting device package is disposed.

도 6은 실시예에 따른 발광소자가 배치된 헤드램프의 일실시예를 도시한 도면이다.6 is a diagram illustrating an embodiment of a head lamp in which a light emitting device is disposed according to an embodiment.

도 6을 참조하면, 실시예에 따른 발광소자가 배치된 발광 모듈(710)에서 방출된 빛이 리플렉터(720)와 쉐이드(730)에서 반사된 후 렌즈(740)를 투과하여 차체 전방을 향할 수 있다.Referring to FIG. 6, after the light emitted from the light emitting module 710 in which the light emitting device is disposed is reflected by the reflector 720 and the shade 730, the light may pass through the lens 740 to face the vehicle body. have.

상기 발광 모듈(710)에 포함된 발광소자 패키지는 발광소자를 복수 개로 탑재할 수 있으며, 이에 대해 한정하지 않는다.The light emitting device package included in the light emitting module 710 may include a plurality of light emitting devices, but is not limited thereto.

도 7은 실시예에 따른 발광소자 패키지가 배치된 표시장치의 일실시예를 도시한 도면이다.7 is a diagram illustrating an example of a display device in which a light emitting device package is disposed.

실시예에 따른 표시장치(800)는 광원 모듈(830, 835)과, 바텀 커버(810) 상의 반사판(820)과, 상기 반사판(820)의 전방에 배치되며 상기 광원모듈에서 방출되는 빛을 표시장치 전방으로 가이드하는 도광판(840)과, 상기 도광판(840)의 전방에 배치되는 제1 프리즘시트(850)와 제2 프리즘시트(860)와, 상기 제2 프리즘시트(860)의 전방에 배치되는 패널(870)과 상기 패널(870)의 전반에 배치되는 컬러필터(880)를 포함하여 이루어진다.The display device 800 according to the embodiment displays the light source modules 830 and 835, the reflector 820 on the bottom cover 810, and the light emitted from the light source module in front of the reflector 820. A light guide plate 840 guiding in front of the device, a first prism sheet 850 and a second prism sheet 860 disposed in front of the light guide plate 840, and a front of the second prism sheet 860. And a color filter 880 disposed over the panel 870.

광원 모듈은 회로 기판(830) 상의 상술한 발광소자 패키지(835)를 포함하여 이루어진다. 여기서, 회로 기판(830)은 PCB 등이 사용될 수 있고, 발광소자 패키지(835)는 상술한 실시예 들에서 설명한 바와 같다.The light source module includes the above-described light emitting device package 835 on the circuit board 830. Here, the circuit board 830 may be a PCB and the like, and the light emitting device package 835 is as described in the above embodiments.

상기 바텀 커버(810)는 표시 장치(800) 내의 구성 요소들을 수납할 수 있다. 상기 반사판(820)은 본 도면처럼 별도의 구성요소로 마련될 수도 있고, 상기 도광판(840)의 후면이나, 상기 바텀 커버(810)의 전면에 반사도가 높은 물질로 코팅되는 형태로 마련되는 것도 가능하다.The bottom cover 810 may receive components in the display device 800. The reflective plate 820 may be provided as a separate component as shown in the figure, or may be provided in the form of a high reflective material on the rear surface of the light guide plate 840 or the front surface of the bottom cover 810. Do.

여기서, 반사판(820)은 반사율이 높고 초박형으로 사용 가능한 소재를 사용할 수 있고, 폴리에틸렌 테레프탈레이트(PolyEthylene Terephtalate; PET)를 사용할 수 있다.Here, the reflection plate 820 can be made of a material having a high reflectance and can be used in an ultra-thin shape, and polyethylene terephthalate (PET) can be used.

도광판(840)은 발광소자 패키지 모듈에서 방출되는 빛을 산란시켜 그 빛이 액정 표시 장치의 화면 전영역에 걸쳐 균일하게 분포되도록 한다. 따라서, 도광판(830)은 굴절률과 투과율이 좋은 재료로 이루어지는데, 폴리메틸메타크릴레이트(PolyMethylMethAcrylate; PMMA), 폴리카보네이트(PolyCarbonate; PC), 또는 폴리에틸렌(PolyEthylene; PE) 등으로 형성될 수 있다. 그리고, 도광판이 생략되어 반사시트(820) 위의 공간에서 빛이 전달되는 에어 가이드 방식도 가능하다.The light guide plate 840 scatters light emitted from the light emitting device package module so that the light is uniformly distributed over the entire screen area of the LCD. Accordingly, the light guide plate 830 is made of a material having a good refractive index and transmittance. The light guide plate 830 may be formed of polymethyl methacrylate (PMMA), polycarbonate (PC), or polyethylene (PE). In addition, the light guide plate may be omitted, and thus an air guide method in which light is transmitted in the space on the reflective sheet 820 may be possible.

상기 제1 프리즘 시트(850)는 지지필름의 일면에, 투광성이면서 탄성을 갖는 중합체 재료로 형성되는데, 상기 중합체는 복수 개의 입체구조가 반복적으로 형성된 프리즘층을 가질 수 있다. 여기서, 상기 복수 개의 패턴은 도시된 바와 같이 마루와 골이 반복적으로 스트라이프 타입으로 구비될 수 있다.The first prism sheet 850 is formed of a translucent and elastic polymer material on one surface of the support film, and the polymer may have a prism layer in which a plurality of three-dimensional structures are repeatedly formed. Here, the plurality of patterns may be provided in the stripe type and the valley repeatedly as shown.

상기 제2 프리즘 시트(860)에서 지지필름 일면의 마루와 골의 방향은, 상기 제1 프리즘 시트(850) 내의 지지필름 일면의 마루와 골의 방향과 수직할 수 있다. 이는 광원 모듈과 반사시트로부터 전달된 빛을 상기 패널(870)의 전방향으로 고르게 분산하기 위함이다.In the second prism sheet 860, the direction of the floor and the valley of one surface of the support film may be perpendicular to the direction of the floor and the valley of one surface of the support film in the first prism sheet 850. This is to evenly distribute the light transmitted from the light source module and the reflective sheet in all directions of the panel 870.

본 실시예에서 상기 제1 프리즘시트(850)과 제2 프리즘시트(860)가 광학시트를 이루는데, 상기 광학시트는 다른 조합 예를 들어, 마이크로 렌즈 어레이로 이루어지거나 확산시트와 마이크로 렌즈 어레이의 조합 또는 하나의 프리즘 시트와 마이크로 렌즈 어레이의 조합 등으로 이루어질 수 있다.In the present embodiment, the first prism sheet 850 and the second prism sheet 860 form an optical sheet, which is composed of another combination, for example, a micro lens array or a diffusion sheet and a micro lens array. Or a combination of one prism sheet and a micro lens array.

상기 패널(870)은 액정 표시 패널(Liquid crystal display)가 배치될 수 있는데, 액정 표시 패널(860) 외에 광원을 필요로 하는 다른 종류의 디스플레이 장치가 구비될 수 있다.The liquid crystal display panel (Liquid Crystal Display) may be disposed on the panel 870, in addition to the liquid crystal display panel 860 may be provided with other types of display devices that require a light source.

상기 패널(870)은, 유리 바디 사이에 액정이 위치하고 빛의 편광성을 이용하기 위해 편광판을 양 유리바디에 올린 상태로 되어있다. 여기서, 액정은 액체와 고체의 중간적인 특성을 가지는데, 액체처럼 유동성을 갖는 유기분자인 액정이 결정처럼 규칙적으로 배열된 상태를 갖는 것으로, 상기 분자 배열이 외부 전계에 의해 변화되는 성질을 이용하여 화상을 표시한다.The panel 870 is a state in which the liquid crystal is located between the glass body and the polarizing plate is placed on both glass bodies in order to use the polarization of light. Here, the liquid crystal has an intermediate property between a liquid and a solid, and liquid crystals, which are organic molecules having fluidity like a liquid, are regularly arranged like crystals. The liquid crystal has a structure in which the molecular arrangement is changed by an external electric field And displays an image.

표시장치에 사용되는 액정 표시 패널은, 액티브 매트릭스(Active Matrix) 방식으로서, 각 화소에 공급되는 전압을 조절하는 스위치로서 트랜지스터를 사용한다.A liquid crystal display panel used in a display device is an active matrix type, and a transistor is used as a switch for controlling a voltage supplied to each pixel.

상기 패널(870)의 전면에는 컬러 필터(880)가 구비되어 상기 패널(870)에서 투사된 빛을, 각각의 화소마다 적색과 녹색 및 청색의 빛만을 투과하므로 화상을 표현할 수 있다.The front surface of the panel 870 is provided with a color filter 880 to transmit the light projected from the panel 870, only the red, green and blue light for each pixel can represent an image.

이상과 같이 실시예는 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, This is possible.

그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.Therefore, the scope of the present invention should not be limited to the described embodiments, but should be determined not only by the claims below but also by the equivalents of the claims.

100: 발광소자 110: 기판
120: 버퍼층 130: 고결정층
140: 발광 구조물 142: 제1 도전형 반도체층
144: 활성층 146: 제2 도전형 반도체층
150: 제1 전극 160: 제2 전극
210: 지지기판 220: 반사층
230: 오믹층 240: 패시베이션층
310: 패키지 몸체 321, 322: 제1,2 리드 프레임
330: 와이어 340: 몰딩부
350: 형광체 710: 발광 모듈
720: 리플렉터 730: 쉐이드
800: 표시장치 810: 바텀 커버
820: 반사판 840: 도광판
850: 제1 프리즘시트 860: 제2 프리즘시트
870: 패널 880: 컬러필터100: light emitting device 110: substrate
120: buffer layer 130: high crystal layer
140: light emitting structure 142: first conductivity type semiconductor layer
144: active layer 146: second conductivity type semiconductor layer
150: first electrode 160: second electrode
210: support substrate 220: reflective layer
230: ohmic layer 240: passivation layer
310: package body 321, 322: first and second lead frames
330: wire 340: molding part
350: phosphor 710: light emitting module
720: Reflector 730: Shade
800: display device 810: bottom cover
820: reflector 840: light guide plate
850: first prism sheet 860: second prism sheet
870: panel 880: color filter

Claims

Board;
A buffer layer disposed on the substrate;
A light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer on the buffer layer; And
A light emitting device disposed between the buffer layer and the light emitting structure and including a high crystal layer including aluminum indium nitride (Al _x In _y N, 0 <x <1, 0 <y <1, x + y = 1) .

The method of claim 1,
The indium content y of the high crystal layer is 0 <y≤0.25.

The method of claim 1,
The aluminum content x of the high crystal layer is 0.75≤x <1.00.

The method of claim 1,
The indium content y of the high crystal layer increases as the closer to the light emitting structure.

The method of claim 1,
The indium content y of the high crystal layer is 0.23≤y≤0.25 in contact with the light emitting structure.

The method of claim 1,
The thickness of the high crystal layer is 100 ~ 500nm light emitting device.

The method of claim 1,
The buffer layer is a light emitting device containing aluminum nitride (AlN).

The method of claim 7, wherein
The buffer layer includes a first layer in contact with the substrate and a second layer in contact with the high crystal layer.

The method of claim 1,
The dislocation density of the light emitting structure is the same as the dislocation density of the buffer layer or at most 2.4% greater than the dislocation density of the buffer layer.

The method of claim 1,
The substrate includes a sapphire substrate (Al ₂ O ₃ ), a zinc oxide substrate (ZnO), or a silicon substrate (Si).

The method of claim 1,
The light emitting structure includes a gallium nitride (GaN).

The method of claim 1,
The high crystal layer is composed of a plurality of layers, the plurality of layers comprises at least two adjacent layers of different indium content.

13. The method of claim 12,
The plurality of layers is a light emitting device having a higher indium content closer to the light emitting structure.