KR101911867B1

KR101911867B1 - Light emitting device

Info

Publication number: KR101911867B1
Application number: KR1020120085619A
Authority: KR
Inventors: 임현철; 정명훈
Original assignee: 엘지이노텍 주식회사
Priority date: 2012-08-06
Filing date: 2012-08-06
Publication date: 2018-10-25
Also published as: KR20140019521A

Abstract

실시예에 따른 발광소자는 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 형성된 활성층; 및 상기 활성층 상에 형성된 제2 도전형 반도체층;을 포함하고, 상기 제1 도전형 반도체층은 탄소나노튜브(CNT)를 포함하는 전류 스프레딩층을 포함한다.A light emitting device according to an embodiment includes a first conductive semiconductor layer; An active layer formed on the first conductive semiconductor layer; And a second conductive type semiconductor layer formed on the active layer, wherein the first conductive type semiconductor layer includes a current spreading layer including carbon nanotubes (CNTs).

Description

[0001] LIGHT EMITTING DEVICE [0002]

실시예는 발광소자에 관한 것이다.An embodiment relates to a light emitting element.

반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.BACKGROUND ART Light emitting devices such as light emitting diodes and laser diodes using semiconductor materials of Group 3-5 or 2-6 group semiconductors have been widely used for various colors such as red, green, blue, and ultraviolet And it is possible to realize white light rays with high efficiency by using fluorescent materials or colors, and it is possible to realize low energy consumption, semi-permanent life time, quick response speed, safety and environment friendliness compared to conventional light sources such as fluorescent lamps and incandescent lamps .

따라서, 광 통신 수단의 송신 모듈, 액정 표시 장치(LCD: Liquid Crystal Display)의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.Therefore, it is possible to replace a transmission module of an optical communication means, a light-emitting diode backlight replacing a cold cathode fluorescent lamp (CCFL) constituting a backlight of a liquid crystal display (LCD) White LED lightings, automotive headlights, and traffic lights.

종래의 질화물계 발광소자는 주로 사파이어 기판 또는 SiC 기판 위에서 고온에서 상기 버퍼층을 형성하고 그 상부에 n-GaN층, 다중양자우물구조로 형성되어 광을방출하는 활성층 및 p-GaN층을 포함하여 구성된다.A conventional nitride-based light-emitting device comprises a buffer layer formed on a sapphire substrate or a SiC substrate at a high temperature, and an n-GaN layer, an active layer emitting light, and a p-GaN layer formed in a multi- do.

이때, 상기 n-GaN층과 상기 p-GaN층 상에는 각각 전극층을 형성하여 외부로부터 전류가 인가될 수 있도록 한다.At this time, an electrode layer is formed on the n-GaN layer and the p-GaN layer so that current can be applied from the outside.

그러나 종래 질화물계 발광소자를 사파이어 기판 위에 질화물 반도체층을 직접 성장시키는 경우 사파이어 기판과 질화물 반도체층 사이의 격자 상수 부정합 및 열팽창 계수의 차에 의해 관통 전위(dislocation)와 같은 결정 결함이 발생할 수 있고, 이 결졍 결함은 활성층을 투과하여 발광소자의 표면까지 전파되어 활성층이 파괴되거나 광출력 저하와 같은 신뢰성에 큰 영향을 미칠 수 있는 문제점이 있다.However, when a conventional nitride-based light-emitting device is directly grown on a sapphire substrate, crystal defects such as dislocations may occur due to a difference in lattice constant mismatch and thermal expansion coefficient between the sapphire substrate and the nitride semiconductor layer, This defect is transmitted through the active layer and propagates to the surface of the light emitting device, thereby damaging the active layer or greatly affecting reliability such as light output degradation.

이를 감소시키기 위하여 사파이어 기판과 GaN층 사이의 격자 상수의 차이를 줄일 수 있도록 사파이어 기판상에 GaN 버퍼층을 형성하였으나 이도 많은 양의 결정성 결함이 있기 때문에 저온 성장시킨 GaN 버퍼층 위에 GaN층을 바로 고온 성장시키게 되면 많은 양의 결정성 결함이 고온 성장 GaN 층으로 전파되어 결정 결함이 발생한다.In order to reduce this, a GaN buffer layer is formed on a sapphire substrate so as to reduce the difference in lattice constant between the sapphire substrate and the GaN layer. However, since there is a large amount of crystal defects, the GaN layer is directly grown on the GaN buffer layer A large amount of crystalline defects are propagated to the high-temperature grown GaN layer to cause crystal defects.

실시예는 전류 특성을 개선하여 발광효율을 향상시키고 안정성 및 신뢰성을 갖는 발광소자를 제공한다.Embodiments provide a light emitting device that improves current characteristics to improve luminous efficiency and has stability and reliability.

실시예에 따른 발광소자는 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 형성된 활성층; 및 상기 활성층 상에 형성된 제2 도전형 반도체층;을 포함하고, 상기 제1 도전형 반도체층은 탄소나노튜브(CNT)를 포함하는 전류 스프레딩층을 포함한다. A light emitting device according to an embodiment includes a first conductive semiconductor layer; An active layer formed on the first conductive semiconductor layer; And a second conductive type semiconductor layer formed on the active layer, wherein the first conductive type semiconductor layer includes a current spreading layer including carbon nanotubes (CNTs).

상기 전류 스프레딩층의 두께는 10nm 내지 40nm일 수 있다.The thickness of the current spreading layer may be 10 nm to 40 nm.

상기 전류 스프레딩층의 두께는 상기 제1 도전형 반도체층의 두께의 1/600배 내지 1/125배일 수 있다.The thickness of the current spreading layer may be 1/600 times to 1/125 times the thickness of the first conductivity type semiconductor layer.

상기 전류 스프레딩층은 내부에 상기 제1 도전형 반도체층과 동일한 도전성의 반도체 물질을 포함할 수 있다.The current spreading layer may include a semiconductor material having the same conductivity as the first conductivity type semiconductor layer.

상기 제1 도전형 반도체층에 상기 전류 스프레딩층이 복수 개 포함될 수 있다.A plurality of the current spreading layers may be included in the first conductivity type semiconductor layer.

상기 제2 도전형 반도체층에 전류 스프레딩층이 더 포함될 수 있다.The current spreading layer may be further included in the second conductivity type semiconductor layer.

상기 탄소나노튜브는 금속성 탄소나노튜브일 수 있다.The carbon nanotubes may be metallic carbon nanotubes.

상기 전류 스프레딩층은 상기 활성층과 접촉하는 방향과 반대 방향에서의 상기 제1 도전형 반도체층의 경계면에서 1㎛ 내지 1.5㎛ 떨어질 수 있다.The current spreading layer may be separated from the interface of the first conductivity type semiconductor layer by 1 占 퐉 to 1.5 占 퐉 in a direction opposite to the direction of contact with the active layer.

상기 활성층과 상기 제2 도전형 반도체층 사이에 전자 차단층을 더 포함할 수 있다.And an electron blocking layer between the active layer and the second conductive semiconductor layer.

실시예에 따른 발광 소자는 제1 도전형 반도체층에 탄소나노튜브를 포함하는 전류 스프레딩층이 포함되어, 발광 구조물 내에서 전류 흐름이 확산되고, 결정성 품질이 개선되어 발광소자의 발광 효율이 향상될 수 있다.The light emitting device according to the embodiment includes the current spreading layer including the carbon nanotubes in the first conductivity type semiconductor layer so that the current flow is diffused in the light emitting structure and the crystallization quality is improved, Can be improved.

도 1 및 도 2는 일 실시예에 따른 발광소자의 측단면도이고,
도 3은 전류 스프레딩층의 평면도를 도시한 도면이고,
도 4는 일 실시예에 따른 발광 구조물의 측단면도를 도시한 도면이고,
도 5는 다른 실시예에 따른 발광 구조물의 측단면도를 도시한 도면이고,
도 6은 또 다른 실시예에 따른 발광 구조물의 측단면도를 도시한 도면이고,
도 7은 또 다른 실시예에 따른 따른 발광소자의 측단면도이고,
도 8은 일 실시예에 따른 발광소자의 전류 스프레딩층의 두께를 나타낸 단면도이고,
도 9는 일 실시예에 따른 발광소자의 발광 효율을 설명하는 도면이고,
도 10a 내지 도 10e는 도 1의 수직형 발광소자의 제조방법의 일 실시예를 나타낸 도면이고,
도 11은 발광소자 패키지의 일 실시예를 나타낸 도면이고,
도 12는 발광소자 패키지를 포함하는 헤드 램프의 일 실시예를 나타낸 도면이고,
도 13은 발광소자 패키지를 포함하는 표시장치의 일 실시예를 나타낸 도면이다.1 and 2 are side cross-sectional views of a light emitting device according to an embodiment,
3 is a plan view of the current spreading layer,
4 is a side cross-sectional view of a light emitting structure according to an embodiment,
5 is a side sectional view of a light emitting structure according to another embodiment,
6 is a side cross-sectional view of a light emitting structure according to another embodiment,
7 is a side sectional view of a light emitting device according to another embodiment,
8 is a cross-sectional view illustrating a thickness of a current spreading layer of a light emitting device according to an embodiment,
9 is a view for explaining luminous efficiency of a light emitting device according to an embodiment,
10A to 10E are views showing an embodiment of a method of manufacturing the vertical type light emitting device of FIG. 1,
11 is a view showing an embodiment of a light emitting device package,
12 is a view showing an embodiment of a headlamp including a light emitting device package,
13 is a view showing an embodiment of a display device including a light emitting device package.

이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.

본 발명에 따른 실시예의 설명에 있어서, 각 element의 " 상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 “상(위) 또는 하(아래)(on or under)”으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In the description of the embodiment according to the present invention, in the case of being described as being formed "on or under" of each element, the upper (upper) or lower (lower) or under are all such that two elements are in direct contact with each other or one or more other elements are indirectly formed between the two elements. Also, when expressed as "on or under", it may include not only an upward direction but also a downward direction with respect to one element.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.The thickness and size of each layer in the drawings are exaggerated, omitted, or schematically shown for convenience and clarity of explanation. Also, the size of each component does not entirely reflect the actual size.

도 1은 일 실시예에 따른 수직형(vertical) 발광소자의 측단면도이다. 1 is a side cross-sectional view of a vertical light emitting device according to an embodiment.

일 실시예에 따른 발광소자(100A)는 제1 도전형 반도체층(112), 제2 도전형 반도체층(114) 및 상기 제1 도전형 반도체층(112)과 상기 제2 도전형 반도체층(114) 사이의 활성층(116)을 포함한다.The light emitting device 100A according to one embodiment includes the first conductive semiconductor layer 112, the second conductive semiconductor layer 114, the first conductive semiconductor layer 112, and the second conductive semiconductor layer 114). &Lt; / RTI >

발광소자(100A)는 복수의 화합물 반도체층, 예를 들어 3족-5족 원소의 반도체층을 이용한 LED(Light Emitting Diode)를 포함하며, LED는 청색, 녹색 또는 적색 등과 같은 광을 방출하는 유색 LED이거나 UV LED일 수 있다. LED의 방출 광은 다양한 반도체를 이용하여 구현될 수 있으며, 이에 대해 한정하지는 않는다.The light emitting device 100A includes an LED (Light Emitting Diode) using a semiconductor layer of a plurality of compound semiconductor layers, for example, a group III-V element, and the LED is a coloring material that emits light such as blue, green, LED or UV LED. The emitted light of the LED may be implemented using various semiconductors, but is not limited thereto.

제1 도전형 반도체층(112)과 활성층(116) 및 제2 도전형 반도체층(114)을 합하여 발광 구조물(110)이라 칭할 수 있다.The first conductive semiconductor layer 112, the active layer 116, and the second conductive semiconductor layer 114 may be referred to as a light emitting structure 110.

발광 구조물(110)은, 예를 들어, 유기금속 화학 증착법(MOCVD: Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD: Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD: Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE: Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE: Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.The light emitting structure 110 may be formed using a metal organic chemical vapor deposition (MOCVD) method, a chemical vapor deposition (CVD) method, a plasma enhanced chemical vapor deposition (PECVD) method, a molecular beam epitaxy A growth method (MBE: Molecular Beam Epitaxy), a hydride vapor phase epitaxy (HVPE: Hydride Vapor Phase Epitaxy), and the like.

제1 도전형 반도체층(112)은 반도체 화합물로 형성될 수 있으며, 예를 들어 3족-5족 또는 2족-6족 등의 화합물 반도체로 형성될 수 있다. 또한 제1 도전형 도펀트가 도핑될 수 있다. 상기 제1 도전형 반도체층(112)이 n형 반도체층인 경우, 상기 제1 도전형 도펀트는 n형 도펀트로서 Si, Ge, Sn, Se 또는 Te를 포함할 수 있으나 이에 한정되지 않는다. 또한, 상기 제1 도전형 반도체층(112)이 p형 반도체층인 경우, 상기 제1 도전형 도펀트는 p형 도펀트로서 Mg, Zn, Ca, Sr 또는 Ba 등을 포함할 수 있다.The first conductive semiconductor layer 112 may be formed of a semiconductor compound, for example, a compound semiconductor such as a group III-V element or a group II-VI element. The first conductive type dopant may also be doped. When the first conductive semiconductor layer 112 is an n-type semiconductor layer, the first conductive dopant may include Si, Ge, Sn, Se, or Te as an n-type dopant, but is not limited thereto. In addition, when the first conductive semiconductor layer 112 is a p-type semiconductor layer, the first conductive dopant may include Mg, Zn, Ca, Sr, or Ba as a p-type dopant.

제1 도전형 반도체층(112)은 Al_zIn_wGa_(1-z-w)N (0≤z≤1, 0≤w≤1, 0≤z+w≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제1 도전형 반도체층(112)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.The first conductive semiconductor layer 112 includes a semiconductor material having a composition formula of Al _z In _w Ga _(1-zw) N (0? Z? 1, 0? W? 1, 0? Z + can do. The first conductive semiconductor layer 112 may be formed of one or more of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP and InP.

상기 제1 도전형 반도체층(112)은 탄소나노튜브(CNT: Carbon Nano Tube)를 포함하는 전류 스프레딩층(120)을 포함할 수 있다. The first conductive semiconductor layer 112 may include a current spreading layer 120 including a carbon nanotube (CNT).

탄소나노튜브는 탄소의 동소체이다. 탄소나노튜브는 탄소원자 하나가 주위의 다른 탄소원자 3개와 sp2 결합을 하여 육각형 벌집무늬를 형성한 관형상의 구조로서, 이 튜브의 직경이 대략 수 나노미터(nm) 정도로 극히 작기 때문에 나노튜브라고 칭해진다. 탄소나노튜브는 구리와 같은 높은 전기 전도도를 나타내고, 다이아몬드와 같은 열 전도율을 나타내며, 철강보다 훨씬 높은 강도를 나타내고, 광투과율이 매우 뛰어나다. 탄소나노튜브는 말려진 형태에 따라서 단중벽 나노튜브, 다중벽 나노튜브, 다발형 나노튜브로 구분되기도 한다.Carbon nanotubes are carbon isotopes. A carbon nanotube is a tubular structure in which a carbon atom forms a hexagonal honeycomb pattern by sp2 bonding with three other carbon atoms around it. Since the diameter of the tube is very small, about several nanometers (nm) . Carbon nanotubes exhibit high electrical conductivity such as copper, exhibit thermal conductivity such as diamond, exhibit much higher strength than steel, and have excellent light transmittance. Carbon nanotubes can be classified into single-walled nanotubes, multi-walled nanotubes, and multi-walled nanotubes depending on the shape of the carbon nanotubes.

탄소나노튜브는 전기방전법(Arc-Discharge), 레이저증착법(Laser Vaporization), 플라즈마화학기상증착법(Plasma Enhanced Chemical Vapor Deposition), 열화학기상증착법(Thermal Chemical Vapor Deposition), 기상합성법(vapor phase growth), 전기분해법, Flame 합성법 중 적어도 하나의 방법에 의해 형성될 수 있으나, 이에 대해 한정하지는 않는다.The carbon nanotubes can be fabricated by various methods such as arc-discharge, laser vaporization, plasma enhanced chemical vapor deposition, thermal chemical vapor deposition, vapor phase growth, Electrolysis, and Flame synthesis. However, the present invention is not limited thereto.

상기 전류 스프레딩층(120)은 탄소나노튜브를 상기 제1 도전형 반도체층(112) 상에 코팅하여 형성하고 그 위에 다시 제1 도전형 반도체층(112)을 적층하여 형성되거나, 상기 제1 도전형 반도체층(112) 상에 필름 형태로 준비되어 부착되고 그 위에 다시 제1 도전형 반도체층(112)을 적층하여 형성될 수 있다. 이때, 상기 전류 스프레딩층(120)은 제1 도전형 반도체층(112)과 동일한 도전성의 반도체 물질을 포함할 수 있다. The current spreading layer 120 may be formed by coating carbon nanotubes on the first conductive semiconductor layer 112 and then stacking the first conductive semiconductor layer 112 on the first conductive semiconductor layer 112, The first conductive semiconductor layer 112 may be formed on the conductive semiconductor layer 112 in the form of a film. At this time, the current spreading layer 120 may include a semiconductor material having the same conductivity as that of the first conductivity type semiconductor layer 112.

실시예에서, 탄소나노튜브는 전기 전도도가 높으므로 제1 도전형 반도체층(112)의 전도도를 향상시켜 전류 분산 효과를 높이고, 전류 밀집(current crowding) 현상을 방지하며, 광투과율이 우수하여 광추출 효율을 향상시킨다. 예를들면, 제1 도전형 반도체층(112)이 n형 반도체층인 경우, 제1 도전형 반도체층(112)으로 순방향으로 전압이 인가될 때, 제1 도전형 반도체층(112)의 전자의 양이 증가해 전류가 분산되어 광추출 효율이 향상될 수 있다. 실시예에 따라, 상기 탄소나노튜브는 금속성 탄소나노튜브일 수 있다. 이 경우, 전기 전도도가 높아 광추출 효율이 향상될 수 있다.In the embodiment, since the carbon nanotube has a high electrical conductivity, it improves the conductivity of the first conductive semiconductor layer 112 to enhance the current dispersion effect, prevents the current crowding phenomenon, Thereby improving extraction efficiency. For example, when the first conductivity type semiconductor layer 112 is an n-type semiconductor layer, when a voltage is applied in the forward direction to the first conductivity type semiconductor layer 112, electrons of the first conductivity type semiconductor layer 112 The current is dispersed and the light extraction efficiency can be improved. According to an embodiment, the carbon nanotubes may be metallic carbon nanotubes. In this case, the electric conductivity can be high and the light extraction efficiency can be improved.

제1 도전형 반도체층(112)과 활성층(116) 및 제2 도전형 반도체층(114)을 포함한 발광 구조물(110)은 성장기판(175) 상에서 성장될 수 있다. 성장기판(175)은 예를 들어, 사파이어(Al₂O₃), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge 및 Ga₂0₃ 중 적어도 하나를 사용할 수 있다. 이 경우, 성장기판(175)과 발광 구조물(110)의 격자 상수 부정합 및 열팽창 계수의 차에 의해 관통 전위(dislocation)와 같은 결정 결함이 발생할 수 있다. The light emitting structure 110 including the first conductivity type semiconductor layer 112, the active layer 116 and the second conductivity type semiconductor layer 114 may be grown on the growth substrate 175. At least one of sapphire (Al ₂ O ₃ ), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge and Ga ₂ O ₃ can be used as the growth substrate 175. In this case, crystal defects such as threading dislocations may occur due to the difference in lattice constant mismatch and thermal expansion coefficient between the growth substrate 175 and the light emitting structure 110.

이때, 성장기판(175) 상에 성장되는 제1 도전형 반도체층(112)이 탄소나노튜브를 포함하는 전류 스프레딩층(120)을 포함하는 경우, 전류 스프레딩층(120)의 위에 성장되는 제1 도전형 반도체층(112)에서는 탄소나노튜브에 의해 관통 전위와 같은 결정 결함의 성장이 저지되고, 활성층(116)에까지 결정 결함이 미치지 않아 결정성이 향상될 수 있다.At this time, when the first conductive semiconductor layer 112 grown on the growth substrate 175 includes the current spreading layer 120 including carbon nanotubes, the first conductive semiconductor layer 112 is grown on the current spreading layer 120 In the first conductive semiconductor layer 112, the growth of crystal defects such as threading dislocations is prevented by the carbon nanotubes, and crystallinity is improved because the crystal defects do not reach the active layer 116.

제2 도전형 반도체층(114)은 반도체 화합물로 형성될 수 있으며, 예를 들어 제2 도전형 도펀트가 도핑된 3족-5족 또는 2족-6족 화합물 반도체로 형성될 수 있다. 제2 도전형 반도체층(114)은 예를 들어, In_xAl_yGa₁ _-x- _yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제2 도전형 반도체층(114)이 p형 반도체층인 경우, 상기 제2도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr 또는 Ba 등을 포함할 수 있다. 또한, 상기 제2 도전형 반도체층(114)이 n형 반도체층인 경우, 상기 제2 도전형 도펀트는 n형 도펀트로서 Si, Ge, Sn, Se 또는 Te를 포함할 수 있으나 이에 한정되지 않는다.The second conductive semiconductor layer 114 may be formed of a semiconductor compound, for example, a group III-V compound semiconductor doped with a second conductive dopant, or a compound semiconductor of a second group VI compound. The second conductivity type semiconductor layer 114 has a composition formula of In _x Al _y Ga ₁ _-x- _y N (0? X? 1, 0? _Y? 1, 0? _X + y? 1) Semiconductor material. When the second conductive semiconductor layer 114 is a p-type semiconductor layer, the second conductive dopant may include Mg, Zn, Ca, Sr, or Ba as a p-type dopant. When the second conductive semiconductor layer 114 is an n-type semiconductor layer, the second conductive dopant may include Si, Ge, Sn, Se, or Te as an n-type dopant, but is not limited thereto.

본 실시예에서, 제1 도전형 반도체층(112)은 n형 반도체층으로, 제2 도전형 반도체층(114)은 p형 반도체층으로 구현할 수 있다. 또는, 제1 도전형 반도체층(112)은 p형 반도체층으로, 제2 도전형 반도체층(114)은 n형 반도체층으로 구현할 수 있다.In this embodiment, the first conductivity type semiconductor layer 112 may be an n-type semiconductor layer, and the second conductivity type semiconductor layer 114 may be a p-type semiconductor layer. Alternatively, the first conductivity type semiconductor layer 112 may be a p-type semiconductor layer and the second conductivity type semiconductor layer 114 may be an n-type semiconductor layer.

또한, 제2 도전형 반도체층(114) 상에는 제2 도전형과 반대의 극성을 갖는 반도체, 예컨대 상기 제2 도전형 반도체층이 p형 반도체층일 경우 n형 반도체층(미도시)을 형성할 수 있다. 이에 따라 발광 구조물은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다.In addition, an n-type semiconductor layer (not shown) may be formed on the second conductive type semiconductor layer 114 when the semiconductor having the opposite polarity to the second conductive type, for example, the second conductive type semiconductor layer is a p- have. Accordingly, the light emitting structure may have any one of an n-p junction structure, a p-n junction structure, an n-p-n junction structure, and a p-n-p junction structure.

제1 도전형 반도체층(112)과 제2 도전형 반도체층(114) 사이에 활성층(116)이 위치한다.The active layer 116 is positioned between the first conductive semiconductor layer 112 and the second conductive semiconductor layer 114.

활성층(116)은 전자와 정공이 서로 만나서 활성층(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층으로, 예를 들어, 상기 제1 도전형 반도체층(112)이 n형 반도체층이고 상기 제2 도전형 반도체층(114)이 p형 반도체층인 경우, 상기 제1 도전형 반도체층(112)에서 전자를 제공받고 상기 제2 도전형 반도체층(114)에서 정공을 제공받을 수 있다.The active layer 116 is a layer that emits light having energy determined by the energy band inherent to the active layer (light emitting layer) material by the combination of electrons and holes. For example, when the first conductive semiconductor layer 112 is n Type semiconductor layer and the second conductivity type semiconductor layer 114 is a p-type semiconductor layer, electrons are supplied from the first conductivity type semiconductor layer 112 and holes are injected from the second conductivity type semiconductor layer 114 Can be provided.

활성층(116)은 단일 양자 우물 구조, 다중 양자 우물 구조(Multi Quantum Well, MQW), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 어느 하나로 형성될 수 있다. 예를 들어, 활성층(116)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH₃), 질소 가스(N₂), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자 우물 구조가 형성될 수 있으나 이에 한정되는 것은 아니다.The active layer 116 may be formed of any one of a single quantum well structure, a multi quantum well structure, a quantum-wire structure, or a quantum dot structure. For example, the active layer 116 may be formed of a multiple quantum well structure by injecting trimethyl gallium gas (TMGa), ammonia gas (NH ₃ ), nitrogen gas (N ₂ ), and trimethyl indium gas (TMIn) But is not limited thereto.

활성층(116)이 양자 우물 구조로 형성된 경우, 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 상기 우물층은 상기 장벽층의 밴드 갭보다 작은 밴드 갭을 갖는 물질로 형성될 수 있다.When the active layer 116 is formed of a quantum well structure, the well layer / barrier layer may be formed of any one of InGaN / GaN, InGaN / InGaN, GaN / AlGaN, InAlGaN / GaN, GaAs (InGaAs) / AlGaAs, GaP (InGaP) But the present invention is not limited thereto. The well layer may be formed of a material having a band gap smaller than the band gap of the barrier layer.

활성층(116)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 형성될 수 있다. 상기 도전형 클래드층은 활성층의 장벽층의 밴드갭보다 더 넓은 밴드갭을 갖는 반도체로 형성될 수 있다. 예를 들어, 도전형 클래드층은 GaN, AlGaN, InAlGaN 또는 초격자 구조를 포함할 수 있다. 또한, 도전형 클래드층은 n형 또는 p형으로 도핑될 수 있다.A conductive clad layer (not shown) may be formed on and / or below the active layer 116. The conductive clad layer may be formed of a semiconductor having a band gap wider than the band gap of the barrier layer of the active layer. For example, the conductive clad layer may comprise GaN, AlGaN, InAlGaN or a superlattice structure. Further, the conductive clad layer may be doped with n-type or p-type.

활성층(116)과 제2 도전형 반도체층(114) 사이에는 전자 차단층(EBL: Electron Blocking Layer)(130)이 위치할 수 있다.An electron blocking layer (EBL) 130 may be disposed between the active layer 116 and the second conductive semiconductor layer 114.

전자 차단층(130)은 캐리어 중 전자가 이동성이 좋기 때문에, 제1 도전형 반도체층(112)에서 제공된 전자가 발광에 기여하지 못하고 활성층(116)을 넘어 제2 도전형 반도체층(114)으로 빠져나가 누설 전류의 원인이 되는 것을 방지하는 전위 장벽의 역할을 할 수 있다.Electrons provided in the first conductivity type semiconductor layer 112 do not contribute to light emission and the second conductivity type semiconductor layer 114 is formed over the active layer 116 because the electrons in the carriers are well- And can act as a potential barrier to prevent leakage current from flowing out.

전자 차단층(130)의 에너지 밴드갭은 활성층(116)의 장벽층의 에너지 밴드갭보다 크며, AlGaN의 단일층으로 이루어지거나 AlGaN/GaN, InAlGaN/GaN의 다층으로 이루어질 수 있으나, 이에 한정하지 않는다.The energy band gap of the electron blocking layer 130 is greater than the energy band gap of the barrier layer of the active layer 116 and may be a single layer of AlGaN or may be formed of multiple layers of AlGaN / GaN or InAlGaN / GaN .

제1 도전형 반도체층(112) 상에는 제1 전극(180)이 위치한다. 제1 전극(180) 은 각각 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 구리(Cu) 또는 금(Au) 중 적어도 하나를 포함하여 단층 또는 다층 구조로 형성될 수 있다.The first electrode 180 is located on the first conductive semiconductor layer 112. The first electrode 180 may be formed of a single layer or a multilayer structure including at least one of aluminum (Al), titanium (Ti), chromium (Cr), nickel (Ni), copper (Cu) .

제2 도전형 반도체층(114) 하부에 도전성 지지기판(170)이 위치하며, 도전성 지지기판(170)이 제2 전극의 역할을 할 수 있다.The conductive supporting substrate 170 may be positioned under the second conductive type semiconductor layer 114 and the conductive supporting substrate 170 may serve as the second electrode.

도전성 지지기판(170)은 제2 전극의 역할을 할 수 있으므로 전기 전도도가 우수한 금속을 사용할 수 있고, 발광소자의 작동 시 발생하는 열을 충분히 발산시킬 수 있어야 하므로 열전도도가 높은 금속을 사용할 수 있다.Since the conductive supporting substrate 170 can serve as the second electrode, a metal having excellent electrical conductivity can be used, and heat generated during operation of the light emitting device can be sufficiently radiated, so that a metal having high thermal conductivity can be used .

도전성 지지기판(170)은 예를 들어, 소정의 두께를 갖는 베이스 기판(substrate)으로서, 몰리브덴(Mo), 실리콘(Si), 텅스텐(W), 구리(Cu) 또는 알루미늄(Al)로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 이루어질 수 있으며, 또한, 금(Au), 구리합금(Cu Alloy), 니켈(Ni), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: GaN, Si, Ge, GaAs, ZnO, SiGe, SiC, SiGe, Ga₂O₃ 등) 또는 전도성 시트 등을 선택적으로 포함할 수 있다.The conductive support substrate 170 may be a base substrate having a predetermined thickness and may be formed of a metal such as molybdenum (Mo), silicon (Si), tungsten (W), copper (Cu), or aluminum (Au), copper alloy (Cu Alloy), nickel (Ni), copper-tungsten (Cu-W), carrier wafers (e.g., GaN, Si a, Ge, GaAs, ZnO, SiGe , SiC, SiGe, Ga 2 O 3 , etc.) or a conductive sheet or the like may optionally be included.

또한, 상기 도전성 지지기판(170)은 전체 질화물 반도체에 휨을 가져오지 않으면서, 스크라이빙(scribing) 공정 및 브레이킹(breaking) 공정을 통하여 별개의 칩으로 잘 분리시키기 위한 정도의 기계적 강도를 가질 수 있다.In addition, the conductive supporting substrate 170 may have a mechanical strength sufficient to separate the entire nitride semiconductor through a scribing process and a breaking process without causing warping of the entire nitride semiconductor. have.

제2 도전형 반도체층(114)과 도전성 지지기판(170) 사이에 투명 전극층(140)이 위치할 수 있다. 상기 제2 도전형 반도체층(114)은 불순물 도핑 농도가 낮아 접촉 저항이 높으며 그로 인해 오믹 특성이 좋지 못할 수 있으므로, 투명 전극층(140)은 이러한 오믹 특성을 개선하기 위한 것으로, 반드시 형성되어야 하는 것은 아니다.The transparent electrode layer 140 may be positioned between the second conductive type semiconductor layer 114 and the conductive supporting substrate 170. Since the second conductive semiconductor layer 114 has a low impurity doping concentration and a high contact resistance, the ohmic characteristics may not be good. Therefore, the transparent electrode layer 140 is for improving such an ohmic characteristic. no.

투명 전극층(140)은 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.The transparent electrode layer 140 may include at least one selected from the group consisting of ITO (indium tin oxide), IZO (indium zinc oxide), IZTO (indium zinc tin oxide), IAZO (indium aluminum zinc oxide), IGZO indium gallium tin oxide (AZO), antimony tin oxide (ATO), gallium zinc oxide (GZO), IZON nitride, AGZO (IGZO) Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, and Hf, and is not limited to such a material.

발광 구조물(110)의 제2 도전형 반도체층(114)과 도전성 지지기판(170) 사이에 반사층(150)이 위치할 수 있다.The reflective layer 150 may be disposed between the second conductive type semiconductor layer 114 of the light emitting structure 110 and the conductive supporting substrate 170.

반사층(150)은 활성층(116)에서 생성된 빛을 효과적으로 반사하여 발광소자의 광추출 효율을 크게 개선할 수 있다. 반사층(150)은 예를 들어, 알루미늄(Al), 은(Ag), 니켈(Ni), 백금(Pt), 로듐(Rh), 혹은 Al이나 Ag이나 Pt나 Rh를 포함하는 금속층으로 이루어질 수 있다. The reflective layer 150 effectively reflects the light generated in the active layer 116, thereby greatly improving the light extraction efficiency of the light emitting device. The reflective layer 150 may be made of, for example, aluminum (Al), silver (Ag), nickel (Ni), platinum (Pt), rhodium (Rh) .

반사층(150)과 제2 도전형 반도체층(114) 사이에 투명 전극층(140)이 위치할 수 있으나, 반사층(150)이 제2 도전형 반도체층(114)과 오믹 접촉하는 물질로 형성된 경우, 투명 전극층(140)은 별도로 형성하지 않을 수 있다.The transparent electrode layer 140 may be positioned between the reflective layer 150 and the second conductive semiconductor layer 114. When the reflective layer 150 is formed of a material that makes an ohmic contact with the second conductive semiconductor layer 114, The transparent electrode layer 140 may not be formed separately.

반사층(150) 및/또는 투명 전극층(140)이 형성된 발광 구조물(110)과 도전성 지지기판(170)은 접합층(160)에 의해 서로 결합될 수 있다.The light emitting structure 110 and the conductive supporting substrate 170 having the reflective layer 150 and / or the transparent electrode layer 140 may be coupled to each other by the bonding layer 160.

접합층(160)은 베리어 금속 또는 본딩 금속 등을 포함하며, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 또는 Ta 중 적어도 하나를 포함할 수 있으며, 이에 대해 한정하지는 않는다.The bonding layer 160 may include a barrier metal or a bonding metal and may include at least one of Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, It is not limited thereto.

발광구조물(110)의 제1 도전형 반도체층(112)의 외부로 노출된 표면에는 러프니스 패턴이 형성될 수 있다. 러프니스 패턴은 PEC(Photo Enhanced Chemical) 식각 방법이나 마스크 패턴을 이용한 에칭 공정을 수행하여 형성할 수 있다. 러프니스 패턴은 활성층(116)에서 생성된 광의 외부 추출 효율을 증가시키기 위한 것으로서, 규칙적인 주기를 갖거나 불규칙적인 주기를 가질 수 있다.A roughness pattern may be formed on a surface of the light emitting structure 110 exposed to the outside of the first conductivity type semiconductor layer 112. The roughness pattern can be formed by performing an etching process using a PEC (Photo Enhanced Chemical) etching method or a mask pattern. The roughness pattern is for increasing the extraction efficiency of light generated in the active layer 116, and may have a regular period or an irregular period.

또한, 발광 구조물(110)의 측면 및 상면의 적어도 일부에 패시베이션층(177)이 형성될 수 있다.In addition, a passivation layer 177 may be formed on at least a part of the side surface and the upper surface of the light emitting structure 110.

패시베이션층(177)은 발광 구조물을 보호하며 층간 전기적 쇼트를 방지할 수 있다. 패시베이션층(177)은 산화물이나 질화물 등의 절연물질로 이루어지며, 일 예로서, 실리콘 산화물(SiO₂)층, 산화 질화물층, 산화 알루미늄층으로 이루어질 수 있다. The passivation layer 177 protects the light emitting structure and can prevent interlayer electrical shorts. The passivation layer 177 may be formed of an insulating material such as an oxide or a nitride. For example, the passivation layer 177 may include a silicon oxide (SiO ₂ ) layer, an oxynitride layer, and an aluminum oxide layer.

도 2는 일 실시예에 따른 수평형(lateral) 발광소자의 측단면도이다.2 is a side cross-sectional view of a lateral light emitting device according to one embodiment.

일 실시예에 따른 발광소자(100B)는 제1 도전형 반도체층(112), 제2 도전형 반도체층(114) 및 상기 제1 도전형 반도체층(112)과 상기 제2 도전형 반도체층(114) 사이의 활성층(116)을 포함하고, 상기 제1 도전형 반도체층(112)은 탄소나노튜브(CNT)를 포함하는 전류 스프레딩층(120)을 포함한다.The light emitting device 100B according to one embodiment includes a first conductive semiconductor layer 112, a second conductive semiconductor layer 114, a first conductive semiconductor layer 112, and a second conductive semiconductor layer The first conductivity type semiconductor layer 112 includes a current spreading layer 120 including carbon nanotubes (CNTs).

상기 발광 구조물(110)은 성장기판(175) 상에 성장될 수 있다.The light emitting structure 110 may be grown on the growth substrate 175.

경우에 따라서, 성장기판(175)은 상부 표면에 요철 패턴이 형성될 수 있지만, 이에 대해 한정하지는 않는다. In some cases, the growth substrate 175 may have an irregular pattern on its upper surface, but the growth substrate 175 is not limited thereto.

성장기판(175)은 반도체 물질 성장에 적합한 재료, 열전도성이 뛰어난 물질로 형성될 수 있다. 성장기판(175)은 상술한 바와 같이 예를 들어, 사파이어(Al₂O₃), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge 및 Ga₂O₃ 중 적어도 하나를 사용할 수 있다. 성장기판(175)에 대해 습식세척을 하여 표면의 불순물을 제거할 수 있다.The growth substrate 175 may be formed of a material having excellent thermal conductivity, which is suitable for semiconductor material growth. At least one of sapphire (Al ₂ O ₃ ), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge and Ga ₂ O ₃ can be used as the growth substrate 175 as described above. The growth substrate 175 may be wet-cleaned to remove impurities on the surface.

성장기판(175)과 발광 구조물(110) 사이에는 버퍼층(195)이 위치할 수 있다.A buffer layer 195 may be positioned between the growth substrate 175 and the light emitting structure 110.

버퍼층(195)은, 성장기판(190)과 발광 구조물(110) 사이의 재료의 격자 부정합 및 열 팽창 계수의 차이를 완화하기 위한 것이다. 상기 버퍼층(195)의 재료는 3족-5족 화합물 반도체로 형성될 수 있는데, 예를 들면, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다.The buffer layer 195 is intended to alleviate the difference in lattice mismatch and thermal expansion coefficient of the material between the growth substrate 190 and the light emitting structure 110. The buffer layer 195 may be formed of a Group III-V compound semiconductor, for example, at least one of GaN, InN, AlN, InGaN, AlGaN, InAlGaN and AlInN.

또한, 버퍼층(195)은 성장기판(190)에 인접하는 저온 버퍼층과, 발광 구조물(110)에 인접하는 고온 버퍼층을 포함하는 다층 구조로 이루어질 수도 있으나, 이에 한정되지는 않는다.The buffer layer 195 may have a multi-layer structure including a low-temperature buffer layer adjacent to the growth substrate 190 and a high-temperature buffer layer adjacent to the light-emitting structure 110, but the present invention is not limited thereto.

여기서, 저온 버퍼층은 약 500 ~ 600℃에서 형성될 수 있는데, 저온 버퍼층은 AlN, GaN 등을 포함할 수 있으며, AlInN/GaN 적층 구조, InGaN/GaN 적층 구조, AlInGaN/InGaN/GaN 적층 구조 등으로 형성될 수 있다.Here, the low-temperature buffer layer may be formed at a temperature of about 500 to 600 ° C. The low-temperature buffer layer may include AlN, GaN or the like, and may be an AlInN / GaN laminate structure, an InGaN / GaN laminate structure, an AlInGaN / InGaN / .

이어, 고온 버퍼층은 약 700 ~ 800℃로 형성될 수 있는데, AlN를 포함할 수 있다.Then, the high-temperature buffer layer may be formed at about 700 to 800 DEG C, and may include AlN.

경우에 따라서, 버퍼층(195) 상에는 언도프트 반도체층(190)이 더 형성될 수 있으나, 이에 한정하지는 않는다.In some cases, the un-oxidized semiconductor layer 190 may be further formed on the buffer layer 195, but the present invention is not limited thereto.

언도프트 반도체층(190)은 제1 도전형 반도체층(112)의 결정성 향상을 위해 형성되는 층으로, 제1 도전형 도펀트가 도핑되지 않아 제1 도전형 반도체층(112)에 비해 낮은 전기 전도성을 갖는 것을 제외하고는 제1 도전형 반도체층(112)과 같을 수 있다.The undoped semiconductor layer 190 is formed to improve the crystallinity of the first conductivity type semiconductor layer 112. The undoped semiconductor layer 190 may be formed of a material having a lower electrical conductivity than the first conductivity type semiconductor layer 112, And may be the same as the first conductivity type semiconductor layer 112 except that it has conductivity.

발광 구조물(110)의 구성은 도 1에 도시된 수직형 발광소자의 발광 구조물과 같이 제1 도전형 반도체층(112)과 활성층(116) 및 제2 도전형 반도체층(114)을 포함하여 이루어진다.The structure of the light emitting structure 110 includes a first conductive semiconductor layer 112, an active layer 116, and a second conductive semiconductor layer 114 like the light emitting structure of the vertical light emitting device shown in FIG. 1 .

제1 도전형 반도체층(112) 상에는 제1 전극(180)이 위치하고, 제2 도전형 반도체층(114) 상에는 제2 전극(185)이 위치할 수 있다.The first electrode 180 may be disposed on the first conductive semiconductor layer 112 and the second electrode 185 may be disposed on the second conductive semiconductor layer 114.

제2 도전형 반도체층(114)과 활성층(116) 및 제1 도전형 반도체층(112)의 일부가 선택적으로 식각되어 노출된 제1 도전형 반도체층(112) 상에 제1 전극(180)이 위치한다.The first electrode 180 is formed on the exposed first conductive semiconductor layer 112 by selectively etching the second conductive semiconductor layer 114, the active layer 116, and the first conductive semiconductor layer 112, .

제1 전극(180) 및 제2 전극(185)은 각각 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 구리(Cu) 또는 금(Au) 중 적어도 하나를 포함하여 단층 또는 다층 구조로 형성될 수 있다.The first electrode 180 and the second electrode 185 may include at least one of aluminum (Al), titanium (Ti), chromium (Cr), nickel (Ni), copper (Cu) Layer structure or a multi-layer structure.

또한, 제2 도전형 반도체층(114)과 제2 전극(185) 사이에는 투명 전극층(140)이 형성될 수 있다. 투명 전극층(140)은 제2 도전형 반도체층(114)의 오믹 특성을 개선하기 위한 것으로, 반드시 형성되어야 하는 것은 아니다. 투명 전극층(140)의 조성은 상술한 바와 같을 수 있다.A transparent electrode layer 140 may be formed between the second conductive semiconductor layer 114 and the second electrode 185. The transparent electrode layer 140 improves the ohmic characteristics of the second conductive semiconductor layer 114 and is not necessarily formed. The composition of the transparent electrode layer 140 may be as described above.

실시예에 따른 발광소자(100B)의 발광 구조물(110)은, 제1 도전형 반도체층(112), 활성층(116) 및 제2 도전형 반도체층(114)을 포함할 수 있다. 이때, 상기 제1 도전형 반도체층(112)은 n형 반도체층이고, 상기 제2 도전형 반도체층(114)은 p형 반도체층일 수 있다.The light emitting structure 100 of the light emitting device 100B according to the embodiment may include a first conductivity type semiconductor layer 112, an active layer 116, and a second conductivity type semiconductor layer 114. Here, the first conductive semiconductor layer 112 may be an n-type semiconductor layer, and the second conductive semiconductor layer 114 may be a p-type semiconductor layer.

제1 도전형 반도체층(112)과 활성층(116) 및 제2 도전형 반도체층(114)을 포함한 발광 구조물(110)은 성장기판(175) 상에서 성장될 수 있다. 이때, 성장기판(175) 상에 제1 도전형 반도체층(112)이 일정 두께만큼 적층된 후, 탄소나노튜브를 포함하는 전류 스프레딩층(120)을 코팅 또는 필름 형태로 하여 형성할 수 있다. 상기 전류 스프레딩층(120) 상에 제1 도전형 반도체층(112)을 적층하고, 그 위에 활성층(116)이 적층될 수 있다. 그 후 상기 활성층(116) 상에 제2 도전형 반도체층(114)을 적층하여 발광 구조물(110)을 형성할 수 있다.The light emitting structure 110 including the first conductivity type semiconductor layer 112, the active layer 116 and the second conductivity type semiconductor layer 114 may be grown on the growth substrate 175. At this time, the current spreading layer 120 including the carbon nanotubes may be formed as a coating or a film after the first conductive semiconductor layer 112 is stacked on the growth substrate 175 to a predetermined thickness . The first conductivity type semiconductor layer 112 may be stacked on the current spreading layer 120 and the active layer 116 may be stacked thereon. The light emitting structure 110 may be formed by laminating the second conductive semiconductor layer 114 on the active layer 116.

실시예에서, 탄소나노튜브는 전기 전도도가 높으므로 제1 도전형 반도체층(112)의 전도도를 향상시켜 전류 분산 효과를 높이고, 전류 밀집(current crowding) 현상을 방지하며, 광투과율이 우수하여 광추출 효율을 향상시킬 수 있다. In the embodiment, since the carbon nanotube has a high electrical conductivity, it improves the conductivity of the first conductive semiconductor layer 112 to enhance the current dispersion effect, prevents the current crowding phenomenon, The extraction efficiency can be improved.

또한, 성장기판(175) 상에 성장되는 제1 도전형 반도체층(112)이 탄소나노튜브를 포함하는 전류 스프레딩층(120)을 포함함으로써, 전류 스프레딩층(120) 상에 성장되는 제1 도전형 반도체층(112)의 결정성이 향상될 수 있다.The first conductivity type semiconductor layer 112 grown on the growth substrate 175 includes the current spreading layer 120 including carbon nanotubes so that the current spreading layer 120 grown on the current spreading layer 120 The crystallinity of the one conductivity type semiconductor layer 112 can be improved.

이하에서는, 전류 스프레딩층(120)을 포함한 발광 구조물(110)을 확대하여 도시한 도면을 참조하여 실시예를 상세히 살펴본다.Hereinafter, embodiments will be described in detail with reference to the drawings showing an enlarged view of a light emitting structure 110 including a current spreading layer 120.

도 3은 전류 스프레딩층의 평면도를 도시한 도면이고, 도 4는 일 실시예에 따른 발광 구조물의 측단면도를 도시한 도면이고, 도 5는 다른 실시예에 따른 발광 구조물의 측단면도를 도시한 도면이고, 도 6은 또 다른 실시예에 따른 발광 구조물의 측단면도를 도시한 도면이다.FIG. 3 is a plan view of a current spreading layer, FIG. 4 is a side sectional view of a light emitting structure according to an embodiment, and FIG. 5 is a side sectional view of a light emitting structure according to another embodiment And FIG. 6 is a side cross-sectional view of a light emitting structure according to another embodiment.

도 3 및 도 4를 참조하면, 실시예에 따른 발광소자(100)는 제1 도전형 반도체층(112), 상기 제1 도전형 반도체층(112) 상에 형성된 활성층(116) 및 상기 활성층(116) 상에 형성된 제2 도전형 반도체층(114)을 포함하고, 상기 제1 도전형 반도체층(112)은 탄소나노튜브(CNT)를 포함하는 전류 스프레딩층(120)을 포함한다. 3 and 4, a light emitting device 100 according to an embodiment includes a first conductive semiconductor layer 112, an active layer 116 formed on the first conductive semiconductor layer 112, The first conductivity type semiconductor layer 112 may include a current spreading layer 120 including carbon nanotubes (CNTs).

도 3을 참조하면, 전류 스프레딩층(120)은 다수의 탄소나노튜브들이 서로 연결되어 형성될 수 있다. 각 탄소나노튜브는 여러 개의 탄소나노튜브가 다발로 뭉쳐져 있을 수도 있다. Referring to FIG. 3, the current spreading layer 120 may be formed by connecting a plurality of carbon nanotubes to each other. Each carbon nanotube may have several bundles of carbon nanotubes.

상기 전류 스프레딩층(120)은 탄소나노튜브를 상기 제1 도전형 반도체층(112) 상에 코팅하여 형성하고 그 위에 다시 제1 도전형 반도체층(112)을 적층하여 형성되거나, 상기 제1 도전형 반도체층(112) 상에 필름 형태로 준비되어 부착되고 그 위에 다시 제1 도전형 반도체층(112)을 적층하여 형성될 수 있다.The current spreading layer 120 may be formed by coating carbon nanotubes on the first conductive semiconductor layer 112 and then stacking the first conductive semiconductor layer 112 on the first conductive semiconductor layer 112, The first conductive semiconductor layer 112 may be formed on the conductive semiconductor layer 112 in the form of a film.

이 경우, 제1 도전형 반도체층(112)에 포함된 전류 스프레딩층(120)은 전기 전도도가 높아 제1 도전형 반도체층(112)의 전도도를 향상시켜 전류 분산 효과를 높여, 광추출 효율을 향상시킨다. 실시예에 따라, 제1 도전형 반도체층(112)은 n형 반도체층일 수 있다. 이때, 제1 도전형 반도체층(112)으로 순방향으로 전압이 인가될 때, 제1 도전형 반도체층(112)의 전자의 양이 증가해 전류가 분산되어 광추출 효율이 향상될 수 있다. 실시예에 따라, 상기 탄소나노튜브는 금속성 탄소나노튜브일 수 있다. 이 경우, 전기 전도도가 높아 광추출 효율이 향상될 수 있다.In this case, the current spreading layer 120 included in the first conductivity type semiconductor layer 112 has a high electrical conductivity to improve the conductivity of the first conductivity type semiconductor layer 112, thereby increasing the current dispersion effect, . According to an embodiment, the first conductivity type semiconductor layer 112 may be an n-type semiconductor layer. At this time, when a forward voltage is applied to the first conductivity type semiconductor layer 112, the amount of electrons in the first conductivity type semiconductor layer 112 increases and the electric current is dispersed to improve the light extraction efficiency. According to an embodiment, the carbon nanotubes may be metallic carbon nanotubes. In this case, the electric conductivity can be high and the light extraction efficiency can be improved.

발광 구조물(110)을 성장기판(175) 상에 성장시키는 경우, 성장기판(175)과 제1 및 제2 도전형 반도체층(112, 114) 사이의 격자 상수 부정합 및 열팽창 계수의 차에 의해 관통 전위(dislocation)와 같은 결정 결함이 발생할 수 있다.When the light emitting structure 110 is grown on the growth substrate 175, the difference in lattice constant mismatch and thermal expansion coefficient between the growth substrate 175 and the first and second conductivity type semiconductor layers 112 and 114, Crystal defects such as dislocation may occur.

그러나, 성장기판(175) 상에 성장되는 제1 도전형 반도체층(112)이 전류 스프레딩층(120)을 포함하는 경우, 결정 결함이 상방으로 성장되는 것이 전류 스프레딩층(120)에 의해 저지되어, 활성층(116)에까지 결정 결함이 미치지 않아 결정성이 향상될 수 있다.However, when the first conductivity type semiconductor layer 112 grown on the growth substrate 175 includes the current spreading layer 120, the crystal growth of the crystal defects may be promoted by the current spreading layer 120 The crystallinity can be improved because crystal defects do not reach the active layer 116.

즉, 일 실시예에 따른 성장기판(175) 상의 제1 도전형 반도체층(112)의 성장은, 제1 도전형 반도체층(112)을 일정한 두께만큼 성장시킨 후 그 위에 탄소나노튜브를 포함하는 전류 스프레딩층(120)을 형성한다. 그 후 전류 스프레딩층(120) 상에 제1 도전형 반도체층(112)을 더 성장시킨다. 이때, 전류 스프레딩층(120)에 포함된 탄소나노튜브 사이는 도 3에 예시된 바와 같이 공간이 있어, 전류 스프레딩층(120)의 탄소나노튜브 사이의 공간에서 수평 방향으로 제1 도전형 반도체층(112)이 성장을 하여 탄소나노튜브 사이의 공간을 메우면서 형성될 수 있다. 이 경우, 제1 도전형 반도체층(112)은 수평 방향을 따라 성장되므로, 수직 방향으로 진행되는 결정 결함을 크게 감소시킬 수 있다.That is, the growth of the first conductivity type semiconductor layer 112 on the growth substrate 175 according to an embodiment is performed by growing the first conductivity type semiconductor layer 112 to a predetermined thickness, Thereby forming the current spreading layer 120. Thereafter, the first conductivity type semiconductor layer 112 is further grown on the current spreading layer 120. 3, there is a space between the carbon nanotubes included in the current spreading layer 120 and a space between the carbon nanotubes of the current spreading layer 120 in the horizontal direction, The semiconductor layer 112 may grow and fill the space between the carbon nanotubes. In this case, since the first conductivity type semiconductor layer 112 is grown along the horizontal direction, crystal defects proceeding in the vertical direction can be greatly reduced.

도 5를 참조하면, 실시예에 따라 제1 도전형 반도체층(112)에 전류 스프레딩층(120)이 복수 개 포함될 수 있다. 이 경우, 복수의 전류 스프레딩층(120)에 의해 전류 분산 효과가 증대할 수 있다. 또한, 발광 구조물(110)의 성장시 발생할 수 있는 결정 결함도 복수의 전류 스프레딩층(120)에 의해 저지되므로, 결정 결함의 감소 효과도 커질 수 있다.Referring to FIG. 5, a plurality of current spreading layers 120 may be included in the first conductive semiconductor layer 112 according to an embodiment of the present invention. In this case, the current spreading effect can be increased by the plurality of current spreading layers 120. In addition, since crystal defects that may occur in the growth of the light emitting structure 110 are also blocked by the plurality of current spreading layers 120, the effect of reducing crystal defects can also be increased.

또한, 도 6을 참조하면, 실시예에 따라 제1 도전형 반도체층(112)이 전류 스프레딩층(120)을 포함하고, 제2 도전형 반도체층(114)도 전류 스프레딩층(125)을 더 포함할 수 있다. 6, the first conductive semiconductor layer 112 includes the current spreading layer 120 and the second conductive semiconductor layer 114 includes the current spreading layer 125, As shown in FIG.

성장기판(175)에 발광 구조물(110)이 성장되는 경우, 성장기판(175)에 인접하여 성장되는 제1 도전형 반도체층(112)에 포함된 전류 스프레딩층(120)에 의해 발광 구조물(110)의 성장시 발생할 수 있는 결정 결함이 크게 감소될 수 있다. 또한, 제1 도전형 반도체층(112)에 포함된 전류 스프레딩층(120)은 전기 전도도가 높아 제1 도전형 반도체층(112)의 전도도를 향상시켜 전류 분산 효과를 높여, 광추출 효율을 향상시킬 수 있다. When the light emitting structure 110 is grown on the growth substrate 175, the current spreading layer 120 included in the first conductivity type semiconductor layer 112, which is grown adjacent to the growth substrate 175, The crystal defects that may occur during the growth of the crystal grains 110 may be greatly reduced. In addition, the current spreading layer 120 included in the first conductivity type semiconductor layer 112 has high electrical conductivity to improve the conductivity of the first conductivity type semiconductor layer 112, thereby increasing the current dispersion effect, Can be improved.

또한, 제2 도전형 반도체층(114)에도 전류 스프레딩층(125)이 포함되므로, 상기 전류 스프레딩층(125)에 의해 제2 도전형 반도체층(114)에서의 전기 전도도를 향상시켜 전류 분산 효과를 더욱 높여 광추출 효율을 향상시킬 수 있다.Since the current spreading layer 125 is included in the second conductivity type semiconductor layer 114 as well, the electrical conductivity of the second conductivity type semiconductor layer 114 can be improved by the current spreading layer 125, The dispersion effect can be further enhanced and the light extraction efficiency can be improved.

도시되지 않았지만, 실시예에 따라 제1 도전형 반도체층(112)에 포함된 전류 스프레딩층(120) 및 제2 도전형 반도체층(114)에 포함된 전류 스프레딩층(125)은 각각 복수 개 존재할 수도 있다. 이 경우, 발광 구조물(110)에서의 결정 결함 감소 효과와 발광소자(100)의 광추출 효율 향상 효과가 증대될 수 있다.Although not shown, the current spreading layer 120 included in the first conductivity type semiconductor layer 112 and the current spreading layer 125 included in the second conductivity type semiconductor layer 114 may include a plurality of There may be dogs. In this case, the crystal defect reducing effect in the light emitting structure 110 and the light extracting efficiency improvement effect of the light emitting device 100 can be enhanced.

도 7은 또 다른 실시예에 따른 발광소자의 측단면도이다.7 is a side cross-sectional view of a light emitting device according to another embodiment.

도 7을 참조하면, 실시예에 따른 발광소자(100C)는 제1 도전형 반도체층(112), 제2 도전형 반도체층(114) 및 상기 제1 도전형 반도체층(112)과 상기 제2 도전형 반도체층(114) 사이의 활성층(116)을 포함할 수 있다. 이때, 상기 제2 도전형 반도체층(114)은 p형 반도체층이고, 상기 제1 도전형 반도체층(112)은 n형 반도체층일 수 있다. 7, a light emitting device 100C according to an embodiment includes a first conductive semiconductor layer 112, a second conductive semiconductor layer 114, a first conductive semiconductor layer 112, And an active layer 116 between the conductive semiconductor layers 114. Here, the second conductive semiconductor layer 114 may be a p-type semiconductor layer, and the first conductive semiconductor layer 112 may be an n-type semiconductor layer.

상기 제2 도전형 반도체층(114)은 탄소나노튜브(CNT: Carbon Nano Tube)를 포함하는 전류 스프레딩층(120)을 포함할 수 있다. The second conductive semiconductor layer 114 may include a current spreading layer 120 including a carbon nanotube (CNT).

실시예에서, 탄소나노튜브는 전기 전도도가 높으므로 제2 도전형 반도체층(114)의 전도도를 향상시켜 전류 분산 효과를 높이고, 전류 밀집(current crowding) 현상을 방지하며, 광투과율이 우수하여 광추출 효율을 향상시킬 수 있다. 제2 도전형 반도체층(114)이 p형 반도체층인 경우, 제2 도전형 반도체층(114)의 정공의 양이 증가해 전류가 분산되어 광추출 효율이 향상될 수 있다.Since the carbon nanotubes have high electrical conductivity, the conductivity of the second conductivity type semiconductor layer 114 is improved to enhance the current dispersion effect, prevent the current crowding phenomenon, The extraction efficiency can be improved. When the second conductivity type semiconductor layer 114 is a p-type semiconductor layer, the amount of holes of the second conductivity type semiconductor layer 114 increases, so that the current is dispersed and the light extraction efficiency can be improved.

상기 전류 스프레딩층(120)은 복수 개 포함될 수 있으나 이에 한정하지 않는다.The current spreading layer 120 may include a plurality of current spreading layers.

도 8은 일 실시예에 따른 발광소자의 전류 스프레딩층의 두께를 나타낸 단면도이고, 도 9는 일 실시예에 따른 발광소자의 발광 효율을 설명하는 도면이다.FIG. 8 is a cross-sectional view illustrating a thickness of a current spreading layer of a light emitting device according to an embodiment, and FIG. 9 is a view illustrating a light emitting efficiency of the light emitting device according to an embodiment.

도 8을 참조하면, 실시예에 따라 전류 스프레딩층(120)의 두께(t₁)는 약 10 내지 100nm, 예를 들어 약 10 내지 40nm의 두께를 가질 수 있다. 그리고, 제1 도전형 반도체층(112)의 두께(t₂)는 약 3nm 내지 7㎛ 예를 들어, 약 5nm 내지 6㎛일 수 있다.Referring to FIG. 8, the thickness t ₁ of the current spreading layer 120 may have a thickness of about 10 to 100 nm, for example, about 10 to 40 nm, according to an embodiment. And, the thickness of the first conductive type semiconductor layer (112) (t ₂₎ are, for example, from about 3nm to 7㎛, from about 5nm to 6㎛.

또한, 제1 도전형 반도체층(112)의 두께(t₂)에 대한 전류 스프레딩층(120)의 두께(t₁)는 약 1/700배 내지 1/30배 예를 들어, 약 1/600배 내지 1/125배일 수 있다.Further, the thickness (t ₁₎ of the current spreading layer 120 on the first thickness (t ₂₎ of the conductive semiconductor layer 112 is, for example, about 1/700 times to 1/30 times, about 1 / 600 times to 1/125 times.

전류 스프레딩층(120)의 두께(t₁)가 10nm보다 작은 경우, 관통 전위(dislocation)와 같은 결정 결함 저지 효과가 적을 수 있고, 전류 분산 효과도 적을 수 있다.When the thickness t ₁ of the current spreading layer 120 is less than 10 nm, the effect of inhibiting crystal defects such as threading dislocation may be small and the current dispersion effect may be small.

또한, 전류 스프레딩층(120)의 두께(t₁)가 100nm보다 큰 경우에는 결정 결함 저지 효과는 좋을 수 있지만, 동작전압 증가 및 결정질 저하에 의한 전기특성 저하를 야기할 수 있다.When the thickness t ₁ of the current spreading layer 120 is larger than 100 nm, the effect of inhibiting crystal defects may be good, but it may lead to an increase in operating voltage and deterioration of electrical characteristics due to a decrease in crystal quality.

도 9는, 일 실시예에 따른 발광소자(100)의 발광 효율을 설명하는 도면으로, x축은 전류 스프레딩층(120)의 두께를 나노미터(nm) 단위로 나타내고, y축은 발광 효율을 나타낸 그래프이다. 발광 효율(y)은 제1 도전형 반도체층(112)이 전류 스프레딩층(120)을 포함하지 않는 경우의 광출력(y₁)에 대한 제1 도전형 반도체층(112)이 전류 스프레딩층(120)을 포함하는 경우의 광출력(y₂)의 비율, 즉 y=y₂/y₁을 의미한다.9 is a view for explaining luminous efficiency of the light emitting device 100 according to one embodiment. The x-axis represents the thickness of the current spreading layer 120 in nanometers (nm), and the y- Graph. The light emitting efficiency y is a function of the light emitting efficiency y of the first conductivity type semiconductor layer 112 with respect to the light output y ₁ when the first conductivity type semiconductor layer 112 does not include the current spreading layer 120, The ratio of the light output (y ₂ ) in the case of including the layer 120, that is, y = y ₂ / y ₁ .

도 9를 참조하면, 실시예에 따른 발광소자(100)는 상기 제1 도전형 반도체층(112)이 전류 스프레딩층(120)을 포함하는 경우에, 향상된 광출력을 얻을 수 있다. 특히, 전류 스프레딩층(120)의 두께가 약 10nm 내지 40nm인 경우에 제1 도전형 반도체층(112)이 전류 스프레딩층(120)을 포함하지 않는 경우에 비해 약 5% 내지 15%의 높은 광출력을 얻을 수 있다. Referring to FIG. 9, in the light emitting device 100 according to the embodiment, when the first conductive semiconductor layer 112 includes the current spreading layer 120, an improved light output can be obtained. In particular, when the thickness of the current spreading layer 120 is about 10 nm to 40 nm, the thickness of the first conductive semiconductor layer 112 is about 5% to 15% of that of the current spreading layer 120 A high light output can be obtained.

전류 스프레딩층(120)의 두께에 따른 발광소자(100)의 발광효율은 제1 도전형 반도체층(112), 활성층(116) 및 제2 도전형 반도체층(114) 등의 두께와 조성에 따라 다를 수 있다.The luminous efficiency of the light emitting device 100 according to the thickness of the current spreading layer 120 is determined by the thickness and composition of the first conductivity type semiconductor layer 112, the active layer 116, the second conductivity type semiconductor layer 114, It may be different.

다시 도 8을 참조하면, 실시예에 따라 제1 도전형 반도체층(112)이 활성층(116)과 접촉하는 방향과 반대 방향에서의 제1 도전형 반도체층의 경계면을 제1 면(113)이라고 할 때 제1 면(113)에서 전류 스프레딩층(120)까지의 거리(t₃)는 약 1㎛ 내지 2㎛ 예를 들면 1㎛ 내지 1.5㎛일 수 있다. 전류 스프레딩층(120)이 제1 도전형 반도체층(112)의 제1 면(113)에 너무 가까이 위치하는 경우에는, 수직형 발광소자(100A)의 제조 공정에서 성장기판(175)을 분리하는 공정 또는 제1 도전형 반도체층(112)의 제1 면(113)에 러프니스 패턴을 형성하기 위한 식각 공정 등에서 전류 스프레딩층(120)에 손상이 생길 수 있다. 또한, 전류 스프레딩층(120)이 제1 도전형 반도체층(112)의 제1 면(113)에서 너무 멀리 떨어져 있는 경우에는, 관통 전위와 같은 결정 결함 저지 효과 및 전류 분산에 의한 광추출 증가 효과가 적을 수 있다.Referring again to FIG. 8, the interface of the first conductivity type semiconductor layer in the direction opposite to the direction in which the first conductivity type semiconductor layer 112 contacts the active layer 116 is referred to as a first surface 113 The distance t ₃ from the first surface 113 to the current spreading layer 120 may be between about 1 μm and 2 μm, for example between 1 μm and 1.5 μm. When the current spreading layer 120 is located too close to the first surface 113 of the first conductivity type semiconductor layer 112, the growth substrate 175 is removed in the manufacturing process of the vertical light emitting device 100A Or damage to the current spreading layer 120 may occur in an etching process for forming a roughness pattern on the first surface 113 of the first conductivity type semiconductor layer 112 or the like. When the current spreading layer 120 is too far from the first surface 113 of the first conductivity type semiconductor layer 112, a crystal defect blocking effect such as a threading dislocation and a light extraction increase The effect can be small.

도 10a 내지 도 10e는 도 1의 수직형 발광소자의 제조방법의 일 실시예를 나타낸 도면이다.10A to 10E are views showing an embodiment of a method of manufacturing the vertical light emitting device of FIG.

도 10a에 도시된 바와 같이, 제1 도전형 반도체층(112), 활성층(116) 및 제2 도전형 반도체층(114)을 포함한 발광 구조물(110)을 성장기판(175) 상에 성장시킨다.The light emitting structure 110 including the first conductivity type semiconductor layer 112, the active layer 116 and the second conductivity type semiconductor layer 114 is grown on the growth substrate 175 as shown in FIG.

성장기판(175)은 반도체 물질 성장에 적합한 재료, 열전도성이 뛰어난 물질로 형성될 수 있다. 성장기판(175)은 예를 들어, 사파이어(Al₂O₃), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge, and Ga₂0₃ 중 적어도 하나를 사용할 수 있다. 성장기판(175)에 대해 습식세척을 하여 표면의 불순물을 제거할 수 있다.The growth substrate 175 may be formed of a material having excellent thermal conductivity, which is suitable for semiconductor material growth. For example, at least one of sapphire (Al ₂ O ₃ ), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge, and Ga ₂ O ₃ may be used as the growth substrate 175. The growth substrate 175 may be wet-cleaned to remove impurities on the surface.

발광구조물(110)과 성장기판(175) 사이에는 버퍼층(195)을 성장시킬 수 있는데, 재료의 격자 부정합 및 열 팽창 계수의 차이를 완화하기 위한 것이다. 버퍼층(195)의 재료는 3족-5족 화합물 반도체 예컨대, GaN, InN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다. A buffer layer 195 can be grown between the light emitting structure 110 and the growth substrate 175 to mitigate the difference in lattice mismatch and thermal expansion coefficient of the material. The material of the buffer layer 195 may be at least one of Group III-V compound semiconductors such as GaN, InN, InGaN, AlGaN, InAlGaN, and AlInN.

버퍼층(195) 위에는 언도프트(undoped) 반도체층(190)을 더 성장시킬 수 있으며, 이에 대해 한정하지는 않는다.The undoped semiconductor layer 190 may be further grown on the buffer layer 195, but the present invention is not limited thereto.

제1 도전형 반도체층(112)의 조성은 상술한 바와 같으며, 화학증착방법(CVD) 혹은 분자선 에피택시(MBE) 혹은 스퍼터링 혹은 수산화물 증기상 에피택시(HVPE) 등의 방법을 사용하여 n형 GaN층을 형성할 수 있으나, 이에 한정되는 것은 아니다. 또한, 상기 제1 도전형 반도체층(112)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH₃), 질소 가스(N₂), 및 실리콘(Si)과 같은 n형 불순물을 포함하는 실란 가스(SiH₄)가 주입되어 형성될 수 있다.The composition of the first conductivity type semiconductor layer 112 is as described above and the composition of the first conductivity type semiconductor layer 112 can be determined by a method such as chemical vapor deposition (CVD), molecular beam epitaxy (MBE), sputtering or vapor phase epitaxy (HVPE) GaN layer may be formed, but the present invention is not limited thereto. The first conductive semiconductor layer 112 may be formed of a silane containing an n-type impurity such as trimethyl gallium gas (TMGa), ammonia gas (NH ₃ ), nitrogen gas (N ₂ ) Gas (SiH ₄ ) may be implanted and formed.

제1 도전형 반도체층(112)을 상기 성장기판(175)에 약 1 내지 2㎛ 성장시킨 후, 그 위에 탄소나노튜브를 포함하는 전류 스프레딩층(120)을 성장시킨다. 탄소나노튜브는 전기방전법(Arc-Discharge), 레이저증착법(Laser Vaporization), 플라즈마화학기상증착법(Plasma Enhanced Chemical Vapor Deposition), 열화학기상증착법(Thermal Chemical Vapor Deposition), 기상합성법(vapor phase growth), 전기분해법, Flame 합성법 중 적어도 하나의 방법에 의해 형성될 수 있으나, 이에 대해 한정하지는 않는다.The first conductivity type semiconductor layer 112 is grown on the growth substrate 175 by about 1 to 2 탆 and the current spreading layer 120 including the carbon nanotubes is grown thereon. The carbon nanotubes can be fabricated by various methods such as arc-discharge, laser vaporization, plasma enhanced chemical vapor deposition, thermal chemical vapor deposition, vapor phase growth, Electrolysis, and Flame synthesis. However, the present invention is not limited thereto.

실시예에 따라 전류 스프레딩층(120)의 두께(t₁)는 약 10 내지 100nm, 예를 들어 약 10 내지 40nm의 두께를 가질 수 있다.According to an embodiment, the thickness t ₁ of the current spreading layer 120 may have a thickness of about 10 to 100 nm, for example, about 10 to 40 nm.

도 10b에 도시된 바와 같이, 전류 스프레딩층(120)을 형성한 후 전류 스프레딩층(120) 상에 제1 도전형 반도체층(112)을 더 성장시킨다. 이때, 전류 스프레딩층(120)에 포함된 탄소나노튜브 사이는 도 3에 예시된 바와 같이 공간이 있어, 전류 스프레딩층(120)의 탄소나노튜브 사의의 공간에서 수평 방향으로 제1 도전형 반도체층(112)이 성장을 하여 탄소나노튜브 사이의 공간을 메우면서 형성될 수 있다. 이때, 제1 도전형 반도체층(112)은 수평 방향을 따라 성장되므로, 수직 방향으로 진행되는 결정 결함을 크게 감소시킬 수 있다.The first conductive semiconductor layer 112 is further grown on the current spreading layer 120 after the current spreading layer 120 is formed. 3, there is a space between the carbon nanotubes included in the current spreading layer 120, and a space between the carbon nanotubes of the current spreading layer 120 and the first conductive type The semiconductor layer 112 may grow and fill the space between the carbon nanotubes. At this time, since the first conductive semiconductor layer 112 is grown along the horizontal direction, crystal defects proceeding in the vertical direction can be greatly reduced.

실시예에 따라, 상기 제1 도전형 반도체층(112)의 두께(t₂)는 약 3 내지 7㎛ 예를 들어, 약 5 내지 6㎛일 수 있다.According to an embodiment, the thickness t ₂ of the first conductive semiconductor layer 112 may be about 3 to 7 μm, for example, about 5 to 6 μm.

도시되지 않았지만, 실시예에 따라, 상기 전류 스프레딩층(120)은 제1 도전형 반도체층(112)과 교대로 적층되어 제1 도전형 반도체층(112) 내부에 복수 개 형성될 수 있다.Although not shown, the current spreading layer 120 may be alternately stacked with the first conductivity type semiconductor layer 112, and a plurality of the current spreading layers 120 may be formed in the first conductivity type semiconductor layer 112.

도 10c에 도시된 바와 같이, 제1 도전형 반도체층(112)을 성장시킨 후, 제1 도전형 반도체층(112) 상에 활성층(116)을 형성한다. 활성층(116)의 조성은 상술한 바와 동일하며, 예를 들어 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH₃), 질소 가스(N₂), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자 우물 구조가 형성될 수 있으나 이에 한정되는 것은 아니다.The active layer 116 is formed on the first conductivity type semiconductor layer 112 after the first conductivity type semiconductor layer 112 is grown. The composition of the active layer 116 is the same as described above. For example, trimethyl gallium gas (TMGa), ammonia gas (NH ₃ ), nitrogen gas (N ₂ ), and trimethyl indium gas The structure may be formed, but is not limited thereto.

상기 활성층(116) 위에 전자 차단층(130)을 형성할 수 있다. 상기 전자 차단층(130)의 조성은 상술한 바와 같다. The electron blocking layer 130 may be formed on the active layer 116. The composition of the electron blocking layer 130 is as described above.

상기 전자 차단층(130) 위에는 제2 도전형 반도체층(114)을 형성한다. 상기 제2 도전형 반도체층(114)의 조성은 상술한 바와 동일하며, 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH₃), 질소 가스(N₂), 및 마그네슘(Mg)과 같은 p형 불순물을 포함하는 비세틸 사이클로 펜타디에닐 마그네슘(EtCp₂Mg){Mg(C₂H₅C₅H₄)₂}이 주입되어 p형 GaN층이 형성될 수 있으나, 이에 한정되는 것은 아니다.The second conductive semiconductor layer 114 is formed on the electron blocking layer 130. The second composition of the conductive semiconductor layer 114 is the same as described above, such as the chamber and trimethyl gallium gas (TMGa), ammonia gas (NH _3), nitrogen gas (N _2), and magnesium (Mg) p (EtCp ₂ Mg) {Mg (C ₂ H ₅ C ₅ H ₄ ) ₂ } containing impurities such as p-type impurities may be implanted to form the p-type GaN layer, but the present invention is not limited thereto.

도시되지 않았지만, 상기 제2 도전형 반도체층(114)을 일정 두께 적층한 후 전류 스프레딩층(125)을 형성한 후 그 위에 제2 도전형 반도체층(114)을 성장시킬 수도 있다.Although not shown, the second conductivity type semiconductor layer 114 may be formed on the current spreading layer 125 after laminating the second conductivity type semiconductor layer 114 to a certain thickness.

상기 제2 도전형 반도체층(114) 상에 투명 전극층(140)과 반사층(150)을 형성할 수 있다. 상기 투명 전극층(140)과 반사층(150)의 조성은 상술한 바와 같으며, 스퍼터링법이나 전자빔 증착법에 의하여 형성될 수 있다.A transparent electrode layer 140 and a reflective layer 150 may be formed on the second conductive semiconductor layer 114. The composition of the transparent electrode layer 140 and the reflective layer 150 is as described above and may be formed by a sputtering method or an electron beam evaporation method.

도시되지 않았지만, 도 2에 예시된 수평형 발광소자(100B)는 투명 전극층(140)을 제2 도전형 반도체층(114)에 형성한 후, 제2 도전형 반도체층(114)과 활성층(116) 및 제1 도전형 반도체층(112)의 일부를 선택적으로 식각하고, 노출된 제1 도전형 반도체층(112) 상에 제1 전극(180), 상기 투명 전극층(140) 상에 제2 전극(185)를 형성하여 제조할 수 있다.Although not shown, the horizontal light emitting device 100B illustrated in FIG. 2 has a structure in which the transparent electrode layer 140 is formed on the second conductivity type semiconductor layer 114 and then the second conductivity type semiconductor layer 114 and the active layer 116 And a portion of the first conductive semiconductor layer 112 are selectively etched to form a first electrode 180 on the exposed first conductive semiconductor layer 112 and a second electrode 180 on the transparent electrode layer 140. [ (185).

도 10d를 참조하면, 상기 반사층(150) 상에 접합층(160)과 도전성 지지기판(170)을 형성할 수 있다. 도전성 지지기판(170)을 형성시키는 방법은 전기화학적인 금속증착방법이나 유테틱(Eutetic) 메탈을 이용한 본딩 방법 등을 사용하거나, 별도의 접합층(160)을 형성할 수 있다. Referring to FIG. 10D, a bonding layer 160 and a conductive supporting substrate 170 may be formed on the reflective layer 150. The conductive support substrate 170 may be formed using an electrochemical metal deposition method, a bonding method using an eutectic metal, or the like, or a separate bonding layer 160 may be formed.

그리고, 도 10e에 도시된 바와 같이 상기 성장기판(175)을 분리한다. 상기 성장기판(175)의 제거는 엑시머 레이저 등을 이용한 레이저 리프트 오프(Laser Lift Off: LLO)의 방법으로 할 수 있으며, 건식 및 습식 식각의 방법으로 할 수도 있다. Then, the growth substrate 175 is separated as shown in FIG. 10E. The removal of the growth substrate 175 may be performed by a laser lift off (LLO) method using an excimer laser or the like, or a dry and wet etching method.

레이저 리프트 오프법을 예로 들면, 상기 성장기판(175) 방향으로 일정 영역의 파장을 가지는 엑시머 레이저 광을 포커싱(focusing)하여 조사하면, 상기 성장기판(175)과 발광 구조물의 경계면에 열 에너지가 집중되어 경계면이 갈륨과 질소 분자로 분리되면서 레이저 광이 지나가는 부분에서 순간적으로 성장기판(175)의 분리가 일어나며, 버퍼층(195) 및 언도프트 반도체층(190)도 함께 분리될 수 있다.When the excimer laser light having a certain wavelength in the direction of the growth substrate 175 is focused and irradiated using the laser lift-off method, heat energy is concentrated on the interface between the growth substrate 175 and the light emitting structure As the interface is separated into gallium and nitrogen molecules, the growth substrate 175 is instantaneously separated from the portion where the laser beam passes, and the buffer layer 195 and the undoped semiconductor layer 190 can be separated as well.

그리고, 각각의 발광 구조물을 소자 단위로 다이싱(dicing)할 수 있다.Each of the light emitting structures can be diced in units of devices.

그 후 제1 도전형 반도체층의 노출된 표면을 에칭하여 러프니스 패턴을 형성할 수 있다. 러프니스 패턴은 PEC(Photo enhanced chemical) 식각 방법이나 마스크 패턴을 이용한 에칭 공정 수행하여 형성할 수 있다Thereafter, the exposed surface of the first conductivity type semiconductor layer is etched to form a roughness pattern. The roughness pattern can be formed by performing an etching process using a PEC (Photo Enhanced Chemical) etching method or a mask pattern

도 11은 실시예들에 따른 발광소자를 포함한 발광소자 패키지의 일 실시예를 도시한 도면이다.11 is a view illustrating an embodiment of a light emitting device package including a light emitting device according to embodiments.

일 실시예에 따른 발광소자 패키지(600)는 몸체(610)와, 상기 몸체(610)에 설치된 제1 리드 프레임(621) 및 제2 리드 프레임(622)과, 상기 몸체(610)에 설치되어 상기 제1 리드 프레임(621) 및 제2 리드 프레임(622)과 전기적으로 연결되는 상술한 실시예들에 따른 발광소자(10)와, 상기 캐비티에 형성된 몰딩부(640)를 포함한다. 상기 몸체(610)에는 캐비티가 형성될 수 있다.The light emitting device package 600 according to one embodiment includes a body 610, a first lead frame 621 and a second lead frame 622 provided on the body 610, A light emitting device 10 according to the above embodiments electrically connected to the first lead frame 621 and the second lead frame 622 and a molding part 640 formed in the cavity. A cavity may be formed in the body 610.

상기 몸체(610)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있다. 상기 몸체(610)가 금속 재질 등 도전성 물질로 이루어지면, 도시되지는 않았으나 상기 몸체(610)의 표면에 절연층이 코팅되어 상기 제1,2 리드 프레임(621, 622) 간의 전기적 단락을 방지할 수 있다.The body 610 may be formed of a silicon material, a synthetic resin material, or a metal material. If the body 610 is made of a conductive material such as a metal material, an insulating layer may be coated on the surface of the body 610 to prevent an electrical short between the first and second lead frames 621 and 622 .

상기 제1 리드 프레임(621) 및 제2 리드 프레임(622)은 서로 전기적으로 분리되며, 상기 발광소자(10)에 전류를 공급한다. 또한, 상기 제1 리드 프레임(621) 및 제2 리드 프레임(622)은 상기 발광소자(10)에서 발생된 광을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광소자(10)에서 발생된 열을 외부로 배출시킬 수도 있다.The first lead frame 621 and the second lead frame 622 are electrically separated from each other and supply a current to the light emitting element 10. The first lead frame 621 and the second lead frame 622 can increase the light efficiency by reflecting the light generated from the light emitting element 10 and the heat generated from the light emitting element 10 To the outside.

상기 발광소자(10)는 상기 몸체(610) 상에 설치되거나 상기 제1 리드 프레임(621) 또는 제2 리드 프레임(622) 상에 설치될 수 있다. 본 실시예에서는 제1 리드 프레임(621)과 발광소자(10)가 직접 통전되고, 제2 리드 프레임(622)과 상기 발광소자(10)는 와이어(630)를 통하여 연결되어 있다. 발광소자(10)는 와이어 본딩 방식 외에 플립칩 방식 또는 다이 본딩 방식 등에 의하여 리드 프레임(621, 622)과 연결될 수 있다.The light emitting device 10 may be mounted on the body 610 or installed on the first lead frame 621 or the second lead frame 622. The first lead frame 621 and the light emitting element 10 are directly energized and the second lead frame 622 and the light emitting element 10 are connected through the wire 630 in this embodiment. The light emitting device 10 may be connected to the lead frames 621 and 622 by a flip chip method or a die bonding method in addition to the wire bonding method.

상기 몰딩부(640)는 상기 발광소자(10)를 포위하여 보호할 수 있다. 또한, 상기 몰딩부(640) 상에는 형광체(650)가 포함되어, 상기 발광소자(10)로부터 방출되는 빛의 파장을 변화시킬 수 있다.The molding part 640 may surround and protect the light emitting device 10. In addition, the phosphor 650 may be included on the molding part 640 to change the wavelength of light emitted from the light emitting device 10.

형광체(650)는 가넷(Garnet)계 형광체, 실리케이트(Silicate)계 형광체, 니트라이드(Nitride)계 형광체, 또는 옥시니트라이드(Oxynitride)계 형광체를 포함할 수 있다.The phosphor 650 may include a garnet-based phosphor, a silicate-based phosphor, a nitride-based phosphor, or an oxynitride-based phosphor.

예를 들어, 상기 가넷계 형광체는 YAG(Y₃Al₅O₁₂:Ce³ ⁺) 또는 TAG(Tb₃Al₅O₁₂:Ce³ ⁺)일 수 있고, 상기 실리케이트계 형광체는 (Sr,Ba,Mg,Ca)₂SiO₄:Eu² ⁺일 수 있고, 상기 니트라이드계 형광체는 SiN을 포함하는 CaAlSiN₃:Eu² ⁺일 수 있고, 상기 옥시니트라이드계 형광체는 SiON을 포함하는 Si₆ _- _xAl_xO_xN₈ _-x:Eu² ⁺(0<x<6)일 수 있다.For example, the garnet-base phosphor is _{_{_{YAG (Y 3 Al 5 O 12}}} : Ce 3 +) or TAG: may be a _{_{_{(Tb 3 Al 5 O 12 Ce}}} 3 +), wherein the silicate-based phosphor is (Sr, Ba, Mg, Ca) ₂ SiO ₄ : Eu ² ⁺ , and the nitride phosphor may be CaAlSiN ₃ : Eu ² ⁺ containing SiN, and the oxynitride phosphor may be Si ₆ _- _x _{_{_{_{Al x O x N 8 -x:}}}} Eu 2 + (0 <x <6) can be.

상기 발광소자(10)에서 방출된 제1 파장 영역의 광이 상기 형광체(650)에 의하여 여기되어 제2 파장 영역의 광으로 변환되고, 상기 제2 파장 영역의 광은 렌즈(미도시)를 통과하면서 광경로가 변경될 수 있다. The light of the first wavelength range emitted from the light emitting device 10 is excited by the phosphor 650 and is converted into light of the second wavelength range and the light of the second wavelength range passes through the lens (not shown) The light path can be changed.

실시예에 따른 발광소자 패키지는 복수 개가 기판 상에 어레이되며, 상기 발광소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 반도체 발광소자 또는 발광소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.A plurality of light emitting device packages according to embodiments may be arranged on a substrate, and a light guide plate, a prism sheet, a diffusion sheet, and the like may be disposed on the light path of the light emitting device package. Such a light emitting device package, a substrate, and an optical member can function as a light unit. Still another embodiment may be implemented as a display device, an indicating device, a lighting system including the semiconductor light emitting device or the light emitting device package described in the above embodiments, for example, the lighting system may include a lamp, a streetlight .

실시예에 따른 발광소자 패키지에 포함된 발광소자는 제1 도전형 반도체층에 전류 스프레딩층을 포함함으로써 상술한 바와 같이 발광 효율이 향상되므로, 발광소자 패키지의 발광 효율도 향상될 수 있다.Since the light emitting device included in the light emitting device package according to the embodiment includes the current spreading layer in the first conductivity type semiconductor layer, the light emitting efficiency of the light emitting device package can be improved as described above.

이하에서는 상술한 발광소자 또는 발광소자 패키지가 배치된 조명 시스템의 일 실시예로서, 헤드램프와 백라이트 유닛을 설명한다.Hereinafter, the headlamp and the backlight unit will be described as an embodiment of the lighting system in which the above-described light emitting device or the light emitting device package is disposed.

도 12는 따른 발광소자가 배치된 헤드램프의 일 실시예를 도시한 도면이다.12 is a view showing an embodiment of a headlamp in which the light emitting device is arranged.

도 12를 참조하면, 실시예에 따른 발광소자가 배치된 발광 모듈(710)에서 방출된 빛이 리플렉터(720)와 쉐이드(730)에서 반사된 후 렌즈(740)를 투과하여 차체 전방을 향할 수 있다.12, the light emitted from the light emitting module 710 in which the light emitting device according to the embodiment is disposed is reflected by the reflector 720 and the shade 730, and then transmitted through the lens 740 to be directed to the front of the vehicle body have.

상기 발광 모듈(710)은 회로기판 상에 발광소자가 복수 개로 탑재될 수 있으며, 이에 대해 한정하지 않는다.The light emitting module 710 may include a plurality of light emitting devices on a circuit board, but the present invention is not limited thereto.

도 13은 실시예에 따른 발광소자 패키지가 배치된 표시장치의 일 실시예를 도시한 도면이다.FIG. 13 is a diagram illustrating a display device in which a light emitting device package according to an embodiment is disposed.

도 13을 참조하면, 실시예에 따른 표시장치(800)는 발광 모듈(830, 835)과, 바텀 커버(810) 상의 반사판(820)과, 상기 반사판(820)의 전방에 배치되며 상기 발광 모듈에서 방출되는 빛을 표시장치 전방으로 가이드하는 도광판(840)과, 상기 도광판(840)의 전방에 배치되는 제1 프리즘시트(850)와 제2 프리즘시트(860)와, 상기 제2 프리즘시트(860)의 전방에 배치되는 패널(870)과 상기 패널(870)의 전반에 배치되는 컬러필터(880)를 포함하여 이루어진다.13, the display device 800 according to the embodiment includes the light emitting modules 830 and 835, the reflection plate 820 on the bottom cover 810, and the reflection plate 820 disposed on the front side of the reflection plate 820, A first prism sheet 850 and a second prism sheet 860 disposed in front of the light guide plate 840 and a second prism sheet 860 disposed between the first prism sheet 850 and the second prism sheet 860. The light guiding plate 840 guides light emitted from the light- A panel 870 disposed in front of the panel 870 and a color filter 880 disposed in the front of the panel 870.

발광 모듈은 회로 기판(830) 상의 상술한 발광소자 패키지(835)를 포함하여 이루어진다. 여기서, 회로 기판(830)은 PCB 등이 사용될 수 있고, 발광소자 패키지(835)는 도 11에서 설명한 바와 같다.The light emitting module includes the above-described light emitting device package 835 on the circuit board 830. Here, the circuit board 830 may be a PCB or the like, and the light emitting device package 835 is the same as that described with reference to FIG.

상기 바텀 커버(810)는 표시 장치(800) 내의 구성 요소들을 수납할 수 있다. 상기 반사판(820)은 본 도면처럼 별도의 구성요소로 마련될 수도 있고, 상기 도광판(840)의 후면이나, 상기 바텀 커버(810)의 전면에 반사도가 높은 물질로 코팅되는 형태로 마련되는 것도 가능하다.The bottom cover 810 may house the components in the display device 800. The reflection plate 820 may be formed as a separate component as shown in the drawing, or may be formed to be coated on the rear surface of the light guide plate 840 or on the front surface of the bottom cover 810 with a highly reflective material Do.

여기서, 반사판(820)은 반사율이 높고 초박형으로 사용 가능한 소재를 사용할 수 있고, 폴리에틸렌 테레프탈레이트(PolyEthylene Terephtalate: PET)를 사용할 수 있다.Here, the reflection plate 820 can be made of a material having a high reflectivity and can be used in an ultra-thin shape, and polyethylene terephthalate (PET) can be used.

도광판(840)은 발광소자 패키지 모듈에서 방출되는 빛을 산란시켜 그 빛이 액정 표시 장치의 화면 전영역에 걸쳐 균일하게 분포되도록 한다. 따라서, 도광판(830)은 굴절률과 투과율이 좋은 재료로 이루어지는데, 폴리메틸메타크릴레이트(PolyMethylMethAcrylate: PMMA), 폴리카보네이트(PolyCarbonate: PC), 또는 폴리에틸렌(PolyEthylene: PE) 등으로 형성될 수 있다. 그리고, 도광판이 생략되어 반사시트(820) 위의 공간에서 빛이 전달되는 에어 가이드 방식도 가능하다.The light guide plate 840 scatters light emitted from the light emitting device package module so that the light is uniformly distributed over the entire screen area of the LCD. Accordingly, the light guide plate 830 is made of a material having a good refractive index and transmittance. The light guide plate 830 may be formed of poly methylmethacrylate (PMMA), polycarbonate (PC), or polyethylene (PE). An air guide system is also available in which the light guide plate is omitted and light is transmitted in a space above the reflective sheet 820.

상기 제1 프리즘 시트(850)는 지지필름의 일면에, 투광성이면서 탄성을 갖는 중합체 재료로 형성되는데, 상기 중합체는 복수 개의 입체구조가 반복적으로 형성된 프리즘층을 가질 수 있다. 여기서, 상기 복수 개의 패턴은 도시된 바와 같이 마루와 골이 반복적으로 스트라이프 타입으로 구비될 수 있다.The first prism sheet 850 is formed on one side of the support film with a transparent and elastic polymeric material, and the polymer may have a prism layer in which a plurality of steric structures are repeatedly formed. As shown in the drawings, the plurality of patterns may be repeatedly provided with a stripe pattern.

상기 제2 프리즘 시트(860)에서 지지필름 일면의 마루와 골의 방향은, 상기 제1 프리즘 시트(850) 내의 지지필름 일면의 마루와 골의 방향과 수직할 수 있다. 이는 발광 모듈과 반사시트로부터 전달된 빛을 상기 패널(870)의 전방향으로 고르게 분산하기 위함이다.In the second prism sheet 860, the edges and the valleys on one surface of the support film may be perpendicular to the edges and the valleys on one surface of the support film in the first prism sheet 850. This is to uniformly distribute the light transmitted from the light emitting module and the reflective sheet in all directions of the panel 870.

본 실시예에서 상기 제1 프리즘시트(850)과 제2 프리즘시트(860)가 광학시트를 이루는데, 상기 광학시트는 다른 조합 예를 들어, 마이크로 렌즈 어레이로 이루어지거나 확산시트와 마이크로 렌즈 어레이의 조합 또는 하나의 프리즘 시트와 마이크로 렌즈 어레이의 조합 등으로 이루어질 수 있다.In the present embodiment, the first prism sheet 850 and the second prism sheet 860 form an optical sheet, which may be formed of other combinations, for example, a microlens array or a diffusion sheet and a microlens array Or a combination of one prism sheet and a microlens array, or the like.

상기 패널(870)은 액정 표시 패널(Liquid crystal display)가 배치될 수 있는데, 액정 표시 패널(860) 외에 광원을 필요로 하는 다른 종류의 디스플레이 장치가 구비될 수 있다.A liquid crystal display (LCD) panel may be disposed on the panel 870. In addition to the liquid crystal display panel 860, other types of display devices requiring a light source may be provided.

상기 패널(870)은, 유리 바디 사이에 액정이 위치하고 빛의 편광성을 이용하기 위해 편광판을 양 유리바디에 올린 상태로 되어있다. 여기서, 액정은 액체와 고체의 중간적인 특성을 가지는데, 액체처럼 유동성을 갖는 유기분자인 액정이 결정처럼 규칙적으로 배열된 상태를 갖는 것으로, 상기 분자 배열이 외부 전계에 의해 변화되는 성질을 이용하여 화상을 표시한다.In the panel 870, the liquid crystal is positioned between the glass bodies, and the polarizing plate is placed on both glass bodies to utilize the polarization of light. Here, the liquid crystal has an intermediate property between a liquid and a solid, and liquid crystals, which are organic molecules having fluidity like a liquid, are regularly arranged like crystals. The liquid crystal has a structure in which the molecular arrangement is changed by an external electric field And displays an image.

표시장치에 사용되는 액정 표시 패널은, 액티브 매트릭스(Active Matrix) 방식으로서, 각 화소에 공급되는 전압을 조절하는 스위치로서 트랜지스터를 사용한다.A liquid crystal display panel used in a display device is an active matrix type, and a transistor is used as a switch for controlling a voltage supplied to each pixel.

상기 패널(870)의 전면에는 컬러 필터(880)가 구비되어 상기 패널(870)에서 투사된 빛을, 각각의 화소마다 적색과 녹색 및 청색의 빛만을 투과하므로 화상을 표현할 수 있다.A color filter 880 is provided on the front surface of the panel 870 so that light projected from the panel 870 transmits only red, green, and blue light for each pixel.

이상과 같이 실시예는 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, This is possible.

그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.Therefore, the scope of the present invention should not be limited to the described embodiments, but should be determined by the equivalents of the claims, as well as the claims.

100, 100A, 100B, 100C: 발광소자
112: 제1 도전형 반도체층 114: 제2 도전형 반도체층
116: 활성층 110: 발광구조물
120, 125: 전류 스프레딩층 130: 전자 차단층
140: 투명 전극층 150: 반사층
160: 접합층 170: 도전성 지지기판
175: 성장기판 177: 패시베이션층
180: 제1 전극 185: 제2 전극
190: 언도프트 반도체층 195: 버퍼층100, 100A, 100B, and 100C:
112: first conductivity type semiconductor layer 114: second conductivity type semiconductor layer
116: active layer 110: light emitting structure
120, 125: current spreading layer 130: electron blocking layer
140: transparent electrode layer 150: reflective layer
160: bonding layer 170: conductive support substrate
175: growth substrate 177: passivation layer
180: first electrode 185: second electrode
190 unshielded semiconductor layer 195 buffer layer

Claims

A first conductive semiconductor layer;
An active layer disposed on the first conductive semiconductor layer; And
And a second conductive type semiconductor layer disposed on the active layer,
The first conductive semiconductor layer may include a current spreading layer including carbon nanotubes (CNTs)
The thickness of the current spreading layer is 1/600 times to 1/125 times the thickness of the first conductivity type semiconductor layer,
Wherein the current spreading layer is 1 占 퐉 to 1.5 占 퐉 away from the interface of the first conductivity type semiconductor layer in a direction opposite to the direction in which the current spreading layer is in contact with the active layer and the thickness of the current spreading layer is 10 nm to 40 nm.

delete

A first conductive semiconductor layer;
An active layer disposed on the first conductive semiconductor layer; And
And a second conductive type semiconductor layer disposed on the active layer,
The first conductive semiconductor layer may include a first current spreading layer including carbon nanotubes (CNTs)
Wherein the second conductive semiconductor layer includes a second current spreading layer,
The thickness of the first current spreading layer is 1/600 times to 1/125 times the thickness of the first conductivity type semiconductor layer,
Wherein the first current spreading layer includes a semiconductor material having the same conductivity as the first conductivity type semiconductor layer, and the first conductivity type semiconductor layer includes a plurality of the current spreading layers.

delete