KR20130058472A

KR20130058472A - 빌드업 인쇄회로기판 및 그의 제조방법

Info

Publication number: KR20130058472A
Application number: KR1020110124491A
Authority: KR
Inventors: 김태훈; 서영관; 김준영; 조성남
Original assignee: 삼성전기주식회사
Priority date: 2011-11-25
Filing date: 2011-11-25
Publication date: 2013-06-04
Also published as: US20130133926A1; JP2013115423A; KR101321305B1

Abstract

본 발명은 제 1 수지 기판을 제공하는 단계; 상기 제 1 수지 기판의 표면에 에폭시 에멀젼 용액으로 조도를 형성하는 단계; 및 상기 조도가 형성된 제 1 수지 기판에 코어 회로층을 형성시켜 코어층을 제공하는 단계;를 포함하는 빌드업 인쇄회로기판의 제조방법을 제공하는 것을 특징으로 한다. 본 발명에 따르면, 수지 기판에 에폭시 에멀젼을 도포하는 공정을 도입하여 친환경적이고 경제적인 방법으로 기판의 조도를 형성할 수 있을 뿐 아니라, 빌드업 기판 자재와 금속 회로층과의 밀착력 강화를 통한 고 신뢰성의 미세회로를 구현할 수 있다.

Description

빌드업 인쇄회로기판 및 그의 제조방법{BUILD-UP PRINTED CIRCUIT BOARD AND PRODUCING METHOD THEREOF}

본 발명은 빌드업 인쇄회로기판 및 그의 제조 방법에 관한 것이다.

전자기기의 고기능화 및 반도체 디바이스(device)의 고집적화에 수반하여 프린트 기판도 고밀도화가 요구되고 있고, 현재에는 다층 기판이 그 주류로 되어 있다. 다층 인쇄회로기판의 제조 방법으로는 크게 적층 접착법과 빌드업(Build-up) 법의 두 가지 방법이 알려져 있다.

적층 접착법으로는, 예를 들면, 일본특허공개 제62-205690호 등에 개시된 것처럼, 편면 또는 양면에 소정의 도전 패턴(pattern)을 형성한 복수의 절연 기판을 상기 도전 패턴의 보호, 층간 절연, 및 층간 접착의 역할을 하는 프리프레그를 이용하여 적층하고, 프레스(press) 성형에 의하여 다층의 인쇄회로기판을 형성한다. 상기 각 층의 도전 패턴 간에 있어서 도통할 필요가 있는 장소에는 스루홀(through hall)을 설치하고, 이 스루홀 내에 도금을 하여 도통을 취하는 것이 일반적이다.

또한, 빌드업 법으로는 스루홀 도금되는 동 적층판을 에칭에 의하여 회로를 형성하고, 절연 수지에 의하여 마스킹을 행하여 그 위에 도전성 페이스트 잉크를 인쇄하고 회로를 형성한 뒤, 도전성 페이스트 잉크 및 스루홀에 화학 동 도금 피막을 형성하고, 이 공정을 되풀이하여 다층화하는 방법이 일본특허공개 제57-72398호 등에 개시되어 있다.

그러나, 각종 전자기기 등의 소형화나 박형화에 수반되어 전기회로를 구성하는 배선 기판을 수납하는 스페이스(space)는 상당히 한정되며, 이 한정된 스페이스 내에 전기회로를 구성하는 배선 기판을 수납하기 위해서 적층 접착법보다는 박형화 및 고밀도화가 가능한 빌드업에 의해 인쇄회로기판이 제조되고 있다.

한편, 현재 빌드업 인쇄회로기판(Build-up Printed Circuit Board)은 서브트렉티브 공법(Subtractive Process), MSAP(Modified Semi Additive Process), 및 SAP(Semi Additive Process) 공법 등을 이용하여 제작되고 있다. 특히, HDI(High Density Interconnection) 제품은 서브트렉티브 공법을 적용하고, UT-CSP(Ultra Thin-Chip Scale Package), BGA(Ball Grid Array)는 서브트렉티브 및 MSAP 공법을 적용하며, FCBGA(Flip Chip Ball Grid Array)의 경우 코어(core)층은 서브트렉티브 공법을, 빌드업(build-up) 외층은 SAP 공법을 적용하고 있으며, 무전해 도금 공정으로 시드층(seed layer)을 형성하여 미세회로를 구현한다. 종래의 SAP 공법은 습식 표면처리 및 무전해 도금을 적용한 습식 공정을 통해서 금속 시드층을 형성함으로써 표면 조도가 커져 미세회로의 구현에 어려움이 있을 뿐 아니라, 폐기물이 다량 발생하여 환경 친화적이지 못한 단점이 있다.

이에 본 발명에서는 상기와 같은 문제점을 해결하기 위하여 광범위한 연구를 거듭한 결과, 빌드업 인쇄회로기판에서 반경화 건조 기재에 에폭시 에멀젼을 분사하여 조도를 형성한 후, 후경화하여 절연층에 조도를 형성함으로써 친환경적으로 고 신뢰성의 미세회로 구현이 가능한 빌드업 인쇄회로기판을 제조할 수 있었고, 본 발명은 이에 기초하여 완성되었다.

따라서, 본 발명의 하나의 관점은 코어층 및 외층을 포함하는 빌드업 인쇄회로기판의 제조시 에폭시 에멀젼을 도포하는 공정을 도입하여 친환경적이고 경제적인 방법으로 기판의 조도를 형성할 수 있는 빌드업 인쇄회로기판의 제조방법을 제공하는데 있다.

본 발명의 다른 관점은 수지 기판과 금속층과의 계면 접착력을 향상시켜 고 신뢰성의 미세회로를 구현할 수 있는 빌드업 인쇄회로기판을 제공하는데 있다.

상기 관점을 달성하기 위하여, 본 발명의 빌드업 인쇄회로기판의 제조방법은, 제 1 수지 기판을 제공하는 단계; 상기 제 1 수지 기판의 표면에 에폭시 에멀젼 용액을 도포하여 조도를 형성하는 단계; 및 상기 조도가 형성된 제 1 수지 기판에 코어 회로층을 형성시켜 코어층을 제공하는 단계;를 포함한다.

본 발명의 제조방법은, 상기 코어층 상에, 제 2 수지 기판을 적층하는 단계; 상기 적층된 제 2 수지 기판의 표면에 에폭시 에멀젼 용액을 도포하여 조도를 형성하는 단계; 및 상기 조도가 형성된 제 2 수지 기판에 외층 회로층을 형성시켜 외층을 제공하는 단계;를 더욱 포함하는 것을 특징으로 한다.

본 발명의 제조방법에 있어서, 상기 코어 회로층은, 상기 조도가 형성된 제 1 수지 기판 상에 제 1 금속 시드층을 형성한 후, 상기 제 1 금속 시드층이 형성된 기판을 전해 도금법을 이용하여 제 1 금속 패턴 도금층을 형성하고, 상기 제 1 금속 패턴 도금층이 형성되지 않은 부분의 제 1 금속 시드층을 제거하여 제조된 것을 특징으로 한다.

본 발명의 제조방법에 있어서, 상기 외층 회로층은, 상기 조도가 형성된 제 2 수지 기판 상에 무전해 도금법을 이용하여 제 2 금속 시드층을 형성한 후, 상기 제 2 금속 시드층이 형성된 기판을 전해 도금법을 이용하여 제 2 금속 패턴 도금층을 형성하고, 상기 제 2 금속 패턴 도금층이 형성되지 않은 부분의 제 2 금속 시드층을 제거하여 제조된 것을 특징으로 한다.

본 발명의 제조방법에 있어서, 상기 제 1 수지 기판을 제공하는 단계는 상기 제 1 수지 기판에 도통홀을 형성하는 단계를 더욱 포함하는 것을 특징으로 한다.

본 발명의 제조방법에 있어서, 상기 제 2 수지 기판을 적층하는 단계는 상기 적층된 제 2 수지 기판에 블라인드 비아홀을 형성하는 단계를 더욱 포함하는 것을 특징으로 한다.

본 발명의 제조방법에 있어서, 상기 조도를 형성하는 단계는 에폭시 에멀젼을 도포한 후, 80~200℃의 온도에서 후경화하여 건조시키는 것을 특징으로 한다.

본 발명의 제조방법에 있어서, 상기 에폭시 에멀젼은 계면활성제, 용제, 경화제, 및 에폭시로 구성된 것을 특징으로 한다.

본 발명의 제조방법에 있어서, 상기 에폭시 에멀젼의 입자 크기가 1~30㎛인 것을 특징으로 한다.

본 발명의 제조방법에 있어서, 상기 에폭시 에멀젼의 도포 두께는 2~8㎛인 것을 특징으로 한다.

본 발명의 제조방법에 있어서, 상기 제 1 및 제 2 수지 기판은 서로 같거나 다르게 에폭시계 수지 또는 불소계 수지로 된 기판인 것을 특징으로 한다.

본 발명의 제조방법에 있어서, 상기 제 1 금속 시드층은 진공 증착법 또는 무전해 도금법을 이용하여 형성되는 것을 특징으로 한다.

본 발명의 제조방법에 있어서, 상기 에폭시 에멀젼을 도포하여 형성된 수지 기판의 평균 표면 조도(Ra)가 1.0㎛미만인 것을 특징으로 한다.

한편, 상기 다른 관점을 달성하기 위한 본 발명의 빌드업 인쇄회로기판은 상기의 제조방법에 의해 형성된 것을 특징으로 한다.

본 발명의 인쇄회로기판에 있어서, 상기 기판의 평균 표면 조도(Ra)는 1.0㎛미만인 것을 특징으로 한다.

이와 같이, 본 발명은 수지 기판에 에폭시 에멀젼을 도포하는 공정을 도입하여 친환경적이고 경제적인 방법으로 기판의 조도를 형성할 수 있다. 나아가, 빌드업 기판 자재와 금속 회로층과의 밀착력 강화를 통한 고 신뢰성의 미세회로를 구현할 수 있는 이점이 있다.

도 1은 본 발명의 일 구체예에 따라 빌드업 인쇄회로기판 코어층(a) 및 외층(b)을 제조하는 공정을 개략적으로 나타낸 순서도이다.
도 2a 내지 2g는 본 발명의 일 구체예에 따라 빌드업 인쇄회로기판 코어층을 제조하는 공정을 개략적으로 나타낸 공정흐름도이다.
도 3은 본 발명의 일 구체예에 따라 인쇄회로기판에 에폭시 에멀젼을 도포하는 공정을 개략적으로 나타낸 도면이다.
도 4a 내지 4f는 도 2g의 코어층 상에 제 1 외층을 형성시키는 제조공정을 개략적으로 나타낸 공정흐름도이다.
도 5는 도 4f의 제 1 외층 상에 제 2 외층이 형성되어 제작된 FCBGA 인쇄회로기판의 구조를 개략적으로 나타낸 단면도이다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 본 발명의 바람직한 실시 예를 상세히 설명한다.

이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.

따라서, 본 명세서에 기재된 실시 예의 구성은 본 발명의 가장 바람직한 일 실시 예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다.

이하, 본 발명을 첨부된 도면을 참조하여 좀 더 구체적으로 살펴보면 다음과 같다.

상술한 바와 같이, 기존의 빌드업 인쇄회로기판의 코어층에서의 공정은 양면에 금속층이 적층된 수지 기판을 이용하여 서브트렉티브 공법으로 드라이 필름 적층, 노광/현상 후에 습식 에칭으로 회로를 구현하고 있으나, 회로 선폭을 피치가 80㎛(Line/Space=40/40㎛) 이하로 되도록 구현하는데 한계가 있다. 한편, 이러한 미세회로 구현 한계를 극복하기 위하여 SAP 공법으로 기판에 비어홀 가공, 디스미어 공정을 수행하고 무전해 도금으로 금속 시드층을 형성한 후, 전해 도금, 플레시 에칭으로 회로를 형성하는 방법이 고려될 수 있으나, SAP 공법을 적용하는데 있어서 통상의 습식 공정으로 무전해/전해 도금을 통해서 회로층을 형성하는 경우 수지 기판과 금속층과의 밀착력이 확보되지 못하여 미세회로 구현이 어렵다.

본 발명의 일 실시예에 따르면, 상술한 문제점을 개선하기 위하여, 우선, SAP 공법을 적용하여 코어층을 제작하되, 코어층 수지 기판에 기존의 습식 금속 시드층의 조도 형성을 위한 습식 디스미어 공정을 건식 공정인 에폭시 에멀젼을 도포하여 조도를 형성하는 공정으로 대체함으로써 친환경적인 SAP 공법으로 금속과의 밀착력(Peel strength)을 0.8Kgf/cm 이상으로 향상시켜 고밀도의 미세회로 구현이 가능하며, 한편, 빌드업 외층에서도 기존의 습식 디스미어를 에폭시 에멀젼을 도포하는 공정으로 대체하여 수지 기판의 조도를 형성한 후, 회로층을 형성함으로써 전층에 SAP 공법을 적용하여 고밀도의 미세회로를 구현할 수 있다.

도 1에는 본 발명의 일 실시예에 따라 빌드업 인쇄회로기판의 코어층(a) 및 외층(b)을 제조하는 공정을 순서도로 나타내었다. 도 2a 내지 2g에는 본 발명의 일 구체예에 따라 빌드업 인쇄회로기판의 코어층을 제조하는 공정을 개략적으로 나타낸 공정흐름도를 나타내었다.

도 1(a), 및 도 2a 내지 2h를 참조하면, 우선, 당업계에서 사용되는, 통상의 에폭시계 수지 또는 불소계 수지로 된 인쇄회로기판용 수지 기판(11)을 준비한다(도 2a 참조). 그 다음, 수지 기판(11)에 층간 전기적 도통을 위한 적어도 하나의 내층 비아용 도통홀(12)을 형성한 후(도 2b 참조), 상기 도통홀(12)이 형성된 기판의 표면을 에폭시 에멀젼을 도포하여 기판의 표면에 조도를 형성한다.

바람직하게는, 상기 에폭시 에멀젼을 도포하여 조도를 형성하는 과정은 에멀젼 에폭시 에멀젼을 도포한 후, 80~200℃의 온도에서 후 경화하여 건조시키는 것 수행될 수 있으나, 특별히 이에 한정되는 것은 아니며, 실제 공정 조건은 기판 재료에 따라 적절히 조절될 수 있음은 당업자에게 자명할 것이다.

상기 에폭시 에멀젼은 용제에 에폭시 수지, 계면활성제, 및 경화제를 포함한 용액을 첨가한 후에 강제 분산시켜 제조된다. 이러한 에폭시 에멀젼은 당업계에서 많이 사용되는 에멀젼 도료 또는 에멀젼 접착제와 같은 방법으로 제조되며, 에폭시 수지 100중량부를 기준으로 계면활성제 10~30중량부, 경화제 5~15중량부, 용제 200~400중량부의 비율로 구성되는 것이 본 발명의 효과를 달성하기 위하여 바람직하나, 반드시 이에 한정되는 것은 아니다.

여기서, 계면활성제는 SDBS(Sodium Dodecyl Benzene Sulfonate), Pluronic F127(BASF), 폴리옥시에틸렌 노닐페닐 에테르(polyoxyethylene nonylphenyl ether) 등이 사용될 수 있고, 에폭시 에멀젼의 입자의 크기는 계면활성제의 종류에 따라 조절이 가능하며, 1~30㎛까지 크기로 강제 유화가 가능하다.

또한, 경화제는 에틸렌 디아민(ethylene diamine), AEP(Aminoethyl piperazine) 등의 아민계 에폭시 경화제가 사용될 수 있고, 용제는 일반적으로 탈이온수(De-Ionize water)를 사용하는 것이 효과적일 수 있다.

이와 같은 에폭시 에멀젼을 도포하여 수지 기판의 조도를 형성하는 과정을 통해서 수지 기판과 후속 공정에서 형성될 금속 시드층과의 밀착력을 강화시킬 수 있다. 즉, 도 3에 나타낸 바와 같이, 수지 기판 자재인 고분자 물질 표면에 에폭시 에멀젼을 스프레이(spray), 딥핑(dipping), 또는 당업자에게 알려진 다양한 방법의 기타 코팅법을 이용하여 수지 기판 위에 도포한 후, 80℃ 이상의 온도에서 경화시킨 후 건조하여 조도를 형성하면 자재 계면 밀착력을 강화시켜 미세회로 구현이 가능하게 된다. 여기서, 상기 에폭시 에멀젼의 도포 두께는 바람직하게는 2~8㎛, 좀 더 바람직하게는 5~6㎛인 것이 본 발명의 효과를 달성하기 위하여 바람직하다.

상기 에폭시 에멀젼을 도포하는 공법을 사용하게 되면, 기존 디스미어 공법보다 기판의 조도값이 훨씬 낮으면서도 우수한 접착강도를 유지할 수 있게 된다. 이는 유화 처리된 에폭시의 크기를 자유롭게 조절할 수 있어 기판 전체에서의 조도 형성 면적을 넓고 균일하게 형성할 수 있기 때문에 가능하다. 형성된 조도의 평균 측정값(Ra)이 1㎛ 이상이면 미세 회로 선폭 형성에 불리하게 되고, 평균 조도 측정값(Ra)이 1㎛ 미만이면 미세회로의 형성이 가능하게 된다. 상기 공법을 이용하여 형성된 기판의 평균 조도 측정값(Ra)이 0.5~0.7㎛인 경우 1㎏f/㎝의 높은 접착강도를 얻을 수 있다.

다음, 도 2c를 참조하면, 상기 에폭시 에멀젼 표면처리된 기판(11) 상에 금속을 무전해 도금 또는 진공 증착하여 원하는 두께의 금속 시드층(13)을 형성시킨다. 여기서, 상기 진공 증착은, 바람직하게는, 스퍼터(sputter), 열증착(thermal evaporation) 또는 e-빔(e-beam)법을 통해서 수행될 수 있으나, 당 업계에 공지된 것이라면 특별히 이에 한정되는 것은 아니다. 이로부터 형성되는 금속 시드층의 두께는 0.02∼4㎛, 바람직하게는 0.02∼1㎛, 좀 더 바람직하게는 0.02∼0.5㎛인 것이 바람직하다.

이어서, 당업계에 공지된 바에 따라, 패턴 도금할 부분을 제외한 소정의 부위에 도금 레지스트로 작용할 드라이 필름(14)을 도포하고(도 2d 참조), 전해 금속 패턴 도금한 후 드라이 필름(14)을 제거하여 금속 패턴 도금층(15)을 형성시킨다(도 2e 참조).

한편, 패턴 도금층(15)이 형성되지 않은 부위의 금속 시드층(13)은 통상의 플레시 에칭법을 이용하여 제거하고(도 2f 참조), 패턴 도금층(15)이 형성된 도통홀(12)은 당업계에 공지된 통상의 도전성 금속 페이스트(16)로 충전하여 코어 회로층을 완성한다(도 2g 참조).

도 1(b), 및 도 4a 내지 4f를 참조하여 본 발명에 따라 빌드업 인쇄회로기판의 코어층에 외층을 빌드업하는 과정을 바람직한 구체예를 들어 설명한다.

우선, 도 2g에서 형성된 코어 회로층을 통상의 표면처리 방법에 따라, 예를 들어, CZ 처리(MEC사 CZ8100)로 회로층 표면의 거칠기를 증가시켜 수지 기판 자재와의 밀착력을 확보한 후, 그 위에 코어층에서 사용한 것과 서로 같거나 다른 에폭시 수지계 또는 불소 수지계 기판(21)을 적층한다(도 4a 참조).

다음, 상기 에폭시 수지계 또는 불소 수지계 기판(21)에 층간 전기적 도통을 위한 블라인드 비아홀(22)을 형성한 후(도 4b 참조), 에폭시 에멀젼을 도포하는 공정을 통해서 기판 표면의 조도를 형성하고 무전해 도금을 수행하여 예를 들어, 약 2∼3㎛의 두께를 갖는 금속 시드층(23)을 형성한다(도 4c 참조).

이어서, 블라인드 비아홀(22)을 포함하여 회로패턴이 형성될 위치를 제외한 소정의 위치에 드라이 필름(24)을 도포한 후(도 4d 참조), 이를 레지스트로 하여 전해 도금을 통해서 금속 패턴 도금층(25)을 형성한다(도 4e 참조).

그 다음, 드라이 필름(24)을 제거하고, 금속 패턴 도금층(25)이 형성되지 않은 부위의 금속 시드층(23)을 통상의 플레시 에칭 공정을 통해서 제거함으로써 외층 회로층을 완성한다(도 4f 참조).

선택적으로, 도 4a 내지 4f에서 상술한 바와 같은 SAP 공정을 2회 반복하여 3층부터 6층까지 형성한 다음, 예를 들어, FCBGA 기판의 최외각층으로 적용될 경우, 당업계에 공지된 바에 따라, 솔더 레지스트를 도포하고 통상의 솔더 레지스트 오프닝 공정을 통해서 솔더 레지스트 오픈부를 형성한 후, 통상의 무전해 니켈/금 도금을 통해서 범프를 형성할 수 있다. 이와 같은 공정에 따라 형성된 6층 FCBGA 기판의 일례를 도 4에 나타내었다.

도 5를 참조하면, 코어층으로서 제 1 수지 기판(31)에 제1회로층(32a, 32b)과 비아홀(33)이 형성되어 있으며, 외층으로서 제2의 수지 기판(34a, 34b)과 블라인드 비아홀과 함께 제2회로층(35a, 35b), 그리고 제3의 수지 기판(36a, 36b)과 블라인드 비아홀과 함께 제3회로층(37a, 37b)이 형성되어 있다. 또한, 최외각층에 솔더 레지스트(38a, 38b)가 형성되어 있고, 소정의 오프닝 공정에 따라 솔더 레지스트 오픈부(39a, 39b)가 형성되어 있다.

한편, 이러한 빌드업 기판의 사용 목적에 따라 외층의 빌드업 공정이 수회 더욱 반복적으로 수행되고, 소정의 후속 공정이 더욱 수행될 수 있음은 물론이다.

이와 같이 제조되는 빌드업 인쇄회로기판은 HDI(High Density Interconnection), UT-CSP(Ultra Thin-Chip Scale Package), BGA(Ball Grid Array), FCBGA(Flip Chip BGA) 등 특별히 한정되지 않고 미세회로를 구현하고자 하는 모든 제품에 적용 가능하다.

전술한 바와 같이, 본 발명의 빌드업 기판 제조공정에 따르면, 기판 표면을 에폭시 에멀젼을 도포하여 기판 표면의 조도를 형성함으로써 금속과의 밀착력을 향상시켜(즉, 밀착력(Peel strength)>0.8㎏f/㎝) 미세회로 구현이 가능하고, 기존의 습식 금속 시드층 형성 공정을 건식 공정으로 대체함으로써 친환경적인 공정을 통해서 최소한의 표면조도(Ra<1.0㎛)로 코어층의 미세회로 구현이 가능하다. 또한, 코어층과 외층을 포함한 빌드업 인쇄회로기판 전층을 SAP 공법을 적용하여 회로를 형성함으로써 고밀도의 미세회로를 고 신뢰성으로 형성할 수 있는 이점이 있다.

이하 하기 실시예를 통하여 본 발명을 좀 더 구체적으로 설명하지만 이에 본 발명의 범주가 한정되는 것은 아니다.

제조예 1

에폭시 에멀젼의 제조

에폭시 수지(YDCN-500-90P) 300g과 계면활성제(SDBS) 60g을 1시간 동안 약 120℃의 온도로 건조 오븐에서 녹인 후, 그 녹인 용액을 70~80℃로 냉각한 다음, 경화제 AEP를 에폭시 중량 대비 10중량% 첨가하여 혼합한다. 그 후 역유화액(reverse emulsion)을 만들기 위해 약 50℃ 이상의 탈이온수에 고형분 함량이 약 25중량%가 되도록 첨가한 후, 고속 호모게나이저(Homogenizer)로 12,000rpm의 교반 속도로 강제 혼합시켜 에폭시 에멀젼을 제조하였다.

실시예 1

A. 에폭시 수지 기판에 기계적 드릴 방법인 CNC(Computer Numerical Control: 컴퓨터 수치제어) 드릴을 이용하여 약 100∼300㎛의 비아홀을 형성한 후, 상기 제조된 에폭시 에멀젼을 스프레이(spray)법을 이용하여 수지 기판 상에 도포하여, 기판의 표면 조도를 형성한다. 다음, 상기 비아홀이 형성된 기판 상에 무전해 도금법을 이용하여 Cu 시드층을 증착하였다. 이어서, H₂SO₄(120∼160gl/ℓ), Cu(20∼40g/ℓ), Cl^-(20∼50ppm), 큐프라시드(Cupracid) HL 레벨러(5∼15ml/ℓ), 공기 대류(air flow volume 0.05∼0.15㎥/min), 온도(20∼25℃), 전류밀도(F/B1.5ASD)에서 전해동 패턴 도금을 통해서 약 10∼20㎛의 패턴 동도금층을 형성하고, 에칭 속도를 2m/분의 조건에서 H₂SO₄/H₂O₂ 에칭액을 이용하여 플레시-에칭하여 Cu-시드층을 제거하였다. 마지막으로, 동페이스트를 점도 3.0pa.s, 예열처리 80℃/60min, 경화 160℃/60min의 조건에서 비아홀 내부에 충전하여 코어 회로층을 완성하였다.

B. 이로부터 제작된 코어 회로층을 CZ 처리(MEC사 CZ8100)로 구리 표면의 거칠기를 증가시켜 기판 재료와의 밀착력을 확보한 후, ABF(Ajinomoto Build up Film)를 1차 진공 라미네이션 장비에서 온도는 100℃, 진공시간은 30sec, 압력은 7(㎏f/㎠), 프레스 시간은 60sec로 가접을 하였고, 2차 핫 프레스에서 온도는 100℃, 압력은 10(㎏f/㎠), 프레스 시간은 90sec의 조건으로 적층하였다. 다음, CO₂ 레이저를 이용하여 약 70㎛의 블라인드 비아홀을 형성한 후, 에폭시 에멀젼을 스프레이법을 이용하여 수지 기판 상에 도포하여, 기판의 표면 조도를 형성한다. 그 다음, 무전해 동도금(아토텍, ATOTECH사)으로 약 3㎛ 두께의 Cu 시드층을 형성하였다. 이어서, H₂SO₄(120∼160g/ℓ), Cu(20∼40g/ℓ), Cl^-(20∼50ppm), 큐프라시드 HL 레벨러(5∼15ml/ℓ), 공기 대류(air flow volume 0.05∼0.15㎥/min), 온도(20∼25℃), 전류밀도(F/B1.5ASD)의 조건에서 전해동 패턴 도금(에바라, EVARA사)을 통해서 약 15㎛의 패턴 동도금층을 형성하고, 에칭 속도를 2m/분의 조건에서 H₂SO₄/H₂O₂ 에칭액을 이용하여 플레시-에칭하여 Cu-시드층을 제거하였다.

C. B에서 얻은 기판에 B 과정과 동일하게 2회 반복 빌드업하여 3층부터 6층까지의 외층을 형성한 후, 롤 피치(Roll Pitch) : 370㎛, 350㎛, 320㎛, 롤간 압력(Roll Press), 닥터바 압력, 롤 회전속도(Roll Speed) : 1.2∼1.6m/min, 건조온도/시간 : 78℃±2℃의 조건에서 솔더 레지스트를 도포하고, 전 경화(precure)를 1차 도포 후 건조(택타임(tact time) 30초) / 2차 도포 후 건조(택타임 30초)를 하여 도포된 잉크의 표면 반경화를 위한 공정으로 잉크에 포함된 솔벤트를 제거하여 노광작업이 가능토록 건조하였다. 노광공정에서 UV 세기는 Spec : 700∼900mJ/㎠로 하여 기 도포된 잉크표면에 UV 빛을 조사하여 작업 필름/유리 마스크(Work Film/Glass Mask)를 통과하여 잉크의 광경화를 유도함으로써 잉크가 현상액에서 레지스트 역할을 하도록 하였다. 현상공정은 광경화가 진행된 부분은 탄산나트륨(Na₂CO₃ 1%)에서 레지스트 역할을 하나 광경화가 진행되지 않은 부분은 용해되어 제거되고 용액은 Na₂CO₃ 농도 : 11±1.0g/ℓ(SPEC : 10.5±2.0g/ℓ), Na₂CO₃ pH : 10.0∼12.5, Na₂CO₃ 온도 : 30±3℃, 현상압력, 현상속도, Na₂CO₃ 1% 용액(1% 탄산나트륨)을 사용하며 UV 경화(현상이 완료된 상태에서 잉크 표면에 광경화를 추가하여 UV 노출 시 미진한 광반응을 추가 실시하여 솔더레지스트(solder resist) 물성을 향상시킴), 후 경화(완전건조) 잉크와 Cu 계면과의 밀착력 향상 및 잉크의 경도(hardness)를 증가하기 위하여 잉크의 성분 중 경화제 성분의 이중결합을 활성화하며, 경화제에서 나타나는 모든 수지는 후 경화에서 비로소 반응을 하여 완전한 고분자가 된다. 조건은 온도/시간 : 120℃ 30분 , 150℃ 60분으로 하여 범프가 형성될 위치의 회로 패턴을 솔더 오프닝을 통해서 오픈한 후, 붕산농도 : 22∼38g/ℓ, PH : 3.5∼4.5, 썰파민산니켈 : 400∼500g/ℓ, 염화니켈 : 8∼16 g/ℓ, Fe : 200 ppm 이하, Cu : 200 ppm 이하, 온도 : 45∼55℃의 조건에서 무전해 니켈 도금 및 Au 농도 : 5.5∼7.5 g/ℓ, pH : 6.1∼6.4, 비중 : 1.09∼1.24, Fe : 50ppm 이하, Cu : 18ppm 이하, Ni : 350ppm 이하, Zn : 5ppm 이하, Tl : 5∼15ppm, 온도 : 65∼75℃의 조건에서 무전해 금 도금을 차례로 수행하여 FCBGA 기판을 제작하였다.

이로부터 제작된 빌드업 인쇄회로기판의 접착강도 및 절연자재의 표면 조도의 측정 결과는 3D 광학 표면 프로파일러(Optical Surface Profilers)로 사용되는 Zygo사의 Newview 7200 모델로 A공정에서 조도를 형성한 후에 다섯 지점의 조도를 평가한 다음 평균을 내어 그 조도값을 취하였으며, 그 결과를 하기 표 1에 나타내었다.

실시예 2

실시예 1의 단계 A에서 무전해 도금공법을 이용하는 대신 이온 빔 스퍼터를 이용한 것을 제외하고는 상기 실시예 1과 동일하게 실시하여 CBGA 기판을 제작하였다.

이로부터 제작된 빌드업 인쇄회로기판의 접착강도 및 절연자재의 표면조도를 측정하여 그 결과를 하기 표 1에 나타내었다.

비교예 1

실시예 1의 단계 A에서 에폭시 에멀젼을 이용한 표면조도 형성 과정을 생략하고 다음과 같은 통상의 디스미어 처리를 이용한 것을 제외하고는 실시예 1과 동일하게 실시하여 CBGA 기판을 제작하였다.

※ 디스미어

스웰러(sweller)(pH 10∼12로 최적 에칭을 위한 컨디셔너의 역할을 함. 즉, 스미어를 부풀림 상태로 만듬) -> 3단 수세 -> 과망간산 처리(주목적인 스미어가 제거되고 수지 표면에 조도가 형성됨) -> 1단 수세 -> 2단 수세 -> 중화(잔류 이산화망간을 제거하는 중화 공정) -> 3단 수세 -> 건조

	실시예 1	실시예 2	비교예 1
접착강도 (peel strength)	0.8kgf/㎝	1.0kgf/㎝	0.5kgf/㎝
표면 조도	0.9㎛	0.9㎛	1.0㎛

상기 표 1에 나타낸 바와 같이, 기존 습식 디스미어 공정을 적용하여 빌드업 기판을 제작하는 경우(비교예 1) 접착강도가 약 0.5kgf/㎝이고, 표면 조도가 1.0㎛으로 36㎛(Line/Space=18/18㎛)의 피치가 구현가능하나, 본 발명에 따른 에폭시 에멀젼을 도포하여 표면처리하는 공정을 적용하여 빌드업 기판을 제작하는 경우(실시예 1∼2) 접착강도가 약 0.9kgf/㎝이고 표면 조도가 0.9㎛로서 상대적으로 매우 작아 피치가 20㎛(Line/Space=10/10㎛)인 미세회로의 구현이 가능하고 보다 빠른 신호전송 속도를 구현할 수 있음을 알 수 있었다.

이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 빌드업 인쇄회로기판의 제조공정은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.

11, 81 : 제 1 수지 기판 12 : 도통홀
13 : 제 1 금속 시드층 14, 24 : 드라이 필름
15 : 제 1 패턴 도금층 16 : 도전성 페이스트
21, 34a, 34b : 제 2 수지 기판 22 : 블라이드 비아홀
23 : 제 2 금속 시드층 25 : 제2의 패턴 도금층
32a, 32b : 제1회로층 33 : 비아홀
35a, 35b : 제2회로층 36a, 36b : 제3의 수지 기판
37a, 37b : 제3회로층 38a, 38b : 솔더 레지스트층
39a, 39b : 솔더 레지스트 오픈부

Claims

(a) 제 1 수지 기판을 제공하는 단계;
(b) 상기 제 1 수지 기판의 표면에 에폭시 에멀젼 용액을 도포하여 조도를 형성하는 단계; 및
(c) 상기 조도가 형성된 제 1 수지 기판에 코어 회로층을 형성시켜 코어층을 제공하는 단계;
를 포함하는 빌드업 인쇄회로기판의 제조방법.
청구항 1에 있어서,
상기 코어층 상에,
(d) 제 2 수지 기판을 적층하는 단계;
(e) 상기 적층된 제 2 수지 기판의 표면에 에폭시 에멀젼 용액을 도포하여 조도를 형성하는 단계; 및
(f) 상기 조도가 형성된 제 2 수지 기판에 외층 회로층을 형성시켜 외층을 제공하는 단계;
를 더욱 포함하는 것을 특징으로 하는 빌드업 인쇄회로기판의 제조방법.
청구항 1에 있어서,
상기 코어 회로층은,
상기 조도가 형성된 제 1 수지 기판 상에 제 1 금속 시드층을 형성한 후, 상기 제 1 금속 시드층이 형성된 기판을 전해 도금법을 이용하여 제 1 금속 패턴 도금층을 형성하고, 상기 제 1 금속 패턴 도금층이 형성되지 않은 부분의 제 1 금속 시드층을 제거하여 제조된 것을 특징으로 하는 빌드업 인쇄회로기판의 제조방법.
청구항 2에 있어서,
상기 외층 회로층은,
상기 조도가 형성된 제 2 수지 기판 상에 무전해 도금법을 이용하여 제 2 금속 시드층을 형성한 후, 상기 제 2 금속 시드층이 형성된 기판을 전해 도금법을 이용하여 제 2 금속 패턴 도금층을 형성하고, 상기 제 2 금속 패턴 도금층이 형성되지 않은 부분의 제 2 금속 시드층을 제거하여 제조된 것을 특징으로 하는 빌드업 인쇄회로기판의 제조방법.
청구항 1에 있어서,
상기 제 1 수지 기판을 제공하는 단계는 상기 제 1 수지 기판에 도통홀을 형성하는 단계를 더욱 포함하는 것을 특징으로 하는 빌드업 인쇄회로기판의 제조방법.
청구항 2에 있어서,
상기 제 2 수지 기판을 적층하는 단계는 상기 적층된 제 2 수지 기판에 블라인드 비아홀을 형성하는 단계를 더욱 포함하는 것을 특징으로 하는 빌드업 인쇄회로기판의 제조방법.
청구항 1 또는 청구항 2에 있어서,
상기 조도를 형성하는 단계는 에폭시 에멀젼을 도포한 후, 80~200℃의 온도에서 후경화하여 건조시키는 것을 특징으로 하는 빌드업 인쇄회로기판의 제조방법.
청구항 1 또는 청구항 2에 있어서,
상기 에폭시 에멀젼은 계면활성제, 용제, 경화제, 및 에폭시 수지로 구성된 것을 특징으로 하는 빌드업 인쇄회로기판의 제조방법.
청구항 1 또는 청구항 2에 있어서,
상기 에폭시 에멀젼의 입자 크기가 1~30㎛인 것을 특징으로 하는 빌드업 인쇄회로기판의 제조방법.
청구항 1 또는 청구항 2에 있어서,
상기 에폭시 에멀젼의 도포 두께는 2~8㎛인 것을 특징으로 하는 빌드업 인쇄회로기판의 제조방법.
청구항 1 또는 청구항 2에 있어서,
상기 제 1 및 제 2 수지 기판은 서로 같거나 다르게 에폭시계 수지 또는 불소계 수지로 된 기판인 것을 특징으로 하는 빌드업 인쇄회로기판의 제조방법.
청구항 3에 있어서,
상기 제 1 금속 시드층은 진공 증착법 또는 무전해 도금법을 이용하여 형성되는 것을 특징으로 하는 빌드업 인쇄회로기판의 제조방법.
청구항 1에 있어서,
상기 에폭시 에멀젼을 도포하여 형성된 수지 기판의 평균 표면 조도(Ra)가 1.0㎛미만인 것을 특징으로 하는 빌드업 인쇄회로기판의 제조방법.
청구항 1 내지 청구항 6 중 어느 한 항에 따른 제조방법에 의해 형성된 빌드업 인쇄회로기판.
청구항 14에 있어서,
상기 기판의 평균 표면 조도(Ra)가 1.0㎛미만인 것을 특징으로 하는 빌드업 인쇄회로기판.