KR20130057630A - 금속기판과 반도체기판의 접합방법 및 이를 이용해 제조된 반도체 소자 - Google Patents
금속기판과 반도체기판의 접합방법 및 이를 이용해 제조된 반도체 소자 Download PDFInfo
- Publication number
- KR20130057630A KR20130057630A KR1020110123467A KR20110123467A KR20130057630A KR 20130057630 A KR20130057630 A KR 20130057630A KR 1020110123467 A KR1020110123467 A KR 1020110123467A KR 20110123467 A KR20110123467 A KR 20110123467A KR 20130057630 A KR20130057630 A KR 20130057630A
- Authority
- KR
- South Korea
- Prior art keywords
- metal substrate
- semiconductor substrate
- layer
- bonding layer
- substrate
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 394
- 239000002184 metal Substances 0.000 title claims abstract description 220
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 220
- 239000004065 semiconductor Substances 0.000 title claims abstract description 163
- 238000000034 method Methods 0.000 title claims abstract description 79
- 238000009792 diffusion process Methods 0.000 claims abstract description 41
- 238000000926 separation method Methods 0.000 claims abstract description 13
- 230000004888 barrier function Effects 0.000 claims description 36
- 239000000956 alloy Substances 0.000 claims description 23
- 229910045601 alloy Inorganic materials 0.000 claims description 21
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 14
- 229910001069 Ti alloy Inorganic materials 0.000 claims description 13
- 229910052759 nickel Inorganic materials 0.000 claims description 11
- 238000000313 electron-beam-induced deposition Methods 0.000 claims description 10
- 230000005496 eutectics Effects 0.000 claims description 10
- 238000005304 joining Methods 0.000 claims description 10
- 229910002601 GaN Inorganic materials 0.000 claims description 8
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 8
- 229910052804 chromium Inorganic materials 0.000 claims description 8
- 229910052741 iridium Inorganic materials 0.000 claims description 8
- 229910052758 niobium Inorganic materials 0.000 claims description 8
- 229910052763 palladium Inorganic materials 0.000 claims description 8
- 229910052697 platinum Inorganic materials 0.000 claims description 8
- 229910052703 rhodium Inorganic materials 0.000 claims description 8
- 229910052707 ruthenium Inorganic materials 0.000 claims description 8
- 229910052715 tantalum Inorganic materials 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 8
- 229910052721 tungsten Inorganic materials 0.000 claims description 8
- 229910001374 Invar Inorganic materials 0.000 claims description 5
- 229910017980 Ag—Sn Inorganic materials 0.000 claims description 4
- 229910018140 Al-Sn Inorganic materials 0.000 claims description 4
- 229910018564 Al—Sn Inorganic materials 0.000 claims description 4
- 229910001152 Bi alloy Inorganic materials 0.000 claims description 4
- 229910016338 Bi—Sn Inorganic materials 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- 229910000846 In alloy Inorganic materials 0.000 claims description 4
- 229910000733 Li alloy Inorganic materials 0.000 claims description 4
- 229910019899 RuO Inorganic materials 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- 238000009713 electroplating Methods 0.000 claims description 4
- 239000011521 glass Substances 0.000 claims description 4
- 239000001989 lithium alloy Substances 0.000 claims description 4
- 238000002844 melting Methods 0.000 claims description 4
- 230000008018 melting Effects 0.000 claims description 4
- 150000002739 metals Chemical class 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 3
- 239000010453 quartz Substances 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 239000010935 stainless steel Substances 0.000 claims description 3
- 229910001220 stainless steel Inorganic materials 0.000 claims description 3
- 229910000851 Alloy steel Inorganic materials 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 11
- 239000010410 layer Substances 0.000 description 167
- 229910000831 Steel Inorganic materials 0.000 description 22
- 239000010959 steel Substances 0.000 description 22
- 230000003746 surface roughness Effects 0.000 description 16
- 239000010931 gold Substances 0.000 description 13
- 239000000463 material Substances 0.000 description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 239000008367 deionised water Substances 0.000 description 3
- 229910021641 deionized water Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 229910015363 Au—Sn Inorganic materials 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- 229910000978 Pb alloy Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 238000002207 thermal evaporation Methods 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000000053 physical method Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000001294 propane Substances 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02387—Group 13/15 materials
- H01L21/02389—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02425—Conductive materials, e.g. metallic silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
Abstract
본 발명은 금속기판과 반도체기판의 접합방법 및 이를 이용해 제조된 반도체 소자에 관한 것이다.
본 발명에 따른 금속기판과 반도체기판의 접합방법은 평탄 몰드에 상기 금속기판을 형성하는 금속기판 형성단계, 상기 평탄 몰드로부터 상기 금속기판을 분리하는 금속기판 분리단계, 상기 평탄 몰드와 접촉되어 있던 상기 금속기판의 분리면에 제1 금속기판 결합층과 금속기판 접합층을 형성하는 금속기판 접합구조물 형성단계, 상기 반도체기판에 제1 반도체기판 결합층과 반도체기판 접합층을 형성하는 반도체기판 접합구조물 형성단계 및 상기 금속기판 접합층과 상기 반도체기판 접합층이 서로 대향하도록 상기 금속기판과 상기 반도체기판을 배치한 후, 상기 금속기판 접합층과 상기 반도체기판 접합층의 융점보다 높은 접합 온도 하에서 가압하여 상기 금속기판 접합층과 상기 반도체기판 접합층을 공융시켜 접합하는 공융 접합단계를 포함하여 구성된다.
본 발명에 따르면, 금속기판과 반도체기판 사이의 결합력을 강화할 수 있고, 금속기판의 표면거칠기를 상쇄하기 위한 추가적인 평탄화 공정을 생략할 수 있기 때문에, 금속기판에 전자소자를 형성하기 위한 제조비용이 저감되고 제조시간이 단축되는 효과가 있다.
본 발명에 따른 금속기판과 반도체기판의 접합방법은 평탄 몰드에 상기 금속기판을 형성하는 금속기판 형성단계, 상기 평탄 몰드로부터 상기 금속기판을 분리하는 금속기판 분리단계, 상기 평탄 몰드와 접촉되어 있던 상기 금속기판의 분리면에 제1 금속기판 결합층과 금속기판 접합층을 형성하는 금속기판 접합구조물 형성단계, 상기 반도체기판에 제1 반도체기판 결합층과 반도체기판 접합층을 형성하는 반도체기판 접합구조물 형성단계 및 상기 금속기판 접합층과 상기 반도체기판 접합층이 서로 대향하도록 상기 금속기판과 상기 반도체기판을 배치한 후, 상기 금속기판 접합층과 상기 반도체기판 접합층의 융점보다 높은 접합 온도 하에서 가압하여 상기 금속기판 접합층과 상기 반도체기판 접합층을 공융시켜 접합하는 공융 접합단계를 포함하여 구성된다.
본 발명에 따르면, 금속기판과 반도체기판 사이의 결합력을 강화할 수 있고, 금속기판의 표면거칠기를 상쇄하기 위한 추가적인 평탄화 공정을 생략할 수 있기 때문에, 금속기판에 전자소자를 형성하기 위한 제조비용이 저감되고 제조시간이 단축되는 효과가 있다.
Description
본 발명은 금속기판과 반도체기판의 접합방법 및 이를 이용해 제조된 반도체 소자에 관한 것이다. 보다 구체적으로, 본 발명은 금속기판과 반도체기판 사이의 결합력을 강화할 수 있고, 금속기판의 표면거칠기를 상쇄하기 위한 추가적인 평탄화 공정을 생략함으로써, 금속기판에 전자소자를 형성하기 위한 제조비용을 저감하고 제조시간을 단축시킬 수 있는 금속기판과 반도체기판의 접합방법 및 이를 이용해 제조된 반도체 소자에 관한 것이다.
질화갈륨계 반도체는 넓은 영역의 밴드갭을 갖는 반도체이기 때문에 고출력, 고주기 소자로서 많이 사용되고 있다. 이처럼 고출력, 고주기 소자로서 많이 사용하기 때문에 소자 자체에서 발생하게 되는 열을 외부로 제거해 주어 소자의 수명을 연장시켜야 하며, 낮은 소비전력으로 소자를 구동시켜야 한다. 그러므로, 열 전도도와 전기 전도도가 높은 강철기판을 사용할 필요성이 있다. 일반적으로 강철기판은 금속을 기반으로 하기 때문에 열전도도와 전기전도도가 크고, 대량생산으로 제공되기 때문에 단가가 낮은 장점을 가지고 있다. 하지만 압연공정을 통해 생산되는 1mm 이하의 두께를 갖는 강철기판은 평균 3.41㎛의 최고 단차를 가지게 되어 그 표면이 매우 거칠다.
이러한 강철기판을 이용하여 기판 접합을 진행하게 될 경우에는 질화갈륨계 반도체와 마주치는 면의 넓이가 줄어들게 되고, 결국 두 기판이 붙지 않게 되는 문제점이 있다.
이러한 문제점을 도 1과 도 2를 참조하여 구체적으로 설명한다.
도 1은 종래의 강철기판과 질화갈륨계 반도체기판의 접합방식을 설명하기 위한 도면이고, 도 2는 종래의 방식에 따른 접합과정에서 강철기판과 반도체기판이 접합이 되지 않고, 떨어져 서로 분리된 두 기판의 접합층 표면을 광학현미경으로 관찰한 사진이다.
도 1과 도 2를 참조하면, 표면거칠기가 높은 강철기판에 금속재질의 접합층을 형성하면, 강철기판이 갖는 표면거칠기가 이 접합층에 거의 그대로 전사되기 때문에, 반도체기판과의 접촉면이 크게 줄어들게 되어 강철기판과 반도체기판 사이의 결합력이 약해지게 되어, 두 기판이 쉽게 분리되는 현상이 발생한다. 도 2의 좌측 사진은 반도체기판의 분리면을 나타내고, 우측 사진은 강철기판의 분리면을 나타낸다.
이러한 문제점으로 인하여 표면의 거칠기가 큰 강철기판을 이용하여 평탄도가 높은 반도체기판과 접합하기 위해서는 접합층을 강철기판의 최고 단차 높이 이상의 두께로 증착을 하거나, 강철기판의 표면 거칠기를 강제적으로 낮춰줘야 한다. 하지만 강철기판의 최고 단차 높이 이상의 두께로 접합층을 증착하게 될 경우에는 필요로 하는 재료의 양이 많아질 뿐만 아니라 많은 시간을 필요로 한다는 문제점이 있다.
또한 강철기판의 표면 거칠기를 강제적으로 낮춰주기 위하여 물리적인 평탄화 과정은 전체 공정상에서 상당한 시간을 추가적으로 필요로 하기 때문에 제조시간이 지나치게 길어진다는 문제점이 있다.
본 발명은 금속기판과 반도체기판을 안정적이고 효율적으로 접합할 수 있는 금속기판과 반도체기판의 접합방법을 제공하는 것을 기술적 과제로 한다.
또한, 본 발명은 금속기판과 반도체기판 사이의 결합력을 강화할 수 있는 금속기판과 반도체기판의 접합방법을 제공하는 것을 기술적 과제로 한다.
또한, 본 발명은 금속기판의 표면거칠기를 상쇄하기 위한 추가적인 평탄화 공정을 생략함으로써, 금속기판에 전자소자를 형성하기 위한 제조비용을 저감하고 제조시간을 단축시킬 수 있는 금속기판과 반도체기판의 접합방법을 제공하는 것을 기술적 과제로 한다.
이러한 과제를 해결하기 위한 본 발명에 따른 금속기판과 반도체기판의 접합방법은 평탄 몰드에 상기 금속기판을 형성하는 금속기판 형성단계, 상기 평탄 몰드로부터 상기 금속기판을 분리하는 금속기판 분리단계, 상기 평탄 몰드와 접촉되어 있던 상기 금속기판의 분리면에 제1 금속기판 결합층과 금속기판 접합층을 형성하는 금속기판 접합구조물 형성단계, 상기 반도체기판에 제1 반도체기판 결합층과 반도체기판 접합층을 형성하는 반도체기판 접합구조물 형성단계 및 상기 금속기판 접합층과 상기 반도체기판 접합층이 서로 대향하도록 상기 금속기판과 상기 반도체기판을 배치한 후, 상기 금속기판 접합층과 상기 반도체기판 접합층의 융점보다 높은 접합 온도 하에서 가압하여 상기 금속기판 접합층과 상기 반도체기판 접합층을 공융시켜 접합하는 공융 접합단계를 포함하여 구성된다.
상기 반도체기판은 질화갈륨계 반도체 계열의 발광 구조체를 포함하는 것을 특징으로 한다.
상기 금속기판 접합구조물 형성단계에서, 상기 제1 금속기판 결합층과 상기 금속기판 접합층 사이에 금속기판 확산방지층을 추가적으로 형성하고, 상기 반도체기판 접합구조물 형성단계에서, 상기 제1 반도체기판 결합층과 상기 반도체기판 접합층 사이에 반도체기판 확산방지층을 추가적으로 형성하는 것을 특징으로 한다.
상기 금속기판 접합구조물 형성단계에서, 상기 금속기판 확산방지층과 상기 금속기판 접합층 사이에 제2 금속기판 결합층을 추가적으로 형성하고, 상기 반도체기판 접합구조물 형성단계에서, 상기 반도체기판 확산방지층과 상기 반도체기판 접합층 사이에 제2 반도체기판 결합층을 추가적으로 형성하는 것을 특징으로 한다.
상기 평탄 몰드의 표면의 수직방향 최고단차(Rt1)는 0.17㎛ 이하인 것을 특징으로 한다.
상기 평탄 몰드는 실리콘(Si) 기판, 사파이어(Al2O3) 기판, 석영(quartz) 기판 및 유리 기판 중 하나인 것을 특징으로 한다.
상기 금속기판 형성단계에서, 상기 금속기판을 상기 평탄 몰드의 표면에 전해도금 방식을 통해 형성하는 것을 특징으로 한다.
상기 금속기판은 구리, 니켈, 인바(Invar) 합금 및 스테인리스 강으로 이루어진 군에서 선택된 하나 이상을 포함하는 것을 특징으로 한다.
상기 금속기판의 표면의 수직방향 최고단차(Rt2)는 0.17㎛ 이하인 것을 특징으로 한다.
상기 제1 금속기판 결합층과 상기 제1 반도체기판 결합층은 Ti, Cr, Ni, TiOx, CrOx 및 NiOx로 이루어진 군에서 선택된 하나 이상을 포함하는 것을 특징으로 한다.
상기 제1 금속기판 결합층과 상기 제1 반도체기판 결합층의 두께는 1nm 이상인 것을 특징으로 한다.
상기 제1 금속기판 결합층과 상기 제1 반도체기판 결합층을 전자빔 증착방법을 이용하여 형성하는 것을 특징으로 한다.
상기 금속기판 확산방지층과 상기 반도체기판 확산방지층은 Ru, Pt, Pd, Ir, Rh, Nb, W, Ta, RuOx, IrOx, RhOx, NbOx 및 TaOx로 이루어진 군에서 선택된 하나 이상을 포함하는 것을 특징으로 한다.
상기 금속기판 확산방지층과 상기 반도체기판 확산방지층은 Ru, Pt, Pd, Ir, Rh, Nb, W 및 Ta로 이루어진 금속군중에서 두 개 이상의 금속을 포함하는 합금층으로 구성되거나, 상기 금속군중에서 선택된 하나의 금속과 RuOx, IrOx, RhOx, NbOx 및 TaOx로 이루어진 산화물군중에서 선택된 하나의 산화물이 교대로 적층되어 구성되는 것을 특징으로 한다.
상기 금속기판 접합층과 상기 반도체기판 접합층은 Ag-In 합금, Ag-Sn 합금, Ag-Ti 합금, Al-Sn 합금, As-Ti 합금, Au-Bi 합금, Au-Li 합금, Au-Pb 합금, Au-Ti 합금, Bi-Sn 합금, Ag/In 각층, Ag/Sn 각층, Ag/Ti 각층, Al/Sn 각층, As/Ti 각층, Au/Bi 각층, Au/Li 각층, Au/Pb 각층, Au/Ti 각층 및 Bi/Sn 각층 중에서 하나인 것을 특징으로 한다.
상기 제2 금속기판 결합층과 상기 제2 반도체기판 결합층은 Ti, Cr, Ni, TiOx, CrOx 및 NiOx로 이루어진 군에서 선택된 하나 이상을 포함하는 것을 특징으로 한다.
상기 제2 금속기판 결합층과 상기 제2 반도체기판 결합층의 두께는 1nm 이상인 것을 특징으로 한다.
상기 제2 금속기판 결합층과 상기 제2 반도체기판 결합층을 전자빔 증착방법을 이용하여 형성하는 것을 특징으로 한다.
본 발명에 따른 반도체 소자는 본 발명에 따른 금속기판과 반도체기판의 접합방법에 의해 제조된 것을 특징으로 한다.
본 발명에 따르면, 금속기판과 반도체기판을 안정적이고 효율적으로 접합할 수 있는 효과가 있다.
또한, 금속기판과 반도체기판 사이의 결합력을 강화할 수 있는 효과가 있다.
또한, 금속기판의 표면거칠기를 상쇄하기 위한 추가적인 평탄화 공정을 생략할 수 있기 때문에, 금속기판에 전자소자를 형성하기 위한 제조비용이 저감되고 제조시간이 단축되는 효과가 있다.
도 1은 종래의 강철기판과 반도체기판의 접합방식을 설명하기 위한 도면이다.
도 2는 종래의 방식에 따른 접합과정에서 강철기판과 반도체기판이 접합이 되지 않고, 떨어져 서로 분리된 두 기판의 접합층 표면을 광학현미경으로 관찰한 사진이다.
도 3은 본 발명의 일 실시 예에 따른 금속기판과 반도체기판의 접합방법을 나타낸 공정 순서도이다.
도 4 내지 도 9는 본 발명의 일 실시 예에 따른 금속기판과 반도체기판의 접합방법을 나타낸 공정 단면도들이다.
도 10은 본 발명의 일 실시 예에 있어서, 제1 금속기판 결합층을 사용하지 않고 금속기판과 반도체기판을 접합시켰을 때, 금속기판 확산방지층과 금속기판 사이의 약한 결합력으로 인해 금속기판 확산방지층이 부분적으로 분리되어 떨어져 나가는 현상을 설명하기 위한 도면이다.
도 11은 도 10의 금속기판 확산방지층이 부분적으로 분리되어 떨어져 나간 표면을 광학 현미경으로 관찰한 사진이다.
도 2는 종래의 방식에 따른 접합과정에서 강철기판과 반도체기판이 접합이 되지 않고, 떨어져 서로 분리된 두 기판의 접합층 표면을 광학현미경으로 관찰한 사진이다.
도 3은 본 발명의 일 실시 예에 따른 금속기판과 반도체기판의 접합방법을 나타낸 공정 순서도이다.
도 4 내지 도 9는 본 발명의 일 실시 예에 따른 금속기판과 반도체기판의 접합방법을 나타낸 공정 단면도들이다.
도 10은 본 발명의 일 실시 예에 있어서, 제1 금속기판 결합층을 사용하지 않고 금속기판과 반도체기판을 접합시켰을 때, 금속기판 확산방지층과 금속기판 사이의 약한 결합력으로 인해 금속기판 확산방지층이 부분적으로 분리되어 떨어져 나가는 현상을 설명하기 위한 도면이다.
도 11은 도 10의 금속기판 확산방지층이 부분적으로 분리되어 떨어져 나간 표면을 광학 현미경으로 관찰한 사진이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명한다.
도 3은 본 발명의 일 실시 예에 따른 금속기판과 반도체기판의 접합방법을 나타낸 공정 순서도이고, 도 4 내지 도 9는 그 공정 단면도들이다.
도 3 내지 도 9를 참조하면, 본 발명의 일 실시 예에 따른 금속기판과 반도체기판의 접합방법은 금속기판 형성단계(S10), 금속기판 분리단계(S20), 금속기판 접합구조물 형성단계(S30), 반도체기판 접합구조물 형성단계(S40) 및 공융 접합단계(S50)를 포함하여 구성된다.
<금속기판 형성단계(S10)>
도 3과 도 4를 참조하면, 금속기판 형성단계(S10)에서는, 평탄 몰드(10)에 금속기판(20)을 형성하는 과정이 수행된다.
일반적으로 표면의 거칠기가 큰 강철기판 등의 금속기판(20)을 이용하여 평탄도가 높은 반도체기판(30)과 접합하기 위해서는 금속접합층을 강철기판의 최고 단차 높이 이상의 두께로 증착을 하거나, 강철기판의 표면 거칠기를 강제적으로 낮춰줘야 한다. 하지만 강철기판의 최고 단차 높이 이상의 두께로 금속접합층을 증착하게 될 경우에는 필요로 하는 재료의 양이 많아질 뿐만 아니라 많은 시간을 필요로 한다. 또한 강철기판의 표면 거칠기를 낮춰주기 위하여 물리적인 방법을 이용하게 될 경우에는 이 역시 많은 시간을 필요로 하기 때문에 산업체에서 사용하기에 부적합하다는 문제점이 있다.
본 실시예는 이러한 문제점을 해소하기 위해, 1차적으로 금속기판(20)을 평탄도가 높은 평탄 몰드(10)에 형성한 후, 금속기판(20)을 평탄 몰드(10)로부터 분리하고, 평탄 몰드(10)와 접촉되어 있던 금속기판(20)의 분리면을 반도체기판(30)과의 접합면으로 이용한다. 이때, 평탄 몰드(10)의 표면에 형성한 금속기판(20)의 접촉면은 평탄 몰드(10)의 표면거칠기가 거의 그대로 전사된 형태를 갖는다.
예를 들어, 금속기판(20)에 낮은 표면거치기를 전사하기 위해, 평탄 몰드(10)의 표면의 수직방향 최고단차(Rt1)는 0.17㎛ 이하를 갖도록 하는 것이 바람직하며, 이러한 평탄 몰드(10)는 표면 평탄도가 높은 실리콘(Si) 기판, 사파이어(Al2O3) 기판, 석영(quartz) 기판 및 유리 기판 중 하나로 구성될 수 있다.
또한, 금속기판 형성단계(S10)에서, 금속기판(20)을 평탄 몰드(10)의 표면에 전해도금 방식을 통해 형성할 수 있으며, 금속기판(20)은 구리, 니켈, 인바(Invar) 합금 및 스테인리스 강으로 이루어진 군에서 선택된 하나 이상을 포함하는 물질로 구성될 수 있다.
<금속기판 분리단계(S20)>
도 3과 도 5를 참조하면, 금속기판 분리단계(S20)에서는, 평탄 몰드(10)로부터 금속기판(20)을 물리적으로 분리하는 과정이 수행된다.
분리 이후 평탄 몰드(10)의 표면에 접촉되어 있던 금속기판(20)의 접촉면은 평탄 몰드(10)의 표면거칠기가 거의 그대로 전사된 형태를 갖게 되며, 금속기판(20)의 표면의 수직방향 최고단차(Rt2)도 역시 0.17㎛ 이하가 된다.
<금속기판 접합구조물 형성단계(S30)>
도 3과 도 6을 참조하면, 금속기판 접합구조물 형성단계(S30)에서는, 평탄 몰드(10)와 접촉되어 있던 금속기판(20)의 분리면에 제1 금속기판 결합층(21), 금속기판 확산방지층(22), 제2 금속기판 결합층(23) 및 금속기판 접합층(24)을 순차적으로 형성하는 과정이 수행된다.
제1 금속기판 결합층(21)은 금속기판(20)과 금속기판 확산방지층(22) 사이의 결합력을 높이는 기능을 수행한다.
이러한 제1 금속기판 결합층(21)은 Ti, Cr, Ni, TiOx, CrOx 및 NiOx로 이루어진 군에서 선택된 하나 이상을 포함하는 물질로 구성될 수 있으며, 전자빔 증착방법을 이용하여 결합층으로서의 기능을 수행하기 위한 최소 두께인 1nm 이상으로 형성될 수 있다.
금속기판 확산방지층(22)은 후술하는 고온의 공융 접합과정에서 금속기판(20)으로부터 반도체기판(30)으로의 불순물의 확산을 방지하는 기능을 수행한다.
하나의 예로, 금속기판 확산방지층(22)은 Ru, Pt, Pd, Ir, Rh, Nb, W, Ta, RuOx, IrOx, RhOx, NbOx 및 TaOx로 이루어진 군에서 선택된 하나 이상을 포함하는 물질로 구성될 수 있다.
다른 예로, 금속기판 확산방지층(22)은 Ru, Pt, Pd, Ir, Rh, Nb, W 및 Ta로 이루어진 금속군중에서 두 개 이상의 금속을 포함하는 합금층으로 구성되거나, 상기 금속군중에서 선택된 하나의 금속과 RuOx, IrOx, RhOx, NbOx 및 TaOx로 이루어진 산화물군중에서 선택된 하나의 산화물이 교대로 적층되어 구성될 수 있다.
제2 금속기판 결합층(23)은 금속기판 확산방지층(22)과 금속기판 접합층(24) 사이의 결합력을 높이는 기능을 수행한다.
이러한 제2 금속기판 결합층(23)도 Ti, Cr, Ni, TiOx, CrOx 및 NiOx로 이루어진 군에서 선택된 하나 이상을 포함하는 물질로 구성될 수 있으며, 전자빔 증착방법을 이용하여 결합층으로서의 기능을 수행하기 위한 최소 두께인 1nm 이상으로 형성될 수 있다.
금속기판 접합층(24)은 후술하는 반도체기판 접합층(34)과의 공융 접합을 통해 금속기판(20)과 반도체기판(30)을 접합하는 기능을 수행한다.
예를 들어, 이러한 금속기판 접합층(24)은 Ag-In 합금, Ag-Sn 합금, Ag-Ti 합금, Al-Sn 합금, As-Ti 합금, Au-Bi 합금, Au-Li 합금, Au-Pb 합금, Au-Ti 합금, Bi-Sn 합금, Ag/In 각층, Ag/Sn 각층, Ag/Ti 각층, Al/Sn 각층, As/Ti 각층, Au/Bi 각층, Au/Li 각층, Au/Pb 각층, Au/Ti 각층 및 Bi/Sn 각층 중에서 하나일 수 있다.
<반도체기판 접합구조물 형성단계(S40)>
도 3과 도 7을 참조하면, 반도체기판 접합구조물 형성단계(S40)에서는, 반도체기판(30)에 제1 반도체기판 결합층(31), 반도체기판 확산방지층(32), 제2 반도체기판 결합층(33) 및 반도체기판 접합층(34)을 순차적으로 형성하는 과정이 수행된다.
반도체기판(30)은 질화갈륨계 반도체 계열의 발광 구조체를 포함할 수 있으며, 보다 구체적으로는, 사파이어 기판(310), n형 질화물 반도체층(320), 활성층(330), p형 질화물 반도체층(340), p형 전극(350) 및 전극보호층(360)을 포함하여 구성될 수 있다. 이 경우, 금속기판(20)은 반도체기판(30)을 이루는 발광 구조체에서 발생하는 열을 외부로 방출하는 방열층으로서의 기능도 아울러 수행할 수 있다.
제1 반도체기판 결합층(31)은 반도체기판(30)과 반도체기판 확산방지층(32) 사이의 결합력을 높이는 기능을 수행한다.
이러한 제1 반도체기판 결합층(31)은 Ti, Cr, Ni, TiOx, CrOx 및 NiOx로 이루어진 군에서 선택된 하나 이상을 포함하는 물질로 구성될 수 있으며, 전자빔 증착방법을 이용하여 결합층으로서의 기능을 수행하기 위한 최소 두께인 1nm 이상으로 형성될 수 있다.
반도체기판 확산방지층(32)은 후술하는 고온의 공융 접합과정에서 반도체기판 접합층(34) 및 금속기판 접합층(24)으로부터 반도체기판(30)으로의 불순물의 확산을 방지하는 기능을 수행한다.
하나의 예로, 반도체기판 확산방지층(32)은 Ru, Pt, Pd, Ir, Rh, Nb, W, Ta, RuOx, IrOx, RhOx, NbOx 및 TaOx로 이루어진 군에서 선택된 하나 이상을 포함하는 물질로 구성될 수 있다.
다른 예로, 반도체기판 확산방지층(32)은 Ru, Pt, Pd, Ir, Rh, Nb, W 및 Ta로 이루어진 금속군중에서 두 개 이상의 금속을 포함하는 합금층으로 구성되거나, 상기 금속군중에서 선택된 하나의 금속과 RuOx, IrOx, RhOx, NbOx 및 TaOx로 이루어진 산화물군중에서 선택된 하나의 산화물이 교대로 적층되어 구성될 수 있다.
제2 반도체기판 결합층(33)은 반도체기판 확산방지층(32)과 반도체기판 접합층(34) 사이의 결합력을 높이는 기능을 수행한다.
이러한 제2 반도체기판 결합층(33)도 Ti, Cr, Ni, TiOx, CrOx 및 NiOx로 이루어진 군에서 선택된 하나 이상을 포함하는 물질로 구성될 수 있으며, 전자빔 증착방법을 이용하여 결합층으로서의 기능을 수행하기 위한 최소 두께인 1nm 이상으로 형성될 수 있다.
반도체기판 접합층(34)은 금속기판 접합층(24)과의 공융 접합을 통해 금속기판(20)과 반도체기판(30)을 접합하는 기능을 수행한다.
예를 들어, 이러한 반도체기판 접합층(34)은 Ag-In 합금, Ag-Sn 합금, Ag-Ti 합금, Al-Sn 합금, As-Ti 합금, Au-Bi 합금, Au-Li 합금, Au-Pb 합금, Au-Ti 합금, Bi-Sn 합금, Ag/In 각층, Ag/Sn 각층, Ag/Ti 각층, Al/Sn 각층, As/Ti 각층, Au/Bi 각층, Au/Li 각층, Au/Pb 각층, Au/Ti 각층 및 Bi/Sn 각층 중에서 하나일 수 있다.
<공융 접합단계(S50)>
도 3과 도 8을 참조하면, 공융 접합단계(S50)에서는, 금속기판 접합층(24)과 반도체기판 접합층(34)이 서로 대향하도록 금속기판(20)과 반도체기판(30)을 배치한 후, 금속기판 접합층(24)과 반도체기판 접합층(34)의 융점보다 높은 접합 온도 하에서 가압하여 금속기판 접합층(24)과 반도체기판 접합층(34)을 공융시켜 접합하는 과정이 수행된다.
도 9는 본 실시예에 의해 제조된 접합 구조물인 반도체 소자를 나타낸 단면도이다.
이하에서는 금속기판(20)과 반도체기판(30)을 접합하기 위한 실제 수행한 실험과정을 설명한다.
유리기판 및 Si 기판과 같이 표면 거칠기가 낮은 기판을 평탄 몰드(10)로 사용한 후, 금속기판(20)을 형성하기 위한 도금 하지층으로 50nm 두께의 Ti층을 형성하고, 시드층으로 100nm 두께의 금(Gold), 인바(Invar)층을 각각 형성한 후, 전해도금 방식을 이용하여 약 50㎛ 두께의 구리층 또는 인바층으로 이루어진 금속기판(20)을 형성하였다.
그 후, 금속기판(20)을 평탄 몰드(10)로부터 물리적으로 분리하였다.
이렇게 형성된 금속기판(20)을 아세톤, 이소프로판알코올(IPA; Iso-propane alcohol) 그리고 탈이온수를 이용하여 세척 후 질소로 건조하는 과정을 실시하였다. 그 후, 제1 금속기판 결합층(21)으로 Ti를, 금속기판 확산방지층(22)을 Ru를 전자선 증착장비를 이용하여 각각 50 Å, 500 Å 두께로 증착하고, 금속기판 접합층(24)으로 Au-Sn 합금을 열증착 장비를 이용하여 1.2㎛ 두께로 증착하였다.
한편, 질화갈륨계 반도체기판(30)을 제작하기 위해 MOCVD(metalorganic chemical vapor deposition)를 이용하여 사파이어 위에 증착된 질화갈륨 반도체를 염산 수용액(염산 : 탈이온수 = 1 : 1)에 10 분 동안 담근 후 탈이온수로 세척하고, 질소로 건조하는 표면처리 과정을 수행하였다. 다음으로, 전자선 증착장비를 이용하여 p형 전극으로 Ag를 300 Å 두께로 증착하고, 전극보호층으로 W-Ti 합금과 Pt를 각각 1000 Å, 500 Å 두께로 적층하여 형성하였다. 그 후, 제1 반도체기판 결합층(31)으로 Ti를, 반도체기판 확산방지층(32)으로 Ru를 전자선 증착장비를 이용하여 각각 50 Å, 500 Å 두께로 증착하고, 제2 반도체기판 결합층(33)으로 Ti를, 반도체기판 접합층(34)으로 Au-Sn 합금을 열증착 장비를 이용하여 1.2㎛ 두께로 증착하였다.
이상의 과정을 수행한 후, 금속기판 접합층(24)과 반도체기판 접합층(34)이 서로 마주보도록 금속기판(20)과 반도체기판(30)을 배치한 후, 금속기판 접합층(24)과 반도체기판 접합층(34)의 융점보다 높은 접합 온도 하에서 가압하여 금속기판 접합층(24)과 반도체기판 접합층(34)을 공융시켜 접합하였다. 이때 두 기판의 크기 및 모양이 같지 않더라도 두 기판의 접합층이 접촉하는 부분에서는 안정적으로 접합이 이루어지는 것을 확인할 수 있었다.
한편, 앞서 설명한 실험 과정에서 제1 금속기판 결합층(21)을 사용하지 않는 경우 발생하는 문제점을 확인할 수 있었으며, 이에 대해서는 도 10과 도 11을 참조하여 설명한다.
도 10과 도 11을 참조하면, 제1 금속기판 결합층(21)을 사용하지 않고 금속기판(20)과 반도체기판(30)을 접합시켰을 때, 금속기판 확산방지층(22)과 금속기판(20) 사이의 약한 결합력으로 인해 금속기판 확산방지층(22)이 부분적으로 분리되어 떨어져 나가는 현상을 확인할 수 있었다. 도 11은 도 10의 도면부호 A를 광학 현미경으로 관찰한 사진으로서, 금속기판 확산방지층(22)이 부분적으로 분리되어 떨어져 나간 것을 확인할 수 있다.
이상에서 상세히 설명한 바와 같이 본 발명에 따르면, 금속기판과 반도체기판을 안정적이고 효율적으로 접합할 수 있는 효과가 있다.
또한, 금속기판과 반도체기판 사이의 결합력을 강화할 수 있는 효과가 있다.
또한, 금속기판의 표면거칠기를 상쇄하기 위한 추가적인 평탄화 공정을 생략할 수 있기 때문에, 금속기판에 전자소자를 형성하기 위한 제조비용이 저감되고 제조시간이 단축되는 효과가 있다.
이상에서 본 발명에 대한 기술 사상을 첨부 도면과 함께 서술하였지만, 이는 본 발명의 바람직한 실시예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한, 이 기술 분야의 통상의 지식을 가진 자라면 누구나 본 발명의 기술 사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.
10: 평탄 몰드
20: 금속기판
21: 제1 금속기판 결합층
22: 금속기판 확산방지층
23: 제2 금속기판 결합층
24: 금속기판 접합층
30: 반도체기판
31: 제1 반도체기판 결합층
32: 반도체기판 확산방지층
33: 제2 반도체기판 결합층
34: 반도체기판 접합층
S10: 금속기판 형성단계
S20: 금속기판 분리단계
S30: 금속기판 접합구조물 형성단계
S40: 반도체기판 접합구조물 형성단계
S50: 공융 접합단계
20: 금속기판
21: 제1 금속기판 결합층
22: 금속기판 확산방지층
23: 제2 금속기판 결합층
24: 금속기판 접합층
30: 반도체기판
31: 제1 반도체기판 결합층
32: 반도체기판 확산방지층
33: 제2 반도체기판 결합층
34: 반도체기판 접합층
S10: 금속기판 형성단계
S20: 금속기판 분리단계
S30: 금속기판 접합구조물 형성단계
S40: 반도체기판 접합구조물 형성단계
S50: 공융 접합단계
Claims (19)
- 금속기판과 반도체기판의 접합방법에 있어서,
평탄 몰드에 상기 금속기판을 형성하는 금속기판 형성단계;
상기 평탄 몰드로부터 상기 금속기판을 분리하는 금속기판 분리단계;
상기 평탄 몰드와 접촉되어 있던 상기 금속기판의 분리면에 제1 금속기판 결합층과 금속기판 접합층을 형성하는 금속기판 접합구조물 형성단계;
상기 반도체기판에 제1 반도체기판 결합층과 반도체기판 접합층을 형성하는 반도체기판 접합구조물 형성단계; 및
상기 금속기판 접합층과 상기 반도체기판 접합층이 서로 대향하도록 상기 금속기판과 상기 반도체기판을 배치한 후, 상기 금속기판 접합층과 상기 반도체기판 접합층의 융점보다 높은 접합 온도 하에서 가압하여 상기 금속기판 접합층과 상기 반도체기판 접합층을 공융시켜 접합하는 공융 접합단계를 포함하는, 금속기판과 반도체기판의 접합방법. - 제1 항에 있어서,
상기 반도체기판은 질화갈륨계 반도체 계열의 발광 구조체를 포함하는 것을 특징으로 하는, 금속기판과 반도체기판의 접합방법. - 제1 항에 있어서,
상기 금속기판 접합구조물 형성단계에서, 상기 제1 금속기판 결합층과 상기 금속기판 접합층 사이에 금속기판 확산방지층을 추가적으로 형성하고,
상기 반도체기판 접합구조물 형성단계에서, 상기 제1 반도체기판 결합층과 상기 반도체기판 접합층 사이에 반도체기판 확산방지층을 추가적으로 형성하는 것을 특징으로 하는, 금속기판과 반도체기판의 접합방법. - 제3 항에 있어서,
상기 금속기판 접합구조물 형성단계에서, 상기 금속기판 확산방지층과 상기 금속기판 접합층 사이에 제2 금속기판 결합층을 추가적으로 형성하고,
상기 반도체기판 접합구조물 형성단계에서, 상기 반도체기판 확산방지층과 상기 반도체기판 접합층 사이에 제2 반도체기판 결합층을 추가적으로 형성하는 것을 특징으로 하는, 금속기판과 반도체기판의 접합방법. - 제1 항에 있어서,
상기 평탄 몰드의 표면의 수직방향 최고단차(Rt1)는 0.17㎛ 이하인 것을 특징으로 하는, 금속기판과 반도체기판의 접합방법. - 제5 항에 있어서,
상기 평탄 몰드는 실리콘(Si) 기판, 사파이어(Al2O3) 기판, 석영(quartz) 기판 및 유리 기판 중 하나인 것을 특징으로 하는, 금속기판과 반도체기판의 접합방법. - 제1 항에 있어서,
상기 금속기판 형성단계에서, 상기 금속기판을 상기 평탄 몰드의 표면에 전해도금 방식을 통해 형성하는 것을 특징으로 하는, 금속기판과 반도체기판의 접합방법. - 제7 항에 있어서,
상기 금속기판은 구리, 니켈, 인바(Invar) 합금 및 스테인리스 강으로 이루어진 군에서 선택된 하나 이상을 포함하는 것을 특징으로 하는, 금속기판과 반도체기판의 접합방법. - 제7 항에 있어서,
상기 금속기판의 표면의 수직방향 최고단차(Rt2)는 0.17㎛ 이하인 것을 특징으로 하는, 금속기판과 반도체기판의 접합방법. - 제1 항에 있어서,
상기 제1 금속기판 결합층과 상기 제1 반도체기판 결합층은 Ti, Cr, Ni, TiOx, CrOx 및 NiOx로 이루어진 군에서 선택된 하나 이상을 포함하는 것을 특징으로 하는, 금속기판과 반도체기판의 접합방법. - 제9 항에 있어서,
상기 제1 금속기판 결합층과 상기 제1 반도체기판 결합층의 두께는 1nm 이상인 것을 특징으로 하는, 금속기판과 반도체기판의 접합방법. - 제10 항에 있어서,
상기 제1 금속기판 결합층과 상기 제1 반도체기판 결합층을 전자빔 증착방법을 이용하여 형성하는 것을 특징으로 하는, 금속기판과 반도체기판의 접합방법. - 제3 항에 있어서,
상기 금속기판 확산방지층과 상기 반도체기판 확산방지층은 Ru, Pt, Pd, Ir, Rh, Nb, W, Ta, RuOx, IrOx, RhOx, NbOx 및 TaOx로 이루어진 군에서 선택된 하나 이상을 포함하는 것을 특징으로 하는, 금속기판과 반도체기판의 접합방법. - 제3 항에 있어서,
상기 금속기판 확산방지층과 상기 반도체기판 확산방지층은 Ru, Pt, Pd, Ir, Rh, Nb, W 및 Ta로 이루어진 금속군중에서 두 개 이상의 금속을 포함하는 합금층으로 구성되거나, 상기 금속군중에서 선택된 하나의 금속과 RuOx, IrOx, RhOx, NbOx 및 TaOx로 이루어진 산화물군중에서 선택된 하나의 산화물이 교대로 적층되어 구성되는 것을 특징으로 하는, 금속기판과 반도체기판의 접합방법. - 제1 항에 있어서,
상기 금속기판 접합층과 상기 반도체기판 접합층은 Ag-In 합금, Ag-Sn 합금, Ag-Ti 합금, Al-Sn 합금, As-Ti 합금, Au-Bi 합금, Au-Li 합금, Au-Pb 합금, Au-Ti 합금, Bi-Sn 합금, Ag/In 각층, Ag/Sn 각층, Ag/Ti 각층, Al/Sn 각층, As/Ti 각층, Au/Bi 각층, Au/Li 각층, Au/Pb 각층, Au/Ti 각층 및 Bi/Sn 각층 중에서 하나인 것을 특징으로 하는, 금속기판과 반도체기판의 접합방법. - 제4 항에 있어서,
상기 제2 금속기판 결합층과 상기 제2 반도체기판 결합층은 Ti, Cr, Ni, TiOx, CrOx 및 NiOx로 이루어진 군에서 선택된 하나 이상을 포함하는 것을 특징으로 하는, 금속기판과 반도체기판의 접합방법. - 제16 항에 있어서,
상기 제2 금속기판 결합층과 상기 제2 반도체기판 결합층의 두께는 1nm 이상인 것을 특징으로 하는, 금속기판과 반도체기판의 접합방법. - 제16 항에 있어서,
상기 제2 금속기판 결합층과 상기 제2 반도체기판 결합층을 전자빔 증착방법을 이용하여 형성하는 것을 특징으로 하는, 금속기판과 반도체기판의 접합방법. - 제1 항 내지 제18 항 중 어느 한 항의 금속기판과 반도체기판의 접합방법에 의해 제조된 것을 특징으로 하는, 반도체 소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110123467A KR101353837B1 (ko) | 2011-11-24 | 2011-11-24 | 금속기판과 반도체기판의 접합방법 및 이를 이용해 제조된 반도체 소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110123467A KR101353837B1 (ko) | 2011-11-24 | 2011-11-24 | 금속기판과 반도체기판의 접합방법 및 이를 이용해 제조된 반도체 소자 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130057630A true KR20130057630A (ko) | 2013-06-03 |
| KR101353837B1 KR101353837B1 (ko) | 2014-01-21 |
Family
ID=48857165
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110123467A KR101353837B1 (ko) | 2011-11-24 | 2011-11-24 | 금속기판과 반도체기판의 접합방법 및 이를 이용해 제조된 반도체 소자 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101353837B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101439778B1 (ko) * | 2013-06-25 | 2014-09-11 | 주식회사 포스코 | 전자 소자가 형성된 메탈기판의 제조방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100194656B1 (ko) * | 1992-11-06 | 1999-06-15 | 윤종용 | 반도체 장치 제조방법 |
| KR100400753B1 (ko) * | 2001-10-19 | 2003-10-08 | 엘지전자 주식회사 | 금속기판을 이용한 고온 다결정 실리콘 박막트랜지스터제조 방법 |
| JP4217093B2 (ja) * | 2003-03-27 | 2009-01-28 | スタンレー電気株式会社 | 半導体発光素子及びその製造方法 |
| US7795054B2 (en) * | 2006-12-08 | 2010-09-14 | Samsung Led Co., Ltd. | Vertical structure LED device and method of manufacturing the same |
-
2011
- 2011-11-24 KR KR1020110123467A patent/KR101353837B1/ko active IP Right Grant
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101439778B1 (ko) * | 2013-06-25 | 2014-09-11 | 주식회사 포스코 | 전자 소자가 형성된 메탈기판의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101353837B1 (ko) | 2014-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101188265B (zh) | 半导体发光元件及其制造方法 | |
| US7928449B2 (en) | Light emitting device and manufacturing method thereof | |
| KR101543328B1 (ko) | 발광 소자 및 발광 소자의 제조 방법 | |
| US7892891B2 (en) | Die separation | |
| US8381964B2 (en) | Tin-silver bonding and method thereof | |
| US8916402B2 (en) | Semiconductor light emitting device including substrate having protection layers providing protection against chemicals and method for manufacturing the same | |
| KR20110006652A (ko) | 양면 패시베이션을 갖는 반도체 발광 소자 | |
| KR100872276B1 (ko) | 수직구조 질화물 반도체 발광 소자 및 제조방법 | |
| KR20120030430A (ko) | 발광 반도체 디바이스 및 제조방법 | |
| JP5167831B2 (ja) | Ｉｉｉ族窒化物半導体素子、およびその製造方法 | |
| JP2007096090A (ja) | 半導体発光素子及び半導体発光素子の製造方法 | |
| KR101353837B1 (ko) | 금속기판과 반도체기판의 접합방법 및 이를 이용해 제조된 반도체 소자 | |
| CN101740674B (zh) | 发光元件结构及其制造方法 | |
| JP2009176966A5 (ko) | ||
| KR20150087352A (ko) | 광전자 반도체칩의 접속 영역의 제조 방법 | |
| KR101534846B1 (ko) | 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법 | |
| KR101004858B1 (ko) | 화합물 반도체 발광 소자 및 그 제조방법 | |
| CN105990483A (zh) | 半导体发光元件 | |
| KR101186556B1 (ko) | 질화갈륨계 반도체와 금속기판과의 접합방법과 반도체 소자 | |
| TW202245310A (zh) | 巨量轉移晶片的裝置 | |
| KR101271798B1 (ko) | 웨이퍼의 본딩 방법 및 그 방법에 의해 제조된 전자소자 | |
| KR101439749B1 (ko) | 우수한 내식성을 가지는 발광다이오드 소자 및 그 제조방법 | |
| KR101439750B1 (ko) | 우수한 내식성을 가지는 발광다이오드 소자용 기판, 그 제조방법 및 발광다이오드 소자의 제조방법 | |
| KR101615341B1 (ko) | 화합물 반도체 소자, 및 이를 제조하기 위한 웨이퍼 본딩 방법 | |
| US11798807B2 (en) | Process for producing an electrical contact on a silicon carbide substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| X091 | Application refused [patent] | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20170110 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20180115 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20200115 Year of fee payment: 7 |