KR20130056694A - Hybrid mode horizontal electric field type liquid crystal display device - Google Patents

Hybrid mode horizontal electric field type liquid crystal display device Download PDF

Info

Publication number
KR20130056694A
KR20130056694A KR1020110122422A KR20110122422A KR20130056694A KR 20130056694 A KR20130056694 A KR 20130056694A KR 1020110122422 A KR1020110122422 A KR 1020110122422A KR 20110122422 A KR20110122422 A KR 20110122422A KR 20130056694 A KR20130056694 A KR 20130056694A
Authority
KR
South Korea
Prior art keywords
electrode
pixel electrode
pixel
common electrode
common
Prior art date
Application number
KR1020110122422A
Other languages
Korean (ko)
Other versions
KR101912937B1 (en
Inventor
신훈섭
신종석
공준성
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110122422A priority Critical patent/KR101912937B1/en
Publication of KR20130056694A publication Critical patent/KR20130056694A/en
Application granted granted Critical
Publication of KR101912937B1 publication Critical patent/KR101912937B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134381—Hybrid switching mode, i.e. for applying an electric field with components parallel and orthogonal to the substrates

Abstract

PURPOSE: A hybrid mode in-plane electric field LCD(Liquid Crystal Display) device is provided to form a horizontal electric field within a pixel area by using a structure combining an IPS(Information Provider System) mode and an FFS(Fringe Field Switching) mode. CONSTITUTION: A lower pixel electrode and a lower common electrode(COM) are separated in a first gap and include a rod shape of a first line width within a pixel area. A passivation layer(PAS) covers the lower common electrode and the lower pixel electrode. An upper common electrode(COM) and an upper pixel electrode are arranged between the lower pixel electrode and the lower common electrode and include the rod shape of a second line width. The lower common electrode or a vertical unit(PV) of the lower pixel electrode is overlapped with the common electrode in order to form sub-capacitance(STG).

Description

하이브리드 모드 수평 전계형 액정표시장치{Hybrid Mode Horizontal Electric Field Type Liquid Crystal Display Device}Hybrid mode horizontal electric field type liquid crystal display device

본 발명은 하이브리드 모드(Hybrid Mode)로 작동하는 수평 전계형 액정표시장치에 관한 것이다. 특히, 본 발명은 IPS 모드와 FFS 모드를 조합하여 투과율을 높인 하이브리드 모드로 작동하는 수평 전계형 액정표시장치에 관한 것이다.The present invention relates to a horizontal field type liquid crystal display device operating in a hybrid mode. In particular, the present invention relates to a horizontal field type liquid crystal display device operating in a hybrid mode in which the transmittance is increased by combining the IPS mode and the FFS mode.

최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 평판 표시장치에는 액정 표시장치 (Liquid Crystal Display: LCD), 전계 방출 표시장치(Field Emission Display: FED), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP) 및 전계발광소자 (Electroluminescence Device) 등이 있다. 양산화 기술, 구동수단의 용이성, 고화질의 구현, 저전력의 구동 수단이라는 이유로 하여 박막 트랜지스터(Thin Film Transistor: TFT)가 매트릭스 배열로 배치된 기판을 이용한 액정표시장치 혹은 유기전계발광 표시장치 등이 각광을 받고 있다.2. Description of the Related Art Recently, various flat panel display devices capable of reducing weight and volume, which are disadvantages of cathode ray tubes (CRTs), have been developed. The flat panel display includes a liquid crystal display (LCD), a field emission display (FED), a plasma display panel (PDP), and an electroluminescence device. Due to mass production technology, ease of driving means, high definition, and low power driving means, liquid crystal displays or organic electroluminescent displays using substrates in which thin film transistors (TFTs) are arranged in a matrix array have been spotlighted. I am getting it.

평판 표시장치의 대명사 격인 액정 표시 장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시한다. 이러한 액정 표시 장치는 액정을 구동시키는 전계의 방향에 따라 수직 전계형과 수평 전계형으로 대별된다.The liquid crystal display device, which is a pronoun of the flat panel display device, displays an image by adjusting the light transmittance of the liquid crystal using an electric field. Such liquid crystal display devices are classified into vertical electric field types and horizontal electric field types according to the direction of the electric field for driving the liquid crystal.

수직 전계형 액정 표시 장치는 상부기판 상에 형성된 공통전극과 하부기판 상에 형성된 화소 전극이 서로 대향되게 배치되어 이들 사이에 형성되는 수직 전계에 의해 TN(Twisted Nemastic) 모드의 액정을 구동한다. 이러한 수직 전계형 액정 표시 장치는 개구율이 큰 장점을 가지는 반면 시야각이 90도 정도로 좁은 단점을 가진다.In a vertical field type liquid crystal display, a common electrode formed on an upper substrate and a pixel electrode formed on a lower substrate are disposed to face each other to drive a liquid crystal of TN (Twisted Nemastic) mode by a vertical electric field formed therebetween. Such a vertical electric field type liquid crystal display device has a disadvantage that the aperture ratio is large, but the viewing angle is as narrow as 90 degrees.

수평 전계형 액정 표시 장치는 하부 기판에 화소 전극과 공통 전극을 모두 형성하여, 두 전극들 사이에 수평 전계를 형성함으로써, 액정을 구동한다. 수평 전계형 액정 표시 장치는 화소 전극과 공통 전극의 배치 방식에 따라, 인 플레인 스위칭(In Plane Switching; IPS) 모드와 프린지 필드 스위칭(Fringe Field Switching; FFS) 모드로 대별된다. 이러한 수평 전계형 액정 표시 장치들은 시야각이 160도 정도로 수직 전계 방식에 비해 넓으며, 구동 속도가 빠르다는 장점을 가진다. 따라서, 더 좋은 표시 품질을 제공하는 수평 전계형 액정표시장치에 대한 요구가 날로 증가하고 있다.In a horizontal field type liquid crystal display, both a pixel electrode and a common electrode are formed on a lower substrate to form a horizontal electric field between the two electrodes, thereby driving the liquid crystal. A horizontal field type liquid crystal display device is roughly classified into an in plane switching (IPS) mode and a fringe field switching (FFS) mode according to the arrangement method of the pixel electrode and the common electrode. The horizontal field type liquid crystal display devices have a viewing angle of about 160 degrees and are wider than the vertical field type, and have a high driving speed. Thus, there is an increasing demand for horizontal field type liquid crystal displays that provide better display quality.

먼저, 도면을 참조하여, IPS 모드 수평 전계형 액정 표시 장치에 대해 살펴본다. 도 1은 종래 기술에 의한 IPS 모드로 작동하는 수평 전계형 액정표시장치를 구성하는 박막 트랜지스터 기판의 구조를 나타내는 평면도이다. 도 2는 도 1에서 절취선 I-I'로 자른 종래 기술에 의한 IPS 모드 수평 전계형 액정표시장치를 구성하는 박막 트랜지스터 기판의 구조를 나타내는 단면도이다.First, the IPS mode horizontal field type liquid crystal display will be described with reference to the drawings. 1 is a plan view showing the structure of a thin film transistor substrate constituting a horizontal field type liquid crystal display device operating in the IPS mode according to the prior art. FIG. 2 is a cross-sectional view illustrating a structure of a thin film transistor substrate constituting an IPS mode horizontal field type liquid crystal display device according to the related art, which is taken along the line II ′ in FIG. 1.

도 1 및 2를 참조하면, IPS 모드 수평 전계형 액정표시장치용 박막 트랜지스터 기판은, 투명 유리 기판(SUB) 위에 가로 방향으로 진행하는 복수 개의 게이트 배선(GL), 그리고 세로 방향으로 진행하는 복수 개의 데이터 배선(DL)을 포함한다. 게이트 배선(GL)과 데이터 배선(DL)들이 교차하여 화소 영역이 정의된다. 화소 영역의 한쪽 구석에는 박막 트랜지스터(T)가 배치된다.1 and 2, a thin film transistor substrate for an IPS mode horizontal field type liquid crystal display device includes a plurality of gate lines GL running in a horizontal direction on a transparent glass substrate SUB, and a plurality of data running in a vertical direction. The wiring DL is included. The pixel area is defined by the crossing of the gate line GL and the data line DL. The thin film transistor T is disposed in one corner of the pixel region.

박막 트랜지스터(T)는 게이트 배선(GL)에서 분기하는 게이트 전극(G), 데이터 배선(DL)에서 분기하는 소스 전극(S), 그리고, 소스 전극(S)과 일정 거리 이격하여 대향하는 드레인 전극(D)을 포함한다. 드레인 전극(D)에는 박막 트랜지스터(T)의 스위칭 동작에 따라 영상 신호에 대응하는 화소 전압을 인가받는 화소 전극(PXL)이 연결된다.The thin film transistor T may include a gate electrode G branching from the gate line GL, a source electrode S branching from the data line DL, and a drain electrode facing away from the source electrode S by a predetermined distance. (D). The pixel electrode PXL to which the pixel voltage corresponding to the image signal is applied is connected to the drain electrode D according to the switching operation of the thin film transistor T.

액정 셀을 구동하기 위해서는 화소 전압에 대향하는 공통 전압이 있어야 한다. 화소 영역에는 화소 전극(PXL)과 대향하는 공통 전극(COM)이 더 포함되고, 공통 전극(COM)에 공통 전압을 인가하기 위한 공통 배선(CL)이 게이트 배선(GL)과 나란하게 배열된다. 또한, 화소 전극(PXL)과 공통 배선(COM)이 일부 중첩하여 화소 전극에 인가된 화소 전압을 한 프레임 동안 유지할 수 있도록 하는 보조 용량(STG)이 형성된다. IPS 모드 수평 전계형의 액정표시장치의 경우, 화소 전극(PXL)과 공통 전극(COM)은 기판(SUB)에 대해 수평 방향으로 이격되어 배치되어 있어 그 사이에서 화소 전압과 공통 전압 사이의 전압 차이에 의한 전계를 형성한다. 이 전계의 크기에 따라 액정 셀들이 재배치되며, 액정 셀들의 광학적 이방성 특성을 이용하여 화상을 구현한다.In order to drive the liquid crystal cell, there must be a common voltage opposite to the pixel voltage. The pixel region further includes a common electrode COM facing the pixel electrode PXL, and the common wiring CL for applying a common voltage to the common electrode COM is arranged in parallel with the gate wiring GL. In addition, the storage capacitor STG may be formed by partially overlapping the pixel electrode PXL and the common wiring COM to maintain the pixel voltage applied to the pixel electrode for one frame. In the case of an IPS mode horizontal electric field type liquid crystal display device, the pixel electrode PXL and the common electrode COM are spaced apart from each other in the horizontal direction with respect to the substrate SUB. To form an electric field. Liquid crystal cells are rearranged according to the size of the electric field, and an image is realized by using optical anisotropy characteristics of the liquid crystal cells.

상기 설명한 바와 같은 IPS 모드 수평 전계형 액정표시장치에서 액정층을 구동하는 수평 전계 형성에 대하여 상세히 살펴보면 다음과 같다. 도 3은 도 2에서 화소 영역 일부를 확대한 단면도로, IPS 모드 수평 전계형 액정표시장치의 화소 전극과 공통전극 사이에서 형성되는 수평 전계 및 액정분자의 구동상태를 나타내는 개략도이다.The horizontal electric field for driving the liquid crystal layer in the IPS mode horizontal electric field type liquid crystal display device as described above will be described in detail as follows. FIG. 3 is an enlarged cross-sectional view of a portion of the pixel region in FIG. 2 and illustrates a driving state of a horizontal electric field and a liquid crystal molecule formed between a pixel electrode and a common electrode of an IPS mode horizontal field type liquid crystal display device.

도 3을 참조하면, 화소전극(PXL)과 공통전극(COM)이 동일 평면상에서 수평 방향으로 나란하게 형성되어 있다. 화소전극(PXL)과 공통전극(COM) 사이에 직류 전압차이가 발생하면, 도 3의 가는 실선과 같이 전기장이 형성된다. 앞에서 설명했듯이, 화소전극(PXL)과 공통전극(COM)은 막대모양을 갖는다. 그리고 화소전극(PXL)과 공통전극(COM)은 일정 간격으로 배치되어 있다.Referring to FIG. 3, the pixel electrode PXL and the common electrode COM are formed side by side in the horizontal direction on the same plane. When a DC voltage difference occurs between the pixel electrode PXL and the common electrode COM, an electric field is formed as shown in the solid solid line of FIG. 3. As described above, the pixel electrode PXL and the common electrode COM have a rod shape. The pixel electrode PXL and the common electrode COM are disposed at regular intervals.

현재 주력으로 생산하고 있는 IPS 모드 수평 전계형 액정표시장치는, 도 3에 도시한 바와 같이, 화소전극(PXL)과 공통전극(COM)은 대략 4㎛ 정도의 선 폭을 갖는 막대 형상을 갖는다. 그리고 화소전극(PXL)과 공통전극(COM)은 선 폭의 2.5~3배에 해당하는 10~12㎛ 정도의 간격을 갖도록 배열된다. 그리고 화소전극(PXL)과 공통전극(COM) 위에는 액정층을 구성하는 액정 분자(LCM)들의 초기 배향 상태를 결정하는 배향막(ALG)이 형성되어 있다.As shown in FIG. 3, the pixel electrode PXL and the common electrode COM each have a bar shape having a line width of about 4 μm. The pixel electrode PXL and the common electrode COM are arranged to have an interval of about 10 to 12 μm corresponding to 2.5 to 3 times the line width. An alignment layer ALG is formed on the pixel electrode PXL and the common electrode COM to determine an initial alignment state of the liquid crystal molecules LCM constituting the liquid crystal layer.

화소전극(PXL)과 공통전극(COM) 사이에 전계가 형성되면, 액정 분자(LCM)들은 전계의 영향으로 재정렬한다. 이와 같은 상태에서, 화소전극(PXL)과 공통전극(COM) 사이에 전계가 인가될 경우, 수평 전계는 화소전극(PXL)과 공통전극(COM)의 서로 가장 인접한 측면 사이에서 형성된다. 반면에, 화소전극(PXL)과 공통전극(COM) 바로 윗면에서는 수평 전계가 형성되지 않고, 거의 수직 방향으로만 약한 전계가 발생한다.When an electric field is formed between the pixel electrode PXL and the common electrode COM, the liquid crystal molecules LCM are rearranged under the influence of the electric field. In this state, when an electric field is applied between the pixel electrode PXL and the common electrode COM, a horizontal electric field is formed between the adjacent sides of the pixel electrode PXL and the common electrode COM. On the other hand, a horizontal electric field is not formed on the surface immediately above the pixel electrode PXL and the common electrode COM, and a weak electric field is generated only in a substantially vertical direction.

이때, 도 3에서와 같이 화소전극(PXL)과 공통전극(COM) 위에 놓여 있는 액정 분자(LCM)들 대부분은 수평 전계에 의해 재배열되지 않고, 배향막(ALG)에 의한 초기 배열 상태를 유지하게 된다. 즉, 화소전극(PXL)과 공통전극(COM) 사이의 액정 분자(LCM)들은 수평 전계에 의해 구동되어 표시 기능을 발휘 하지만, 화소 전극(PXL)과 공통 전극(COM) 바로 위에 놓인 액정 분자(LCM)들은 수평 전계에 의해 구동되지 않아 표시 기능을 발휘하지 못한다. 따라서, 화소전극(PXL)과 공통전극(COM)이 차지하는 부분은 비 표시영역(NDA)이 되며, 화소전극(PXL)과 공통전극(COM) 사이 공간만이 표시영역(NA)이 된다.At this time, as shown in FIG. 3, most of the liquid crystal molecules LCM disposed on the pixel electrode PXL and the common electrode COM are not rearranged by a horizontal electric field, and maintain an initial arrangement state by the alignment layer ALC. do. That is, the liquid crystal molecules LCM between the pixel electrode PXL and the common electrode COM are driven by a horizontal electric field to display a display function. However, the liquid crystal molecules (LCM) disposed directly above the pixel electrode PXL and the common electrode COM may be formed. The LCMs are not driven by the horizontal electric field and thus do not display. Therefore, the portion occupied by the pixel electrode PXL and the common electrode COM becomes the non-display area NDA, and only the space between the pixel electrode PXL and the common electrode COM becomes the display area NA.

이와 같이, IPS 모드 수평 전계형에서는 화소 영역 중에서도 화소전극(PXL)과 공통전극(COM)이 차지하는 면적은 개구율 및 휘도에 기여하지 않는 영역이 된다. 이와 같이, 수평 전계형 액정표시장치에서는 화소전극(PXL) 및 공통전극(COM)을 투명 도전물질로 제조하더라도, 개구율 및 휘도를 저해하는 요인이 되고 있다.As described above, in the IPS mode horizontal electric field type, the area occupied by the pixel electrode PXL and the common electrode COM among the pixel areas is a region which does not contribute to the aperture ratio and the luminance. As described above, even when the pixel electrode PXL and the common electrode COM are made of a transparent conductive material in the horizontal field type liquid crystal display, the aperture ratio and the luminance are hindered.

IPS 모드 수평 전계형의 단점을 해소하기 위해 제시된 방식으로 FFS 모드 수평 전계형 액정표시장치가 있다. 도면을 참조하여, FFS 모드 수평 전계형 액정 표시 장치에 대해 살펴본다. 도 4는 종래 기술에 의한 FFS 모드로 작동하는 수평 전계형 액정표시장치를 구성하는 박막 트랜지스터 기판의 구조를 나타내는 평면도이다. 도 5는 도 4에서 절취선 II-II'로 자른 종래 기술에 의한 FFS 모드 수평 전계형 액정표시장치를 구성하는 박막 트랜지스터 기판의 구조를 나타내는 단면도이다.In order to solve the drawbacks of the IPS mode horizontal electric field type, there is a FFS mode horizontal electric field type liquid crystal display device. An FFS mode horizontal field type liquid crystal display device will be described with reference to the drawings. 4 is a plan view showing the structure of a thin film transistor substrate constituting a horizontal field type liquid crystal display device operating in the FFS mode according to the prior art. FIG. 5 is a cross-sectional view illustrating a structure of a thin film transistor substrate constituting a FFS mode horizontal field type liquid crystal display device according to the related art, taken by cutting line II-II ′ in FIG. 4.

도 4 및 5를 참조하면, FFS 모드 수평 전계형 액정표시장치용 박막 트랜지스터 기판은 하부 기판(SUB) 위에 게이트 절연막(GI)을 사이에 두고 교차하는 게이트 배선(GL) 및 데이터 배선(DL), 그리고 그 교차부마다 형성된 박막 트랜지스터(T)를 구비한다. 또한, 박막 트랜지스터 기판은 게이트 배선(GL) 및 데이터 배선(DL)의 교차 구조로 화소 영역을 정의한다. 이 화소 영역에는 프린지 필드를 형성하도록 보호막(PAS)을 사이에 두고 형성된 화소전극(PXL)과 공통전극(COM)을 구비한다. 여기서는, 화소 전극(PXL)은 화소 영역에 대응하는 대략 장방형의 모양을 갖고, 공통전극(COM)은 평행한 다수 개의 띠 모양으로 형성한다.4 and 5, a thin film transistor substrate for an FFS mode horizontal electric field type liquid crystal display includes a gate wiring GL and a data wiring DL crossing a gate insulating film GI on a lower substrate SUB, And a thin film transistor T formed at each of the intersections. Further, the thin film transistor substrate defines a pixel region with an intersection structure of a gate line GL and a data line DL. The pixel region includes a pixel electrode PXL and a common electrode COM formed with a passivation film PAS therebetween to form a fringe field. Here, the pixel electrode PXL has a substantially rectangular shape corresponding to the pixel region, and the common electrode COM is formed into a plurality of parallel strips.

공통전극(COM)은 게이트 배선(GL)과 나란하게 배열된 공통 배선(CL)에서 분기한다. 공통전극(COM)은 공통 배선(CL)을 통해 액정 구동을 위한 기준 전압(혹은 공통 전압)을 공급받는다.The common electrode COM branches off from the common line CL arranged in parallel with the gate line GL. The common electrode COM receives a reference voltage (or a common voltage) for driving the liquid crystal through the common line CL.

박막 트랜지스터(T)는 게이트 배선(GL)의 게이트 신호에 응답하여 데이터 배선(DL)의 화소 신호가 화소전극(PXL)에 충전되어 유지하도록 한다. 이를 위해, 박막 트랜지스터(T)는 게이트 배선(GL)에서 분기한 게이트 전극(G), 데이터 배선(DL)에서 분기된 소스 전극(S), 소스 전극(S)과 대향하며 화소전극(PXL)과 접속된 드레인 전극(D), 그리고 게이트 절연막(GI) 위에서 게이트 전극(G)과 중첩하며 소스 전극(S)과 드레인 전극(D) 사이에 채널을 형성하는 산화물 반도체 채널 층(A)을 포함한다.The thin film transistor T keeps the pixel signal of the data line DL charged in the pixel electrode PXL in response to the gate signal of the gate line GL. To this end, the thin film transistor T faces the gate electrode G branched from the gate line GL, the source electrode S branched from the data line DL, and the source electrode S, and faces the pixel electrode PXL. And an oxide semiconductor channel layer (A) connected to the drain electrode (D) and overlying the gate electrode (G) on the gate insulating film (GI) and forming a channel between the source electrode (S) and the drain electrode (D). do.

특히, FFS 모드 수평 전계형의 경우 화소 전극(PXL)과 공통전극(COM)이 중첩된 구조를 갖는다. 이 중첩된 부분이 보조 용량(STG)을 형성하는데, IPS 모드에 비해 보조 용량(STG)의 면적이 훨씬 크다. 따라서, 보조 용량(STG)을 구동하는데 적합하도록 반도체 층(A)을 높은 전하 이동도 특성이 높은 산화물 반도체 물질로 형성하는 것이 바람직하다. 산화물 반도체 물질은 소자의 안정성을 확보하기 위해 상부 표면에 식각액으로부터 보호를 위한 에치 스토퍼(ES)를 더 포함하는 것이 바람직하다. 구체적으로 설명하면, 소스 전극(S)과 드레인 전극(D) 사이의 분리된 부분을 통해 유입되는 식각액으로부터 산화물 반도체 채널 층(A)을 보호하도록 에치 스토퍼(ES)를 형성하는 것이 바람직하다.In particular, in the case of the FFS mode horizontal electric field type, the pixel electrode PXL and the common electrode COM overlap each other. The overlapped portion forms the storage capacitor STG, which has a much larger area of the storage capacitor STG than the IPS mode. Therefore, it is preferable to form the semiconductor layer A from an oxide semiconductor material having a high charge mobility property so as to be suitable for driving the storage capacitor STG. The oxide semiconductor material preferably further includes an etch stopper (ES) for protecting the upper surface from the etchant to ensure stability of the device. More specifically, it is preferable to form the etch stopper ES so as to protect the oxide semiconductor channel layer A from the etchant flowing through the separated portion between the source electrode S and the drain electrode D.

게이트 배선(GL)의 일측 단부에는 외부로부터 게이트 신호를 인가받기 위한 게이트 패드(GP)가 형성된다. 게이트 패드(GP)는 게이트 절연막(GI)과 보호막(PAS)을 관통하는 게이트 패드 콘택홀(GPH)을 통해 게이트 패드 단자(GPT)와 접촉한다. 한편, 데이터 배선(DL)의 일측 단부에는 외부로부터 화소 신호를 인가받기 위한 데이터 패드(DP)를 포함한다. 데이터 패드(DP)는 보호막(PAS)을 관통하는 데이터 패드 콘택홀(DPH)을 통해 데이터 패드 단자(DPT)와 접촉한다.At one end of the gate wiring GL, a gate pad GP for receiving a gate signal from the outside is formed. The gate pad GP contacts the gate pad terminal GPT through the gate pad contact hole GPH passing through the gate insulating layer GI and the passivation layer PAS. Meanwhile, one end of the data line DL includes a data pad DP for receiving a pixel signal from the outside. The data pad DP contacts the data pad terminal DPT through the data pad contact hole DPH passing through the passivation layer PAS.

화소전극(PXL)은 게이트 절연막(GI) 위에 형성된다. 그리고 반도체 채널 층(A)의 타측면 상부면과 접촉하는 드레인 전극(D)의 일측변과 접촉한다.The pixel electrode PXL is formed on the gate insulating film GI. And comes in contact with one side of the drain electrode (D) in contact with the upper surface of the other side of the semiconductor channel layer (A).

한편, 공통전극(COM)은 화소전극(PXL)을 덮는 보호막(PAS)을 사이에 두고 화소전극(PXL)과 중첩되게 형성된다. 이와 같은 화소전극(PXL)과 공통전극(COM) 사이에서 전계가 형성되어 박막 트랜지스터 기판과 컬러 필터 기판 사이에서 수평 방향으로 배열된 액정분자들이 유전 이방성에 의해 회전한다. 그리고 액정 분자들의 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라져 계조를 구현한다.The common electrode COM is formed to overlap the pixel electrode PXL with the passivation layer PAS covering the pixel electrode PXL interposed therebetween. An electric field is formed between the pixel electrode PXL and the common electrode COM such that liquid crystal molecules arranged in a horizontal direction between the thin film transistor substrate and the color filter substrate rotate by dielectric anisotropy. The transmittance of light passing through the pixel region is varied according to the degree of rotation of the liquid crystal molecules, thereby realizing the gradation.

이상과 같은, FFS 모드의 수평 전계형 액정표시장치는 화소 전극(PXL)과 공통전극(COM)이 완전히 중첩된 구조를 갖는다. 도 6은 도 5에서 화소 영역 일부를 확대한 단면도로, FFS 모드 수평 전계형 액정표시장치의 화소 전극과 공통전극 사이에서 형성되는 수평 전계 및 액정분자의 구동상태를 나타내는 개략도이다.As described above, the horizontal field type liquid crystal display of the FFS mode has a structure in which the pixel electrode PXL and the common electrode COM are completely overlapped. FIG. 6 is an enlarged cross-sectional view of a portion of the pixel region in FIG. 5 and is a schematic diagram illustrating a driving state of a horizontal electric field and a liquid crystal molecule formed between a pixel electrode and a common electrode of an FFS mode horizontal field type liquid crystal display device.

도 6에서 보는 바와 같이, FFS 모드에서는 화소전극(PXL) 및 공통전극(COM) 자체 바로 상부 영역에서도 프린지 필드에 의한 수평 전계가 형성된다. IPS 모드와 비교했을 때, 훨씬 높은 개구율을 확보할 수 있다. 그러나 FFS 모드에서는 화소전극(PXL)과 중첩하여 형성된 다수 개의 공통전극(COM)들 사이의 정 중앙부(ⓛ)에서는 수평 전계가 약하게 형성된다.As shown in FIG. 6, in the FFS mode, a horizontal electric field is formed by the fringe field even in an area immediately above the pixel electrode PXL and the common electrode COM itself. Compared with the IPS mode, a much higher aperture ratio can be obtained. However, in the FFS mode, the horizontal electric field is weakly formed in the center portion ⓛ between the plurality of common electrodes COM overlapping the pixel electrode PXL.

즉, 화소전극(PXL)과 공통전극(COM) 사이에 직류 전압차이가 발생하면, 도 6에서 도시한 가는 실선과 같이 형태로 전기장이 형성된다. 도 6에서와 같이, 화소 영역 내의 대부분 영역에서 수평 전계가 형성되지만, 이웃하는 공통전극(COM)들 사이, 특히 정 중앙부(ⓛ)에서는 수평 전계가 약해지는 영역이 발생한다. 그 결과, 이 부분에서의 투과율이 감소하는 현상이 발생한다.That is, when a DC voltage difference occurs between the pixel electrode PXL and the common electrode COM, an electric field is formed in the form of a thin solid line shown in FIG. 6. As shown in FIG. 6, a horizontal electric field is formed in most regions within the pixel region, but a region in which the horizontal electric field weakens among neighboring common electrodes COM, particularly in the center portion ⓛ occurs. As a result, the transmittance at this portion is reduced.

이와 같이 FFS 모드가 IPS 모드에 비해서 개구율이 개선된 것은 확실하지만, 여전히 투과율을 저해하는 구조적인 문제점을 내포하고 있다. 고 해상도 액정표시장치가 요구되고 있는 상황에서는 동일한 소비 전력으로 더 높은 휘도값을 갖는 액정표시장치가 절실하게 필요한 상황이다.As described above, although it is clear that the aperture ratio is improved as compared with the IPS mode in the FFS mode, it still has a structural problem of hindering the transmittance. In a situation where a high resolution liquid crystal display device is required, a liquid crystal display device having a higher luminance value at the same power consumption is desperately needed.

본 발명의 목적은 상기 문제점들을 극복하기 위해 고안된 것으로, 개구율 및 투과율을 향상한 수평전계형 액정표시장치를 제공하는 데 있다. 본 발명의 다른 목적은, IPS 모드와 FFS 모드를 조합하여 투과율을 높여 휘도 값을 향상시킨 하이브리드(Hybrid) 모드 수평 전계형 액정표시장치를 제공하는 데 있다.SUMMARY OF THE INVENTION An object of the present invention is to overcome the above problems, and to provide a horizontal field type liquid crystal display device having improved aperture ratio and transmittance. Another object of the present invention is to provide a hybrid mode horizontal field type liquid crystal display device in which the IPS mode and the FFS mode are combined to increase the transmittance to improve the luminance value.

상기 본 발명의 목적을 달성하기 위해, 본 발명에 의한 하이브리드 모드 수평전계형 액정표시장치는, 기판; 상기 기판 위에서 매트릭스 방식으로 배열된 화소 영역; 상기 화소 영역 내에서 제1 선폭을 갖는 막대 형상을 갖고 제1 간격으로 이격하여 배열된 하부 화소 전극 및 하부 공통 전극; 상기 하부 화소 전극 및 상기 하부 공통 전극을 덮는 보호막; 그리고 상기 보호막 위에서 상기 하부 화소 전극과 상기 하부 공통 전극 사이에 배열되며 제2 선폭을 갖는 막대 형상을 갖고 제2 간격으로 이격하여 배열된 상부 공통 전극 및 상부 화소 전극을 포함한다.In order to achieve the object of the present invention, a hybrid mode horizontal field type liquid crystal display device according to the present invention, a substrate; Pixel regions arranged in a matrix manner on the substrate; A lower pixel electrode and a lower common electrode having a bar shape having a first line width in the pixel area and arranged at a first interval; A passivation layer covering the lower pixel electrode and the lower common electrode; And an upper common electrode and an upper pixel electrode arranged between the lower pixel electrode and the lower common electrode on the passivation layer and having a rod shape having a second line width and arranged at a second interval.

상기 하부 화소 전극은 상기 상부 공통 전극과 이웃하여 배열되고, 상기 하부 공통 전극은 상기 상부 화소 전극과 이웃하여 배열되는 것을 특징으로 한다.The lower pixel electrode is arranged adjacent to the upper common electrode, and the lower common electrode is arranged adjacent to the upper pixel electrode.

이웃하는 상기 하부 화소 전극과 상기 상부 공통 전극 및 이웃하는 상기 하부 공통 전극과 상기 상부 화소 전극 중 적어도 어느 한 쌍은 상기 보호막을 사이에 두고 일부 영역이 중첩하여 형성된 보조 용량을 더 포함하는 것을 특징으로 한다.At least one pair of the neighboring lower pixel electrode, the upper common electrode, and the neighboring lower common electrode and the upper pixel electrode may further include a storage capacitor formed by overlapping a partial region with the passivation layer therebetween. do.

상기 화소 영역 내의 타측 변에 형성되며, 상기 하부 화소 전극 및 상기 상부 화소 전극과 연결된 화소 전극 연결부를 더 포함하는 것을 특징으로 한다.And a pixel electrode connection part formed on the other side of the pixel area and connected to the lower pixel electrode and the upper pixel electrode.

상기 화소 전극 연결부는 상기 보호막 아래층에 형성되고; 상기 하부 화소 전극은 상기 화소 전극 연결부에서 직접 분기되며; 상기 상부 화소 전극은 상기 보호막에 형성된 화소 전극 콘택홀을 통해 상기 화소 전극 연결부에 연결되는 것을 특징으로 한다.The pixel electrode connection portion is formed under the passivation layer; The lower pixel electrode is directly branched from the pixel electrode connection portion; The upper pixel electrode is connected to the pixel electrode connection part through a pixel electrode contact hole formed in the passivation layer.

상기 화소 영역의 일측변에 형성되며, 상기 하부 공통 전극 및 상기 상부 공통 전극과 연결된 공통 배선을 더 포함하는 것을 특징으로 한다.And a common line formed on one side of the pixel area and connected to the lower common electrode and the upper common electrode.

상기 공통 배선은 상기 보호막 위에 형성되고; 상기 상부 공통 전극은 상기 공통 배선에서 직접 분기되며; 상기 하부 공통 전극은 상기 보호막에 형성된 공통 전극 콘택홀을 통해 상기 공통 배선에 연결되는 것을 특징으로 한다.The common wiring is formed on the protective film; The upper common electrode is directly branched from the common wiring; The lower common electrode may be connected to the common wire through a common electrode contact hole formed in the passivation layer.

상기 화소 영역을 정의하며 게이트 절연막을 사이에 두고 서로 직교하는 게이트 배선과 데이터 배선을 더 포함하는 것을 특징으로 한다.The pixel region may further include gate lines and data lines that are orthogonal to each other with the gate insulating layer interposed therebetween.

상기 화소 영역의 일측부에 형성되고; 상기 게이트 배선 및 상기 데이터 배선과 연결되며; 상기 화소 전극에 연결된 박막 트랜지스터를 더 포함하는 것을 특징으로 한다.Is formed in one side of the pixel region; Is connected with the gate wiring and the data wiring; The thin film transistor may further include a thin film transistor connected to the pixel electrode.

상기 박막 트랜지스터는, 상기 게이트 배선에 연결된 게이트 전극; 상기 게이트 절연막 위에서 상기 게이트 전극과 중첩하는 반도체 채널 층; 상기 반도체 채널층의 일측변과 접촉하며, 상기 데이터 배선에 연결된 소스 전극; 상기 반도체 채널층의 타측변과 접촉하며, 상기 소스 전극과 일정 거리 이격하여 대향하고, 상기 화소 전극에 접촉하는 드레인 전극을 포함하는 것을 특징으로 한다.The thin film transistor may include a gate electrode connected to the gate line; A semiconductor channel layer overlying the gate electrode on the gate insulating layer; A source electrode in contact with one side of the semiconductor channel layer and connected to the data line; And a drain electrode in contact with the other side of the semiconductor channel layer, facing the source electrode at a predetermined distance, and in contact with the pixel electrode.

본 발명에 의한 하이브리드 모드 수평전계형 액정표시장치는 IPS 모드와 FFS 모드를 조합한 구조를 갖는다. 따라서, IPS 모드의 단점과 FFS 모드의 단점을 모두 극복하여 화소 영역 내에서 고른 수평 전계를 형성할 수 있다. 그 결과, 화소 영역의 투과율 및 개구율이 높아진다. 즉, 본 발명은 동일한 광량을 제공하는 동일한 소비 전력으로 더 높은 휘도 값을 갖는 양질의 영상을 제공하는 액정표시장치를 제공할 수 있다.The hybrid mode horizontal field type liquid crystal display device according to the present invention has a structure combining the IPS mode and the FFS mode. Therefore, both the disadvantages of the IPS mode and the FFS mode can be overcome to form an even horizontal electric field in the pixel area. As a result, the transmittance and aperture ratio of the pixel region are increased. That is, the present invention can provide a liquid crystal display device that provides a high quality image having a higher luminance value with the same power consumption providing the same amount of light.

도 1은 종래 기술에 의한 IPS 모드로 작동하는 수평 전계형 액정표시장치를 구성하는 박막 트랜지스터 기판의 구조를 나타내는 평면도.
도 2는 도 1에서 절취선 I-I'로 자른 종래 기술에 의한 IPS 모드 수평 전계형 액정표시장치를 구성하는 박막 트랜지스터 기판의 구조를 나타내는 단면도.
도 3은 도 2에서 화소 영역 일부를 확대한 단면도로, IPS 모드 수평 전계형 액정표시장치의 화소 전극과 공통전극 사이에서 형성되는 수평 전계 및 액정분자의 구동상태를 나타내는 개략도.
도 4는 종래 기술에 의한 FFS 모드로 작동하는 수평 전계형 액정표시장치를 구성하는 박막 트랜지스터 기판의 구조를 나타내는 평면도.
도 5는 도 4에서 절취선 II-II'로 자른 종래 기술에 의한 FFS 모드 수평 전계형 액정표시장치를 구성하는 박막 트랜지스터 기판의 구조를 나타내는 단면도.
도 6은 도 5에서 화소 영역 일부를 확대한 단면도로, FFS 모드 수평 전계형 액정표시장치의 화소 전극과 공통전극 사이에서 형성되는 수평 전계 및 액정분자의 구동상태를 나타내는 개략도.
도 7은 본 발명에 의한 하이브리드 모드 수평 전계형 액정표시장치용 박막 트랜지스터 기판의 구조를 나타내는 평면도.
도 8은 도 7에서 절취선 III-III'로 자른 본 발명에 의한 하이브리드 모드 수평 전계형 액정표시장치를 구성하는 박막 트랜지스터 기판의 구조를 나타내는 단면도.
도 9는 도 7에서 화소 영역 일부를 확대한 단면도로, 본 발명에 의한 하이브리드 모드 수평 전계형 액정표시장치의 화소 전극과 공통전극 사이에서 형성되는 수평 전계 및 액정분자의 구동상태를 나타내는 개략도.1 is a plan view showing the structure of a thin film transistor substrate constituting a horizontal field type liquid crystal display device operating in IPS mode according to the prior art.
FIG. 2 is a cross-sectional view illustrating a structure of a thin film transistor substrate constituting an IPS mode horizontal field type liquid crystal display device according to the related art, taken along the line II ′ in FIG. 1.
3 is an enlarged cross-sectional view of a portion of a pixel region in FIG. 2 and illustrates a driving state of a horizontal electric field and a liquid crystal molecule formed between a pixel electrode and a common electrode of an IPS mode horizontal field type liquid crystal display device;
4 is a plan view showing the structure of a thin film transistor substrate constituting a horizontal field type liquid crystal display device operating in FFS mode according to the prior art.
FIG. 5 is a cross-sectional view illustrating a structure of a thin film transistor substrate constituting an FFS mode horizontal field type liquid crystal display device according to the related art, taken along the line II-II ′ in FIG. 4.
FIG. 6 is an enlarged cross-sectional view of a portion of a pixel region in FIG. 5 and illustrates a driving state of a horizontal electric field and a liquid crystal molecule formed between a pixel electrode and a common electrode of an FFS mode horizontal field type liquid crystal display device; FIG.
7 is a plan view showing the structure of a thin film transistor substrate for a hybrid mode horizontal field type liquid crystal display device according to the present invention;
FIG. 8 is a cross-sectional view illustrating a structure of a thin film transistor substrate constituting a hybrid mode horizontal field type liquid crystal display device according to the present invention taken along the line III-III ′ of FIG. 7.
FIG. 9 is an enlarged cross-sectional view of a portion of a pixel region in FIG. 7 and illustrating a driving state of a horizontal electric field and a liquid crystal molecule formed between a pixel electrode and a common electrode of a hybrid mode horizontal field type liquid crystal display according to the present invention; FIG.

이하, 첨부한 도면 도 7 내지 9를 참조하여 본 발명에 따른 바람직한 실시 예를 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 실질적으로 동일한 구성 요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기술 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Like reference numerals throughout the specification denote substantially identical components. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS In the following description, a detailed description of known technologies or configurations related to the present invention will be omitted when it is determined that the gist of the present invention may be unnecessarily obscured.

도 7은 본 발명에 의한 하이브리드 모드 수평 전계형 액정표시장치용 박막 트랜지스터 기판의 구조를 나타내는 평면도이다. 도 8은 도 7에서 절취선 III-III'로 자른 본 발명에 의한 하이브리드 모드 수평 전계형 액정표시장치를 구성하는 박막 트랜지스터 기판의 구조를 나타내는 단면도이다.7 is a plan view showing the structure of a thin film transistor substrate for a hybrid mode horizontal field type liquid crystal display according to the present invention. FIG. 8 is a cross-sectional view illustrating a structure of a thin film transistor substrate constituting a hybrid mode horizontal field type liquid crystal display according to the present invention, taken by cutting line III-III ′ in FIG. 7.

도 7 및 8을 참조하면, 본 발명에 의한 하이브리드 모드 수평전계형 액정표시장치용 박막 트랜지스터 기판은, 투명 유리 기판(SUB) 위에 가로 방향으로 진행하는 복수 개의 게이트 배선(GL), 그리고 세로 방향으로 진행하는 복수 개의 데이터 배선(DL)을 포함한다. 게이트 배선(GL)과 데이터 배선(DL)들이 교차하여 화소 영역이 정의된다. 화소 영역의 한쪽 구석에는 박막 트랜지스터(T)가 배치된다. 7 and 8, a thin film transistor substrate for a hybrid mode horizontal field type liquid crystal display device according to an exemplary embodiment of the present invention may include a plurality of gate lines GL running in a horizontal direction on a transparent glass substrate SUB, and a vertical direction. A plurality of data lines DL are included. The pixel area is defined by the crossing of the gate line GL and the data line DL. The thin film transistor T is disposed in one corner of the pixel region.

박막 트랜지스터(T)는 게이트 배선(GL)에서 분기하는 게이트 전극(G), 데이터 배선(DL)에서 분기하는 소스 전극(S), 그리고, 소스 전극(S)과 일정 거리 이격하여 대향하는 드레인 전극(D)을 포함한다. 드레인 전극(D)에는 박막 트랜지스터(T)의 스위칭 동작에 따라 영상 신호에 대응하는 화소 전압을 인가받는 화소 전극(PXL)이 연결된다.The thin film transistor T may include a gate electrode G branching from the gate line GL, a source electrode S branching from the data line DL, and a drain electrode facing away from the source electrode S by a predetermined distance. (D). The pixel electrode PXL to which the pixel voltage corresponding to the image signal is applied is connected to the drain electrode D according to the switching operation of the thin film transistor T.

액정 셀을 구동하기 위해서는 화소 전압에 대향하는 공통 전압이 있어야 한다. 화소 영역에는 화소 전극(PXL)과 대향하는 공통 전극(COM)이 더 포함되고, 공통 전극(COM)에 공통 전압을 인가하기 위한 공통 배선(CL)이 게이트 배선(GL)과 나란하게 배열된다. 화소 전극(PXL)과 공통 전극(COM)은 기판(SUB)에 대해 수평 방향으로 이격되어 배치되어 있어 그 사이에서 화소 전압과 공통 전압 사이의 전압 차이에 의한 전계를 형성한다. 이 전계의 크기에 따라 액정 셀들이 재배치되며, 액정 셀들의 광학적 이방성 특성을 이용하여 화상을 구현한다.In order to drive the liquid crystal cell, there must be a common voltage opposite to the pixel voltage. The pixel region further includes a common electrode COM facing the pixel electrode PXL, and the common wiring CL for applying a common voltage to the common electrode COM is arranged in parallel with the gate wiring GL. The pixel electrode PXL and the common electrode COM are spaced apart from each other in the horizontal direction with respect to the substrate SUB to form an electric field due to a voltage difference between the pixel voltage and the common voltage therebetween. Liquid crystal cells are rearranged according to the size of the electric field, and an image is realized by using optical anisotropy characteristics of the liquid crystal cells.

본 발명에 의한 하이브리드 모드 수평 전계형의 액정표시장치는 화소 전극(PXL)과 공통 전극(COM)의 배열 구조에 중요한 특징이 있다. 이하, 화소 전극(PXL)과 공통 전극(COM)의 배열 구조에 대해서 좀 더 상세히 설명한다.The liquid crystal display device of the hybrid mode horizontal field type according to the present invention has an important feature in the arrangement structure of the pixel electrode PXL and the common electrode COM. Hereinafter, an arrangement structure of the pixel electrode PXL and the common electrode COM will be described in more detail.

먼저, 도 7을 참조한 평면도면상에서 보면, 화소 전극(PXL)은, 드레인 전극(D)에 연결되고 장방형 화소 영역 내의 하변부에서 가로 방향으로 배열된 수평부(PH)와, 수평부(PH)에서 화소 영역의 세로 방향으로 분기되며 일정 간격으로 배열된 수직부(PV)를 포함한다. 그리고 공통 전극(COM)은 장방형 화소 영역의 상변부에서 가로 방향으로 배열된 공통 배선(CL)에서 화소 영역의 세로 방향으로 분기되며 일정 간격으로 배치된다. 특히, 화소 전극(PXL)의 수직부(PV)와 공통 전극(COM)은 서로 교대로 배치되어 그 사이에서 수평 전계를 형성한다.First, in the plan view of FIG. 7, the pixel electrode PXL includes a horizontal portion PH and a horizontal portion PH connected to the drain electrode D and arranged in a horizontal direction at the lower side in the rectangular pixel region. In the vertical direction of the pixel area at and includes a vertical portion (PV) arranged at a predetermined interval. The common electrode COM is branched in the vertical direction of the pixel area from the common line CL arranged in the horizontal direction at the upper side of the rectangular pixel area and disposed at regular intervals. In particular, the vertical part PV and the common electrode COM of the pixel electrode PXL are alternately disposed to form a horizontal electric field therebetween.

다음으로, 도 8을 참조한 단면도 상에서 보면, 화소 전극(PXL)의 수직부(PV)들과 공통 전극(COM)들은 2층 구조를 갖는다. 즉, 하부 전극층에도 화소 전극(PXL)의 수직부(PV) 및 공통 전극(COM)들이 형성되고, 상부 전극층에도 화소 전극(PXL)의 수직부(PV) 및 공통 전극(COM)들이 형성된다.Next, in the cross-sectional view of FIG. 8, the vertical parts PV and the common electrodes COM of the pixel electrode PXL have a two-layer structure. That is, the vertical portion PV and the common electrode COM of the pixel electrode PXL are formed in the lower electrode layer, and the vertical portion PV and the common electrode COM of the pixel electrode PXL are formed in the upper electrode layer.

게이트 절연막(GI)의 표면 위에는 제1 폭을 갖는 공통 전극(COM)과 화소 전극(PXL)의 수직부(PV)가 제1 간격으로 교대로 배열되어 하부 전극층을 형성한다. 그리고 하부 전극층은 보호막(PAS)으로 덮는 구조를 갖는다. 보호막(PAS)의 표면 위에서는, 게이트 절연막(GI) 표면에 형성된 공통 전극(COM)과 화소 전극(PXL)의 수직부(PV) 사이 공간 내에서, 제2 폭을 갖는 공통 전극(COM)과 화소 전극(PXL)의 수직부(PV)가 제2 간격으로 이격되어 배열되어 상부 전극층을 형성한다. 이러한 배열 구조를 갖는 상부 전극층은, 전체적인 배열 구조면에서 보면, 두 개의 공통 전극(COM)과 두 개의 화소 전극(PXL)의 수직부(PV)가 교대로 배치되는 구조를 갖는다.On the surface of the gate insulating layer GI, the common electrode COM having the first width and the vertical portions PV of the pixel electrode PXL are alternately arranged at first intervals to form a lower electrode layer. The lower electrode layer has a structure covered with a protective film PAS. On the surface of the passivation film PAS, the common electrode COM having the second width is formed in the space between the common electrode COM formed on the gate insulating film GI and the vertical portion PV of the pixel electrode PXL. The vertical portions PV of the pixel electrode PXL are spaced apart at a second interval to form an upper electrode layer. The upper electrode layer having such an arrangement structure has a structure in which two common electrodes COM and vertical portions PV of two pixel electrodes PXL are alternately arranged.

이와 같이, 공통 전극(COM)과 화소 전극(PXL)의 수직부(PV)가 상부층과 하부층에 각각 ITO(Indium Tin Oxide) 혹은 IZO(Indium Zinc Oxide)와 같은 투명 도전 물질로 형성된 구조를 갖는다. 이 두 전극들은 서로 전기적으로 절연되어 있어야 한다. 따라서, 공통 배선(CL)과 동일한 층에 형성된 공통 전극(COM)은 직접 공통 배선(CL)에서 분기된 구조를 갖지만, 다른 층에 형성된 공통 전극(COM)은 공통 전극 콘택홀(CH)을 통해 공통 배선(CL)과 전기적으로 접촉한다. 예를 들어, 공통 배선(CL)이 보호막(PAS) 위에 형성된다면, 공통 전극 콘택홀(CH)은 보호막(PAS)을 관통하도록 형성한다.As described above, the vertical part PV of the common electrode COM and the pixel electrode PXL has a structure formed on the upper layer and the lower layer, respectively, with a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO). These two electrodes must be electrically insulated from each other. Therefore, the common electrode COM formed on the same layer as the common wiring CL has a structure directly branched from the common wiring CL, but the common electrode COM formed on the other layer is connected to the common electrode contact hole CH. Electrical contact with the common wiring CL is made. For example, if the common line CL is formed on the passivation layer PAS, the common electrode contact hole CH is formed to pass through the passivation layer PAS.

마찬가지로, 화소 전극(PXL)의 수직부(PV)도 화소 전극(PXL)의 수평부(PH)와 동일한 층에 형성된 경우에는 화소 전극(PXL)에서 직접 분기하지만, 다른 층에 형성된 경우에는 화소 전극 콘택홀(PXH)을 통해 화소 전극(PXL)의 수평부(PH)와 전기적으로 접촉한다. 예를 들어, 화소 전극(PXL)의 수평부(PH)가 게이트 절연막(GI) 위에 형성된다면, 화소 전극 콘택홀(PXH)은 보호막(PAS)을 관통하도록 형성한다.Similarly, the vertical portion PV of the pixel electrode PXL also branches directly to the pixel electrode PXL when formed on the same layer as the horizontal portion PH of the pixel electrode PXL, but when formed on another layer, the pixel electrode. The contact hole PXH is in electrical contact with the horizontal portion PH of the pixel electrode PXL. For example, when the horizontal portion PH of the pixel electrode PXL is formed on the gate insulating layer GI, the pixel electrode contact hole PXH is formed to pass through the passivation layer PAS.

확대된 도면을 참조하여, 좀더 상세하게 공통 전극(COM) 및 화소 전극(PXL)의 수직부(PV)의 배열 구조를 설명한다. 도 9는 도 7에서 화소 영역 일부를 확대한 단면도로, 본 발명에 의한 하이브리드 모드 수평 전계형 액정표시장치의 화소 전극과 공통전극 사이에서 형성되는 수평 전계 및 액정분자의 구동상태를 나타내는 개략도이다.An arrangement structure of the vertical part PV of the common electrode COM and the pixel electrode PXL will be described in more detail with reference to the enlarged drawing. FIG. 9 is an enlarged cross-sectional view of a portion of the pixel region in FIG. 7 and illustrates a driving state of a horizontal electric field and liquid crystal molecules formed between a pixel electrode and a common electrode of a hybrid mode horizontal field type liquid crystal display according to the present invention.

하부 전극층을 구성하는 한 쌍의 공통 전극(COM)과 화소 전극(PXL)의 수직부(PV) 사이에는, 상부 전극층을 구성하는 한 쌍의 화소 전극(PXL)의 수직부(PV)와 공통 전극(COM)이 배치된다. 한 편, 하부 전극층을 구성하는 한 쌍의 화소 전극(PXL)의 수직부(PV)와 공통 전극(COM) 사이에는, 상부 전극층을 구성하는 한 쌍의 공통 전극(COM)과 화소 전극의 수직부(PV)가 배치된다.Between the pair of common electrodes COM constituting the lower electrode layer and the vertical portion PV of the pixel electrode PXL, the vertical portions PV and the common electrode of the pair of pixel electrodes PXL constituting the upper electrode layer. (COM) is placed. On the other hand, between the vertical part PV of the pair of pixel electrodes PXL constituting the lower electrode layer and the common electrode COM, the vertical part of the pair of common electrodes COM and the pixel electrode constituting the upper electrode layer. PV is disposed.

하부 전극층을 구성하는 공통 전극(COM)은 긴 막대 형상을 갖고 화소 영역의 세로 방향으로 배치된다. 이 공통 전극(COM)의 좌측 및 우측 변에는 상부 전극층을 구성하는 화소 전극(PXL)의 수직부(PV)가 근접하여 배치된다. 화소 전극(PXL)의 수직부(PV)도 긴 막대 형상을 갖고 화소 영역의 세로 방향으로 배치된다. 이와 마찬가지로, 하부 전극층을 구성하는 화소 전극(PXL)의 수직부(PV)도 긴 막대 형상을 갖고 화소 영역의 세로 방향으로 배치된다. 화소 전극(PXL)의 수직부(PV)의 좌측 및 우측 변에는 상부 전극층을 구성하는 공통 전극(COM)이 근접하여 배치된다.The common electrode COM constituting the lower electrode layer has a long bar shape and is disposed in the vertical direction of the pixel area. On the left and right sides of the common electrode COM, vertical portions PV of the pixel electrode PXL constituting the upper electrode layer are disposed to be adjacent to each other. The vertical portion PV of the pixel electrode PXL also has a long bar shape and is disposed in the vertical direction of the pixel area. Similarly, the vertical portion PV of the pixel electrode PXL constituting the lower electrode layer also has a long bar shape and is disposed in the vertical direction of the pixel region. Common electrodes COM constituting the upper electrode layer are disposed adjacent to the left and right sides of the vertical part PV of the pixel electrode PXL.

따라서, 상부 전극층을 구성하는 화소 전극(PXL)의 수직부(PV)와 공통 전극(COM)은 하나씩 교대로 배치되지 않고, 수직부(PV)-공통전극(COM)-공통전극(COM)-수직부(PV)-수직부(PV)-공통전극(COM)의 배열 방식 혹은 공통전극(COM)-수직부(PV)-수직부(PV)-공통전극(COM)-공통전극(COM)-수직부(PV)의 배열 방식을 갖는다.Accordingly, the vertical portions PV and the common electrodes COM of the pixel electrode PXL constituting the upper electrode layer are not alternately disposed one by one, but the vertical portions PV-common electrode COM-common electrode COM- Vertical (PV)-Vertical (PV)-Common electrode (COM) arrangement or common electrode (COM)-Vertical (PV)-Vertical (PV)-Common electrode (COM)-Common electrode (COM) -Has a vertical alignment (PV) arrangement.

이러한 구조로 인해, 하부 전극층의 공통 전극(COM)과 상부 전극층의 화소 전극(PXL)의 수직부(PV) 사이에, 그리고 하부 전극층의 화소 전극(PXL)의 수직부(PV)와 상부 전극층의 공통 전극(COM) 사이에는 FFS 모드에 의한 수평전계가 형성된다. 한편, 상부 전극층을 구성하며, 하부 전극층의 공통 전극(COM)과 상부 전극층의 화소 전극(PXL)의 수직부(PV) 사이에 배치된 한 쌍의 화소 전극(PXL)의 수직부(PV)와 공통 전극(COM) 사이에는 IPS 모드에 의한 수평 전계가 형성된다.Due to this structure, between the common electrode COM of the lower electrode layer and the vertical portion PV of the pixel electrode PXL of the upper electrode layer, and between the vertical portion PV of the pixel electrode PXL of the lower electrode layer and the upper electrode layer. A horizontal electric field formed by the FFS mode is formed between the common electrodes COM. On the other hand, the vertical portion PV of the pair of pixel electrodes PXL constituting the upper electrode layer and disposed between the common electrode COM of the lower electrode layer and the vertical portion PV of the pixel electrode PXL of the upper electrode layer; A horizontal electric field is formed between the common electrodes COM by the IPS mode.

따라서, 화소 영역 내 전체 면적에 걸쳐서 IPS 모드에서와 같이 수평 전계가 형성되지 않는 비 개구 영역을 제거할 수 있음과 동시에 FFS 모드에서와 같이 수평 전계가 약하게 형성된 저 투과율 영역을 고 투과 영역으로 향상시킬 수 있다. 본 발명에 의한 하이브리드 모드 수평 전계형 액정표시장치는 IPS 모드 및 FFS 모드와 동일한 소비 전력으로도 투과율 및 개구율이 우수하여 높은 휘도를 갖는 고품질의 화면을 제공한다.Therefore, the non-opening area where no horizontal electric field is formed as in the IPS mode can be eliminated over the entire area of the pixel area, and the low transmittance region in which the horizontal electric field is weakly formed as in the FFS mode can be improved to the high transmission area. Can be. The hybrid mode horizontal field type liquid crystal display device according to the present invention is excellent in transmittance and aperture ratio even at the same power consumption as the IPS mode and the FFS mode, thereby providing a high quality screen having high luminance.

또한, 도 9에서 도시한 바와 같이, 하부 전극층을 이루는 공통 전극(COM)과 (혹은 화소 전극(PXL)의 수직부(PV)와) 상부 전극층을 이루는 화소 전극(PXL)의 수직부(PV)가 (혹은 공통 전극(COM)이) 일부 중첩하도록 형성함으로써, 보조 용량(STG)을 형성한다. 따라서, 화소 영역 내에서 별도의 보조 용량(STG)을 형성하지 않고, 개구 영역 내에서 보조 용량(STG)을 형성할 수 있으므로 고 개구율을 확보할 수 있다. 그리고 보조 용량(STG)의 크기도 중첩되는 면적을 조절하여 설계할 수 있으므로, 화소 영역의 크기에 따라 설계자가 보조 용량(STG)의 크기를 적절하게 조절할 수 있다. 이는 박막 트랜지스터(T)의 유형을 다양하게 선택할 수 있다는 장점도 제공한다.In addition, as shown in FIG. 9, the common electrode COM constituting the lower electrode layer and the vertical portion PV of the pixel electrode PXL constituting the upper electrode layer (or the vertical portion PV of the pixel electrode PXL). The auxiliary capacitor STG is formed by partially overlapping (or common electrode COM). Therefore, the storage capacitor STG can be formed in the opening region without forming a separate storage capacitor STG in the pixel region, thereby ensuring a high aperture ratio. In addition, since the size of the storage capacitor STG may be designed by adjusting an overlapping area, the designer may appropriately adjust the size of the storage capacitor STG according to the size of the pixel area. This also provides the advantage that various types of thin film transistors T can be selected.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위 내에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명은 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구 범위에 의해 정해져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the spirit of the present invention. Therefore, the present invention should not be limited to the details described in the detailed description but should be defined by the claims.

SUB: 투명 기판 T: 박막 트랜지스터
GL: 게이트 배선 DL: 데이터 배선
G: 게이트 전극 S: 소스 전극
D: 드레인 전극 A: 반도체 채널 층
GI: 게이트 절연막 GP: 게이트 패드
DP: 데이터 패드 PAS: 보호막
DH: 드레인 콘택홀 GPH: 게이트 패드 콘택홀
DPH: 데이터 패드 콘택홀 GPT: 게이트 패드 단자
DPT: 데이터 패드 단자 PXL: 화소 전극
PV: 화소 전극의 수직부 PH: 화소 전극의 수평부
COM: 공통 전극 CL: 공통 배선
STG: 보조 용량 DH: 드레인 전극 콘택홀
CH: 공통 전극 콘택홀 PXH: 화소 전극 콘택홀SUB: transparent substrate T: thin film transistor
GL: gate wiring DL: data wiring
G: gate electrode S: source electrode
D: drain electrode A: semiconductor channel layer
GI: gate insulating film GP: gate pad
DP: Data Pad PAS: Shield
DH: Drain contact hole GPH: Gate pad contact hole
DPH: Data pad contact hole GPT: Gate pad terminal
DPT: data pad terminal PXL: pixel electrode
PV: Vertical part of pixel electrode PH: Horizontal part of pixel electrode
COM: common electrode CL: common wiring
STG: storage capacitor DH: drain electrode contact hole
CH: common electrode contact hole PXH: pixel electrode contact hole

Claims (10)

기판;
상기 기판 위에서 매트릭스 방식으로 배열된 화소 영역;
상기 화소 영역 내에서 제1 선폭을 갖는 막대 형상을 갖고 제1 간격으로 이격하여 배열된 하부 화소 전극 및 하부 공통 전극;
상기 하부 화소 전극 및 상기 하부 공통 전극을 덮는 보호막; 그리고
상기 보호막 위에서 상기 하부 화소 전극과 상기 하부 공통 전극 사이에 배열되며 제2 선폭을 갖는 막대 형상을 갖고 제2 간격으로 이격하여 배열된 상부 공통 전극 및 상부 화소 전극을 포함하는 것을 특징으로 하는 하이브리드 모드 수평 전계형 액정 표시장치.
Board;
Pixel regions arranged in a matrix manner on the substrate;
A lower pixel electrode and a lower common electrode having a bar shape having a first line width in the pixel area and arranged at a first interval;
A passivation layer covering the lower pixel electrode and the lower common electrode; And
And a upper common electrode and an upper pixel electrode arranged between the lower pixel electrode and the lower common electrode on the passivation layer and having a rod shape having a second line width and arranged at a second interval. Electric field liquid crystal display.
제 1 항에 있어서,
상기 하부 화소 전극은 상기 상부 공통 전극과 이웃하여 배열되고,
상기 하부 공통 전극은 상기 상부 화소 전극과 이웃하여 배열되는 것을 특징으로 하는 하이브리드 모드 수평 전계형 액정 표시장치.
The method of claim 1,
The lower pixel electrode is arranged adjacent to the upper common electrode,
And the lower common electrode is arranged adjacent to the upper pixel electrode.
제 2 항에 있어서,
이웃하는 상기 하부 화소 전극과 상기 상부 공통 전극 및 이웃하는 상기 하부 공통 전극과 상기 상부 화소 전극 중 적어도 어느 한 쌍은 상기 보호막을 사이에 두고 일부 영역이 중첩하여 형성된 보조 용량을 더 포함하는 것을 특징으로 하는 하이브리드 모드 수평 전계형 액정 표시장치.
3. The method of claim 2,
At least one pair of the neighboring lower pixel electrode, the upper common electrode, and the neighboring lower common electrode and the upper pixel electrode may further include a storage capacitor formed by overlapping a partial region with the passivation layer therebetween. Hybrid mode horizontal field type liquid crystal display.
제 1 항에 있어서,
상기 화소 영역 내의 타측 변에 형성되며, 상기 하부 화소 전극 및 상기 상부 화소 전극과 연결된 화소 전극 연결부를 더 포함하는 것을 특징으로 하는 하이브리드 모드 수평 전계형 액정 표시장치.
The method of claim 1,
And a pixel electrode connection part formed on the other side of the pixel area and connected to the lower pixel electrode and the upper pixel electrode.
제 4 항에 있어서,
상기 화소 전극 연결부는 상기 보호막 아래층에 형성되고;
상기 하부 화소 전극은 상기 화소 전극 연결부에서 직접 분기되며;
상기 상부 화소 전극은 상기 보호막에 형성된 화소 전극 콘택홀을 통해 상기 화소 전극 연결부에 연결되는 것을 특징으로 하는 하이브리드 모드 수평 전계형 액정 표시장치.
The method of claim 4, wherein
The pixel electrode connection portion is formed under the passivation layer;
The lower pixel electrode is directly branched from the pixel electrode connection portion;
And the upper pixel electrode is connected to the pixel electrode connection part through a pixel electrode contact hole formed in the passivation layer.
제 1 항에 있어서,
상기 화소 영역의 일측변에 형성되며, 상기 하부 공통 전극 및 상기 상부 공통 전극과 연결된 공통 배선을 더 포함하는 것을 특징으로 하는 하이브리드 모드 수평 전계형 액정 표시장치.
The method of claim 1,
And a common line formed on one side of the pixel area and connected to the lower common electrode and the upper common electrode.
제 6 항에 있어서,
상기 공통 배선은 상기 보호막 위에 형성되고;
상기 상부 공통 전극은 상기 공통 배선에서 직접 분기되며;
상기 하부 공통 전극은 상기 보호막에 형성된 공통 전극 콘택홀을 통해 상기 공통 배선에 연결되는 것을 특징으로 하는 하이브리드 모드 수평 전계형 액정 표시장치.
The method according to claim 6,
The common wiring is formed on the protective film;
The upper common electrode is directly branched from the common wiring;
And the lower common electrode is connected to the common line through a common electrode contact hole formed in the passivation layer.
제 1 항에 있어서,
상기 화소 영역을 정의하며 게이트 절연막을 사이에 두고 서로 직교하는 게이트 배선과 데이터 배선을 더 포함하는 것을 특징으로 하는 하이브리드 모드 수평 전계형 액정 표시장치.
The method of claim 1,
And a gate line and a data line defining the pixel area and orthogonal to each other with a gate insulating layer interposed therebetween.
제 8 항에 있어서,
상기 화소 영역의 일측부에 형성되고;
상기 게이트 배선 및 상기 데이터 배선과 연결되며;
상기 화소 전극에 연결된 박막 트랜지스터를 더 포함하는 것을 특징으로 하는 하이브리드 모드 수평 전계형 액정 표시장치.
The method of claim 8,
Is formed in one side of the pixel region;
Is connected with the gate wiring and the data wiring;
And a thin film transistor connected to the pixel electrode.
제 9 항에 있어서,
상기 박막 트랜지스터는,
상기 게이트 배선에 연결된 게이트 전극;
상기 게이트 절연막 위에서 상기 게이트 전극과 중첩하는 반도체 채널 층;
상기 반도체 채널층의 일측변과 접촉하며, 상기 데이터 배선에 연결된 소스 전극;
상기 반도체 채널층의 타측변과 접촉하며, 상기 소스 전극과 일정 거리 이격하여 대향하고, 상기 화소 전극에 접촉하는 드레인 전극을 포함하는 것을 특징으로 하는 하이브리드 모드 수평 전계형 액정 표시장치.The method of claim 9,
The thin-
A gate electrode connected to the gate wiring;
A semiconductor channel layer overlying the gate electrode on the gate insulating layer;
A source electrode in contact with one side of the semiconductor channel layer and connected to the data line;
And a drain electrode in contact with the other side of the semiconductor channel layer, spaced apart from the source electrode by a predetermined distance, and a drain electrode in contact with the pixel electrode.
KR1020110122422A 2011-11-22 2011-11-22 Hybrid Mode Horizontal Electric Field Type Liquid Crystal Display Device KR101912937B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110122422A KR101912937B1 (en) 2011-11-22 2011-11-22 Hybrid Mode Horizontal Electric Field Type Liquid Crystal Display Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110122422A KR101912937B1 (en) 2011-11-22 2011-11-22 Hybrid Mode Horizontal Electric Field Type Liquid Crystal Display Device

Publications (2)

Publication Number Publication Date
KR20130056694A true KR20130056694A (en) 2013-05-30
KR101912937B1 KR101912937B1 (en) 2018-10-30

Family

ID=48664657

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110122422A KR101912937B1 (en) 2011-11-22 2011-11-22 Hybrid Mode Horizontal Electric Field Type Liquid Crystal Display Device

Country Status (1)

Country Link
KR (1) KR101912937B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9910332B2 (en) 2015-05-08 2018-03-06 Samsung Display Co., Ltd. Display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009181091A (en) * 2008-02-01 2009-08-13 Epson Imaging Devices Corp Liquid crystal display device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009181091A (en) * 2008-02-01 2009-08-13 Epson Imaging Devices Corp Liquid crystal display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9910332B2 (en) 2015-05-08 2018-03-06 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
KR101912937B1 (en) 2018-10-30

Similar Documents

Publication Publication Date Title
JP5013554B2 (en) Liquid crystal display
US10134906B2 (en) Display device
KR102652674B1 (en) Ultra High Resolution Liquid Crystal Display
KR101323412B1 (en) Liquid crystal display device and manufacturing method of the same
KR102031682B1 (en) Ultra High Resolution Liquid Crystal Display Having A Compensating Thin Film Transistor At Each Pixel
KR20120012741A (en) Liquid crystal display device
KR20140129504A (en) Array substrate for fringe field switching mode liquid crystal display device
JP2010066542A (en) Liquid crystal display device
CN102778790B (en) Liquid crystal display device
US8115878B2 (en) Thin film transistor array substrate and liquid crystal display
KR102168876B1 (en) Liquid Crystal Display Device
CN108490705B (en) Array substrate, liquid crystal display panel and display device
JP2016212391A (en) Display
JP5207422B2 (en) Liquid crystal display
US9575383B2 (en) Liquid crystal display device
KR101988006B1 (en) Thin Film Transistor Substrate Having Oxide Semiconductor and Manufacturing Method Thereof
KR20130102864A (en) Narrow bezel type liquid crystal display device
KR101794283B1 (en) Thin film transtistor array panel and liquid crystal display
KR101912937B1 (en) Hybrid Mode Horizontal Electric Field Type Liquid Crystal Display Device
KR102011951B1 (en) Liquid Crystal Display Having High Aperture Ratio And High Transmittance Ratio
KR20070044918A (en) Liquid display panel and method for manufacturing the same
KR101963386B1 (en) Large Area In-Plane Switching Liquid Crystal Display
US9377656B2 (en) Liquid crystal display device
KR101888446B1 (en) Liquid crystal display device and method of fabricating the same
KR20170033935A (en) Liquid crystal display device having a compensting thin film transistor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant