KR20070044918A - Liquid display panel and method for manufacturing the same - Google Patents

Liquid display panel and method for manufacturing the same Download PDF

Info

Publication number
KR20070044918A
KR20070044918A KR1020050101234A KR20050101234A KR20070044918A KR 20070044918 A KR20070044918 A KR 20070044918A KR 1020050101234 A KR1020050101234 A KR 1020050101234A KR 20050101234 A KR20050101234 A KR 20050101234A KR 20070044918 A KR20070044918 A KR 20070044918A
Authority
KR
South Korea
Prior art keywords
liquid crystal
display area
substrate
conductive
crystal panel
Prior art date
Application number
KR1020050101234A
Other languages
Korean (ko)
Inventor
이정은
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020050101234A priority Critical patent/KR20070044918A/en
Publication of KR20070044918A publication Critical patent/KR20070044918A/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13458Terminal pads
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133308Support structures for LCD panels, e.g. frames or bezels
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/14Non-insulated conductors or conductive bodies characterised by their form comprising conductive layers or films on insulating-supports
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133308Support structures for LCD panels, e.g. frames or bezels
    • G02F1/133314Back frames
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133308Support structures for LCD panels, e.g. frames or bezels
    • G02F1/13332Front frames

Abstract

본 발명은 액정패널 외부뿐만 아니라 내부에서 발생하는 정전기를 제거함으로써 액정층에 형성되는 횡전계가 왜곡되는 것을 방지할 수 있도록 한 액정패널 및 그 제조방법에 관한 것으로서, 표시영역과 비표시영역으로 정의된 상부기판 및 하부기판과, 상기 상부기판의 비표시영역이 소정부분 식각되어 형성된 리세스부와, 상기 하부기판의 비표시영역에 상기 리세스부와 대응되게 형성되는 도전성 패드와, 상기 하부기판의 비표시영역에 형성된 도전성 패드와 상기 상부기판에 형성된 리세스부를 연결하여 형성된 도전성 테이프를 포함하여 구성됨을 특징으로 한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal panel and a method of manufacturing the same, which can prevent the transverse electric field formed in the liquid crystal layer from being distorted by removing static electricity generated from the inside as well as the outside of the liquid crystal panel. Upper and lower substrates, recesses formed by etching non-display areas of the upper substrates, conductive pads formed on the non-display areas of the lower substrates to correspond to the recesses, and the lower substrates. And a conductive tape formed by connecting a conductive pad formed in the non-display area of the substrate to a recess formed in the upper substrate.

액정패널, 정전기, 도전성 테이프, 도전성 패드, 리세스 LCD panel, static electricity, conductive tape, conductive pad, recess

Description

액정패널 및 그 제조방법{liquid display panel and method for manufacturing the same}Liquid crystal panel and method for manufacturing the same

도 1은 일반적인 액정패널을 나타낸 개략적인 사시도1 is a schematic perspective view showing a general liquid crystal panel

도 2a는 종래 기술에 의한 IPS모드 액정표시장치를 나타낸 평면도Figure 2a is a plan view showing a conventional IPS mode liquid crystal display device

도 2b는 도 2a의 I-I'선에 따른 IPS모드 액정표시장치를 나타낸 단면도FIG. 2B is a cross-sectional view illustrating the IPS mode liquid crystal display device taken along the line II ′ of FIG. 2A.

도 3a 및 도 3b는 본 발명의 실시예에 따른 액정패널 상부기판 및 하부기판의 구조를 간략하게 나타내는 평면도3A and 3B are plan views schematically illustrating structures of an upper substrate and a lower substrate of a liquid crystal panel according to an exemplary embodiment of the present invention.

도 4는 도 3b의 하부기판의 표시영역에 형성된 박막트랜지스터 어레이를 나타낸 평면도4 is a plan view illustrating a thin film transistor array formed on a display area of a lower substrate of FIG. 3B.

도 5는 본 발명에 의한 액정패널을 나타낸 단면도5 is a cross-sectional view showing a liquid crystal panel according to the present invention.

도 6a 내지 도 6d는 본 발명에 의한 액정패널의 제조방법을 나타낸 공정 평면도6A to 6D are process plan views illustrating a method of manufacturing a liquid crystal panel according to the present invention.

도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings

200 : 상부기판 210 : 리세스부200: upper substrate 210: recessed portion

300 : 하부기판 310 : 그라운드 배선300: lower substrate 310: ground wiring

320 : 도전성 패드 400 : 도전성 테이프320: conductive pad 400: conductive tape

본 발명은 액정표시장치에 관한 것으로서, 특히 액정패널의 내부 및 외부에서 발생하는 정전기를 효과적으로 방출할 수 있도록 한 액정패널 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal panel and a method of manufacturing the same, which can effectively discharge static electricity generated inside and outside the liquid crystal panel.

근래, 핸드폰(Mobile Phone), PDA, 노트북컴퓨터와 같은 각종 휴대용 전자기기가 발전함에 따라 이에 적용할 수 있는 경박단소용의 평판표시장치(Flat Panel Display Device)에 대한 요구가 점차 증대되고 있다. Recently, with the development of various portable electronic devices such as mobile phones, PDAs, and notebook computers, there is a growing demand for flat panel display devices for light and thin applications.

이러한 평판표시장치로는 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), FED(Field Emission Display), VFD(Vacuum Fluorescent Display) 등이 활발히 연구되고 있지만, 양산화 기술, 구동수단의 용이성, 고화질의 구현이라는 이유로 인해 현재에는 액정표시장치(LCD)가 각광을 받고 있다.Such flat panel displays are being actively researched, such as LCD (Liquid Crystal Display), PDP (Plasma Display Panel), FED (Field Emission Display), and VFD (Vacuum Fluorescent Display). Liquid crystal displays (LCDs) are in the spotlight for reasons of implementation.

이러한 액정표시장치는 액정분자의 배열에 따라 다양한 표시모드가 존재하지만, 현재에는 흑백표시가 용이하고 응답속도가 빠르며 구동전압이 낮다는 장점때문에 주로 TN모드의 액정표시장치가 사용되고 있다. Such liquid crystal display devices have various display modes according to the arrangement of liquid crystal molecules. However, TN mode liquid crystal display devices are mainly used because of the advantages of easy monochrome display, fast response speed, and low driving voltage.

이러한 TN모드 액정표시장치에서는 기판과 수평하게 배향된 액정분자가 전압이 인가될 때 기판과 거의 수직으로 배향된다. 따라서, 액정분자의 굴절율 이방성(refractive anisotropy)에 의해 전압의 인가시 시야각이 좁아진다는 문제가 있었다.In such a TN mode liquid crystal display, liquid crystal molecules oriented horizontally with respect to the substrate are almost perpendicular to the substrate when a voltage is applied. Therefore, there is a problem that the viewing angle is narrowed upon application of voltage due to the refractive anisotropy of the liquid crystal molecules.

이러한 시야각문제를 해결하기 위해, 근래 광시야각특성(wide viewing angle characteristic)을 갖는 각종 모드의 액정표시장치가 제안되고 있지만, 그중에서도 횡전계모드(In Plane Switching Mode)의 액정표시장치가 실제 양산에 적용되어 생산되고 있다. In order to solve this viewing angle problem, liquid crystal displays of various modes having a wide viewing angle characteristic have recently been proposed, but among them, the liquid crystal display of the lateral field mode (In Plane Switching Mode) is applied to actual production. It is produced.

상기 IPS모드 액정표시장치는 화소내에 평행으로 배열된 적어도 한쌍의 전극을 형성하여 기판과 실질적으로 평행한 횡전계를 형성함으로써 액정분자를 평면상으로 배향시키는 것이다.The IPS mode liquid crystal display device aligns liquid crystal molecules in a plane by forming at least one pair of electrodes arranged in parallel in a pixel to form a transverse electric field substantially parallel to the substrate.

도 1은 일반적인 액정패널을 나타낸 개략적인 사시도이다.1 is a schematic perspective view showing a general liquid crystal panel.

도 1에 도시한 바와 같이, 액정패널은 액정(8)을 사이에 두고 합착된 컬러필터 어레이 기판(10)과 박막트랜지스터 어레이 기판(20)을 구비한다.As shown in FIG. 1, the liquid crystal panel includes a color filter array substrate 10 and a thin film transistor array substrate 20 bonded together with a liquid crystal 8 interposed therebetween.

여기서, 상기 액정(8)은 자신에게 인가된 전계에 응답하여 회전됨으로써 박막트랜지스터 어레이 기판(20)을 경유하여 입사되는 빛의 투과량을 조절하게 된다.In this case, the liquid crystal 8 is rotated in response to an electric field applied to the liquid crystal 8 to adjust the amount of light transmitted through the thin film transistor array substrate 20.

또한, 상기 박막트랜지스터 어레이 기판(20)은 하부기판(21)의 전면에 게이트절연막을 사이에 두고 절연되는 데이터 라인(18)과 게이트 라인(12)이 상호 교차되도록 형성되며, 그 교차부에 TFT(16)가 형성된다. TFT(16)는 게이트 라인(12)에 접속된 게이트 전극, 데이터 라인(18)에 접속된 소오스 전극, 활성층 및 오믹접촉층을 포함하는 채널부를 사이에 두고 소오스 전극과 마주보는 드레인 전극으로 이루어진다. In addition, the thin film transistor array substrate 20 is formed such that the data line 18 and the gate line 12 are insulated from each other with a gate insulating film interposed therebetween on the front surface of the lower substrate 21, and the TFTs are formed at the intersections thereof. 16 is formed. The TFT 16 consists of a drain electrode facing the source electrode with a channel portion including a gate electrode connected to the gate line 12, a source electrode connected to the data line 18, an active layer, and an ohmic contact layer interposed therebetween.

또한, 상기 TFT(16)는 보호막을 관통하는 접촉홀을 통해 화소전극(14)과 접속된다. In addition, the TFT 16 is connected to the pixel electrode 14 through a contact hole penetrating the protective film.

이러한 TFT(16)는 게이트라인(12)으로부터의 게이트신호에 응답하여 데이터 라인(18)으로부터의 데이터신호를 선택적으로 화소전극(14)에 공급한다.The TFT 16 selectively supplies the data signal from the data line 18 to the pixel electrode 14 in response to the gate signal from the gate line 12.

상기 화소전극(14)은 데이터라인(18)과 게이트라인(12)에 의해 분할된 셀 영역에 위치하며 광투과율이 높은 투명전도성물질로 이루어진다. 이 화소전극(14)은 드레인전극을 경유하여 공급되는 데이터신호에 의해 공통전극(6)과 전위차를 발생시키게 된다. The pixel electrode 14 is positioned in a cell region divided by the data line 18 and the gate line 12 and is made of a transparent conductive material having high light transmittance. The pixel electrode 14 generates a potential difference from the common electrode 6 by the data signal supplied via the drain electrode.

이 전위차에 의해 하부기판(21)과 상부기판(1) 사이에 위치하는 액정(8)은 유전율이방성에 의해 회전하게 된다.Due to this potential difference, the liquid crystal 8 located between the lower substrate 21 and the upper substrate 1 is rotated by the dielectric anisotropy.

이에 따라, 광원으로부터 화소전극(14)을 경유하여 공급되는 광이 상부기판(1) 쪽으로 투과된다.Accordingly, light supplied from the light source via the pixel electrode 14 is transmitted toward the upper substrate 1.

또한, 상기 컬러필터 어레이 기판(10)은 상부기판(1)의 배면 상에 형성되는 컬러필터(4) 및 공통전극(6)을 구비한다. 컬러필터(4)는 적(R), 녹(G) 및 청(B) 색의 컬러필터층이 스트라이프(Stripe) 형태로 배치되어 특정 파장대역의 빛을 투과시킴으로써 컬러표시를 가능하게 한다. In addition, the color filter array substrate 10 includes a color filter 4 and a common electrode 6 formed on the rear surface of the upper substrate 1. The color filter 4 has a color filter layer of red (R), green (G), and blue (B) colors arranged in a stripe shape to transmit light of a specific wavelength band, thereby enabling color display.

상기 인접한 색의 컬러필터(4)들 사이에는 블랙 매트릭스(2)가 형성되어 인접한 셀로부터 입사되는 빛을 흡수함으로써 콘트라스트의 저하를 방지하게 된다.The black matrix 2 is formed between the color filters 4 of the adjacent color to absorb the light incident from the adjacent cells, thereby preventing the lowering of the contrast.

이하, 첨부된 도면을 참고하여 종래 기술에 의한 액정표시장치를 설명하면 다음과 같다.Hereinafter, a liquid crystal display according to the related art will be described with reference to the accompanying drawings.

도 2a는 종래 기술에 의한 IPS모드 액정표시장치를 나타낸 평면도이고, 도 2b는 도 2a의 I-I'선에 따른 IPS모드 액정표시장치를 나타낸 단면도이다.FIG. 2A is a plan view illustrating a conventional IPS mode liquid crystal display device, and FIG. 2B is a cross-sectional view illustrating an IPS mode liquid crystal display device taken along line II ′ of FIG. 2A.

도 2a에 도시된 바와 같이, 액정패널(30)은 일정한 간격을 갖고 서로 교차하 면서 화소영역을 정의한 게이트 라인(31) 및 데이터 라인(32)이 형성되어 있다. 도면에는 비록(n,m)번째의 화소영역만을 도시하고 있지만 실제의 액정패널(30)에는 상기한 게이트 라인(31)과 데이터 라인(32)이 각각 N(>n)개 및 M(>m)개 배치되어 액정패널(30) 전체에 걸쳐서 N×M개의 화소를 형성한다. As shown in FIG. 2A, the liquid crystal panel 30 is provided with a gate line 31 and a data line 32 defining pixel regions while crossing each other at regular intervals. Although only the (n, m) th pixel region is shown in the drawing, the actual liquid crystal panel 30 includes N (> n) and M (> m) gate lines 31 and data lines 32, respectively. ) To form N × M pixels over the entire liquid crystal panel 30.

상기 화소영역내의 게이트 라인(31)과 데이터 라인(32)의 교차영역에는 박막트랜지스터(40)가 형성되어 있다. The thin film transistor 40 is formed at the intersection of the gate line 31 and the data line 32 in the pixel region.

여기서, 상기 박막트랜지스터(40)는 게이트 라인(31)으로부터 주사신호가 인가되는 게이트 전극(41)과, 상기 게이트 전극(41) 위에 형성되어 주사신호가 인가됨에 따라 활성화되어 채널층을 형성하는 반도체층(42)과, 상기 반도체층(42) 위에 형성되어 데이터 라인(32)을 통해 화상신호가 인가되는 소오스 전극(43) 및 드레인 전극(44)으로 구성되어 외부로부터 입력되는 화상신호를 액정층에 인가한다.The thin film transistor 40 is a gate electrode 41 to which a scan signal is applied from the gate line 31 and a semiconductor formed on the gate electrode 41 and activated as a scan signal is applied to form a channel layer. The liquid crystal layer is formed of a layer 42 and a source electrode 43 and a drain electrode 44 formed on the semiconductor layer 42 and to which an image signal is applied through the data line 32. To apply.

상기 화소영역내에는 데이터 라인(32)과 실질적으로 평행하게 배열된 복수의 공통전극(33)과 화소전극(34)이 배치되어 있다. In the pixel area, a plurality of common electrodes 33 and pixel electrodes 34 arranged substantially parallel to the data line 32 are disposed.

또한, 상기 화소영역의 중간에는 상기 공통전극(33)과 접속되는 공통라인(35)이 배치되어 있으며, 상기 공통라인(35) 위에는 화소전극(34)과 접속되는 화소전극라인(36)이 배치되어 상기 공통라인(35)과 오버랩되어 있다. In addition, a common line 35 connected to the common electrode 33 is disposed in the middle of the pixel region, and a pixel electrode line 36 connected to the pixel electrode 34 is disposed on the common line 35. And overlaps with the common line 35.

상기 공통라인(35)과 화소전극라인(36)의 오버랩에 의해 축적용량(storage capacitance)이 형성된다.A storage capacitance is formed by the overlap of the common line 35 and the pixel electrode line 36.

상기와 같이 구성된 IPS모드 액정패널에서 액정분자는 공통전극(33) 및 화소전극(34)과 실질적으로 평행하게 배향되어 있다. In the IPS mode liquid crystal panel configured as described above, the liquid crystal molecules are aligned substantially in parallel with the common electrode 33 and the pixel electrode 34.

상기 박막트랜지스터(40)가 작동하여 화소전극(34)에 신호가 인가되면, 공통전극(33)과 화소전극(34) 사이에는 액정패널(30)과 실질적으로 평행한 횡전계가 발생하게 된다. 액정분자는 상기 횡전계를 따라 동일 평면상에서 회전하게 되므로, 액정분자의 굴절율 이방성에 의한 계조반전을 방지할 수 있게 된다.When the thin film transistor 40 is operated to apply a signal to the pixel electrode 34, a transverse electric field substantially parallel to the liquid crystal panel 30 is generated between the common electrode 33 and the pixel electrode 34. Since the liquid crystal molecules rotate on the same plane along the transverse electric field, gray level inversion due to the refractive anisotropy of the liquid crystal molecules can be prevented.

상기한 구조의 종래 IPS모드 액정패널을 도 1b의 단면도를 참조하여 더욱 상세히 설명하면 다음과 같다.The conventional IPS mode liquid crystal panel having the above structure will be described in more detail with reference to the cross-sectional view of FIG. 1B.

도 2b에 도시된 바와 같이, 제 1 기판(50) 위에는 게이트전극(41)이 형성되어 있으며, 상기 제 1 기판(50) 전체에 걸쳐 게이트 절연막(45)이 적층되어 있다.As shown in FIG. 2B, a gate electrode 41 is formed on the first substrate 50, and a gate insulating layer 45 is stacked over the entire first substrate 50.

상기 게이트 절연막(45) 위에는 반도체층(42)이 형성되어 있으며, 그 위에 소오스 전극(43) 및 드레인 전극(44)이 형성되어 있다. The semiconductor layer 42 is formed on the gate insulating layer 45, and a source electrode 43 and a drain electrode 44 are formed thereon.

또한, 상기 제 1 기판(50) 전체에 걸쳐 보호층(passivation layer)(46)이 형성되어 있다.In addition, a passivation layer 46 is formed over the entire first substrate 50.

또한, 상기 제 1 기판(50) 위에는 복수의 공통전극(33)이 형성되어 있고 게이트 절연막(45) 위에는 화소전극(35) 및 데이터 라인(32)이 형성되어, 상기 공통전극(33)과 화소전극(34) 사이에 횡전계가 발생한다.In addition, a plurality of common electrodes 33 are formed on the first substrate 50, and a pixel electrode 35 and a data line 32 are formed on the gate insulating layer 45 to form the common electrode 33 and the pixel. The transverse electric field is generated between the electrodes 34.

상기 제 2 기판(60)에는 블랙매트릭스(62)와 컬러필터층(64)이 형성되어 있다. 상기 블랙매트릭스(62)는 액정분자가 동작하지 않는 영역으로 광이 누설되는 것을 방지하기 위한 것으로, 도면에 도시한 바와 같이 박막트랜지스터(40) 영역 및 화소와 화소 사이(즉, 게이트라인 및 데이터라인 영역)에 주로 형성된다. The black matrix 62 and the color filter layer 64 are formed on the second substrate 60. The black matrix 62 is to prevent light leakage into an area where the liquid crystal molecules do not operate. As shown in the drawing, the black matrix 62 is between the region of the thin film transistor 40 and between the pixel and the pixel (ie, the gate line and the data line). Area).

또한, 상기 컬러 필터층(64)은 R(Red), B(Blue), G(Green)로 구성되어 실제 컬러를 구현하기 위한 것이다. 상기 제 1 기판(50) 및 제 2 기판(60) 사이에는 액정층(70)이 형성되어 액정패널(30)이 완성된다.In addition, the color filter layer 64 is composed of R (Red), B (Blue), G (Green) to implement the actual color. The liquid crystal layer 70 is formed between the first substrate 50 and the second substrate 60 to complete the liquid crystal panel 30.

상기한 IPS모드 액정표시장치에서는 공통전극(33)과 화소전극(34)에 의해 액정패널(30)과 평행한 횡전계가 발생하게 되며, 액정분자는 상기 횡전계를 따라 동일 평면상에서 회전하게 된다. 따라서, 액정분자의 굴절율 이방성에 의한 계조반전을 방지할 수 있게 되며, 그 결과 시야각을 향상시킬 수 있게 된다.In the IPS mode liquid crystal display device, a transverse electric field parallel to the liquid crystal panel 30 is generated by the common electrode 33 and the pixel electrode 34, and the liquid crystal molecules rotate on the same plane along the transverse electric field. . Therefore, the gray scale inversion due to the refractive anisotropy of the liquid crystal molecules can be prevented, and as a result, the viewing angle can be improved.

그러나, 상기와 같은 IPS모드 액정표시장치에서는 액정패널(30)과 수직한(제 1 기판(50)에서 제 2 기판(60)으로의 방향) 전계가 생성되면, 액정층(70)의 횡전계에 영향을 미치게 되어 액정층(70)에는 액정패널(30)과 완전히 평행한 횡전계가 형성되지 않게 된다. However, in the IPS mode liquid crystal display device as described above, when an electric field perpendicular to the liquid crystal panel 30 (the direction from the first substrate 50 to the second substrate 60) is generated, the transverse electric field of the liquid crystal layer 70 is generated. Influence on the liquid crystal layer 70 prevents the formation of a transverse electric field that is completely parallel to the liquid crystal panel 30.

즉, 액정층(70)에 인가되는 횡전계가 왜곡되는 것이다. 이와 같이 횡전계가 액정패널(30)과 평행하지 않게 되는 경우, 액정층(70)의 액정분자가 동일 평면상에서 회전하지 않게 되므로, 액정표시장치에 불량이 발생하게 된다.That is, the transverse electric field applied to the liquid crystal layer 70 is distorted. When the lateral electric field is not parallel to the liquid crystal panel 30 as described above, the liquid crystal molecules of the liquid crystal layer 70 do not rotate on the same plane, thereby causing a defect in the liquid crystal display device.

현재, 액정패널(30)과 수직한 전계가 발생되는 원인에 대한 연구가 활발이 진행되고 있는데, 여러가지 원인중에서 제 2 기판(60)의 배면(액정층과 닿지 않고 외부로 노출되는 면)에 형성되는 정전기에 의해 수직전계가 생성된다는 사실이 알려져 있다. Currently, studies on the cause of the electric field perpendicular to the liquid crystal panel 30 are being actively conducted. Among various causes, the second substrate 60 is formed on the rear surface (the surface exposed to the outside without contacting the liquid crystal layer). It is known that vertical electric fields are generated by static electricity.

이러한 정전기는 액정패널(30)의 완성 후 사람의 손과의 접촉 등에 의해 발생하는 것이다.Such static electricity is generated by contact with a human hand after completion of the liquid crystal panel 30.

이와 같은 정전기를 제거하기 위해, 종래 IPS모드 액정패널에서는 도 1b에 도시된 바와 같이 제 2 기판(60)의 배면에 ITO(Indium Tnn Oxide)와 같이 투명한 도전물질로 이루어진 정전기 제거용 도전층(80)을 형성하였다. In order to remove such static electricity, in the conventional IPS mode liquid crystal panel, as illustrated in FIG. 1B, the static electricity removing conductive layer 80 made of a transparent conductive material such as indium tin oxide (ITO) is formed on the back surface of the second substrate 60. ) Was formed.

도면에는 도시하지 않았지만, 상기 도전층(80)에는 도전성 테이프가 부착되어 액정패널(1)이 조립되는 외부케이스와 액정패널(30)을 전기적으로 접속시켜 준다. 즉, 도전성 테이프에 의해 도전층(80)이 접지되어 제 2 기판(60)의 배면에 발생되는 정전기를 제거할 수 있게 되는 것이다.Although not shown in the figure, a conductive tape is attached to the conductive layer 80 to electrically connect the outer case and the liquid crystal panel 30 to which the liquid crystal panel 1 is assembled. That is, the conductive layer 80 is grounded by the conductive tape to remove the static electricity generated on the back surface of the second substrate 60.

그러나, 상기와 같은 정전기 제거용 도전층(80)에 의해 정전기가 실질적으로 완전히 제거되지는 않는다. 그 이유는 정전기는 제 2 기판(60)의 배면에만 발생되는 것이 아니라 제 2 기판(60)의 내면(액정층과 닿는 면)에도 발생하기 때문이다. However, the static electricity is not substantially completely removed by the static electricity removing conductive layer 80 as described above. This is because static electricity is not only generated on the back surface of the second substrate 60 but also on the inner surface of the second substrate 60 (the surface in contact with the liquid crystal layer).

이러한 제 2 기판(60) 내면의 정전기는 여러가지 요인에 의해 발생하지만 공정중의 외부환경이 그 주된 원인중 하나이다.The static electricity on the inner surface of the second substrate 60 is caused by various factors, but the external environment during the process is one of the main causes.

이와 같이, 액정패널(30)의 정전기는 제 2 기판(60)의 배면 뿐만 아니라 내면에도 발생하기 때문에, 제 2 기판(60)의 배면에 형성된 정전기 제거용 도전층(80)만으로는 정전기를 완전히 제거하기란 불가능한 일이었다.As described above, since the static electricity of the liquid crystal panel 30 is generated not only on the rear surface of the second substrate 60 but also on the inner surface, only the static electricity removal conductive layer 80 formed on the rear surface of the second substrate 60 completely removes the static electricity. It was impossible to do.

본 발명은 상기와 종래의 문제점을 해결하기 위해 안출한 것으로 액정패널 외부뿐만 아니라 내부에서 발생하는 정전기를 제거함으로써 액정층에 형성되는 횡전계가 왜곡되는 것을 방지할 수 있도록 한 액정패널 및 그 제조방법을 제공하는데 그 목적이 있다.The present invention has been made to solve the above and the conventional problems, the liquid crystal panel and method for manufacturing the liquid crystal panel which can prevent the transverse electric field formed in the liquid crystal layer is distorted by eliminating static electricity generated from the inside as well as the outside of the liquid crystal panel. The purpose is to provide.

상기와 같은 목적을 달성하기 위한 본 발명에 의한 액정패널은 표시영역과 비표시영역으로 정의된 상부기판 및 하부기판과, 상기 상부기판의 비표시영역이 소정부분 식각되어 형성된 리세스부와, 상기 하부기판의 비표시영역에 상기 리세스부와 대응되게 형성되는 도전성 패드와, 상기 하부기판의 비표시영역에 형성된 도전성 패드와 상기 상부기판에 형성된 리세스부를 연결하여 형성된 도전성 테이프를 포함하여 구성됨을 특징으로 한다.The liquid crystal panel according to the present invention for achieving the above object includes an upper substrate and a lower substrate defined as a display area and a non-display area, a recess formed by etching a predetermined portion of the non-display area of the upper substrate, And a conductive tape formed in the non-display area of the lower substrate so as to correspond to the recess portion, and a conductive tape formed by connecting the conductive pad formed in the non-display area of the lower substrate and the recess formed in the upper substrate. It features.

또한, 상기와 같은 목적을 달성하기 위한 본 발명에 의한 액정패널의 제조방법은 표시영역과 비표시 영역으로 정의된 하부기판의 비표시 영역에 형성된 그라운드 배선을 한 곳에서 묶는 도전성 패드를 형성하는 단계와, 표시영역과 비표시 영역으로 정의된 상부기판의 비표시 영역 중 소정부분을 식각하여 상기 하부기판에 형성된 도전성 패드와 대응되게 리세스부를 형성하는 단계와, 상기 도전성 패드가 형성된 하부기판과 리세스부과 형성된 상부기판을 서로 대응하게 하여 합착하는 단계와, 상기 도전성 패드와 상기 리세스부를 연결하는 도전성 테이프를 형성하는 단계를 포함하여 형성함을 특징으로 한다.In addition, the manufacturing method of the liquid crystal panel according to the present invention for achieving the above object is a step of forming a conductive pad to tie the ground wiring formed in the non-display area of the lower substrate defined by the display area and the non-display area in one place And etching a predetermined portion of the non-display area of the upper substrate defined as the display area and the non-display area to form a recessed portion corresponding to the conductive pad formed on the lower substrate, and forming the lower substrate and the lower portion on which the conductive pad is formed. And forming a conductive tape connecting the recess portion and the upper substrate to correspond to each other, and forming a conductive tape connecting the conductive pad and the recess portion to each other.

이하, 첨부된 도면을 참고하여 본 발명에 의한 액정패널 및 그 제조방법을 보다 상세히 설명하면 다음과 같다.Hereinafter, a liquid crystal panel and a method of manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings.

도 3a 및 도 3b는 본 발명의 실시예에 따른 액정패널 상부기판 및 하부기판의 구조를 간략하게 나타내는 평면도이다.3A and 3B are plan views schematically illustrating structures of an upper substrate and a lower substrate of a liquid crystal panel according to an exemplary embodiment of the present invention.

도 3a 및 도 3b에 도시한 바와 같이, 일정한 갭을 갖고 서로 대향하여 합착된 하부기판(300) 및 상부기판(200)과, 상기 상부기판(200)과 하부기판(300) 사이 에서 셀갭을 일정하게 유지시키기 위한 스페이서와, 상기 스페이서에 의해 마련된 액정공간에 채워진 액정을 구비한다.As shown in FIGS. 3A and 3B, a cell gap is fixed between the lower substrate 300 and the upper substrate 200 and the upper substrate 200 and the lower substrate 300 bonded to each other with a predetermined gap. And a liquid crystal filled in the liquid crystal space provided by the spacer.

여기서, 상기 상부기판(200)은 도 3a에 도시된 바와 같이, 칼러필터 어레이가 형성된 상부 표시영역(170a)과 상부 표시영역(170a)의 외곽에 위치하는 상부 비표시영역(170b)으로 나뉜다. As illustrated in FIG. 3A, the upper substrate 200 is divided into an upper display region 170a on which a color filter array is formed and an upper non-display region 170b positioned outside the upper display region 170a.

또한, 상기 상부 표시영역(170a)에는 칼라필터 및 빛샘방지를 위한 블랙 매트릭스와 그들 위에 액정배향을 위해 도포된 배향막이 형성된다. In addition, the upper display area 170a includes a color filter, a black matrix for preventing light leakage, and an alignment layer coated thereon for liquid crystal alignment.

또한, 상기 상부기판(200)의 상부 비표시영역(170b) 중 소정 부분이 식각되어 측면에 리세스(recess)부(210)가 형성되어 있다.In addition, a predetermined portion of the upper non-display area 170b of the upper substrate 200 is etched to form a recess 210 on a side surface thereof.

또한, 상기 하부기판(300)은 도 3b에 도시된 바와 같이, 박막 트랜지스터 어레이가 형성된 하부 표시영역(180a)과, 상기 하부 표시영역(180a)의 외곽에 위치하는 하부 비표시영역(180b)을 구비한다. In addition, as shown in FIG. 3B, the lower substrate 300 may include a lower display area 180a in which a thin film transistor array is formed and a lower non-display area 180b positioned outside the lower display area 180a. Equipped.

여기서, 상기 하부 표시영역(180a)은 상부 표시영역(170a)과 중첩되게 형성되며, 상기 하부 비표시영역(180b)은 상부 비표시영역(170b)과 중첩되게 형성된다.The lower display area 180a is formed to overlap the upper display area 170a, and the lower non-display area 180b is formed to overlap the upper non-display area 170b.

한편, 상기 상부 표시영역(170a)와 하부 표시영역(180a)은 동일한 크기를 갖고 있지만, 상기 하부 비표시영역(180b)은 상기 비표시 영역(170b)보다 더 넓은 폭을 갖고 형성된다.Meanwhile, although the upper display area 170a and the lower display area 180a have the same size, the lower non-display area 180b is formed to have a wider width than the non-display area 170b.

또한, 상기 하부 비표시영역(180b)의 가장자리에 형성되는 다수개의 그라운드 라인(310)과, 상기 다수개의 그라운드 라인(310)을 연결하는 도전성 패드(320)를 구비한다. In addition, a plurality of ground lines 310 formed at an edge of the lower non-display area 180b and a conductive pad 320 connecting the plurality of ground lines 310 are provided.

여기서, 상기 상부기판(200)에 형성된 리세스부(210)는 상기 하부기판(300)에 형성된 도전성 패드(320)와 대응되게 된다.Here, the recess 210 formed on the upper substrate 200 corresponds to the conductive pad 320 formed on the lower substrate 300.

여기서, 상기 도전성 패드(320)는 상기 박막트랜지스터(TFT) 어레이 내부의 그라운드(ground)를 한데 묶은 형태로 형성된다.Here, the conductive pad 320 is formed in a form in which a ground inside the thin film transistor (TFT) array is bundled together.

한편, 상기 도전성 패드(320)는 전극 물질을 기판 상에 전면 도포한 후 패터닝 작업, 예를 들면, 게이트 라인 또는 데이터 라인, 공통 전극 및 화소 전극을 형성할 때 비표시 영역의 가장자리에 도포된 전극 물질을 제거하지 않고 남겨두어 비교적 넓은 면적 비율을 갖도록 형성한다.Meanwhile, the conductive pad 320 is coated on the edge of the non-display area when the electrode material is completely coated on a substrate and then patterned, for example, when forming a gate line or a data line, a common electrode, and a pixel electrode. The material is left without removing it to form a relatively large area ratio.

또한, 상기 도전성 패드(320)의 재료로는 도전성을 갖는 금속, 인듐 틴 옥사이드(Indium Tin Oxide : ITO), 틴 옥사이드(Tin Oxide : TO), 인듐 징크 옥사이드(Indium Zinc Oxide : IZO) 또는 인듐 틴 징크 옥사이드(Indium Tin Zinc Oxide : ITZO) 등이 이용된다. In addition, the conductive pad 320 may be formed of a conductive metal, indium tin oxide (ITO), tin oxide (TO), indium zinc oxide (IZO), or indium tin. Zinc oxide (Indium Tin Zinc Oxide: ITZO) and the like are used.

도 4는 도 3b의 하부기판의 표시영역에 형성된 박막트랜지스터 어레이를 나타낸 평면도이다.4 is a plan view illustrating a thin film transistor array formed in a display area of a lower substrate of FIG. 3B.

도 4에 도시한 바와 같이, 하부기판(300)의 하부 표시영역(180a)에는 서로 교차되어 화소영역(P)을 정의하는 게이트 라인(301) 및 데이터 라인(302)과, 상기 게이트 라인(301) 및 데이터 라인(302)의 교차부마다 형성된 박막트랜지스터(303)와, 상기 게이트 라인(301) 및 데이터 라인(302)의 교차에 의해 정의된 화소영역(P)에 수평 전계를 이루도록 형성된 화소 전극(304) 및 공통 전극(305)과, 상기 공통 전극(305)과 접속된 공통 라인(316)을 구비한다.As shown in FIG. 4, the lower display area 180a of the lower substrate 300 intersects each other to define a gate line 301 and a data line 302, and the gate line 301. ) And a pixel electrode formed to form a horizontal electric field in the pixel region P defined by the intersection of the thin film transistor 303 formed at each intersection of the data line 302 and the gate line 301 and the data line 302. 304 and the common electrode 305, and a common line 316 connected to the common electrode 305.

여기서, 상기 게이트 라인(301)은 박막트랜지스터(303)의 게이트 전극(308)에 게이트 신호를 공급하고, 상기 데이터 라인(302)은 박막트랜지스터(303)의 드레인 전극(312)을 통해 화소전극(304)에 화소신호를 공급한다. Here, the gate line 301 supplies a gate signal to the gate electrode 308 of the thin film transistor 303, and the data line 302 uses the pixel electrode (312) through the drain electrode 312 of the thin film transistor 303. The pixel signal is supplied to 304.

또한, 상기 공통라인(316)은 화소영역을 사이에 두고 게이트 라인(301)과 나란하게 형성되며 액정 구동을 위한 기준전압을 공통전극(305)에 공급한다.In addition, the common line 316 is formed in parallel with the gate line 301 with the pixel region therebetween, and supplies a reference voltage for driving the liquid crystal to the common electrode 305.

또한, 상기 박막트랜지스터(303)는 게이트 라인(301)의 게이트 신호에 응답하여 데이터 라인(302)의 화소 신호가 화소 전극(304)에 충전되어 유지되게 한다.In addition, the thin film transistor 303 keeps the pixel signal of the data line 302 charged and maintained in the pixel electrode 304 in response to the gate signal of the gate line 301.

이를 위하여, 상기 박막트랜지스터(303)는 상기 게이트 라인(301)에 접속된 게이트 전극(308)과, 상기 데이터 라인(302)에 접속된 소오스 전극(311)과, 상기 화소 전극(304)에 접속된 드레인 전극(312)을 구비한다. To this end, the thin film transistor 303 is connected to the gate electrode 308 connected to the gate line 301, the source electrode 311 connected to the data line 302, and the pixel electrode 304. A drain electrode 312 is provided.

또한, 상기 화소 전극(304)은 보호막(도시되지 않음)을 관통하는 접촉홀(313)을 통해 박막트랜지스터(303)의 드레인 전극(312)과 접속되어 화소영역(P)에 형성된다. In addition, the pixel electrode 304 is formed in the pixel region P by being connected to the drain electrode 312 of the thin film transistor 303 through a contact hole 313 penetrating a protective film (not shown).

특히, 상기 화소 전극(304)은 드레인 전극(312)과 접속되고 인접한 게이트 라인(301)과 나란하게 형성된 수평부(304A)와, 상기 수평부(304A)와 접속되며 공통전극(305)과 나란하게 형성된 핑거부(304C)를 구비한다. In particular, the pixel electrode 304 is connected to the drain electrode 312 and is parallel to the adjacent gate line 301, and is formed in parallel with the horizontal portion 304A and is parallel to the common electrode 305. It is provided with a finger portion 304C.

또한, 상기 공통 전극(305)은 상기 공통라인(316)과 접속되어 화소영역(P)에 형성된다. In addition, the common electrode 305 is connected to the common line 316 and is formed in the pixel area P.

특히, 상기 공통 전극(305)은 화소 영역(P)에서 화소 전극(304)의 핑거부(304C)와 나란하게 형성된다.In particular, the common electrode 305 is formed parallel to the finger portion 304C of the pixel electrode 304 in the pixel region P.

이에 따라, 상기 박막트랜지스터(303)를 통해 화소 신호가 공급된 화소 전극(304)과 공통 라인(316)을 통해 기준 전압이 공급된 공통 전극(305) 사이에는 수평 전계가 형성된다. Accordingly, a horizontal electric field is formed between the pixel electrode 304 supplied with the pixel signal through the thin film transistor 303 and the common electrode 305 supplied with the reference voltage through the common line 316.

특히, 상기 화소 전극(304)의 핑거부(304C)와 공통 전극(305) 사이에는 수평 전계가 형성된다. In particular, a horizontal electric field is formed between the finger portion 304C of the pixel electrode 304 and the common electrode 305.

이러한 수평 전계에 의해 하부기판과 상부기판 사이에서 수평 방향으로 배열된 액정 분자들이 유전 이방성에 의해 회전하게 된다. The horizontal electric field causes liquid crystal molecules arranged in the horizontal direction between the lower substrate and the upper substrate to rotate by dielectric anisotropy.

액정 분자들의 회전 정도에 따라 화소 영역(P)을 투과하는 광 투과율이 달라지게 됨으로써 화상을 구현하게 된다. According to the degree of rotation of the liquid crystal molecules, the light transmittance passing through the pixel region P is changed, thereby realizing an image.

도 5는 본 발명에 의한 액정패널을 나타낸 단면도이다.5 is a cross-sectional view showing a liquid crystal panel according to the present invention.

도 5에 도시한 바와 같이, 표시영역과 비표시영역으로 정의된 상부기판(200) 및 하부기판(300)과, 상기 상부기판(200)의 비표시영역이 소정부분 식각되어 형성된 리세스부(210)와, 상기 하부기판(300)의 비표시영역에 상기 리세스부(210)와 대응되게 형성되는 도전성 패드(320)와, 상기 하부기판(300)의 비표시영역에 형성된 도전성 패드(320)과 상기 상부기판(200)에 형성된 리세스부(210)를 연결하여 형성된 도전성 테이프(400)를 포함하여 구성되어 있다.As shown in FIG. 5, a recess part formed by etching the upper substrate 200 and the lower substrate 300 defined as the display area and the non-display area, and a non-display area of the upper substrate 200 by a predetermined portion ( 210, a conductive pad 320 formed in the non-display area of the lower substrate 300 to correspond to the recess 210, and a conductive pad 320 formed in the non-display area of the lower substrate 300. ) And a conductive tape 400 formed by connecting the recess 210 formed on the upper substrate 200.

한편, 상기와 같이 구성된 액정패널은 미도시된 서포트 메인에 수납되고 상기 액정패널의 가장자리를 포함해서 상기 서포트 메인을 탑 케이스를 통해 고정된다.On the other hand, the liquid crystal panel configured as described above is accommodated in the support main is not shown and including the edge of the liquid crystal panel is fixed to the support main through the top case.

즉, 상기 탑 케이스에 상기 도전성 테이프(400)가 접촉됨으로써 액정패널의 내부에서 발생된 정전기 뿐만 아니라 외부에서 발생된 정전기를 효과적으로 외부로 방출할 수가 있다.That is, when the conductive tape 400 is in contact with the top case, not only the static electricity generated inside the liquid crystal panel but also the static electricity generated from the outside may be effectively discharged to the outside.

도 6a 내지 도 6d는 본 발명에 의한 액정패널의 제조방법을 나타낸 공정 평면도이다.6A to 6D are process plan views illustrating a method of manufacturing a liquid crystal panel according to the present invention.

도 6a에 도시한 바와 같이, 표시영역과 비표시 영역으로 정의된 하부기판(300)의 비표시 영역에 형성된 그라운드 배선(310)을 한 곳에서 묶는 도전성 패드(320)를 형성한다.As shown in FIG. 6A, a conductive pad 320 is formed to tie the ground wiring 310 formed in the non-display area of the lower substrate 300 defined as the display area and the non-display area at one place.

도 6b에 도시한 바와 같이, 표시영역과 비표시 영역으로 정의된 상부기판(200)의 비표시 영역 중 소정부분을 식각하여 상기 하부기판(300)에 형성된 도전성 패드(320)와 대응되게 리세스부(210)를 형성한다.As shown in FIG. 6B, a predetermined portion of the non-display area of the upper substrate 200 defined as the display area and the non-display area is etched so as to correspond to the conductive pad 320 formed on the lower substrate 300. The part 210 is formed.

도 6c에 도시한 바와 같이, 상기 도전성 패드(320)가 형성된 하부기판(300)과 리세스부(210)과 형성된 상부기판(200)을 서로 대응하게 하여 합착한다.As illustrated in FIG. 6C, the lower substrate 300 on which the conductive pad 320 is formed, the recess 210, and the upper substrate 200 formed on each other correspond to each other and are bonded to each other.

도 6d에 도시한 바와 같이, 상기 도전성 패드(320)와 상기 리세스부(210)를 도전성 테이프(400)를 이용하여 연결한다.As shown in FIG. 6D, the conductive pad 320 and the recess 210 are connected by using a conductive tape 400.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

이상에서 설명한 바와 같이 본 발명에 의한 액정패널 및 그 제조방법은 다음 과 같은 효과가 있다.As described above, the liquid crystal panel and its manufacturing method according to the present invention have the following effects.

즉, 상부 기판의 비표시 영역을 소정부분 제거하여 리세스부를 형성하고 하부 기판의 그라운드 라인과 도전성 테이프를 통해 연결함으로써 액정패널의 외부뿐만 아니라 내부에서 발생하는 정전기를 효과적으로 외부로 방출함으로써 액정층에 형성되는 횡전계가 왜곡되는 것을 방지할 수 있다.That is, by removing a portion of the non-display area of the upper substrate to form a recess and connecting the ground line and the conductive tape of the lower substrate to the liquid crystal layer by effectively dissipating static electricity generated not only from the outside but also from the inside to the outside. The transverse electric field formed can be prevented from being distorted.

Claims (3)

표시영역과 비표시영역으로 정의된 상부기판 및 하부기판과, An upper substrate and a lower substrate defined by a display area and a non-display area, 상기 상부기판의 비표시영역이 소정부분 식각되어 형성된 리세스부와, A recess formed by etching a predetermined portion of the non-display area of the upper substrate; 상기 하부기판의 비표시영역에 상기 리세스부와 대응되게 형성되는 도전성 패드와,Conductive pads formed in the non-display area of the lower substrate to correspond to the recesses; 상기 하부기판의 비표시영역에 형성된 도전성 패드와 상기 상부기판에 형성된 리세스부를 연결하여 형성된 도전성 테이프을 포함하여 구성됨을 특징으로 하는 액정패널.And a conductive tape formed by connecting a conductive pad formed in the non-display area of the lower substrate and a recess formed in the upper substrate. 제 1 항에 있어서, 상기 도전성 패드는 도전성을 갖는 금속, 인듐 틴 옥사이드(Indium Tin Oxide : ITO), 틴 옥사이드(Tin Oxide : TO), 인듐 징크 옥사이드(Indium Zinc Oxide : IZO) 또는 인듐 틴 징크 옥사이드(Indium Tin Zinc Oxide : ITZO) 중에서 어느 하나로 이루어짐을 특징으로 하는 액정패널.The method of claim 1, wherein the conductive pad is a conductive metal, Indium Tin Oxide (ITO), Tin Oxide (TO), Indium Zinc Oxide (IZO) or Indium Tin Zinc Oxide (Indium Tin Zinc Oxide: ITZO) The liquid crystal panel, characterized in that made of any one. 표시영역과 비표시 영역으로 정의된 하부기판의 비표시 영역에 형성된 그라운드 배선을 한 곳에서 묶는 도전성 패드를 형성하는 단계;Forming a conductive pad that binds the ground wirings formed in the non-display area of the lower substrate defined by the display area and the non-display area in one place; 표시영역과 비표시 영역으로 정의된 상부기판의 비표시 영역 중 소정부분을 식각하여 상기 하부기판에 형성된 도전성 패드와 대응되게 리세스부를 형성하는 단계;Etching a predetermined portion of the non-display area of the upper substrate defined as the display area and the non-display area to form a recessed portion corresponding to the conductive pad formed on the lower substrate; 상기 도전성 패드가 형성된 하부기판과 리세스부과 형성된 상부기판을 서로 대응하게 하여 합착하는 단계;Bonding the lower substrate on which the conductive pad is formed, the recess portion, and the upper substrate formed to correspond to each other; 상기 도전성 패드와 상기 리세스부를 연결하는 도전성 테이프를 형성하는 단계를 포함하여 형성함을 특징으로 하는 액정패널의 제조방법.And forming a conductive tape connecting the conductive pad and the recess to each other.
KR1020050101234A 2005-10-26 2005-10-26 Liquid display panel and method for manufacturing the same KR20070044918A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050101234A KR20070044918A (en) 2005-10-26 2005-10-26 Liquid display panel and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050101234A KR20070044918A (en) 2005-10-26 2005-10-26 Liquid display panel and method for manufacturing the same

Publications (1)

Publication Number Publication Date
KR20070044918A true KR20070044918A (en) 2007-05-02

Family

ID=38270919

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050101234A KR20070044918A (en) 2005-10-26 2005-10-26 Liquid display panel and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR20070044918A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102759812A (en) * 2011-04-28 2012-10-31 孙月卫 Automatic processing system applicable to LCD panel
US8547505B2 (en) 2011-07-01 2013-10-01 Samsung Display Co., Ltd. Liquid crystal display
KR20190018118A (en) * 2017-08-11 2019-02-21 삼성디스플레이 주식회사 Display device and method for manufacturing the display device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102759812A (en) * 2011-04-28 2012-10-31 孙月卫 Automatic processing system applicable to LCD panel
US8547505B2 (en) 2011-07-01 2013-10-01 Samsung Display Co., Ltd. Liquid crystal display
KR20190018118A (en) * 2017-08-11 2019-02-21 삼성디스플레이 주식회사 Display device and method for manufacturing the display device
US11415846B2 (en) 2017-08-11 2022-08-16 Samsung Display Co., Ltd. Display device and manufacturing method thereof
US11747686B2 (en) 2017-08-11 2023-09-05 Samsung Display Co., Ltd. Display device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
KR100741890B1 (en) Liquid crystal display device of in-plane switching and method for fabricating the same
KR100675635B1 (en) In plane switching mode liquid crystal display device having improved contrast ratio
US7564533B2 (en) Line on glass type liquid crystal display device
US8922743B2 (en) Liquid crystal display device and method of fabricating the same
KR100731045B1 (en) Liquid crystal display device of in-plane switching and method for fabricating the same
US9019221B2 (en) Display device integrated with touch screen panel
KR101362960B1 (en) Liquid crystal display device and fabricating method thereof
KR100895017B1 (en) In plane switching mode liquid crystal display device having improved aperture ratio
KR100875188B1 (en) Transverse electric field type liquid crystal display device and its manufacturing method
US9726941B2 (en) Pixel unit, array substrate, display device, and pixel driving method
KR20120004194A (en) Liquid crystal display panel and fabricating method of the same
KR20070044918A (en) Liquid display panel and method for manufacturing the same
KR101988006B1 (en) Thin Film Transistor Substrate Having Oxide Semiconductor and Manufacturing Method Thereof
KR101366916B1 (en) Liquid Crystal Display Device
KR20040025472A (en) In plane switching mode liquid crystal display device
KR20050115633A (en) In-plane switching mode liquid crystal display device
KR20080003085A (en) In plane switching mode liquid crystal display device and method of fabricating thereof
KR20060078712A (en) In-plain switching liquid crystal display device
KR20040103275A (en) In-Plane Switching Mode Liquid Crystal Display device and method for fabricating the same
KR100919195B1 (en) In plane switching mode liquid crystal display device having improved aperture ratio
KR101912937B1 (en) Hybrid Mode Horizontal Electric Field Type Liquid Crystal Display Device
KR102022526B1 (en) Thin Film Transistor Substrate For Flat Panel Display Having Ultra-High Brightness Back Light Unit
US9377656B2 (en) Liquid crystal display device
WO2023070574A1 (en) Display substrate and manufacturing method therefor, and display apparatus
KR101023718B1 (en) Liquid Crystal Display Device and method for fabricating the same

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination