KR20130049657A - 데이터전달회로 - Google Patents
데이터전달회로 Download PDFInfo
- Publication number
- KR20130049657A KR20130049657A KR1020110114798A KR20110114798A KR20130049657A KR 20130049657 A KR20130049657 A KR 20130049657A KR 1020110114798 A KR1020110114798 A KR 1020110114798A KR 20110114798 A KR20110114798 A KR 20110114798A KR 20130049657 A KR20130049657 A KR 20130049657A
- Authority
- KR
- South Korea
- Prior art keywords
- enable signal
- data
- pulse
- pulse width
- enabled
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/08—Control thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/002—Isolation gates, i.e. gates coupling bit lines to the sense amplifier
Abstract
데이터전달회로는 제1 인에이블신호를 입력받아 제1 데이터라인을 통해 입력되는 데이터의 스윙폭에 따라 펄스폭이 조절된 제2 인에이블신호를 생성하는 인에이블신호 생성부, 및 상기 제2 인에이블신호에 응답하여 상기 제1 데이터라인을 통해 입력되는 데이터를 센싱증폭하여 제2 데이터라인으로 전달하는 센싱증폭부를 포함한다.
Description
본 발명은 타이밍마진을 확보할 수 있고, 전류 소모를 절감할 수 있는 데이터전달회로에 관한 것이다.
반도체메모리장치는 라이트동작에 의해 데이터를 저장하고, 리드동작에 의해 저장된 데이터를 출력한다. 라이트동작 및 리드동작이 수행될 때 반도체메모리장치에서 입출력되는 데이터는 데이터라인의 라인로딩(line loading)에 의해 점차 감쇄된다. 데이터의 감쇄가 심한 경우 데이터가 왜곡될 수 있으므로, 감쇄된 데이터를 복원할 수 있는 회로가 필요하다. 따라서, 반도체메모리장치에서는 센싱증폭회로를 이용하여 데이터라인을 통해 전달된 데이터를 센싱증폭하여 다른 데이터라인으로 전달한다.
반도체메모리장치에서 사용되는 센싱증폭회로에는 입출력라인센스앰프(IOSA, Input Output Sense Amplifier)가 있다. 일반적으로 입출력라인센스앰프는 크로스 커플드 래치 타입(cross coupled latch type)으로 구현되어 입력 데이터라인을 통해 전달되는 데이터를 센싱증폭하여 출력 데이터라인으로 전달한다. 입출력라인센스앰프가 데이터를 전달하는 동작은 인에이블신호에 의해 설정되는 인에이블구간동안 이루어진다. 여기서, 인에이블구간은 인에이블신호의 펄스폭, 즉, 인에이블신호가 로직하이레벨인 구간(또는 실시예에 따라 로직로우레벨인 구간)으로 설정된다.
그런데, 입출력라인센스앰프의 동작을 제어하는 인에이블신호의 펄스폭은 입력 데이터라인을 통해 전달되는 데이터의 스윙폭과 관계없이 일정하게 설정되므로, 타이밍 마진 문제와 전류소모 문제가 야기된다. 즉, 입력 데이터라인을 통해 전달되는 데이터의 스윙폭이 작아질수록 입출력라인센스앰프에 포함된 PMOS 트랜지스터 및 NMOS 트랜지스터를 턴온시키는 시간이 더 소모되므로, 입력 데이터라인에서 출력 데이터라인으로 데이터를 전달하는 타이밍마진을 충분히 확보할 수 없다. 타이밍마진의 부족 현상은 고속 동작 시 더욱 크게 발생한다. 또한, 입력 데이터라인을 통해 전달되는 데이터의 스윙폭이 커질질수록 입출력라인센스앰프에 포함된 PMOS 트랜지스터 및 NMOS 트랜지스터를 턴온시키는 시간이 더 감소되므로, 입력 데이터라인에서 출력 데이터라인으로 데이터를 전달된 후에도 입출력라인센스앰프의 동작이 지속되어 전류소모를 야기하게 된다.
본 발명은 데이터라인을 통해 전달되는 데이터의 스윙폭에 따라 데이터를 센싱증폭하는 구간을 조절함으로써, 고속 동작 시 타이밍마진을 확보할 수 있고, 전류 소모를 절감할 수 있도록 한 데이터전달회로를 제공한다.
이를 위해 본 발명은 제1 인에이블신호를 입력받아 제1 데이터라인을 통해 입력되는 데이터의 스윙폭에 따라 펄스폭이 조절된 제2 인에이블신호를 생성하는 인에이블신호 생성부, 및 상기 제2 인에이블신호에 응답하여 상기 제1 데이터라인을 통해 입력되는 데이터를 센싱증폭하여 제2 데이터라인으로 전달하는 센싱증폭부를 포함하는 데이터전달회로를 제공한다.
또한, 본 발명은 제1 인에이블신호가 인에이블된 상태에서 제1 및 제2 감지신호에 응답하여 펄스폭이 조절된 제2 인에이블신호를 생성하는 펄스폭조절부; 및 상기 제2 인에이블신호에 응답하여 상기 제1 데이터라인을 통해 입력되는 데이터를 센싱증폭하여 제2 데이터라인으로 전달하는 센싱증폭부를 포함하는 데이터전달회로를 제공한다.
본 발명에 의하면 데이터라인을 통해 입력되는 데이터의 스윙폭이 작은 경우 데이터를 센싱증폭하는 구간을 증가시켜 고속 동작 시 데이터를 전달하는데 필요한 타이밍마진을 충분히 확보할 수 효과가 있다.
또한, 본 발명에 의하면 데이터라인을 통해 입력되는 데이터의 스윙폭이 큰은 경우 데이터를 센싱증폭하는 구간을 감소시켜 불필요한 전류소모를 방지할 수 있는 효과도 있다.
도 1은 본 발명의 일 실시예에 따른 데이터전달회로의 구성을 도시한 블럭도이다.
도 2는 도 1에 도시된 데이터전달회로에 포함된 인에이블신호 생성부의 구성을 도시한 블럭도이다.
도 3은 도 2에 도시된 인에이블신호 생성부에 포함된 펄스폭조절부의 도면이다.
도 4 및 도 5는 도 1에 도시된 데이터전달회로의 동작을 설명하기 위한 도면이다.
도 2는 도 1에 도시된 데이터전달회로에 포함된 인에이블신호 생성부의 구성을 도시한 블럭도이다.
도 3은 도 2에 도시된 인에이블신호 생성부에 포함된 펄스폭조절부의 도면이다.
도 4 및 도 5는 도 1에 도시된 데이터전달회로의 동작을 설명하기 위한 도면이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 데이터전달회로의 구성을 도시한 블럭도이다.
도 1에 도시된 바와 같이, 본 실시예에 따른 데이터전달회로는 제1 인에이블신호(EN1)를 입력받아 제1 데이터라인(IOL1)을 통해 입력되는 데이터(S1)의 스윙폭에 따라 펄스폭이 조절된 제2 인에이블신호(EN2)를 생성하는 인에이블신호 생성부(1)와, 제2 인에이블신호(EN2)에 응답하여 데이터(S1)를 센싱증폭하여 제2 데이터라인(IOL2)으로 전달하는 센싱증폭부(2)를 포함한다. 센싱증폭부(2)는 제2 인에이블신호(EN2)가 로직하이레벨인 경우 데이터(S1)를 센싱증폭하는 동작을 수행한다. 따라서, 센싱증폭부(2)는 제2 인에이블신호(EN2)의 펄스폭이 클수록 데이터(S1)를 센싱증폭하는 동작을 오래 지속한다. 제1 인에이블신호(EN1)는 데이터(S1)가 제1 데이터라인(IOL1)가 제2 데이터라인(IOL2)으로 전달되도록 기설정된 구간동안 로직하이레벨로 인에이블된다.
인에이블신호 생성부(1)의 구성을 도 2 및 도 3을 참고하여 보다 구체적으로 설명하면 다음과 같다.
도 2를 참고하면 인에이블신호 생성부(1)는 제1 데이터라인(IOL1)을 통해 입력되는 데이터(S1)의 스윙폭에 따라 선택적으로 인에이블되는 제1 내지 제3 감지신호(DET<1:3>)를 생성하는 감지신호생성부(11)와, 제1 인에이블신호(EN1)가 로직하이레벨로 인에이블된 상태에서 제1 내지 제3 감지신호(DET<1:3>)에 응답하여 펄스폭이 조절된 제2 인에이블신호(EN2)를 생성하는 펄스폭조절부(12)로 구성된다.
도 3을 참고하면 펄스폭조절부(12)는 로직하이레벨로 인에이블된 제1 인에이블신호(EN1)가 입력되는 경우 제1 펄스폭을 갖는 제1 펄스(PUL1)를 생성하는 제1 펄스생성부(221)와, 로직하이레벨로 인에이블된 제1 인에이블신호(EN1)가 입력되는 경우 제2 펄스폭을 갖는 제2 펄스(PUL2)를 생성하는 제2 펄스생성부(222)와, 로직하이레벨로 인에이블된 제1 인에이블신호(EN1)가 입력되는 경우 제3 펄스폭을 갖는 제3 펄스(PUL3)를 생성하는 제3 펄스생성부(223)와, 제1 감지신호(DET1)가 로직하이레벨인 경우 제1 펄스(PUL1)를 제2 인에이블신호(EN2)로 전달하는 제1 전달소자(T21)와, 제2 감지신호(DET2)가 로직하이레벨인 경우 제2 펄스(PUL2)를 제2 인에이블신호(EN2)로 전달하는 제2 전달소자(T22)와, 제3 감지신호(DET3)가 로직하이레벨인 경우 제3 펄스(PUL3)를 제2 인에이블신호(EN2)로 전달하는 제3 전달소자(T23)로 구성된다. 여기서, 제3 펄스폭이 제2 펄스폭보다 크고, 제2 펄스폭이 제1 펄스폭보다 크게 설정되는 것이 바람직하다.
이상 살펴본 바와 같이 구성된 데이터전달회로의 동작을 도 4 및 도 5를 참고하여 구체적으로 살펴보면 다음과 같다.
우선, 감지신호생성부(11)는 제1 데이터라인(IOL1)을 통해 입력되는 데이터(S1)의 스윙폭에 따라 선택적으로 인에이블되는 제1 내지 제3 감지신호(DET<1:3>)를 생성한다. 도 4를 참고하여 좀 더 구체적으로 살펴보면 데이터(S1)의 스윙폭이 전원전압(VDD)보다 큰 제1 경우(CASE1) 감지신호생성부(11)는 로직하이레벨로 인에이블된 제1 감지신호(DET<1>)와 로직로우레벨로 디스에이블된 제2 내지 제3 감지신호(DET<2:3>)를 생성한다. 또한, 데이터(S1)의 스윙폭이 전원전압(VDD)보다 작고 상한기준전압(VREFH)과 하한기준전압(VREFL)의 차이보다 큰 제2 경우(CASE2) 감지신호생성부(11)는 로직하이레벨로 인에이블된 제2 감지신호(DET<2>)와 로직로우레벨로 디스에이블된 제1 감지신호(DET<1>) 및 제3 감지신호(DET<3>)를 생성한다. 또한, 데이터(S1)의 스윙폭이 상한기준전압(VREFH)과 하한기준전압(VREFL)의 차이보다 작은 제3 경우(CASE3) 감지신호생성부(11)는 로직하이레벨로 인에이블된 제3 감지신호(DET<3>)와 로직로우레벨로 디스에이블된 제1 내지 제2 감지신호(DET<1:2>)를 생성한다.
다음으로, 펄스폭조절부(12)는 제1 인에이블신호(EN1)가 로직하이레벨로 인에이블된 상태에서 제1 내지 제3 감지신호(DET<1:3>)에 응답하여 펄스폭이 조절된 제2 인에이블신호(EN2)를 생성한다. 도 5를 참고하여 구체적으로 살펴보면 제1 인에이블신호(EN1)가 로직하이레벨로 인에이블되면 제1 펄스폭(PW1)을 갖는 제1 펄스(PUL1)가 생성되고, 제2 펄스폭(PW2)을 갖는 제2 펄스(PUL2)가 생성되며, 제3 펄스폭(PW3)을 갖는 제3 펄스(PUL3)가 생성된다. 여기서, 제2 펄스폭(PW2)은 제1 펄스폭(PW1)보다 td1 만큼 크게 설정되고, 제3 펄스폭(PW3)은 제2 펄스폭(PW2)보다 td2 만큼 크게 설정된다. 이와 같이 생성된 제1 내지 제3 펄스(PUL1~PUL3)에 의해 제2 인에이블신호(EN2)의 펄스폭이 결정되는 데, 앞서 살펴본 제1 경우(CASE1)에는 제1 펄스(PUL1)가 제2 인에이블신호(EN2)로 출력되고, 제2 경우(CASE2)에는 제2 펄스(PUL2)가 제2 인에이블신호(EN2)로 출력되며, 제3 경우(CASE3)에는 제3 펄스(PUL3)가 제2 인에이블신호(EN2)로 출력된다.
다음으로, 센싱증폭부(2)는 제2 인에이블신호(EN2)가 로직하이레벨인 경우 데이터(S1)를 센싱증폭하는 동작을 수행한다. 따라서, 센싱증폭부(2)는 제1 경우(CASE1)에는 제1 펄스폭(PW1) 구간동안 데이터(S1)를 센싱증폭하는 동작을 수행하고, 제2 경우(CASE2)에는 제2 펄스폭(PW2) 구간동안 데이터(S2)를 센싱증폭하는 동작을 수행하며, 제3 경우(CASE3)에는 제3 펄스폭(PW3) 구간동안 데이터(S1)를 센싱증폭하는 동작을 수행한다.
이상 살펴본 본 실시예의 데이터전달회로는 제1 데이터라인(IOL1)을 통해 입력되는 데이터(S1)의 스윙폭이 작은 경우 데이터(S1)를 센싱증폭하는 구간을 증가시켜 고속 동작 시 데이터를 전달하는데 필요한 타이밍마진을 충분히 확보한다. 또한, 본 실시예의 데이터전달회로는 제1 데이터라인(IOL1)을 통해 입력되는 데이터(S1)의 스윙폭이 큰 경우 데이터(S1)를 센싱증폭하는 구간을 감소시켜 불필요한 전류소모를 방지한다.
1: 인에이블신호 생성부 2: 센싱증폭부
11: 감지신호생성부 12: 펄스폭조절부
221: 제1 펄스생성부 222: 제2 펄스생성부
223: 제3 펄스생성부
11: 감지신호생성부 12: 펄스폭조절부
221: 제1 펄스생성부 222: 제2 펄스생성부
223: 제3 펄스생성부
Claims (14)
- 제1 인에이블신호를 입력받아 제1 데이터라인을 통해 입력되는 데이터의 스윙폭에 따라 펄스폭이 조절된 제2 인에이블신호를 생성하는 인에이블신호 생성부; 및
상기 제2 인에이블신호에 응답하여 상기 제1 데이터라인을 통해 입력되는 데이터를 센싱증폭하여 제2 데이터라인으로 전달하는 센싱증폭부를 포함하는 데이터전달회로.
- 제 1 항에 있어서, 상기 인에이블신호 생성부는
제1 데이터라인을 통해 입력되는 데이터의 스윙폭에 따라 선택적으로 인에이블되는 감지신호를 생성하는 감지신호생성부; 및
상기 제1 인에이블신호가 인에이블된 상태에서 상기 감지신호에 응답하여 펄스폭이 조절된 상기 제2 인에이블신호를 생성하는 펄스폭조절부를 포함하는 데이터전달회로.
- 제 2 항에 있어서, 상기 감지신호생성부는 상기 데이터의 스윙폭이 제1 레벨보다 큰 경우 인에이블되는 제1 감지신호를 생성하고, 상기 데이터의 스윙폭이 상기 제1 레벨보다 작고 제2 레벨보다 큰 경우 인에이블되는 제2 감지신호를 생성하는 데이터전달회로.
- 제 3 항에 있어서, 상기 펄스폭조절부는 상기 제1 감지신호가 인에이블되는 경우 제1 펄스폭을 갖는 상기 제2 인에이블신호를 생성하고, 상기 제2 감지신호가 인에이블되는 경우 제2 펄스폭을 갖는 상기 제2 인에이블신호를 생성하는 데이터전달회로.
- 제 4 항에 있어서, 상기 제2 펄스폭은 상기 제1 펄스폭보다 큰 데이터전달회로.
- 제 4 항에 있어서, 상기 펄스폭조절부는
상기 제1 인에이블신호가 인에이블되는 경우 상기 제1 펄스폭을 갖는 제1 펄스를 생성하는 제1 펄스생성부;
상기 제1 인에이블신호가 인에이블되는 경우 상기 제2 펄스폭을 갖는 제1 펄스를 생성하는 제2 펄스생성부;
상기 제1 감지신호에 응답하여 상기 제1 펄스를 상기 제2 인에이블신호로 전달하는 제1 전달소자; 및
상기 제2 감지신호에 응답하여 상기 제2 펄스를 상기 제2 인에이블신호로 전달하는 제2 전달소자를 포함하는 데이터전달회로.
- 제 6 항에 있어서, 상기 제2 펄스폭은 상기 제1 펄스폭보다 큰 데이터전달회로.
- 제1 인에이블신호가 인에이블된 상태에서 제1 및 제2 감지신호에 응답하여 펄스폭이 조절된 제2 인에이블신호를 생성하는 펄스폭조절부; 및
상기 제2 인에이블신호에 응답하여 상기 제1 데이터라인을 통해 입력되는 데이터를 센싱증폭하여 제2 데이터라인으로 전달하는 센싱증폭부를 포함하는 데이터전달회로.
- 제 8 항에 있어서, 상기 제1 감지신호는 제1 데이터라인을 통해 입력되는 데이터 데이터의 스윙폭이 제1 레벨보다 큰 경우 인에이블되는 데이터전달회로.
- 제 9 항에 있어서, 상기 제2 감지신호는 상기 데이터의 스윙폭이 상기 제1 레벨보다 작고 제2 레벨보다 큰 경우 인에이블되는 데이터전달회로.
- 제 8 항에 있어서, 상기 펄스폭조절부는 상기 제1 감지신호가 인에이블되는 경우 제1 펄스폭을 갖는 상기 제2 인에이블신호를 생성하고, 상기 제2 감지신호가 인에이블되는 경우 제2 펄스폭을 갖는 상기 제2 인에이블신호를 생성하는 데이터전달회로.
- 제 11 항에 있어서, 상기 제2 펄스폭은 상기 제1 펄스폭보다 큰 데이터전달회로.
- 제 11 항에 있어서, 상기 펄스폭조절부는
상기 제1 인에이블신호가 인에이블되는 경우 상기 제1 펄스폭을 갖는 제1 펄스를 생성하는 제1 펄스생성부;
상기 제1 인에이블신호가 인에이블되는 경우 상기 제2 펄스폭을 갖는 제1 펄스를 생성하는 제2 펄스생성부;
상기 제1 감지신호에 응답하여 상기 제1 펄스를 상기 제2 인에이블신호로 전달하는 제1 전달소자; 및
상기 제2 감지신호에 응답하여 상기 제2 펄스를 상기 제2 인에이블신호로 전달하는 제2 전달소자를 포함하는 데이터전달회로.
- 제 13 항에 있어서, 상기 제2 펄스폭은 상기 제1 펄스폭보다 큰 데이터전달회로.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110114798A KR20130049657A (ko) | 2011-11-04 | 2011-11-04 | 데이터전달회로 |
US13/336,702 US8665659B2 (en) | 2011-11-04 | 2011-12-23 | Data transmission circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110114798A KR20130049657A (ko) | 2011-11-04 | 2011-11-04 | 데이터전달회로 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20130049657A true KR20130049657A (ko) | 2013-05-14 |
Family
ID=48223573
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020110114798A KR20130049657A (ko) | 2011-11-04 | 2011-11-04 | 데이터전달회로 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8665659B2 (ko) |
KR (1) | KR20130049657A (ko) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100226254B1 (ko) * | 1996-12-28 | 1999-10-15 | 김영환 | 반도체 메모리소자의 감지증폭기 인에이블신호 발생회로 |
KR100455398B1 (ko) * | 2002-12-13 | 2004-11-06 | 삼성전자주식회사 | 동작 속도가 향상된 데이터 래치 회로. |
KR100798792B1 (ko) | 2006-12-27 | 2008-01-28 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
KR100842919B1 (ko) | 2007-05-15 | 2008-07-02 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
KR100909800B1 (ko) | 2007-12-28 | 2009-07-29 | 주식회사 하이닉스반도체 | 반도체 메모리장치의 리드 제어장치 및 방법 |
KR101046997B1 (ko) * | 2009-02-12 | 2011-07-06 | 주식회사 하이닉스반도체 | 데이터 입력회로 |
-
2011
- 2011-11-04 KR KR1020110114798A patent/KR20130049657A/ko not_active Application Discontinuation
- 2011-12-23 US US13/336,702 patent/US8665659B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20130114362A1 (en) | 2013-05-09 |
US8665659B2 (en) | 2014-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9455002B2 (en) | Amplifying circuit and semiconductor memory device including the same | |
KR100744148B1 (ko) | 안정적인 감지 증폭 동작을 수행하는 감지 증폭기 및 이를구비하는 입출력 감지 증폭 장치 | |
KR100297707B1 (ko) | 반도체메모리장치의입력버퍼 | |
KR20170093381A (ko) | 리시버 회로 및 이를 이용하는 시스템 | |
US9343136B2 (en) | Semiconductor devices and integrated circuits including the same | |
US7999611B2 (en) | Differential amplifying device | |
KR20130049657A (ko) | 데이터전달회로 | |
US9536576B2 (en) | Semiconductor device with a sense amplifier unit responsive to a voltage change of input signals and a sense control signal | |
KR101068340B1 (ko) | 집적 회로 및 반도체 메모리 장치 | |
KR100845782B1 (ko) | 반도체 메모리 장치의 데이터 증폭 회로 | |
KR100930408B1 (ko) | 입력회로를 가지는 반도체 집적회로 | |
US9479170B2 (en) | Buffer circuit and operation method thereof | |
KR20080051847A (ko) | 반도체 메모리 장치의 센스 앰프 제어 신호 생성 회로 | |
KR20130076583A (ko) | 출력드라이버 | |
US8848468B2 (en) | Semiconductor device and control method thereof for permitting the reception of data according to a control signal | |
KR100650370B1 (ko) | 반도체 메모리 장치 | |
JP2007166603A (ja) | 出力ドライバ | |
US9311974B1 (en) | Input/output strobe pulse control circuit and semiconductor memory device including the same | |
KR100728568B1 (ko) | 반도체 메모리 장치의 데이터 입출력 회로 | |
KR20110004084A (ko) | 반도체 장치 | |
KR20140028556A (ko) | 차동 신호 전송 구조를 가진 반도체 집적회로 및 그의 구동방법 | |
KR100766383B1 (ko) | 반도체 메모리 장치의 증폭 회로 | |
KR100576833B1 (ko) | 반도체 메모리 장치의 지연 회로 | |
KR102083318B1 (ko) | 반도체 장치 | |
US9424895B2 (en) | Semiconductor memory apparatus and data storage and power consumption |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |