KR20130041077A - Ｒｆ 수신기의 이득 또는 잡음 지수를 최적화하기 위한 기법들 - Google Patents

Ｒｆ 수신기의 이득 또는 잡음 지수를 최적화하기 위한 기법들 Download PDF

Info

Publication number
KR20130041077A
KR20130041077A KR1020137000430A KR20137000430A KR20130041077A KR 20130041077 A KR20130041077 A KR 20130041077A KR 1020137000430 A KR1020137000430 A KR 1020137000430A KR 20137000430 A KR20137000430 A KR 20137000430A KR 20130041077 A KR20130041077 A KR 20130041077A
Authority
KR
South Korea
Prior art keywords
capacitors
lna
receiver
gain
capacitance
Prior art date
Application number
KR1020137000430A
Other languages
English (en)
Other versions
KR101487110B1 (ko
Inventor
쳉한 왕
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20130041077A publication Critical patent/KR20130041077A/ko
Application granted granted Critical
Publication of KR101487110B1 publication Critical patent/KR101487110B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/18—Input circuits, e.g. for coupling to an antenna or a transmission line

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

RF 수신기의 이득 또는 잡음 지수를 최적화하기 위한 기법들이 개시된다. 일 예시적인 실시형태에서, 제어기는 수신기의 RF 전단의 믹서와 LNA 사이의 커패시터 뱅크를 제어한다. 주어진 중심 주파수에 대해, 제 1 세트의 커패시터들이 믹서로 스위칭되고 제 2 세트의 커패시터들이 그라운드로 스위칭된다. 제 1 세트의 커패시터들에 대한 제 2 세트의 커패시터들의 커패시턴스의 비가 수신기의 RF FE 의 이득이나 또는 잡음 지수 중 어느 하나에 영향을 미친다. 따라서, 수신기의 RF FE 는 RF FE 이득이나 또는 수신기 잡음 지수 중 어느 하나를 최적화하도록 하는 방식으로 제어될 수도 있다.

Description

ＲＦ 수신기의 이득 또는 잡음 지수를 최적화하기 위한 기법들{TECHNIQUES FOR OPTIMIZING GAIN OR NOISE FIGURE OF AN RF RECEIVER}
본 개시물은 일렉트로닉스 (electronics) 에 관한 것으로, 보다 구체적으로는, 무선 통신 디바이스의 수신기의 이득 또는 잡음 지수를 최적화하기 위한 기법들에 관한 것이다.
현대의 무선 통신 디바이스들 (WCD) 은 넓은 주파수 범위, 다중 주파수 대역들 및 다수의 동작 모드들에서 동작하도록 요구된다. WCD들은 통상 다수의 무선 주파수 (RF) 수신기들, RF 송신기들, 필터링을 가진 기저대역 이득 증폭기 (BB) 및 기저대역 프로세서들 (BP) 을 포함한다. 각각의 RF 수신기는 특정된 대역 내에서 RF 신호들을 수신하도록 구성된다. RF 수신기는 통상 무선 주파수 (RF) 전단 (RF FE) 을 포함하여 RF 신호를 믹서를 통하여 중간 주파수 (Intermediate Frequency; IF) 나 또는 제로 중간 주파수 (Zero-IF; ZIF) 중 어느 하나로 다운컨버팅한다. 용어 "RF 수신기", "수신기" 및 "RF FE" 는 본 개시물에서 상호교환가능하게 사용된다. 그러나, 당업자는, 수신기가 저역통과 필터들 또는 증폭기들과 같은 다른 컴포넌트들을 또한 포함할 수도 있다는 것을 인식할 수도 있다.
RF FE 는 적어도 저잡음 증폭기 (LNA) 및 믹서를 포함한다. RF 수신기는 각각의 대역 및 동작 모드에 대해 상이한 레벨들의 증폭을 요구한다. 종래의 증폭 솔루션들은, 다양한 표준들에 적응하도록, 각각 상이한 증폭 스킴을 가진 다수의 회로 블록들 또는 모듈들을 채용한다. 더욱이, RF 출력 스테이지 스위치들의 사용은 각각의 대역 또는 모드에 대한 증폭 스킴들 사이에서 선택하는 것이 필요하다. 다수의 LNA들 및 믹서들을 이용하는 멀티 대역, 멀티 모드 RF 수신기들은 큰 반도체 다이 면적 및 긴 인터-커넥트 라우팅들을 요구한다. 어떠한 기생 저항 및 커패시턴스도 잡음을 도입하거나 또는 LNA들의 튜닝 범위를 제한하거나 하지 않기 때문에, 이러한 라우팅들에 대해 낮은 신호 손실, 낮은 기생 저항 및 커패시턴스를 유지하는 것이 과제이다.
LNA들의 수를 저감시키기 위해, RF 수신기들에 대한 튜닝된 멀티 대역, 멀티 모드 RF FE들이 제안되어 왔다. 이러한 제안들은 튜닝가능한 LC 부하를 가진 하나의 LNA 를 이용하는 것을 제안한다. LNA 는, 낮은 임피던스 부하가 그 출력에 부가될 때 전류 모드에서 동작할 수도 있다. 도 1 은 멀티 대역 멀티 모드 WCD 에서 이용하기 위한 LNA 를 도시한다. LNA (110) 는 RF 입력 전압 신호를 전류로 컨버팅하기 위한 트랜스컨덕터 (112), 인덕터 (114), 인덕터 기생 저항기 (116) 및 커패시터 (121) 를 포함한다. 인덕터 (114) 및 커패시터 (121) 는 튜닝가능하다. 따라서, LNA (100) 는 원하는 주파수로 튜닝될 수도 있다. LNA (110) 는 멀티 대역 멀티 모드 WCD 에 적합하다. 이러한 구성에 의하면, 단일 LNA 는 다수의 LNA들의 이용 없이 다중 주파수 대역들에 걸쳐 동작한다. 결과적으로, 다수의 LNA들 간에 스위칭하기 위해 RF FE 의 출력에 어떠한 스위치들도 요구하지 않을 것이다. 튜닝가능한 커패시터 (121) 는 통상 복수의 스위치들을 통해 프로그램가능한 커패시터 뱅크를 포함한다. 통상적으로는, 커패시터 뱅크의 커패시터당 하나의 스위치가 매 튜닝가능한 구성마다 사용된다. LNA (110) 와 같은 LNA 를 포함하는 WCD 의 RF FE 를 튜닝할 때에는, 커패시터 (121) 의 커패시턴스가 변함에 따라 RF FE 의 전류 전달 이득 ("RF FE 이득") 및 전체 수신기 잡음 지수 ("수신기 NF") 가 변하기 때문에 세심한 관심이 취해져야 한다.
주어진 주파수에 대해, 그리고 인덕터 (114) 의 고정된 인덕턴스 (L) 에 대해, RF FE 이득 또는 수신기 NF 를 최적화하는 것은 커패시터 (121) 의 커패시턴스를 변화시키는 것을 요구할 것이다. 이것은 결국 특히 광대역 수신기에 있어서 중심 주파수에서 벗어나게 할 것이다. 멀티 대역, 멀티 모드 시스템들에서는, RF FE 중심 주파수에 영향을 미치지 않고 RF FE 이득이나 또는 수신기 NF 를 최적화하는 것이 설계 과제이다.
멀티 대역, 멀티 모드 WCD 수신기에서 RF FE 이득 및 수신기 NF 의 제어가능한 최적화를 허용하는 커패시터 뱅크 아키텍처를 제공하는 것이 바람직할 것이다.
도 1 은 멀티 밴드 멀티 모드 WCD 에서 이용하기 위한 LNA 를 도시한 도면이다.
도 2 는 무선 통신 디바이스의 시스템 레벨 블록도이다.
도 3a 는 일 예시적인 실시형태에 따른 디바이스의 블록도이다.
도 3b 는 도 3a 의 디바이스에 대한 캘리브레이션 프로세스의 흐름도이다.
도 4 는 도 3 의 RF FE 의 일 예시적인 구현이다.
도 5 는 도 4 의 RF FE 에 대한 등가 구성이다.
도 6 은 Cmixer/CT 의 팩터로서의 GFE 및 NFtotal 의 분산을 예시한 차트이다.
도 7 은 멀티 밴드 멀티 모드 WCD 의 RF FE 이득 또는 수신기 NF 를 최적화하는 방법에 대한 흐름도이다.
단어 "예시적인" 은 여기서 "예, 경우, 또는 예시로서 기능하는 것" 을 의미하는데 사용된다. 여기서 "예시적인" 것으로서 설명된 임의의 실시형태가 반드시 다른 실시형태들에 비해 바람직하거나 또는 유리한 것으로서 해석될 필요가 없다.
첨부된 도면들과 관련하여 이하 기술된 상세한 설명은 본 발명의 예시적인 실시형태들의 설명인 것으로 의도되며, 단지 본 발명이 실시될 수 있는 실시형태들만을 나타내는 것으로 의도되지 않는다. 상세한 설명은 본 발명의 예시적인 실시형태들의 완전한 이해를 제공할 목적의 특정 상세를 포함한다. 본 발명의 예시적인 실시형태들은 이들 특정 상세 없이 실시될 수도 있다는 것이 당업자에게 명백할 것이다. 일부 경우에, 널리 알려져 있는 구조들 및 디바이스들은 여기에 제시된 예시적인 실시형태들의 신규성을 모호하게 하는 것을 회피하기 위하여 블록도 형태로 도시된다.
당업자는, 정보 및 신호들이 다양한 상이한 기술들 및 기법들 중 임의의 것을 이용하여 나타내질 수도 있다는 것을 이해할 것이다. 예를 들어, 상기 설명 전반에 걸쳐 참조될 수도 있는 데이터, 명령들, 커맨드들, 정보, 신호들, 비트들, 심볼들, 및 칩들은 전압들, 전류들, 전자기파들, 자기장들 또는 자기 입자들, 광학장들 및 광학 입자들, 또는 이들의 임의의 조합에 의해 나타내질 수도 있다.
본 개시물은 무선 통신 디바이스의 RF FE 이득 또는 수신기 잡음 지수 (NF) 를 최적화하기 위한 기법들과 관련된다. 보다 특히, 본 개시물은 패시브 믹서 및 낮은 BB 입력 임피던스 부하를 가진 수신기에서 RF FE 이득 또는 수신기 NF 를 최적화하기 위한 회로 및 관련 동작 방법과 관련된다.
광대역 WCD 용 수신기가 개시된다. 그 수신기는 튜닝가능한 RF FE 를 가지며, 여기서 RF FE 는 프로그램가능 커패시터 뱅크를 포함한다. 개시된 프로그램가능 커패시터 뱅크 아키텍처는 RF FE 이득 또는 수신기 NF 의 최적화를 허용한다. 커패시터 뱅크는 RF FE 의 LNA 의 부하에서 보이게 되는 총 커패시턴스를 실질적으로 일정하게 유지하면서 RF FE 이득 또는 수신기 NF 의 최적화를 허용한다. 그 결과, RF FE 이득 또는 수신기 NF 의 최적화는 RF FE 의 중심 주파수에 영향을 미치지 않는다.
도 2 는 무선 통신 디바이스의 시스템 레벨 블록도를 도시한다. WCD (200) 는 트랜시버 (220) 및 기저대역 프로세서 (BP) (210) 를 포함한다. 트랜시버 (220) 는 송신기 (230) 및 수신기 (280) 를 포함한다. 수신기 (280) 는 RF FE (250) 및 BB (258) 를 포함한다. RF FE (250) 는 적어도 LNA (252) 및 믹서 (256) 를 포함한다. BP (210) 는 트랜시버 (220) 의 다양한 기능들을 제어한다. 따라서, BP (210) 는 RF FE (250) 를 제어할 수도 있다. RF FE (250) 를 제어하는 것은 LNA (252) 의 주파수, 이득 또는 NF 중 하나 이상을 튜닝하는 것을 포함할 수도 있다. LNA (252) 를 튜닝하는 것은 커패시터 뱅크 구성 (configuration) 을 제어하는 것을 포함할 수도 있다. 제안된 솔루션은 멀티 대역 멀티 모드 WCD들에서 RF FE 이득 또는 수신기 NF 를 최적화할 목적의 커패시터 뱅크 구성을 제어하는 양태를 다룬다. 멀티 대역 멀티 모드 WCD 에서 원하는 최적화된 상태를 제어하는 (RF FE 이득 또는 수신기 NF 를 최적화하는) 개념은 도 3a 의 블록도를 참조하여 설명될 것이다.
도 3a 는 일 예시적인 실시형태에 따른 디바이스의 블록도이다. 디바이스 (300) 는 WCD 의 하나의 직접 회로로서, 또는 다양한 IC들로서 구현될 수도 있다. 디바이스 (300) 는 RF FE (305), 제어기 (320) 및 메모리 (330) 를 포함한다. RF FE (305) 는 LNA (310), 커패시터 뱅크 (350) 및 믹서 (360) 를 포함한다. LNA (310) 는 트랜스컨덕터 (gm) (370) 및 유도 부하 (340) 를 포함한다. 커패시터 뱅크 (350) 는 일단에서 LNA (310) 에 커플링되고 타단에서 믹서 (360) 에 커플링된다. 제어기 (320) 는 RF FE 를 튜닝하기 위한 원하는 중심 주파수에 응답하여, 그리고 원하는 최적화된 동작 상태 (RF FE 이득 또는 수신기 NF) 에 응답하여 메모리 (330) 로부터 값들을 선택한다. 제어기 (320) 는 커패시터 뱅크 (350) 를 제어한다. 도 3 에는 커패시터 (320) 및 메모리 (330) 가 RF FE (305) 외부에 있는 것으로 도시되지만, 당업자는, 제어기 (320) 나 메모리 (330) 중 어느 하나 또는 양자가 또한 RF FE (305) 내부에 상주할 수 있다는 것을 인식할 수도 있다. 커패시터 뱅크 (350) 는, 그 커패시턴스의 부분이 LNA 의 LC 부하의 부분이고 그 커패시턴스의 부분이 LNA 의 출력을 믹서의 입력에 ac 커플링하기 위해 사용되는 방식으로 제어될 수도 있다. 커패시터 뱅크 (350) 는, 총 이용가능한 커패시터 중에, LNA (310) 를 원하는 중심 주파수로 튜닝하기 위해 요구되는 총 커패시턴스를 선택하기 위한 스위치들을 포함할 수도 있다. 총 이용가능한 커패시턴스는, 모든 커패시터들이 그라운드로 또는 믹서 (360) 로 스위칭된다면 커패시터 뱅크가 달성할 수 있는 총 커패시턴스이다. 총 커패시턴스는 제 1 커패시턴스와 제 2 커패시턴스의 합이다. 제 1 커패시턴스 (Ctune) 는 유도 부하 (340) 와 그라운드 사이에서 스위칭된 커패시터 뱅크 (350) 에서의 제 1 세트의 커패시터들의 커패시턴스이다. 제 1 세트의 커패시터들은 LNA (310) 의 LC 부하의 용량성 부하의 역할을 한다. 제 2 커패시턴스 (Cmixer) 는 유도 부하 (340) 와 믹서 (360) 사이에서 스위칭된 커패시터 뱅크 (350) 에서의 제 2 세트의 커패시터들의 커패시턴스이다. 제 2 세트의 커패시터들은 믹서의 입력 임피던스의 부분이다. 원하는 중심 주파수는, 총 커패시턴스 CT = Ctune + Cmixer 를 일정하게 유지하고 단지 그라운드로 스위칭된 커패시터들 및 믹서 (360) 로 스위칭된 커패시터들만을 재분배하여 상이한 커패시턴스 비 Ctune/Cmixer 를 달성할 때 실질적으로 일정하게 유지된다. 이제, Imixer 를 믹서 (360) 를 통하여 흐르는 전류로 하고, ILNA 를 LNA (310) 를 통하여 흐르는 전류로 한다. 그러면, Imixer/ILNA 가 RF FE 이득이다. 커패시턴스 비 Ctune/Cmixer 를 재분배함으로써, RF FE 이득의 값을 최적화하는 것이 가능하다. 더욱이, 수신기 NF 를 최적화하는 것도 가능하다.
도 3a 의 디바이스를 캘리브레이팅하는 프로세스가 도 3b 를 참조하여 설명될 것이다. 도 3b 는 도 3a 의 디바이스에 대한 캘리브레이션 프로세스의 흐름도이다. 제 1 단계 (370) 에서, Ctune/Cmixer 비 값이 계산들에 기초하여 사전 선택된다. 그 후, 단계 (375) 에서, 선택된 주파수로 튜닝하기 위해 총 커패시턴스 (CT) 가 식별된다. 그 후, 단계 (380) 에서, Ctune/Cmixer 의 비가 최적의 RF FE 이득을 달성하기 위해 식별된다. 최종으로, 단계 (385) 에서, 수신기 NF 를 최적화하기 위해 Cmixer 값을 낮춰, 최적의 RF FE 이득의 경우보다 약간 더 높은 비가 되게 한다. RF FE 이득 또는 수신기 NF 를 최적화하기 위해 Cmixer 및 Ctune 의 계산들에 기초하여 사전 선택된 값들을 이용하는 것은, 그들 실제 값들이 프로세스 변화로 인해 그들 이론 값들에서 벗어날 수도 있기 때문에 항상 정확한 것은 아니라는 것에 주목해야 한다. 따라서, 테스트하는 동안 디바이스를 캘리브레이팅하는 것이 항상 필요하다.
도 4 는 도 3 의 RF FE 의 일 예시적인 구현이다. 이 예에서, RF FE (400) 는 차동 RF FE 이다. 당업자는, 싱글 엔디드 구현이 또한 본 개시물에 의해 예견된다는 것을 인식할 수 있다. RF FE (400) 는 LNA (410), 커패시터 뱅크 (420) 및 다운컨버터 (430) 를 포함한다. LNA (410) 는 트랜스컨덕터 (412), 인덕터 (414) 및 저항기 (416) 를 포함한다. 다운컨버터 (430) 는 믹서 (432) 및 트랜스임피던스 증폭기 (TIA) (434) 를 포함한다. 저항기들 (436) 은 TIA (434) 에 대한 피드백 저항기들의 역할을 한다. 믹서 (432) 는 패시브 믹서일 수도 있다. 트랜스컨덕터 (412) 는, 그것이 RF 입력 전압을 전류 (ILNA) 로 컨버팅하기 때문에 LNA 의 입력에서의 RF 신호를 증폭시킨다. 인덕터 (L) 가 고정된 인덕터로서 도시되지만, 당업자는, 튜닝가능하거나 또는 스위칭가능한 인덕터들이 또한 유도 부하의 부분으로서 사용될 수도 있다는 것을 인식할 수 있다.
커패시터 뱅크 (420) 는 일 측에서 LNA (410) 의 유도 부하에 커플링된다. 커패시터 뱅크 (420) 는 일 세트의 커패시터들 (422(1...n)) 및 일 세트의 스위치들 (424(1...n)a+b) 을 포함한다. 각각의 커패시터 (422) 는 2 개의 스위치들 (424a, 424b) 에 커플링된다. 커패시터 뱅크 (420) 가 광대역 애플리케이션들을 허용하도록 이진 가중되는 것으로 나타내지지만, 당업자는, 다른 커패시터 뱅크 구성들이 본 발명의 범위로부터의 벗어남 없이 가능하다는 것을 인식할 수도 있다. 이제, 커패시터 뱅크 내의 각각의 커패시터는 단지 임의의 주어진 시간에 다음의 상태들 중 하나의 상태에 있을 수 있다 : a) 양자의 스위치들이 오픈된 상태 (424a 오픈 및 424b 오픈), b) 하나의 스위치가 오픈되고 하나가 그라운드로 클로즈드된 상태 (예를 들어, 424a 오픈 및 424b 클로즈드), c) 하나의 스위치가 오픈되고 하나가 믹서 (432) 로 클로즈드된 상태 (예를 들어, 424a 클로즈드 및 424b 오픈). 이것은 3 상태 버퍼와 같은 3 상태 로직에 의해 달성될 수 있다. 당업자는, 본 개시물에서 논의된 커패시터 뱅크의 3 상태 로직을 구현하기 위한 다른 솔루션들이 본 발명의 범위로부터의 벗어남 없이 가능할 수도 있다는 것을 인식할 수도 있다.
이제, 제 1 세트의 커패시터들 (도 4 의 예에서 422g1 및 422g2) 은 그라운드로 스위칭되는 커패시터들에 의해 정의된다. 제 1 세트의 커패시터들의 커패시턴스는 그라운드로 스위칭된 각각의 커패시터 (422) 의 커패시턴스들의 합이다. 이 커패시턴스는 도 3 을 참조하여 전술한 커패시턴스 Ctune 와 등가이다. 제 2 세트의 커패시터들 (도 4 의 예에서 422m1 및 422m2) 은 믹서로 스위칭되는 커패시터들에 의해 정의된다. 제 2 세트의 커패시터들의 커패시턴스는 믹서로 스위칭된 각각의 커패시터 (422) 의 커패시턴스들의 합이다. 이 커패시턴스는 도 3 을 참조하여 전술한 커패시턴스 Cmixer 와 등가이다. 제 3 세트의 커패시터들 (도 4 의 예에서 422o1) 은 양자의 스위치들이 오프된 커패시터들에 의해 정의된다.
TIA (434) 는 믹서 (432) 의 출력에서의 전류를 전압으로 컨버팅한다. 믹서 (432) 는 상기 언급한 바와 같이 커패시터 뱅크 (420) 의 제 2 세트의 커패시터들을 통하여 LNA (410) 에 커플링된다. TIA 의 입력 임피던스 (ZTIA) 는 다음과 같이 표현될 수도 있다 :
Figure pct00001
여기서 RTIA 는 TIA 의 피드백 저항기이고, Gloopgain 은 TIA 의 루프 이득이다. Gloopgain 의 적절한 설계로, TIA 의 낮은 입력 임피던스가 달성되며, 이는 제안된 구현의 전제 조건이다.
RF FE (400) 의 경우, 총 커패시턴스 (CT) 는 합 Ctune + Cmixer 에 의해 정의된다. 각각의 중심 주파수에 대해, LNA 를 원하는 중심 주파수로 튜닝하기 위해 요구되는 하나의 최적의 총 커패시턴스가 있다. 선택된 총 커패시턴스에 연관된 RF FE 이득은 비 Ctune/Cmixer 의 팩터이다. 따라서, 각각의 중심 주파수에 대해, Ctune 및 Cmixer 의 특정 조합이 RF FE 이득을 최적화하는데 적합하다. 한편, 수신기 잡음 지수는 BB 잡음 및 믹서 잡음 조건들에 의존한다. 더욱이, 수신기 NF 는 LNA 의 출력 임피던스 및 믹서의 임피던스에 의해 영향을 받는다. Cmixer 는 LNA 의 출력 임피던스 및 믹서의 임피던스에 영향을 미친다. 그 결과, Cmixer 는 수신기 NF 에 영향을 미친다. 따라서, 비 Ctune/Cmixer 를 변경함으로써 수신기 NF 를 최적화하는 것이 가능하다.
RF FE 이득을 최적화하기 위해 비 Ctune/Cmixer 를 변경하는 개념의 분석이 도 5 를 참조하여 수행될 것이다. 도 5 는 도 4 의 RF FE 에 대한 등가 구성이다. RF FE (500) 는 LNA (510), 커패시터 구성 (520) 및 다운컨버터 (530) 를 포함한다. LNA (510) 는 도 4 의 LNA (410) 와 유사하다. 커패시터 구성 (520) 은 특정 중심 주파수에 대해 도 4 의 커패시터 뱅크 (420) 와 등가이다. 커패시터 구성은 커패시터 (523) (2×Ctune) 및 커패시터들 (Cmixer (526a) 및 Cmixer (526b)) 을 포함한다. 다운컨버터 (530) 는 도 4 의 다운컨버터 (430) 와 등가이다. 도 4 의 믹서 (432) 는 저항기들 (RM (532)) 에 의해 대체된다.
전류 전달 이득 함수에 대해, 다음의 등식이 적용된다 :
Figure pct00002
여기서 ZL 은 유도 부하의 임피던스이고, ω 는 각주파수이다. 분모의 실수부는 공진 주파수 ω0 에서 무효로 된다는 것을 가정할 수 있다. 따라서, RF FE 이득을 최적화하기 위해, 다음의 등식은 공진 주파수 ω0 에서 :
Figure pct00003
가 된다. 따라서 :
Figure pct00004
이다.
그것은, 주어진 LNA 유도 부하, 주어진 믹서 저항들 및 주어진 TIA 입력 임피던스에 대해, RF FE 이득은 Ctune 및 Cmixer 의 함수라는 것을 의미한다. 따라서, LNA 를 원하는 중심 주파수로 튜닝하고 최적의 RF FE 이득을 달성하기 위해 Ctune 및 Cmixer 의 고유한 조합이 있다.
이제, 수신기의 총 잡음 지수는 다음과 같이 프리스 공식 (Friis formula) 에 의해 모델링될 수도 있으며 :
Figure pct00005
여기서 FFE 는 RF FE 의 잡음 지수이고, FBB 는 BB 의 잡음 지수이며, GFE 는 RF FE 이득이다.
등식에 따르면, RF FE 이득이 충분히 높다면, 전체 잡음 지수, NFtotal 은 RF FE 의 잡음 지수 FFE 에 의해 좌우될 것이다. 이 등식의 함의 (implications) 는 도 6 을 참조하여 논의될 것이다. 도 6 은 Cmixer/CT 의 팩터로서 GFE 및 NFtotal 의 분산을 예시한 차트이다. 알 수 있는 바와 같이, Cmixer/CT 가 감소함에 따라, GFE 는 전술한 최적의 RF FE 이득인 최대 값에 도달한다. 일 범위의 Cmixer/CT 값들에 대해, GFE 는 (Cmixer/CT 가 감소함에 따라) 증가하고, NFtotal 은 감소한다. 그러나, Cmixer/CT 가 GFE 가 그 최대 값에 도달하는 포인트를 훨씬 넘어 감소함에 따라 NFtotal 은 계속하여 더욱 감소할 것이다. NFtotal 은 최대 GFE 에 대응하는 Cmixer/CT 값보다 더 낮은 Cmixer/CT 값에서 로컬 최소에 도달한다.
예시한 바와 같이, RF FE 이득을 최적화하기 위한 상이한 Cmixer/CT 값과 수신기 NF 를 최적화하기 위한 상이한 Cmixer/CT 값이 있다.
멀티 대역, 멀티 모드 WCD 에서 각각의 공진 주파수에 대한 RF FE 이득을 최적화하기 위한 커패시턴스의 최적의 비에 대한 계산된 값들이 도 3 의 메모리 (330) 와 같은 메모리에 저장될 수도 있다. 메모리는 최적의 RF FE 이득에 대한 Ctune 및 Cmixer 의 제 1 세트의 값들을 적어도 포함한다. 제 2 세트의 값들 Ctune 및 Cmixer 은 최적의 수신기 NF 를 위해 각각 메모리 (330) 에 저장된다. 제어기 (320) 와 같은 제어기는 원하는 최적화된 상태에 기초하여 메모리로부터 Ctune 및 Cmixer 의 상이한 값들을 선택하도록 프로그램될 수도 있다. 이들 값들은 제어기 (320, 440) 가 주어진 중심 주파수에 대해, 커패시터 뱅크 (350, 420) 를 적절히 스위칭하는 것을 허용하여, 동작 상태, 즉 RF FE 이득이나 또는 수신기 NF 중 어느 하나를 최적화한다. 최적의 RF FE 이득이 최적의 수신기 NF 에 비해 바람직하거나 또는 최적의 수신기 NF 가 최적의 RF FE 이득에 비해 바람직한 경우들이 있다. 최적의 RF FE 이득과 수신기 NF 사이의 밸런스 상태가 요구되는 경우들에서, 제어기 (320) 는 메모리 (330) 로부터, Ctune 및 Cmixer 에 대한 제 3 세트의 값들을 선택하기 위한 옵션을 가지며, 여기서 커패시턴스의 비는 최적의 RF FE 이득에 대한 비와 최적의 수신기 NF 에 대한 비 사이에 있다.
제어기 (320) 에 의해 수행된 상세한 방법은 도 7 을 참조하여 설명될 것이다. 도 7 은 멀티 대역 멀티 모드 WCD 의 RF FE 이득 또는 수신기 NF 를 최적화하는 방법에 대한 흐름도이다. 판정 단계 (710) 에서, 새로운 주파수 튜닝을 위한 요건이 식별된다. 이러한 요건이 존재하는 경우에, 그 후 단계 (715) 에서, 새로운 총 커패시턴스 CT 가 정의된다. 그 후, 판정 단계 (720) 에서, 새로운 커패시턴스 비 Ctune/Cmixer 에 대한 요건이 원하는 최적화된 동작 상태 (RF FE 이득 또는 수신기 NF) 에 기초하여 식별된다. 그 후, 단계 (725) 에서, 새로운 Ctune/Cmixer 비에 응답하여, 새로운 제 1 세트의 커패시터들이 그라운드로 스위칭되고, 새로운 제 2 세트의 커패시터들이 믹서로 스위칭된다. 주파수 튜닝이 필요하지 않은 경우에, 주파수 튜닝의 요건이 식별될 때까지 단계 (730) 에서 CT 및 Ctune/Cmixer 비가 동일하게 유지된다. 유사하게, 판정 단계 (720) 에서 새로운 Ctune/Cmixer 비에 대한 요건이 없다면, 커패시턴스 비는 새로운 요건이 존재할때까지 동일하게 유지된다.
당업자는 또한, 여기에 개시된 실시형태들과 관련하여 설명된 다양한 예시적인 논리 블록들, 모듈들, 회로들, 및 알고리즘 단계들이 전자 하드웨어, 컴퓨터 소프트웨어, 또는 양자의 조합으로서 구현될 수도 있다는 것을 인식할 것이다. 하드웨어와 소프트웨어의 이런 상호교환가능성을 명확히 설명하기 위해, 다양한 예시적인 컴포넌트들, 블록들, 모듈들, 회로들, 및 단계들이 그들의 기능성의 관점에서 일반적으로 상술되어 있다. 이러한 기능성이 하드웨어로서 구현되는지 또는 소프트웨어로서 구현되는지 여부는 전체 시스템에 부과된 특정 애플리케이션 및 설계 제약들에 의존한다. 당업자는, 각각의 특정 애플리케이션에 대해 변화하는 방식들로 상기 설명된 기능성을 구현할 수도 있지만, 이러한 구현 판정은 본 발명의 예시적인 실시형태들의 범위로부터의 벗어남을 야기하는 것으로서 해석되어서는 안된다.
여기에 개시된 실시형태들과 관련하여 설명된 다양한 예시적인 논리 블록들, 모듈들, 및 회로들은 여기에 설명된 기능들을 수행하도록 설계된 범용 프로세서, 디지털 신호 프로세서 (DSP), 주문형 집적 회로 (ASIC), 필드 프로그램가능 게이트 어레이 (FPGA) 또는 다른 프로그램가능 로직 디바이스, 별개의 게이트 또는 트랜지스터 로직, 별개의 하드웨어 컴포넌트들, 또는 이들의 임의의 조합으로 구현 또는 수행될 수도 있다. 범용 프로세서는 마이크로프로세서일 수도 있지만, 대안으로, 프로세서는 임의의 종래의 프로세서, 제어기, 마이크로제어기, 또는 상태 머신일 수도 있다. 프로세서는 또한 컴퓨팅 디바이스들의 조합, 예를 들어, DSP 와 마이크로프로세서의 조합, 복수의 마이크로프로세서들, DSP 코어와 결합된 하나 이상의 마이크로프로세서들, 또는 임의의 다른 이러한 구성으로서 구현될 수도 있다.
여기에 개시된 실시형태들과 관련하여 설명된 방법 또는 알고리즘의 단계들은 직접 하드웨어에, 프로세서에 의해 실행된 소프트웨어 모듈에, 또는 이 둘의 조합에 구현될 수도 있다. 소프트웨어 모듈은 랜덤 액세스 메모리 (RAM), 플래시 메모리, 판독 전용 메모리 (ROM), 전기적으로 프로그램가능 ROM (EPROM), 전기적으로 소거가능한 프로그램가능 ROM (EEPROM), 레지스터들, 하드 디스크, 착탈식 디스크, CD-ROM, 또는 당업계에 알려져 있는 임의의 다른 형태의 저장 매체에 상주할 수도 있다. 일 예시적인 저장 매체는 프로세서에 커플링되어 프로세서가 그 저장 매체로부터 정보를 판독하고 그 저장 매체에 정보를 기입할 수 있도록 한다. 대안으로, 저장 매체는 프로세서와 일체형일 수도 있다. 프로세서와 저장 매체는 ASIC 에 상주할 수도 있다. ASIC 은 사용자 단말기에 상주할 수도 있다. 대안으로, 프로세서와 저장 매체는 사용자 단말기 내에 별개의 컴포넌트들로서 상주할 수도 있다.
하나 이상의 예시적인 실시형태들에서, 상기 설명된 기능들은 하드웨어, 소프트웨어, 펌웨어 또는 이들의 임의의 조합에 구현될 수도 있다. 소프트웨어에 구현되면, 그 기능들은 하나 이상의 명령들 또는 코드로서 컴퓨터 판독가능 매체 상에 저장 또는 송신될 수도 있다. 컴퓨터 판독가능 매체는 일 장소로부터 타 장소로의 컴퓨터 프로그램의 전송을 용이하게 하는 임의의 매체를 포함하는 통신 매체와 컴퓨터 저장 매체 양자를 포함한다. 저장 매체는 컴퓨터에 의해 액세스될 수 있는 임의의 이용가능한 매체일 수도 있다. 제한이 아닌 일 예로, 이러한 컴퓨터 판독가능 매체는 RAM, ROM, EEPROM, CD-ROM 또는 다른 광학 디스크 저장, 자기 디스크 저장 또는 다른 자기 저장 디바이스들, 또는 명령들 또는 데이터 구조들의 형태로 원하는 프로그램 코드를 운반 또는 저장하는데 이용될 수 있고 컴퓨터에 의해 액세스될 수 있는 임의의 다른 매체를 포함할 수 있다. 또한, 임의의 접속이 컴퓨터 판독가능 매체라 적절히 불리게 된다. 예를 들어, 소프트웨어가 동축 케이블, 광섬유 케이블, 트위스티드 페어, 디지털 가입자 회선 (DSL), 또는 적외선, 무선, 및 마이크로파와 같은 무선 기술들을 이용하여 웹사이트, 서버 또는 다른 원격 소스로부터 송신된다면, 매체의 정의에는, 동축 케이블, 광섬유 케이블, 트위스티드 페어, DSL, 또는 적외선, 무선 및 마이크로파와 같은 무선 기술들이 포함된다. 디스크 (disk) 및 디스크 (disc) 는, 여기에 사용한 바와 같이, 콤팩트 디스크 (compact disc; CD), 레이저 디스크 (laser disc), 광디스크 (optical disc), 디지털 다기능 디스크 (digital versatile disc; DVD), 플로피 디스크 (floppy disk) 및 블루 레이 디스크 (blu-ray disc) 를 포함하며, 여기서 디스크 (disk) 는 보통 데이터를 자기적으로 재생시키는 한편, 디스크 (disc) 는 레이저를 이용하여 데이터를 광학적으로 재생시킨다. 상기의 조합이 또한 컴퓨터 판독가능 매체의 범위 내에 포함되어야 한다.
상기 개시된 예시적인 실시형태들의 전술은 당업자로 하여금 본 발명을 실시 또는 이용할 수 있게 하기 위해 제공된다. 이들 예시적인 실시형태들에 대한 다양한 변경들은 당업자에게 쉽게 명백할 것이며, 여기에 정의된 일반적인 원리들은 본 발명의 사상 또는 범위로부터의 벗어남 없이 다른 실시형태들에 적용될 수도 있다. 따라서, 본 발명은 여기에 도시된 실시형태들에 제한되는 것으로 의도되지 않고 여기에 개시된 원리들 및 신규한 특징들에 부합하는 최광의 범위를 따르게 될 것이다.

Claims (22)

  1. 복수의 이득 및 잡음 지수 최적화된 상태들에서 동작가능한 수신기로서,
    제어기; 및
    복수의 커패시터 조합들에서 스위칭가능한 프로그램가능 커패시터 뱅크를 포함하며,
    상기 제어기는, 원하는 주파수에 대해 원하는 이득 및 잡음 지수 최적화된 상태를 달성하도록 하는 총 커패시턴스 및 커패시턴스의 비에 의해, 상기 프로그램가능 커패시터 뱅크에서 제 1 세트의 커패시터들 및 제 2 세트의 커패시터들을 선택하는, 수신기.
  2. 제 1 항에 있어서,
    저잡음 증폭기 (LNA) 및 믹서를 더 포함하며,
    상기 제 1 세트의 커패시터들은 상기 LNA 와 그라운드 사이에 커플링되고, 상기 제 2 세트의 커패시터들은 상기 LNA 와 상기 믹서 사이에 커플링되는, 수신기.
  3. 제 2 항에 있어서,
    상기 제 1 세트의 커패시터들은 제 1 세트의 스위치들을 통하여 그라운드에 커플링되고, 상기 제 2 세트의 커패시터들은 제 2 세트의 스위치들을 통하여 상기 믹서에 커플링되는, 수신기.
  4. 제 3 항에 있어서,
    상기 프로그램가능 커패시터 뱅크의 각각의 커패시터는 상기 제 1 세트의 스위치들에서의 하나의 스위치에 커플링되고, 상기 제 2 세트의 스위치들에서의 제 2 스위치에 커플링되는, 수신기.
  5. 제 4 항에 있어서,
    각각의 커패시터가 단지 임의의 주어진 시간에, 다음의 3 가지 상태들 :
    양자의 스위치들이 오프인 상태;
    상기 제 1 세트에서의 하나의 스위치가 온인 상태; 또는
    상기 제 2 세트에서의 하나의 스위치가 온인 상태
    중 하나의 상태에 있을 수 있는, 수신기.
  6. 제 1 항에 있어서,
    각각의 최적화된 상태에 대한, 그리고 각각의 원하는 주파수에 대한 커패시턴스의 값들을 저장하기 위한 메모리를 더 포함하는, 수신기.
  7. 복수의 이득 및 잡음 지수 최적화된 상태들에서 동작가능한 수신기를 제어하는 방법으로서,
    원하는 주파수에 대해 원하는 이득 및 잡음 지수 최적화된 상태를 달성하도록 하는 총 커패시턴스 및 커패시턴스의 비에 의해, 저잡음 증폭기 (LNA) 와 그라운드 사이의 프로그램가능 커패시터 뱅크에서의 제 1 세트의 커패시터들 및 상기 LNA 와 믹서 사이의 상기 프로그램가능 커패시터 뱅크에서의 제 2 세트의 커패시터들을 스위칭하는 단계를 포함하는, 수신기의 제어 방법.
  8. 제 7 항에 있어서,
    상기 원하는 주파수를 선택하는 단계를 더 포함하는, 수신기의 제어 방법.
  9. 제 8 항에 있어서,
    상기 총 커패시턴스를 식별하는 단계를 더 포함하는, 수신기의 제어 방법.
  10. 제 9 항에 있어서,
    원하는 최적화된 상태에 대한 상기 커패시턴스의 비를 식별하는 단계를 더 포함하는, 수신기의 제어 방법.
  11. 복수의 커패시터 조합들에서 스위칭가능한 프로그램가능 커패시터 뱅크를 포함하는 집적 회로 (IC) 로서,
    제 1 세트의 커패시터; 및
    상기 집적 회로가 제어기를 포함하는 수신기에서 이용하기 위해 적응되는 제 2 세트의 커패시터들을 포함하며,
    상기 제어기는, 원하는 주파수에 대해 상기 수신기의 원하는 이득 및 잡음 지수 최적화된 상태를 달성하도록 하는 총 커패시턴스 및 커패시턴스의 비에 의해, 상기 제 1 세트의 커패시터들 및 상기 제 2 세트의 커패시터들을 선택하는, IC.
  12. 제 11 항에 있어서,
    저잡음 증폭기 (LNA) 및 믹서를 더 포함하며,
    상기 제 1 세트의 커패시터들은 상기 LNA 와 그라운드 사이에 커플링되고, 상기 제 2 세트의 커패시터들은 상기 LNA 와 상기 믹서 사이에 커플링되는, IC.
  13. 제 12 항에 있어서,
    상기 제 1 세트의 커패시터들은 제 1 세트의 스위치들을 통하여 그라운드에 커플링되고, 상기 제 2 세트의 커패시터들은 제 2 세트의 스위치들을 통하여 상기 믹서에 커플링되는, IC.
  14. 제 13 항에 있어서,
    상기 스위칭가능한 커패시터 뱅크의 각각의 커패시터는 상기 제 1 세트의 스위치들에서의 하나의 스위치에 커플링되고, 상기 제 2 세트의 스위치들에서의 제 2 스위치에 커플링되는, IC.
  15. 제 14 항에 있어서,
    각각의 커패시터가 단지 임의의 주어진 시간에, 다음의 3 가지 상태들 :
    양자의 스위치들이 오프인 상태;
    상기 제 1 세트에서의 하나의 스위치가 온인 상태; 또는
    상기 제 2 세트에서의 하나의 스위치가 온인 상태
    중 하나의 상태에 있을 수 있는, IC.
  16. 제 12 항에 있어서,
    상기 믹서는 패시브 믹서인, IC.
  17. 제어기 및 메모리를 포함하는 디바이스로서,
    상기 제어기는 :
    상기 메모리로부터 제 1 커패시턴스 값 및 제 2 커패시턴스 값을 식별하는 수단; 및
    원하는 주파수에 대해 수신기의 원하는 이득 및 잡음 지수 최적화된 상태를 달성하도록 하는 총 커패시턴스 및 커패시턴스의 비에 의해, 프로그램가능 커패시터 뱅크에서의 제 1 세트의 커패시터들 및 상기 프로그램가능 커패시터 뱅크에서의 제 2 세트의 커패시터들을 선택하는 수단을 포함하는, 디바이스.
  18. 제 17 항에 있어서,
    저잡음 증폭기 (LNA) 와 그라운드 사이의 상기 제 1 세트의 커패시터들 및 상기 LNA 와 믹서 사이의 상기 제 2 세트의 커패시터들을 스위칭하는 수단을 더 포함하는, 디바이스.
  19. 제 18 항에 있어서,
    상기 원하는 주파수를 식별하는 수단을 더 포함하는, 디바이스.
  20. 제 18 항에 있어서,
    원하는 최적화된 상태를 식별하는 수단을 더 포함하는, 디바이스.
  21. 복수의 이득 및 잡음 지수 최적화된 상태들에서 동작가능한 수신기를 갖는 무선 통신 디바이스 (WCD) 로서,
    제어기; 및
    복수의 커패시터 조합들에서 스위칭가능한 프로그램가능 커패시터 뱅크를 포함하며,
    상기 제어기는, 원하는 주파수에 대해 원하는 이득 및 잡음 지수 최적화된 상태를 달성하도록 하는 총 커패시턴스 및 커패시턴스의 비에 의해, 상기 프로그램가능 커패시터 뱅크에서 제 1 세트의 커패시터들 및 제 2 세트의 커패시터들을 선택하는, WCD.
  22. 복수의 이득 및 잡음 지수 최적화된 상태들에서 동작가능한 수신기를 제어하는 프로세서 디바이스에 의해 이용하기 위한, 명령들을 갖는 컴퓨터 프로그램 제품으로서,
    상기 명령들은, 상기 프로세서 디바이스로 하여금 :
    원하는 주파수에 대해 원하는 이득 및 잡음 지수 최적화된 상태를 달성하도록 하는 총 커패시턴스 및 커패시턴스의 비에 의해, 저잡음 증폭기 (LNA) 와 그라운드 사이의 프로그램가능 커패시터 뱅크에서의 제 1 세트의 커패시터들 및 상기 LNA 와 믹서 사이의 상기 프로그램가능 커패시터 뱅크에서의 제 2 세트의 커패시터들을 스위칭하도록 하는, 컴퓨터 프로그램 제품.
KR1020137000430A 2010-06-08 2011-06-08 Ｒｆ 수신기의 이득 또는 잡음 지수를 최적화하기 위한 기법들 KR101487110B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/796,598 2010-06-08
US12/796,598 US8428533B2 (en) 2010-06-08 2010-06-08 Techniques for optimizing gain or noise figure of an RF receiver
PCT/US2011/039650 WO2011156503A1 (en) 2010-06-08 2011-06-08 Techniques for optimizing gain or noise figure of an rf receiver

Publications (2)

Publication Number Publication Date
KR20130041077A true KR20130041077A (ko) 2013-04-24
KR101487110B1 KR101487110B1 (ko) 2015-01-28

Family

ID=44513385

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137000430A KR101487110B1 (ko) 2010-06-08 2011-06-08 Ｒｆ 수신기의 이득 또는 잡음 지수를 최적화하기 위한 기법들

Country Status (6)

Country Link
US (1) US8428533B2 (ko)
EP (1) EP2580866B1 (ko)
JP (2) JP5908465B2 (ko)
KR (1) KR101487110B1 (ko)
CN (1) CN102986142B (ko)
WO (1) WO2011156503A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9385898B2 (en) 2013-05-30 2016-07-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Pipelined programmable feed forward equalizer (FFE) for a receiver
US9431963B2 (en) * 2014-09-19 2016-08-30 Qualcomm Incorporated Dual stage low noise amplifier for multiband receiver
US10177722B2 (en) 2016-01-12 2019-01-08 Qualcomm Incorporated Carrier aggregation low-noise amplifier with tunable integrated power splitter
CN106712786B (zh) * 2016-12-15 2018-10-23 东南大学 一种带宽连续可调的宽带接收机前端电路
US10371733B2 (en) 2017-01-04 2019-08-06 National Instruments Corporation Cold source based noise figure measurement using S-parameters and a vector signal transceiver/vector signal analyzer/spectrum analyzer
GB201701391D0 (en) * 2017-01-27 2017-03-15 Nordic Semiconductor Asa Radio receivers
CN117439544B (zh) * 2023-12-20 2024-04-09 深圳市瀚强科技股份有限公司 工作频率调节方法、工作频率控制电路及射频电源设备

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2341502B (en) 1998-09-08 2003-01-22 Mitel Semiconductor Ltd Image reject mixer circuit arrangements
US7120411B2 (en) 2002-03-25 2006-10-10 Broadcom Corporation Low noise amplifier (LNA) gain switch circuitry
JP4611892B2 (ja) * 2003-05-20 2011-01-12 シチズンホールディングス株式会社 電波修正腕時計、調整装置及び電波修正腕時計の調整システム
US7095454B2 (en) * 2003-07-30 2006-08-22 Maxim Integrated Products, Inc. Broadband single conversion tuner integrated circuits
KR100548130B1 (ko) * 2004-02-21 2006-02-02 삼성전자주식회사 광대역 튜너블 대역통과필터 및 이를 이용한 다중밴드광대역 튜너블 대역통과필터
US7023272B2 (en) 2004-04-19 2006-04-04 Texas Instruments Incorporated Multi-band low noise amplifier system
US7343146B2 (en) * 2004-08-13 2008-03-11 Nokia Corporation Single chip LNA and VCO having similar resonant circuit topology and using same calibration signal to compensate for process variations
US8340616B2 (en) * 2004-12-16 2012-12-25 Entropic Communications, Inc. Tracking filter for tuner
JPWO2007026572A1 (ja) 2005-08-30 2009-03-26 パナソニック株式会社 低雑音増幅回路、および受信システム
KR100679079B1 (ko) 2005-09-22 2007-02-05 삼성전자주식회사 이동통신 시스템에서 다중 대역 수신장치
US7671685B2 (en) * 2006-12-06 2010-03-02 Broadcom Corporation Method and system for a low power fully differential noise cancelling low noise amplifier
US7949322B2 (en) 2007-03-09 2011-05-24 Qualcomm, Incorporated Frequency selective amplifier with wide-band impedance and noise matching
US7904048B2 (en) * 2007-06-29 2011-03-08 Texas Instruments Incorporated Multi-tap direct sub-sampling mixing system for wireless receivers
EP2045913A1 (en) 2007-10-03 2009-04-08 Seiko Epson Corporation Low noise amplifier and N-mode gain control circuit therefor
JP2009152823A (ja) * 2007-12-20 2009-07-09 Panasonic Corp 増幅器と、これを用いた受信装置、または電子機器
US8351978B2 (en) * 2008-08-01 2013-01-08 Aleksandar Tasic Systems and methods for adjusting the gain of a receiver through a gain tuning network
US8306494B2 (en) 2008-08-14 2012-11-06 Broadcom Corporation Method and system for a single-ended input low noise amplifier with differential output

Also Published As

Publication number Publication date
JP2015156689A (ja) 2015-08-27
JP5908465B2 (ja) 2016-04-26
WO2011156503A1 (en) 2011-12-15
JP2013531943A (ja) 2013-08-08
JP6227582B2 (ja) 2017-11-08
CN102986142A (zh) 2013-03-20
US20110300821A1 (en) 2011-12-08
KR101487110B1 (ko) 2015-01-28
CN102986142B (zh) 2015-06-17
EP2580866A1 (en) 2013-04-17
US8428533B2 (en) 2013-04-23
EP2580866B1 (en) 2016-11-16

Similar Documents

Publication Publication Date Title
KR101487110B1 (ko) Ｒｆ 수신기의 이득 또는 잡음 지수를 최적화하기 위한 기법들
US8842410B2 (en) Switchable inductor network
US8494455B2 (en) Methods and apparatus for a resonant transmit/receive switch with transformer gate/source coupling
JP5607048B2 (ja) プログラマブルな出力インピーダンス調整回路を有する駆動増幅器
KR101649550B1 (ko) 스위칭가능한 공통 게이트 이득 버퍼를 갖춘 증폭기
US9035703B2 (en) Tunable wide band driver amplifier
US8688058B2 (en) Techniques for improving transmitter performance
US8400218B2 (en) Current mode power amplifier providing harmonic distortion suppression
US8374196B2 (en) Methods and apparatus for a switchable balun for combined Bluetooth® and WLAN operation
EP3084958B1 (en) Tunable loadline
KR101867449B1 (ko) 개선된 선형성을 갖는 금속 산화물 반도체(mos)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171228

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee